JP6489653B2 - 電流検出装置及びそれを用いた半導体装置 - Google Patents
電流検出装置及びそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP6489653B2 JP6489653B2 JP2016001441A JP2016001441A JP6489653B2 JP 6489653 B2 JP6489653 B2 JP 6489653B2 JP 2016001441 A JP2016001441 A JP 2016001441A JP 2016001441 A JP2016001441 A JP 2016001441A JP 6489653 B2 JP6489653 B2 JP 6489653B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- terminal
- current detection
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
本発明は、電流検出装置及びそれを用いた半導体装置に関する。
本技術分野の背景技術として、特許文献１がある。
特許文献１には、「［課題］誘導ノイズを抑制することが可能な技術を提供することを目的とする。［解決手段］半導体スイッチング装置は、パッケージ１と、パッケージ１内に設けられ、コレクタ電極２ａ及びエミッタ電極２ｃを有する半導体スイッチング素子２とを備える。主コレクタ端子４及び主エミッタ端子５は、パッケージ１内部の浮遊成分２１による通電時の電圧降下を反映する。第２コレクタ端子６及び第２エミッタ端子８は、電圧降下を反映せずに、コレクタ電極２ａ及びエミッタ電極２ｃの間の電圧を検出する。第３エミッタ端子９は、第２エミッタ端子８の近傍に設けられ、主エミッタ端子５と第２エミッタ端子８との間の電圧降下を検出する。（［要約］を参照）」として、半導体スイッチング装置の技術が開示されている。
特許文献１には、「［課題］誘導ノイズを抑制することが可能な技術を提供することを目的とする。［解決手段］半導体スイッチング装置は、パッケージ１と、パッケージ１内に設けられ、コレクタ電極２ａ及びエミッタ電極２ｃを有する半導体スイッチング素子２とを備える。主コレクタ端子４及び主エミッタ端子５は、パッケージ１内部の浮遊成分２１による通電時の電圧降下を反映する。第２コレクタ端子６及び第２エミッタ端子８は、電圧降下を反映せずに、コレクタ電極２ａ及びエミッタ電極２ｃの間の電圧を検出する。第３エミッタ端子９は、第２エミッタ端子８の近傍に設けられ、主エミッタ端子５と第２エミッタ端子８との間の電圧降下を検出する。（［要約］を参照）」として、半導体スイッチング装置の技術が開示されている。
しかしながら、前記の特許文献１に開示された技術には、次のような課題がある。
特許文献１に開示された技術の半導体スイッチング装置では、浮遊成分２１による通電時の電圧降下を測定しているが、この電圧降下から電流を検出する場合には、浮遊成分２１にインダクタンス成分と抵抗成分とが含まれていることに起因する誤差を排除できずに精度が低下するという課題がある。
特許文献１に開示された技術の半導体スイッチング装置では、浮遊成分２１による通電時の電圧降下を測定しているが、この電圧降下から電流を検出する場合には、浮遊成分２１にインダクタンス成分と抵抗成分とが含まれていることに起因する誤差を排除できずに精度が低下するという課題がある。
本発明は、前記した課題に鑑みて創案されたものであり、配線に寄生する抵抗成分による誤差を排除して、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供することを課題とする。
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の電流検出装置は、入力された電圧を積分する積分器と、高周波成分を通過させるハイパスフィルターと、を備え、前記ハイパスフィルターが、スイッチング素子の配線に発生する電圧の所定の周波数成分を選択し、前記積分器が、選択された所定の周波数成分の電圧を積分して、スイッチング素子の配線に流れる電流を検出する。ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
すなわち、本発明の電流検出装置は、入力された電圧を積分する積分器と、高周波成分を通過させるハイパスフィルターと、を備え、前記ハイパスフィルターが、スイッチング素子の配線に発生する電圧の所定の周波数成分を選択し、前記積分器が、選択された所定の周波数成分の電圧を積分して、スイッチング素子の配線に流れる電流を検出する。ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
本発明によれば、配線に寄生する抵抗成分による誤差を排除して、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供することができる。
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。
≪第１実施形態：その１≫
本発明の第１実施形態の電流検出装置１００を、図１を参照して説明する。
図１は、本発明の第１実施形態に係る電流検出装置１００の構成例を模式的に示す図である。
図１において、電流検出装置１００は、電圧判定器１１と積分器１２を備えて構成されている。
電圧判定器１１は、後記するように、スイッチング素子（スイッチングデバイス）の配線部分に寄生するインダクタンスＬ（図３）と抵抗Ｒ（図３）に発生する電圧ＶＬＲ（図３）の大きさを判定する。
また、積分器１２で前記の電圧ＶＬＲを積分する。
以上によって、後記するように、スイッチング素子の配線に流れる電流を検出するものである。
本発明の第１実施形態の電流検出装置１００を、図１を参照して説明する。
図１は、本発明の第１実施形態に係る電流検出装置１００の構成例を模式的に示す図である。
図１において、電流検出装置１００は、電圧判定器１１と積分器１２を備えて構成されている。
電圧判定器１１は、後記するように、スイッチング素子（スイッチングデバイス）の配線部分に寄生するインダクタンスＬ（図３）と抵抗Ｒ（図３）に発生する電圧ＶＬＲ（図３）の大きさを判定する。
また、積分器１２で前記の電圧ＶＬＲを積分する。
以上によって、後記するように、スイッチング素子の配線に流れる電流を検出するものである。
また、図２は、本発明の第１実施形態に係る電流検出装置１００の機能、動作の一例を説明する図である。
図２において、第１ブロック１１Ｍは、電圧判定器１１（図１）の機能、動作を説明し、第２ブロック１２Ｍは、積分器１２（図１）の機能、動作を説明するものである。
第１ブロック１１Ｍは、電圧ＶＬＲが基準電圧Ｖ０以上か否かを判定する機能を有する。
また、第２ブロック１２Ｍは、電圧ＶＬＲを積分する機能を有している。
第１ブロック１１Ｍと第２ブロック１２Ｍは、それぞれ図１の電圧判定器１１と積分器１２の機能に対応している。
図２において、第１ブロック１１Ｍは、電圧判定器１１（図１）の機能、動作を説明し、第２ブロック１２Ｍは、積分器１２（図１）の機能、動作を説明するものである。
第１ブロック１１Ｍは、電圧ＶＬＲが基準電圧Ｖ０以上か否かを判定する機能を有する。
また、第２ブロック１２Ｍは、電圧ＶＬＲを積分する機能を有している。
第１ブロック１１Ｍと第２ブロック１２Ｍは、それぞれ図１の電圧判定器１１と積分器１２の機能に対応している。
なお、図１、図２の詳細を説明する前に、何故、このような構成あるいは機能、動作をとるようにするかの背景を先に説明する必要がある。
そのため、図１、図２に示した電流検出装置１００の詳細な構成と、その機能、動作および効果の理解を助けることを目的として、スイッチング素子の配線に流れる電流の検出について、図３、図４を参照して、先に説明する。
その後、再度、図１（図２）に戻り、本発明の第１実施形態に係る電力得変換装置の詳細を説明する。
そのため、図１、図２に示した電流検出装置１００の詳細な構成と、その機能、動作および効果の理解を助けることを目的として、スイッチング素子の配線に流れる電流の検出について、図３、図４を参照して、先に説明する。
その後、再度、図１（図２）に戻り、本発明の第１実施形態に係る電力得変換装置の詳細を説明する。
＜スイッチング素子の配線に流れる電流検出と、その評価回路＞
図３は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのスイッチング素子３２に流れる電流ｉを、配線に寄生する配線部分のインピーダンス（インダクタンスＬ＋抵抗Ｒ）に、スイッチング素子３２のスイッチング時に発生する電圧ＶＬＲを用いて、検出する評価回路の一例を示す図である。
なお、図３に示す評価回路は、スイッチング素子３２を備える半導体装置の構成例の一部でもあって、半導体装置の過渡的な動作を図３の回路を代表して評価、説明する。
図３は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのスイッチング素子３２に流れる電流ｉを、配線に寄生する配線部分のインピーダンス（インダクタンスＬ＋抵抗Ｒ）に、スイッチング素子３２のスイッチング時に発生する電圧ＶＬＲを用いて、検出する評価回路の一例を示す図である。
なお、図３に示す評価回路は、スイッチング素子３２を備える半導体装置の構成例の一部でもあって、半導体装置の過渡的な動作を図３の回路を代表して評価、説明する。
図３において、スイッチング素子であるｎ型（ｎチャネル型）のＭＯＳＦＥＴ３１のソース電極（ソース端子）とｎ型のＭＯＳＦＥＴ（スイッチング素子）３２のドレイン電極（ドレイン端子）とが接続されている。ＭＯＳＦＥＴ３１のドレイン電極は、電源の正極端子３Ｐに接続され、ＭＯＳＦＥＴ３２のソース電極は、電源の負極端子３Ｇに接続されている。
インダクター（コイル、ＬＬ）３０は、電源の正極端子３Ｐと、ＭＯＳＦＥＴ３１のソース電極との間に接続されている。
インダクター（コイル、ＬＬ）３０は、電源の正極端子３Ｐと、ＭＯＳＦＥＴ３１のソース電極との間に接続されている。
なお、ＭＯＳＦＥＴ３１とＭＯＳＦＥＴ３２には、それぞれ逆並列にダイオード３１１およびダイオード３２１が寄生している、もしくは接続されている。
また、ＭＯＳＦＥＴ３１のソース電極とｎ型のＭＯＳＦＥＴ３２のドレイン電極との間には、配線の寄生成分として、インダクタンス（寄生インダクタンス）３１２と抵抗（寄生抵抗）３１３とを有している。
また、ＭＯＳＦＥＴ３２のソース電極と電源の負極端子３Ｇとの間には、配線の寄生成分として、インダクタンス（寄生インダクタンス）３２２と抵抗（寄生抵抗）３２３とを有している。
また、電源の正極端子３Ｐとインダクター（ＬＬ）３０の一端との間に、配線の寄生成分として、インダクタンス（寄生インダクタンス）３３２を有している。
また、ＭＯＳＦＥＴ３１のソース電極とｎ型のＭＯＳＦＥＴ３２のドレイン電極との間には、配線の寄生成分として、インダクタンス（寄生インダクタンス）３１２と抵抗（寄生抵抗）３１３とを有している。
また、ＭＯＳＦＥＴ３２のソース電極と電源の負極端子３Ｇとの間には、配線の寄生成分として、インダクタンス（寄生インダクタンス）３２２と抵抗（寄生抵抗）３２３とを有している。
また、電源の正極端子３Ｐとインダクター（ＬＬ）３０の一端との間に、配線の寄生成分として、インダクタンス（寄生インダクタンス）３３２を有している。
ＭＯＳＦＥＴ３１のゲート電極（ゲート端子）には、制御信号Ｖｇ１が、ＭＯＳＦＥＴ３２のゲート電極（ゲート端子）には、制御信号Ｖｇ２が、それぞれ入力している。
制御信号Ｖｇ１と制御信号Ｖｇ２とを制御して、ＭＯＳＦＥＴ３１とＭＯＳＦＥＴ３２とをスイッチングして、インダクター（ＬＬ）３０に電流（電圧、電力）を加えることにより、昇圧や交流直流間の変換や力率改善などの様々な制御を可能にしている。
これらの制御の際に、スイッチング素子（３１、３２）に流れる電流ｉを検出することが重要になることがある。
図３においては、スイッチング素子３２の配線に寄生するインダクタンス３２２と抵抗３２３とに発生する電圧ＶＬＲを用いてスイッチング素子３２に流れる電流ｉを検出する。
制御信号Ｖｇ１と制御信号Ｖｇ２とを制御して、ＭＯＳＦＥＴ３１とＭＯＳＦＥＴ３２とをスイッチングして、インダクター（ＬＬ）３０に電流（電圧、電力）を加えることにより、昇圧や交流直流間の変換や力率改善などの様々な制御を可能にしている。
これらの制御の際に、スイッチング素子（３１、３２）に流れる電流ｉを検出することが重要になることがある。
図３においては、スイッチング素子３２の配線に寄生するインダクタンス３２２と抵抗３２３とに発生する電圧ＶＬＲを用いてスイッチング素子３２に流れる電流ｉを検出する。
＜スイッチング素子の配線に流れる電流と、その検出方法（１）＞
次に、スイッチング素子（ＭＯＳＦＥＴ）３２の配線に流れる電流について説明する。
図４は、スイッチング素子３２（図３）の配線に寄生するインダクタンス３２２（図３）と抵抗３２３（図３）とに発生する電圧ＶＬＲと、スイッチング素子３２に流れる電流ｉの一例を模式的に示した図である。
図４において、横軸は時間ｔ（時刻：ｔＡ、ｔＢ、ｔＣ、ｔＤ、ｔＥ、ｔＦ）の推移であり、縦軸は前記した電圧ＶＬＲと、電流ｉを示している。
また、特性線４１Ｚ、４１Ａ、４１Ｂ、４１Ｃ１、４１Ｃ２、４１Ｃ３、４１Ｄ、４１Ｅ１、４１Ｅ２、４１Ｅ３、４１Ｆが電圧ＶＬＲを示している。なお、電圧ＶＬＲは、後記する数式の式１で表記されるので、式１の右辺が図４に記載されている。
また、特性線４２Ｚ、４２Ｂ、特性点４２Ｃ１、特性線４２Ｃ２、４２Ｄ、４２Ｅ、４２Ｆが電流ｉを示している。
次に、スイッチング素子（ＭＯＳＦＥＴ）３２の配線に流れる電流について説明する。
図４は、スイッチング素子３２（図３）の配線に寄生するインダクタンス３２２（図３）と抵抗３２３（図３）とに発生する電圧ＶＬＲと、スイッチング素子３２に流れる電流ｉの一例を模式的に示した図である。
図４において、横軸は時間ｔ（時刻：ｔＡ、ｔＢ、ｔＣ、ｔＤ、ｔＥ、ｔＦ）の推移であり、縦軸は前記した電圧ＶＬＲと、電流ｉを示している。
また、特性線４１Ｚ、４１Ａ、４１Ｂ、４１Ｃ１、４１Ｃ２、４１Ｃ３、４１Ｄ、４１Ｅ１、４１Ｅ２、４１Ｅ３、４１Ｆが電圧ＶＬＲを示している。なお、電圧ＶＬＲは、後記する数式の式１で表記されるので、式１の右辺が図４に記載されている。
また、特性線４２Ｚ、４２Ｂ、特性点４２Ｃ１、特性線４２Ｃ２、４２Ｄ、４２Ｅ、４２Ｆが電流ｉを示している。
図４に示した電圧ＶＬＲと電流ｉの波形は、スイッチング素子３２が周期的に繰り返しスイッチングしているときの一部の波形を切り出したものであり、スイッチング素子３２がオン（ＯＮ）状態で、スイッチング素子３２に電流が流れている時間を中心に示している。
時刻ｔＡの直前において、ＭＯＳＦＥＴ３２（図３）とＭＯＳＦＥＴ３１（図３）は共にオフ（ＯＦＦ）していて、インダクター（ＬＬ）３０の電流は、図３に示したように、ダイオード３１１を通して流れている。
したがって、特性線４１Ｚおよび特性線４２Ｚに示すように、電圧ＶＬＲと電流ｉは、共に０である。
時刻ｔＡの直前において、ＭＯＳＦＥＴ３２（図３）とＭＯＳＦＥＴ３１（図３）は共にオフ（ＯＦＦ）していて、インダクター（ＬＬ）３０の電流は、図３に示したように、ダイオード３１１を通して流れている。
したがって、特性線４１Ｚおよび特性線４２Ｚに示すように、電圧ＶＬＲと電流ｉは、共に０である。
時刻ｔＡにおいて、ＭＯＳＦＥＴ３２がオン（ＯＮ）すると、時刻ｔＡでダイオード３１１を通流していたインダクター（ＬＬ）３０の電流がＭＯＳＦＥＴ３２に流れる。
ＭＯＳＦＥＴ３２の電流は、制御信号Ｖｇ２の立ち上がりに依存して上昇するが、制御信号Ｖｇ２の立ち上がりが十分に速い場合には、配線のインダクタンス（Ｌ）３３２で決まる電流上昇率となるため、傾き一定で上昇する。
図４は、電流の上昇が配線のインダクタンス（Ｌ）３３２で決まる条件の図である。
また、このときダイオード３１１のリカバリー電流が加算されるため、電流ｉは、インダクター（ＬＬ）３０の電流より大きな電流となる。時刻ｔＢの点の電流はこの状態を示している。
リカバリー電流は、急激に減少して０になるため、最終的にはインダクター（ＬＬ）３０の電流となる。この点が時刻ｔＣである。
ＭＯＳＦＥＴ３２の電流は、制御信号Ｖｇ２の立ち上がりに依存して上昇するが、制御信号Ｖｇ２の立ち上がりが十分に速い場合には、配線のインダクタンス（Ｌ）３３２で決まる電流上昇率となるため、傾き一定で上昇する。
図４は、電流の上昇が配線のインダクタンス（Ｌ）３３２で決まる条件の図である。
また、このときダイオード３１１のリカバリー電流が加算されるため、電流ｉは、インダクター（ＬＬ）３０の電流より大きな電流となる。時刻ｔＢの点の電流はこの状態を示している。
リカバリー電流は、急激に減少して０になるため、最終的にはインダクター（ＬＬ）３０の電流となる。この点が時刻ｔＣである。
これらの電流ｉは、配線に寄生するインダクタンス３２２（図３）と抵抗３２３（図３）にも流れる。この電流ｉを図４では、特性線４２Ｂで表記している。
特性線４２Ｂで示す電流ｉは、前述したように直線的に上昇する。
そのため、配線に寄生するインダクタンス３２２と抵抗３２３に発生する電圧ＶＬＲは、特性線４２Ｂの電流変化率ｄｉ／ｄｔとインダクタンス３２２を掛け算した電圧、および抵抗３２３と電流ｉを掛け算した電圧の和となる。
その結果、電圧ＶＬＲは、特性線４１Ａと特性線４１Ｂとで示すような波形となる。
また、電圧ＶＬＲは、インダクタンス３２２をＬ、抵抗３２３をＲとして、以下の式１で表記される。また、ｉは電流、ｔは時間である。
特性線４２Ｂで示す電流ｉは、前述したように直線的に上昇する。
そのため、配線に寄生するインダクタンス３２２と抵抗３２３に発生する電圧ＶＬＲは、特性線４２Ｂの電流変化率ｄｉ／ｄｔとインダクタンス３２２を掛け算した電圧、および抵抗３２３と電流ｉを掛け算した電圧の和となる。
その結果、電圧ＶＬＲは、特性線４１Ａと特性線４１Ｂとで示すような波形となる。
また、電圧ＶＬＲは、インダクタンス３２２をＬ、抵抗３２３をＲとして、以下の式１で表記される。また、ｉは電流、ｔは時間である。
一般的に配線の抵抗３２３は小さく、電流の時間変化は非常に大きいので、以下の式２の関係が成立する。
なお、この電圧ＶＬＲが急上昇する時刻ｔＡ付近を過渡応答の範囲と呼称するものとする。
なお、この電圧ＶＬＲが急上昇する時刻ｔＡ付近を過渡応答の範囲と呼称するものとする。
したがって、次に示す式３の関係がある。
また、時刻ｔＢで示した区間では、前述した理由から電流ｉの変化率がほぼ一定であるので、電圧ＶＬＲは図４に示すように一定となる。
時刻ｔＢと時刻ｔＣの境界において、電流ｉにはダイオード３１１のリカバリー電流が加算されているため、インダクター(ＬＬ)３０に流れる電流以上の電流となるが、リカバリー電流は急減するため、時刻ｔＣにおいて、電流ｉが急減する。このため、式１で示す電圧ＶＬＲは、負の値（特性線４１Ｃ２）を示す。
一般的にインダクター（ＬＬ）３０の値は大きいため、時刻ｔＤにおいては、電流ｉは緩やかな上昇（概ね一定値（特性線４２Ｄ））となる。
このため、インダクタンス（Ｌ）３２２で発生する逆起電力の電圧は、ほぼ０となる。したがって、電圧ＶＬＲは抵抗３２３の電圧（Ｒｉ）が支配的（特性線４１Ｄ）になる。
一般的にインダクター（ＬＬ）３０の値は大きいため、時刻ｔＤにおいては、電流ｉは緩やかな上昇（概ね一定値（特性線４２Ｄ））となる。
このため、インダクタンス（Ｌ）３２２で発生する逆起電力の電圧は、ほぼ０となる。したがって、電圧ＶＬＲは抵抗３２３の電圧（Ｒｉ）が支配的（特性線４１Ｄ）になる。
時刻ｔＥにおいては、ＭＯＳＦＥＴ３２の制御信号Ｖｇ２を制御（低電位）して、ＭＯＳＦＥＴ３２をオフする。すると電流ｉが急激に０に向う（特性線４２Ｅ）ので、式１で示した電圧ＶＬＲは、特性線４１Ｅ１、４１Ｅ２に示すように、負の値となる。
また、ＭＯＳＦＥＴ３２が完全にオフした時刻ｔＦにおいては、電圧ＶＬＲと電流ｉは共に０（特性線４１Ｆ、特性線４２Ｆ）となる。
また、ＭＯＳＦＥＴ３２が完全にオフした時刻ｔＦにおいては、電圧ＶＬＲと電流ｉは共に０（特性線４１Ｆ、特性線４２Ｆ）となる。
以上のような図４の特性において、ＭＯＳＦＥＴ３２をオンした直後の電圧ＶＬＲは、式３に示すように、配線に寄生する抵抗３２３を事実上、無視できて、含まれていないものとして扱える。
したがって、積分器を用いて式３で示す電圧ＶＬＲを積分すると、次の式４となる。そして、式４に基づいて、式５のように変形すれば、電流ｉが求まる。すなわち電流検出ができる。
したがって、積分器を用いて式３で示す電圧ＶＬＲを積分すると、次の式４となる。そして、式４に基づいて、式５のように変形すれば、電流ｉが求まる。すなわち電流検出ができる。
なお、式５においては、インダクタンスＬが含まれているが、インダクタンスＬは、既知の配線のインダクタンスであるので、一般的には、インダクタンスＬも既知である。したがって、電流ｉの値は、式５から把握できる。
また、インダクタンスＬが既知でない場合においても、相対的な比較が可能であるので、スイッチング素子の異常を検出することや、スイッチング素子を含めてなる半導体装置を制御するときのタイミング信号などに用いることができる。
また、インダクタンスＬが既知でない場合においても、相対的な比較が可能であるので、スイッチング素子の異常を検出することや、スイッチング素子を含めてなる半導体装置を制御するときのタイミング信号などに用いることができる。
また、図４を参照して、一般的な電圧値や時間の一例を説明する。図３における電源の正極端子３Ｐと負極端子３Ｇの間の電圧Ｖが数十Ｖ〜数百Ｖの場合には、図４における特性線４１Ｂで示した電圧ＶＬＲは、数Ｖ〜数十Ｖの電圧が短時間（ｔＢ）発生する。
これに対して、特性線４１Ｄで示した抵抗による電圧（Ｒｉ）は、数百ｍＶ以下で時間（ｔＤ）が長い。また、時間（時刻）ｔＢは１μｓ以下で、時間（ｔＢ＋ｔＣ＋ｔＤ＋ｔＥ）は、１０μｓ以上である。
これに対して、特性線４１Ｄで示した抵抗による電圧（Ｒｉ）は、数百ｍＶ以下で時間（ｔＤ）が長い。また、時間（時刻）ｔＢは１μｓ以下で、時間（ｔＢ＋ｔＣ＋ｔＤ＋ｔＥ）は、１０μｓ以上である。
≪第１実施形態：その２≫
以上の「電圧ＶＬＲが大きいときは積分し、低いときは積分しない」という原理を踏まえて、第１実施形態について、再度、詳細に説明する。
以上のＭＯＳＦＥＴ３２をオンした直後の電圧ＶＬＲを積分することによって、電流ｉが求められるという原理にしたがって、第１実施形態が構成されている。
以上の「電圧ＶＬＲが大きいときは積分し、低いときは積分しない」という原理を踏まえて、第１実施形態について、再度、詳細に説明する。
以上のＭＯＳＦＥＴ３２をオンした直後の電圧ＶＬＲを積分することによって、電流ｉが求められるという原理にしたがって、第１実施形態が構成されている。
図２に戻って、前記したように、第１実施形態の電流検出の方法を説明する。
図２における第１ブロック１１Ｍは、「電圧は基準電圧Ｖ０以上か？」と記載したように、入力した電圧ＶＬＲが判定の基準となる基準電圧Ｖ０より大きいか否かを判定する。
電圧ＶＬＲが基準電圧Ｖ０より大きい場合に、第２ブロック１２Ｍは、「ＶＬＲを積分」と記載したように、電圧ＶＬＲを積分する。なお、第２ブロック１２Ｍにおいて、電圧ＶＬＲが基準電圧Ｖ０より下回った場合には、直ちに積分動作を停止する。そして、第２ブロック１２Ｍは、電圧ＶＬＲを積分した値、すなわち、電流ｉに相当する値を出力する。
なお、第１ブロック１１Ｍは、図１の電圧判定器（電圧判定回路、電圧判定手段）１１に対応し、第２ブロック１２Ｍは、図１の積分器１２に対応している。
式１〜式５を用いて説明したように、電圧ＶＬＲが大きい場合、つまり所定の閾値電圧（所定の電圧）である基準電圧Ｖ０以上の場合においては、配線に寄生するインダクタンス（３２２：図３）と抵抗（３２３：図３）の発生する電圧は、インダクタンスが支配的となるので、電圧ＶＬＲを第２ブロック１２Ｍ（積分器１２）で積分することにより、電流ｉの電流検出ができる。
図２における第１ブロック１１Ｍは、「電圧は基準電圧Ｖ０以上か？」と記載したように、入力した電圧ＶＬＲが判定の基準となる基準電圧Ｖ０より大きいか否かを判定する。
電圧ＶＬＲが基準電圧Ｖ０より大きい場合に、第２ブロック１２Ｍは、「ＶＬＲを積分」と記載したように、電圧ＶＬＲを積分する。なお、第２ブロック１２Ｍにおいて、電圧ＶＬＲが基準電圧Ｖ０より下回った場合には、直ちに積分動作を停止する。そして、第２ブロック１２Ｍは、電圧ＶＬＲを積分した値、すなわち、電流ｉに相当する値を出力する。
なお、第１ブロック１１Ｍは、図１の電圧判定器（電圧判定回路、電圧判定手段）１１に対応し、第２ブロック１２Ｍは、図１の積分器１２に対応している。
式１〜式５を用いて説明したように、電圧ＶＬＲが大きい場合、つまり所定の閾値電圧（所定の電圧）である基準電圧Ｖ０以上の場合においては、配線に寄生するインダクタンス（３２２：図３）と抵抗（３２３：図３）の発生する電圧は、インダクタンスが支配的となるので、電圧ＶＬＲを第２ブロック１２Ｍ（積分器１２）で積分することにより、電流ｉの電流検出ができる。
＜第１実施形態の効果＞
本発明の第１実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、検出したスイッチング素子に流れる電流は、スイッチング素子の異常を検出することや、スイッチング素子を含めてなる半導体装置を制御するときのタイミング信号などに用いることができる。
本発明の第１実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、検出したスイッチング素子に流れる電流は、スイッチング素子の異常を検出することや、スイッチング素子を含めてなる半導体装置を制御するときのタイミング信号などに用いることができる。
≪第２実施形態≫
本発明の第２実施形態の電流検出装置２００を、図５を参照して説明する。
図５は、本発明の第２実施形態に係る電流検出装置２００の構成例を模式的に示す図である。
図５において、電流検出装置２００は、電圧判定器（電圧判定回路）１１と積分器１２、および切替器（スイッチ）１３を備えている。
スイッチング素子（例えば図３におけるＭＯＳＦＥＴ３２）の配線の寄生成分（例えば図３におけるインダクタンス３２２と抵抗３２３）から発生する電圧ＶＬＲが、電圧判定器１１に入力している。
本発明の第２実施形態の電流検出装置２００を、図５を参照して説明する。
図５は、本発明の第２実施形態に係る電流検出装置２００の構成例を模式的に示す図である。
図５において、電流検出装置２００は、電圧判定器（電圧判定回路）１１と積分器１２、および切替器（スイッチ）１３を備えている。
スイッチング素子（例えば図３におけるＭＯＳＦＥＴ３２）の配線の寄生成分（例えば図３におけるインダクタンス３２２と抵抗３２３）から発生する電圧ＶＬＲが、電圧判定器１１に入力している。
電圧判定器１１は、電圧ＶＬＲが所定の閾値電圧（例えば基準電圧Ｖ０）に達すると、切替器１３をオンするように制御する。
切替器１３がオンすると、電圧ＶＬＲが切替器１３を介して、積分器１２に入力される。
積分器１２は、電圧ＶＬＲが所定の電圧（例えば基準電圧Ｖ０）以上の時間の領域を積分する。
図３、図４、式１〜式５を用いて説明したように、電流検出装置２００は、スイッチング素子（３２：図３）の過渡応答における電流を検出する。
切替器１３がオンすると、電圧ＶＬＲが切替器１３を介して、積分器１２に入力される。
積分器１２は、電圧ＶＬＲが所定の電圧（例えば基準電圧Ｖ０）以上の時間の領域を積分する。
図３、図４、式１〜式５を用いて説明したように、電流検出装置２００は、スイッチング素子（３２：図３）の過渡応答における電流を検出する。
＜第２実施形態の効果＞
本発明の第２実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、切替器１３を用いることで、より確実に抵抗成分による誤差を排除できる。
本発明の第２実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、切替器１３を用いることで、より確実に抵抗成分による誤差を排除できる。
≪第３実施形態≫
本発明の第３実施形態の電流検出装置３００を、図６を参照して説明する。
図６は、本発明の第３実施形態に係る電流検出装置３００の構成例を模式的に示す図である。
図６において、オペアンプ２１とコンデンサ（Ｃ）３３と抵抗（Ｒ）３４とによって積分器２２を構成している。
すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。
本発明の第３実施形態の電流検出装置３００を、図６を参照して説明する。
図６は、本発明の第３実施形態に係る電流検出装置３００の構成例を模式的に示す図である。
図６において、オペアンプ２１とコンデンサ（Ｃ）３３と抵抗（Ｒ）３４とによって積分器２２を構成している。
すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。
ＭＯＳＦＥＴ（切替器）３６のソース電極（ソース端子）は、グラウンドＧに接続され、ドレイン電極（ドレイン端子）は、抵抗３５の第１端子とオペアンプ２１の非反転入力端子（＋）とに接続されている。また、ＭＯＳＦＥＴ（スイッチ）３６のゲート電極（ゲート端子）は、抵抗３５の第２端子に接続されている。
抵抗３４と抵抗３５のそれぞれの第２端子は、互いに接続されるとともに、電流検出装置３００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
なお、抵抗３５とＭＯＳＦＥＴ３６とを備えてなる電圧判定付切替器３７は、後記するように、図５の電圧判定器１１と切替器１３を兼ねた機能を有する。
抵抗３４と抵抗３５のそれぞれの第２端子は、互いに接続されるとともに、電流検出装置３００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
なお、抵抗３５とＭＯＳＦＥＴ３６とを備えてなる電圧判定付切替器３７は、後記するように、図５の電圧判定器１１と切替器１３を兼ねた機能を有する。
以上の構成において、電圧ＶＬＲがＭＯＳＦＥＴ（スイッチ）３６のスレッショルド電圧より低い電圧であると、ＭＯＳＦＥＴ３６は、オフ（ＯＦＦ）するので、オペアンプ２１の非反転入力端子（＋）には、電圧ＶＬＲが入力する。
オペアンプ２１のゲインが無限大、もしくは非常に大きいと、反転入力端子（−）は、非反転入力端子（＋）とのイマジナリーショートの関係から、非反転入力端子（＋）と同じ電位（電圧）の電圧ＶＬＲとなる。したがって、抵抗（Ｒ）３４の両端の電圧は、０となって、抵抗（Ｒ）３４には電流が流れない。したがって、コンデンサ３３にも電流が流れず、積分器２２は、積分動作をしない。
オペアンプ２１のゲインが無限大、もしくは非常に大きいと、反転入力端子（−）は、非反転入力端子（＋）とのイマジナリーショートの関係から、非反転入力端子（＋）と同じ電位（電圧）の電圧ＶＬＲとなる。したがって、抵抗（Ｒ）３４の両端の電圧は、０となって、抵抗（Ｒ）３４には電流が流れない。したがって、コンデンサ３３にも電流が流れず、積分器２２は、積分動作をしない。
また、電圧ＶＬＲがＭＯＳＦＥＴ（スイッチ）３６のスレッショルド電圧より高い電圧となると、ＭＯＳＦＥＴ３６は、オン（ＯＮ）するのて、オペアンプ２１の非反転入力端子（＋）には、０電位（グラウンド電位）が入力する。なお、抵抗（Ｒ）３５が非反転入力端子（＋）に電圧ＶＬＲが入り込むことを防止している。
オペアンプ２１の非反転入力端子（＋）が０電位になると、前記したイマジナリーショートの関係から、反転入力端子（−）は、非反転入力端子（＋）と同じ０電位（電圧）となる。
したがって、抵抗３４の第２端子には、電圧ＶＬＲが加わり、抵抗３４の第１端子（反転入力端子（−）側）は０電位となるので、抵抗３４には、電流（ＶＬＲ／Ｒ）が流れる。この電流は、コンデンサ３３を介して出力端子３９に流れ、積分器２２が積分動作をする。
オペアンプ２１の非反転入力端子（＋）が０電位になると、前記したイマジナリーショートの関係から、反転入力端子（−）は、非反転入力端子（＋）と同じ０電位（電圧）となる。
したがって、抵抗３４の第２端子には、電圧ＶＬＲが加わり、抵抗３４の第１端子（反転入力端子（−）側）は０電位となるので、抵抗３４には、電流（ＶＬＲ／Ｒ）が流れる。この電流は、コンデンサ３３を介して出力端子３９に流れ、積分器２２が積分動作をする。
以上より、積分器２２は、電圧ＶＬＲがＭＯＳＦＥＴ３６のスレッショルド電圧より高い電圧であると、積分動作をし、電圧ＶＬＲがＭＯＳＦＥＴ３６のスレッショルド電圧未満の低い電圧であると、積分動作を停止する。
したがって、積分器２２は、電圧ＶＬＲがＭＯＳＦＥＴ３６のスレッショルド電圧より高い電圧（所定の基準電圧Ｖ０以上）のみを積分して、電流を検出する。
なお、図６には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。例えば、図４において、時刻ｔＦを過ぎたタイミングにおいて、リセット器が積分器２２をリセットする。
したがって、積分器２２は、電圧ＶＬＲがＭＯＳＦＥＴ３６のスレッショルド電圧より高い電圧（所定の基準電圧Ｖ０以上）のみを積分して、電流を検出する。
なお、図６には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。例えば、図４において、時刻ｔＦを過ぎたタイミングにおいて、リセット器が積分器２２をリセットする。
＜第３実施形態の効果＞
本発明の第３実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、図６におけるＭＯＳＦＥＴ３６と抵抗３５とを備えてなる電圧判定付切替器３７は、図５における電圧判定器１１と切替器１３の機能を兼ねているので、小型かつ低コストで実現できる。
本発明の第３実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、図６におけるＭＯＳＦＥＴ３６と抵抗３５とを備えてなる電圧判定付切替器３７は、図５における電圧判定器１１と切替器１３の機能を兼ねているので、小型かつ低コストで実現できる。
≪第４実施形態≫
本発明の第４実施形態の電流検出装置４００を、図７を参照して説明する。
図７は、本発明の第４実施形態に係る電流検出装置４００の構成例を模式的に示す図である。
図７において、オペアンプ２１とコンデンサ（Ｃ）３３と抵抗（Ｒ）３４とによって積分器２２を構成している。
すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。
本発明の第４実施形態の電流検出装置４００を、図７を参照して説明する。
図７は、本発明の第４実施形態に係る電流検出装置４００の構成例を模式的に示す図である。
図７において、オペアンプ２１とコンデンサ（Ｃ）３３と抵抗（Ｒ）３４とによって積分器２２を構成している。
すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。
ＭＯＳＦＥＴ４３のソース電極（ソース端子）は、グラウンドＧに接続され、ドレイン電極（ドレイン端子）は、オペアンプ２１の非反転入力端子（＋）に接続されている。また、ＭＯＳＦＥＴ４３のゲート電極（ゲート端子）には制御信号Ｖｇ３が入力している。
抵抗３４と抵抗３５のそれぞれの第２端子は互いに接続されるとともに、電流検出装置４００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
また、抵抗３５の第１端子は、オペアンプ２１の非反転入力端子（＋）に接続されている。
抵抗３４と抵抗３５のそれぞれの第２端子は互いに接続されるとともに、電流検出装置４００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
また、抵抗３５の第１端子は、オペアンプ２１の非反転入力端子（＋）に接続されている。
＜制御信号Ｖｇ３の波形＞
次に、ＭＯＳＦＥＴ４３のゲート電極に入力する制御信号Ｖｇ３について説明する。
図８は、本発明の第４実施形態に係る電流検出装置４００（図７）のＭＯＳＦＥＴ４３（図７）を制御する制御信号（ゲート制御信号）の一例を示す図である。
図８に示すように、制御信号（ゲート制御信号）Ｖｇ３は、スイッチング素子（ＭＯＳＦＥＴ）３２を制御する制御信号Ｖｇ２（図３）を基に形成されている。すなわち、制御信号Ｖｇ２がスイッチング素子３２をオン（ＯＮ）させるタイミングの始めにおいて、時間ｔ３だけＭＯＳＦＥＴ４３のゲートをオンさせるように制御信号Ｖｇ３を形成する。
なお、時間ｔ３（パルス幅）は、スイッチング素子３２がオンに要する時間程度とし、一例として１μｓ以下である。また、制御信号Ｖｇ２がスイッチング素子３２をオンさせている時間ｔ２は、一例として１０μｓ以上である。
また、この時間ｔ３と時間ｔ２は、電流検出装置４００が用いられる様々な半導体装置によって異なることもあるが、時間ｔ３に比較して時間ｔ２が１０倍以上となる関係が一般的である。
次に、ＭＯＳＦＥＴ４３のゲート電極に入力する制御信号Ｖｇ３について説明する。
図８は、本発明の第４実施形態に係る電流検出装置４００（図７）のＭＯＳＦＥＴ４３（図７）を制御する制御信号（ゲート制御信号）の一例を示す図である。
図８に示すように、制御信号（ゲート制御信号）Ｖｇ３は、スイッチング素子（ＭＯＳＦＥＴ）３２を制御する制御信号Ｖｇ２（図３）を基に形成されている。すなわち、制御信号Ｖｇ２がスイッチング素子３２をオン（ＯＮ）させるタイミングの始めにおいて、時間ｔ３だけＭＯＳＦＥＴ４３のゲートをオンさせるように制御信号Ｖｇ３を形成する。
なお、時間ｔ３（パルス幅）は、スイッチング素子３２がオンに要する時間程度とし、一例として１μｓ以下である。また、制御信号Ｖｇ２がスイッチング素子３２をオンさせている時間ｔ２は、一例として１０μｓ以上である。
また、この時間ｔ３と時間ｔ２は、電流検出装置４００が用いられる様々な半導体装置によって異なることもあるが、時間ｔ３に比較して時間ｔ２が１０倍以上となる関係が一般的である。
この制御信号Ｖｇ３を図７のＭＯＳＦＥＴ４３のゲート端子を加えることにより、ＭＯＳＦＥＴ４３は、電圧ＶＬＲの立ち上がりにオンして、オペアンプ２１の非反転入力端子（＋）が０電位となる。
このように、オペアンプ２１の非反転入力端子（＋）が０電位となることによって、積分器２２が積分動作、すなわち電圧ＶＬＲの立ち上がりを積分する。つまり、図４で示したインダクタンス成分の電圧が抵抗成分の電圧に比較して、充分に大きく、支配的である領域の電圧ＶＬＲを積分することに対応する。
以上によって、電流検出装置４００は、配線の抵抗（寄生抵抗）に影響を受けずに、もしくは軽減して、電流を検出することができる。
なお、図７には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。
このように、オペアンプ２１の非反転入力端子（＋）が０電位となることによって、積分器２２が積分動作、すなわち電圧ＶＬＲの立ち上がりを積分する。つまり、図４で示したインダクタンス成分の電圧が抵抗成分の電圧に比較して、充分に大きく、支配的である領域の電圧ＶＬＲを積分することに対応する。
以上によって、電流検出装置４００は、配線の抵抗（寄生抵抗）に影響を受けずに、もしくは軽減して、電流を検出することができる。
なお、図７には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。
＜第４実施形態の効果＞
本発明の第４実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、図７におけるＭＯＳＦＥＴ４３を、スイッチング素子３２（図３）を制御する制御信号Ｖｇ２（図３）を基に形成した制御信号Ｖｇ３で、制御する構成をとっているので、ＭＯＳＦＥＴ４３のスレッショルドの製造上のバラツキにほとんど影響されずに電流検出装置４００を制御できる。また、制御信号Ｖｇ３のパルス幅（時間）ｔ３を自在に設定しやすいので、所望の特性を得やすい。
すなわち、製造上、安定し、かつ優れた特性の電流検出装置を提供することができるという効果がある。
本発明の第４実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
なお、図７におけるＭＯＳＦＥＴ４３を、スイッチング素子３２（図３）を制御する制御信号Ｖｇ２（図３）を基に形成した制御信号Ｖｇ３で、制御する構成をとっているので、ＭＯＳＦＥＴ４３のスレッショルドの製造上のバラツキにほとんど影響されずに電流検出装置４００を制御できる。また、制御信号Ｖｇ３のパルス幅（時間）ｔ３を自在に設定しやすいので、所望の特性を得やすい。
すなわち、製造上、安定し、かつ優れた特性の電流検出装置を提供することができるという効果がある。
≪第５実施形態：その１≫
本発明の第５実施形態の電流検出装置５００を、図９を参照して説明する。
図９は、本発明の第５実施形態に係る電流検出装置５００の構成例を模式的に示す図である。
図９において、電流検出装置５００は、周波数判定器（フィルター）５１と積分器１２とを備えて構成されている。
周波数判定器５１が電圧ＶＬＲを入力し、所望の周波数成分（所定の周波数成分）の電圧を抽出して、積分器１２に入力する。
積分器１２は、電圧ＶＬＲの高周波成分を積分することにより、スイッチング素子の過渡応答における電流を検出し、電流検出装置５００として出力する。
この図９に示した電流検出装置５００の具体的な構成例と動作については、この方法の背景となるスイッチング素子の配線に流れる電流について、周波数の観点から説明した後に、再度、説明する。
本発明の第５実施形態の電流検出装置５００を、図９を参照して説明する。
図９は、本発明の第５実施形態に係る電流検出装置５００の構成例を模式的に示す図である。
図９において、電流検出装置５００は、周波数判定器（フィルター）５１と積分器１２とを備えて構成されている。
周波数判定器５１が電圧ＶＬＲを入力し、所望の周波数成分（所定の周波数成分）の電圧を抽出して、積分器１２に入力する。
積分器１２は、電圧ＶＬＲの高周波成分を積分することにより、スイッチング素子の過渡応答における電流を検出し、電流検出装置５００として出力する。
この図９に示した電流検出装置５００の具体的な構成例と動作については、この方法の背景となるスイッチング素子の配線に流れる電流について、周波数の観点から説明した後に、再度、説明する。
＜スイッチング素子の配線に流れる電流と、その検出方法（２）＞
次に、スイッチング素子の配線に流れる電流について、周波数に着目した観点で説明する。
図１０は、スイッチング素子の配線に寄生するインダクタンスと抵抗とに発生する電圧ＶＬＲと、スイッチング素子に流れる電流ｉの一例を模式的に示した図である。
図１０は、図４と同じ電圧ＶＬＲと電流ｉを示した図であり、図４のｔＡ〜ｔＢが図９のＴｓｗに相当する。また、図４のｔＡ〜ｔＥが図１０のＴｏｎに相当する。
図１０において、時間Ｔｓｗは、一例として１μｓ以下であり、時間Ｔｏｎは、一例として１０μｓ以上である。
次に、スイッチング素子の配線に流れる電流について、周波数に着目した観点で説明する。
図１０は、スイッチング素子の配線に寄生するインダクタンスと抵抗とに発生する電圧ＶＬＲと、スイッチング素子に流れる電流ｉの一例を模式的に示した図である。
図１０は、図４と同じ電圧ＶＬＲと電流ｉを示した図であり、図４のｔＡ〜ｔＢが図９のＴｓｗに相当する。また、図４のｔＡ〜ｔＥが図１０のＴｏｎに相当する。
図１０において、時間Ｔｓｗは、一例として１μｓ以下であり、時間Ｔｏｎは、一例として１０μｓ以上である。
また、時間Ｔｓｗ、および、時間Ｔｏｎの電圧ＶＬＲが繰り返された場合には、周波数成分の観点から観ると、それぞれ周波数ｆｓｗ＝１／Ｔｓｗ、および、周波数ｆｏｎ＝１／Ｔｏｎに相当する。
つまり、図４の時刻ｔＡ、ｔＢの電圧ＶＬＲを積分することは、図１０の時刻（時間）Ｔｓｗの電圧ＶＬＲを積分することに相当する。
すなわち、周波数ｆｓｗ＝１／Ｔｓｗ、を超える周波数成分の電圧ＶＬＲを積分すれば、配線に寄生する抵抗Ｒの影響を受けることなく、電流ｉを求めることができることになる。
つまり、図４の時刻ｔＡ、ｔＢの電圧ＶＬＲを積分することは、図１０の時刻（時間）Ｔｓｗの電圧ＶＬＲを積分することに相当する。
すなわち、周波数ｆｓｗ＝１／Ｔｓｗ、を超える周波数成分の電圧ＶＬＲを積分すれば、配線に寄生する抵抗Ｒの影響を受けることなく、電流ｉを求めることができることになる。
≪第５実施形態：その２≫
以上より、図９に示した第５実施形態の電流検出装置５００において、周波数判定器５１の機能により、電圧ＶＬＲの高周波成分を抽出し、積分器１２で、この電圧ＶＬＲの高周波成分を積分すれば、電流ｉを検出できる。
以上より、図９に示した第５実施形態の電流検出装置５００において、周波数判定器５１の機能により、電圧ＶＬＲの高周波成分を抽出し、積分器１２で、この電圧ＶＬＲの高周波成分を積分すれば、電流ｉを検出できる。
＜第５実施形態の効果＞
本発明の第５実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
本発明の第５実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
≪第６実施形態≫
以上、図１０で説明した「電圧ＶＬＲの高い周波数成分を積分し、低い周波数成分は積分しない」という観点から、図９に示す周波数判定器をハイパスフィルターとする場合を、第６実施形態の電流検出装置６００として、次に説明する。
図１１は、本発明の第６実施形態に係る電流検出装置６００の構成例を模式的に示す図である。
図１１において、電流検出装置６００は、ハイパスフィルター（High-pass filter：高域通過フィルター）６１と積分器２２とを備えて構成されている。
図１１においては、図９における周波数判定器５１を、高周波成分を通過させるハイパスフィルター６１として用いている。
以上、図１０で説明した「電圧ＶＬＲの高い周波数成分を積分し、低い周波数成分は積分しない」という観点から、図９に示す周波数判定器をハイパスフィルターとする場合を、第６実施形態の電流検出装置６００として、次に説明する。
図１１は、本発明の第６実施形態に係る電流検出装置６００の構成例を模式的に示す図である。
図１１において、電流検出装置６００は、ハイパスフィルター（High-pass filter：高域通過フィルター）６１と積分器２２とを備えて構成されている。
図１１においては、図９における周波数判定器５１を、高周波成分を通過させるハイパスフィルター６１として用いている。
ハイパスフィルター（High-pass filter：高域通過フィルター）６１は、コンデンサ（Ｃｆ）６３と抵抗（Ｒｆ）６４との直列回路で構成されている。コンデンサ（Ｃｆ）６３の第１端子と抵抗（Ｒｆ）６４の第１端子との接続点は、積分器２２の抵抗３４の第２端子に接続されている。
抵抗（Ｒｆ）６４の第２端子は、グラウンドＧに接続されている。
また、コンデンサ（Ｃｆ）６３の第２端子は、電流検出装置６００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
また、コンデンサ（Ｃｆ）６３と、抵抗（Ｒｆ）６４とによって決定されるハイパスフィルター６１のカットオフ周波数（遮断周波数）ｆＣは、
ｆＣ＝１／（２π・Ｃｆ・Ｒｆ）
で表されるが、カットオフ周波数ｆＣは、ｆＳＷ、すなわち（１／ＴＳＷ）以上に設定することが望ましい。
ただし、検出信号を大きくする場合には、ｆＳＷ（＝１／ＴＳＷ）とｆＯＮ（＝１／ＴＯＮ）の間に設定する。この場合は、精度は若干、低下するが、実用的には概ね支障がない。
抵抗（Ｒｆ）６４の第２端子は、グラウンドＧに接続されている。
また、コンデンサ（Ｃｆ）６３の第２端子は、電流検出装置６００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
また、コンデンサ（Ｃｆ）６３と、抵抗（Ｒｆ）６４とによって決定されるハイパスフィルター６１のカットオフ周波数（遮断周波数）ｆＣは、
ｆＣ＝１／（２π・Ｃｆ・Ｒｆ）
で表されるが、カットオフ周波数ｆＣは、ｆＳＷ、すなわち（１／ＴＳＷ）以上に設定することが望ましい。
ただし、検出信号を大きくする場合には、ｆＳＷ（＝１／ＴＳＷ）とｆＯＮ（＝１／ＴＯＮ）の間に設定する。この場合は、精度は若干、低下するが、実用的には概ね支障がない。
また、積分器２２は、オペアンプ２１と抵抗（Ｒ）３４とコンデンサ（Ｃ）３３を備えて構成されている。すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。オペアンプ２１の非反転入力端子（＋）はグラウンドＧに接続されている。
以上の構成の積分器２２は、オペアンプ２１を用いた積分器として、一般的によく知られているので、動作原理の説明は省略する。
以上の構成の積分器２２は、オペアンプ２１を用いた積分器として、一般的によく知られているので、動作原理の説明は省略する。
配線の寄生のインダクタンス（３２２：図３）と抵抗（３２３：図３）に発生した電圧ＶＬＲは、図１１で示した電流検出装置６００の入力端子３８からハイパスフィルター６１のコンデンサ（Ｃｆ）６３の第２端子に入力する。
すると、高周波成分のみ、ハイパスフィルター６１を通過するので、積分器２２は、図９における過渡応答の領域のＴＳＷに相当する周波数ｆＳＷ（＝ｆＣ）より高い周波数成分の電圧ＶＬＲを選択して積分することになる。
以上により、配線に寄生する抵抗Ｒの影響を受けることなく、電流ｉを求めることができることになる。
なお、図１１には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。例えば図１０に示した電流ｉの特性において、積分器２２の積分動作が終了後の電流ｉが０になるタイミングで、積分器２２をリセットする。
すると、高周波成分のみ、ハイパスフィルター６１を通過するので、積分器２２は、図９における過渡応答の領域のＴＳＷに相当する周波数ｆＳＷ（＝ｆＣ）より高い周波数成分の電圧ＶＬＲを選択して積分することになる。
以上により、配線に寄生する抵抗Ｒの影響を受けることなく、電流ｉを求めることができることになる。
なお、図１１には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。例えば図１０に示した電流ｉの特性において、積分器２２の積分動作が終了後の電流ｉが０になるタイミングで、積分器２２をリセットする。
＜第６実施形態の効果＞
本発明の第６実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
また、図１１においては、周波数判定器５１（図９）をコンデンサ（Ｃｆ）６３と、抵抗（Ｒｆ）６４を備えたハイパスフィルターで構成しているので、第６実施形態の電流検出装置は、製作（製造）が容易、かつ低コストで実現できるという効果がある。
本発明の第６実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
また、図１１においては、周波数判定器５１（図９）をコンデンサ（Ｃｆ）６３と、抵抗（Ｒｆ）６４を備えたハイパスフィルターで構成しているので、第６実施形態の電流検出装置は、製作（製造）が容易、かつ低コストで実現できるという効果がある。
≪第７実施形態≫
本発明の第７実施形態の電流検出装置７００を、図１２を参照して説明する。
第６実施形態では、ハイパスフィルター（６１）とオペアンプ（２１）を備えた積分器２２の構成を説明したが、周波数判定器（５１：図９）はハイパスフィルターに限定されない。
次に第７実施形態では、ローパスフィルター（Low-pass filter：低域通過フィルター）とオペアンプを備えた積分器の構成でも可能であることを説明する。
本発明の第７実施形態の電流検出装置７００を、図１２を参照して説明する。
第６実施形態では、ハイパスフィルター（６１）とオペアンプ（２１）を備えた積分器２２の構成を説明したが、周波数判定器（５１：図９）はハイパスフィルターに限定されない。
次に第７実施形態では、ローパスフィルター（Low-pass filter：低域通過フィルター）とオペアンプを備えた積分器の構成でも可能であることを説明する。
＜電流検出装置７００の構成＞
図１２は、本発明の第７実施形態に係る電流検出装置７００の構成例を模式的に示す図である。
図１２において、電流検出装置７００は、積分器２２とローパスフィルター７１とを備えて構成されている。
積分器２２は、オペアンプ２１とコンデンサ（Ｃ）３３と抵抗（Ｒ）３４とによって構成されている。
すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。
図１２は、本発明の第７実施形態に係る電流検出装置７００の構成例を模式的に示す図である。
図１２において、電流検出装置７００は、積分器２２とローパスフィルター７１とを備えて構成されている。
積分器２２は、オペアンプ２１とコンデンサ（Ｃ）３３と抵抗（Ｒ）３４とによって構成されている。
すなわち、コンデンサ３３の第１端子は、オペアンプ２１の出力端子３９に接続され、コンデンサ３３の第２端子は、抵抗３４の第１端子と接続され、かつオペアンプ２１の反転入力端子（−）に接続されている。
ローパスフィルター（周波数判定器）７１は、抵抗（Ｒｆ）７４とコンデンサ（Ｃｆ）７３とによって構成されている。
抵抗７４の第１端子とコンデンサ７３の第１端子とは、互いに接続され、この接続点は、オペアンプ２１の非反転入力端子（＋）に接続されている。
コンデンサ７３の第２端子は、グラウンドＧに接続されている。抵抗７４の第２端子は、抵抗３４の第２端子と接続されるとともに、電流検出装置７００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
抵抗７４の第１端子とコンデンサ７３の第１端子とは、互いに接続され、この接続点は、オペアンプ２１の非反転入力端子（＋）に接続されている。
コンデンサ７３の第２端子は、グラウンドＧに接続されている。抵抗７４の第２端子は、抵抗３４の第２端子と接続されるとともに、電流検出装置７００の入力端子３８に接続されている。入力端子３８とグラウンドＧとの間に電圧ＶＬＲを入力している。
＜電流検出装置７００の動作＞
図１２で示した電流検出装置７００の動作について説明する。
図１２において、ローパスフィルター７１の入力端子である抵抗７４の第２端子には、電圧ＶＬＲが入力されている。
ローパスフィルター７１の作用によって、電圧ＶＬＲが高周波で、ローパスフィルターのカットオフ周波数より、充分、高ければ、コンデンサ（Ｃｆ）７３の両端子（第１端子と第２端子）間の電圧は０に近づく。すなわち、コンデンサ７３の第１端子と同電位のオペアンプ２１の非反転端子（＋）は、略グラウンド電位（０電位）となる。
この場合には、イマジナリーショートの関係で、オペアンプの反転端子（−）も非反転端子（＋）と同電位の略グラウンド電位（０電位）となる。
したがって、抵抗３４の第２端子は、電圧ＶＬＲであり、抵抗３４の第１端子が０電位（電圧）となるので、抵抗３４には電流が流れる。また、コンデンサ３３にも電流が流れるのでオペアンプ２１の出力端子３９には負の電位が出力されて積分器２２が積分動作をする。
図１２で示した電流検出装置７００の動作について説明する。
図１２において、ローパスフィルター７１の入力端子である抵抗７４の第２端子には、電圧ＶＬＲが入力されている。
ローパスフィルター７１の作用によって、電圧ＶＬＲが高周波で、ローパスフィルターのカットオフ周波数より、充分、高ければ、コンデンサ（Ｃｆ）７３の両端子（第１端子と第２端子）間の電圧は０に近づく。すなわち、コンデンサ７３の第１端子と同電位のオペアンプ２１の非反転端子（＋）は、略グラウンド電位（０電位）となる。
この場合には、イマジナリーショートの関係で、オペアンプの反転端子（−）も非反転端子（＋）と同電位の略グラウンド電位（０電位）となる。
したがって、抵抗３４の第２端子は、電圧ＶＬＲであり、抵抗３４の第１端子が０電位（電圧）となるので、抵抗３４には電流が流れる。また、コンデンサ３３にも電流が流れるのでオペアンプ２１の出力端子３９には負の電位が出力されて積分器２２が積分動作をする。
また、電圧ＶＬＲが低周波で、ローパスフィルターのカットオフ周波数より、充分、低ければ、オペアンプ２１の非反転端子（＋）には、電圧ＶＬＲがそのまま伝達される。
すると、イマジナリーショートの関係で、オペアンプの反転端子（−）も非反転端子（＋）と同電位の電圧ＶＬＲとなる。
そのため、抵抗３４の第１端子と第２端子とも同電位となって電流が流れない。また、コンデンサ３３にも電流が流れないので、積分器２２は、積分器としての動作をしない。
すると、イマジナリーショートの関係で、オペアンプの反転端子（−）も非反転端子（＋）と同電位の電圧ＶＬＲとなる。
そのため、抵抗３４の第１端子と第２端子とも同電位となって電流が流れない。また、コンデンサ３３にも電流が流れないので、積分器２２は、積分器としての動作をしない。
すなわち、ローパスフィルター７１は、低周波数を通す特性でありながら、積分器２２としては、高周波数成分を積分する動作をする。
なお、コンデンサ（Ｃｆ）７３と、抵抗（Ｒｆ）７４とによって決定されるローパスフィルター７１のカットオフ周波数（遮断周波数）ｆＣは、
ｆＣ＝１／（２π・Ｃｆ・Ｒｆ）
で表されるが、カットオフ周波数ｆＣは、ｆＳＷ、すなわち（１／ＴＳＷ）以上に設定することが望ましい。ただし、検出信号を大きくする場合には、ｆＳＷ（＝１／ＴＳＷ）とｆＯＮ（＝１／ＴＯＮ）の間に設定する。この場合は、精度は若干、低下するが、実用的には概ね支障がない。
なお、図１２には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。
なお、コンデンサ（Ｃｆ）７３と、抵抗（Ｒｆ）７４とによって決定されるローパスフィルター７１のカットオフ周波数（遮断周波数）ｆＣは、
ｆＣ＝１／（２π・Ｃｆ・Ｒｆ）
で表されるが、カットオフ周波数ｆＣは、ｆＳＷ、すなわち（１／ＴＳＷ）以上に設定することが望ましい。ただし、検出信号を大きくする場合には、ｆＳＷ（＝１／ＴＳＷ）とｆＯＮ（＝１／ＴＯＮ）の間に設定する。この場合は、精度は若干、低下するが、実用的には概ね支障がない。
なお、図１２には、図示していないが、積分器２２にはリセットをする回路（リセット器）が備えられ、積分器２２は、１周期（１回）ごとにリセットされて用いる。
＜第７実施形態の効果＞
本発明の第７実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
また、図１２においては、周波数判定器５１（図９）をコンデンサ（Ｃｆ）７３と、抵抗（Ｒｆ）７４を備えたローパスフィルターで構成しているので、第７実施形態の電流検出装置は、製作（製造）工程が容易であり、低コストで実現するという効果がある。
本発明の第７実施形態によれば、配線に寄生する抵抗成分による誤差を排除（抑制）できて、精度よく、スイッチング素子に流れる電流を検出する電流検出装置を提供することができる。
また、図１２においては、周波数判定器５１（図９）をコンデンサ（Ｃｆ）７３と、抵抗（Ｒｆ）７４を備えたローパスフィルターで構成しているので、第７実施形態の電流検出装置は、製作（製造）工程が容易であり、低コストで実現するという効果がある。
≪第８実施形態：半導体装置≫
第１〜第７実施形態において、電流検出装置（１００〜７００）について説明したが、これらの電流検出装置を備えた半導体装置も有用である。
図３において、インダクター（ＬＬ）３０を、ＭＯＳＦＥＴからなるスイッチング素子３１、３２で駆動する構成を示したが、これらの素子と、前記した電流検出装置（１００〜７００）を備えて半導体装置が構成できる。
図３においては、配線の寄生成分のインダクタンス３２２と抵抗３２３において、発生する電圧ＶＬＲの電圧を検出し、スイッチングにおける過渡状態の電圧を積分することによって、電流を検出することを説明した。
第１〜第７実施形態において、電流検出装置（１００〜７００）について説明したが、これらの電流検出装置を備えた半導体装置も有用である。
図３において、インダクター（ＬＬ）３０を、ＭＯＳＦＥＴからなるスイッチング素子３１、３２で駆動する構成を示したが、これらの素子と、前記した電流検出装置（１００〜７００）を備えて半導体装置が構成できる。
図３においては、配線の寄生成分のインダクタンス３２２と抵抗３２３において、発生する電圧ＶＬＲの電圧を検出し、スイッチングにおける過渡状態の電圧を積分することによって、電流を検出することを説明した。
しかしながら、発生する電圧ＶＬＲの検出する箇所は、配線のインダクタンス３２２と抵抗３２３の箇所に限定されない。
図３における配線のインダクタンス３１２と抵抗３１３の箇所に発生する電圧ＶＬＲの検出をしてもよい。
また、図３では、インダクター３０とスイッチング素子３１、３２の単相についてしか記載していないが、三相交流を用いて三相分で構成してもよい。
また、コンダクターとスイッチング素子を用いて、インバータ（直流−交流変換）やコンバータ（交流−直流変換）、あるいは、昇圧や力率改善などに用いる半導体装置において、前記した電流検出装置（１００〜７００）のいずれかを用いることが可能である。
図３における配線のインダクタンス３１２と抵抗３１３の箇所に発生する電圧ＶＬＲの検出をしてもよい。
また、図３では、インダクター３０とスイッチング素子３１、３２の単相についてしか記載していないが、三相交流を用いて三相分で構成してもよい。
また、コンダクターとスイッチング素子を用いて、インバータ（直流−交流変換）やコンバータ（交流−直流変換）、あるいは、昇圧や力率改善などに用いる半導体装置において、前記した電流検出装置（１００〜７００）のいずれかを用いることが可能である。
≪その他の実施形態≫
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明をわかりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を加えることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明をわかりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を加えることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
《スイッチング素子》
図３において、スイッチング素子をＭＯＳＦＥＴで説明したが、ＩＧＢＴ（insulated gate bipolar transistor）やスーパージャンクションＭＯＳＦＥＴの場合でも、同じように、本実施形態の電流検出装置は、有効である。
図３において、スイッチング素子をＭＯＳＦＥＴで説明したが、ＩＧＢＴ（insulated gate bipolar transistor）やスーパージャンクションＭＯＳＦＥＴの場合でも、同じように、本実施形態の電流検出装置は、有効である。
《ＶＬＲの検出箇所》
図３においては、インダクタンス３２２と抵抗３２３に発生する電圧ＶＬＲを用いて、電流を検出することを説明したが、前記の場所に限定されない。半導体装置の説明でもしたように、インダクタンス３1２と抵抗３１３に発生する電圧ＶＬＲを用いてもよい。また、他の箇所でもよい。
図３においては、インダクタンス３２２と抵抗３２３に発生する電圧ＶＬＲを用いて、電流を検出することを説明したが、前記の場所に限定されない。半導体装置の説明でもしたように、インダクタンス３1２と抵抗３１３に発生する電圧ＶＬＲを用いてもよい。また、他の箇所でもよい。
《電圧判定器の基準電圧Ｖ０》
図６に示した第３実施形態の電流検出装置においては、電圧判定器１１の基準電圧Ｖ０がＭＯＳＦＥＴ３６のスレッショルド電圧に相当する回路であったが、ＭＯＳＦＥＴ３６に関連する回路を付加して、基準電圧Ｖ０がＭＯＳＦＥＴ３６のスレッショルド電圧以外の電圧に調整できるようにしてもよい。
図６に示した第３実施形態の電流検出装置においては、電圧判定器１１の基準電圧Ｖ０がＭＯＳＦＥＴ３６のスレッショルド電圧に相当する回路であったが、ＭＯＳＦＥＴ３６に関連する回路を付加して、基準電圧Ｖ０がＭＯＳＦＥＴ３６のスレッショルド電圧以外の電圧に調整できるようにしてもよい。
《フィルターの特性》
図１１に示したハイパスフィルター６１、および図１２に示したローパスフィルター７１は、ＣＲの一次特性のフィルターであったが、一次特性に限定されない。二次特性、三次特性などの高次の特性のハイパスフィルター、もしくはローパスフィルターを用いれば、さらに周波数特性が改善されて、より高精度の電流検出ができる。
図１１に示したハイパスフィルター６１、および図１２に示したローパスフィルター７１は、ＣＲの一次特性のフィルターであったが、一次特性に限定されない。二次特性、三次特性などの高次の特性のハイパスフィルター、もしくはローパスフィルターを用いれば、さらに周波数特性が改善されて、より高精度の電流検出ができる。
１１ 電圧判定器
１２、２２ 積分器
１３ 切替器
２１ オペアンプ
３０ インダクター
３１、３２ スイッチング素子、ＭＯＳＦＥＴ
３３、６３、７３ コンデンサ
３４、３５、６４、７４ 抵抗
３６、４３ 切替器，ＭＯＳＦＥＴ
３７ 電圧判定付切替器
３８ 入力端子
３９ 出力端子
３Ｇ 負極端子
３Ｐ 正極端子
５１ 周波数判定器
６１ ハイパスフィルター
７１ ローパスフィルター
１００、２００、３００、４００、５００、６００、７００ 電流検出装置
３１１、３２１ ダイオード
３１２、３２２、３３２ インダクタンス（寄生インダクタンス）
３１３、３２３ 抵抗（寄生抵抗）
１２、２２ 積分器
１３ 切替器
２１ オペアンプ
３０ インダクター
３１、３２ スイッチング素子、ＭＯＳＦＥＴ
３３、６３、７３ コンデンサ
３４、３５、６４、７４ 抵抗
３６、４３ 切替器，ＭＯＳＦＥＴ
３７ 電圧判定付切替器
３８ 入力端子
３９ 出力端子
３Ｇ 負極端子
３Ｐ 正極端子
５１ 周波数判定器
６１ ハイパスフィルター
７１ ローパスフィルター
１００、２００、３００、４００、５００、６００、７００ 電流検出装置
３１１、３２１ ダイオード
３１２、３２２、３３２ インダクタンス（寄生インダクタンス）
３１３、３２３ 抵抗（寄生抵抗）
Claims (4)
- 入力された電圧を積分する積分器と、
高周波成分を通過させるハイパスフィルターと、
を備え、
前記ハイパスフィルターが、スイッチング素子の配線に発生する電圧の所定の周波数成分を選択し、前記積分器が、選択された所定の周波数成分の電圧を積分して、スイッチング素子の配線に流れる電流を検出する、
ことを特徴とする電流検出装置。 - 請求項１において、
前記積分器は、オペアンプを有する、
ことを特徴とする電流検出装置。 - 請求項１または請求項２において、
さらにリセット器を備え、
該リセット器は、前記積分器が積分動作を終了した際に、前記積分器をリセットする、
ことを特徴とする電流検出装置。 - 請求項１乃至請求項３のいずれか一項に記載の電流検出装置を備える、
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016001441A JP6489653B2 (ja) | 2016-01-07 | 2016-01-07 | 電流検出装置及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016001441A JP6489653B2 (ja) | 2016-01-07 | 2016-01-07 | 電流検出装置及びそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017122631A JP2017122631A (ja) | 2017-07-13 |
| JP6489653B2 true JP6489653B2 (ja) | 2019-03-27 |
Family
ID=59306807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016001441A Active JP6489653B2 (ja) | 2016-01-07 | 2016-01-07 | 電流検出装置及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6489653B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7007672B2 (ja) * | 2018-07-31 | 2022-01-24 | 株式会社 日立パワーデバイス | 電流検出装置 |
| KR102478075B1 (ko) | 2021-03-04 | 2022-12-15 | 현대모비스 주식회사 | 기생 인덕턴스 기반 스위칭전류 측정에서의 온도 영향 저감 장치 및 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62222166A (ja) * | 1985-12-24 | 1987-09-30 | Toshiba Corp | 交流信号検出装置 |
| JPH04168633A (ja) * | 1990-11-01 | 1992-06-16 | Fujitsu Ltd | イレーズ専用ビームのレーザダイオード制御方式 |
| JPH10323036A (ja) * | 1997-05-21 | 1998-12-04 | Oki Electric Ind Co Ltd | 過電流制限回路 |
| JP2003088095A (ja) * | 2001-09-17 | 2003-03-20 | Toshiba Corp | 電力用半導体回路装置 |
| JP6190280B2 (ja) * | 2014-01-22 | 2017-08-30 | 株式会社日立製作所 | 半導体駆動装置ならびにこれを用いた電力変換装置 |
| JP6525141B2 (ja) * | 2014-04-02 | 2019-06-05 | 富士電機株式会社 | 電圧駆動形パワー半導体素子のゲート駆動回路 |
-
2016
- 2016-01-07 JP JP2016001441A patent/JP6489653B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017122631A (ja) | 2017-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6017481B2 (ja) | 絶縁抵抗検出機能を備えたモータ駆動装置及びモータの絶縁抵抗検出方法 | |
| US9595889B2 (en) | System and method for single-phase and three-phase current determination in power converters and inverters | |
| US9252654B1 (en) | Bridgeless power factor improvement converter | |
| TWI450068B (zh) | 具有分離之交流及直流電流感測路徑之交換式電源供應器 | |
| JP2009207242A (ja) | 電源装置 | |
| TW200412006A (en) | Adaptive compensation of dead time for inverter and converter | |
| JP6607495B2 (ja) | 電力変換装置 | |
| WO2015136592A1 (ja) | 電流検出器及び電力変換装置 | |
| JP7043071B2 (ja) | 電流測定装置およびインバータ | |
| CN105846746A (zh) | 电动机驱动装置 | |
| Dyer et al. | Dead-time optimization for SiC based voltage source converters using online condition monitoring | |
| Biglarbegian et al. | Boundary conduction mode control of a boost converter with active switch current-mirroring sensing | |
| JP2010206699A (ja) | ソレノイド電流制御回路 | |
| JP6489653B2 (ja) | 電流検出装置及びそれを用いた半導体装置 | |
| US10116200B1 (en) | DC/DC converter device | |
| EP2704520B1 (en) | An induction heating generator and an induction cooking hob | |
| US8692606B2 (en) | External power transistor control | |
| JP4939580B2 (ja) | Ｄｃ／ｄｃ電力変換装置 | |
| US9606565B2 (en) | Power supply with a switch converter | |
| EP4089900A1 (en) | Systems and methods for current sensing and control for multiphase power converters | |
| CN109889041B (zh) | 一种基于电容电流反馈控制的buck电路 | |
| JP7246459B1 (ja) | 電力変換装置 | |
| TWI822227B (zh) | 具共用接腳之高效率升壓功因修正電路及其轉換控制電路 | |
| JP2019138867A (ja) | 電流検出装置、及びスイッチング電源装置 | |
| US11971436B2 (en) | Method and system for determining a phase shift between a phase current and a phase voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6489653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |