JP6485171B2 - 順位付けプログラム、順位付け方法、および情報処理装置 - Google Patents
順位付けプログラム、順位付け方法、および情報処理装置 Download PDFInfo
- Publication number
- JP6485171B2 JP6485171B2 JP2015073646A JP2015073646A JP6485171B2 JP 6485171 B2 JP6485171 B2 JP 6485171B2 JP 2015073646 A JP2015073646 A JP 2015073646A JP 2015073646 A JP2015073646 A JP 2015073646A JP 6485171 B2 JP6485171 B2 JP 6485171B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- characteristic
- margin
- models
- ibis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、実施の形態に係るシミュレーション装置の構成図である。
特定部11は、半導体部品の複数の信号線のそれぞれについての電気特性が記述されたIBISモデル21−iにおいて、所定のパラメータが最大である第1の信号線およびパラメータが最小である第2の信号線を特定する。信号線とは、例えば、半導体部品に含まれるパッケージのピンからダイのパッドまでの配線のことを言う。
Z0=√(L/C) (1)
Tpd=√(LC) (2)
特定部11は、伝送線路のシミュレーションを実行するとき、図2に示す情報201を持つIBISモデルが入力されると、図3に示すファイル名XXXX.ibsのIBISモデル21−1の内容を参照する。なお、図2に示すように、IBISモデル21−1は、部品種別がDynamic Random Access Memory(DRAM)、製造メーカがX社、型格がXXXX、およびIBISモデルのファイル名がXXXX.ibsである。
次に、特定部11は、図5に示すファイル名YYYY.ibsのIBISモデル21−2の内容を参照する。なお、図2に示すように、IBISモデル21−2は、部品種別がDRAM、製造メーカがY社、型格がYYYY、およびIBISモデルのファイル名がYYYY.ibsである。
さらに、特定部11は、図7に示すファイル名ZZZZ.ibsのIBISモデル21−3の内容を参照する。なお、図2に示すように、IBISモデル21−3は、部品種別がDRAM、製造メーカがZ社、型格がZZZZ、およびIBISモデルのファイル名がZZZZ.ibsである。
図11を参照して、生成部12による検証用IBISモデル22の生成処理の一例を説明する。以下の説明では、図11に示すように、IBISモデル21−1の[Pin]セクションと[Model]セクションの記載を変更することにより、検証用IBISモデル22を生成するものとする。ただし、生成部12は、IBISモデル21−1に限らず、他のIBISモデルを書き換えることにより、検証用IBISモデル22を生成しても良い。
図12A〜12Cは、実施の形態に係る順位付け処理のフローチャートである。
図15の上側の電圧波形は、ドライバ(LSI)のA点の出力電圧を示し、下側の電圧波形は、レシーバ(DRAM)のB点の入力電圧を示す。
実施の形態において、評価項目(1)〜(3)を下記のようにする。
評価項目(1):リンギングで下がった電圧の最低値
リンギングで下がった電圧の最低値は、DRAMの入力電圧が規格値(VIHmim規格値)を超えた後のリンギングにより低下した入力電圧の最低値である。
評価項目(2):最大電圧
最大電圧は、DRAMの入力電圧の最大値である。
評価項目(3):遅延
遅延は、LSIの出力電圧が規格値(VIHmim規格値)を超えてからDRAMの入力電圧が規格値(VIHmim規格値)を超えるまでの時間である。
ここで、評価項目(1)〜(3)の規格値(閾値)をそれぞれ1.2、1.9、および0.4とする。
ステップS513において、算出部14は、ni番目のIBISモデルの着目項目の最大値と最小値に対応する評価項目マージン値を特性表を利用して算出し、算出した評価項目マージン値を判定ポイント用マージン値とする。尚、IBISモデル20−iをそれぞれi番目のIBISモデルとする。
図22は、実施の形態に係る判定ポイント用マージン値の算出する処理の詳細なフローチャートである。
ステップS521において、算出部14は、図9に示す抽出値301からni番目のIBISモデルの着目項目の最大値と最小値を取得する。算出部14は、変数piと変数qiを1に設定する。
ここでは、着目項目(1)と評価項目(3)マージン値に関して、着目項目(2)が最小値且つ着目項目(3)が最小値の場合のIBISモデル20−1の判定ポイント用マージン値を算出する。
上記式に値を代入する。
ここで、着目項目(1)に任意の値xを入れた時のマージン値yは下式で算出される。
これより、IBISモデル20−1(XXXX.ibs)の着目項目(1)の最小値56.7に対する評価項目(3)マージン値は0.049、IBISモデル20−1(XXXX.ibs)の着目項目(1)の最大値78.2に対する評価項目(3)マージン値は0.057となる。
・着目項目(2)が最小値且つ着目項目(3)が最大値のとき
・着目項目(2)が最大値且つ着目項目(3)が最小値のとき
・着目項目(2)が最大値且つ着目項目(3)が最大値のとき
について判定ポイント用マージン値を計算する。
ステップS514において、算出部14は、算出した判定ポイント用マージン値と最大マージン値との比率を算出し、算出した比率から特性表ごとの最大マージン値を100点としたときの判定ポイント用マージン値の点数を算出し、算出した点数を判定ポイントとする。
図24に示すように、IBISモデル20−1(XXXX.ibs)に関して、着目項目(1)と評価項目(3)マージン値の着目項目(2)最小値(min)且つ着目項目(3)最小値(min)に対する判定ポイント用マージン値は0.049である。
シミュレーション装置1は、図27に示すような情報処理装置(コンピュータ)を用いて実現することも可能である。
(付記1)
コンピュータに、
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
前記第2の特性モデルを用いてシミュレーションを実行し、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
処理を実行させる順位付けプログラム。
(付記2)
前記複数の第2のマージンを算出する処理は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする付記1記載の順位付けプログラム。
(付記3)
前記シミュレーションを実行する処理は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする付記1または2記載の順位付けプログラム。
(付記4)
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
前記第2の特性モデルを用いてシミュレーションを実行し、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
処理を有する情報処理装置が実行する順位付け方法。
(付記5)
前記複数の第2のマージンを算出する処理は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする付記3記載の順位付け方法。
(付記6)
前記シミュレーションを実行する処理は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする付記4または5記載の順位付け方法。
(付記7)
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成する生成部と、
前記第2の特性モデルを用いてシミュレーションを実行する実行部と、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出する算出部と、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける順位付け部と、
を備える情報処理装置。
(付記8)
前記算出部は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする付記7記載の情報処理装置。
(付記9)
前記実行部は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする付記7または8記載の情報処理装置。
10 処理部
11 特定部
12 生成部
13 実行部
14 算出部
15 順位付け部
20 記憶部
21 IBISモデル
22 検証用IBISモデル
30 入出力部
31 入力部
32 出力部
Claims (5)
- コンピュータに、
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
前記第2の特性モデルを用いてシミュレーションを実行し、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
処理を実行させる順位付けプログラム。 - 前記複数の第2のマージンを算出する処理は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする請求項1記載の順位付けプログラム。
- 前記シミュレーションを実行する処理は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする請求項1または2記載の順位付けプログラム。
- 複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
前記第2の特性モデルを用いてシミュレーションを実行し、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
処理を有する情報処理装置が実行する順位付け方法。 - 複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成する生成部と、
前記第2の特性モデルを用いてシミュレーションを実行する実行部と、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出する算出部と、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける順位付け部と、
を備える情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073646A JP6485171B2 (ja) | 2015-03-31 | 2015-03-31 | 順位付けプログラム、順位付け方法、および情報処理装置 |
US15/001,310 US9842179B2 (en) | 2015-03-31 | 2016-01-20 | Recording medium, ranking method, and information processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015073646A JP6485171B2 (ja) | 2015-03-31 | 2015-03-31 | 順位付けプログラム、順位付け方法、および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016194745A JP2016194745A (ja) | 2016-11-17 |
JP6485171B2 true JP6485171B2 (ja) | 2019-03-20 |
Family
ID=57016206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015073646A Expired - Fee Related JP6485171B2 (ja) | 2015-03-31 | 2015-03-31 | 順位付けプログラム、順位付け方法、および情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9842179B2 (ja) |
JP (1) | JP6485171B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10803220B2 (en) * | 2017-06-05 | 2020-10-13 | International Business Machines Corporation | Transient and AC simulations with traveling wave probe circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3974931B2 (ja) * | 2005-10-25 | 2007-09-12 | シャープ株式会社 | 部品種決定装置、および部品種決定方法 |
JP4422179B2 (ja) * | 2007-10-19 | 2010-02-24 | 株式会社半導体理工学研究センター | 半導体集積回路のタイミング解析装置及び方法 |
US8560294B1 (en) * | 2008-02-20 | 2013-10-15 | Xilinx, Inc. | Method and apparatus for an automated input/output buffer information specification model generator |
JP5098852B2 (ja) * | 2008-06-30 | 2012-12-12 | 富士通株式会社 | 電子回路解析装置 |
JP2012150718A (ja) * | 2011-01-20 | 2012-08-09 | Elpida Memory Inc | Ibisシミュレーションモデルの抽出方法 |
JP5716604B2 (ja) * | 2011-08-08 | 2015-05-13 | 富士通株式会社 | 回路シミュレータプログラム,装置およびアイパターン生成方法 |
JP2013218407A (ja) * | 2012-04-05 | 2013-10-24 | Hitachi Ltd | バッファ選定支援装置およびバッファ選定支援方法 |
-
2015
- 2015-03-31 JP JP2015073646A patent/JP6485171B2/ja not_active Expired - Fee Related
-
2016
- 2016-01-20 US US15/001,310 patent/US9842179B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016194745A (ja) | 2016-11-17 |
US9842179B2 (en) | 2017-12-12 |
US20160292335A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5716604B2 (ja) | 回路シミュレータプログラム,装置およびアイパターン生成方法 | |
US8850375B2 (en) | Integrated circuit design and simulation | |
JP5082784B2 (ja) | Cadシステム及びプログラム | |
JP5165564B2 (ja) | 集積回路設計を支援する方法および装置 | |
JP2013020614A (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
JP2005537566A (ja) | 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法 | |
JP2008250630A (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
JP6485171B2 (ja) | 順位付けプログラム、順位付け方法、および情報処理装置 | |
US8813004B1 (en) | Analog fault visualization system and method for circuit designs | |
JP6485203B2 (ja) | 波形検証プログラム、情報処理装置、および波形検証方法 | |
JP2002304434A (ja) | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム | |
JP6532762B2 (ja) | 情報生成システム、装置、方法、及びプログラム | |
WO2010125752A1 (ja) | 電源設計システム、電源設計方法、及び電源設計用プログラム | |
US20160275707A1 (en) | Graph processing system, graph processing method, and non-transitory computer readable medium | |
US20150227668A1 (en) | Time-variant temperature-based 2-d and 3-d wire routing | |
JP2007219930A (ja) | シミュレーション方法およびプログラム | |
US11836431B2 (en) | Integrated circuit composite test generation | |
US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
US8880386B2 (en) | Method for circuit simulation | |
JP2021082023A (ja) | 回路設計支援装置および回路設計支援方法 | |
US20230229953A1 (en) | Computer system and control device | |
JP2016133903A (ja) | 回路モデル、半導体集積回路の遅延見積方法及び装置 | |
TWI808751B (zh) | 產生元件模型參數的系統及方法 | |
JP5998926B2 (ja) | 電流モデル作成方法及びcad装置 | |
JP6604069B2 (ja) | 半導体集積回路の遅延見積方法、プログラム、及び回路設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6485171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |