JP6485171B2 - 順位付けプログラム、順位付け方法、および情報処理装置 - Google Patents

順位付けプログラム、順位付け方法、および情報処理装置 Download PDF

Info

Publication number
JP6485171B2
JP6485171B2 JP2015073646A JP2015073646A JP6485171B2 JP 6485171 B2 JP6485171 B2 JP 6485171B2 JP 2015073646 A JP2015073646 A JP 2015073646A JP 2015073646 A JP2015073646 A JP 2015073646A JP 6485171 B2 JP6485171 B2 JP 6485171B2
Authority
JP
Japan
Prior art keywords
value
characteristic
margin
models
ibis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015073646A
Other languages
English (en)
Other versions
JP2016194745A (ja
Inventor
徳田 和彦
和彦 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015073646A priority Critical patent/JP6485171B2/ja
Priority to US15/001,310 priority patent/US9842179B2/en
Publication of JP2016194745A publication Critical patent/JP2016194745A/ja
Application granted granted Critical
Publication of JP6485171B2 publication Critical patent/JP6485171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、順位付けプログラム、順位付け方法、および情報処理装置に関する。
半導体部品の入力や出力などの電気特性が記載されたI/O Buffer Information Specification(IBIS)モデルを用いて、伝送線路のシミュレーションをする技術が実用化されている。
ユーザは、伝送線路シミュレーションにより得られる伝送線路を伝播する信号の波形を観測することにより、半導体部品の動作を検証する。半導体部品とは、例えば、Integrated Circuit(IC)やLarge Scale Integration(LSI)などである。また、ICやLSIは、例えば、Dynamic Random Access Memory(DRAM)、Static Random Access Memory(SRAM)、およびフラッシュメモリなどの半導体メモリでも良い。また、ICやLSIは、Central Processing Unit(CPU)、マルチコアCPU、Field Programmable Gate Array(FPGA)およびProgrammable Logic Device(PLD)でも良い。
特開2010−9475号公報
シミュレーション装置では、同等の仕様の素子の複数のIBISモデルがある場合、IBISモデルのそれぞれについて伝送線路のシミュレーションを行い、波形品質の判定と遅延データを取得している。このように、IBISモデルの数に応じて、伝送線路のシミュレーション回数が増加するという問題がある。
この問題に対し、複数のIBISモデルの特性を包含した検証用のIBISモデルを作成し、検証用のIBISモデルを用いてシミュレーションすることで、シミュレーション回数を減らす技術がある。
ユーザは、より誤動作の少ない製品とするため、評価項目に対して、大きなマージンを持つIBISモデルの素子を製品に搭載する素子として選択したい。しかし、検証用のIBISモデルを用いてシミュレーションをしただけでは、どのIBISモデルが大きなマージンを持っているか分からず、どのIBISモデルの素子を選択すればよいか判断が難しくなる。
また、IBISモデルごとにシミュレーションを行った場合、例えば、第1の評価項目に対して第1のIBISモデル、第2の評価項目に対して第2のIBISモデル、第3の評価項目に対して第3のIBISモデルがそれぞれ一番マージンが大きい場合、どのIBISモデルの素子を選択すればよいか判断が難しくなる。
本発明の課題は、複数の半導体部品の特性モデルに対する順位付けを行うことである。
実施の形態の順位付けプログラムは、コンピュータに、複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、前記第2の特性モデルを用いてシミュレーションを実行させる。そして、前記順位付けプログラムは、前記コンピュータに、前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出させる。さらに、前記順位付けプログラムは、前記コンピュータに、前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、前記比率に基づいて、前記複数の第1の特性モデルを順位付けさせる。
実施の形態の順位付けプログラムによれば、複数の半導体部品の特性モデルに対する順位付けを行うことができる。
実施の形態に係るシミュレーション装置の構成図である。 入力されたIBISモデルの情報を示す図である。 IBISモデルの記載内容を示す図である。 信号線に対応する特性インピーダンスおよび伝播遅延時間を示す図である。 IBISモデルの記載内容を示す図である。 信号線に対応する特性インピーダンスおよび伝播遅延時間を示す図である。 IBISモデルの記載内容を示す図である。 信号線に対応する特性インピーダンスおよび伝播遅延時間を示す図である。 各IBISモデル全体のパラメータの最大値と最小値を示す図である。 複数のIBISモデル全体のパラメータの最大値と最小値を示す図である。 検証用のIBISモデルの記載内容を示す図である。 実施の形態に係る順位付け処理のフローチャートである。 実施の形態に係る順位付け処理のフローチャートである。 実施の形態に係る順位付け処理のフローチャートである。 シミュレーションの条件の一覧である。 トポロジベースでの伝送線路のシミュレーションを示す図である。 各部の電圧波形を示す図である。 図15の破線部分の拡大図である。 各シミュレーション条件に対する評価項目の値を記載した表である。 各シミュレーション条件に対する評価項目マージン値を記載した表である。 着目項目(1)と評価項目(1)マージン値に関するマージン値の特性表とグラフである。 着目項目(1)と評価項目(2)マージン値に関するマージン値の特性表とグラフである。 着目項目(1)と評価項目(3)マージン値に関するマージン値の特性表とグラフである。 着目項目(2)と評価項目(1)マージン値に関するマージン値の特性表とグラフである。 着目項目(2)と評価項目(2)マージン値に関するマージン値の特性表とグラフである。 着目項目(2)と評価項目(3)マージン値に関するマージン値の特性表とグラフである。 着目項目(3)と評価項目(1)マージン値に関するマージン値の特性表とグラフである。 着目項目(3)と評価項目(2)マージン値に関するマージン値の特性表とグラフである。 着目項目(3)と評価項目(3)マージン値に関するマージン値の特性表とグラフである。 実施の形態に係る判定ポイント用マージン値の算出する処理の詳細なフローチャートである。 判定ポイント用マージン値の算出方法を説明する図である。 各条件の判定ポイント用マージン値を示す図である。 各条件の判定ポイントを示す図である。 各IBISモデルの判定ポイントの合計値と順位を示す図である。 情報処理装置(コンピュータ)の構成図である。
以下、図面を参照しながら実施の形態について説明する。
図1は、実施の形態に係るシミュレーション装置の構成図である。
シミュレーション装置1は、処理部10と、記憶部20と、入出力部30とを備える。シミュレーション装置1は、例えば、パーソナルコンピュータ(PC)やサーバ等のコンピュータである。シミュレーション装置1は、情報処理装置の一例である。
処理部10は、特定部11と、生成部12と、実行部13と、算出部14と、順位付け部15とを含む。
記憶部20は、IBISモデル21−i(i=1〜3)と、検証用IBISモデル22とを記憶する。記憶部20は、複数の検証用IBISモデル22を記憶しても良い。IBISモデル21−iは、例えば、入力部31を介してシミュレーション装置1に入力されるIBISモデルである。IBISモデル21−iは、第1の特性モデルの一例である。検証用IBISモデル22は、例えば、後述する生成処理において、生成部12で生成される検証用のIBISモデルである。検証用IBISモデル22は、第2の特性モデルの一例である。
入出力部30は、入力部31と、出力部32とを含む。
特定部11は、半導体部品の複数の信号線のそれぞれについての電気特性が記述されたIBISモデル21−iにおいて、所定のパラメータが最大である第1の信号線およびパラメータが最小である第2の信号線を特定する。信号線とは、例えば、半導体部品に含まれるパッケージのピンからダイのパッドまでの配線のことを言う。
信号線の電気特性には、例えば、信号線の抵抗値と、信号線の容量値と、信号線のインダクタンス値とが含まれる。そして、信号線の所定のパラメータは、例えば、信号線の特性インピーダンスでも良い。このとき、特定部11は、複数の信号線のそれぞれについて、容量値Cとインダクタンス値Lとを用いて、下式(1)により特性インピーダンスZ0を求める。
Z0=√(L/C) (1)
また、信号線の所定のパラメータは、例えば、信号線を伝播する信号の伝播遅延時間でも良い。このとき、特定部11は、複数の信号線のそれぞれについて、容量値Cとインダクタンス値Lとを用いて、下式(2)により伝播遅延時間Tpdを求める。
Tpd=√(LC) (2)
特定部11は、複数の半導体部品のそれぞれに対して作成される複数のIBISモデル21−iが入力されると、複数のIBISモデル21−iにおいて、所定のパラメータが最大である第1の信号線およびパラメータが最小である第2の信号線を特定する。
さらに、特定部11は、バッファについての電気特性が記述されたIBISモデル21−iにおいて、所定の電気特性の最大値および最小値を特定する。バッファとは、例えば、IBISモデルにおけるドライバの出力バッファまたはレシーバの入力バッファのことである。以下の説明では、ドライバの出力バッファのことを単にドライバとも言う。レシーバの入力バッファのことを単にレシーバとも言う。バッファの所定の電気特性とは、例えば、レシーバの入力容量、ドライバの出力電流電圧特性、およびドライバの出力のランプレートなどである。
また、特定部11は、複数の半導体部品のそれぞれに対して作成されているバッファについての電気特性が記述された複数のIBISモデル21−iが入力されたとき、複数のIBISモデル21−iにおいて、レシーバの入力容量の最大値および最小値を特定する。
さらに、特定部11は、複数の半導体部品のそれぞれに対して作成されているバッファについての電気特性が記述された複数のIBISモデル21−iが入力されたとき、複数のIBISモデル21−iにおいて、第1のバッファおよび第2のバッファを特定しても良い。第1のバッファとは、例えば、電気特性を用いて求められる第1のパラメータが最大であるドライバである。第2のバッファとは、例えば、電気特性を用いて求められる第2のパラメータが最小であるドライバである。
第1のパラメータおよび第2のパラメータは、例えば、ドライバの出力電流電圧特性を用いて求められるドライバの出力インピーダンスでも良い。そして、特定部11は、IBISモデル21−iが入力された複数のドライバのそれぞれについて、出力電流電圧特性の最小値を用いて第1のパラメータを求めても良い。さらに、特定部11は、IBISモデル21−iが入力された複数のドライバのそれぞれについて、出力電流電圧特性の最大値を用いて第2のパラメータを求めても良い。ドライバの出力電流電圧特性を用いてドライバの出力インピーダンスを求める方法については、後述する。
第1のパラメータおよび第2のパラメータは、例えば、ドライバの出力のランプレートを用いて求められるドライバの出力の遷移時間でも良い。そして、特定部11は、IBISモデル21−iが入力された複数のドライバのそれぞれについて、ランプレートの最小値を用いて第1のパラメータを求めても良い。さらに、特定部11は、IBISモデル21−iが入力された複数のドライバのそれぞれについて、ランプレートの最大値を用いて第2のパラメータを求めても良い。遷移時間とは、例えば、ドライバの出力の立ち上がり時間や立ち下がり時間のことである。ドライバの出力のランプレートを用いてドライバの出力の遷移時間を求める方法については、後述する。
生成部12は、IBISモデル21−iを用いて、特定部11が特定した第1の信号線および第2の信号線を含む、複数の信号線の中の一部の信号線について電気特性を記述した検証用IBISモデルを生成する。
また、生成部12は、特定部11が複数のIBISモデル21−iから、レシーバの入力容量の最大値および最小値を特定したとき、IBISモデル21−iを用いて、特定した入力容量の最大値および最小値を記述した検証用IBISモデルを生成する。
さらに、生成部12は、IBISモデル21−iを用いて、特定部11が特定した第1のバッファの第1のパラメータに対応する電気特性および第2のバッファの第2のパラメータに対応する電気特性を記述した検証用IBISモデルを生成する。
実行部13は、生成部12が生成した検証用IBISモデル22を用いて伝送線路のシミュレーションを実行する。また、実行部13は、特定部11が特定した所定の電気特性の最大値および最小値を用いて伝送線路のシミュレーションを実行する。所定の電気特性とは、例えば、レシーバの入力容量、ドライバの出力電流電圧特性、およびドライバのランプレートなどである。
算出部14は、シミュレーションの結果から各IBISモデル21−iの判定ポイント用マージン値および判定ポイントを算出する。
順位付け部15は、算出された判定ポイントに基づいて、IBISモデル21−iの順位付けを行う。 入力部31は、例えば、IBISモデル21−iの入力を受け付ける。
出力部32は、例えば、生成部12で生成した検証用IBISモデル、および実行部13で実行した伝送線路のシミュレーションの結果を各種装置に出力する。
以下の説明では、IBISモデル21−iがユーザにより入力されたIBISモデルであるものとして説明する。また、検証用IBISモデル22は、検証用のIBISモデルであるものとして説明する。なお、IBISモデル21−iは、ユーザにより入力されるだけでなく、予め記憶部20に格納されたIBISモデルでも良い。
実施の形態では、半導体部品がレシーバとして用いられるとき、複数の半導体部品のIBISモデルから1つの検証用のIBISモデルを生成し、半導体部品に接続された伝送線路のシミュレーションを実行する。
実施の形態では、複数の半導体部品がDRAMであるものとして説明する。そして、シミュレーション装置1は、複数のDRAMについて、アドレスピンに接続された伝送線路のシミュレーションを実行するものとする。ここで、アドレスピンは、パッケージのピンであるものとする。また、実施の形態において、各半導体部品について、アドレスピンとダイのパッドとの間の配線のことを信号線A0〜A13と言う。
ここで、IBISモデル21−1〜21−3から検証用IBISモデル22を生成する処理について説明する。
図2は、入力されたIBISモデルの情報を示す図である。図3、図5、図7は、IBISモデルの記載内容を示す図である。
図3を参照して説明する。
特定部11は、伝送線路のシミュレーションを実行するとき、図2に示す情報201を持つIBISモデルが入力されると、図3に示すファイル名XXXX.ibsのIBISモデル21−1の内容を参照する。なお、図2に示すように、IBISモデル21−1は、部品種別がDynamic Random Access Memory(DRAM)、製造メーカがX社、型格がXXXX、およびIBISモデルのファイル名がXXXX.ibsである。
そして、特定部11は、IBISモデル21−1の[Model]セクションを参照し、レシーバの入力容量C_compの実線で囲んだ最大値と破線で囲んだ最小値とを特定する。
さらに、特定部11は、IBISモデル21−1の[Pin]セクションを参照し、信号線A0〜A13に対応する容量値とインダクタンス値とを用いて、式(1)により各信号線の特性インピーダンスを算出する。また、特定部11は、IBISモデル21−1の[Pin]セクションを参照し、信号線A0〜A13に対応する容量値とインダクタンス値とを用いて、式(2)により、各信号線の伝播遅延時間を算出する。特定部11が算出した算出値(各信号線の特性インピーダンスと伝播遅延時間)121−1を図4に示す。
特定部11は、算出値121−1を参照し、実線で囲んだ特性インピーダンスの最大値と、破線で囲んだ特性インピーダンスの最小値を抽出する。さらに、特定部11は、算出値121−1を参照し、実線で囲んだ伝播遅延時間の最大値と、破線で囲んだ伝播遅延時間とを抽出する。
図5を参照して説明する。
次に、特定部11は、図5に示すファイル名YYYY.ibsのIBISモデル21−2の内容を参照する。なお、図2に示すように、IBISモデル21−2は、部品種別がDRAM、製造メーカがY社、型格がYYYY、およびIBISモデルのファイル名がYYYY.ibsである。
そして、特定部11は、IBISモデル21−2の[Model]セクションを参照し、レシーバの入力容量C_compの実線で囲んだ最大値と破線で囲んだ最小値とを特定する。
さらに、特定部11は、IBISモデル21−2の[Pin]セクションを参照し、信号線A0〜A13に対応する容量値とインダクタンス値とを用いて、式(1)により各信号線の特性インピーダンスを算出する。また、シミュレーション装置1は、IBISモデル21−2の[Pin]セクションを参照し、信号線A0〜A13に対応する容量値とインダクタンス値とを用いて、式(2)により、各信号線の伝播遅延時間を算出する。特定部11が算出した算出値(各信号線の特性インピーダンスと伝播遅延時間)121−2を図6に示す。
特定部11は、算出値121−2を参照し、実線で囲んだ特性インピーダンスの最大値と、破線で囲んだ特性インピーダンスの最小値とを抽出する。さらに、特定部11は、算出値121−1を参照し、実線で囲んだ伝播遅延時間の最大値と、破線で囲んだ伝播遅延時間の最小値とを抽出する。
図7を参照して説明する。
さらに、特定部11は、図7に示すファイル名ZZZZ.ibsのIBISモデル21−3の内容を参照する。なお、図2に示すように、IBISモデル21−3は、部品種別がDRAM、製造メーカがZ社、型格がZZZZ、およびIBISモデルのファイル名がZZZZ.ibsである。
そして、特定部11は、IBISモデル21−3の[Model]セクションを参照し、レシーバの入力容量C_compの実線で囲んだ最大値と破線で囲んだ最小値とを特定する。
さらに、特定部11は、IBISモデル21−3の[Pin]セクションを参照し、信号線A0〜A13に対応する容量値とインダクタンス値とを用いて、式(1)により各信号線の特性インピーダンスを算出する。また、特定部11は、IBISモデル21−3の[Pin]セクションを参照し、信号線A0〜A13に対応する容量値とインダクタンス値とを用いて、式(2)により、各信号線の伝播遅延時間を算出する。特定部11が算出した算出値(各信号線の特性インピーダンスと伝播遅延時間)121−3を図8に示す。
特定部11は、算出値121−3を参照し、実線で囲んだ特性インピーダンスの最大値と、破線で囲んだ特性インピーダンスの最小値とを抽出する。さらに、特定部11は、算出値121−3を参照し、実線で囲んだ伝播遅延時間の最大値と、破線で囲んだ伝播遅延時間の最小値とを抽出する。
特定部11がIBISモデル21−1〜21−3から抽出した抽出値(特性インピーダンスの最大値と最小値、伝播遅延時間の最大値と最小値、入力容量の最大値と最小値)301を図9に示す。図9は、IBISモデル21−1〜21−3のそれぞれの特性インピーダンスの最大値と最小値、伝播遅延時間の最大値と最小値、および入力容量の最大値と最小値を示している。
以下の説明では、特性インピーダンス、伝播遅延時間、および入力容量をそれぞれ着目項目(1)、着目項目(2)、および着目項目(3)とも言う。また、特性インピーダンス、伝播遅延時間、および入力容量をパラメータとも言う。
特定部11は、抽出値301を参照し、IBISモデル21−1〜21−3全体の実線で囲んだ特性インピーダンスと伝播遅延時間の最大値と破線で囲んだ特性インピーダンスと伝播遅延時間との最小値とを特定する。さらに、特定部11は、抽出値301を参照し、IBISモデル21−1〜21−3全体の実線で囲んだ入力容量の最大値と、破線で囲んだ入力容量の最小値とを特定する。特定されたIBISモデル21−1〜21−3全体の着目項目(1)〜(3)それぞれの最大値と最小値(最大/最小値311)を図10に示す。
そして、特定部11は、最大/最小値311を用いて検索した特性インピーダンスの最大値と最小値とに対応する信号線を特定する。また、特定部11は、最大/最小値311を用いて検索した伝播遅延時間の最大値と最小値とに対応する信号線を特定する。
そして、生成部12は、特定した信号線の電気特性と、特定した入力容量値とを記載した検証用IBISモデル22を生成する。
図11は、検証用のIBISモデルの記載内容を示す図である。
図11を参照して、生成部12による検証用IBISモデル22の生成処理の一例を説明する。以下の説明では、図11に示すように、IBISモデル21−1の[Pin]セクションと[Model]セクションの記載を変更することにより、検証用IBISモデル22を生成するものとする。ただし、生成部12は、IBISモデル21−1に限らず、他のIBISモデルを書き換えることにより、検証用IBISモデル22を生成しても良い。
特定部11は、抽出値301を用いてIBISモデル21−1〜21−3に電気特性が記載された複数の信号線の特性インピーダンスの最小値を検索する。さらに、特定部11は、検索した特性インピーダンスの最小値に対応するIBISモデル21−1の信号線A10を特定する。そして、生成部12は、特定したIBISモデル21−1の信号線A10に対応する電気特性を信号線Z0_minに関連付けて検証用IBISモデル22に記載する。
また、特定部11は、抽出値301を用いてIBISモデル21−1〜21−3に電気特性が記載された複数の信号線の特性インピーダンスの最大値を検索する。さらに、特定部11は、検索した特性インピーダンスの最大値に対応するIBISモデル21−3の信号線A6を特定する。そして、生成部12は、特定したIBISモデル21−3の信号線A6に対応する電気特性を信号線Z0_maxに関連付けて検証用IBISモデル22に記載する。
次に、特定部11は、抽出値301を用いてIBISモデル21−1〜21−3に電気特性が記載された複数の信号線の伝播遅延時間の最小値を検索する。さらに、特定部11は、検索した伝播遅延時間の最小値に対応するIBISモデル21−3の信号線A10を特定する。そして、生成部12は、特定したIBISモデル21−3の信号線A10に対応する電気特性を信号線Tpd_minに関連付けて検証用IBISモデル22に記載する。
さらに、特定部11は、抽出値301を用いてIBISモデル21−1〜21−3に電気特性が記載された複数の信号線の伝播遅延時間の最大値を検索する。さらに、特定部11は、検索した伝播遅延時間の最大値に対応するIBISモデル21−1の信号線A8を特定する。そして、生成部12は、特定したIBISモデル21−1の信号線A8に対応する電気特性を信号線Tpd_maxに関連付けて検証用IBISモデル22に記載する。なお、生成部12は、特定した信号線以外にも、例えば、ユーザにより指定された信号線の電気特性を検証用IBISモデル22に記載しても良い。
また、生成部12は、抽出値301を参照して特定した入力容量C_compの最大値と最小値とを、入力容量C_compに関連付けて検証用IBISモデル22に記載する。なお、生成部12は、検証用IBISモデル22の入力容量C_compに、抽出値301を参照して特定した入力容量C_compの最大値と最小値のみを関連付けて記載しても良い。
以上により、生成部12は、検証用IBISモデル22を生成する。
図12A〜12Cは、実施の形態に係る順位付け処理のフローチャートである。
ステップS501において、特定部11は、複数の信号線の電気特性とバッファの電気特性とを含む複数のIBISモデル21−1〜21−3を取得する。
ステップS502において、特定部11は、複数のIBISモデル21−1〜21−3に記載された各信号線の特性インピーダンスを求める。このとき、特定部11は、例えば、複数の信号線のそれぞれについて、IBISモデルに記載されている容量値Cとインダクタンス値Lとを用いて、式(1)により特性インピーダンスを求める。
ステップS503において、特定部11は、複数のIBISモデル21−1〜21−3に記載された各信号線の伝播遅延時間を求める。このとき、特定部11は、例えば、複数の信号線のそれぞれについて、IBISモデルに記載されている容量値Cとインダクタンス値Lとを用いて、式(2)により伝播遅延時間Tpdを求める。
ステップS504において、特定部11は、求めた各信号線の特性インピーダンスを参照し、複数のIBISモデル21−1〜21−3において、特性インピーダンスが最大である信号線を特定する。
ステップS505において、特定部11は、求めた各信号線の特性インピーダンスを参照し、複数のIBISモデル21−1〜21−3において、特性インピーダンスが最小である信号線を特定する。
ステップS506において、特定部11は、求めた各信号線の伝播遅延時間を参照し、複数のIBISモデル21−1〜21−3において、伝播遅延時間が最大である信号線を特定する。
ステップS507において、特定部11は、求めた各信号線の伝播遅延時間を参照し、複数のIBISモデル21−1〜21−3において、伝播遅延時間が最小である信号線を特定する。
ステップS508において、特定部11は、複数のIBISモデル21−1〜21−3において、入力容量の最大値を特定する。
ステップS509において、特定部11は、複数のIBISモデル21−1〜21−3において、入力容量の最小値を特定する。
ステップS510において、生成部12は、特定した信号線の電気特性と、特定した入力容量値とを用いて検証用のIBISモデル22を生成する。
ステップS511において、実行部13は、検証用のIBISモデル502を用いて伝送線路のシミュレーションを実行する。実行部13は、特性インピーダンス(着目項目(1))の最大値と最小値、伝播遅延時間(着目項目(2))の最大値と最小値、および入力容量(着目項目(3))の最大値と最小値の全ての組み合わせを条件として用いてシミュレーションを実行する。
図13は、シミュレーションの条件の一覧である。実施の形態では、着目項目の数が3つであるため、実行部13は、図13に示すような8(=2^3)通りの条件でシミュレーションを実行する。実施の形態において、実行部13は、図14に示すようなトポロジベースでの伝送線路のシミュレーションを実行する。LSIはドライバ、DRAMはレシーバとする。ある条件におけるシミュレーションの結果を図15、16に示す。
図15は、各部の電圧波形を示す図である。
図15の上側の電圧波形は、ドライバ(LSI)のA点の出力電圧を示し、下側の電圧波形は、レシーバ(DRAM)のB点の入力電圧を示す。
図16は、図15の破線部分の拡大図である。
実施の形態において、評価項目(1)〜(3)を下記のようにする。
評価項目(1):リンギングで下がった電圧の最低値
リンギングで下がった電圧の最低値は、DRAMの入力電圧が規格値(VIHmim規格値)を超えた後のリンギングにより低下した入力電圧の最低値である。
評価項目(2):最大電圧
最大電圧は、DRAMの入力電圧の最大値である。
評価項目(3):遅延
遅延は、LSIの出力電圧が規格値(VIHmim規格値)を超えてからDRAMの入力電圧が規格値(VIHmim規格値)を超えるまでの時間である。
各シミュレーション条件に対する評価項目(1)〜(3)の値を記載した表を図17に示す。
ここで、評価項目(1)〜(3)の規格値(閾値)をそれぞれ1.2、1.9、および0.4とする。
算出部12は、評価項目(1)〜(3)の値と規格値との差分を計算して、評価項目(1)マージン値〜評価項目(3)マージン値を算出する。尚、評価項目(1)マージン値は、評価項目(1)の値が規格値より大きい場合に正の値、評価項目(2)、(3)マージン値は、評価項目(2)、(3)の値が規格値より小さい場合に正の値となる。各シミュレーション条件に対する評価項目(1)マージン値〜評価項目(3)マージン値を記載した表を図18に示す。
ステップS512において、算出部14は、着目項目と評価項目マージン値ごとの組み合わせに対するマージン値の特性表を作成する。着目項目の数がp、評価項目の数がqの場合、p×q個の特性表が作成される。
作成した特性表と対応するグラフを図19A〜C、20A〜20C、21A〜20Cに示す。
図19Aは、着目項目(1)と評価項目(1)マージン値に関するマージン値の特性表とグラフを示す。図19Aのグラフの横軸は着目項目(1)、縦軸は評価項目(1)マージン値を示す。
図19Bは、着目項目(1)と評価項目(2)マージン値に関するマージン値の特性表とグラフを示す。図19Bのグラフの横軸は着目項目(1)、縦軸は評価項目(2)マージン値を示す。
図19Cは、着目項目(1)と評価項目(3)マージン値に関するマージン値の特性表とグラフを示す。図19Cのグラフの横軸は着目項目(1)、縦軸は評価項目(3)マージン値を示す。
図20Aは、着目項目(2)と評価項目(1)マージン値に関するマージン値の特性表とグラフを示す。図20Aのグラフの横軸は着目項目(2)、縦軸は評価項目(1)マージン値を示す。
図20Bは、着目項目(2)と評価項目(2)マージン値に関するマージン値の特性表とグラフを示す。図20Bのグラフの横軸は着目項目(2)、縦軸は評価項目(2)マージン値を示す。
図20Cは、着目項目(2)と評価項目(3)マージン値に関するマージン値の特性表とグラフを示す。図20Cのグラフの横軸は着目項目(2)、縦軸は評価項目(3)マージン値を示す。
図21Aは、着目項目(3)と評価項目(1)マージン値に関するマージン値の特性表とグラフを示す。図21Aのグラフの横軸は着目項目(3)、縦軸は評価項目(1)マージン値を示す。
図21Bは、着目項目(3)と評価項目(2)マージン値に関するマージン値の特性表とグラフを示す。図21Bのグラフの横軸は着目項目(3)、縦軸は評価項目(2)マージン値を示す。
図21Cは、着目項目(3)と評価項目(3)マージン値に関するマージン値の特性表とグラフを示す。図21Cのグラフの横軸は着目項目(3)、縦軸は評価項目(3)マージン値を示す。
ここで、変数niを1に設定する。
ステップS513において、算出部14は、ni番目のIBISモデルの着目項目の最大値と最小値に対応する評価項目マージン値を特性表を利用して算出し、算出した評価項目マージン値を判定ポイント用マージン値とする。尚、IBISモデル20−iをそれぞれi番目のIBISモデルとする。
ここで、判定ポイント用マージン値を算出する処理の詳細について説明する。
図22は、実施の形態に係る判定ポイント用マージン値の算出する処理の詳細なフローチャートである。
図22は、ステップS513に相当する。
ステップS521において、算出部14は、図9に示す抽出値301からni番目のIBISモデルの着目項目の最大値と最小値を取得する。算出部14は、変数piと変数qiを1に設定する。
ステップS522において、算出部14は、pi番目の着目項目とqi番目の評価項目マージン値に関する特性表からni番目のIBISモデルの着目項目の最大値と最小値のそれぞれに対応する評価項目マージン値を算出する。そして、算出部14は、最大値と最小値のそれぞれに対応する評価項目マージン値のうち、小さい方の評価項目マージン値を判定ポイント用マージン値とする。より悪いケースで判定するため、評価用マージン値の小さいほうを採用している。尚、算出部14は、着目項目(pi番目)以外の着目項目の最小値と最大値の組合せ{2^(p-1)}通りの判定ポイント用マージン値を算出する。尚、着目項目(1)〜(3)をそれぞれ1〜3番目の着目項目とする。また、評価項目(1)〜(3)をそれぞれ1〜3番目の評価項目とする。
ここで、判定ポイント用マージン値の算出の例を説明する。
ここでは、着目項目(1)と評価項目(3)マージン値に関して、着目項目(2)が最小値且つ着目項目(3)が最小値の場合のIBISモデル20−1の判定ポイント用マージン値を算出する。
図23は、判定ポイント用マージン値の算出方法を説明する図である。尚、図23は、着目項目(1)と評価項目(3)マージン値に関する図19Cのグラフである。
先ず、IBISモデル21−1について、着目項目(2)が最小値(min)且つ着目項目(3)が最小値(min)のときの着目項目(1)が最小値と最大値の場合の評価項目(3)マージン値を求める。
着目項目(2)が最小値且つ着目項目(3)が最小値のときのグラフ(グラフ中の丸印で結ばれた線)の傾きαは下式で算出される。
傾きα={(着目項目(1)が最大の時のマージン値)−(着目項目(1)が最小の時のマージン値)}÷{(着目項目(1)の最大値)−(着目項目(1)の最小値)}
上記式に値を代入する。
α={0.063-0.049}÷{93.1-56.7}=0.014÷36.4=0.0003846
ここで、着目項目(1)に任意の値xを入れた時のマージン値yは下式で算出される。
y=α×{x−(着目項目(1)の最小値)}+(着目項目(1)が最小の時のマージン値)
これより、IBISモデル20−1(XXXX.ibs)の着目項目(1)の最小値56.7に対する評価項目(3)マージン値は0.049、IBISモデル20−1(XXXX.ibs)の着目項目(1)の最大値78.2に対する評価項目(3)マージン値は0.057となる。
この2つの評価項目(3)マージン値において、小さいほうの値は0.049である。よって、判定ポイント用マージン値は、0.049となる。
同様に
・着目項目(2)が最小値且つ着目項目(3)が最大値のとき
・着目項目(2)が最大値且つ着目項目(3)が最小値のとき
・着目項目(2)が最大値且つ着目項目(3)が最大値のとき
について判定ポイント用マージン値を計算する。
IBISモデル20−1(XXXX.ibs)に関して、算出された各条件の判定ポイント用マージン値を図24に示す。
ステップS523において、算出部14は、pi番目の着目項目に対する全ての評価項目について、判定ポイント用マージン値を算出したか判定する。pi番目の着目項目に対する全ての評価項目について判定ポイント用マージン値が算出された場合、変数qiは1に設定され、制御はステップS524に進み、全ての評価項目について判定ポイント用マージン値を算出されていない場合、変数qiは1加算され、制御はステップS522に戻る。
ステップS524において、算出部14は、全ての着目項目について、判定ポイント用マージン値を算出したか判定する。全ての着目項目について判定ポイント用マージン値が算出された場合、制御はステップS514に進み、全ての評価項目について判定ポイント用マージン値を算出されていない場合、変数piは1加算され、制御はステップS522に戻る。
図12Cに戻って説明を続ける。
ステップS514において、算出部14は、算出した判定ポイント用マージン値と最大マージン値との比率を算出し、算出した比率から特性表ごとの最大マージン値を100点としたときの判定ポイント用マージン値の点数を算出し、算出した点数を判定ポイントとする。
判定ポイントの算出の例を説明する。
図24に示すように、IBISモデル20−1(XXXX.ibs)に関して、着目項目(1)と評価項目(3)マージン値の着目項目(2)最小値(min)且つ着目項目(3)最小値(min)に対する判定ポイント用マージン値は0.049である。
図19Cの特性表において、評価項目(3)マージン値の最大値は0.063である。よって、0.063を100点とすると、IBISモデル21−1に関して、着目項目(1)と評価項目(3)マージン値の着目項目(2)最小値且つ着目項目(3)最小値に対する判定ポイントは0.049/0.063×100=78点となる。同様に、各条件について判定ポイントを計算すると、IBISモデル21−1(XXXX.ibs)についての各条件の判定ポイントは図25のようになる。また、算出部14は、評価項目マージンごとに所定の係数を乗算して(重み付け)、判定ポイントを計算しても良い。
ステップS515において、算出部14は、IBISモデル全てについて、判定ポイントを算出したか判定する。IBISモデル全てについて、判定ポイントが算出された場合、制御はステップS516に進み、IBISモデル全てについて、判定ポイントが算出されていない場合、niは1加算され、制御はステップS513に戻る。
ステップS516において、順位付け部15は、IBISモデル21−iごとに判定ポイントの合計を算出し、合計値の大きい順に順位を付ける。例えば、IBISモデル21−1(XXXX.ibs)の判定ポイントの合計は、図25に示した各条件の判定ポイントを合計することにより算出される。
各IBISモデルの判定ポイントの合計値と順位を図26に示す。図26に示すように、IBISモデル21−1(XXXX.ibs)の判定ポイントの合計値は2723、IBISモデル21−2(YYYY.ibs)の判定ポイントの合計値は2838、IBISモデル21−3(ZZZZ.ibs)の判定ポイントの合計値は2798となる。よって、IBISモデル21−1(XXXX.ibs)は3位、IBISモデル21−2(YYYY.ibs)は1位、IBISモデル21−3(ZZZZ.ibs)は2位となる。
順位付け部15は、IBISモデル21−iの順位をユーザに通知する。ユーザは、誤動作しにくい製品を作成するためには、判定ポイントの合計値が一番大きい(順位が1位)のIBISモデル21−2(YYYY.ibs)に対応する素子を選択すればよい。
実施の形態のシミュレーション装置によれば、複数のIBISモデルに対して、マージン値に基づく客観的な順位付けが可能となる。それにより、ユーザは、誤動作しにくい素子を選択することができる。
図27は、情報処理装置(コンピュータ)の構成図である。
シミュレーション装置1は、図27に示すような情報処理装置(コンピュータ)を用いて実現することも可能である。
情報処理装置800は、CPU801と、記憶装置802と、読書き装置803と、記録媒体804と、通信インターフェイス805(通信I/F)と、入出力インターフェイス806(入出力I/F)と、表示装置807と、ネットワーク808とを備えている。また、各構成要素は、バス809により接続されている。
CPU801は、情報処理装置800全体の制御をする。CPU801は、例えば、図1において、処理部10として機能する。なお、シミュレーション装置1が算出した算出値121−1〜算出値121−3および抽出値301は、例えば、CPUのキャッシュに記憶されても良い。記憶部20に記憶されるIBISモデル21−iおよび検証用IBISモデル22は、例えば、CPUのキャッシュに記憶されても良い。
記憶装置802は、各種データを記憶する。そして、記憶装置802は、例えば、Read Only Memory(ROM)およびRandom Access Memory(RAM9などのメモリや、Hard Disk Drive(HDD)などで構成される。記憶装置802は、例えば、図1において、記憶部20として機能する。
記憶装置802は、例えば、CPU801を、処理部10として機能させるプログラムを記憶する。
順位付け処理をするとき、CPU801は、記憶装置802に記憶されたプログラムをRAMに読み出す。そして、RAMに読み出されたプログラムをCPU801が実行することで、順位付け処理を実行する。
なお、プログラムは、CPU801が通信インターフェイス805を介してアクセス可能であれば、ネットワーク808上のサーバが有する記憶装置に記憶されていても良い。
読書き装置803は、制御回路801に制御され、着脱可能な記録媒体804のデータのリード/ライトを行なう。そして、読書き装置803は、例えば、Floppy Disk Drive(FDD)、Compact Disc Drive(CDD)、Digital Versatile Disk Drive(DVDD)、Blu-ray(登録商標) Disk Drive(BDD)およびUniversal Serial Bus(USB)などである。
記録媒体804は、各種データを保存する。記録媒体804は、例えば、プログラムを記憶する。さらに、記録媒体804は、図1に示す、IBISモデル21−iおよび検証用IBISモデル22を記憶しても良い。
そして、記録媒体804は、読書き装置803を介してバス809に接続され、CPU801が読書き装置803を制御することにより、データのリード/ライトが行なわれる。また、記録媒体804は、例えば、Floppy Disk(FD)、Compact Disc Read Only Memory(CD−ROM)、Digital Versatile Disk Read Only Memory(DVD−ROM)、およびフラッシュメモリなどである。
通信インターフェイス805は、ネットワーク808を介して情報処理装置800と他の装置とを通信可能に接続する。
入出力インターフェイス806は、例えば、キーボード、マウス、およびタッチパネルなどと接続され、接続された装置から各種情報を示す信号が入力されると、バス809を介して入力された信号を制御回路801に出力する。また、入出力インターフェイス806は、CPU801から出力された各種情報を示す信号がバス809を介して入力されると、接続された各種装置にその信号を出力する。入出力インターフェイス806は、例えば、図1に示す記憶部20に記憶するIBISモデル21−iおよび検証用IBISモデル22の入力を受け付けても良い。そして、入出力インターフェイス806は、例えば、図1において、入出力部30として機能する。
表示装置807は、例えば、入出力インターフェイス806に接続され、各種情報を表示する。表示装置807は、例えば、CPU801から出力されるIBISモデル21−iおよび検証用IBISモデル22を表示しても良い。
ネットワーク808は、例えば、LAN、無線通信、またはインターネットなどであり、情報処理装置800と他の装置とを通信接続する。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1)
コンピュータに、
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
前記第2の特性モデルを用いてシミュレーションを実行し、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
処理を実行させる順位付けプログラム。
(付記2)
前記複数の第2のマージンを算出する処理は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする付記1記載の順位付けプログラム。
(付記3)
前記シミュレーションを実行する処理は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする付記1または2記載の順位付けプログラム。
(付記4)
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
前記第2の特性モデルを用いてシミュレーションを実行し、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
処理を有する情報処理装置が実行する順位付け方法。
(付記5)
前記複数の第2のマージンを算出する処理は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする付記3記載の順位付け方法。
(付記6)
前記シミュレーションを実行する処理は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする付記4または5記載の順位付け方法。
(付記7)
複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成する生成部と、
前記第2の特性モデルを用いてシミュレーションを実行する実行部と、
前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出する算出部と、
前記比率に基づいて、前記複数の第1の特性モデルを順位付ける順位付け部と、
を備える情報処理装置。
(付記8)
前記算出部は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする付記7記載の情報処理装置。
(付記9)
前記実行部は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする付記7または8記載の情報処理装置。
1 シミュレーション装置
10 処理部
11 特定部
12 生成部
13 実行部
14 算出部
15 順位付け部
20 記憶部
21 IBISモデル
22 検証用IBISモデル
30 入出力部
31 入力部
32 出力部

Claims (5)

  1. コンピュータに、
    複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
    前記第2の特性モデルを用いてシミュレーションを実行し、
    前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
    前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
    前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
    前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
    処理を実行させる順位付けプログラム。
  2. 前記複数の第2のマージンを算出する処理は、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値に対する前記評価項目のマージンと前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最小値の前記評価項目に対するマージンのうち、小さいほうのマージンを前記複数の第1の特性モデルそれぞれに対する前記複数の第2のマージンとすることを特徴とする請求項1記載の順位付けプログラム。
  3. 前記シミュレーションを実行する処理は、前記複数の第1の特性モデルに対する前記所定のパラメータの最大値と前記複数の第1の特性モデルに対する前記所定のパラメータの最小値のそれぞれを条件としてシミュレーションを実行することを特徴とする請求項1または2記載の順位付けプログラム。
  4. 複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成し、
    前記第2の特性モデルを用いてシミュレーションを実行し、
    前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、
    前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、
    前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出し、
    前記比率に基づいて、前記複数の第1の特性モデルを順位付ける
    処理を有する情報処理装置が実行する順位付け方法。
  5. 複数の半導体部品それぞれの電気特性が記述された複数の第1の特性モデルから、前記複数の第1の特性モデルに対する所定のパラメータの最大値と最小値とを用いて第2の特性モデルを生成する生成部と、
    前記第2の特性モデルを用いてシミュレーションを実行する実行部と、
    前記シミュレーションの結果から評価項目に対する複数の第1のマージンを算出し、前記複数の第1の特性モデルそれぞれに対する前記所定のパラメータの最大値と最小値とを用いて、前記評価項目に対する前記複数の第1の特性モデルそれぞれに対する複数の第2のマージンを算出し、前記複数の第1のマージンのうち最大マージンと前記複数の第2のマージンそれぞれとの比率を算出する算出部と、
    前記比率に基づいて、前記複数の第1の特性モデルを順位付ける順位付け部と、
    を備える情報処理装置。
JP2015073646A 2015-03-31 2015-03-31 順位付けプログラム、順位付け方法、および情報処理装置 Expired - Fee Related JP6485171B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015073646A JP6485171B2 (ja) 2015-03-31 2015-03-31 順位付けプログラム、順位付け方法、および情報処理装置
US15/001,310 US9842179B2 (en) 2015-03-31 2016-01-20 Recording medium, ranking method, and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015073646A JP6485171B2 (ja) 2015-03-31 2015-03-31 順位付けプログラム、順位付け方法、および情報処理装置

Publications (2)

Publication Number Publication Date
JP2016194745A JP2016194745A (ja) 2016-11-17
JP6485171B2 true JP6485171B2 (ja) 2019-03-20

Family

ID=57016206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015073646A Expired - Fee Related JP6485171B2 (ja) 2015-03-31 2015-03-31 順位付けプログラム、順位付け方法、および情報処理装置

Country Status (2)

Country Link
US (1) US9842179B2 (ja)
JP (1) JP6485171B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10803220B2 (en) * 2017-06-05 2020-10-13 International Business Machines Corporation Transient and AC simulations with traveling wave probe circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974931B2 (ja) * 2005-10-25 2007-09-12 シャープ株式会社 部品種決定装置、および部品種決定方法
JP4422179B2 (ja) * 2007-10-19 2010-02-24 株式会社半導体理工学研究センター 半導体集積回路のタイミング解析装置及び方法
US8560294B1 (en) * 2008-02-20 2013-10-15 Xilinx, Inc. Method and apparatus for an automated input/output buffer information specification model generator
JP5098852B2 (ja) * 2008-06-30 2012-12-12 富士通株式会社 電子回路解析装置
JP2012150718A (ja) * 2011-01-20 2012-08-09 Elpida Memory Inc Ibisシミュレーションモデルの抽出方法
JP5716604B2 (ja) * 2011-08-08 2015-05-13 富士通株式会社 回路シミュレータプログラム,装置およびアイパターン生成方法
JP2013218407A (ja) * 2012-04-05 2013-10-24 Hitachi Ltd バッファ選定支援装置およびバッファ選定支援方法

Also Published As

Publication number Publication date
JP2016194745A (ja) 2016-11-17
US9842179B2 (en) 2017-12-12
US20160292335A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP5716604B2 (ja) 回路シミュレータプログラム,装置およびアイパターン生成方法
US8850375B2 (en) Integrated circuit design and simulation
JP5082784B2 (ja) Cadシステム及びプログラム
JP5165564B2 (ja) 集積回路設計を支援する方法および装置
JP2013020614A (ja) 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム
JP2005537566A (ja) 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法
JP2008250630A (ja) デカップリングセル配置方法及びデカップリングセル配置装置
JP6485171B2 (ja) 順位付けプログラム、順位付け方法、および情報処理装置
US8813004B1 (en) Analog fault visualization system and method for circuit designs
JP6485203B2 (ja) 波形検証プログラム、情報処理装置、および波形検証方法
JP2002304434A (ja) Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
JP6532762B2 (ja) 情報生成システム、装置、方法、及びプログラム
WO2010125752A1 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
US20160275707A1 (en) Graph processing system, graph processing method, and non-transitory computer readable medium
US20150227668A1 (en) Time-variant temperature-based 2-d and 3-d wire routing
JP2007219930A (ja) シミュレーション方法およびプログラム
US11836431B2 (en) Integrated circuit composite test generation
US20140325468A1 (en) Storage medium, and generation apparatus for generating transactions for performance evaluation
US8880386B2 (en) Method for circuit simulation
JP2021082023A (ja) 回路設計支援装置および回路設計支援方法
US20230229953A1 (en) Computer system and control device
JP2016133903A (ja) 回路モデル、半導体集積回路の遅延見積方法及び装置
TWI808751B (zh) 產生元件模型參數的系統及方法
JP5998926B2 (ja) 電流モデル作成方法及びcad装置
JP6604069B2 (ja) 半導体集積回路の遅延見積方法、プログラム、及び回路設計装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6485171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees