JP5165564B2 - 集積回路設計を支援する方法および装置 - Google Patents

Description

本発明は、特にシリコン上の、集積回路の設計を支援するための方法、装置、およびソフトウェア製品に関する。

集積回路製造は、非常にコストのかかる作業である。したがって、大量生産を開始する前に、前もってすべての製造パラメータを知り、製造された回路が正しく動作する確率を最大化することができるパラメータ値の少なくとも一部を割り当てることが重要である。

この目的には、「電子設計自動化ツール」として知られる数多くの既存のソフトウェア製品が存在し、これらは、生産されるべき回路の仕様の記述から、回路の製造に用いられる光学マスクの製造までの、集積回路の設計を支援する。

しかし、回路をシリコン上に集積化する技術が発展し、それによりこれらの設計自動化ツールでは、満足な結果を得ることができなくなっている。

まず、電子システムは、単一のシリコン基板上の集積回路から形成されるか、単一パッケージ内または異なるパッケージ内のいくつかの集積回路から形成される集積化電子システムから構成されるかのいずれかであることを想起されたい。以下では、集積化電子システムという用語は、単一基板上の集積回路、あるいは単一パッケージ内または異なるパッケージ内のそのような集積回路の組立体を指すものとして用いる。

一般に集積化電子システムは、数億個の基本構成要素から形成される。これらの条件下では設計自動化ツールは、構成要素の挙動、特に電気的および／または磁気的および／または熱的挙動を、簡略化した方法でシミュレーションすることを可能にする抽象モデルを用いる。言い換えれば、これらのツールは、構成要素の動作を理想化する。たとえば、単一基板上の集積回路をシミュレーションするとき、シリコン基板は理想的、すなわち完全に絶縁性または完全に導電性のどちらかであると見なされる。別の例としては、これらの知られているツールは、構成要素の電源分配グリッドは完全である、すなわち電流の通過に対して非抵抗性であると見なす。

これらの抽象モデルは、すべての基本構成要素の組み立て後に、電子システムが初期仕様を満たすかどうかを検証するためのものである。しかし、シミュレーションによって得られる結果は、電子システムの製造後の実際の挙動とは異なる。もちろん、これらの差異は、シミュレーション時に導入された簡略化の仮説によるものである。たとえば、電源分配回路網の抵抗を無視した場合は、実際の回路中に存在する電位低下の影響はシミュレーションされないことになるが、これらの電位低下は挙動の大きな変化を引き起こし、製造後に集積回路が使用不可になり得る。

電子設計自動化ツールは、電子システムの発展と共に進化してきた。特に、システムの動作速度の向上と共に、前進的な、構成要素間の距離の低減および電源電圧の低減により、構成要素間の干渉と、非常に速い信号切り換え速度の両方を考慮に入れることが必要になった。したがって、現在のツールは、電源電圧の限界値の間で処理される信号を切り換えるディジタル回路と、１つの構成要素から他の構成要素への信号の伝送の進みまたは遅れの形で寄生現象を誘起する干渉の両方をシミュレーションすることができる。

しかし、アナログ回路の場合、すなわち電源電圧によって設定される限界値の間の可能な電位値をとり得る信号を処理する回路の場合、干渉は、信号の遅れまたは進みよりも複雑な寄生現象を生じる。たとえば、干渉があると、アナログ信号の電位または周波数の変化、および信号処理速度の変動を誘起し得る。
ディジタル回路では、低い値の信号から高い値の信号、またはその逆に変化するためには、信号は、物理的に中間の値をとらなければならないが、中間の値は情報をもたないことに留意されたい。一方、アナログ回路では、（多数の、事実上無限の数の）中間の値は、情報をもつ。

しかし現在のところ、アナログ部品に対する干渉の影響をシミュレーションする満足な解決策は存在しない。

この、アナログシステムの完全性を検証するためのソフトウェアツールの欠如は、所望の動作と、製造された回路の実際の動作の間の不一致を生じ、さらには動作しない回路をも生じ得る。したがって、最初の製造後に多数の電子システムが正しく動作しないことが着目される。

本発明は、製造する前に、集積回路電子システムが正しく動作するかどうかを判定するための方法、装置、およびソフトウェアツールを実現する。

アナログ信号を用いる集積回路電子システムの正しい動作を検証するための方法は、
ノイズに敏感な回路を特定し、これらのノイズに敏感な回路に対する許容感度テンプレートを設定するステップと、
このノイズをモデル化し、敏感な回路へノイズを伝達する関数を求めるステップと、
敏感な回路に到達するノイズのレベルを、敏感な回路に対する許容感度閾値テンプレートと比較するステップと
を含むものである。

これらの条件下では、すべてのノイズに敏感な回路が、それらのノイズ感度閾値よりも低いノイズ信号を受ける場合は、回路は動作すると見なされる。

ノイズに敏感な回路を特定することは、それにより計算を制限することができるので、大幅な簡略化となることが留意されるべきである。

「テンプレート」という用語は、周波数および／または時間の関数としてのノイズ感度閾値を指す。様々な敏感な回路に対するこのようなテンプレートの設定は、閾値を規定するものであり、本発明による方法を自動化することを可能にする。

一実施形態では、ノイズに敏感な回路は、アナログ回路またはディジタル回路のどちらかであると見なされる。

したがって、ノイズに敏感な回路は、増幅器、フィルタ、発振器、ミキサ、サンプラブロッカ、ディジタルメモリ回路、ＰＬＬ、入出力回路、および電圧基準源などのアナログおよび無線周波数回路を含む群から選ぶことができる。少なくとも１つのノイズに敏感な回路を含む回路は、それ自体がノイズに敏感な回路と見なされることが理解される。

一実施形態では、方法は、ノイズに敏感な回路を任意に選択することができる。言い換えれば、この実施形態では、方法は、ノイズに敏感な回路を自動的に選択し、自動的に選択されなかったノイズに敏感な回路を任意に選ぶことを可能にする。

一実施形態では、システム内のすべての回路は、ノイズを発生すると見なされる。次いで、電子システム内のすべての回路に対して、ノイズがモデル化される。実際、本発明者らにより、非常に低いノイズを発生するように見える回路が、電子システムの動作を最も乱す回路となり得ることが観察された。この外乱は、回路がノイズを絶えず発生すること、または回路がこのノイズを、アナログ回路が敏感な周波数範囲に対応する周波数範囲内で発生することによる場合がある。これらの条件下では、システム内のどの回路も無視しないことが好ましい場合がある。

変形形態では、システム内のいくつかの回路だけがノイズを発生すると見なされる。すなわち、モデル化の精度と望ましい計算時間に応じて、より少数のまたは、より多数のノイズ発生回路を考慮に入れることができる。
一実施形態では、これらのノイズ発生回路は、ディジタル回路、メモリセル、ならびにＶＣＯおよび電力増幅器などのアナログおよび無線周波数回路、および入出力回路を含む群から選ばれる。少なくとも１つのノイズ発生回路を含む回路は、それ自体がノイズ発生回路と見なされることが理解される。

一実施形態によれば、ノイズ発生回路および敏感な回路、ならびにそれらのノイズ発生およびノイズ感度パラメータを特定するために、方法は、各回路のトポロジに関する（回路ライブラリ内で一般に利用可能な）データに基づいて、様々な回路またはブロックの位置を求めるステップと、様々な電源ラインの寸法と位置を求めるステップと、入出力ポイントを決定するステップと、それぞれの敏感な回路へ、それらの敏感な回路に対して相対的なノイズ発生回路の位置から到達するノイズを求めるステップとを含むものである。

集積回路電子システムでは、回路という用語は、様々な階層レベルで見出すことができる要素をさすことを想起されたい。階層の第１レベルはトランジスタなどの構成要素、階層の第２レベルはＡＮＤゲートまたはＯＲゲートなどの基本機能、階層の第３レベルは所与の機能を実行するための１組の基本機能、等々であり、階層レベルの数は限定されない。

本発明の好ましい実施形態では、ノイズが主に電源ラインによって伝送されるとの観察に基づいて、これらの電源ラインが特定され、分離され、それによりノイズ伝達を求めるのに、主としてこれらのラインを、またはこれらのラインだけを考慮に入れることができるようになる。

したがって、従来技術の回路モデル化方法に比べると、知られている方法は電源だけでなく情報およびクロック信号を含む伝送される他のすべての信号も考慮に入れるものであるため、極めて大幅な簡略化が得られる。さらに、信号は伝送しない接続が存在する。本発明による簡略化は、モデル化の質を損なわない。
さらに、各電源は、限られた数の回路に接続されるので、ノイズ、およびこのノイズに対する回路の感度の特性化を、各電源回路網に対して個々に行うことができることによる簡略化がある。

もう１つの簡略化は、敏感な回路から遠いノイズ発生回路よりも、敏感な回路に近いノイズ発生回路に、より大きな重みを割り当てることからなる。たとえば、区画は、ノイズ発生回路が敏感な回路に近いほど細かくなる。

一実施形態では、回路モデル内のどの接続も無視せず、それぞれに対して、任意に調整できる重みが付与される。たとえば、電源接続だけでなく、高い周波数で急な立ち上がりエッジを供給するクロック信号、およびメインバスとの接続も考慮に入れられる。たとえば、モデル内の各接続に割り当てられた重みは、各接続に対する精度となる。

例として示すと、接続についての第１の精度は接続を単なる抵抗性要素と見なすことであり、第２の精度は接続を同時に抵抗性および容量性と見なすことであり、第３の精度はこの接続を同時に抵抗性、容量性、および誘導性と見なすことからなる。

本発明によれば、ノイズのモデル化は、様々なノイズ発生回路によるノイズの発生をモデル化するステップと、このノイズの、基板、相互接続、および／または電子システムの回路パッケージへの注入をモデル化するステップと、このノイズの、基板内、相互接続内、および／または電子システムの回路パッケージ内の伝播をモデル化するステップと含む。

本発明のその他の特徴および利点は、添付の図面を参照して述べられる、いくつかの実施形態の説明から明らかとなろう。

図１は、本発明の例示的実施形態を実施するのに必要な、データおよびソフトウェア製品を示す。

集積回路電子システムを定義するために、知られている回路およびそのカプセル化から始める。このデータは、以下では技術データと呼び、具体的にはシリコン基板（特にキャリアの種類および濃度）、様々な金属化層の特性および厚さ、絶縁体およびパッケージの種類に関する。

したがって、製造業者、すなわちシリコンファウンドリまたはパッケージ製造業者によって提供される特性データを含む、データベース１２が設けられる。たとえば、本質的に知られる方法で、シリコン製造業者は、基板の厚さ内の不純物密度の変化、および基板上に配置された導電層および酸化物の厚さに関する詳細な情報を提供する。

集積回路設計支援システムに必要な特性は、特性化ブロック１４によってベース１２から抽出され、ブロック１４によって抽出されたこれらのデータは、ブロック１６で圧縮される。

圧縮という用語は、記憶すべき情報量を低減する方法を指す。たとえば、リコンファウンドリは、基板の厚さ内の不純物密度の変化についての高精度の情報を提供し、圧縮は、基板の不連続なスライスだけを考慮し、各スライスから１つの値だけを選択することによってこのデータを簡略化するものである。

集積回路電子システムの特性化には、技術データに加えて、セルモデルのブロック２２内に記憶された回路データ、ならびにブロック３２および４０に記憶された回路要素の互いの相対的な幾何学的レイアウトに関するデータを知る必要がある。

ブロック２２内に記憶されたセルモデルは、抵抗器、コンデンサ、インダクタ、およびトランジスタから形成される電気回路と、ノイズ源およびノイズ感度テンプレートの電気的記述とから構成される。基本回路についてのデータは、ブロック２４に記憶される。ノイズ感度「テンプレート」という用語は、周波数および／または時間の関数としての許容ノイズ感度閾値を指す。
本発明によれば、集積回路システムを生産するために用いられる回路が、正しく動作するかどうかを判定するために、その様々な構成要素のノイズ特性、すなわち各回路によって放出されるノイズおよび各回路のノイズ感度が、求められる。

ノイズを特性化するためには、実験を行うことが必要であり、その記述がブロック２６に記憶される。これらの実験は、測定（ブロック３１）および／またはシミュレーション（ブロック３０）である。測定および／またはシミュレーションが行われた後、実験的な（シミュレーションまたは測定による）信号が得られ、これらは定義され、ブロック２８に記憶される。

したがって、これらのセル特性データは、ブロック２２へ供給され、ブロック２２は回路のレイアウト（すなわち様々な回路部分およびそれらの接続）だけでなく、各回路によって発生されるノイズ、およびこれらの回路のそれぞれのノイズ感度も含む。

後において、図に関連して、放出されるノイズおよび／または受け取ったノイズに対する各回路の感度を、特性化する方法を定義する。受け取ったノイズに対する感度は、感度テンプレートによって特性化される。

回路が正しく動作するためには、敏感な回路のそれぞれが受けるノイズが、所与の閾値より低くなければならない。このノイズは、回路の構成要素およびそれらの接続だけでなく、それらの互いの相対的な幾何学的位置にも依存する。この回路の区分化は、ブロック３４で行われ、ブロック３４は、様々な回路のそれぞれの位置、および接続ラインの位置が記憶されたブロック３２から供給されるデータを受け取る。電子システムが、たとえば単一パッケージ内の、いくつかの集積回路から形成される場合は、パッケージ内の幾何学的レイアウトについてのデータ、特にパッケージ内での互いの相対的な回路の位置が供給されるブロック４０が設けられる。ブロック４０はまた、異なるパッケージ内で数多くの集積回路が用いられる場合は、集積回路の相対位置についてのデータを含む。

上述のように、計算を制限するために、ブロック３４に保持された回路データは、ブロック４２に記憶され、このようにして生成された区分化によって、ブロック２２内に記憶された回路モデルに基づいて、ノイズ発生回路およびノイズに敏感な回路の物理要素を選択することが可能になる。

したがって、ブロック４２によって記憶されたデータおよびブロック１６によって供給される技術データに基づき、かつブロック２２によって供給される回路およびノイズデータを用いて、ブロック５０は、回路間の寄生干渉を完全に特性化する。これらの特性化またはモデルは、特に、システム全体にわたって干渉を伝える伝達関数を含む。これらの特性化は、ブロック５２に記憶される。

ブロック５４は、このような干渉を発生する要素から来るノイズの分布を計算するために、ブロック２２およびブロック５２からデータを受け取る。このノイズ分布は、ブロック５６に記憶される。このノイズ分布は、ブロック５８で用いられ、ブロック５８はすべての敏感な回路を走査し、それぞれの位置を考慮に入れて、それらの敏感な回路のそれぞれの感度テンプレートと、これらの回路のそれぞれが受けるノイズとを比較する。どのノイズに敏感な要素も、その閾値を超える干渉を受けていない場合は、集積化電子システムの正しい動作を示す信号６０が発生される。逆の場合は、この集積化電子システムの不完全さを示す信号６２が発生される。

技術データブロック１６と電気的モデルを供給するブロック５０の間の連結
技術データを考慮に入れながら電気的モデルを生成するためには、ＣＭＯＳ構成要素などの構成要素から形成される回路の電気的モデルライブラリの形で編成された、知られている様々なツールを用いることができる。たとえば、米国のＣａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ社は、ＳｕｂｓｔｒａｔｅＳｔｏｒｍと呼ばれるソフトウェアを提供している。別の例は、オランダのＤｅｌｆｔ大学のソフトウェアツールＳｐａｃｅである。

モデルは、基板、パッケージ、および相互接続を含む、構成要素および製造パラメータの両方を表す。相互接続は、重ね合わされた金属と絶縁体の層から形成される。相互接続に対するモデルは、抵抗器とインダクタであり、２つの金属層の間の絶縁体はコンデンサを形成する。さらに、絶縁体によって分離された２つの金属層の間には相互インダクタが存在すると見なされる。

たとえば、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ社のソフトウェアツールＡｓｓｕｒａは、相互接続を、インダクタ、抵抗器、およびコンデンサとして特性化する。Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ社のツール「Ｃａｌｉｂｒｅ ｘＲＣ」および「Ｃａｌｉｂｒｅ ｘＬ」も同じである。

上述のソフトウェアツールＳｐａｃｅも、相互接続を特性化が可能である。しかしこのツールは、抵抗器およびコンデンサに限定される。これは、米国大学ＭＩＴのソフトウェアツールＦａｓｔ Ｈｅｎｒｙなどの、インダクタおよび相互インダクタを抽出するためのツールによって補うことができる。このツールは、Ｍ．Ｋａｍｏｎによる「Ｆａｓｔ Ｈｅｎｒｙ：Ａ Ｍｕｌｔｉｐｏｌｅ−Ａｃｃｅｌｅｒａｔｅｄ ３−Ｄ Ｉｎｄｕｃｔａｎｃｅ Ｅｘｔｒａｃｔｉｏｎ Ｐｒｏｇｒａｍ」という名称のＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ、ＭＩＴ、４２巻、９号、１７５０〜１７５８頁、１９９４年の論文に記載されている。

一般に、パッケージの電気的モデルは、そのようなパッケージの製造業者によって提供される。また、米国Ａｎｓｏｆｔ社のＨＦＳＳと呼ばれるソフトウェア製品を用いることもできる。

技術データブロック１６と区分化ブロック３４の間の連結
既存のソフトウェア製品は、回路内の位置に関わらずラインをモデル化することができる。ラインは、電源の伝送、クロック信号の伝送、および情報の伝送を行う。また、信号を伝送しないライン要素もある。

本発明の特に有利な実施形態は、ノイズが主に電源ラインによって伝送されるとの観察に基づいている。すなわち、この実施形態によれば、ブロック３４で、これらの電源ラインが特定され、分離され、基板およびパッケージと共に、これらのラインだけが、ノイズ発生要素または寄生要素を特性化することになる電気的モデル５０を形成するのに用いられる。

したがって、従来技術とは対照的に、すべての電気的ノード、すなわち一般に数百万の電気的接続を考慮に入れる代わりに、モデル化の質を損なわずに、極めて限られた数の接続だけが考慮される。

しかし電源ノードの数は、依然として多い。実際、０．１μの接続を有する１ｍｍの長さのラインは、１０，０００個のライン区分を含んでいる。さらに基板は、いくつかの層を含み、それによりさらに複雑さが増す。

計算をさらに制限するために、セルモデルブロック２２と、集積回路の幾何学的配置を供給するブロック３２とによって提供されるデータを用いて、真にノイズに敏感な要素が特定される。さらに、ノイズ発生要素を、ノイズに敏感な要素から隔てている距離が考慮に入れられる。

この特定化においては、まずノイズ発生要素が、各電源に対して特定されることに留意されたい。さらに、一実施形態によれば、各ノイズ発生器と、それぞれのノイズに敏感な要素の間の距離を考慮に入れるために、二次元空間が、たとえば正方形のメッシュのネットワークに区画化され、その間隔はノイズに敏感な要素からの距離の関数として増加し、各メッシュ内では、そのメッシュ内に位置するすべてのノイズ発生回路からの１つの等価な寄与分だけを保持するように、簡略化が行われる。この簡略化では、
ａ）２つの同一のノード間に位置するすべての電気的要素は、並列と見なされる。
ｂ）メッシュ内では、各電源回路網は、単一の物理対象によって基板に接続される。この仮想的な物理対象は、その面積がメッシュの各回路内に見られる実際の物理対象の面積の和である所与の形状、たとえば正方形を有する。その位置は、考慮されるすべての表面の重心に相当する。

したがって、ノイズに敏感な要素の近くにあるときの、ノイズ発生器に対するノイズの更なる詳細が得られる。

たとえば、うまく適用された様々なメッシュ化の方法は、Ｖｏｌｋｅｒ ＧａｅｄｅおよびＯｌｉｖｉｅｒ Ｇｕｎｔｈｅｒによる「Ｍｕｌｔｉｄｉｍｅｎｓｉｏｎａｌ Ａｃｃｅｓｓ Ｍｅｔｈｏｄｓ」という名称のＡＣＭ Ｃｏｍｐｕｔｅｒ Ｓｕｒｖｅｙ、３０巻、２号、１７０〜２３１頁、１９９８年６月の論文に記載されている。

図２では、ノイズに敏感な要素１００に近い空間は、細かいメッシュに区画化され、一方、要素１００から遠いメッシュに対しては間隔が大幅に大きいことが分かる。

変形形態では、ソフトウェア製品は、すべてのノードを、ただし各ノードには異なる重みを割り当てることによって、考慮に入れることを可能にする。たとえば、電源ノードだけを考慮に入れたい場合は、クロック信号との相互接続、およびバスにはゼロの重みが割り当てられる。各ノードに対する電気的モデルにおいて精度を表示することができ、たとえばモデルは、各ノードのインダクタを無視することができる。別の実施例では、高い周波数にて急な立ち上がりまたは立ち下がりエッジをもたらすクロック信号との相互接続、およびメインバスとの相互接続が選択される。

セルモデル２２
これらのセルモデル２２は、具体的には、ノイズ発生要素を、特定かつ／または特性化するのに使用される。

本発明の第１の実施形態によれば、これらのノイズ発生要素を特性化するのに、欧州特許出願第１，１３４，６７６号に記載された技術を用いることができる。この先行特許に記載された方法を示すために、図３は、入力端に電圧Ｖ_ｄｄおよび大きさｉ_ｄｄ、出力端に電圧Ｖ_ｓｓおよび電流ｉ_ｓｓを供給する電源を有する、２つの入力端ＡおよびＢを備えるＡＮＤゲートを表す。さらに、このＡＮＤゲートは、その出力信号を、充電要素、たとえばコンデンサに供給する。最後に、ＡＮＤゲートは、電流ｉ_ｓｕｂを半導体基板内へ直接注入する。

このようなＡＮＤゲートによって発生されるノイズを特性化するのに、様々な可能な切り換えがシミュレーションされる。すなわち、図４ａに示されるように、入力端ＡおよびＢの信号は、様々な時点での立ち上がりエッジおよび立ち下がりエッジによりシミュレーションされる。

これらの状態のそれぞれに対して、図４ｂ、４ｃ、および４ｄの図に表されるように、たとえばシミュレーションによって値ｉ_ｄｄ、ｉ_ｓｓおよびｉ_ｓｕｂが求められる。

電流ｉ_ｓｓは消費される電流であり、この供給される電流ｉ_ｄｄは充電要素および基板ｉ_ｓｕｂへ迂回されるので、電流ｉ_ｓｓは供給される電流ｉ_ｄｄとは異なる。

様々な遷移に対応する様々な波形は、大容量データベースに記憶される。

基本ＡＮＤゲート回路から始めて、次に、図５に示されるような、２つのＡＮＤゲートを有する、より複雑な回路を考える。この実施例では、第２のＡＮＤゲートの１つの入力端は第１のＡＮＤゲートの出力端に接続され、第２のＡＮＤゲートの第２の入力端は信号Ｃを受け取る。したがって、この２つのＡＮＤゲート回路は、３つの入力端を備える。

次いで、信号Ａ、Ｂ、およびＣの様々な可能な組合せを考慮する。信号Ａ、Ｂ、およびＣの値の組合せは、入力ベクトルを構成する。一般に、すべての可能な組合せを考慮することは不可能なので、知られている方法では、代表的な入力値を選択することができる。

電流の波形を、単一のＡＮＤゲートの場合に得られる波形から推定するのに、電源の入力電流はそれぞれのゲートの入力電流ｉ_１とｉ_３の和であり、同様に、出力電流ｉ_ｓｓはそれぞれのゲートの出力電流ｉ_２とｉ_４の和であることが分かる。これらの条件下では、電流ｉ_ｄｄおよびｉ_ｓｓの波形は、記憶された値の和である（図４ｂおよび４ｃ）。

セルモデル２２はまた、ノイズに敏感なセルに対する感度テンプレートを特定し、かつ特性化するのに用いられる。

「テンプレート」とは、各周波数に対する、対応するセルのノイズ感度閾値を指すことを想起されたい。他の実施形態では、ノイズ感度値は、時間の関数と見なされ、この時間は、クロックなどの基準によって決定される。たとえばアナログ−ディジタル変換器の場合、ノイズ感度は、アナログ信号のサンプル時に最も高くなる。

またセルは、ノイズを発生する、あるいはノイズに敏感であると、排他的には見なされないことに留意されるべきである。したがって、各回路モデルは、ノイズ発生器、ノイズ感度「テンプレート」、またはその２つの組合せとなる。

また、電源回路網のそれぞれに対して、各セルの基板への物理的接続を特定することが必要であると言える。さらに計算の精度は、セル内の電源回路網の電源接続ポイントに、セルの能動構成要素を接続するリード線の抵抗を考慮に入れることによって改善することができると言える。また最後に、一般に、相補型トランジスタ構造によって形成される、電源間の減結合コンデンサを考慮に入れることが必要であり、これらのコンデンサはノイズの伝達に大きな影響を及ぼす。

「被害者」へのノイズの分布
ノイズを特性化するために、各電源回路網に対する電圧Ｖ_ｄｄおよびＶ_ｓｓの変化を求める必要がある。この目的には、（簡略化した例で）上述したようにｉ_ｄｄおよびｉ_ｓｓに対して求められる変化から始め、たとえばＲＣ（抵抗器−コンデンサ）回路網によって、シミュレーションされる回路モデルを考慮に入れる。

本質的に知られる方法で、ノイズ発生回路の電源回路網は、基板を通じてノイズに敏感な回路に接続されると考えられ、これもＲＣ回路の形でシミュレーションされる。したがって、ノイズは、ノイズに敏感な回路に接続された、接続ポイントでの波形によって特性化される。

いま述べたノイズ分布を特性化する方法は、常には満足でない。実際、これは比較的複雑なアナログシミュレーションが必要である。このアナログシミュレーションは、たとえば米国の大学、Ｂｅｒｋｅｌｅｙのウェブサイト上でバージョン「３ｆ５」で提案されているような、「Ｓｐｉｃｅ」タイプのシミュレーションである。また、Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ社によって配布されている「Ｓｐｅｃｔｒｅ」ソフトウェアなどの市販のシミュレータもある。

この方法はまた、ノイズ発生回路とノイズに敏感な回路の間の、基板を通じた結合だけを考慮に入れた簡略化モデルを必要とする欠点がある。

したがって一実施形態によれば、本発明は、知られている技術に対して２つの改良をもたらし、これらの改良は互いに独立に用いることができる。

第１の改良は、図６の簡略化した実施例によって表されるような、より現実的な回路モデルを用いることである。回路モデルは、基板を通じた結合だけでなく、相互接続を通じた結合、およびパッケージを通じた結合も考慮に入れる。すなわち、図６に示されるように、基板７８は、線８０によってパッケージのピン８４に接続された、電源入力パッド８２を支持する。連結線８０は、インダクタおよび抵抗器によってモデル化される。

金属ライン８６の形の相互接続は、たとえば電源回路網Ｖ_ｄｄのために、基板７８内に形成される。これらの金属ライン８６は、基板７８上に製造された回路８８に電力を供給し、この回路８８は、たとえば１つのアクセス９８を有するディジタル回路である。線８６は、インダクタおよび抵抗器、ならびに他の線９２とのコンデンサ９０によって表される。このモデルでは、線８０、８６、および９４の間の相互インダクタが考慮に入れられる。線９４自体はまた、パッケージのピン９６に接続される。モデルの精度は、線８６と基板７８の間のコンデンサ、ならびに線８０と９４の間、およびピン８４と９６の間の結合コンデンサを含むことによって向上させることができる。

ピン８４、９６は、回路８８へのアクセス９８、および基板上の回路１０４へのアクセス１０２と共に、電源およびノイズに敏感な回路への相互接続ポイントを構成する。回路８８および１０４は、基板に接続される。

複数のノード、すなわち電源８２、８４、９８、１０２、９６に関係するノード、および回路網のノードを構成するノードＮ_１、Ｎ_２を有する回路を特性化することが知られている。キルヒホッフの法則により、回路網内の様々な電流の大きさの値を、互いに関係付けることができる。

このようなシステム内へ外部から注入される電圧および電流は、ベクトルｂによって表すことができ、このベクトルｂは、システムの内部変数、すなわちノード電圧および枝路電流を表すベクトルｘに関連付けられることが知られている。ｂとｘの間の関係は、以下の通りである。
ｂ＝Ａｘ

関係Ａは、回路網の様々な要素の特性パラメータを表すマトリックスである。このマトリックスは、基板、相互接続、およびパッケージのそれぞれの影響を組み合わせた、伝達関数である。すなわち、ｘは、ノイズ発生器の、ノイズに敏感な要素への影響を表す。

いま述べた態様、すなわち従来技術のモデルより徹底した回路モデルを用いるものとは、独立に用いることができる本発明の他の態様によれば、限られた数のパラメータだけを、アクセスポイントでの電流および電圧の波形に割り当てることによって、計算が簡略化される。

一実施形態によれば、この目的には、時間の関数として変化する電流または電圧信号によって表される各波形１２０（図７）は、所与の持続時間、たとえば１００ピコ秒の時間ウィンドウに分割され、これらの時間ウィンドウのそれぞれ、たとえばｔ_０（図７）において、信号の最小値ｍおよび最大値Ｍ、ならびに信号の最小立ち上がり時間ｔ_ｍおよび最小立ち下がり時間ｔ_ｄが求められる。これらの４つのパラメータｍ、Ｍ、ｔ_ｍ、ｔ_ｄが、三角形の信号の特性である。この信号は、そのフーリエ変換、またはラプラス変換などの同様の演算によって、容易に表すことができる。これらの変換のパラメータの数も、限られる。したがって、式Ａｘ＝ｂは、フーリエまたはラプラス変換と共に用いることができ、複雑なアナログシミュレーションを避けることができる。言い換えれば、この簡略化により、それぞれの敏感な回路に到達するノイズを特性化するためには、これらの信号の瞬時値で十分であり、信号の前の値は考慮に入れられない。

変形形態では、パラメータｔ_ｍおよびｔ_ｄの代わりに、信号の最も急な立ち上がりおよび立ち下がりエッジが考慮される。

本発明の方法は、アナログ信号を用いる集積化電子システムが正しく動作するかどうかを、それらを物理的に製造する前でも、妥当な記憶容量のデータベースと比較的短い計算時間により、判定することが可能になる。

本発明はまた、上述の方法を実施することができる電子回路、またはソフトウェアにも及ぶ。

本発明による方法のいくつかのステップを示す図である。 本発明による方法の１つのステップを示す図である。 ノイズを発生し得る信号を示すＡＮＤゲートの図である ａ，ｂ，ｃ，ｄはノイズを特性化するために、波形を記憶するステップを示す図である。 ２つのＡＮＤゲートを示す図である。 集積回路モデルの簡略化した図である。 本発明による方法のステップを示す図である。

Claims (11)

1. アナログ信号を用いる集積回路電子システムの正しい動作を、製造する前に検証する電子回路によって実施される方法であって、
   ノイズに敏感な回路を特定するステップ（２２）と、
   これらのノイズに敏感な回路に対して、許容感度テンプレートを設定するステップと、
   ノイズをモデル化するステップと、
   前記敏感な回路へノイズを伝達する関数を求めるステップ（５０）と、
   前記敏感な回路に到達するノイズのレベルを、前記敏感な回路に対する前記許容感度閾値テンプレートと比較するステップ（５８）と、
   を組み合わせて含み、
   ノイズ発生回路およびノイズに敏感な回路、ならびにそれらのそれぞれのノイズ発生およびノイズ感度パラメータを特定するために、
   前記集積回路電子システムを構成する様々なブロックまたは回路の相対位置が求められ、
   様々な電源ラインの寸法および位置が求められ、
   入出力ポイントが決定され、
   前記ノイズ発生回路と前記ノイズに敏感な回路の相対位置から、それぞれの敏感な回路に到達するノイズが求められ、
   前記敏感な回路へノイズを伝達する前記関数を求めるために、前記敏感な回路から遠い前記ノイズ発生回路よりも、前記敏感な回路に近い前記ノイズ発生回路に、より大きな重みを割り当て、前記システムの二次元空間はメッシュ状に区画化され、前記ノイズ発生回路が敏感な回路に近いほど、区画を細かくし、各区画に対してメッシュ内に位置する全ての前記ノイズ発生回路からの１つの等価な寄与分だけを保持するように簡略化を行い、この簡略化では、２つの同一のノード間に位置する全ての電気的要素は、並列と見なされ、メッシュ内では、各電源回路網は、単一の物理対象によって前記基板に接続され、この物理対象が、その面積がメッシュの各回路内に見られる実際の物理対象の面積の和である正方形となり、物理対象の位置が考慮される全ての表面の重心に対応し、
   前記テンプレートを設定するステップ、前記ノイズをモデル化するステップ、および前記伝達関数を求めるステップが、基板を通じた結合、ならびに相互接続を通じた結合およびパッケージを通じた結合を考慮に入れた回路モデルを使用することを特徴とする方法。
2. 前記ノイズに敏感な回路が、増幅器、フィルタ、発振器、ミキサ、サンプラブロッカ、ディジタルメモリ回路、ＰＬＬ、入出力回路、および電圧基準源を含む、アナログおよび無線周波数回路を含む群から選ばれることを特徴とする、請求項１に記載の方法。
3. 前記ノイズをモデル化するステップ、および前記敏感な回路へノイズを伝達する関数を求めるステップにおいて、前記相互接続のうち、電源ラインへの接続だけを考慮に入れることを特徴とする、請求項１または２に記載の方法。
4. ノイズをモデル化し、前記敏感な回路へノイズを伝達する前記関数を求めるために、各接続またはノードに可変の重みが割り当てられ、電源接続に対する重み、および急な立ち上がりまたは立ち下がりエッジを有する信号を供給する接続に対する重みが、最も大きいことを特徴とする、請求項１から３のいずれかに記載の方法。
5. ノイズ発生回路が特定されることを特徴とする、請求項１から４のいずれかに記載の方法。
6. これらのノイズ発生回路が、ディジタル回路、メモリセル、ならびに電圧制御発振器（ＶＣＯ）および電力増幅器などのアナログおよび無線周波数回路を含む群の一部であることを特徴とする、請求項５に記載の方法。
7. 前記ノイズ発生回路のノイズをモデル化するために、選択された入力信号に対して、前記ノイズが通過するノードまたは接続での、複数の信号波形が記憶されることを特徴とする、請求項５または６に記載の方法。
8. 各波形が、時間ウィンドウ（ｔ_０）に分割され、各時間ウィンドウに対して、電源電流波形が三角形で近似される信号によって表されることを特徴とする、請求項７に記載の方法。
9. 前記三角形で近似される信号が、各時間ウィンドウ内の最小値（ｍ）および最大値（Ｍ）、ならびに各時間ウィンドウ内の最小立ち上がり時間および最小立ち下がり時間、または各ウィンドウ内の最も急な立ち上がり傾斜および最も急な立ち下がり傾斜から得られることを特徴とする、請求項８に記載の方法。
10. ノイズレベルを求めるために、前記三角形で近似される信号に対して、フーリエ変換、ラプラス変換、または同様の演算が行われることを特徴とする、請求項８または９に記載の方法。
11. 様々な波形が時間ウィンドウへ分割され、各時間ウィンドウに対して、前の値は考慮に入れずに、信号の瞬時値だけを考慮に入れることを可能にするように、波形を表す値が選ばれることを特徴とする、請求項７から１０のいずれかに記載の方法。