JP6472275B2 - スイッチトキャパシタフィルタ、それを用いたローパスフィルタ及び電波修正機能付電子機器 - Google Patents
スイッチトキャパシタフィルタ、それを用いたローパスフィルタ及び電波修正機能付電子機器 Download PDFInfo
- Publication number
- JP6472275B2 JP6472275B2 JP2015043344A JP2015043344A JP6472275B2 JP 6472275 B2 JP6472275 B2 JP 6472275B2 JP 2015043344 A JP2015043344 A JP 2015043344A JP 2015043344 A JP2015043344 A JP 2015043344A JP 6472275 B2 JP6472275 B2 JP 6472275B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- switched capacitor
- capacitor
- circuit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 302
- 238000012937 correction Methods 0.000 title claims description 22
- 238000007599 discharging Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 89
- 238000001514 detection method Methods 0.000 description 35
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 34
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 33
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 32
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 32
- 238000012986 modification Methods 0.000 description 24
- 230000004048 modification Effects 0.000 description 24
- 230000006870 function Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 230000010355 oscillation Effects 0.000 description 14
- 238000000605 extraction Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 101100071632 Schizosaccharomyces pombe (strain 972 / ATCC 24843) hsp9 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Electric Clocks (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
ここで、スイッチトキャパシタフィルタは公知技術ではあるが、本発明を理解する助けとなるので、従来のバタフライ型とクロール型のスイッチトキャパシタフィルタの構成の一例を説明する。まず、従来のバタフライ型の構成と基本動作を図14を用いて説明する。図14(a)において、符号100は、従来のバタフライ型のスイッチトキャパシタフィルタである。スイッチトキャパシタフィルタ100は、コンデンサCSと4つの半導体スイッチ素子(以下、スイッチと略す)SW1〜SW4による等価抵抗と、出力端子OUT側に配置されるコンデンサCLと、によって構成される。
、IC化した場合にチップ面積の占有率を小さくできること等により、信号処理回路などで幅広く利用されている。
次に、従来のスイッチトキャパシタフィルタの問題点を図15を用いて説明する。図15において、従来のスイッチトキャパシタフィルタ100をIC化した場合、X点(コンデンサCSとスイッチSW2とSW4の接続点)の寄生容量Cp(点線で示す)の影響が非常に大きいことが知られている。この寄生容量Cpは、回路をIC化することによる配線容量やスイッチSW2とSW4のゲート容量などである。
次に、従来のスイッチトキャパシタフィルタの特性が、寄生容量の付加によって、どのように劣化するかを図16を用いて説明する。図16は、従来のスイッチトキャパシタフィルタをIC化した場合を想定したディスクリート部品による実験結果の一例である。図16において、横軸は信号の周波数F(Hz)であり、縦軸はフィルタの利得(dB)である。
次に、従来のクロール型スイッチトキャパシタフィルタの構成と動作を図17を用いて説明する。図17(a)において、符号110は、従来のクロール型のスイッチトキャパシタフィルタである。スイッチトキャパシタフィルタ110の回路構成は、前述したバタフライ型のスイッチトキャパシタフィルタ100(図14参照)と同様であり、スイッチSW1〜SW4のON、OFF動作が異なるのみであるので、構成の説明は省略する。
次に、従来のクロール型スイッチトキャパシタフィルタの問題点を図18を用いて説明する。図18において、従来のスイッチトキャパシタフィルタ110をIC化した場合、前述したバタフライ型スイッチトキャパシタフィルタ100と同様に、X点(コンデンサCSとスイッチSW2とSW4の接続点)の寄生容量Cp(点線で示す)の影響が非常に大きい。この寄生容量Cpは、回路をIC化することによる配線容量やスイッチSW2とSW4のゲート容量などである。
第2のスイッチ素子の他方の端子の電位は、等価抵抗の出力と同電位とされ、等価抵抗の出力を入力する電圧バッファを有し、第2のスイッチ素子の他方の端子は、電圧バッファの出力に接続されることを特徴とする。
タを実現できる。
[各実施形態の特徴]
第1の実施形態の特徴は本発明の基本的な構成であり、スイッチ素子が4つ、または2つで構成されるバタフライ型のスイッチトキャパシタフィルタである。第2の実施形態の特徴は、クロール型のスイッチトキャパシタフィルタである。第3の実施形態の特徴は、第1の実施形態のスイッチトキャパシタフィルタを検波回路のローパスフィルタに使用した標準電波受信回路である。第4の実施形態の特徴は、第3の実施形態の標準電波受信回路を用いた電波修正機能付電子機器である。
[第1の実施形態のスイッチトキャパシタフィルタの構成説明:図1(a)]
第1の実施形態のスイッチトキャパシタフィルタの構成を図1(a)を用いて説明する
。図1(a)において、符号1は、第1の実施形態のバタフライ型のスイッチトキャパシタフィルタ(外側の点線で囲む)である。スイッチトキャパシタフィルタ1は、フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗2(内側の点線で囲む)と、で構成される。等価抵抗2は、第1の容量素子とは異なる第2の容量素子であるコンデンサCSと、第1及び第2のスイッチ素子によって構成される。
次に、2層クロック生成回路11の出力であるクロック信号CLK1とCLK2を図1(b)を用いて説明する。図1(b)において、クロック信号CLK1、CLK2は、所定の周期でタイミングT1、T2、T3を繰り返す2層クロック信号である。
次に、第1の実施形態のスイッチトキャパシタフィルタ1の動作を図2を用いて説明する。なお、説明の前提として、入力端子INに所定のプラス電圧の信号が印加されているとする。図2(a)において、クロック信号CLK1、CLK2がタイミングT1のとき、スイッチSW1とSW2がONとなり、スイッチSW3、SW4がOFFとなる。
次に、第1の実施形態のスイッチトキャパシタフィルタのフィルタ特性の一例を図3を用いて説明する。図3は従来例で示したグラフ(図16参照)と同様に、本実施形態のスイッチトキャパシタフィルタ1をIC化した場合を想定したディスクリート部品による実験結果の一例である。図3において、横軸は信号の周波数F(Hz)であり、縦軸はフィルタの利得(dB)である。
次に、第1の実施形態の変形例1のスイッチトキャパシタフィルタの構成を図4を用いて説明する。この変形例1は、等価抵抗の出力と第2のスイッチ素子の他方の端子との間に電圧バッファが配置される特徴を有している。
スイッチトキャパシタフィルタ1の動作(図2参照)と同一である。
次に、第1の実施形態の変形例2のスイッチトキャパシタフィルタの構成を図5を用いて説明する。この変形例2は、第1のスイッチ素子と第2のスイッチ素子が、各1個で構成される特徴を有している。
一方の端子に接続される。すなわち、等価抵抗7の出力outが第2の容量素子であるコンデンサCSの他方の端子であり、コンデンサCLとコンデンサCSは、直接接続される構成である。
次に、第1の実施形態の変形例2のスイッチトキャパシタフィルタ6の動作を図6を用いて説明する。なお、説明の条件として、入力端子INに所定のプラス電圧の信号が印加されているとする。また、クロック信号CLK1、CLK2のタイミングT1〜T3は、前述した第1の実施形態のクロック信号と同様である(図1(b)参照)。
出力端子OUTの電圧と等しくなるようにバイアスされる。それにより、タイミングT3では、寄生容量Cpは、出力端子OUTの電圧まで充電された状態が維持され、寄生容量Cpの電荷は、ほとんど放電されない。
[第2の実施形態のスイッチトキャパシタフィルタの構成説明:図7]
次に、第2の実施形態のスイッチトキャパシタフィルタの構成を図7を用いて説明する。図7において、符号8は、第2の実施形態のクロール型のスイッチトキャパシタフィルタ(外側の点線で囲む)である。スイッチトキャパシタフィルタ8は、フィルタを形成するための第1の容量素子であるコンデンサCLと、等価抵抗9(内側の点線で囲む)と、で構成される。等価抵抗9は、第1の容量素子とは異なる第2の容量素子であるコンデンサCSと、第1及び第2のスイッチ素子によって構成される。
てON、OFF制御されるトランスミッションゲートで構成される。
次に、第2の実施形態のスイッチトキャパシタフィルタ8の動作を図8を用いて説明する。なお、説明の条件として、入力端子INに所定のプラス電圧の信号が印加されているとする。また、クロック信号CLK1、CLK2のタイミングT1〜T3は、第1の実施形態のクロック信号と同様である(図1(b)参照)。
その結果、タイミングT2を経てタイミングT1になると(図8(a))、再び、入力端
子INからスイッチSW1を介して充電電流IcgがコンデンサCSに流れるが、寄生容量Cpに流れる充電電流Icg2は減少し、充電電流IcgのほとんどはスイッチSW4を通って出力端子OUT側のコンデンサCLに流れる充電電流Icg1となってコンデンサCLに電荷が蓄積される。
すなわち、第2の実施形態のスイッチトキャパシタフィルタ8においても、X点に存在する寄生容量Cpは、タイミングT3において、電荷が放電されずに出力端子OUTの電圧と同電位にバイアスされるので、寄生容量Cpに繰り返し充電電流Icg2が流れることがなく、寄生容量Cpによる電荷の損失は無視できるほど低減する。
[第3の実施形態の標準電波受信回路の構成説明:図9]
次に、第1の実施形態のスイッチトキャパシタフィルタ1(図1参照)を検波回路のローパスフィルタに使用した第3の実施形態の標準電波受信回路の概略構成を図9を用いて説明する。図9において、符号30は第3の実施形態の標準電波受信回路である。標準電波受信回路30は、ヘテロダイン方式の受信回路であり、第1の実施形態のスイッチトキャパシタフィルタ1を組み込んだ検波回路20、増幅回路21、MIX回路22、フィルタ回路23、局部発振回路24、制御回路25、デコード回路26などによって構成される。
御する。この動作によって、標準電波P1の搬送波周波数が国や地域で異なっても、MIX回路22が出力する中間周波数信号IFは固定された周波数となるので、フィルタ回路23以降の回路は、固定の周波数である中間周波数信号IF(たとえば、10KHz)を処理する。
次に、第3の実施形態の標準電波受信回路の検波回路の構成を図10を用いて説明する。図10(a)は検波回路20の構成を示すブロック図であり、図10(b)は検波回路20の内部のローパスフィルタの構成を示すブロック図である。
次に、検波回路20の動作を信号波形による図11を用いて説明する。図11(a)は検波回路20に入力される抽出信号P5の一例であり、図11(b)は検波回路20の全波整流回路12から出力される全波整流信号P6の一例であり、図11(c)は最終段のローパスフィルタ10dから出力される振幅信号P7の一例である。
が標準時刻の情報に基づいて振幅変調された信号である。この抽出信号P5が検波回路20に入力され、全波整流回路12(図10参照)によって全波整流されると、図11(b)のような全波整流信号P6となる。全波整流信号P6は、中間周波数信号IFが全波整流されることで、中間周波数の2倍(たとえば20KHz:2×IF)の周波数成分を有するシングルエンド信号となる。
次に、検波回路20に内蔵するローパスフィルタ10の特性を図12の周波数スペクトル図を用いて説明する。図12(a)は第3の実施形態の検波回路20のローパスフィルタ10の電圧利得の周波数特性の一例を示す周波数スペクトル図であり、図12(b)は従来のスイッチトキャパシタフィルタを用いたローパスフィルタの電圧利得の周波数特性の一例を示す周波数スペクトル図である。なお、図12(a)と図12(b)は、共にスイッチトキャパシタフィルタでなるローパスフィルタを4段接続した構成(図10参照)を例とする。
[第4の実施形態の電波修正機能付電子機器の構成説明:図13]
次に、第3の実施形態の標準電波受信回路を備えた第4の実施形態の電波修正機能付電子機器の概略構成を図13を用いて説明する。図13において、符号40は第4の実施形態の電波修正機能付電子機器としての電波修正機能付アナログ電子時計である。なお、電波修正機能付電子機器は、電波修正機能付アナログ電子時計に限定されず、電波修正機能付デジタル時計や、電波修正機能が付加した他の電子機器でもよい。
2、4、7、9 等価抵抗
5 電圧バッファ
10、10a〜10d ローパスフィルタ
11 2層クロック生成回路
12 全波整流回路
13 ボルテージフォロア
20 検波回路
21 増幅回路
22 MIX回路
23 フィルタ回路
24 局部発振回路
25、46 制御回路
26 デコード回路
30 標準電波受信回路
40 電波修正機能付アナログ電子時計(電波修正時計)
41 発振回路
43 分周回路
44 駆動回路
45 表示部
CS、CL コンデンサ
SW1〜SW4 半導体スイッチ素子(スイッチ)
P5 抽出信号
P6 全波整流信号
P7 振幅信号
Claims (3)
- フィルタを形成するための第1の容量素子と、
等価抵抗で構成されたスイッチトキャパシタフィルタであって、
前記等価抵抗は、
前記第1の容量素子とは異なる第2の容量素子と、
該第2の容量素子の端子に接続され、
前記第1の容量素子と前記第2の容量素子を充電するための第1のスイッチ素子と、
一方の端子が前記第2の容量素子の端子に接続された、
前記第2の容量素子を放電するための第2のスイッチ素子を有し、
該第2のスイッチ素子の他方の端子の電位は、前記等価抵抗の出力と同電位とされ、
前記等価抵抗の出力を入力する電圧バッファを有し、
前記第2のスイッチ素子の他方の端子は、前記電圧バッファの出力に接続される
ことを特徴とするスイッチトキャパシタフィルタ。 - 請求項1に記載のスイッチトキャパシタフィルタを備えた
ことを特徴とするローパスフィルタ。 - 請求項2に記載のローパスフィルタを有する
ことを特徴とする電波修正機能付電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043344A JP6472275B2 (ja) | 2015-03-05 | 2015-03-05 | スイッチトキャパシタフィルタ、それを用いたローパスフィルタ及び電波修正機能付電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043344A JP6472275B2 (ja) | 2015-03-05 | 2015-03-05 | スイッチトキャパシタフィルタ、それを用いたローパスフィルタ及び電波修正機能付電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016163297A JP2016163297A (ja) | 2016-09-05 |
JP6472275B2 true JP6472275B2 (ja) | 2019-02-20 |
Family
ID=56845670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043344A Active JP6472275B2 (ja) | 2015-03-05 | 2015-03-05 | スイッチトキャパシタフィルタ、それを用いたローパスフィルタ及び電波修正機能付電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6472275B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57123717A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Switched capacitor circuit |
JPS62131720A (ja) * | 1985-12-02 | 1987-06-15 | 株式会社日立製作所 | 保護継電器 |
JP3129043B2 (ja) * | 1993-08-24 | 2001-01-29 | 松下電器産業株式会社 | スイッチドキャパシタ積分器 |
DE19750922C1 (de) * | 1997-11-17 | 1998-12-17 | Sgs Thomson Microelectronics | Integrierte Schaltung mit geschaltetem Kondensator |
JPH11234088A (ja) * | 1998-02-16 | 1999-08-27 | Nippon Telegr & Teleph Corp <Ntt> | スイッチトキャパシタ回路 |
JP5239539B2 (ja) * | 2008-06-18 | 2013-07-17 | カシオ計算機株式会社 | タイムコード判別装置および電波時計 |
-
2015
- 2015-03-05 JP JP2015043344A patent/JP6472275B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016163297A (ja) | 2016-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7865087B2 (en) | Bandpass filter circuit, band-elimination filter circuit, infrared signal processing circuit | |
US7894727B2 (en) | Operational amplifier circuit, bandpass filter circuit, and infrared signal processing circuit | |
EP1667163B1 (en) | Sample-hold circuit | |
JP6206397B2 (ja) | 信号発生装置、及び、電子機器 | |
US8289074B2 (en) | Discrete time operational transconductance amplifier for switched capacitor circuits | |
CN102843102B (zh) | 单片集成mems电容传感器锁相放大电路 | |
US20180205384A1 (en) | Voltage controlled oscillator using variable capacitor and phase locked loop using the same | |
CN105845183B (zh) | 移位寄存器电路、阵列基板和显示装置 | |
US8324760B2 (en) | Semiconductor device and radio communication device | |
JP2008199493A (ja) | パルス検出回路、包絡線検出回路、および、電子装置、ならびに、パルス検出方法 | |
JP6472275B2 (ja) | スイッチトキャパシタフィルタ、それを用いたローパスフィルタ及び電波修正機能付電子機器 | |
US6989710B2 (en) | Binary frequency-shift keying demodulator and frequency-to-voltage converter | |
US9281826B2 (en) | Circuit, voltage control oscillator, and oscillation frequency control system | |
US10267896B1 (en) | Variable bandwidth filter | |
CN103391069A (zh) | 电路装置及电子设备 | |
KR100426303B1 (ko) | 스마트 카드 | |
JP4460182B2 (ja) | 信号補償回路及び復調回路 | |
US7924068B2 (en) | Automatic adjustment circuit, and filter circuit | |
JP4717233B2 (ja) | クロック供給バイアス回路及びそれを用いた単相クロック駆動分周回路 | |
JP4835505B2 (ja) | 受信回路 | |
JP5044343B2 (ja) | 電波修正時計 | |
JP2003234642A (ja) | 同調回路および受信器 | |
US20040196097A1 (en) | Am detection circuit | |
US7471222B2 (en) | Providing input signal through a sample and hold circuit with reduced distortion | |
JP2010226350A (ja) | スイッチング制御回路、送受信器及び携帯電話機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20161020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6472275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |