以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1(a)〜図1(f)は、第1の実施形態に係る歪検知素子を例示する模式図である。
図1(a)は、本実施形態に係る歪検知素子を例示する模式的斜視図である。図1(b)は、歪検知素子の一部を例示する模式的斜視図である。図1(c)〜図1(f)は、歪検知素子の一部を例示する模式的断面図である。
図1(a)に表したように、本実施形態に係る歪検知素子80は、膜部70dと、検知部50と、を含む。歪検知素子80は、例えば、圧力センサ310に用いられる。圧力センサ310は、歪検知素子80と、支持部70sと、を含む。支持部70sは、膜部70dを保持する。
支持部70sとして、例えば、基板が用いられる。膜部70dは、支持部70sに支持される。膜部70dは、可撓性を有する。膜部70dは、例えば、ダイアフラムである。膜部70dは、支持部70sと一体的でも良く、別体でも良い。膜部70dには、支持部70sと同じ材料を用いても良く、支持部70sとは異なる材料を用いても良い。支持部70sとなる基板の一部を除去して、基板のうちの厚さが薄い部分が膜部70dとなっても良い。
膜部70dの厚さは、支持部70sの厚さよりも薄い。膜部70dと支持部70sとに同じ材料が用いられ、これらが一体的である場合は、厚さが薄い部分が膜部70dとなり、厚い部分が支持部70sとなる。
支持部70sが、支持部70sを厚さ方向に貫通する貫通孔(例えば、空洞部70h)を有しており、貫通孔を覆うように膜部70dが設けられても良い。この時、例えば、膜部70dとなる材料の膜が、支持部70sの貫通孔以外の部分の上にも延在している場合がある。このとき、膜部70dとなる材料の膜のうちで、貫通孔と重なる部分が膜部70dとなる。
膜部70dは、外縁70rを有する。膜部70dと支持部70sとに同じ材料が用いられ、これらが一体的である場合は、厚さが薄い部分の外縁70rが、膜部70dの外縁70rとなる。支持部70sが、支持部70sを厚さ方向に貫通する貫通孔を有しており、貫通孔を覆うように膜部70dが設けられている場合は、膜部70dとなる材料の膜のうちで、貫通孔と重なる部分の外縁70rが膜部70dの外縁70rとなる。
支持部70sは、膜部70dの外縁70rを連続的に支持しても良く、膜部70dの外縁70rの一部を支持しても良い。
検知部50は、膜部70dの上に設けられる。
本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。
膜部70dから検知部50に向かう方向をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。
例えば、膜部70dの上面(主面)は、実質的にZ軸方向に対して垂直である。膜部70dの上面は、X−Y平面内に延在する。
この例では、膜部70d上には複数の検知部50を含む。膜部70d上に設けられる検知部50の数は、1でも良い。
圧力センサ310においては、第1配線61及び第2配線62が設けられている。第1配線61は、検知部50に接続される。第2配線62は、検知部50に接続される。第1配線61と第2配線62との間には、例えば、層間絶縁膜が設けられ、第1配線61と第2配線62とが電気的に絶縁される。第1配線61と第2配線62との間に電圧が印加される。この電圧が、第1配線61及び第2配線62を介して、検知部50に印加される。圧力センサ310に圧力が加わると、膜部70dが変形する。検知部50においては、膜部70dの変形に伴って電気抵抗が変化する。電気抵抗の変化を第1配線61及び第2配線62を介して検知することで、圧力が検知できる。
支持部70sには、例えば、板状の基板を用いることができる。基板の内部には、例えば、空洞部70hが設けられている。
支持部70sには、例えば、シリコンなどの半導体材料、金属などの導電材料、または、絶縁性材料を用いることができる。支持部70sは、例えば、酸化シリコンや窒化シリコンなどを含んでも良い。空洞部70hの内部は、例えば減圧状態(真空状態)である。空洞部70hの内部に、空気などの気体、または、液体が充填されていても良い。空洞部70hの内部は、膜部70dが撓むことができるように設計される。空洞部70hの内部は外部の大気とつながっていてもよい。
空洞部70hの上には、膜部70dが設けられている。膜部70dには、例えば、支持部70sとなる基板の一部が薄く加工され部分が用いられる。膜部70dの厚さ(Z軸方向の長さ)は、基板の厚さ(Z軸方向の長さ)よりも薄い。
膜部70dに圧力が印加されると、膜部70dは撓む。この圧力は、圧力センサ310が検知すべき圧力に対応する。印加される圧力は、音波または超音波などによる圧力も含む。音波または超音波などによる圧力を検知する場合は、圧力センサ310は、マイクロフォンとして機能する。
膜部70dには、例えば、絶縁性材料が用いられる。膜部70dは、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくともいずれかを含む。膜部70dには、例えば、シリコンなどの半導体材料を用いても良い。膜部70dには、例えば、金属材料を用いても良い。
膜部70dの厚さは、例えば、0.1マイクロメートル(μm)以上3μm以下である。この厚さは、0.2μm以上1.5μm以下であることが好ましい。膜部70dには、例えば、厚さが0.2μmの酸化シリコン膜と、厚さが0.4μmのシリコン膜と、の積層体を用いても良い。
図1(b)に例示したように、本実施形態に係る検知部は、第1検知素子10uと、介在層25と、第2検知素子20uと、を含む。介在層25は、第1検知素子10uと第2検知素子20uとの間に配置される。介在層25は、必要に応じて設けられ、省略しても良い。
第1検知素子10uは、第1磁性層10と、中間層15と、第2磁性層20と、を含む。第2検知素子20uは、第3磁性層30と、中間層35と、第4磁性層40と、を含む。
圧力センサ310は、膜部70dと、検知部50と、を含む。膜部70dは、変形可能である。膜部70dは、膜面70fsを有する。
検知部50は、第2検知素子20uを含む。第2検知素子20uは、膜面70fsに対して交差する第1方向において、膜部70dと離間する。
検知部50は、第1検知素子10uを含む。第1検知素子10uは、第2検知素子20uと膜部70dとの間に設けられる。
第1検知素子10uは、膜部70dの変形に応じて磁化が変化する第1磁性層10と、第1方向において第1磁性層10と離間する第2磁性層20と、第2磁性層20と第1磁性層10との間に設けられた中間層15と、を含む。
第2検知素子20uは、膜部70dの変形に応じて磁化が変化する第3磁性層30と、第1方向において第3磁性層30と離間する第4磁性層40と、第4磁性層40と第3磁性層30との間に設けられた中間層35と、を含む。
図1(c)に示した例では、第4磁性層40と膜部70dとの間に、第3磁性層30が配置される。そして、第2磁性層20と膜部70dとの間に、第1磁性層10が配置される。
図1(d)に示した例では、第3磁性層30と膜部70dとの間に、第4磁性層40が配置される。そして、第1磁性層10と膜部70dとの間に、第2磁性層20が配置される。
図1(e)に示した例では、第3磁性層30と膜部70dとの間に、第4磁性層40が配置される。そして、第2磁性層20と膜部70dとの間に、第1磁性層10が配置される。
図1(f)に示した例では、第4磁性層40と膜部70dとの間に、第3磁性層30が配置される。そして、第1磁性層10と膜部70dとの間に、第2磁性層20が配置される。
以下では、図1(b)及び図1(c)に例示した構成について説明する。以下の説明は、図1(d)〜図1(f)に示した例にも適用できる。
第1検知素子10uと第2検知素子20uは、平面(X−Y平面)における位置が重なっている。第1検知素子10uと第2検知素子20uは、膜面垂直方向(Z軸方向)において、異なる位置に配置されている。
例えば、後述するように、第4磁性層40と第3磁性層30との間に流れる電流が、第2磁性層20と第1磁性層10との間に流れる。
第1磁性層10及び第2磁性層20には、例えば強磁性層が用いられる。第2磁性層20は、例えば、参照層である。第1磁性層10は、例えば、磁化自由層である。参照層として、磁化固定層、または、磁化自由層が用いられる。例えば、第1磁性層10の磁化の変化は、第2磁性層20の磁化の変化よりも容易とすることができる。このようにすることで、後述するように基板に力が加わって基板が曲がった際に第1磁性層10の磁化と第2磁性層20の磁化の相対角度に変化を生じさせることができる。
第3磁性層30及び第4磁性層40には、例えば強磁性層が用いられる。第4磁性層40は、例えば、参照層である。第3磁性層30は、例えば、磁化自由層である。参照層として、磁化固定層、または、磁化自由層が用いられる。例えば、第3磁性層30の磁化の変化は、第4磁性層40の磁化の変化よりも容易とすることができる。実施形態において、後述するように、基板に力が加わって基板が変形したときに、第3磁性層30の磁化と第4磁性層40の磁化との相対角度に、変化を生じさせることができる。
図1(b)に示した例では、検知部50は、第1検知素子10uと、第2検知素子20uと、の2つの検知素子を含んでいる。実施形態において、検知素子の数は、3以上でも良い。
図1(b)に表したように、検知部50において、積層された複数の検知素子は、互いに直列に接続されている。複数の検知素子が直列に接続されている検知素子の数をNとしたとき、得られる電気信号は、検知素子の数が1である場合のN倍となる。その一方で、熱ノイズ及びショットキーノイズは、N1/2倍になる。すなわち、SN比(signal-noise ratio:SNR)は、N1/2倍になる。直列に接続される検知素子の数Nを増やすことで、膜部のサイズを大きくすることなく、SN比を改善することができる。
図2(a)〜図2(i)は、実施形態に係る歪検知素子の動作を例示する模式的斜視図である。
これらの図においては、図を見やすくするために、第1検知素子10uにおける第1磁性層10と第2磁性層20とを描いている。これらの図では、第2磁性層20として磁化固定層を用い、第1磁性層10として磁化自由層を用いた場合を例示している。第2検知素子20uにおいて、第4磁性層40として磁化固定層を用い、第3磁性層30として磁化自由層を用いた場合も、第1検知素子10uと同様の動作が得られる。
実施形態において、基板が外部からの力に対して撓んだ際に、検知素子に歪が発生する。検知素子は、この歪の変化を電気抵抗の変化に変換する機能を有する。
検知素子が歪センサとして機能する動作は、「逆磁歪効果」と「磁気抵抗効果」との応用に基づく。「逆磁歪効果」は、磁化自由層(この例では、第1磁性層10)に用いられる強磁性層において得られる。「磁気抵抗効果」は、磁化自由層(第1磁性層10)と中間層15と磁化固定層(第2磁性層20)とを含む積層膜において、発現する。
「逆磁歪効果」は、強磁性体の磁化が強磁性体に印加された歪によって変化する現象である。すなわち、検知素子の積層膜に外部歪が印加されると、磁化自由層の磁化方向が変化する。その結果、磁化自由層の磁化と磁化固定層の磁化との間の相対角度が変化する。この際に「磁気抵抗効果(MR効果)」により、電気抵抗の変化が引き起こされる。MR効果は、例えば、GMR(Giant magnetoresistance)効果、または、TMR(Tunneling magnetoresistance)効果などを含む。積層膜に電流を流すことで、磁化の向きの相対角度の変化を電気抵抗変化として読み取ることで、MR効果は発現する。例えば、積層膜に加わる歪によって、検知素子に歪が加わる。歪によって磁化自由層の磁化の向きが変化し、磁化自由層の磁化の向きと、磁化固定層の磁化の向きと、の相対角度が変化する。すなわち、逆磁歪効果によりMR効果が発現する。
磁化自由層に用いられる強磁性材料が正の磁歪定数を有する場合は、磁化の方向と引張歪の方向との角度が小さくなり、磁化の方向と圧縮歪の方向との角度が大きくなるように、磁化の方向が変化する。磁化自由層に用いられる強磁性材料が負の磁歪定数を有する場合は、磁化の方向と引張歪の方向との角度が大きくなり、磁化の方向と圧縮歪の方向との角度が小さくなるように、磁化の方向が変化する。
磁化自由層と中間層15と磁化固定層との積層膜の材料の組み合わせが正の磁気抵抗効果を有する場合は、磁化自由層と磁化固定層の相対角度が小さい場合に電気抵抗が減少する。磁化自由層と中間層15と磁化固定層との積層膜の材料の組み合わせが負の磁気抵抗効果を有する場合は、磁化自由層と磁化固定層の相対角度が小さい場合に電気抵抗が増大する。
以下、磁化自由層と磁化固定層に用いられる強磁性材料がそれぞれ正の磁歪定数を有し、磁化自由層と中間層15と磁化固定層との積層膜が正の磁気抵抗効果を有し、磁化自由層と磁化固定層の磁化がともに膜面内方向を向いている場合の例に関して、磁化の変化の例について説明する。
図2(a)〜図2(i)は、検知部50に含まれる検知素子の1つにおける動作を例示している。図2(a)〜図2(c)は、検知素子に「垂直方向の歪」が加わる状態を例示している。「垂直方向の歪」は、積層方向(例えば第2磁性層20から第1磁性層10に向かう方向)に対して垂直で、磁化固定層(第2磁性層20)の磁化の方向に対して垂直な方向の異方的な歪(以降、異方歪と呼ぶ)である。
図2(d)〜図2(f)は、検知素子に「平行方向の歪」が加わる状態を例示している。「平行方向の歪」は、積層方向に対して垂直で、磁化固定層の磁化の方向に対して平行な方向の異方的な歪(異方歪)である。
図2(g)〜図2(i)は、検知素子に「等方的な歪」が加わる状態を例示している。「等方的な歪」は、積層方向に対して垂直な面内で等方的な歪である。
図2(b)、図2(e)及び図2(h)は、歪が加わっていない状態に対応する。図2(a)、図2(d)及び図2(g)は、引張歪tsが加わった状態に対応する。図2(c)、図2(f)及び図2(i)は、圧縮歪csが加わった状態に対応する。
図2(a)に例示したように、「垂直方向の歪」である引張歪tsが加わった場合は、磁化自由層(第1磁性層10)の磁化10mの方向と、磁化固定層(第2磁性層20)の磁化20mの方向と、の間の角度(磁化の相対角度)が、歪が加わらない状態(図2(b)の状態)よりも小さくなる。その結果、検知素子における電気抵抗が減少する。
図2(c)に例示したように、「垂直方向の歪」である圧縮歪csが加わった場合は、磁化の相対角度が、歪が加わらない状態(図2(b)の状態)よりも大きくなる。その結果、電気抵抗が増大する。
図2(d)に例示したように、「平行方向の歪」である引張歪tsが加わった場合は、磁化の相対角度が、歪が加わらない状態(図2(e)の状態)よりも大きくなる。その結果、検知素子における電気抵抗が増大する。
図2(f)に例示したように、「平行方向の歪」である圧縮歪csが加わった場合は、磁化の相対角度が、歪が加わらない状態(図2(e)の状態)よりも小さくなる。その結果、検知素子における電気抵抗が減少する。
「平行方向の歪」における磁化の相対角度の歪に対する増減の関係は、「垂直方向の歪」におけるその関係とは、逆になる。「平行方向の歪」と、「垂直方向の歪」と、で、歪の極性に対する電気抵抗の変化が、逆極性になる。
図2(g)〜図2(i)に例示したように、「等方的な歪」が加わる場合には、磁化自由層(第1磁性層10)の磁化10mの方向は変化しない。このため、引張歪ts及び圧縮歪csの両極性の歪において、電気抵抗は、変化しない。
このように、検知素子においては、加わる歪の向きによって、得られる電気抵抗の変化が、異なる。
図1(a)及び図1(b)に例示するように、複数の検知素子が積層された検知部50において、例えば、複数の検知素子のそれぞれの層に同じ材料を用いる場合は、複数の検知素子のそれぞれは、同様に動作する。例えば、複数の検知素子のそれぞれに生じる電気信号の極性などは、同じである。
図3(a)〜図3(c)は、実施形態に係る歪検知素子の特性を例示する模式図である。
図3(a)は、膜部70dの模式的斜視図である。図3(b)は、圧力センサの特性を例示するグラフ図である。図3(c)は、圧力センサの特性を例示する模式図である。
図3(b)及び図3(c)は、膜部70dに圧力を加えた場合に膜部70dの表面に生じる歪を例示している。
図3(b)及び図3(c)は、圧力センサ310の特性のシミュレーション結果を例示している。図3(b)は、圧力が加わった膜部70dにおいて生じる歪εを例示している。図3(b)における縦軸は、歪ε(無単位)である。図3(b)の横軸は、中心からの距離を半径で規格化した値rX/rである。これらの図においては、引張歪において、歪εは正であり、圧縮歪において、歪εは負である。これらの図には、半径方向の歪である第1歪εrと、周方向の歪である第2歪εθと、それらの差(異方歪Δεr−θ)と、が示されている。異方歪Δεr−θは、第1歪εrと第2歪εθとの差である。異方歪Δεが、検知素子の磁化自由層の磁化の方向の変化に寄与する。
図3(c)は、膜部70dに生じる異方歪ΔεX−YのX−Y面内分布を例示している。
図3(a)に表したように、この例では、膜部70dの平面形状は、円形である。この例では、膜部70dの直径は、500μmである。膜部70dの厚さLtは、2μmである。
この例では、膜部70dの外縁70rを完全拘束の固定端としている。この例では、有限要素法解析によって、膜部70dの表面(膜面70fs)に生じる歪εの解析が行われる。有限要素法で分割した各要素において、フックの法則を適用して解析が行われている。
シミュレーションにおいて、膜部70dの材料は、シリコンが想定されている。膜部70dのヤング率は165GPaであり、ポアソン比は、0.22である。シミュレーションにおいては、膜部70dの裏面から、13.33kPaの均一な圧力が加えられたときの、膜部70dの表面の歪εが求められる。有限要素法においては、X−Y平面において、平面メッシュサイズは5μmとされ、厚み方向のメッシュサイズは、2μmある。
図3(b)に示したように、膜部70dの中心付近においては、第1歪εr及び第2歪εθは、引張歪である。中心付近では、膜部70dは凸状に撓んでいる。膜部70dの外縁70r付近では、第1歪εr及び第2歪εθは、圧縮歪である。外縁70r付近では、膜部70dは凹状に撓んでいる。中心付近において、異方歪Δεr−θはゼロであり、等方歪となっている。外縁70r付近では、異方歪Δεr−θは圧縮の値を示しており、外縁70r直近で最も大きい異方歪が得られる。円形の膜部70dでは、異方歪Δεr−θが、中心を通る放射線方向において、同様に得られる。本実施形態において、検知素子は、異方歪が得られる膜部70dの外縁70r付近に配置されることが望ましい。
図3(b)においては、極座標系で、異方歪Δεr−θを表している。図3(c)は、極座標系の異方歪Δεr−θをデカルト座標系での異方歪ΔεX−Yに変換している。図3(c)には、膜部70dの全面において解析した結果が例示されている。
外縁70r直近において、異方歪ΔεX−Yの値(絶対値)は最も大きくなる。
図3(c)に示したコンター図において、例えば、「10%」の文字で示されている線は、外縁70r直近の最も大きい異方歪ΔεX−Yの値から、10%減少した異方歪ΔεX−Yの値が得られる位置を示している。すなわち、「10%」の文字で示されている線は、外縁70r直近の最も大きい異方歪ΔεX−Yの値の90%の異方歪ΔεX−Yが得られる位置を示す。図3(c)に示した図において、「90%」の文字で示されている線は、外縁70r直近の最も大きい異方歪ΔεX−Yの値から90%減少した異方歪ΔεX−Yの値が得られる位置を示している。すなわち、「90%」の文字で示されている線は、外縁70r直近の最も大きい異方歪ΔεX−Yの値の10%の異方歪ΔεX−Yが得られる位置を示す。「20%」〜「80%」の文字で示された線も、同様である。
図3(c)から分かるように、同様の異方歪ΔεX−Yは、限られた領域で得られる。
例えば、検知素子が膜部70dの外縁70r上に配置される。ピン層の磁化方向は、後述するとおり、磁界中アニール方向に揃うため、同一方向をむく。検知素子を外縁70rに配置して、同様な圧力に対する電気抵抗変化(例えば極性など)を得ようとする場合、図3(c)に示すように同様の異方歪ΔεX−Yが得られる領域に配置する。同様の圧力に対する電気抵抗変化が得られる複数の検知素子の数は、図3(c)に示すような同様な異方歪が得られる平面領域の面積によって制約される。
例えば、膜部70dの面積を大きくすれば、面積に比例して、同様な異方歪が得られる平面の領域の面積は広くなる。しかしながら、同一ウェーハ上で得られる圧力センサ素子の数が減る。製造スループットの観点や、マイク応用の場合において膜部70dの面積が増えることによる周波数特性の劣化などの問題が生じる。従って、膜部70dの面積を過度に大きくすることは好ましくない。
一方、検知素子の素子寸法を小さくすれば、同様な異方歪が得られる平面領域に、より多くの検知素子を配置することができる。しかしながら、検知素子の寸法を過度に小さくすることは、加工精度の問題が生じる。さらに、検知素子の寸法を小さくすると、磁性層の反磁界の影響が大きくなり、歪に対する磁化回転の動作に悪影響が生じる可能性がある。
このように、検知素子を膜部70d上に配置する場合、膜部70dの面積、検知素子の寸法、および、膜部70d上に発生する異方歪発生領域の面積など、平面上の寸法の制約の観点から検知素子の数には、制約がある。
本実施形態に係る検知部50では、複数の検知素子が膜面垂直方向の異なる位置に配置される。これにより、平面上に配置される検知素子の数の制約が緩和される。これにより、膜部70d上の限られた同様な異方歪の発生領域に配置される検知素子の数を十分に高めることが可能となる。
図2(a)〜図2(i)に示したようなピン層(例えば、第2磁性層20)を含む検知素子では、複数の検知素子が積層方向にスタックされた検知部50を用いるメリットが特に大きい。図2(a)〜図2(i)に示したとおり、ピン層を用いた検知素子では、ピン層に加わる歪の方向に依存して得られる出力が異なる。よって、同様の歪に対する電気抵抗変化(例えば、極性など)が得られる複数の検知素子を配置する場合において、膜部70d上で同様の異方歪が生ずる領域に、検知部50を配置する。この時、平面内の素子配置可能位置の制約が大きい。ピン層を含む検知素子では、実施形態に係る検知部50のように、平面内の素子配置可能領域により多くの検知素子を配置するために、複数の検知素子を膜面垂直方向に積層した形態を用いるメリットが大きい。
後述するようなピン層を有していない検知素子の場合でも、複数の検知素子が積層方向にスタックされた検知部50を用いるメリットを、享受することができる。
図1(b)に表したように、検知部50において、積層された複数の検知素子は、直列に接続されている。複数の検知素子が直列に接続されている検知素子の数をNとしたとき、得られる電気信号は、検知素子の数が1である場合のN倍となる。その一方で、熱ノイズ及びショットキーノイズは、N1/2倍になる。すなわち、SN比(signal-noise ratio:SNR)は、N1/2倍になる。直列に接続する検知素子の数Nを増やすことで、膜部のサイズを大きくすることなく、SN比を改善することができる。積層方向に複数の検知素子を配置することによって、図3(c)に示す膜部70d上の限られた領域に発生する異方歪領域に配置する検知素子の数の制約を緩和することができ、検知素子の数を増やすことができる。その結果、SN比を向上することが可能となる。すなわち、高感度の歪検知素子及び高感度の圧力センサが提供できる。
図4(a)及び図4(b)は、第1の実施形態に係る別の歪検知素子を例示する模式図である。
図4(a)は、圧力センサの一部を例示する模式的斜視図である。図4(a)は、検知部50の斜視図である。図4(b)は、圧力センサの一部を例示する平面図である。図4(b)は、検知部50の平面図である。
図4(a)に示すとおり、第1検知素子10uと第2検知素子20uとは、膜面垂直方向で、異なる位置に、積層されて配置される。図4(a)では、第1検知素子10uと第2検知素子20uとは、介在層25を介して電気的に直列に接続されている。
第1検知素子10uの平面位置と第2検知素子20uの平面位置と、は、図4(a)及び図4(b)に示すように、重なる部分があればズレが生じていても良い。
以下、実施形態に係る歪検知素子及び圧力センサに用いられる検知部50の例について説明する。
以下において、「材料A/材料B」の記載は、材料Aの層の上に、材料Bの層が設けられている状態を示す。
図5は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図5は、検知部50を例示している。図5に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、第1検知素子10uと、第2検知素子20uと、上部電極60aと、を含む。第1検知素子10uは、下地層105と、ピニング層110aと、第2ピン層110bと、磁気結合層110cと、第1ピン層110dと、中間層115と、フリー層120(磁化自由層)と、キャップ層100(または介在層100b)と、を含む。第2検知素子20uは、下地層105と、ピニング層110aと、第2ピン層110bと、磁気結合層110cと、第1ピン層110dと、中間層115と、フリー層120と、キャップ層100と、を含む。図5では、第1検知素子10uと第2検知素子20uとは、それぞれシンセティック型ピン層を有するボトム型のスピンバルブ構造を含む。第1検知素子10uと第2検知素子20uとにおいて、各層の材料には、同様の材料が用いられる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料は、互いに異なっても良い。
例えば、上部電極60a及び下部電極60bのいずれか一方が、第1電極である。上部電極60a及び下部電極60bのいずれか他方が、第2電極である。上部電極60aと下部電極60bの間に電圧を印加することによって、第1検知素子10uと、第2検知素子20uに対して、膜面垂直方向の電流が通電される。
図5に示した例において、第1検知素子10uにおいて、第1ピン層110d、中間層115、及び、磁化自由層120が設けられている。第1検知素子10uにおける第1ピン層110d、中間層115、及び、磁化自由層120は、図1(d)に示した例の第2磁性層20、第1中間層15、および、第1磁性層10にそれぞれ対応している。第2検知素子20uにおいて、第1ピン層110d、中間層115、及び、磁化自由層120が設けられている。第2検知素子20uにおける第1ピン層110d、中間層115、及び、磁化自由層120は、図1(d)に示した例の第4磁性層40、第2中間層35、および、第3磁性層30にそれぞれ対応している。
第1検知素子10uの下地層105には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。ピニング層110aには、例えば、7nmの厚さのIrMn層が用いられる。第2磁化固定層(第2ピン層110b)には、例えば、2.5nmの厚さのCo75Fe25層が用いられる。磁気結合層110cには、例えば、0.9nmの厚さのRu層が用いられる。第1磁化固定層(第1ピン層110d)には、例えば、3nmの厚さのCo40Fe40B20層が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。磁化自由層には、例えば、4nmの厚さのCo40Fe40B20が用いられる。介在層100bには、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、1nmである。このRu層の厚さは、例えば、5nmである。
第2検知素子20uの下地層105には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。ピニング層110aには、例えば、7nmの厚さのIrMn層が用いられる。第2磁化固定層110bには、例えば、2.5nmの厚さのCo75Fe25層が用いられる。磁気結合層110cには、例えば、0.9nmの厚さのRu層が用いられる。第1磁化固定層には、例えば、3nmの厚さのCo40Fe40B20層が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。磁化自由層には、例えば、4nmの厚さのCo40Fe40B20が用いられる。キャップ層100には、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、1nmである。このRu層の厚さは、例えば、15nmである。
下部電極60b及び上部電極60aには、例えば、アルミニウム(Al)、アルミニウム銅合金(Al−Cu)、銅(Cu)、銀(Ag)、及び、金(Au)の少なくともいずれかが用いられる。下部電極60b及び上部電極60aとして、このような電気抵抗が比較的小さい材料を用いることで、検知素子に効率的に電流を流すことができる。下部電極60bには、非磁性材料を用いることができる。
下部電極60bにおいて、下部電極用の下地層(図示せず)と、キャップ層(図示せず)と、の間に設けられた、Al、Al−Cu、Cu、Ag、及び、Auの少なくともいずれかの層を設けても良い。例えば、下部電極60bには、タンタル(Ta)/銅(Cu)/タンタル(Ta)などが用いられる。下部電極用の下地層としてTaを用いることで、例えば、膜部70dと下部電極との密着性が向上する。下部電極用の下地層として、チタン(Ti)、または、窒化チタン(TiN)などを用いても良い。
下部電極60bのキャップ層としてTaを用いることで、そのキャップ層の下の銅(Cu)などの酸化を防ぐことができる。下部電極用のキャップ層として、チタン(Ti)、または、窒化チタン(TiN)などを用いても良い。
第1検知素子10uの下地層105には、バッファ層(図示せず)とシード層(図示せず)との積層構造を用いることができる。このバッファ層は、例えば、下部電極60bや膜部70dの表面の荒れを緩和し、バッファ層の上に積層される層の結晶性を改善する。バッファ層として、例えば、タンタル(Ta)、チタン(Ti)、バナジウム(V)、タングステン(W)、ジルコニウム(Zr)、ハフニウム(Hf)及びクロム(Cr)のうち、少なくともいずれかが用いられる。バッファ層として、これらの材料のうち、少なくとも1つの材料を含む合金を用いても良い。
バッファ層の厚さは、1nm以上10nm以下が好ましい。バッファ層の厚さは、1nm以上5nm以下がより好ましい。バッファ層の厚さが薄すぎると、バッファ効果が失われる。バッファ層の厚さが厚すぎると、検知素子の厚さが過度に厚くなる。バッファ層の上にシード層が形成され、そのシード層がバッファ効果を有する。バッファ層は省略しても良い。バッファ層には、例えば、3nmの厚さのTa層が用いられる。
図示しないシード層は、シード層の上に積層される層の結晶配向を制御する。シード層は、シード層の上に積層される層の結晶粒径を制御する。シード層として、fcc構造(face-centered cubic structure:面心立方格子構造)、hcp構造(hexagonal close-packed structure:六方最密格子構造)またはbcc構造(body-centered cubic structure:体心立方格子構造)の金属等が用いられる。
シード層として、例えば、hcp構造のルテニウム(Ru)、fcc構造のNiFe、またはfcc構造のCuを用いることにより、シード層の上のスピンバルブ膜の結晶配向をfcc(111)配向にすることができる。シード層には、例えば、2nmの厚さのCu層、または、2nmの厚さのRu層が用いられる。シード層の上に形成される層の結晶配向性を高める場合には、シード層の厚さは、1nm以上5nm以下が好ましい。シード層の厚さは、1nm以上3nm以下がより好ましい。これにより、結晶配向を向上させるシード層としての機能が十分に発揮される。一方、例えば、シード層は省略しても良い。
第1検知素子10uのピニング層110aは、例えば、ピニング層の上に形成される第2ピン層110bの強磁性層に、一方向異方性(unidirectional anisotropy)を付与して磁化を固定する。ピニング層110aには、例えば、反強磁性層が用いられる。ピニング層110aには、例えば、IrMn、PtMn、PdPtMn及びRuRhMnのうち、少なくともいずれかが用いられる。十分な強さの一方向異方性を付与するために、ピニング層110aの厚さを適切に設定する。
ピニング層110aとしてPtMnまたはPdPtMnを用いる場合には、ピニング層110aの厚さは、8nm以上20nm以下が好ましい。ピニング層110aの厚さは、10nm以上15nm以下がより好ましい。ピニング層110aとしてIrMnを用いる場合には、PtMnを用いる場合よりも、薄いピニング層で、一方向異方性を付与することができる。この場合には、ピニング層110aの厚さは、4nm以上18nm以下が好ましい。ピニング層110aの厚さは、5nm以上15nm以下がより好ましい。ピニング層110aには、例えば、7nmの厚さのIr22Mn78層が用いられる。
ピニング層110aとして、ハード磁性層を用いても良い。ハード磁性層として、例えば、CoPt(Coの比率は、50at.%(原子パーセント)以上85at.%以下)、(CoxPt100−x)100−yCry(xは50at.%以上85at.%以下、yは0at.%以上40at.%以下)、または、FePt(Ptの比率は40at.%以上60at.%以下)などを用いても良い。
第2ピン層110bには、例えば、CoxFe100−x合金(xは0at.%以上100at.%以下)、NixFe100−x合金(xは0at.%以上100at.%以下)、または、これらに非磁性元素を添加した材料が用いられる。第2ピン層110bとして、例えば、Co、Fe及びNiのうち、少なくともいずれかが用いられる。第2ピン層110bとして、これらの材料のうち、少なくとも1つの材料を含む合金を用いても良い。第2ピン層110bとして、(CoxFe100−x)100−yBy合金(xは0at.%以上100at.%以下、yは0at.%以上30at.%以下)を用いることもできる。第2ピン層110bとして、(CoxFe100−x)100−yByのアモルファス合金を用いることで、検知素子のサイズが小さい場合にも検知素子間のばらつきを抑えることができる。
第2ピン層110bの厚さは、例えば、1.5nm以上5nm以下が好ましい。これにより、例えば、ピニング層110aによる一方向異方性磁界の強度をより強くすることができる。例えば、第2磁化固定層の上に形成される磁気結合層110cを介して、第2ピン層110bと第1ピン層110dとの間の反強磁性結合磁界の強度をより強くすることができる。第2ピン層110bの磁気膜厚(飽和磁化Bsと厚さtとの積(Bs・t))は、第1ピン層110dの磁気膜厚と実質的に等しいことが好ましい。
薄膜でのCo40Fe40B20の飽和磁化は、約1.9T(テスラ)である。例えば、第1ピン層110dとして、3nmの厚さのCo40Fe40B20層を用いる場合には、第1ピン層110dの磁気膜厚は、1.9T×3nmであり、5.7Tnmとなる。一方、Co75Fe25の飽和磁化は、約2.1Tである。上記と等しい磁気膜厚が得られる第2ピン層110bの厚さは、5.7Tnm/2.1Tであり、2.7nmとなる。この場合、第2ピン層110bには、約2.7nmの厚さのCo75Fe25を用いることが好ましい。第2ピン層110bとして、例えば、2.5nmの厚さのCo75Fe25層が用いられる。
第1検知素子10uおよび第2検知素子20uにおいては、第2磁化固定層と磁気結合層110cと第1磁化固定層とのシンセティックピン構造が用いられている。第1検知素子10uおよび第2検知素子20uにおいて、1層の磁化固定層からなるシングルピン構造を用いても良い。シングルピン構造を用いる場合には、磁化固定層として、例えば、3nmの厚さのCo40Fe40B20層が用いられる。シングルピン構造の磁化固定層に用いる強磁性層として、上述した第1磁化固定層の材料と同じ材料を用いても良い。
磁気結合層110cは、第2磁化固定層と第1磁化固定層との間に反強磁性結合を生じさせる。磁気結合層110cは、シンセティックピン構造を形成する。磁気結合層110cとして、例えば、Ruが用いられる。磁気結合層110cの厚さは、0.8nm以上1nm以下であることが好ましい。第2磁化固定層と第1磁化固定層との間に十分な反強磁性結合を生じさせる材料であれば、磁気結合層としてRu以外の材料を用いても良い。磁気結合層110cの厚さは、0.8nm以上1nm以下の厚さに設定することができる。この厚さは、RKKY(Ruderman−Kittel−Kasuya−Yoshida)結合のセカンドピーク(2ndピーク)に対応する。さらに、磁気結合層110cの厚さは、0.3nm以上0.6nm以下の厚さに設定しても良い。この厚さは、RKKY結合のファーストピーク(1stピーク)に対応する。磁気結合層110cとして、例えば、0.9nmの厚さのRuが用いられる。これにより、高信頼性の結合がより安定して得られる。
第1磁化固定層に用いられる磁性層は、MR効果に直接的に寄与する。第1磁化固定層として、例えば、Co−Fe−B合金が用いられる。具体的には、第1磁化固定層として、(CoxFe100−x)100−yBy合金(xは0at.%以上100at.%以下、yは0at.%以上30at.%以下)を用いることもできる。第1磁化固定層として、(CoxFe100−x)100−yByのアモルファス合金を用いた場合には、例えば、検知素子のサイズが小さい場合においても、結晶粒に起因した素子間のばらつきを抑えることができる。
第1磁化固定層の上に形成される層(例えばトンネル絶縁層(図示せず))を平坦化することができる。トンネル絶縁層の平坦化により、トンネル絶縁層の欠陥密度を減らすことができる。これにより、より低い面積抵抗でより大きいMR変化率が得られる。例えば、トンネル絶縁層の材料としてMgOを用いる場合には、(CoxFe100−x)100−yByのアモルファス合金を用いることで、トンネル絶縁層の上に形成されるMgO層の(100)配向性を強めることができる。MgO層の(100)配向性をより高くすることで、より大きいMR変化率が得られる。(CoxFe100−x)100−yBy合金は、アニール時にMgO層の(100)面をテンプレートとして結晶化する。このため、MgOと(CoxFe100−x)100−yBy合金との良好な結晶整合が得られる。良好な結晶整合を得ることで、より大きいMR変化率が得られる。
第1磁化固定層として、Co−Fe−B合金以外に、例えば、Fe−Co合金を用いても良い。
第1磁化固定層がより厚いと、より大きなMR変化率が得られる。より大きな固定磁界を得るためには、第1磁化固定層は薄いほうが好ましい。MR変化率と固定磁界との間には、第1磁化固定層の厚さにおいてトレードオフの関係が存在する。第1磁化固定層としてCo−Fe−B合金を用いる場合には、第1磁化固定層の厚さは、1.5nm以上5nm以下が好ましい。第1磁化固定層の厚さは、2.0nm以上4nm以下がより好ましい。
第1磁化固定層には、上述した材料の他に、fcc構造のCo90Fe10合金、または、hcp構造のCo、または、hcp構造のCo合金が用いられる。第1磁化固定層として、Co、Fe及びNiのうち、少なくとも1つが用いられる。第1磁化固定層として、これらの材料のうち、少なくとも1つの材料を含む合金が用いられる。第1磁化固定層として、例えば、bcc構造のFeCo合金材料、50at.%以上のコバルト組成を含むCo合金、または、50at.%以上のNi組成の材料を用いることで、より大きなMR変化率が得られる。第1磁化固定層として、Co2MnGe、Co2FeGe、Co2MnSi、Co2FeSi、Co2MnAl、Co2FeAl、Co2MnGa0.5Ge0.5、及び、Co2FeGa0.5Ge0.5などのホイスラー磁性合金層を用いることもできる。例えば、第1磁化固定層として、3nmの厚さのCo40Fe40B20層が用いられる。
この例では、第2ピン層110b、磁気結合層110c、第1ピン層110dからなるシンセティックピン構造が用いされている。シングルピン構造が用いられても良い。シングルピン構造を用いる場合、そのピン層の材料はシンセティックピン層の第1ピン層110dと同じ材料を用いることができる。
中間層115は、第1磁化自由層と第2磁化自由層との磁気的な結合を分断する。中間層115には、金属または絶縁体または半導体が用いられる。この金属としては、例えば、Cu、AuまたはAg等が用いられる。中間層115として金属を用いる場合、中間層115の厚さは、例えば、1nm以上7nm以下程度である。この絶縁体または半導体としては、例えば、マグネシウム酸化物(MgO等)、アルミ酸化物(Al2O3等)、チタン酸化物(TiO等)、亜鉛酸化物(ZnO等)、または酸化ガリウム(Ga−O)などが用いられる。中間層115として絶縁体または半導体を用いる場合は、中間層115の厚さは、例えば0.6nm以上2.5nm以下程度である。中間層115として、例えば、CCP(Current−Confined−Path)スペーサ層を用いても良い。スペーサ層としてCCPスペーサ層を用いる場合には、例えば、酸化アルミニウム(Al2O3)の絶縁層中に銅(Cu)メタルパスが形成された構造が用いられる。例えば、中間層115として、1.5nmの厚さのMgO層が用いられる。
磁化自由層には、強磁性体材料が用いられる。磁化自由層には、例えば、Fe、Co、Niを含む強磁性体材料を用いることができる。磁化自由層の材料として、例えばFeCo合金、NiFe合金等が用いられる。さらに、磁化自由層には、Co−Fe−B合金、Fe−Co−Si−B合金、Fe−Ga合金、Fe−Co−Ga合金、Tb−M−Fe合金、Tb−M1−Fe−M2合金、Fe−M3−M4−B合金、Ni、Fe−Al、または、フェライト等が用いられる。前述したTb−M−Fe合金において、Mは、Sm、Eu、Gd、Dy、Ho及びErよりなる群から選択された少なくとも1つである。前述したTb−M1−Fe−M2合金において、M1は、Sm、Eu、Gd、Dy、Ho及びErよりなる群から選択された少なくとも1つである。M2は、Ti、Cr、Mn、Co、Cu、Nb、Mo、W及びTaよりなる群から選択された少なくとも1つである。前述したFe−M3−M4−B合金において、M3は、Ti、Cr、Mn、Co、Cu、Nb、Mo、W及びTaよりなる群から選択された少なくとも1つである。M4は、Ce、Pr、Nd、Sm、Tb、Dy及びErよりなる群から選択された少なくとも1つである。前述したフェライトとしては、Fe3O4、(FeCo)3O4)などが挙げられる。これらの材料においては、λs(磁歪定数)が大きい。磁化自由層の厚さは、例えば2nm以上である。
磁化自由層にホウ素を含むアモルファス構造の強磁性材料を用いることで、高いゲージファクターを実現することができる。例えば、Co−Fe−B合金、Fe−B合金、Fe−Co−Si−B合金などを用いることができる。磁化自由層には、Fe、Co、Niから選択される少なくとも一つの元素とホウ素(B)を含む合金を用いることができる。例えば、4nmのCo40Fe40B20を用いることができる。
磁化自由層は、多層構造を有しても良い。磁化自由層は、例えば、2層構造を有しても良い。中間層115としてMgOのトンネル絶縁層を用いる場合には、中間層115に接する界面には、Co−Fe−B合金の層を設けることが好ましい。これにより、高い磁気抵抗効果が得られる。この場合、中間層115に接する側にはCo−Fe−B合金の層を設け、その反対側にはFe−Co−Si−B合金を用い、例えば、Co−Fe−B/Fe−Co−Si−B合金を用いることができる。このCo40Fe40B20の厚さは、例えば、2nmである。このFe−Co−Si−Bの厚さは、例えば、4nmである。
キャップ層100は、キャップ層100の下に設けられる層を保護する。キャップ層100には、例えば、複数の金属層が用いられる。キャップ層100には、例えば、Ta層とRu層との2層構造(Ta/Ru)が用いられる。このTa層の厚さは、例えば1nmであり、このRu層の厚さは、例えば5nmである。キャップ層100として、Ta層やRu層の代わりに他の金属層を設けても良い。キャップ層100の構成は、任意である。例えば、非磁性材料を用いることができる。キャップ層100の下に設けられる層を保護可能なものであれば、キャップ層100として、他の材料を用いても良い。上部に第2検知素子20uが連続して形成される第1検知素子10uの場合、キャップ層100は第1検知素子10uと第2検知素子20uの距離を調整する介在層100bとして存在する。第1検知素子10uのキャップ層100(介在層100b)は、省略しても良い。
介在層100bは、例えば、第1検知素子10uと、第2検知素子20uと、を磁気的に分断する。前述した上部電極60aと下部電極60bを用いて、第1検知素子10uと第2検知素子20uとに膜面垂直方向に通電する場合には、介在層100bは、第1検知素子10uと第2検知素子20uとを電気的に接続する。介在層100bとして、例えば、複数の金属層を用いても良い。介在層100bには、例えば、Ta層とRu層との2層構造(Ta/Ru)が用いられる。このTa層の厚さは、例えば1nmであり、このRu層の厚さは、例えば5nmである。介在層100bとして、Ta層やRu層の代わりに他の金属層を設けても良い。介在層100bの構成は、任意である。例えば、介在層100bとして、非磁性材料を用いることができる。また、後述するシールド層92bを設ける場合、介在層100bは、シールド層92bと見なしても良い。介在層100bは、省略しても良い。
図5では、例えば、第1電極及び第2電極をそれぞれ上部電極60a及び下部電極60bとして、第1検知素子10uと第2検知素子20uとに対して、膜面垂直方向の電流が通電される。実施形態において、第1電極と第2電極とを検知素子の膜面内方向に配置して、第1検知素子10uと第2検知素子20uとに対して、膜面内方向の電流が通電されるようにしてもよい。後述する検知素子のいずれにおいても、膜面内方向の電流が通電されるようにしてもよい。
図6は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図6は、検知部50を例示している。図6に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、第1検知素子10uと、第2検知素子20uと、第3検知素子30uと、上部電極60aと、を含む。この例では、積載される検知素子の数が3である。このように、実施形態において、積層される検知素子の数は3以上でも良い。第1検知素子10uは、下地層105と、ピニング層110aと、第2ピン層110bと、磁気結合層110cと、第1ピン層110dと、中間層115と、フリー層120と、キャップ層100(または介在層100b)と、を含む。第2検知素子20uは、下地層105と、ピニング層110aと、第2ピン層110bと、磁気結合層110cと、第1ピン層110dと、中間層115と、フリー層120と、キャップ層100(または介在層100b)と、を含む。第3検知素子30uは、下地層105と、ピニング層110aと、第2ピン層110bと、磁気結合層110cと、第1ピン層110dと、中間層115と、フリー層120と、キャップ層100と、を含む。図5では、第1検知素子10uと、第2検知素子20uと、第3検知素子30uと、のそれぞれは、シンセティック型ピン層を有するボトム型のスピンバルブ構造を含む。第1検知素子10uと第2検知素子20uと第3検知素子30uとに含まれる、各層の材料には、図5に示した例の検知部50と同様の材料が用いられる。第1検知素子10uと第2検知素子20uと第3検知素子30uとにおいて、各層の材料は、互いに異なっても良い。
図6に示した例において、第1検知素子10uにおいて、第1ピン層110d、中間層115、及び、磁化自由層120が設けられている。第1検知素子10uにおける第1ピン層110d、中間層115、及び、磁化自由層120は、図1(d)に示した例の第2磁性層20、第1中間層15、及び、第1磁性層10にそれぞれ対応しているとみなせる第2検知素子20uにおいて、第1ピン層110d、中間層115、及び、磁化自由層120が設けられている。第2検知素子20uにおける第1ピン層110d、中間層115、及び、磁化自由層120は、それぞれ図1(d)に示した例の第4磁性層40、第2中間層35、及び、第3磁性層30に対応しているとみなせる。
第1検知素子10uの下地層には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。ピニング層110aには、例えば、7nmの厚さのIrMn層が用いられる。第2磁化固定層には、例えば、2.5nmの厚さのCo75Fe25層が用いられる。磁気結合層110cには、例えば、0.9nmの厚さのRu層が用いられる。第1磁化固定層には、例えば、3nmの厚さのCo40Fe40B20層が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。磁化自由層には、例えば、4nmの厚さのCo40Fe40B20が用いられる。介在層100bには、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
第2検知素子20uの下地層105には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。ピニング層110aには、例えば、7nmの厚さのIrMn層が用いられる。第2磁化固定層には、例えば、2.5nmの厚さのCo75Fe25層が用いられる。磁気結合層110cには、例えば、0.9nmの厚さのRu層が用いられる。第1磁化固定層には、例えば、3nmの厚さのCo40Fe40B20層が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。磁化自由層には、例えば、4nmの厚さのCo40Fe40B20が用いられる。介在層100bには、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、15nmである。
第3検知素子30uの下地層105には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。ピニング層110aには、例えば、7nmの厚さのIrMn層が用いられる。第2磁化固定層には、例えば、2.5nmの厚さのCo75Fe25層が用いられる。磁気結合層110cには、例えば、0.9nmの厚さのRu層が用いられる。第1磁化固定層には、例えば、3nmの厚さのCo40Fe40B20層が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。磁化自由層には、例えば、4nmの厚さのCo40Fe40B20が用いられる。キャップ層100には、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
図7は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図7は、検知部50を例示している。図7に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、第1検知素子10uと、第2検知素子20uと、上部電極60aと、を含む。第1検知素子10uは、下地層105と、フリー層120と、中間層115と、第1ピン層110dと、磁気結合層110cと、第2ピン層110bと、ピニング層110aと、キャップ層100と、を含む。第2検知素子20uは、下地層105と、フリー層120と、中間層115と、第1ピン層110dと、磁気結合層110cと、第2ピン層110bと、ピニング層110aと、キャップ層100(または介在層100b)と、を含む。図7に示した例では、第1検知素子10uと、第2検知素子20uと、は、それぞれシンセティック型ピン層を含むトップ型のスピンバルブ構造を含んでいる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料には、図5に示した実施形態の検知部50と同様の材料が用いられる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料は、互いに異なっても良い。
図7に示した例において、第1検知素子10uにおいて、フリー層120、中間層115及び第1ピン層110dが設けられている。第1検知素子10uにおけるフリー層120、中間層115及び第1ピン層110dは、それぞれ図1(c)に示した例の第1磁性層10、第1中間層15及び第2磁性層20にそれぞれ対応している。第2検知素子20uにおいて、フリー層120、中間層115及び第1ピン層110dが設けられている。第2検知素子20uにおけるフリー層120、中間層115及び第1ピン層110dは、それぞれ図1(c)に示した例の第3磁性層30、第2中間層35、及び第4磁性層40にそれぞれ対応している。
第1検知素子10uの下地層105には、例えば、Ta/Cuが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このCu層の厚さは、例えば、5nmである。フリー層120には、例えば、4nmの厚さのCo40Fe40B20が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。第1ピン層110dには、例えば、Co40Fe40B20/Fe50Co50が用いられる。Co40Fe40B20層の厚さは、例えば、2nm、Fe50Co50層の厚さは、例えば、1nmである。磁気結合層110cには、例えば、0.9nmの厚さのRu層が用いられる。第2ピン層110bには、例えば、2.5nmの厚さのCo75Fe25層が用いられる。ピニング層110aには、例えば、7nmの厚さのIrMn層が用いられる。介在層100bには、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
第2検知素子20uの下地層105には、例えば、Ta/Cuが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このCu層の厚さは、例えば、5nmである。フリー層120には、例えば、4nmの厚さのCo40Fe40B20が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。第1ピン層110dには、例えば、Co40Fe40B20/Fe50Co50が用いられる。Co40Fe40B20層の厚さは、例えば、2nmである。Fe50Co50層の厚さは、例えば、1nmである。磁気結合層110cには、例えば、Ru層が用いられる。このRu層の厚さは、例えば、0.9nmである。第2ピン層110bには、例えば、Co75Fe25層が用いられる。このCo75Fe25層の厚さは、例えば、2.5nmである。ピニング層110aには、例えば、IrMn層が用いられる。このIrMn層の厚さは、例えば、7nmである。キャップ層100には、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、15nmである。
図8は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図8は、検知部50を例示している。図8に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、第1検知素子10uと、第2検知素子20uと、上部電極60aと、を含む。第1検知素子10uは、下地層105と、下部ピニング層110alと、下部第2ピン層110blと、下部磁気結合層110clと、下部第1ピン層110dlと、下部中間層115lと、フリー層120と、上部中間層115uと、上部第1ピン層110duと、上部磁気結合層110cuと、上部第2ピン層110buと、上部ピニング層110auと、キャップ層100(または介在層100b)と、を含む。第2検知素子20uは、下地層105と、下部ピニング層110alと、下部第2ピン層110blと、下部磁気結合層110clと、下部第1ピン層110dlと、下部中間層115lと、フリー層120と、上部中間層115uと、上部第1ピン層110duと、上部磁気結合層110cuと、上部第2ピン層110buと、上部ピニング層110auと、キャップ層100と、を含む。図8に示した例では、第1検知素子10uと、第2検知素子20uと、は、シンセティック型ピン層を含むデュアル型のスピンバルブ構造をそれぞれ含んでいる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料には、図5に示した例の検知部50と同様の材料が用いられる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料は、互いに異なっても良い。
図8に示した例において、第1検知素子10uに、下部第1ピン層110dl、中間層115l及びフリー層120が設けられている。第1検知素子10uの下部第1ピン層110dl、中間層115l、及び、フリー層120は、図1(c)に示した例の、第2磁性層20、第1中間層15、及び、第1磁性層10にそれぞれ対応しているとみなせる。第2検知素子20uにおいて、下部第1ピン層110dl、中間層115l及びフリー層120が設けられている。第2検知素子20uの下部第1ピン層110dl、中間層115l及びフリー層120は、図1(c)に示した例の、第4磁性層40、第2中間層35及び第3磁性層30にそれぞれ対応しているとみなせる。
第1検知素子10uの下地層105には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。下部ピニング層110alには、例えば、IrMn層が用いられる。このIrMn層の厚さは、例えば、7nmである。下部第2ピン層110blには、例えば、Co75Fe25層が用いられる。このCo75Fe25層の厚さは、例えば、2.5nmである。下部磁気結合層110clには、例えば、0.9nmの厚さのRu層が用いられる。下部第1ピン層110dlには、例えば、3nmの厚さのCo40Fe40B20層が用いられる。下部中間層115lには、例えば、2.0nmの厚さのMgO層が用いられる。フリー層120には、例えば、4nmの厚さのCo40Fe40B20が用いられる。上部中間層115uには、例えば、2.0nmの厚さのMgO層が用いられる。上部第1ピン層110duには、例えば、Co40Fe40B20/Fe50Co50が用いられる。Co40Fe40B20層の厚さは、例えば、2nmである。Fe50Co50層の厚さは、例えば、1nmである。上部磁気結合層110cuには、例えば、0.9nmの厚さのRu層が用いられる。上部第2ピン層110buには、例えば、2.5nmの厚さのCo75Fe25層が用いられる。上部ピニング層110auには、例えば、7nmの厚さのIrMn層が用いられる。介在層100bには、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
第2検知素子20uの下地層105には、例えば、Ta/Ruが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このRu層の厚さは、例えば、2nmである。下部ピニング層110alには、例えば、7nmの厚さのIrMn層が用いられる。下部第2ピン層110blには、例えば、2.5nmの厚さのCo75Fe25層が用いられる。下部磁気結合層110clには、例えば、0.9nmの厚さのRu層が用いられる。下部第1ピン層110dlには、例えば、3nmの厚さのCo40Fe40B20層が用いられる。下部中間層115lには、例えば、2.0nmの厚さのMgO層が用いられる。フリー層120には、例えば、4nmの厚さのCo40Fe40B20が用いられる。上部中間層115uには、例えば、2.0nmの厚さのMgO層が用いられる。上部第1ピン層110duには、例えば、Co40Fe40B20/Fe50Co50が用いられる。Co40Fe40B20層の厚さは、例えば、2nmである。Fe50Co50層の厚さは、例えば、1nmである。上部磁気結合層110cuには、例えば、0.9nmの厚さのRu層が用いられる。上部第2ピン層110buには、例えば、2.5nmの厚さのCo75Fe25層が用いられる。上部ピニング層110auには、例えば、7nmの厚さのIrMn層が用いられる。キャップ層100には、例えばTa/Ruが用いられる。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
図5〜図8に例示した検知素子は、ピニング層と隣接したピン層を含むタイプの検知素子である。このようなピン層を含む検知素子では、複数の検知素子が積層方向にスタックされた検知部50の形態を用いるメリットが特に大きい。図2(a)〜図2(i)に示したとおり、ピン層(第2磁性層20)を用いた検知素子では、ピン層(第2磁性層20)に加わる歪の方向に依存して得られる出力が異なる。同様の歪に対する電気抵抗変化(例えば、極性など)が得られる複数の検知素子を膜部70dに配置する場合に、膜部70d上で同様の異方歪が生ずる領域に、複数の検知素子を配置する。このため、平面内の配置位置の制約が大きい。このようなピン層を含む検知素子では、複数の検知素子を積層することで、平面内の素子配置可能領域に、より多くの検知素子を配置できる。このため、複数の検知素子を膜面垂直方向に積層した形態を用いるメリットが大きい。
図9(a)〜図9(c)は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図9(a)は、検知部50を例示している。図9(a)に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、第1検知素子10uと、第2検知素子20uと、上部電極60aと、を含む。第1検知素子10uは、下地層105と、下部フリー層120lと、中間層115と、上部フリー層120uと、キャップ層100(または介在層100b)と、を含む。第2検知素子20uは、下地層105と、下部フリー層120lと、中間層115と、上部フリー層120uと、キャップ層100(または介在層100b)と、を含む。
図9に示した例では、第1検知素子10uと、第2検知素子20uと、は、2層フリー型のスピンバルブ構造をそれぞれ含む点。第1検知素子10uと第2検知素子20uとにおいて、各層の材料には、図5に示した例の検知部50と同様の材料が用いられる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料は、互いに異なっても良い。
図9(a)に示した例において、第1検知素子10uにおいて、下部フリー層120l、中間層115及び上部フリー層120uが設けられている。第1検知素子10uにおける下部フリー層120l、中間層115及び上部フリー層120uは、図1(b)に示した例の第1磁性層10、第1中間層15及び第2磁性層20にそれぞれ対応している。第2検知素子20uにおいて、下部フリー層120l、中間層115及び上部フリー層120uが設けられている。第2検知素子20uにおける下部フリー層120l、中間層115及び上部フリー層120uは、図1(b)に示した例の第3磁性層30、第2中間層35及び第4磁性層40にそれぞれ対応している。
第1検知素子10uの下地層105には、例えば、Ta/Cuが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このCu層の厚さは、例えば、5nmである。下部フリー層120lには、例えば、4nmの厚さのCo40Fe40B20が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。上部フリー層120uには、例えば、4nmの厚さのCo40Fe40B20が用いられる。介在層100bには、例えばCu/Ta/Ruが用いられる。このCu層の厚さは、例えば、5nmである。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
第2検知素子20uの下地層105には、例えば、Ta/Cuが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このCu層の厚さは、例えば、5nmである。下部フリー層120lには、例えば、4nmの厚さのCo40Fe40B20が用いられる。中間層115には、例えば、2.0nmの厚さのMgO層が用いられる。上部フリー層120uには、例えば、4nmの厚さのCo40Fe40B20が用いられる。キャップ層100には、例えばCu/Ta/Ruが用いられる。このCu層の厚さは、例えば、5nmである。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
図9(b)は、検知部50を例示している。図9(b)に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、第1検知素子10uと、第2検知素子20uと、上部電極60aと、を含む。第1検知素子10uは、下地層105と、第1のフリー層120aと、第1の中間層115aと、第2のフリー層120bと、第3の中間層115cと、を含む。第2検知素子20uは、第3のフリー層120cと、第2の中間層115bと、第4のフリー層120dと、キャップ層100と、を含む。
図9(b)に示した例では、第1検知素子10uの第2磁化自由層(第2のフリー層120b)と、第2検知素子20uの第3磁化自由層(第3のフリー層120c)と、の間に、第3の中間層115cが配置されている。第1検知素子10uと第2検知素子20uとにおいて、各層の材料には、図5に示した例の検知部50と同様の材料が用いられる。第1検知素子10uと第2検知素子20uとにおいて、各層の材料は、互いに異なっても良い。
図9(b)に示した例において、第1検知素子10uにおいて、第1のフリー層120a、中間層115a及び第2のフリー層120bが設けられている。第1検知素子10uにおける第1のフリー層120a、中間層115a及び第2のフリー層120bは、図1(b)に示した例の第1磁性層10、第1中間層15及び第2磁性層20にそれぞれ対応している。第2検知素子20uにおいて、第3のフリー層120c、中間層115b及び第4のフリー層120dが設けられている。第2検知素子20uにおける第3のフリー層120c、中間層115b及び第4のフリー層120dは、図1(b)に示した例の第3磁性層30、第2中間層35及び第4磁性層40にそれぞれ対応している。
第1検知素子10uの下地層105には、例えば、Ta/Cuが用いられる。このTa層の厚さ(Z軸方向の長さ)は、例えば、3nmである。このCu層の厚さは、例えば、5nmである。第1のフリー層には、例えば、4nmの厚さのCo40Fe40B20が用いられる。中間層115aには、例えば、2.0nmの厚さのMgO層が用いられる。第2のフリー層120bには、例えば、4nmの厚さのCo40Fe40B20が用いられる。第3の中間層115cには、例えば、2.0nmの厚さのMgO層が用いられる。
第2検知素子20uの第3のフリー層120cには、例えば、4nmの厚さのCo40Fe40B20が用いられる。中間層115bには、例えば、2.0nmの厚さのMgO層が用いられる。第4のフリー層120dには、例えば、4nmの厚さのCo40Fe40B20が用いられる。キャップ層100には、例えばCu/Ta/Ruが用いられる。このCu層の厚さは、例えば、5nmである。このTa層の厚さは、例えば、2nmである。このRu層の厚さは、例えば、5nmである。
図9(c)は、検知部50を例示している。図9(c)に表したように、実施形態に用いられる検知素子は、順に並べられた、下部電極60bと、下地層105と、第1のフリー層120aと、第1の中間層115aと、第2のフリー層120bと、第3の中間層115cと、第3のフリー層120cと、キャップ層100と、上部電極60bと、を含む。
図10(a)及び図10(b)は、実施形態に係る歪検知素子を例示する模式的断面図である。
図10(a)は、膜部70dと検知部50の模式的断面図である。図10(b)は、膜部70dと検知部50dの撓みを例示する模式的断面図である。実施形態において、膜部70dの厚さと、検知部50の厚さと、には、適切な関係がある。膜部70dと検知部50とは、外部圧力に対して共に撓むため、外部圧力に対して一体の構造体として撓む。板状の構造体が撓んだ場合、片方の表面は凸形状となり、引張歪が生じ、もう片方の表面は凹形状となり、圧縮歪が生ずる。構造体の厚み方向の中央付近は無歪となる。よって、同様の異方歪が得られる範囲は、構造体の表面から内部へ、厚み方向に進むにしたがって減衰する。検知部50に含まれる検知素子の厚み方向の距離が大きすぎると、下方の検知素子と上方の検知素子とにおいて、加わる歪の大きさの差が大きくなるため、好ましくない。下方の検知素子と上方の検知素子との間距離が小さいと、それぞれの検知素子に加わる歪の値は、近くなる。
検知素子の中で歪を検知するのは、例えば、磁化自由層である。このため、検知部50の中で、磁化自由層の位置は、検知素子の特性に影響を与える。例えば、第1検知素子10uの磁化自由層(第1磁性層10)と、第2検知素子20uの磁化自由層(第3磁性層30)と、の間の距離が、膜部70dのZ軸方向の厚みの1/5よりも小さいことが望ましい。例えば、第4磁性層40と第2磁性層20との間の距離は、Z軸方向に沿った膜部70dの厚さの1/5以下であることが望ましい。
図11は、実施形態に係る歪検知素子の一部例示する模式的斜視図である。
図11は、別の検知部50を例示している。図11に例示したように、検知部50においては、絶縁層90が設けられる。下部電極60bと上部電極60aとの間に、例えば、互いに離間する2つの絶縁層90(絶縁部分)が設けられる。2つの絶縁層90の間に、検知素子(第1検知素子10u及び第2検知素子20uなど)が配置される。検知素子は、下部電極60bと上部電極60aとの間に配置されている。検知素子の側壁に対向して、絶縁層90が設けられる。
絶縁層90には、例えば、アルミニウム酸化物(例えば、Al2O3)、または、シリコン酸化物(例えば、SiO2)などを用いることができる。絶縁層90により、積層体の周囲におけるリーク電流を抑制することができる。
図12(a)及び図12(b)は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図12(a)は、別の検知素子を例示している。図12(a)に例示したように、この例の検知部50においては、第1ハードバイアス層91aがさらに設けられる。すなわち、下部電極60bと上部電極60aとの間に、検知部50と並んで第1ハードバイアス層91a(ハードバイアス部分)が設けられる。例えば、下部電極60bと上部電極60aとの間に、互いに離間する2つの第1ハードバイアス層91a(ハードバイアス部分)が設けられる。2つの第1ハードバイアス層91aの間に、検知素子(第1検知素子10u及び第2検知素子20uなど)が配置される。そして、第1ハードバイアス層91aと検知素子との間に、絶縁層90が配置される。さらに、この例では、第1ハードバイアス層91aと下部電極60bとの間に、絶縁層90が延在している。このように、検知部50は、第1ハードバイアス層91aを含む。例えば、第1ハードバイアス層91aは、膜面70fsに対して交差する第1方向に対して交差する方向おいて、第2検知素子20uと離間する。
この例では、第1ハードバイアス層91aは、この第2方向において、第1検知素子10uとさらに離間する。
第1ハードバイアス層91aは、第1ハードバイアス層91aの磁化により、例えば、第1磁性層10の磁化、及び、第2磁性層20の磁化、の少なくともいずれかを所望の方向に設定させる。第1ハードバイアス層91aは、第1ハードバイアス層91aの磁化により、第3磁性層30の磁化、及び、第4磁性層40の磁化、の少なくともいずれかを所望の方向に設定させる。
第1ハードバイアス層91aには、例えば、CoPt、CoCrPt、または、FePt等の磁気異方性が比較的高い硬質強磁性材料が用いられる。第1ハードバイアス層91aには、FeCoまたはFeなどの軟磁性材料の層と、反強磁性層と、を積層した構造を用いることができる。この場合には、交換結合により、磁化が所定の方向に沿う。ハードバイアス層91aの厚さ(下部電極60bから上部電極60aに向かう方向に沿った長さ)は、例えば5nm以上50nm以下である。
図12(b)では、複数のハードバイアス層(第1ハードバイアス層91a及び第2ハードバイアス層91b)が、積層方向(Z軸方向)に並ぶ。ハードバイアス層による検知素子へのバイアス強度はハードバイアス層の厚さを調整することによっても可能である。
検知素子の側壁のそれぞれに対向してハードバイアス層を設けることで、例えば、ハードバイアス層の厚さを、各検知素子における適正なバイアス強度に合わせて調整することが可能である。
このように、検知部50は、膜面70fsに対して交差する第1方向に対して交差する第2方向において第2検知素子20uと並ぶ第1ハードバイアス層91aを含む。例えば、第1ハードバイアス層91aは、第2方向において第2検知素子20uと離間する。検知部50は、第2方向において第1検知素子10uと並ぶ第2ハードバイアス層91bをさらに含んでも良い。第2ハードバイアス層91bは、例えば、第2方向において第1検知素子10uと離間する。
図13(a)及び図13(b)は、実施形態に係る歪検知素子の一部を例示する模式図である。
図13(a)は、別の検知部を例示している。図13(b)は、平面図である。図13(a)に例示したように、検知素子においては、シールド層92a(第1シールド層)がさらに設けられる。例えば、下部電極60bと上部電極60aとの間に、検知素子と並んでシールド層92aが設けらる。例えば、下部電極60bと上部電極60aとの間に、互いに離間する2つのシールド層92aが設けられ、それらの間に、検知素子が配置される。そして、シールド層92aと検知素子の間に絶縁層90が配置される。さらに、この例では、シールド層92aと下部電極60bとの間に、絶縁層90が延在している。
このように、実施形態において、検知部50は、シールド層92aを含んでも良い。例えば、シールド層92aは、膜面70fsに対して交差する第1方向に交差する第2方向において、第2検知素子20uと離間する。シールド層92aは、上記の第2方向において、第1検知素子10uとさらに離間しても良い。さらに、検知部50は、第1方向に対して交差する第2方向において第1検知素子10uと離間する第1シールド層(シールド層92a)をさらに含んでも良い。
シールド層92aは、例えば、複数の検知素子の磁性層からの漏洩磁界を、シールド層92a側に向ける。シールド層92aは、例えば、積層方向に配置された複数の検知素子のそれぞれにおける、漏洩磁界による磁気的な干渉を、抑制する。
シールド層92aには、例えば、NiFe等の透磁率が比較的高い軟質強磁性材料が用いられる。シールド層92aの厚さ(下部電極60bから上部電極60aに向かう方向に沿った長さ)は、例えば5nm以上50nm以下である。
図13(b)は、検知素子50uを、例えば上方よりみた平面図である。図13(b)に示すように、シールド層92aは、例えば、検知素子50uを取り囲むように配置される。このようにシールド層92aを配置することで、検知素子50uの磁性層の向きがどの方向を向いていても、漏洩磁界をシールド層92a側に逃がすことができる。
図14は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
図14に表したように、検知部50は、第1検知素子10uと第2検知素子20uの間に設けられたシールド層92b(第2シールド層)を含む。すなわち、検知部50は、第2検知素子20uと第1検知素子10uとの間に設けられた第2シールド層を含む。第1検知素子10uと第2検知素子20uとの間にシールド層92bを設けた場合においても、複数の検知素子のそれぞれの磁性層から生ずる漏洩磁界をシールド層に逃がし、複数の検知素子のそれぞれが、漏洩磁界によって磁気的に干渉することを抑制することができる。シールド層92bには、例えば、NiFe等の透磁率が比較的高い軟質強磁性材料が用いられる。シールド層92bの厚さ(は、例えば5nm以上50nm以下である。
第1ハードバイアス層91a、第2ハードバイアス層91b、絶縁層90、シールド層92a及びシールド層92bの少なくともいずれかは、後述する歪検知素子のいずれにも適用できる。
図15(a)〜図15(d)は、実施形態に係る歪検知素子の一部を例示する模式的斜視図である。
これらの図は、複数の検知素子の接続の例を示している。
図15(a)に表したように、複数の検知部50が電気的に直列に接続される場合において、下部電極60b(例えば第2配線62)と、上部電極60a(例えば第1配線61)と、の間に検知部50及びビアコンタクト63が設けられる。これにより、通電方向は、検知部50に通電される電流は同一方向となる。複数の検知部50に通電される電流は、下向き、または、上向きとすることができる。
図15(a)に示した例では、複数の検知部50は、直列に接続されている。検知部50内に複数積層されて直列に接続されている検知素子の数をNv、平面内に複数配置されて直列接続されている検知部50の数をNpとしたとき、直列接続されている検知素子の総数は、N=Nv×Npとなる。このとき得られる電気信号は、検知素子の数が1である場合のN倍となる。その一方で、熱ノイズ及びショットキーノイズは、N1/2倍になる。すなわち、SN比(signal-noise ratio:SNR)は、N1/2倍になる。直列の接続する検知素子の数Nを増やすことで、膜部のサイズを大きくすることなく、SN比を改善することができる。
実施形態では、複数の検知素子が積層された検知部50を用いることで、膜部70d上で異方歪が発生する領域に配置できる検知素子の数の制約を緩和し、十分な数の検知素子を配置することが可能となる。膜部70d上に配置した複数の検知素子の圧力に対する電気抵抗の変化(例えば極性)は、同様である。そのため、複数の検知素子のそれぞれの信号を加算することが可能である。
1つの検知素子に加えられるバイアス電圧は、例えば、50ミリボルト(mV)以上150mV以下である。N個の検知素子を直列に接続した場合は、バイアス電圧は、50mV×N以上150mV×N以下となる。例えば、直列に接続されている検知素子の数Nが25である場合には、バイアス電圧は、1V以上3.75V以下となる。
バイアス電圧の値が1V以上であると、検知素子から得られる電気信号を処理する電気回路の設計は容易になり、実用的に好ましい。本実施形態においては、圧力が印加されたときに同じ極性の電気信号が得られる検知素子を、複数配置することができる。このため、これらを直列に接続して、上記のように、SN比が向上できる。
バイアス電圧(端子間電圧)が10Vを超えると、検知素子から得られる電気信号を処理する電気回路においては、望ましくない。実施形態においては、適切な電圧範囲になるように、直列に接続される検知素子の数N、及び、バイアス電圧が設定される。
例えば、複数の検知素子を電気的に直列に接続したときの電圧は、1V以上10V以下となるのが好ましい。例えば、電気的に直列に接続された複数の検知素子の端子間(一方の端の端子と、他方の端の端子と、の間)に印加される電圧は、1V以上10V以下である。
この電圧を発生させるためには、1つの検知素子に印加されるバイアス電圧が50mVである場合、直列に接続される検知素子の数Nは、20以上200以下が好ましい。1つの検知素子に印加されるバイアス電圧が150mVである場合、直列に接続される検知素子の数Nは、7以上66以下であることが好ましい。
図15(b)に表したように、ビアコンタクトが設けられずに、下部電極60bと、上部電極60aと、の間に検知部50が配置されている。この例では、隣り合う2つの検知部50のそれぞれに通電される電流の方向は、互いに逆である。この接続においては、複数の検知部50の配置の密度が高い。
図15(c)に表したように、1つの下部電極60bと、1つの上部電極60aと、の間に、複数の検知部50が設けられている。複数の検知部50は、並列に接続されている。
図15(d)に表したように、1つの下部電極60bと、1つの上部電極60aと、の間に、複数の検知部50が設けられている。複数の検知部50において、積層された複数の検知素子50uの間には、層間電極60cが設けられている。層間電極60cを軟質磁性材料で形成した場合は、シールドとして機能させることができる。
図16(a)〜図16(b)は、実施形態に係る圧力センサを例示する模式図である。 この例では、圧力センサが、複数の検知部50を含んでいる。図16(a)は、検知部50の、膜部70d上における配置の例を示している。図16(b)は、検知部の接続状態の例を示している。
図16(a)に表したように、複数の検知部50が、膜部70dの上に、配置される。複数の検知部50において、圧力に対して同等の電気抵抗の変化を得ることができる。複数の検知部50を直並列に接続することでSN比が増大する。
図16(a)では、複数の検知部50が配置されているが、検知部50の数は1でもよい。図16(a)は、円形の膜部70d上への、検知部50の配置の例を示している。
このように、実施形態において、例えば、検知部50は、複数設けられる。複数の検知部50は、膜部70dの一部の上に設けられる。複数の検知部50どうしは、上記の第1方向に対して交差する方向において互いに離間する。
検知部のサイズは、極めて小さいサイズで十分である。
そのため、検知素子の面積は、圧力によって撓む膜部の面積よりも十分に小さくできる。例えば、検知素子の面積は、膜部の面積の1/5以下とすることができる。
例えば、膜部70dの直径寸法が60μm程度の場合には、検知素子の寸法は、12μm以下とすることができる。例えば、膜部70dの直径寸法が600μm程度の場合には、検知素子の寸法は、120μm以下とすることができる。
この場合、検知素子の加工精度などを考慮すると、検知素子の寸法のそれぞれを過度に小さくする必要はない。そのため、検知素子の寸法は、例えば、0.05μm以上、30μm以下とすることができる。
図16(a)において示した例では、膜部70dの平面形状が円である。膜部70dの平面形状は、円に限定されず、例えば、楕円、または、多角形(正方形、長方形及び正多角形などを含む)でも良い。
図16(b)に表したように、複数の検知部50がホイートストンブリッジ回路を形成するように、複数の検知部50が接続されても良い。これにより、例えば、検知特性の温度補償を行うことができる。
以下、実施形態に係る歪検知素子(圧力センサ)の製造方法の例について説明する。
図17(a)〜図17(e)は、実施形態に係る歪検知素子の一部の製造方法を示す模式的断面図である。
図17(a)〜図17(e)は、図5に示した検知部50の製造方法の例を示している。
図17(a)に示すように、後に膜部70dとなる基板71上に、下部電極60bを成膜する。
図17(b)に示すように、下部電極60b上に、検知部50となる積層膜51を成膜する。積層膜の各層の材料は、例えば、図5に関して説明したとおりである。
図17(c)に示すように、検知部の積層膜51の平面形状を加工する。この工程では、例えば、フォトリソグラフィにより、レジストの平面形状をパターニングする。その後、図示しないレジストパターンをマスクとして、物理ミリングや化学ミリングを用いる。その後、積層膜51の周辺に絶縁層90の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程を用いることができる。つまり、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層90を成膜し、その後レジストパターンを除去する。絶縁層90として、SiOx、AlOx、SiNx、AlNxなどを用いることができる。
積層膜51の検知素子の中間層として、絶縁層を用いたトンネル磁気抵抗膜を用いる場合、物理ミリング等で加工した際の側壁再付着が抑制される。中間層に絶縁層を用いる場合、その側壁に再付着物が生じる、垂直通電時に電流が再付着物に流れ、中間層である絶縁層への通電が十分に行われず、磁気抵抗効果が劣化する「シャント分流」の悪影響が生ずる。シャント分流を防ぐために、検知部50の平面形状加工のミリングを最適な条件で行う。
本実施形態の検知部50では、複数の検知素子が積層されるため、1つの検知素子を用いる場合よりも、再付着物の量が多くなる。これは、再付着物の量は、ミリングされる検知部50の総厚に依存して増えるためである。
検知部50の平面形状の加工を物理ミリングで行う場合、十分なエッチングレートを確保する目的と素子の側壁の形状を制御する目的とから、膜面垂直方向を0°とした場合に、Arイオンビームなどのを、0°〜50°の低〜中角度で入射する低角度及び中角度ミリングを行う。その際、検知部50の側壁に再付着物が生じる。検知部50の厚さ分のミリングを行った後に、基板垂直方向に対して高角度な方向からミリングを行い、検知部50の側壁方向のみをミリングする高角度ミリングを行う。これにより、検知部50の側壁の再付着物が除去される。この例の検知部50の平面加工を行う場合は、この高角度ミリングを、1つの検知素子に対して行う時間よりも長く行うことが好ましい。この例の検知部50の平面形状の加工を行うときに、低角度及び角度ミリングと、高角度ミリングと、を繰り返して実施しても良い。
たとえば、3つの検知素子を含む検知部50を加工する場合、表面から1つ目の検知素子の厚さ分を低角度及び角度ミリングにより除去した後に、高角度ミリングを行い、表面から1つ目の検地素子側壁の再付着物の除去を行う。次に、低角度及び中角度ミリングにより2つ目の検知素子の厚さ分を除去した後に、高角度ミリングを行う。続けて、低角度及び中角度ミリングにより3つ目の検知素子の厚さ分を除去した後に、高角度ミリングを行う。このように、低角度及び中角度ミリングと高角度ミリングと、を繰り返して行うことにより、検知部50の側壁の再付着物を十分に除去し、かつ側壁へのミリングダメージを少なくすることができる。
図17(d)に示すように、下部電極60bの平面形状を加工する。この工程では、例えば、フォトリソグラフィによりレジストをパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングを用いて、加工が行われる。その後、検知部50の周辺に、絶縁層90bの埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が実施される。リフトオフ工程では、例えば、フォトリソグラフィで形成したレジストパターンを残したままで、全面に絶縁層90bを成膜し、その後レジストパターンが除去される。絶縁層90bとして、SiOx、AlOx、SiNx、または、AlNxなどを用いることができる。
この例では、検知部50の平面形状を加工した後に、下部電極60bの加工を行う。実施形態において、下部電極60bの加工を、最初に行っても良い。図17(b)に示した検知部50となる積層膜51の成膜は、平面形状が加工された下部電極60b上に行っても良い。
図17(e)に示すように、上部電極60aの成膜を行い、その平面形状を加工する。この工程では、フォトリソグラフィによりジレストをパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングを用いて加工が行われる。
図18(a)〜図18(g)は、実施形態に係る歪検知素子の一部の製造方法を示す模式的断面図である。
図18(a)〜図18(g)は、図5に示した検知素子の別の製造方法の例を示している。
図18(a)〜図18(g)の例では、積層された2つの検知素子を含む検知部50を作製する際に、2つの検知素子のそれぞれで、成膜及び加工が行われる。
例えば、6つの検知素子を含む検知部50を作製する際に、分割して3つずつの検知素子を成膜及び加工する場合もある。この様な6つの検知素子を含む検知50の場合、検知部50の総厚が厚すぎると、図17(a)〜図17(e)に示した検知部50の成膜及び加工を一回で行う製造方法では、含まれる検知素子側壁の再付着物除去が十分で無い場合がある。または、再付着物の除去は行えるが、例えば、高角度ミリングの時間が長くなり、検知部50の側壁に余分なダメージが生じる場合がある。検知部50の厚さが厚すぎる場合、検知部50の周辺に成膜する埋め込み絶縁層90bの一回あたりの成膜の厚さが厚くなる。この時、リフトオフ工程でレジストの除去が困難になる。
例えば、検知部50に含まれる検知素子の総数、または、総厚が厚い場合には、図18(a)〜図18(g)に示すように積層膜51の成膜及び加工を複数回に分割して行うことが好ましい。
以下、実施形態に係る歪検知素子(圧力センサ)の製造方法の例について説明する。
図19(a)〜図19(e)は、実施形態に係る歪検知素子の製造方法を例示する模式的斜視図である。
図19(a)に表したように、基板90s(例えばSi基板)の上に薄膜90dを形成する。基板90sは、支持部70sとなる。薄膜90dは、膜部70dとなる。
例えば、Si基板上に、SiOx/Siの薄膜90dをスパッタにより形成する。薄膜90dとして、SiOx単層、SiN単層、または、Alなどの金属層を用いても良い。薄膜90dとして、ポリイミドまたはパラキシリレン系ポリマーなどのフレキシブルプラスティック材料を用いても良い。SOI(Silicon On Insulator)基板を、基板90s及び薄膜90dとして用いても良い。SOIにおいては、例えば、基板の貼り合わせによってSi基板上にSiO2/Siの積層膜が形成される。
図19(b)に表したように、第2配線62を形成する。この工程においては、第2配線62となる導電膜を形成し、その導電膜を、フォトリソグラフィー及びエッチングにより加工する。第2配線62の周辺を絶縁膜で埋め込む場合、リフトオフ処理を適用しても良い。リフトオフ処理においては、例えば、第2配線62のパターンのエッチング後、レジストを剥離する前に、絶縁膜を全面に成膜して、その後レジストを除去する。
図19(c)に表したように、検知部50を形成する。この工程においては、検知部50となる積層膜を形成し、その積層膜を、フォトリソグラフィー及びエッチングにより加工する。検知素子の積層体の側壁を絶縁層で埋め込む場合、リフトオフ処理を適用しても良い。リフトオフ処理において、例えば、積層体の加工後、レジストを剥離する前、絶縁層を全面に成膜して、その後レジストを除去する。
図19(d)に表したように、第1配線61を形成する。この工程においては、第1配線61となる導電膜を形成し、その導電膜を、フォトリソグラフィー及びエッチングにより加工する。第1配線61の周辺を絶縁膜で埋め込む場合、リフトオフ処理を適用しても良い。リフトオフ処理において、第1配線61の加工後、レジストを剥離する前に、絶縁膜を全面に成膜して、その後レジストを除去する。
図19(e)に表したように、基板90sの裏面からエッチングを行い、空洞部70hを形成する。これにより、膜部70d及び支持部70sが形成される。例えば、膜部70dとなる薄膜90dとして、SiOx/Siの積層膜を用いる場合は、薄膜90dの裏面(下面)から表面(上面)へ向かって、基板90sの深堀加工を行う。これにより、空洞部70hが形成される。空洞部70hを形成においては、例えば両面アライナ露光装置を用いることができる。これにより、表面の検知部50の位置に合わせて、レジストのホールパターンを裏面にパターニングできる。
Si基板のエッチングにおいて、例えばRIEを用いたボッシュプロセスが用いることができる。ボッシュプロセスでは、例えば、SF6ガスを用いたエッチング工程と、C4F8ガスを用いた堆積工程と、を繰り返す。これにより、基板90sの側壁のエッチングを抑制しつつ、基板90sの深さ方向(Z軸方向)に選択的にエッチングが行われる。エッチングのエンドポイントとして、例えば、SiOx層が用いられる。すなわち、エッチングの選択比がSiとは異なるSiOx層を用いてエッチングを終了させる。エッチングストッパ層として機能するSiOx層は、膜部70dの一部として用いられても良い。SiOx層は、エッチングの後に、例えば、無水フッ化水素及びアルコールなどの処理などで除去されても良い。
このようにして、実施形態に係る圧力センサ310が形成される。実施形態に係る他の圧力センサも同様の方法により製造できる。
(第2の実施形態)
図20(a)〜図20(c)は、第2の実施形態に係る圧力センサを例示する模式図である。
図20(a)は、模式的斜視図であり、図20(b)及び図20(c)は、圧力センサ440を例示するブロック図である。
図20(a)及び図20(b)に示すように、圧力センサ440には、基部471、検知部450、半導体回路部430、アンテナ415、電気配線416、送信回路417、及び、受信回路417rが設けられている。
アンテナ415は、電気配線416を介して、半導体回路部430と電気的に接続されている。
送信回路417は、検知部450に流れる電気信号に基づくデータを無線で送信する。送信回路417の少なくとも一部は、半導体回路部430に設けることができる。
受信回路417rは、電子機器418dからの制御信号を受信する。受信回路417rの少なくとも一部は、半導体回路部430に設けることができる。受信回路417rを設けるようにすれば、例えば、電子機器418dを操作することで、圧力センサ440の動作を制御することができる。
図20(b)に示すように、送信回路417には、例えば、検知部450に接続されたADコンバータ417aと、マンチェスター符号化部417bと、を設けることができる。切替部417cを設け、送信と受信を切り替えるようにすることができる。この場合、タイミングコントローラ417dを設け、タイミングコントローラ417dにより切替部417cにおける切り替えを制御することができる。またさらに、データ訂正部417e、同期部417f、判定部417g、電圧制御発振器417h(VCO;Voltage Controlled Oscillator)を設けることができる。
図20(c)に示すように、圧力センサ440と組み合わせて用いられる電子機器418dには、受信部418が設けられる。電子機器418dとしては、例えば、携帯端末などの電子装置を例示することができる。
この場合、送信回路417を有する圧力センサ440と、受信部418を有する電子機器418dと、を組み合わせて用いることができる。
電子機器418dには、マンチェスター符号化部417b、切替部417c、タイミングコントローラ417d、データ訂正部417e、同期部417f、判定部417g、電圧制御発振器417h、記憶部418a、中央演算部418b(CPU;Central Processing Unit)を設けることができる。
この例では、圧力センサ440は、固定部467をさらに含んでいる。固定部467は、膜部464(70d)を基部471に固定する。固定部467は、外部圧力が印加されたときであっても撓みにくいように、膜部464よりも厚み寸法を厚くすることができる。
固定部467は、例えば、膜部464の周縁に等間隔に設けることができる。
膜部464(70d)の周囲をすべて連続的に取り囲むように固定部467を設けることもできる。
固定部467は、例えば、基部471の材料と同じ材料から形成することができる。この場合、固定部467は、例えば、シリコンなどから形成することができる。
固定部467は、例えば、膜部464(70d)の材料と同じ材料から形成することもできる。
(第3の実施形態)
実施形態に係る圧力センサの製造方法の例について説明する。
図21(a)、図21(b)、図22(a)、図22(b)、図23(a)、図23(b)、図24(a)、図24(b)、図25(a)、図25(b)、図26(a)、図26(b)、図27(a)、図27(b)、図28(a)、図28(b)、図29(a)、図29(b)、図30(a)、図30(b)、図31(a)、図31(b)、図32(a)及び図32(b)は、第3の実施形態に係る圧力センサの製造方法を例示する模式図である。
なお、図21(a)〜図32(a)は、模式的平面図であり、図21(b)〜図32(b)は、模式的断面図である。
図21(a)及び図21(b)に示すように、半導体基板531の表面部分に半導体層512Mを形成する。続いて、半導体層512Mの上面に素子分離絶縁層512Iを形成する。続いて、半導体層512Mの上に、図示しない絶縁層を介して、ゲート512Gを形成する。続いて、ゲート512Gの両側に、ソース512Sとドレイン512Dとを形成することで、トランジスタ532が形成される。続いて、この上に層間絶縁膜514aを形成し、さらに層間絶縁膜514bを形成する。
続いて、非空洞部となる領域において、層間絶縁膜514a、514bの一部に、トレンチ及び孔を形成する。続いて、孔に導電材料を埋め込んで、接続ピラー514c〜514eを形成する。この場合、例えば、接続ピラー514cは、1つのトランジスタ532のソース512Sに電気的に接続され、接続ピラー514dはドレイン512Dに電気的に接続される。例えば、接続ピラー514eは、別のトランジスタ532のソース512Sに電気的に接続される。続いて、トレンチに導電材料を埋め込んで、配線部514f、514gを形成する。配線部514fは、接続ピラー514c及び接続ピラー514dに電気的に接続される。配線部514gは、接続ピラー514eに電気的に接続される。続いて、層間絶縁膜514bの上に、層間絶縁膜514hを形成する。
図22(a)及び図22(b)に示すように、層間絶縁膜514hの上に、酸化シリコン(SiO2)からなる層間絶縁膜514iを、例えば、CVD(Chemical Vaper Deposition)法を用いて形成する。続いて、層間絶縁膜514iの所定の位置に孔を形成し、導電材料(例えば、金属材料)を埋め込み、上面をCMP(Chemical Mechanical Polishing)法を用いて平坦化する。これにより、配線部514fに接続された接続ピラー514jと、配線部514gに接続された接続ピラー514kと、が形成される。
図23(a)及び図23(b)に示すように、層間絶縁膜514iの空洞部570となる領域に凹部を形成し、その凹部に犠牲層514lを埋め込む。犠牲層514lは、例えば、低温で成膜できる材料を用いて形成することができる。低温で成膜できる材料は、例えば、シリコンゲルマニウム(SiGe)などである。
図24(a)及び図24(b)に示すように、層間絶縁膜514i及び犠牲層514lの上に、膜部564(70d)となる絶縁膜561bfを形成する。絶縁膜561bfは、例えば、酸化シリコン(SiO2)などを用いて形成することができる。絶縁膜561bfに複数の孔を設け、複数の孔に導電材料(例えば、金属材料)を埋め込み、接続ピラー561fa、接続ピラー562faを形成する。接続ピラー561faは、接続ピラー514kと電気的に接続され、接続ピラー562faは、接続ピラー514jと電気的に接続される。
図25(a)及び図25(b)に示すように、絶縁膜561bf、接続ピラー561fa、接続ピラー562faの上に、配線557となる導電層561fを形成する。
図26(a)及び図26(b)に示すように、導電層561fの上に、積層膜550fを形成する。
図27(a)及び図27(b)に示すように、積層膜550fを所定の形状に加工し、その上に、絶縁層565となる絶縁膜565fを形成する。絶縁膜565fは、例えば、酸化シリコン(SiO2)などを用いて形成することができる。
図28(a)及び図28(b)に示すように、絶縁膜565fの一部を除去し、導電層561fを所定の形状に加工する。これにより、配線557が形成される。このとき、導電層561fの一部は、接続ピラー562faに電気的に接続される接続ピラー562fbとなる。さらに、この上に、絶縁層566となる絶縁膜566fを形成する。
図29(a)及び図29(b)に示すように、絶縁膜566fに開口部566pを形成する。これにより、接続ピラー562fbが露出する。
図30(a)及び図30(b)に示すように、上面に、配線558となる導電層562fを形成する。導電層562fの一部は、接続ピラー562fbと電気的に接続される。
図31(a)及び図31(b)に示すように、導電層562fを所定の形状に加工する。これにより、配線558が形成される。配線558は、接続ピラー562fbと電気的に接続される。
図32(a)及び図32(b)に示すように、絶縁膜566fに所定の形状の開口部566oを形成する。開口部566oを介して、絶縁膜561bfを加工し、さらに開口部566oを介して、犠牲層514lを除去する。これにより、空洞部570が形成される。犠牲層514lの除去は、例えば、ウェットエッチング法を用いて行うことができる。
なお、固定部567をリング状とする場合には、例えば、空洞部570の上方における非空洞部の縁と、膜部564と、の間を絶縁膜で埋める。
以上の様にして圧力センサが形成される。
図33は、第3の実施形態に係る圧力センサの製造方法を例示するフローチャートである。
図33は、例えば、図21(a)〜図32(b)に関して説明した圧力センサの製造方法に係る。
図33に示すように、例えば、半導体基板531の上にトランジスタ532を形成する(ステップS110)。
例えば、図21(a)及び図21(b)に関して説明したように、トランジスタ532を形成する。
次に、半導体基板531の上に層間絶縁層を形成し、トランジスタ532の上に犠牲層514lを形成する(ステップS120)。
例えば、図22(a)〜図23(b)に関して説明したように、層間絶縁層及び犠牲層514lなどを形成する。なお、層間絶縁層には、例えば、層間絶縁膜514iが含まれる。
層間絶縁層(例えば層間絶縁膜514i)と犠牲層514lとの上に、膜部564となる絶縁膜561bfを形成する(ステップS121)。
以下の導電層561fが膜部564(70d)を兼ねる場合もある。この場合は、ステップS121は省略される。
配線557となる導電層561fを形成する(ステップS130)。
例えば、図25(a)及び図25(b)に関して説明したしたように、導電層561fを形成する。
次に、犠牲層514lの上方であって、導電層561fの上に、磁性層を含む検知部550を形成する(ステップS140)。
例えば、図26(a)〜図27(b)に関して説明したように、検知部550を形成する。
次に、検知部550の上に配線558となる導電層562fを形成する(ステップS150)。
例えば、図30(a)〜図31(b)に関して説明したように、導電層562fを形成する。
次に、埋め込み配線を形成する(ステップS160)。
例えば、層間絶縁層の中に、導電層561fと半導体基板531とを電気的に接続する配線と、導電層562fと半導体基板531とを電気的に接続する配線と、を形成する。
例えば、図21(a)、図21(b)、図22(a)、図22(b)、図24(a)、図24(b)、図27(a)及び図27(b)に関して説明したように、埋め込み配線を形成する。
なお、ステップS160は、例えば、ステップS110〜ステップS150の間、及び、ステップS150の後、の少なくともいずれかの工程において、1回、または、複数回実施することができる。
次に、犠牲層514lを除去する(ステップS170)。
例えば、図32(a)及び図32(b)に関して説明したように、犠牲層514lを除去する。
以上の様にして圧力センサが形成される。
(第4の実施形態)
本実施形態は、上記の各実施形態の圧力センサを用いたマイクロフォンに係る。
図34は、第4の実施形態に係るマイクロフォンを例示する模式的断面図である。
本実施形態に係るマイクロフォン320は、プリント基板321と、カバー323と、圧力センサ310と、を含む。プリント基板321は、例えばアンプなどの回路を含む。カバー323には、アコースティックホール325が設けられる。音329は、アコースティックホール325を通って、カバー323の内部に進入する。
圧力センサ310として、上記の各実施形態に関して説明した圧力センサのいずれか、及び、その変形が用いられる。
マイクロフォン320は、音圧に対して感応する。高感度な圧力センサ310を用いることにより、高感度なマイクロフォン320が得られる。例えば、圧力センサ310をプリント基板321の上に搭載し、電気信号線を設ける。圧力センサ310を覆うように、プリント基板321の上にカバー323を設ける。
本実施形態によれば、高感度なマイクロフォンを提供することができる。
(第5の実施形態)
本実施形態は、上記の各実施形態の圧力センサを用いた血圧センサに係る。
図35(a)及び図35(b)は、第8の実施形態に係る血圧センサを例示する模式図である。
図35(a)は、ヒトの動脈血管の上の皮膚を例示する模式的平面図である。図35(b)は、図35(a)のH1−H2線断面図である。
本実施形態においては、圧力センサ310は、血圧センサ330として応用される。この圧力センサ310には、上記の各実施形態に関して説明した圧力センサのいずれか、及び、その変形が用いられる。
これにより、小さいサイズの圧力センサで高感度な圧力検知が可能となる。圧力センサ310を動脈血管331の上の皮膚333に押し当てることで、血圧センサ330は、連続的に血圧測定を行うことができる。
本実施形態によれば、高感度な血圧センサを提供することができる。
(第6の実施形態)
本実施形態は、上記の各実施形態の圧力センサを用いたタッチパネルに係る。
図36は、第6の実施形態に係るタッチパネルを例示する模式図である。
本実施形態においては、圧力センサ310が、タッチパネル340として用いられる。この圧力センサ310には、上記の各実施形態に関して説明した圧力センサのいずれか、及び、その変形が用いられる。タッチパネル340においては、圧力センサ310が、ディスプレイの内部及びディスプレイの外部の少なくともいずれかに搭載される。
例えば、タッチパネル340は、複数の第1配線346と、複数の第2配線347と、複数の圧力センサ310と、制御部341と、を含む。
この例では、複数の第1配線346は、Y軸方向に沿って並ぶ。複数の第1配線346のそれぞれは、X軸方向に沿って延びる。複数の第2配線347は、X軸方向に沿って並ぶ。複数の第2配線347のそれぞれは、Y軸方向に沿って延びる。
複数の圧力センサ310のそれぞれは、複数の第1配線346と複数の第2配線347とのそれぞれの交差部に設けられる。圧力センサ310の1つは、検知のための検知要素310eの1つとなる。ここで、交差部は、第1配線346と第2配線347とが交差する位置及びその周辺の領域を含む。
複数の圧力センサ310のそれぞれの一端310aは、複数の第1配線346のそれぞれと接続される。複数の圧力センサ310のそれぞれの他端310bは、複数の第2配線347のそれぞれと接続される。
制御部341は、複数の第1配線346と複数の第2配線347とに接続される。
例えば、制御部341は、複数の第1配線346に接続された第1配線用回路346dと、複数の第2配線347に接続された第2配線用回路347dと、第1配線用回路346dと第2配線用回路347dとに接続された制御回路345と、を含む。
圧力センサ310は、小型で高感度な圧力センシングが可能である。そのため、高精細なタッチパネルを実現することが可能である。
上記の各実施形態に係る圧力センサは、上記の応用の他に、気圧センサ、または、タイヤの空気圧センサなどのように、様々な圧力センサデバイスに応用することができる。
実施形態によれば、高感度の歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルを提供することができる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルに含まれる支持部、膜部、検知部、検知素子、磁性層、磁性膜、及び中間層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルを基にして、当業者が適宜設計変更して実施し得る全ての歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルも、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。