JP6457614B2 - 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル - Google Patents

Description

本実施の形態は、歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルに関する。

ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いた圧力センサには、例えば、ピエゾ抵抗変化型と静電容量型とがある。一方、スピン技術を用いた圧力センサが提案されている。スピン技術を用いた圧力センサにおいては、歪に応じた抵抗変化が検知される。スピン技術を用いた圧力センサにおいて、高感度の圧力センサが望まれる。

特開２００７−１８０２０１号公報

本実施の形態に係る歪検出素子及び圧力センサは、高感度な歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネルを提供するものである。

実施の形態に係る圧力センサは、支持部と、支持部に支持された膜部と、膜部の一部の上に設けられた歪検出素子を有する。歪検出素子は、膜部の変形に応じて磁化方向を変化させる第１の磁性層と、第１の磁性層の第１の対向面に対向する第２の対向面を有する第２の磁性層と、第１の磁性層と前記第２の磁性層との間に設けられた中間層とを備える。第１の対向面の面積は、第２の対向面の面積よりも大きい。

別の実施の形態に係る歪検出素子は、変形可能な膜部の上に設けられる。また、歪検出素子は、膜部の変形に応じて磁化方向を変化させる第１の磁性層と、第１の磁性層の第１の対向面に対向する第２の対向面をそれぞれ有する複数の第２の磁性層と、第１の磁性層と第２の磁性層との間に設けられた中間層とを備える。

第１の実施の形態に係る圧力センサの動作を説明するための模式的な断面図である。 第１の実施の形態に係る歪検出素子の構成を示す模式的な斜視図である。 同歪検出素子の動作を説明するための模式的な図である。 同歪検出素子の動作を説明するための模式的な斜視図である。 同歪検出素子の動作を説明するための模式的な平面図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成を示す模式的な平面図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の製造方法を示す模式的な断面図である。 同歪検出素子の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 第２の実施の形態に係る歪検出素子の構成を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の構成を示す模式的な斜視図である。 同歪検出素子の構成例を示す模式的な平面図である。 同歪検出素子の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の他の構成例を示す模式的な斜視図である。 同歪検出素子の製造方法を示す模式的な断面図である。 同歪検出素子の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 同歪検出素子の他の製造方法を示す模式的な断面図である。 第３の実施の形態に係る圧力センサの構成を示す模式的な斜視図である。 同圧力センサの構成を示す模式的な断面図である。 同圧力センサの構成を示す模式的な平面図である。 同圧力センサの構成を説明するための模式的な斜視図である。 同圧力センサの構成を説明するためのグラフである。 同圧力センサの構成を説明するためのコンター図である。 同圧力センサの構成を示す模式的な平面図である。 同圧力センサの構成を示す模式的な回路図である。 同圧力センサの製造方法を示す模式的な斜視図である。 同圧力センサの構成例を示す模式的な斜視図である。 同圧力センサの構成例を示す機能ブロック図である。 同圧力センサの一部の構成例を示す機能ブロック図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 同圧力センサの製造方法を示す図である。 第４の実施の形態に係るマイクロフォンの構成を示す模式的な断面図である。 第５の実施の形態に係る血圧センサの構成を示す模式図である。 同血圧センサのＨ１−Ｈ２から見た模式的な断面図である。 第６の実施の形態に係るタッチパネルの構成を示す模式的な回路図である。

以下、各実施の形態について図面を参照しつつ説明する。尚、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。

［１．第１の実施の形態］
まず、図１を参照して、第１の実施の形態に係る圧力センサの動作を説明する。図１は、第１の実施の形態に係る圧力センサの動作を説明するための模式的な断面図である。

図１に示す通り、圧力センサ１００は、膜部１２０と、膜部１２０の上に設けられた歪検出素子２００を備える。膜部１２０は、外部からの圧力に応じて生じて撓む。歪検出素子２００は、膜部１２０の撓みに応じて歪み、この歪に応じて電気抵抗値を変化させる。従って、歪検出素子の電気抵抗値の変化を検出することにより、外部からの圧力が検出される。尚、圧力センサ１００Ａは、音波または超音波を検出するものであっても良い。この場合、圧力センサ１００Ａは、マイクロフォンとして機能する。

次に、図２を参照して、歪検出素子２００の構成を説明する。図２は、第１の実施の形態に係る歪検出素子の構成を示す模式的な斜視図である。以下、第１の磁性層２０１及び第２の磁性層２０２が積層された方向をＺ方向とする。また、このＺ方向に対して垂直な所定の方向をＸ方向とし、Ｚ方向及びＸ方向に垂直な方向をＹ方向とする。

図２に示す通り、本実施の形態に係る歪検出素子２００は、第１の磁性層２０１、第２の磁性層２０２、並びに、第１の磁性層２０１及び第２の磁性層２０２の間に設けられた中間層２０３を有する。歪検出素子２００に歪みが生じると、磁性層２０１及び２０２の相対的な磁化方向が変化する。これに伴い、磁性層２０１及び２０２の間の電気抵抗値が変化する。従って、この電気抵抗値の変化を検出することによって、歪検出素子２００に生じた歪を検出する事が出来る。

本実施の形態において、第１の磁性層２０１は強磁性体からなり、例えば磁化自由層として機能する。また、第２の磁性層２０２も強磁性体からなり、例えば参照層として機能する。第２の磁性層２０２は、磁化固定層であっても良いし、磁化自由層であっても良い。

図２に示す通り、第１の磁性層２０１は第２の磁性層２０２と比較して大きく形成されている。即ち、第２の磁性層２０２に対向する第１の磁性層２０１の下面は、第１の磁性層２０１に対向する第２の磁性層２０２の上面と比較して広く形成されている。換言すれば、第１の磁性層２０１のＸＹ平面における寸法は、第２の磁性層２０２のＸＹ平面における寸法と比較して大きく形成されている。

また、図２に示す通り、第１の磁性層２０１は、下面の一部において第２の磁性層２０２と対向している。これに対し、第２の磁性層２０２は、上面の全体において第１の磁性層２０１と対向している。換言すれば、第２の磁性層２０２はＸＹ平面において第１の磁性層２０１の内側に設けられる。

尚、図２に示す通り、中間層２０３のＸＹ平面における寸法は、第１の磁性層２０１のＸＹ平面における寸法と略一致する。従って、第２の磁性層２０２に対向する中間層２０３の下面は、中間層２０３に対向する第２の磁性層２０２の上面と比較して広く形成されている。

尚、図２に示す歪検出素子２００は、第１の磁性層２０１と第２の磁性層２０２を別々のエッチング工程で独立に寸法をコントロールする事が出来る。従って第１の磁性層２０１と第２の磁性層２０２の寸法の差を自由に設定できる。

次に、図３を参照し、本実施の形態に係る歪検出素子２００の動作について説明する。図３（ａ），（ｂ）及び（ｃ）は、それぞれ歪検出素子２００に引張歪が生じている状態、歪が生じていない状態及び圧縮歪が生じている状態の様子を表す模式的な斜視図である。尚、以下の説明において、歪検出素子２００の第２の磁性層２０２の磁化方向は−Ｙ方向であるものとし、歪検出素子２００に生じる歪の方向はＸ方向であるものとする。また、第２の磁性層２０２は、磁化固定層として機能するものとする。

図３（ｂ）に示す通り、本実施の形態に係る歪検出素子２００に歪が生じていない場合、第１の磁性層２０１の磁化方向と第２の磁性層２０２の磁化方向との相対的な角度は、０°よりも大きく１８０°よりも小さくすることができる。図３（ｂ）に示す例においては、第１の磁性層２０１の磁化方向は、第２の磁性層２０２の磁化方向に対して１３５°であり、歪が生じる方向に対しては４５°（１３５°）であるが、ここでの１３５°と言う角度はあくまで一例であり、他の角度とすることが可能である。以下、図３（ｂ）に示すように、歪が生じていない場合における第１の磁性層２０１の磁化方向を「初期磁化方向」と呼ぶ。尚、第１の磁性層２０１の初期磁化方向は、ハードバイアス、または、第１の磁性層２０１の形状磁気異方性などによって設定される。

ここで、図３（ａ）及び図３（ｃ）に示す通り、歪検出素子２００にＸ方向に歪が生じた場合、第１の磁性層２０１に、「逆磁歪効果」が生じ、第１の磁性層２０１と第２の磁性層２０２の磁化方向が相対的に変化する。

「逆磁歪効果」は、強磁性体の磁化方向が、歪によって変化する現象である。例えば、磁化自由層に用いられる強磁性材料が正の磁歪定数を有する場合、磁化自由層の磁化の方向は、引張歪の方向に対しては平行に近づき、圧縮歪の方向に対しては垂直に近付く。一方、磁化自由層に用いられる強磁性材料が負の磁歪定数を有する場合、同磁化の方向は、引張歪の方向に対しては垂直に近付き、圧縮歪の方向に対しては平行に近付く。

図３に示す例において、歪検出素子２００の第１の磁性層２０１には、正の磁歪定数を有する強磁性体が用いられている。従って、図３（ａ）に示す通り、第１の磁性層２０１の磁化方向は、引張歪の方向に対して平行に近付き、圧縮歪の方向に対して垂直に近付く。尚、第１の磁性層２０１の磁歪定数は、負であっても良い。

図３（ｄ）は、歪検出素子２００の電気抵抗と、歪検出素子２００に生じた歪の大きさとの関係を示す概略的なグラフである。尚、図３（ｄ）においては、引張方向の歪を正方向の歪とし、圧縮方向の歪を負方向の歪とする。

図３（ａ）及び図３（ｃ）に示す通り、第１の磁性層２０１と第２の磁性層２０２の磁化方向が相対的に変化すると、図３（ｄ）に示す通り、「磁気抵抗効果（ＭＲ効果）」によって第１の磁性層２０１と第２の磁性層２０２との間の電気抵抗値が変化する。

ＭＲ効果は、磁性層同士の間で磁化方向が相対的に変化すると、これら磁性層間の電気抵抗が変化する現象である。ＭＲ効果は、例えば、ＧＭＲ（Giant magnetoresistance）
効果、または、ＴＭＲ(Tunneling magnetoresistance)効果などを含む。

尚、第１の磁性層２０１、第２の磁性層２０２及び中間層２０３が正の磁気抵抗効果を有する場合、第１の磁性層２０１と第２の磁性層２０２との相対角度が小さい場合に電気抵抗が減少する。一方、負の磁気抵抗効果を有する場合、相対角度が小さい場合に電気抵抗が増大する。

歪検出素子２００は、例えば正の磁気抵抗効果を有する。従って、図３（ａ）に示す様に、歪検出素子２００に引張歪が生じ、第１の磁性層２０１と第２の磁性層２０２の磁化方向が１３５°から９０°に近付いた場合、図３（ｄ）に示す通り、第１の磁性層２０１と第２の磁性層２０２の間の電気抵抗は小さくなる。一方、図３（ｃ）に示す様に、歪検出素子２００に圧縮歪が生じ、第１の磁性層２０１と第２の磁性層２０２の磁化方向が１３５°から１８０°に近付いた場合、図３（ｄ）に示す通り、第１の磁性層２０１と第２の磁性層２０２の間の電気抵抗は大きくなる。尚、歪検出素子２００は、負の磁気抵抗効果を有していても良い。

ここで、図３（ｄ）に示す通り、例えば微小歪をΔε１と、歪検出素子２００に微小歪Δε１を加えた時の歪検出素子２００における抵抗変化をΔｒ２とする。更に、単位歪あたりの電気抵抗値の変化量を、ゲージファクタ（GF: Gauge Factor）と呼ぶ。高感度な歪検出素子２００を製造する場合、ゲージファクタを高くすることが望ましい。

次に、図４及び図５を参照して、歪検出素子２００の動作をより詳しく説明する。図４は歪検出素子２００の動作を説明するための模式的な斜視図、図５は歪検出素子２００の動作を説明するための模式的な平面図である。

図４及び図５は、歪検出素子２００が図３（ｃ）に示した状態である時の磁化状態を模式的に示している。即ち、図４及び図５に示す状態では、第２の磁性層２０２が−Ｙ方向に磁化されている。また、第１の磁性層２０１の大部分はＹ方向に磁化されているが、端部（４隅）における磁化方向が乱れている。

この磁化方向の乱れは、反磁界の発生に起因する。即ち、歪検出素子２００の寸法が小さい場合、第１の磁性層２０１端部における磁極の影響によって第１の磁性層２０１（磁化自由層）の内部に反磁界が発生し、当該端部における磁化方向が乱れることがある。一方、第２の磁性層２０２は、後述するように、ピニング層などで磁化方向を一方向に固着することができ、ピニング層による固着を第２の磁性層２０２の内部に発生する反磁界よりも強く設定することができる。そのため、第２の磁性層２０２を第１の磁性層２０１よりも小さい面積としても磁化の乱れは生じない。

ここで、図３（ｄ）を参照して説明した通り、第１の磁性層２０１と第２の磁性層２０２の間の電気抵抗値は、第１の磁性層２０１の磁化方向に応じて変化する。従って、磁化方向の乱れた部分が第２の磁性層２０２に対向していた場合、抵抗値から磁化方向の変化を好適に検出できず、ゲージファクタが低下してしまう場合がある。

しかしながら、図４及び図５に示す通り、本実施の形態に係る歪検出素子２００においては、第２の磁性層２０２の上面が、第１の磁性層２０１の下面のうち、磁化方向の乱れていない中央部分付近のみと対向しており、第１の磁性層２０１の下面のうち、磁化方向の乱れやすい端部とは対向していない。従って、本実施の形態に係る歪検出素子２００は、磁化方向の乱れていない第１の磁性層２０１下面の磁化方向に応じて好適に抵抗値を変化させ、小型化してもゲージファクタを損なわず、感度良く動作する。従って、高分解能且つ高感度な歪検出素子を提供する事が出来る。

尚、図４及び図５においては、第１の磁性層２０１の下面うち磁化方向の乱れた領域は、第２の磁性層２０２の上面と全く対向していない。しかしながら、例えば、磁化方向の乱れた領域の一部が第２の磁性層２０２の上面と対向していても良い。この場合においても、第１の磁性層２０１端部の磁化方向の乱れが歪検出素子２００の抵抗値に与える影響は削減される。

また、例えば第２の磁性層２０２のＸ方向またはＹ方向の寸法は、第１の磁性層２０１のＸ方向またはＹ方向の寸法に比べて０．９倍以下とすることが好ましく、０．８倍以下とすることがさらに好ましい。また、第２の磁性層２０２のＸＹ平面における面積は、第１の磁性層２０１のＸＹ平面における面積に比べて０．８１倍以下とすることが好ましく、０．６４倍以下とすることがさらに好ましい。

次に、図６〜図９を参照して、歪検出素子２００の他の構成例について説明する。図６〜図８は歪検出素子２００の他の構成例を示す模式的な斜視図であり、図９は歪検出素子２００の他の構成例を示す模式的な平面図である。尚、以下に示す各構成例に係る歪検出素子２００及び図２に示す歪検出素子２００は、お互いに組み合わせて使用する事も可能である。

図２に示す例においては、中間層２０３のＸＹ平面における寸法が、第１の磁性層２０１のＸＹ平面における寸法と略一致していた。しかしながら、図６（ａ）に示す通り、中間層２０３のＸＹ平面における寸法は、第２の磁性層２０２のＸＹ平面における寸法と略一致していても良い。この場合、即ち、中間層２０３に対向する第１の磁性層２０１の下面は、第１の磁性層２０１に対向する中間層２０３の上面と比較して広く形成される。

また、図２及び図６（ａ）に示す例において、歪検出素子２００は、第２の磁性層２０２、中間層２０３及び第１の磁性層２０１が順に積層されて構成されていた。しかしながら、図６（ｂ）及び図６（ｃ）に示す通り、歪検出素子２００は、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２が順に積層されて構成されていても良い。

また、図２及び図６（ａ）、図６（ｂ）及び図６（ｃ）に示す例において、歪検出素子２００は、第１の磁性層２０１の上方及び下方のいずれか一方に、中間層２０３を介して第２の磁性層２０２を積層して構成されていた。しかしながら、図６（ｄ）及び図（ｅ）に示す通り、第１の磁性層２０１の上方及び下方の双方に、中間層２０３を介して第２の磁性層２０２を積層して構成されていても良い。

また、図２及び図６に示す例において、第１の磁性層２０１、第２の磁性層２０２及び中間層２０３の側面は、Ｚ方向に対して略平行に形成されていた。しかしながら、例えば図７に示す通り、第１の磁性層２０１、第２の磁性層２０２及び中間層２０３の側面を連続的な斜面として形成する事も可能である。この場合、図７（ａ）及び図７（ｂ）に示す通り、歪検出素子２００をテーパ状に形成する事も可能であるし、図７（ｃ）及び図７（ｄ）に示す通り、逆テーパ状に形成する事も可能である。このようなテーパ形状は素子加工時のエッチング工程の条件を適切に選択することによって、作製することができる。尚、図７（ａ）または図７（ｃ）に示す歪検出素子２００においては、例えば図７（ｂ）または図７（ｄ）に示す通り、第１の磁性層２０１及び第２の磁性層２０２の最も大きい部分の寸法を測ることにより、第１の磁性層２０１及び第２の磁性層２０２の寸法を確認しても良いし、例えば、第１の磁性層２０１の平均的な平面寸法と第２の磁性層２０２の平均的な平面寸法の差を比較してもよい。

また、図８（ａ）及び図８（ｂ）に示す通り、第１の磁性層２０１と中間層２０３との間に、第３の磁性層２５１を介在させても良い。図８（ａ）及び図８（ｂ）に示す例においては、第２の磁性層２０２、中間層２０３及び第３の磁性層２５１のＸＹ平面における寸法が略一致しており、これらは第１の磁性層２０１のＸＹ平面における寸法よりも小さい。第３の磁性層２５１は強磁性体からなり、第１の磁性層２０１と共に磁化自由層として機能する。即ち、第３の磁性層２５１は第１の磁性層２０１と磁気結合し、第３の磁性層２５１の磁化方向は第１の磁性層２０１の中心部分付近の磁化方向と一致する。図８（ａ）及び図８（ｂ）に示すような構造を用いた場合、後述するように、磁化固定層／中間層／磁化自由層の積層構造の中で、ＭＲ効果に寄与の大きい中間層近傍の積層構造を真空中一貫成膜で製造することが可能なため、高いＭＲ変化率を得る観点において製造上好ましい。ここで、第３の磁性層２５１は第２の磁性層２０２と同様に第１の磁性層２０１よりも小さい素子寸法とされているが、相対的に寸法が大きく磁化の乱れの少ない第１の磁性層２０１の中央領域と接続して磁気結合しているため、第３の磁性層２５１の磁化の乱れも少なくすることができる。よって、本実施形態の効果を得ることができる。

また、図９（ａ）に示す通り、第１の磁性層２０１の重心と第２の磁性層２０２の重心とは、ＸＹ平面内において重ねても良い。また、図９（ａ）に示す通り、第２の磁性層２０２は、ＸＹ平面内において第１の磁性層２０１の内部に収めても良い。このような態様は、前述したとおり、第１の磁性層２０１と第２の磁性層２０２が重なる領域に含まれる第１の磁性層２０１の端部における磁化の乱れた領域を減らす観点で好ましく、ひいては高ゲージファクタを得る観点で好ましい。

ただし、図９（ｂ）に示す通り、第１の磁性層２０１の重心と第２の磁性層２０２の重心とＸＹ平面内においてずらしても良い。また、図９（ｂ）に示す通り、第２の磁性層２０２は、ＸＹ平面内において第１の磁性層２０１からはみ出していても良い。このような態様においても、前述したとおり、第１の磁性層２０１と第２の磁性層２０２が重なる領域に含まれる第１の磁性層２０１の端部における磁化の乱れた領域を減らす効果は得ることができる。

また、図９（ａ）及び図９（ｂ）に示す通り、第１の磁性層２０１のＸＹ平面における形状は略正方形としても良いし、図９（ｃ）及び図９（ｄ）に示す通り、Ｘ方向の寸法及びＹ方向の寸法に差を有する略長方形状とし、形状磁気異方性を持たせても良い。同様に、図９（ａ）及び図９（ｃ）に示す通り、第２の磁性層２０２のＸＹ平面における形状は略正方形としても良いし、図９（ｂ）及び図９（ｄ）に示す通り、Ｘ方向の寸法及びＹ方向の寸法に差を有する略長方形状とし、形状磁気異方性を持たせても良い。

第１の磁性層２０１及び第２の磁性層２０２の少なくとも一方がＸＹ平面において略長方形状に形成された場合、長軸方向が磁化容易方向となる。従って、例えばハードバイアスを用いることなく第１の磁性層２０１の初期磁化方向を設定する事が可能となり、歪検出素子２００の製造コストを削減する事が出来る。

また、図９（ｅ）及び図９（ｆ）に示す通り、第１の磁性層２０１のＸＹ平面における形状は略円状としても良いし、図９（ｇ）に示す通り、長円状（楕円状）とし、形状磁気異方性を持たせても良い。また、図９（ｆ）に示す通り、第２の磁性層２０２のＸＹ平面における形状は略円状としても良い。更に、図９（ｅ），図９（ｆ）及び図９（ｇ）に示す通り、これら第１の磁性層２０１及び第２の磁性層２０２は、適宜組み合わせて使用する事が出来る。第１の磁性層２０１および第２の磁性層２０２の平面形状は任意である。

次に、図１０〜図１７を参照して、本実施の形態に係る歪検出素子２００の構成例について説明する。尚、以下において、「材料Ａ／材料Ｂ」の記載は、材料Ａの層の上に、材料Ｂの層が設けられている状態を示す。

図１０は、歪検出素子２００の一の構成例２００Ａを示す模式的な斜視図である。図１０に示す通り、歪検出素子２００Ａは、下部電極２０４と、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１と、上部電極２１２とを順に積層してなる。第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図１０に示す歪検出素子２００Ａの第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状は、図２に示す構造と同様である。図１０に示す歪検出素子２００Ａにおいても、図６（ａ）、図７（ｃ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第２磁化固定層２０７には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。磁気結合層２０８には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第１磁化固定層２０９には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

下部電極２０４及び上部電極２１２には、例えば、アルミニウム（Ａｌ）、アルミニウム銅合金（Ａｌ−Ｃｕ）、銅（Ｃｕ）、銀（Ａｇ）、及び、金（Ａｕ）の少なくともいずれかが用いられる。第１電極及び第２電極として、このような電気抵抗が比較的小さい材料を用いることで、歪検出素子２００Ａに効率的に電流を流すことができる。下部電極２０４及び上部電極２１２には、非磁性材料を用いることができる。

下部電極２０４及び上部電極２１２は、例えば、下部電極２０４及び上部電極２１２用の下地層（図示せず）と、下部電極２０４及び上部電極２１２用のキャップ層（図示せず）と、それらの間に設けられた、Ａｌ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇ、及び、Ａｕの少なくともいずれかの層と、を含んでもよい。例えば、下部電極２０４及び上部電極２１２には、タンタル（Ｔａ）／銅（Ｃｕ）／タンタル（Ｔａ）などが用いられる。下部電極２０４及び上部電極２１２の下地層としてＴａを用いることで、例えば、基板２１０と下部電極２０４及び上部電極２１２との密着性が向上する。下部電極２０４及び上部電極２１２用の下地層として、チタン（Ｔｉ）、または、窒化チタン（ＴｉＮ）などを用いてもよい。

下部電極２０４及び上部電極２１２のキャップ層としてＴａを用いることで、そのキャップ層の下の銅（Ｃｕ）などの酸化を防ぐことができる。下部電極２０４及び上部電極２１２用のキャップ層として、チタン（Ｔｉ）、または、窒化チタン（ＴｉＮ）などを用いてもよい。

下地層２０５には、例えば、バッファ層（図示せず）と、シード層（図示せず）と、を含む積層構造を用いることができる。このバッファ層は、例えば、下部電極２０４や膜部１２０等の表面の荒れを緩和し、このバッファ層の上に積層される層の結晶性を改善する。バッファ層として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、バナジウム（Ｖ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかが用いられる。バッファ層として、これらの材料から選択された少なくとも１つの材料を含む合金を用いてもよい。

下地層２０５のうちのバッファ層の厚さは、１ｎｍ以上１０ｎｍ以下が好ましい。バッファ層の厚さは、１ｎｍ以上５ｎｍ以下がより好ましい。バッファ層の厚さが薄すぎると、バッファ効果が失われる。バッファ層の厚さが厚すぎると、歪検出素子２００の厚さが過度に厚くなる。バッファ層の上にシード層が形成され、そのシード層がバッファ効果を有することができる。この場合、バッファ層は省略してもよい。バッファ層には、例えば、３ｎｍの厚さのＴａ層が用いられる。

下地層２０５のうちのシード層は、このシード層の上に積層される層の結晶配向を制御する。このシード層は、このシード層の上に積層される層の結晶粒径を制御する。このシード層として、ｆｃｃ構造（face-centered cubic structure：面心立方格子構造）、ｈ
ｃｐ構造（hexagonal close-packed structure：六方最密格子構造）またはｂｃｃ構造（body-centered cubic structure：体心立方格子構造）の金属等が用いられる。

下地層２０５のうちのシード層として、ｈｃｐ構造のルテニウム（Ｒｕ）、または、ｆｃｃ構造のＮｉＦｅ、または、ｆｃｃ構造のＣｕを用いることにより、例えば、シード層の上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。シード層には、例えば、２ｎｍの厚さのＣｕ層、または、２ｎｍの厚さのＲｕ層が用いられる。シード層の上に形成される層の結晶配向性を高める場合には、シード層の厚さは、１ｎｍ以上５ｎｍ以下が好ましい。シード層の厚さは、１ｎｍ以上３ｎｍ以下がより好ましい。これにより、結晶配向を向上させるシード層としての機能が十分に発揮される。

一方、例えば、シード層の上に形成される層を結晶配向させる必要がない場合（例えば、アモルファスの磁化自由層を形成する場合など）には、シード層は省略してもよい。シード層としては、例えば、２ｎｍの厚さのＣｕ層が用いられる。

ピニング層２０６は、例えば、ピニング層２０６の上に形成される第２磁化固定層２０７（強磁性層）に、一方向異方性（unidirectional anisotropy）を付与して、第２磁化
固定層２０７の磁化を固定する。ピニング層２０６には、例えば、反強磁性層が用いられる。ピニング層２０６には、例えば、Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｒｕ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ−Ｒｈ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎ、Ｃｒ−Ｍｎ−ＰｔおよびＮｉ−Ｏよりなる群から選択された少なくともいずれかが用いられる。Ｉｒ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｒｕ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ−Ｒｈ−Ｍｎ、Ｆｅ−Ｍｎ、Ｎｉ−Ｍｎ、Ｃｒ−Ｍｎ−ＰｔおよびＮｉ−Ｏにさらに添加元素を加えた合金を用いても良い。十分な強さの一方向異方性を付与するために、ピニング層２０６の厚さは適切に設定される。

ピニング層２０６に接する強磁性層の磁化の固定を行うためには、磁場印加中での熱処理が行われる。熱処理時に印加されている磁場の方向にピニング層２０６に接する強磁性層の磁化が固定される。アニール温度は、例えば、ピニング層２０６に用いられる反強磁性材料の磁化固着温度以上とする。また、Ｍｎを含む反強磁性層を用いる場合、ピニング層２０６以外の層にＭｎが拡散してＭＲ変化率を低減する場合がある。よってＭｎの拡散が起こる温度以下に設定することが望ましい。例えば２００度（℃）以上、５００度（℃）以下とすることができる。好ましくは、２５０度（℃）以上、４００度（℃）以下とすることができる。

ピニング層２０６として、ＰｔＭｎまたはＰｄＰｔＭｎが用いられる場合には、ピニング層２０６の厚さは、８ｎｍ以上２０ｎｍ以下が好ましい。ピニング層２０６の厚さは、１０ｎｍ以上１５ｎｍ以下がより好ましい。ピニング層２０６としてＩｒＭｎを用いる場合には、ピニング層２０６としてＰｔＭｎを用いる場合よりも薄い厚さで、一方向異方性を付与することができる。この場合には、ピニング層２０６の厚さは、４ｎｍ以上１８ｎｍ以下が好ましい。ピニング層２０６の厚さは、５ｎｍ以上１５ｎｍ以下がより好ましい。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒ_２２Ｍｎ_７８層が用いられる。

ピニング層２０６として、ハード磁性層を用いてもよい。ハード磁性層として、例えば、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高いハード磁性材料が用いられる。また、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄにさらに添加元素を加えた合金を用いても良い。例えば、ＣｏＰｔ（Ｃｏの比率は、５０％以上８５％以下）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘは、５０ａｔ．％以上８５ａｔ．％以下であり、ｙは、０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は、４０ａｔ．％以上６０ａｔ．％以下）などを用いてもよい。

第２磁化固定層２０７には、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘは、０ａｔ．％以上１００ａｔ．％以下）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘは、０ａｔ．％以上１００ａｔ．％以下）、または、これらに非磁性元素を添加した材料が用いられる。第２磁化固定層２０７として、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくともいずれかが用いられる。第２磁化固定層２０７として、これらの材料から選択された少なくとも１つの材料を含む合金を用いても良い。第２磁化固定層２０７として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金（ｘは、０ａｔ．％以上１００ａｔ．％以下であり、ｙは、０％以上３０％以下）を用いることもできる。第２磁化固定層２０７として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙのアモルファス合金を用いることで、歪検出素子のサイズが小さい場合にも、歪検出素子２００Ａの特性のばらつきを抑えることができる。

第２磁化固定層２０７の厚さは、例えば、１．５ｎｍ以上５ｎｍ以下が好ましい。これにより、例えば、ピニング層２０６による一方向異方性磁界の強度をより強くすることができる。例えば、第２磁化固定層２０７の上に形成される磁気結合層を介して、第２磁化固定層２０７と第１磁化固定層２０９との間の反強磁性結合磁界の強度をより強くすることができる。例えば、第２磁化固定層２０７の磁気膜厚（飽和磁化Ｂｓと厚さｔとの積（Ｂｓ・ｔ））は、第１磁化固定層２０９の磁気膜厚と、実質的に等しいことが好ましい。

薄膜でのＣｏ_４０Ｆｅ_４０Ｂ_２０の飽和磁化は、約１．９Ｔ（テスラ）である。例えば、第１磁化固定層２０９として、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層を用いると、第１磁化固定層２０９の磁気膜厚は、１．９Ｔ×３ｎｍであり、５．７Ｔｎｍとなる。一方、Ｃｏ_７５Ｆｅ_２５の飽和磁化は、約２．１Ｔである。上記と等しい磁気膜厚が得られる第２磁化固定層２０７の厚さは、５．７Ｔｎｍ／２．１Ｔであり、２．７ｎｍとなる。この場合、第２磁化固定層２０７には、約２．７ｎｍの厚さのＣｏ_７５Ｆｅ_２５層を用いることが好ましい。第２磁化固定層２０７として、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。

歪検出素子２００Ａにおいては、第２磁化固定層２０７と磁気結合層２０８と第１磁化固定層２０９とにより、シンセティックピン構造が用いられている。その代わりに、１層の磁化固定層からなるシングルピン構造を用いても良い。シングルピン構造を用いる場合には、磁化固定層として、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。シングルピン構造の磁化固定層に用いる強磁性層として、上述した第２磁化固定層２０７の材料と同じ材料を用いても良い。

磁気結合層２０８は、第２磁化固定層２０７と第１磁化固定層２０９との間において、反強磁性結合を生じさせる。磁気結合層２０８は、シンセティックピン構造を形成する。磁気結合層２０８として、例えば、Ｒｕが用いられる。磁気結合層２０８の厚さは、例えば、０．８ｎｍ以上１ｎｍ以下であることが好ましい。第２磁化固定層２０７と第１磁化固定層２０９との間に十分な反強磁性結合を生じさせる材料であれば、磁気結合層２０８としてＲｕ以外の材料を用いても良い。磁気結合層２０８の厚さは、ＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合のセカンドピーク（２ｎｄピーク）に対応する０．８ｎｍ
以上１ｎｍ以下の厚さに設定することができる。さらに、磁気結合層２０８の厚さは、ＲＫＫＹ結合のファーストピーク（１ｓｔピーク）に対応する０．３ｎｍ以上０．６ｎｍ以下の厚さに設定しても良い。磁気結合層２０８として、例えば、０．９ｎｍの厚さのＲｕが用いられる。これにより、高信頼性の結合がより安定して得られる。

第１磁化固定層２０９に用いられる磁性層は、ＭＲ効果に直接的に寄与する。第１磁化固定層２０９として、例えば、Ｃｏ−Ｆｅ−Ｂ合金が用いられる。具体的には、第１磁化固定層２０９として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金（ｘは、０％以上１００％以下であり、ｙは、０％以上３０％以下）を用いることもできる。第１磁化固定層２０９として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙのアモルファス合金を用いた場合には、例えば、歪検出素子２００のサイズが小さい場合においても、結晶粒に起因した素子間のばらつきを抑えることができる。

第１磁化固定層２０９の上に形成される層（例えばトンネル絶縁層（図示せず））を平坦化することができる。トンネル絶縁層の平坦化により、トンネル絶縁層の欠陥密度を減らすことができる。これにより、より低い面積抵抗で、より大きいＭＲ変化率が得られる。例えば、トンネル絶縁層の材料としてＭｇＯを用いる場合には、第１磁化固定層２０９として、（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙのアモルファス合金を用いることで、トンネル絶縁層の上に形成されるＭｇＯ層の（１００）配向性を強めることができる。ＭｇＯ層の（１００）配向性をより高くすることで、より大きいＭＲ変化率が得られる。（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金は、アニール時にＭｇＯ層の（１００）面をテンプレートとして結晶化する。このため、ＭｇＯと（Ｃｏ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｂ_ｙ合金との良好な結晶整合が得られる。良好な結晶整合を得ることで、より大きいＭＲ変化率が得られる。
第１磁化固定層２０９として、Ｃｏ−Ｆｅ−Ｂ合金以外に、例えば、Ｆｅ−Ｃｏ合金を用いてもよい。

第１磁化固定層２０９がより厚いと、より大きなＭＲ変化率が得られる。より大きな固定磁界を得るためには、第１磁化固定層２０９は、薄いほうが好ましい。ＭＲ変化率と固定磁界との間には、第１磁化固定層２０９の厚さにおいてトレードオフの関係が存在する。第１磁化固定層２０９としてＣｏ−Ｆｅ−Ｂ合金を用いる場合には、第１磁化固定層２０９の厚さは、１．５ｎｍ以上５ｎｍ以下が好ましい。第１磁化固定層２０９の厚さは、２．０ｎｍ以上４ｎｍ以下がより好ましい。

第１磁化固定層２０９には、上述した材料の他に、ｆｃｃ構造のＣｏ_９０Ｆｅ_１０合金、または、ｈｃｐ構造のＣｏ、または、ｈｃｐ構造のＣｏ合金が用いられる。第１磁化固定層として、例えば、Ｃｏ、Ｆｅ及びＮｉよりなる群から選択された少なくとも１つが用いられる。第１磁化固定層として、これらの材料から選択された少なくとも１つの材料を含む合金が用いられる。第１磁化固定層２０９として、ｂｃｃ構造のＦｅＣｏ合金材料、５０％以上のコバルト組成を含むＣｏ合金、または、５０％以上のＮｉ組成の材料（Ｎｉ合金）を用いることで、例えば、より大きなＭＲ変化率が得られる。

第１磁化固定層２０９として、例えば、Ｃｏ_２ＭｎＧｅ、Ｃｏ_２ＦｅＧｅ、Ｃｏ_２ＭｎＳｉ、Ｃｏ_２ＦｅＳｉ、Ｃｏ_２ＭｎＡｌ、Ｃｏ_２ＦｅＡｌ、Ｃｏ_２ＭｎＧａ_０．５Ｇｅ_０．５、及び、Ｃｏ_２ＦｅＧａ_０．５Ｇｅ_０．５などのホイスラー磁性合金層を用いることもできる。例えば、第１磁化固定層２０９として、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。

中間層２０３は、例えば、第１の磁性層２０１と第２の磁性層２０２との磁気的な結合を分断する。中間層２０３には、例えば、金属または絶縁体または半導体が用いられる。この金属としては、例えば、Ｃｕ、ＡｕまたはＡｇ等が用いられる。中間層２０３として金属を用いる場合、中間層の厚さは、例えば、１ｎｍ以上７ｎｍ以下程度である。この絶縁体または半導体としては、例えば、マグネシウム酸化物（ＭｇＯ等）、アルミニウム酸化物（Ａｌ２Ｏ３等）、チタン酸化物（ＴｉＯ等）、亜鉛酸化物（ＺｎＯ等）、または、ガリウム酸化物（Ｇａ−Ｏ）などが用いられる。中間層２０３として絶縁体または半導体を用いる場合は、中間層２０３の厚さは、例えば０．６ｎｍ以上２．５ｎｍ以下程度である。中間層２０３として、例えば、ＣＣＰ（Current-Confined-Path）スペーサ層を用い
てもよい。スペーサ層としてＣＣＰスペーサ層を用いる場合には、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）の絶縁層中に銅（Ｃｕ）メタルパスが形成された構造が用いられる。例えば、中間層として、１．６ｎｍの厚さのＭｇＯ層が用いられる。

磁化自由層２１０には、強磁性体材料が用いられる。磁化自由層２１０には、例えば、Ｆｅ、Ｃｏ、Ｎｉを含む強磁性体材料を用いることができる。磁化自由層２１０の材料として、例えばＦｅＣｏ合金、ＮｉＦｅ合金等が用いられる。さらに、磁化自由層２１０には、Ｃｏ−Ｆｅ−Ｂ合金、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金、λｓ（磁歪定数）が大きいＦｅ−Ｇａ合金、Ｆｅ−Ｃｏ−Ｇａ合金、Ｔｂ−Ｍ−Ｆｅ合金、Ｔｂ−Ｍ１−Ｆｅ−Ｍ２合金、Ｆｅ−Ｍ３−Ｍ４−Ｂ合金、Ｎｉ、Ｆｅ−Ａｌ、または、フェライト等が用いられる。前述したＴｂ−Ｍ−Ｆｅ合金において、Ｍは、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ及びＥｒよりなる群から選択された少なくとも１つである。前述したＴｂ−Ｍ１−Ｆｅ−Ｍ２合金において、Ｍ１は、Ｓｍ、Ｅｕ、Ｇｄ、Ｄｙ、Ｈｏ及びＥｒよりなる群から選択された少なくとも１つである。Ｍ２は、Ｔｉ、Ｃｒ、Ｍｎ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つである。前述したＦｅ−Ｍ３−Ｍ４−Ｂ合金において、Ｍ３は、Ｔｉ、Ｃｒ、Ｍｎ、Ｃｏ、Ｃｕ、Ｎｂ、Ｍｏ、Ｗ及びＴａよりなる群から選択された少なくとも１つである。Ｍ４は、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｔｂ、Ｄｙ及びＥｒよりなる群から選択された少なくとも１つである。前述したフェライトとしては、Ｆｅ_３Ｏ_４、（ＦｅＣｏ）_３Ｏ_４などが挙げられる。磁化自由層２１０の厚さは、例えば２ｎｍ以上である。

磁化自由層２１０には、ホウ素を含有した磁性材料が用いられてよい。磁化自由層２１０には、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択される少なくとも一つの元素と、ホウ素（Ｂ）と、を含む合金が用いられてもよい。例えば、Ｃｏ−Ｆｅ−Ｂ合金やＦｅ−Ｂ合金を用いることができる。例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０合金を用いることができる。磁化自由層２１０に、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択される少なくとも一つの元素と、ホウ素（Ｂ）と、を含む合金を用いる場合、高磁歪を促進する元素として、Ｇａ、Ａｌ、Ｓｉ、または、Ｗなどを添加してもよい。例えば、Ｆｅ−Ｇａ−Ｂ合金、Ｆｅ−Ｃｏ−Ｇａ−Ｂ合金、または、Ｆｅ−Ｃｏ−Ｓｉ−Ｂ合金を用いてもよい。このようなホウ素を含有する磁性材料を用いることで磁化自由層２１０の保磁力（Ｈｃ）が低くなり、歪に対する磁化方向の変化が容易となる。これにより、高い歪感度を得ることができる。

磁化自由層２１０におけるホウ素濃度（例えば、ホウ素の組成比）は、５ａｔ．％（原子パーセント）以上が好ましい。これにより、アモルファス構造が得易くなる。磁化自由層におけるホウ素濃度は、３５ａｔ．％以下が好ましい。ホウ素濃度が高すぎると、例えば、磁歪定数が減少する。磁化自由層におけるホウ素濃度は、例えば、５ａｔ．％以上３５ａｔ．％以下が好ましく、１０ａｔ．％以上３０ａｔ．％以下がさらに好ましい。

磁化自由層２１０の磁性層の一部に、Ｆｅ_１−ｙＢ_ｙ（０＜ｙ≦０．３）、または（Ｆｅ_ａＸ_１−ａ）_１−ｙＢ_ｙ（Ｘ＝ＣｏまたはＮｉ、０．８≦ａ＜１、０＜ｙ≦０．３）用いる場合、大きい磁歪定数λと低い保磁力を両立することが容易となるため、高いゲージファクタを得る観点で特に好ましい。例えば、磁化自由層２１０として、Ｆｅ_８０Ｂ_２０（４ｎｍ）を用いることができる。磁化自由層として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（０．５ｎｍ）／Ｆｅ_８０Ｂ_２０（４ｎｍ）を用いることができる。

磁化自由層２１０は、多層構造を有してもよい。中間層２０３としてＭｇＯのトンネル絶縁層を用いる場合には、磁化自由層２１０のうちの中間層２０３に接する部分には、Ｃｏ−Ｆｅ−Ｂ合金の層を設けることが好ましい。これにより、高い磁気抵抗効果が得られる。この場合、中間層２０３の上には、Ｃｏ−Ｆｅ−Ｂ合金の層が設けられ、そのＣｏ−Ｆｅ−Ｂ合金の層の上には、磁歪定数の大きい他の磁性材料が設けられる。磁化自由層２１０が多層構造を有する場合、磁化自由層２１０には、例えば、Ｃｏ−Ｆｅ−Ｂ（２ｎｍ）／Ｆｅ−Ｃｏ−Ｓｉ−Ｂ（４ｎｍ）などが用いられる。

キャップ層２１１は、キャップ層２１１の下に設けられる層を保護する。キャップ層２１１には、例えば、複数の金属層が用いられる。キャップ層２１１には、例えば、Ｔａ層とＲｕ層との２層構造（Ｔａ／Ｒｕ）が用いられる。このＴａ層の厚さは、例えば１ｎｍであり、このＲｕ層の厚さは、例えば５ｎｍである。キャップ層２１１として、Ｔａ層やＲｕ層の代わりに他の金属層を設けてもよい。キャップ層２１１の構成は、任意である。例えば、キャップ層２１１として、非磁性材料を用いることができる。キャップ層２１１の下に設けられる層を保護可能なものであれば、キャップ層２１１として、他の材料を用いても良い。

磁化自由層２１０にホウ素を含有する磁性材料を用いる場合、ホウ素の拡散を防ぐために、図示しない酸化物材料や窒化物材料の拡散防止層を磁化自由層２１０とキャップ層２１１との間に設けても良い。酸化物層または窒化物層からなる拡散防止層を用いることにより、磁化自由層２１０に含まれるホウ素の拡散を抑制し、磁化自由層２１０のアモルファス構造を保つことができる。拡散防止層に用いる酸化物材料や窒化物材料として、具体的には、Ｍｇ、Ａｌ、Ｓｉ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｓｎ、Ｃｄ、Ｇａなどの元素を含む酸化物材料や窒化物材料を用いることができる。ここで、拡散防止層は、磁気抵抗効果には寄与しない層のため、その面積抵抗は低いほうが好ましい。例えば、拡散防止層の面積抵抗は、磁気抵抗効果に寄与する中間層の面積抵抗よりも低く設定することが好ましい。拡散防止層の面積抵抗を下げる観点では、バリアハイトの低いＭｇ、Ｔｉ、Ｖ、Ｚｎ、Ｓｎ、Ｃｄ、Ｇａの酸化物または窒化物が好ましい。ホウ素の拡散を抑制する機能としては、より化学結合の強い酸化物のほうが好ましい。例えば、１．５ｎｍのＭｇＯを用いることができる。また、酸窒化物は酸化物か窒化物のいずれかと見なすことができる。

拡散防止層に酸化物材料、窒化物材料を用いる場合、拡散防止層の膜厚は、ホウ素の拡散防止機能を十分に発揮する観点で０．５ｎｍ以上が好ましく、面積抵抗を低くする観点で５ｎｍ以下が好ましい。つまり、拡散防止層の膜厚は、０．５ｎｍ以上５ｎｍ以下が好ましく、１ｎｍ以上３ｎｍ以下が好ましい。

拡散防止層として、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）及びアルミニウム（Ａｌ）よりなる群から選択された少なくともいずれかを用いることができる。拡散防止層として、これらの軽元素を含む材料を用いることができる。これらの軽元素は、ホウ素と結合して化合物を生成する。拡散防止層と磁化自由層２１０との界面を含む部分に、例えば、Ｍｇ−Ｂ化合物、Ａｌ−Ｂ化合物、及び、Ｓｉ−Ｂ化合物の少なくともいずれかが形成される。これらの化合物が、ホウ素の拡散を抑制する。

拡散防止層と磁化自由層２１０との間に他の金属層などが挿入されていてもよい。ただし、拡散防止層と磁化自由層２１０との距離が離れすぎていると、その間でホウ素が拡散して磁化自由層２１０中のホウ素濃度が下がってしまうため、拡散防止層と磁化自由層２１０との間の距離は、１０ｎｍ以下が好ましく３ｎｍ以下がさらに好ましい。

図１１は、歪検出素子２００の他の構成例２００Ｂを示す模式的な斜視図である。歪検出素子２００Ｂは、歪検出素子２００Ａと異なり、中間層２０３と第１の磁性層２０１との間に、第３の磁性層２５１を有してなる。即ち、図１１に示す通り、歪検出素子２００Ｂは、下部電極２０４と、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）と、第１磁化自由層２４２（第１の磁性層２０１）と、キャップ層２１１と、上部電極２１２とを順に積層してなる。第１磁化固定層２０９は、第２の磁性層２０２に相当する。第２磁化自由層２４１は、第３の磁性層２５１に相当する。第１磁化自由層２４２は、第１の磁性層２０１に相当する。また、図１１に示す歪検出素子２００Ｂの第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、第２磁化自由層２４１（第３の磁性層２５１）、第１磁化自由層２４２（第１の磁性層２０１）の平面形状は、図８（ａ）に示す構造と同様である。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第２磁化固定層２０７には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。磁気結合層２０８には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第１磁化固定層２０９には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。第２磁化自由層２４１には、例えば、１．５ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。第１磁化自由層２４２には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

図１１に示す歪検出素子２００Ｂにおいては、第２磁化自由層２４１の平面寸法が、第１磁化固定層２０９と同様である。ここで、第２磁化自由層２４１は第１磁化自由層２４２と磁気結合し、磁化自由層として機能させることができる。ここで、第２磁化自由層２４１は第１磁化固定層２０９と同様に第１磁化自由層２４２よりも小さい素子寸法とされているが、相対的に寸法が大きく磁化の乱れの少ない第１の磁性層２４２の中央領域と接続して磁気結合しているため、第２磁化自由層２４１の磁化の乱れも少なくすることができる。よって、本実施形態の効果を得ることができる。図１１に示す歪検出素子２００Ｂを用いた場合、後述するように、磁化固定層／中間層／磁化自由層の積層構造の中で、ＭＲ効果に寄与の大きい中間層２０３近傍の積層構造を真空中で一貫して製造することが可能なため、高いＭＲ変化率を得る観点において好ましい。

ここで、第２磁化自由層２４１に用いる材料は、前述した磁化自由層２１０（図１０）に用いる材料と同様のものを用いることができる。第２磁化自由層２４１の膜厚は、厚くしすぎると、第１磁化自由層２４２との磁気結合による磁化の乱れの低減効果が弱まるため、４ｎｍ以下とすることが好ましく、２ｎｍ以下とすることがさらに好ましい。また、第１磁化自由層２４２に用いる材料は、前述した磁化自由層２１０（図１０）に用いる材料と同様のものを用いることができる。その他の各層の材料は、歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図１２は、歪検出素子２００Ａの構成例を示す模式的な斜視図である。図１２に例示したように、歪検出素子２００Ａは、下部電極２０４と上部電極２１２との間に充填された絶縁層（絶縁部分）２１３を備えていても良い。

絶縁層２１３には、例えば、アルミニウム酸化物（例えば、Ａｌ_２Ｏ_３）、または、シリコン酸化物（例えば、ＳｉＯ_２）などを用いることができる。絶縁層２１３により、歪検出素子２００Ａのリーク電流を抑制することができる。

図１３は、歪検出素子２００Ａの他の構成例を示す模式的な斜視図である。図１３に例示したように、歪検出素子２００Ａは、下部電極２０４と上部電極２１２との間に、互いに離間して設けられた２つのハードバイアス層（ハードバイアス部分）２１４と、下部電極２０４、上部電極２１２及びハードバイアス層２１４の間に充填された絶縁層２１３を備えていても良い。

ハードバイアス層２１４は、ハードバイアス層２１４の磁化により、磁化自由層２１０（第１の磁性層２０１）の磁化方向を所望の方向に設定する。ハードバイアス層２１４により、外部からの圧力が膜部に印加されていない状態において、磁化自由層２１０（第１の磁性層２０１）の磁化方向を所望の方向に設定できる。

ハードバイアス層２１４には、例えば、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高いハード磁性材料が用いられる。また、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄにさらに添加元素を加えた合金を用いても良い。例えば、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘは５０ａｔ．％以上８５ａｔ．％以下、ｙは０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下）などが用いられてもよい。このような材料を用いる場合、ハードバイアス層２１４の磁化の方向は、ハードバイアス層２１４の保磁力よりも大きい外部磁界を加えることで、外部磁界を加えた方向に設定（固定）することができる。ハードバイアス層２１４の厚さ（例えば、下部電極２０４から上部電極に向かう方向に沿った長さ）は、例えば５ｎｍ以上５０ｎｍ以下である。

下部電極２０４と上部電極２１２の間に絶縁層２１３を配置する場合、絶縁層２１３の材料として、ＳｉＯ_ｘやＡｌＯ_ｘを用いることができる。さらに、絶縁層２１３とハードバイアス層２１４の間に、図示しない下地層を設けてもよい。ハードバイアス層２１４にＣｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高いハード磁性材料を用いる場合には、ハードバイアス層２１４用の下地層の材料として、ＣｒやＦｅ−Ｃｏなどを用いることができる。上記のハードバイアス層２１４は、後述するいずれの歪検出素子にも適用できる。

ハードバイアス層２１４は、図示しないハードバイアス層用ピニング層に積層された構造を有していてもよい。この場合、ハードバイアス層２１４とハードバイアス層用ピニング層の交換結合により、ハードバイアス層２１４の磁化の方向を設定（固定）できる。この場合、ハードバイアス層２１４には、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金からなる強磁性材料を用いることができる。この場合、ハードバイアス層２１４には、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘは０ａｔ．％以上１００ａｔ．％以下）、または、これらに非磁性元素を添加した材料が用いることができる。ハードバイアス層２１４として、前述した第１磁化固定層２０９と同様の材料を用いることができる。また、ハードバイアス層用ピニング層には、前述した歪検出素子２００Ａ中のピニング層２０６と同様の材料を用いることができる。また、ハードバイアス層用ピニング層を設ける場合、下地層２０５に用いる材料と同様の下地層をハードバイアス層用ピニング層の下に設けても良い。また、ハードバイアス層用ピニング層は、ハードバイアス層の下部に設けても良いし、上部に設けても良い。この場合のハードバイアス層２１４の磁化方向は、ピニング層２０６と同様に、磁界中熱処理により決定することができる。

上記のハードバイアス層２１４及び絶縁層２１３は、本実施の形態に記載する歪検出素子２００Ａのいずれにも適用できる。また、上述したようなハードバイアス層２１４とハードバイアス層用ピニング層の積層構造を用いた場合、瞬間的に大きい外部磁界がハードバイアス層２１４に加わった場合においても、ハードバイアス層２１４の磁化の向きを容易に保持することが出来る。

図１４は、歪検出素子２００の他の構成例２００Ｃを示す模式的な斜視図である。歪検出素子２００Ｃは、歪検出素子２００Ａと異なり、トップスピンバルブ型の構造を有している。即ち、図１４に示す通り、歪検出素子２００Ｃは、下部電極２０４と、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１と、上部電極２１２とを順に積層してなる。第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図１４に示す歪検出素子２００Ｃの第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状は、図６（ｃ）に示す構造と同様である。図１４に示す歪検出素子２００Ｃにおいても、図６（ｂ）、図７（ａ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、図８（ｂ）に示す様な第３の磁性層２５１を加えた構造を用いても良い。

下地層２０５には、例えば、Ｔａ／Ｃｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍである。このＣｕ層の厚さは、例えば、５ｎｍである。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。第１磁化固定層２０９には、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｆｅ_５０Ｃｏ_５０が用いられる。このＣｏ_４０Ｆｅ_４０Ｂ_２０層の厚さは、例えば２ｎｍである。このＦｅ_５０Ｃｏ_５０層の厚さは、例えば１ｎｍである。磁気結合層２０８には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第２磁化固定層２０７には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

前述したボトムスピンバルブ型の歪検出素子２００Ａにおいては、第１磁化固定層２０９（第２の磁性層２０２）が磁化自由層２１０（第１の磁性層２０１）よりも下（−Ｚ軸方向）に形成されている。これに対し、トップスピンバルブ型の歪検出素子２００Ｃにおいては、第１磁化固定層２０９（第２の磁性層２０２）が磁化自由層２１０（第１の磁性層２０１）よりも上（＋Ｚ軸方向）に形成されている。従って、歪検出素子２００Ｃに含まれる各層の材料は、歪検出素子２００Ａに含まれる各層の材料を上下反転させて用いることができる。また、上述した拡散防止層を、歪検出素子２００Ｃの下地層２０５と磁化自由層２１０の間に設けることができる。

図１５は、歪検出素子２００の他の構成例２００Ｄを示す模式的な斜視図である。歪検出素子２００Ｄは、単一の磁化固定層を用いたシングルピン構造が適用されている。即ち、図１５に示す通り、歪検出素子２００Ｄは、下部電極２０４と、下地層２０５と、ピニング層２０６と、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図１５に示す歪検出素子２００Ｄの第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状は、図２に示す構造と同様である。図１５に示す歪検出素子２００Ｄにおいても、図６（ａ）、図７（ｃ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、図８（ａ）に示す様な第３の磁性層２５１を加えた構造を用いても良い。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍである。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第１磁化固定層２０９には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

歪検出素子２００Ｄの各層の材料は、歪検出素子２００Ａの各層の材料と同様のものを用いることができる。

図１６は、歪検出素子２００の他の構成例２００Ｅを示す模式的な斜視図である。歪検出素子２００Ｅにおいては、第２の磁性層２０２を磁化固定層ではなく参照層２５２として機能させる。即ち、図１６に示す通り、歪検出素子２００Ｅは、下部電極２０４と、下地層２０５と、参照層２５２（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図１６に示す歪検出素子２００Ｅの参照層２５２（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状は、図２に示す構造と同様である。図１６に示す歪検出素子２００Ｅにおいても、図６（ａ）、図７（ｃ）に示す参照層２５２（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、図８（ａ）に示す様な第３の磁性層２５１を加えた構造を用いても良い。

下地層２０５には、例えば、Ｃｒが用いられる。このＣｒ層の厚さ（Ｚ軸方向の長さ）は、例えば、５ｎｍである。参照層２５２には、例えば、１０ｎｍの厚さのＣｏ_８０Ｐｔ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

ここで、参照層２５２に用いる材料は、磁化自由層２１０に用いる材料に対して、同一の歪に対する磁化方向の変化の態様が異なる様に選定することができる。例えば、参照層２５２は磁化自由層２１０に比べて歪に対する磁化の変化が起こりにくい材料を用いることができる。

参照層２５２には、例えば、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄなどの磁気異方性および保磁力が比較的高いハード磁性材料が用いられる。また、Ｃｏ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｐｄ、Ｆｅ−Ｐｄにさらに添加元素を加えた合金を用いても良い。磁気異方性の高いハード磁性材料を用いることで、磁化自由層に比べて歪に対する磁化の変化が起こりにくい、もしくは殆ど起こらない参照層を得ることができる。例えば、ＣｏＰｔ（Ｃｏの比率は、５０ａｔ．％以上８５ａｔ．％以下）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘは５０ａｔ．％以上８５ａｔ．％以下、ｙは０ａｔ．％以上４０ａｔ．％以下）、または、ＦｅＰｔ（Ｐｔの比率は４０ａｔ．％以上６０ａｔ．％以下）などが用いられてもよい。このような材料を用いる場合、参照層２５２の磁化の方向は、参照層２５２の保磁力よりも大きい外部磁界を加えることで、外部磁界を加えた方向に設定（固定）することができる。参照層２５２の厚さ（例えば、下部電極から上部電極に向かう方向に沿った長さ）は、例えば５ｎｍ以上５０ｎｍ以下である。

例えば、参照層は、Ｆｅ、Ｃｏ及びＮｉの少なくともいずれか、または、これらの少なくとも１種を含む合金からなる強磁性材料を用いることができる。この場合、参照層には、磁歪定数の低い強磁性材料を用いることができる。磁歪定数の低い強磁性材料を用いることで、磁気異方性があまり高い材料でなくとも、磁化自由層に比べて歪に対する磁化の変化が起こりにくい、もしくは殆ど起こらない参照層を得ることができる。

歪検出素子２００Ｅのその他の各層の材料は、歪検出素子２００Ａの各層の材料と同様のものを用いることができる。

図１７は、歪検出素子２００の他の構成例２００Ｆを示す模式的な斜視図である。図１７に示す通り、歪検出素子２００Ｆにおいては、第１の磁性層２０１の上下に、中間層２０３を介して第２の磁性層２０２が形成されている。即ち、図１７に示す通り、歪検出素子２００Ｆは、下部電極２０４と、下地層２０５と、下部ピニング層２２１と、下部第２磁化固定層２２２と、下部磁気結合層２２３と、下部第１磁化固定層２２４と、下部中間層２２５と、磁化自由層２２６と、上部中間層２２７と、上部第１磁化固定層２２８と、上部磁気結合層２２９と、上部第２磁化固定層２３０と、上部ピニング層２３１と、キャップ層２１１と、上部電極２１２とを順に積層してなる。下部第１磁化固定層２２４及び上部第１磁化固定層２２８は、第２の磁性層２０２に相当する。磁化自由層２２６は、第１の磁性層２０１に相当する。また、図１７に示す歪検出素子２００Ｆの下部第１磁化固定層２２４（第２の磁性層２０２）と、下部中間層２２５（中間層２０３）と、磁化自由層２２６（第１の磁性層２０１）と、上部中間層２２７（中間層２０３）と、上部第１磁化固定層２２８（第２の磁性層２０２）の平面形状は、図６（ｄ）及び図６（ｅ）に示す構造を組み合わせたものである。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。下部ピニング層２２１には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。下部第２磁化固定層２２２には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。下部磁気結合層２２３には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。下部第１磁化固定層２２４には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。下部中間層２２５には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２２６には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。上部中間層２２７には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。上部第１磁化固定層２２８には、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｆｅ_５０Ｃｏ_５０が用いられる。このＣｏ_４０Ｆｅ_４０Ｂ_２０層の厚さは、例えば２ｎｍである。このＦｅ_５０Ｃｏ_５０層の厚さは、例えば１ｎｍである。上部磁気結合層２２９には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。上部第２磁化固定層２３０には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。上部ピニング層２３１には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

歪検出素子２００Ｆの各層の材料は、歪検出素子２００Ａの各層の材料と同様のものを用いることができる。

次に、図１８及び図１９を参照し、本実施の形態に係る歪検出素子２００の製造方法について説明する。図１８及び図１９は、例えば図１０に示す歪検出素子２００Ａを製造する時の様子を示す模式的な断面図である。

歪検出素子２００の製造に際しては、例えば図１８（ａ）に示す通り、基板１１０上に膜部１２０や、図示しない配線等を形成する事が出来る。次に、図１８（ｂ）に示す通り、膜部１２０上に絶縁層１２５及び下部電極２０４を形成する。例えば、絶縁層１２５として、ＳｉＯ_ｘ（８０ｎｍ）を形成する。例えば、下部電極２０４として、Ｔａ（５ｎｍ）／Ｃｕ（２００ｎｍ）／Ｔａ（３５ｎｍ）を形成する。この後に、下部電極２０４の最表面にＣＭＰ処理などの表面平滑化処理を行い、下部電極上に形成される構成を平坦にしても良い。ここで、膜部１２０の最表面が絶縁性を有する材料で構成されている場合には、絶縁層１２５の形成は必ずしも必要ではない。また、基板１１０自体を最終的に変形可能とする場合、基板１１０と別に膜部１２０を必ずしも設けなくともよい。

次に、図１８（ｃ）に示すように、下部電極２０４の平面形状を加工する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。さらに、下部電極２０４の周辺に絶縁層１２６の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層１２６を成膜し、その後レジストパターンを除去する。絶縁層１２６として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図１８（ｄ）に示す通り、下部電極２０４上に、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９と、中間キャップ層２６０とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｒｕ（２ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に第２磁化固定層２０７／磁気結合層２０８／第１磁化固定層２０９として、Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_４０Ｆｅ_４０Ｂ_２０（８ｎｍ）を形成する。さらに中間キャップ層２６０として、ＭｇＯ（３ｎｍ）を形成する。ここで、中間キャップ層２６０と第１磁化固定層２０９の一部は後に説明する工程で除去される。

次に、図１８（ｅ）に示す通り、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、キャップ層２６０とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図１８（ｆ）に示すように、積層体の最表面の中間キャップ層２６０と第１磁化固定層２０９の一部、および絶縁層２１３の一部を除去する。この除去工程には、物理ミリングなどが実施される。例えば、ＡｒイオンミリングやＡｒプラズマを用いた基板バイアス処理を実施する。図１８（ｆ）に示す工程を、後に形成される磁化自由層２１０（第１の磁性層２０１）を含む積層体を成膜する装置内で行うことによって、第１磁化固定層２０９（第２の磁性層２０２）の最表面を清浄な状態として、真空中にて中間層の形成に移ることができる。例えば、中間キャップ層２６０のＭｇＯ（３ｎｍ）を完全に除去し、第１磁化固定層２０９のＣｏ_４０Ｆｅ_４０Ｂ_２０（８ｎｍ）のうち５ｎｍを除去した後、第１磁化固定層２０９としてＣｏ_４０Ｆｅ_４０Ｂ_２０（３ｎｍ）を形成する。

次に、図１８（ｇ）に示す通り、第１磁化固定層２０９上に、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層する。例えば、中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に、磁化自由層２１０として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。尚、磁化自由層２１０とキャップ層２１１の間には、図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図１８（ｈ）に示す通り、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。ここで、磁化自由層２１０（第１の磁性層２０１）を含む積層体の平面寸法を、第１磁化固定層２０９（第２の磁性層２０２）を含む積層体の平面寸法よりも大きく加工する。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図１８（ｄ）の工程以降であれば、どのタイミングで行ってもよい。

次に、図１８（ｉ）に示す通り、絶縁層２１３中にハードバイアス層２１４を埋め込む。例えば、ハードバイアス層２１４を埋め込むためのホールを絶縁層２１３に形成する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。この工程において、ホールの形成は周辺の絶縁層２１３を貫通するところまで行っても良いし、途中で止めても良い。図１８（ｉ）ではホールの形成を途中で止めて、絶縁層２１３を貫通させない場合を例示している。ホールを、絶縁層２１３を貫通するところまでエッチングした場合には、図１８（ｉ）に示すハードバイアス層２１４の埋め込み工程において、ハードバイアス層２１４の下に図示しない絶縁層を成膜する必要がある。

次に、形成したホールにハードバイアス層２１４を埋め込む。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面にハードバイアス層２１４を成膜し、その後レジストパターンを除去する。ここでは、例えば、ハードバイアス層用下地層として、Ｃｒ（５ｎｍ）を形成し、その上にハードバイアス層２１４として、例えば、Ｃｏ_８０Ｐｔ_２０（２０ｎｍ）を形成する。その上に、さらに図示しないキャップ層を形成しても良い。このキャップ層として、歪検出素子２００Ａのキャップ層に使用可能な材料として上述した材料を用いても良いし、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。

次に、室温で外部磁界を加えて、ハードバイアス層２１４に含まれるハード磁性材料の磁化方向の設定を行う。この外部磁界によるハードバイアス層２１４の磁化方向の設定は、ハードバイアス層２１４の埋め込み後であれば、どのタイミングで行ってもよい。

尚、図１８（ｉ）に示すハードバイアス層２１４の埋め込み工程は、図１８（ｈ）に示す絶縁層２１３の埋め込み工程で同時に行ってもよい。また、図１８（ｈ）に示すハードバイアス層２１４の埋め込み工程は必ずしも行わなくともよい。

次に、図１９（ｊ）に示す通り、キャップ層２１１上に、上部電極２１２を積層する。次に、図１９（ｋ）に示す通り、上部電極２１２を、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが行われる。

次に、図１９（ｌ）に示す通り、上部電極２１２及びハードバイアス２１４を覆う保護層２１５を成膜する。例えば、保護層２１５として、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。尚、保護層２１５は必ずしも設けなくともよい。

尚、図１８（ａ）〜図１９（ｌ）では図示していないが、下部電極２０４や上部電極２１２へのコンタクトホールの形成を行っても良い。

次に、図２０及び図２１を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図２０及び図２１は、例えば図１１に示す歪検出素子２００Ｂを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）〜図１８（ｃ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。

次に、図２０（ａ）に示す通り、下部電極２０４上に、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）と、中間キャップ層２６０とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｒｕ（２ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に第２磁化固定層２０７／磁気結合層２０８／第１磁化固定層２０９として、Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_４０Ｆｅ_４０Ｂ_２０（３ｎｍ）を形成する。その上に中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に、第２磁化自由層２４１（第３の磁性層２５１）として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に、さらに中間キャップ層２６０として、ＭｇＯ（３ｎｍ）を形成する。ここで、中間キャップ層２６０と第２磁化自由層２４１の一部は後に説明する工程で除去される。

次に、図２０（ｂ）に示す通り、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）と、キャップ層２６０とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図２０（ｃ）に示すように、積層体の最表面の中間キャップ層２６０と第２磁化自由層２４１の一部、および絶縁層２１３の一部を除去する。この除去工程には、物理ミリングなどが実施される。例えば、ＡｒイオンミリングやＡｒプラズマを用いた基板バイアス処理を実施する。図２０（ｃ）に示す工程を、後に形成される第１磁化自由層２４２（第１の磁性層２０１）を含む積層体を成膜する装置内で行うことによって、第１磁化固定層２０９（第２の磁性層２０２）の最表面を清浄な状態として、真空中にて中間層の形成に移ることができる。例えば、中間キャップ層２６０のＭｇＯ（３ｎｍ）を完全に除去し、第２磁化自由層２４１のＣｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）のうち３ｎｍを除去した後、第２磁化自由層２４１としてＣｏ_４０Ｆｅ_４０Ｂ_２０（１ｎｍ）を形成する。

次に、図２０（ｄ）に示す通り、第２磁化自由層２４１上に、第１磁化自由層２４２（第１の磁性層２０１）と、キャップ層２１１とを順に積層する。例えば、第１磁化自由層２４２（第１の磁性層２０１）として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。尚、磁化自由層２１０とキャップ層２１１の間には、図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図２０（ｅ）に示す通り、第１磁化自由層２４２（第１の磁性層２０１）と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。ここで、第１磁化自由層２４２（第１の磁性層２０１）を含む積層体の平面寸法を、第１磁化固定層２０９（第２の磁性層２０２）を含む積層体の平面寸法よりも大きく加工する。

次に、第１磁化自由層２４２を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図２０（ａ）の工程以降であれば、どのタイミングで行ってもよい。

以下、図２０（ｆ）及び図２１に示す通り、図１８（ｉ）及び図１９を参照して説明した工程とほぼ同様の工程によって、図１１に示した歪検出素子２００Ｂを製造する事が可能である。このような製造方法を用いた場合、図２０（ａ）を参照して説明した工程においては、ＭＲ効果に重要な影響を与える中間層２０３近傍の積層構造（第１磁化固定層２０９、中間層２０３及び第２磁化自由層２４１）を真空中で一貫して成膜できるため、高いＭＲ変化率を得る観点から好ましい。

次に、図２２及び図２３を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図２２及び図２３は、例えば図１４に示す歪検出素子２００Ｃを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）〜図１８（ｃ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。

次に、図２２（ａ）に示す通り、下部電極２０４上に、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、中間キャップ層２６０とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｃｕ（５ｎｍ）を形成する。その上に磁化自由層２１０として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（８ｎｍ）を形成する。その上に、さらに中間キャップ層２６０として、ＭｇＯ（３ｎｍ）を形成する。ここで、中間キャップ層２６０と磁化自由層２１０の一部は後に説明する工程で除去される。ここで、磁化自由層２１０と下地層２０５の間に図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図２２（ｂ）に示す通り、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、中間キャップ層２６０とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図２２（ｃ）に示すように、積層体の最表面の中間キャップ層２６０と磁化自由層２１０の一部、および絶縁層２１３の一部を除去する。この除去工程には、物理ミリングなどが実施される。例えば、ＡｒイオンミリングやＡｒプラズマを用いた基板バイアス処理を実施する。図２２（ｃ）に示す工程を、後に形成される中間層２０３と第１磁化固定層２０９（第２の磁性層２０２）を含む積層体を成膜する装置内で行うことによって、磁化自由層２１０の最表面を清浄な状態として、真空中にて中間層の形成に移ることができる。例えば、中間キャップ層２６０のＭｇＯ（３ｎｍ）を完全に除去し、磁化自由層２１０のＣｏ_４０Ｆｅ_４０Ｂ_２０（８ｎｍ）のうち４ｎｍを除去することで、磁化自由層２１０としてＣｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。

次に、図２２（ｄ）に示す通り、磁化自由層２１０上に、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを順に積層する。例えば、中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に第１磁化固定層２０９（第２の磁性層２０２）磁気結合層２０８／第２磁化固定層２０７として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（２ｎｍ）／Ｆｅ_５０Ｃｏ_５０（１ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。

次に、図２２（ｅ）に示す通り、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。ここで、第１磁化固定層２０９（第２の磁性層２０２）を含む積層体の平面寸法を、磁化自由層２１０（第１の磁性層２０１）を含む積層体の平面寸法よりも小さく加工する。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図２２（ｄ）の工程以降であれば、どのタイミングで行ってもよい。

以下、図２２（ｆ）及び図２３に示す通り、図１８（ｉ）及び図１９を参照して説明した工程とほぼ同様の工程によって、図１４に示した歪検出素子２００Ｃを製造する事が可能である。

次に、図２４を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図２４は、図２２及び図２３を参照して説明した製造方法と同様、例えば図１４に示す歪検出素子２００Ｃを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）〜図１８（ｃ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。

次に、図２４（ａ）に示す通り、下部電極２０４上に、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｃｕ（５ｎｍ）を形成する。その上に磁化自由層２１０として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に第１磁化固定層２０９（第２の磁性層２０２）／磁気結合層２０８／第２磁化固定層２０７として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（２ｎｍ）／Ｆｅ_５０Ｃｏ_５０（１ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。ここで、磁化自由層２１０と下地層２０５の間に図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図２４（ｂ）に示すように、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。この工程では、中間層２０３または磁化自由層２１０の一部まででエッチング工程を止めることによって、磁化自由層２１０の平面形状が全て加工されない状態とする。

次に、図２４（ｃ）に示すように、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、上記工程において埋め込んだ絶縁層２１３とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程では、下地層２０５までエッチングを行い、磁化自由層２１０の平面形状が第１磁化固定層２０９の寸法よりも大きい状態とする。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図２４（ａ）の工程以降であれば、どのタイミングで行ってもよい。

以下、図２４（ｄ）〜図２４（ｇ）に示す通り、図１８（ｉ）及び図１９を参照して説明した工程とほぼ同様の工程によって、図１４に示した歪検出素子２００Ｃを製造する事が可能である。このような製造方法を用いた場合、図２４（ａ）を参照して説明した工程においては、ＭＲ効果に重要な影響を与える中間層２０３近傍の積層構造（磁化自由層２１０、中間層２０３及び第１磁化固定層２０９）を真空中で一貫して成膜できるため、高いＭＲ変化率を得る観点から好ましい。

［２．第２の実施の形態］
次に、図２５を参照して、第２の実施の形態に係る歪検出素子２００の構成を説明する。図２５は、第２の実施の形態に係る歪検出素子２００の構成を示す模式的な斜視図である。尚、本実施の形態に係る歪検出素子２００も、図１に示す圧力センサに搭載する事が可能である。

図２５に示す通り、本実施の形態に係る歪検出素子２００は、第２の磁性層２０２を複数有している。換言すれば、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２の接合を複数有する。従って、これら複数の接合を電気的に直列または並列に接続することにより、シグナルノイズ比(signal-noise ratio：ＳＮＲ、ＳＮ比)を向上させることができる。

即ち、図２５に示す通り、本実施の形態に係る歪検出素子２００は、第１の磁性層２０１、複数の第２の磁性層２０２、並びに、第１の磁性層２０１及び第２の磁性層２０２の間に設けられた中間層２０３を有する。本実施の形態に係る歪検出素子２００は、第１の実施の形態に係る歪検出素子２００と同様に、逆磁歪効果及びＭＲ効果を利用して歪検出素子２００に生じた歪を検出する事が出来る。

本実施の形態において、第１の磁性層２０１は強磁性体からなり、例えば磁化自由層として機能する。また、第２の磁性層２０２も強磁性体からなり、例えば参照層として機能する。第２の磁性層２０２は、磁化固定層であっても良いし、磁化自由層であっても良い。

図２５に示す通り、歪検出素子２００は、第２の磁性層２０２を複数有している。即ち、第１の磁性層２０１の下面は、中間層２０３を介して複数の第２の磁性層２０２の上面と対向している。換言すれば、第２の磁性層２０２が、Ｘ方向及びＹ方向の少なくとも一の方向に分断されている。従って、第１の磁性層２０１の下面は、一部において第２の磁性層２０２のうちのいずれかと対向している。尚、図２５においては、歪検出素子２００が第２の磁性層２０２を４つ備えた例について示しているが、第２の磁性層２０２の数は２つでも良いし、３つ以上でも良い。

また、図２５に示す通り、第１の磁性層２０１は第２の磁性層２０２と比較して大きく形成されている。即ち、第２の磁性層２０２に対向する第１の磁性層２０１の下面は、第１の磁性層２０１に対向する第２の磁性層２０２の上面と比較して広く形成されている。換言すれば、第１の磁性層２０１のＸＹ平面における寸法は、第２の磁性層２０２のＸＹ平面における寸法と比較して大きく形成されている。

また、図２５に示す通り、第１の磁性層２０１は、下面の一部において第２の磁性層２０２と対向している。これに対し、第２の磁性層２０２は、上面の全体において第１の磁性層２０１と対向している。換言すれば、第２の磁性層２０２はＸＹ平面において第１の磁性層２０１の内側に設けられる。

尚、図２５に示す通り、中間層２０３のＸＹ平面における寸法は、第１の磁性層２０１のＸＹ平面における寸法と略一致する。

ここで、例えば、Ｎ個の歪検出素子２００が電気的に直列に接続されている場合、得られる電気信号の大きさはＮ倍となる。その一方で、熱ノイズ及びショットキーノイズはＮ^１／２倍になる。すなわち、シグナルノイズ比(signal-noise ratio：ＳＮＲ、ＳＮ比)はＮ^１／２倍になる。従って、直列に接続する歪検出素子２００の数Ｎを増やすことで、ＳＮ比を改善することができる。

一方、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２の接合を複数設けた場合、それぞれの接合における歪−電気抵抗特性を同様（もしくは完全逆極性）とすることが望ましい。この為には、複数の接合が含まれる領域の歪が均一であると良い。

次に、複数の歪検出素子２００をある領域内に設け、これら歪検出素子２００を直列に接続する場合について考える。例えば歪検出素子２００を小さくした場合、この領域内に設けられる歪検出素子２００の数を増やすことが出来るため、より多くの歪検出素子２００を直列に接続する事が可能である。しかしながら、図４及び図５を参照して説明した通り、歪検出素子２００の寸法が小さい場合、第１の磁性層２０１端部における磁極の影響によって、第１の磁性層２０１内部に反磁界が発生してしまう事がある。この場合、それぞれの接合におけるゲージファクタが低下する場合がある。

図２５に示す通り、本実施の形態に係る歪検出素子２００は、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２の接合を複数有している。この複数の接合の電気抵抗値は、それぞれ上述したＭＲ効果による影響を受ける。従って、例えば１の電極を第１の磁性層２０１と接続し、他の電極を複数の第２の磁性層２０２と電気的に並列に接続した場合、歪検出素子２００を複数並列に接続した状態とすることが出来る。また、例えば１の電極を一の第２の磁性層と電気的に接続し、他の電極を他の第２の磁性層と電気的に接続することにより、歪検出素子２００を複数直列に接続した状態とすることが出来る。従って、ＳＮ比を向上させることができる。

また、本実施の形態に係る歪検出素子２００は、直列または並列に接続された複数の歪検出素子２００として動作する。従って、例えば限られた領域に複数の歪検出素子を独立に設ける場合と比較して、第１の磁性層２０１を大きく製造する事が可能である。従って、第１の磁性層２０１内部における反磁界の発生を抑制する事が可能である。

次に、図２６〜図２９を参照して、歪検出素子２００の他の構成例について説明する。図２６〜図２８は歪検出素子２００の他の構成例を示す模式的な斜視図であり、図２９は歪検出素子２００の他の構成例を示す模式的な平面図である。尚、以下に示す各構成例に係る歪検出素子２００及び図２５に示す歪検出素子２００は、お互いに組み合わせて使用する事も可能である。

図２５に示す例においては、中間層２０３のＸＹ平面における寸法が、第１の磁性層２０１のＸＹ平面における寸法と略一致していた。しかしながら、図２６（ａ）に示す通り、複数の中間層２０３のそれぞれのＸＹ平面における寸法は、複数の第２の磁性層２０２のそれぞれのＸＹ平面における寸法と略一致していても良い。

また、図２５及び図２６（ａ）に示す例において、歪検出素子２００は、第２の磁性層２０２、中間層２０３及び第１の磁性層２０１が順に積層されて構成されていた。しかしながら、図２６（ｂ）及び図２６（ｃ）に示す通り、歪検出素子２００は、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２が順に積層されて構成されていても良い。

また、図２５及び図２６（ａ）、図２６（ｂ）及び図２６（ｃ）に示す例において、歪検出素子２００は、第１の磁性層２０１の上方及び下方のいずれか一方に、中間層２０３を介して第２の磁性層２０２を積層して構成されていた。しかしながら、図２６（ｄ）及び図２６（ｅ）に示す通り、第１の磁性層２０１の上方及び下方の双方に、中間層２０３を介して第２の磁性層２０２を積層して構成されていても良い。

また、図２７（ａ）及び図２７（ｂ）に示す通り、第１の磁性層２０１と中間層２０３との間に、第３の磁性層２５１を介在させても良い。図２７（ａ）及び図２７（ｂ）に示す例においては、第２の磁性層２０２、中間層２０３及び第３の磁性層２５１のＸＹ平面における寸法が略一致しており、これらは第１の磁性層２０１のＸＹ平面における寸法よりも小さい。第３の磁性層２５１は強磁性体からなり、第１の磁性層２０１と共に磁化自由層として機能する。即ち、第３の磁性層２５１は第１の磁性層２０１と磁気結合し、第３の磁性層２５１の磁化方向は第１の磁性層２０１の磁化方向と一致する。図２７（ａ）及び図２７（ｂ）に示すような構造を用いた場合、後述するように、磁化固定層／中間層／磁化自由層の積層構造の中で、ＭＲ効果に寄与の大きい中間層近傍の積層構造を真空中一貫成膜で製造することが可能なため、高いＭＲ変化率を得る観点において製造上好ましい。

また、図２５及び図２６及び図２７に示す例において、第１の磁性層２０１は第２の磁性層２０２と比較して大きく形成されており、第２の磁性層２０２は、ＸＹ平面内において第１の磁性層２０１の内部に収まっていた。しかしながら、図２８に示す通り、第２の磁性層２０２を第１の磁性層２０１と同程度または第１の磁性層２０１と比較して大きく形成しても良いし、第２の磁性層２０２が、ＸＹ平面内において第１の磁性層２０１からはみ出ていても良い。

また、図２９（ａ）に示す通り、第２の磁性層２０２は、ＸＹ平面内において第１の磁性層２０１の内部に収めても良い。このような態様は、前述したとおり、第１の磁性層２０１と第２の磁性層２０２が重なる領域に含まれる第１の磁性層２０１の端部における磁化の乱れた領域を減らす観点で好ましく、ひいては高ゲージファクタを得る観点で好ましい。また、高いＳＮ比を有する歪検出素子を提供することができる。

ただし、図２９（ｂ）及び図２９（ｉ）に示す通り、第２の磁性層２０２は、ＸＹ平面内において第１の磁性層２０１からはみ出していても良い。このような態様においても、高いＳＮ比を有する歪検出素子を提供することができる。

また、図２９（ａ）、図２９（ｂ）及び図２９（ｃ）に示す通り、第１の磁性層２０１のＸＹ平面における形状は略正方形としても良いし、図２９（ｄ）及び図２９（ｅ）に示す通り、Ｘ方向の寸法及びＹ方向の寸法に差を有する略長方形状とし、形状磁気異方性を持たせても良い。同様に、図２９（ａ）、図２９（ｂ）及び図２９（ｄ）に示す通り、第２の磁性層２０２のＸＹ平面における形状は略正方形としても良いし、図２９（ｃ）及び図２９（ｅ）に示す通り、Ｘ方向の寸法及びＹ方向の寸法に差を有する略長方形状とし、形状磁気異方性を持たせても良い。第１の磁性層２０１と第２の磁性層２０２のＸＹ平面における形状は任意である。

第１の磁性層２０１及び第２の磁性層２０２の少なくとも一方がＸＹ平面において略長方形状に形成された場合、長軸方向が磁化容易方向となる。従って、例えばハードバイアスを用いることなく第１の磁性層２０１の初期磁化方向を設定する事が可能となり、歪検出素子２００の製造コストを削減する事が出来る。

また、図２９（ｆ）及び図２９（ｇ）に示す通り、第１の磁性層２０１のＸＹ平面における形状は略円状としても良いし、図２９（ｈ）に示す通り、長円状（楕円状）とし、形状磁気異方性を持たせても良い。また、図２９（ｇ）に示す通り、第２の磁性層２０２のＸＹ平面における形状は略円状としても良い。更に、図２９（ｆ），図２９（ｇ）及び図２９（ｈ）に示す通り、これら第１の磁性層２０１及び第２の磁性層２０２は、適宜組み合わせて使用する事が出来る。

また、図２９（ａ）〜図２９（ｈ）に示す通り、第２の磁性層２０２のＸＹ平面内における大きさは第１の磁性層２０１より小さくても良いし、図２９（ｉ）に示す通り、同程度またはそれ以上であっても良い。

次に、図３０〜図５３を参照して、本実施の形態に係る歪検出素子２００の構成例について説明する。

図３０は、本実施の形態に係る歪検出素子２００の構成例２００ａを示す模式的な斜視図である。歪検出素子２００ａは、下部電極２０４と、上部電極２１２の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、並列に接続してなる。

即ち、図３０に示す通り、歪検出素子２００ａは、下部電極２０４と、下部電極２０４上に設けられた複数の第２の積層体ｌｂａ２と、複数の第２の積層体ｌｂａ２の上面にまたがって設けられた第１の積層体ｌｂａ１と、第１の積層体ｌｂａ１上に設けられた上部電極２１２とを備える。複数の第２の積層体ｌｂａ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。第１の積層体ｌｂａ１は、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図３０に示す歪検出素子２００ａの複数の第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）の平面形状は、図２５に示す構造と同様である。図３０に示す歪検出素子２００ａにおいても、図２６（ａ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第２磁化固定層２０７には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。磁気結合層２０８には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第１磁化固定層２０９には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

各層の材料は、図１０を参照して説明した歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図３１は、本実施の形態に係る歪検出素子２００の他の構成例２００ｂを示す模式的な斜視図である。歪検出素子２００ｂは、２つの下部電極２０４の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、直列に接続してなる。即ち、図３０に示す歪検出素子２００ａにおいては下部電極２０４及び上部電極２１２のうちの一方を陽極、他方を陰極としていたが、図３１に示す歪検出素子２００ｂにおいては、例えば２つの下部電極２０４のうちの一方を陽極とし、他方を陰極とする。

図３１に示す通り、歪検出素子２００ｂは、複数の下部電極２０４と、複数の下部電極２０４上にそれぞれ設けられた複数の第２の積層体ｌｂｂ２と、複数の第２の積層体ｌｂｂ２の上面にまたがって設けられた第１の積層体ｌｂｂ１とを備える。複数の第２の積層体ｌｂｂ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。第１の積層体ｌｂｂ１は、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図３１に示す歪検出素子２００ｂの複数の第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）の平面形状は、図２５に示す構造と同様である。図３１に示す歪検出素子２００ａにおいても、図２６（ａ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、キャップ層２１１上には、保護層として、例えば図示しない絶縁層を設けることができる。このような絶縁層としては、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

各層の材料は、図１０を参照して説明した歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図３２は、本実施の形態に係る歪検出素子２００の他の構成例２００ｃを示す模式的な斜視図である。歪検出素子２００ｃは２つの下部電極２０４を有しており、それぞれの下部電極２０４と磁化自由層２１０（第１の磁性層２０１）との間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を並列に接続してなる。また、これら並列に接続された複数の接合は、更に２つの下部電極２０４の間で直列に接続されている。即ち、図３２に示す歪検出素子２００ｃにおいては、例えば２つの下部電極２０４のうちの一方を陽極とし、他方を陰極とする。

即ち、図３２に示す通り、歪検出素子２００ｃは、複数の下部電極２０４と、複数の下部電極２０４上にさらに複数設けられた複数の第２の積層体ｌｂｃ２と、複数の第２の積層体ｌｂｃ２の上面にまたがって設けられた第１の積層体ｌｂｃ１とを備える。複数の第２の積層体ｌｂｃ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。第１の積層体ｌｂｃ１は、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。また、１つの下部電極２０４上には、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とからなる積層体が複数設けられている。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、キャップ層２１１上には、保護層として、例えば図示しない絶縁層を設けることができる。このような絶縁層としては、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

各層の材料は、図１０を参照して説明した歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図３３は、本実施の形態に係る歪検出素子２００の他の構成例２００ｄを示す模式的な斜視図である。歪検出素子２００ｄは、２つの下部電極２０４の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、直列に接続してなる。即ち、図３３に示す歪検出素子２００ｄにおいては、例えば２つの下部電極２０４のうちの一方を陽極とし、他方を陰極とする。

即ち、図３３に示す通り、歪検出素子２００ｄは、２つの下部電極２０４と、この２つの下部電極２０４上にそれぞれ設けられた２つの第２の積層体ｌｂｄ２と、これら２つの第２の積層体ｌｂｄ２の間に位置する第２の積層体ｌｂｄ２と、隣接する２つの第２の積層体ｌｂｄ２の上面にまたがって設けられた複数の第１の積層体ｌｂｄ１とを備える。複数の第２の積層体ｌｂｄ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。複数の第１の積層体ｌｂｄ１は、それぞれ中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

複数の第２の積層体ｌｂｄ２はお互いに離間している。また、これら複数の第２の積層体ｌｂｄ２の上端は、複数の第１の積層体ｌｂｄ１を介して電気的に接続されている。更に、複数の第１の積層体ｌｂｄ１もお互いに離間しており、それぞれ２つの第２の積層体ｌｂｄ２をまたぐように形成されている。また、２つの第２の積層体ｌｂｄ２に含まれる下地層２０５はそれぞれ下部電極２０４に接続されており、これによって複数の第２の積層体ｌｂｄ２が電気的に直列に接続されている。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、キャップ層２１１上には、保護層として、例えば図示しない絶縁層を設けることができる。このような絶縁層としては、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

各層の材料は、図１０を参照して説明した歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図３４は、本実施の形態に係る歪検出素子２００の他の構成例２００ｅを示す模式的な斜視図である。歪検出素子２００ｅは、２つの上部電極２１２の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、直列に接続してなる。

即ち、図３４に示す通り、歪検出素子２００ｅは、複数の第２の積層体ｌｂｅ２と、隣接する２つの第２の積層体ｌｂｅ２の上面にまたがって設けられた複数の第１の積層体ｌｂｅ１と、最も離間する２つの第１の積層体ｌｂｅ１上にそれぞれ設けられた、２つの上部電極２１２を備えてなる。複数の第２の積層体ｌｂｅ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。複数の第１の積層体ｌｂｅ１は、それぞれ中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

複数の第２の積層体ｌｂｅ２はお互いに離間している。また、これら複数の第２の積層体ｌｂｅ２の上端は、第１の積層体ｌｂｅ１を介して電気的に接続されている。更に、複数の第１の積層体ｌｂｅ１もお互いに離間しており、それぞれ２つの第２の積層体ｌｂｅ２をまたぐように形成されている。また、２つの第２の積層体ｌｂｅ２に含まれるキャップ層２１１はそれぞれ上部電極２１２に接続されており、これによって複数の第２の積層体ｌｂｅ２が電気的に直列に接続されている。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。

各層の材料は、図１０を参照して説明した歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図３５は、本実施の形態に係る歪検出素子２００の他の構成例２００ｆを示す模式的な斜視図である。歪検出素子２００ｆは、下部電極２０４及び上部電極２１２の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、直列に接続してなる。

即ち、図３５に示す通り、歪検出素子２００ｆは、下部電極２０４と、この下部電極２０４上に設けられた第２の積層体ｌｂｆ２と、この第２の積層体ｌｂｆ２に隣接して更に設けられた第２の積層体ｌｂｆ２と、この隣接する２つの第２の積層体ｌｂｆ２の上面にまたがって設けられた第１の積層体ｌｂｆ１と、上記更に設けられた第２の積層体の上面に更に設けられた第１の積層体ｌｂｆ１と、この更に設けられた第１の積層体ｌｂｆ１上に設けられた上部電極２１２とを備える。２つの第２の積層体ｌｂｆ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。２つの第１の積層体ｌｂｆ１は、それぞれ中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

２つの第２の積層体ｌｂｆ２はお互いに離間している。また、これら２つの第２の積層体ｌｂｆ２の上端は、２つの第１の積層体ｌｂｆ１を介して電気的に接続されている。更に、２つの第１の積層体ｌｂｆ１もお互いに離間しており、一方は２つの第２の積層体ｌｂｆ２をまたぐように、他方は１つの第２の積層体ｌｂｆ２上に形成されている。また、１つの第１の積層体ｌｂｆ１に接続された方の第２の積層体ｌｂｆ２の下地層２０５は下部電極２０４に接続され、１つの第２の積層体ｌｂｆ２に接続された方の第１の積層体ｌｂｆ１のキャップ層２１１は上部電極２１２に接続されている。これによって上記複数の第２の積層体ｌｂｆ２各積層体が電気的に直列に接続されている。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。

各層の材料は、図１０を参照して説明した歪検出素子２００Ａの材料と同様のものを用いることが出来る。

図３６は、本実施の形態に係る歪検出素子２００の構成例２００ｇを示す模式的な斜視図である。歪検出素子２００ｇは、歪検出素子２００ａと異なり、中間層２０３と第１の磁性層２０１との間に、第３の磁性層２５１を有してなる。また、歪検出素子２００ｇは、下部電極２０４と、上部電極２１２の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、並列に接続してなる。

即ち、図３６に示す通り、歪検出素子２００ｇは、下部電極２０４と、下部電極２０４上に設けられた複数の第２の積層体ｌｂｇ２と、複数の第２の積層体ｌｂｇ２の上面にまたがって設けられた第１の積層体ｌｂｇ１と、第１の積層体ｌｂｇ１上に設けられた上部電極２１２とを備える。複数の第２の積層体ｌｂｇ２は、それぞれ下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）とを順に積層してなる。第１の積層体ｌｂｇ１は、第１磁化自由層２４２（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。第２磁化自由層２４１は、第３の磁性層２５１に相当する。第１磁化自由層２４２は、第１の磁性層２０１に相当する。また、図３６に示す歪検出素子２００ｇの複数の第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）と、第１磁化自由層２４２（第１の磁性層２０１）の平面形状は、図２７（ａ）に示す構造と同様である。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第２磁化固定層２０７には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。磁気結合層２０８には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第１磁化固定層２０９には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。第２磁化自由層２４１には、例えば、１．５ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。第１磁化自由層２４２には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

図３６に示す歪検出素子２００ｇにおいては、第２磁化自由層２４１の平面寸法が、第１磁化固定層２０９と同様である。ここで、第２磁化自由層２４１は第１磁化自由層２４２と磁気結合し、磁化自由層として機能させることができる。ここで、第２磁化自由層２４１は第１磁化固定層２０９と同様に第１磁化自由層２４２よりも小さい素子寸法とされているが、相対的に寸法が大きく磁化の乱れの少ない第１の磁性層２４２と接続して磁気結合しているため、第２磁化自由層２４１の磁化の乱れも少なくすることができる。よって、本実施形態の効果を得ることができる。図３６に示す歪検出素子２００ｇを用いた場合、後述するように、磁化固定層／中間層／磁化自由層の積層構造の中で、ＭＲ効果に寄与の大きい中間層２０３近傍の積層構造を真空中で一貫して製造することが可能なため、高いＭＲ変化率を得る観点において好ましい。

ここで、第２磁化自由層２４１に用いる材料は、前述した磁化自由層２１０（図１０）に用いる材料と同様のものを用いることができる。第２磁化自由層２４１の膜厚は、厚くしすぎると、第１磁化自由層２４２との磁気結合による磁化の乱れの低減効果が弱まるため、４ｎｍ以下とすることが好ましく、２ｎｍ以下とすることがさらに好ましい。また、第１磁化自由層２４２に用いる材料は、前述した磁化自由層２１０（図１０）に用いる材料と同様のものを用いることができる。その他の各層の材料は、歪検出素子２００Ａの材料と同様のものを用いることが出来る。

また、図３６に示す歪検出素子２００ｇは、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２からなる接合を並列に接続して構成されているが、例えば図３７に示す歪検出素子２００ｈの様に、直列に接続しても良いし、図３８に示す歪検出素子２００ｉの様に、並列及び直列に接続しても良い。

図３９は歪検出素子２００ａの構成例を、図４０は歪検出素子２００ｂの構成例を示す模式的な斜視図である。図３９及び図４０に例示したように、歪検出素子２００は、下部電極２０４と上部電極２１２との間に充填された絶縁層（絶縁部分）２１３を備えていても良い。

絶縁層２１３には、例えば、アルミニウム酸化物（例えば、Ａｌ_２Ｏ_３）、または、シリコン酸化物（例えば、ＳｉＯ_２）などを用いることができる。絶縁層２１３により、歪検出素子２００ａのリーク電流を抑制することができる。

図４１は歪検出素子２００ａの構成例を、図４２は歪検出素子２００ｂの他の構成例を示す模式的な斜視図である。図４１及び図４２に例示したように、歪検出素子２００ａは、下部電極２０４と上部電極２１２との間に、互いに離間して設けられた２つのハードバイアス層（ハードバイアス部分）２１４と、下部電極２０４とハードバイアス層２１４の間に充填された絶縁層２１３を備えていても良い。

ハードバイアス層２１４は、ハードバイアス層２１４の磁化により、磁化自由層２１０（第１の磁性層２０１）の磁化方向を所望の方向に設定する。ハードバイアス層２１４により、外部からの圧力が膜部に印加されていない状態において、磁化自由層２１０（第１の磁性層２０１）の磁化方向を所望の方向に設定できる。

ハードバイアス層２１４およびその周辺の層は、図１３を参照して説明したハードバイアス層２１４の材料と同様のものを用いることができる。

図４３は、歪検出素子２００の他の構成例２００ｊを示す模式的な斜視図である。歪検出素子２００ｊは、トップスピンバルブ型の構造を有している。また、歪検出素子２００ｊは、下部電極２０４と、上部電極２１２の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、並列に接続してなる。

即ち、図４３に示す通り、歪検出素子２００ｊは、下部電極２０４と、下部電極２０４上に設けられた第１の積層体ｌｂｊ１と、第１の積層体ｌｂｊ１の上面に設けられた複数の第２の積層体ｌｂｊ２と、複数の第２の積層体ｌｂｊ２上にまたがって設けられた上部電極２１２とを備える。複数の第１の積層体ｌｂｊ１は、それぞれ下地層２０５と、磁化自由層２１０（第１の磁性層２０１）とを順に積層してなる。第２の積層体ｌｂｊ２は、それぞれ中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、複ピニング層２０６と、キャップ層２１１とを順に積層してなる。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図４３に示す歪検出素子２００ｊの第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状は、図２６（ｃ）に示す構造と同様である。図４３に示す歪検出素子２００ｊにおいても、図２６（ｂ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、図７（ｂ）に示す様な第３の磁性層２５１を加えた構造を用いても良い。

下地層２０５には、例えば、Ｔａ／Ｃｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍである。このＣｕ層の厚さは、例えば、５ｎｍである。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。第１磁化固定層２０９には、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｆｅ_５０Ｃｏ_５０が用いられる。このＣｏ_４０Ｆｅ_４０Ｂ_２０層の厚さは、例えば２ｎｍである。このＦｅ_５０Ｃｏ_５０層の厚さは、例えば１ｎｍである。磁気結合層２０８には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。第２磁化固定層２０７には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

歪検出素子２００ａにおいては、第１磁化固定層２０９（第２の磁性層２０２）が磁化自由層２１０（第１の磁性層２０１）よりも下（−Ｚ軸方向）に形成されている。これに対し、歪検出素子２００ｊにおいては、第１磁化固定層２０９（第２の磁性層２０２）が磁化自由層２１０（第１の磁性層２０１）よりも上（＋Ｚ軸方向）に形成されている。従って、歪検出素子２００ｊに含まれる各層の材料は、歪検出素子２００ａに含まれる各層の材料を上下反転させて用いることができる。

また、図４３に示す歪検出素子２００ｊは、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２からなる接合を並列に接続して構成されているが、例えば図４４に示す歪検出素子２００ｋの様に、直列に接続しても良いし、図４５に示す歪検出素子２００ｌの様に、並列及び直列に接続しても良い。

図４６は、歪検出素子２００の他の構成例２００ｍを示す模式的な斜視図である。歪検出素子２００ｍは、単一の磁化固定層を用いたシングルピン構造が適用されている。また、歪検出素子２００ｍは、下部電極２０４と、上部電極２１２の間に、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、並列に接続してなる。

即ち、図４６に示す通り、歪検出素子２００ｍは、下部電極２０４と、下部電極２０４上に設けられた複数の第２の積層体ｌｂｍ２と、複数の第２の積層体ｌｂｍ２の上面にまたがって設けられた第１の積層体ｌｂｍ１と、第１の積層体ｌｂｍ１上に設けられた上部電極２１２とを備える。複数の第２の積層体ｌｂｍ２は、それぞれ下地層２０５と、ピニング層２０６と、第１磁化固定層２０９（第２の磁性層２０２）とを順に積層してなる。第１の積層体ｌｂｍ１は、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

第１磁化固定層２０９は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図３０に示す歪検出素子２００ｍの複数の第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）の平面形状は、図２５に示す構造と同様である。図４６に示す歪検出素子２００ｍにおいても、図２６（ａ）に示す第１磁化固定層２０９（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、図２７（ａ）に示す通り、第１の磁性層２０１と中間層２０３との間に、第３の磁性層２５１を介在させても良い。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ｎｍである。このＲｕ層の厚さは、例えば、２ｎｍである。ピニング層２０６には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。第１磁化固定層２０９には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

歪検出素子２００ｍの各層の材料は、歪検出素子２００Ａの各層の材料と同様のものを用いることができる。

また、図４６に示す歪検出素子２００ｍは、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２からなる接合を並列に接続して構成されているが、例えば図４７に示す歪検出素子２００ｎの様に、直列に接続しても良いし、図４８に示す歪検出素子２００ｏの様に、並列及び直列に接続しても良い。

図４９は、歪検出素子２００の他の構成例２００ｐを示す模式的な斜視図である。歪検出素子２００ｐにおいては、第２の磁性層２０２を磁化固定層ではなく参照層２５２として機能させる。また、歪検出素子２００ｐは、下部電極２０４と、上部電極２１２の間に、参照層２５２（第２の磁性層２０２）と、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）とからなる複数の接合を、並列に接続してなる。

即ち、図４９に示す通り、歪検出素子２００ｐは、下部電極２０４と、下部電極２０４上に設けられた複数の第２の積層体ｌｂｐ２と、複数の第２の積層体ｌｂｐ２の上面にまたがって設けられた第１の積層体ｌｂｐ１と、第１の積層体ｌｂｐ１上に設けられた上部電極２１２とを備える。複数の第２の積層体ｌｂｐ２は、それぞれ下地層２０５と、参照層２５２（第２の磁性層２０２）とを順に積層してなる。第１の積層体ｌｂｐ１は、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層してなる。

参照層２５２は、第２の磁性層２０２に相当する。磁化自由層２１０は、第１の磁性層２０１に相当する。また、図４９に示す歪検出素子２００ｐの参照層２５２（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状は、図２５に示す構造と同様である。図４９に示す歪検出素子２００ｐにおいても、図２６（ａ）に示す参照層２５２（第２の磁性層２０２）、中間層２０３、磁化自由層２０１（第１の磁性層２０１）の平面形状を用いてもよい。また、図２７（ａ）に示す通り、第１の磁性層２０１と中間層２０３との間に、第３の磁性層２５１を介在させても良い。

下地層２０５には、例えば、Ｃｒが用いられる。このＣｒ層の厚さ（Ｚ軸方向の長さ）は、例えば、５ｎｍである。参照層２５２には、例えば、１０ｎｍの厚さのＣｏ_８０Ｐｔ_２０層が用いられる。中間層２０３には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２１０には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

ここで、参照層２５２に用いる材料は、磁化自由層２１０に用いる材料に対して、同一の歪に対する磁化方向の変化の態様が異なる様に選定することができる。例えば、参照層２５２は磁化自由層２１０に比べて歪に対する磁化の変化が起こりにくい材料を用いることができる。

また、図４９に示す歪検出素子２００ｐは、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２からなる接合を並列に接続して構成されているが、例えば図５０に示す歪検出素子２００ｑの様に、直列に接続しても良いし、図５１に示す歪検出素子２００ｒの様に、並列及び直列に接続しても良い。

図５２は、歪検出素子２００の他の構成例２００ｓを示す模式的な斜視図である。図５２に示す通り、歪検出素子２００ｓにおいては、第１の磁性層２０１の上下に、中間層２０３を介して第２の磁性層２０２が形成されている。また、歪検出素子２００ｓは、下部電極２０４と、上部電極２１２の間に、第２の磁性層２０２と、中間層２０３と、第１の磁性層２０１とからなる複数の接合を、直列及び並列に接続してなる。

即ち、図５２に示す通り、歪検出素子２００ｓは、下部電極２０４と、下部電極２０４上に設けられた複数の第２の積層体ｌｂｓ２と、複数の第２の積層体ｌｂｓ２の上面にまたがって設けられた第１の積層体ｌｂｓ１と、第１の積層体ｌｂｓ１上に設けられた複数の第３の積層体ｌｂｓ３と、この複数の第３の積層体ｌｂｓ３の上面にまたがって設けられた上部電極２１２とを備える。複数の第２の積層体ｌｂｓ２は、それぞれ下地層２０５と、下部ピニング層２２１と、下部第２磁化固定層２２２と、下部磁気結合層２２３と、下部第１磁化固定層２２４とを順に積層してなる。第１の積層体ｌｂｓ１は、下部中間層２２５と、磁化自由層２２６とを順に積層してなる。複数の第３の積層体ｌｂｓ３は、それぞれ上部中間層２２７と、上部第１磁化固定層２２８と、上部磁気結合層２２９と、上部第２磁化固定層２３０と、上部ピニング層２３１と、キャップ層２１１とを順に積層してなる。

下部第１磁化固定層２２４及び上部第１磁化固定層２２８は、第２の磁性層２０２に相当する。磁化自由層２２６は、第１の磁性層２０１に相当する。また、図５２に示す歪検出素子２００ｓの下部第１磁化固定層２２４（第２の磁性層２０２）と、下部中間層２２５（中間層２０３）と、磁化自由層２２６（第１の磁性層２０１）と、上部中間層２２７（中間層２０３）と、上部第１磁化固定層２２８（第２の磁性層２０２）の平面形状は、図２６（ｄ）及び図２６（ｅ）に示す構造を組み合わせたものである。

下地層２０５には、例えば、Ｔａ／Ｒｕが用いられる。このＴａ層の厚さ（Ｚ軸方向の長さ）は、例えば、３ナノメートル（ｎｍ）である。このＲｕ層の厚さは、例えば、２ｎｍである。下部ピニング層２２１には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。下部第２磁化固定層２２２には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。下部磁気結合層２２３には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。下部第１磁化固定層２２４には、例えば、３ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０層が用いられる。下部中間層２２５には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。磁化自由層２２６には、例えば、４ｎｍの厚さのＣｏ_４０Ｆｅ_４０Ｂ_２０が用いられる。上部中間層２２７には、例えば、１．６ｎｍの厚さのＭｇＯ層が用いられる。上部第１磁化固定層２２８には、例えば、Ｃｏ_４０Ｆｅ_４０Ｂ_２０／Ｆｅ_５０Ｃｏ_５０が用いられる。このＣｏ_４０Ｆｅ_４０Ｂ_２０層の厚さは、例えば２ｎｍである。このＦｅ_５０Ｃｏ_５０層の厚さは、例えば１ｎｍである。上部磁気結合層２２９には、例えば、０．９ｎｍの厚さのＲｕ層が用いられる。上部第２磁化固定層２３０には、例えば、２．５ｎｍの厚さのＣｏ_７５Ｆｅ_２５層が用いられる。上部ピニング層２３１には、例えば、７ｎｍの厚さのＩｒＭｎ層が用いられる。キャップ層２１１には、例えばＴａ／Ｒｕが用いられる。このＴａ層の厚さは、例えば、１ｎｍである。このＲｕ層の厚さは、例えば、５ｎｍである。

歪検出素子２００ｓの各層の材料は、歪検出素子２００Ａの各層の材料と同様のものを用いることができる。

また、図５２に示す歪検出素子２００ｓは、第１の磁性層２０１、中間層２０３及び第２の磁性層２０２からなる接合を直列及び並列に接続して構成されているが、例えば図５３に示す歪検出素子２００ｔの様に、直列及び並列に接続しても良い。

次に、図５４及び図５５を参照し、本実施の形態に係る歪検出素子２００の製造方法について説明する。図５４及び図５５は、例えば図３０に示す歪検出素子２００ａを製造する時の様子を示す模式的な断面図である。

本製造方法は、図５４（ａ）〜図５４（ｄ）に示す工程については、歪検出素子２００Ａを製造する図１８（ａ）〜図１８（ｄ）に示す工程と同様に行われる。

次に、図５４（ｅ）に示す通り、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、キャップ層２６０とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程で、第２の磁性層２０２を含む積層体が複数に分断され、複数の第２の磁性層２０２が形成される。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図５４（ｆ）に示すように、積層体の最表面の中間キャップ層２６０と第１磁化固定層２０９の一部、および絶縁層２１３の一部を除去する。この除去工程には、物理ミリングなどが実施される。例えば、ＡｒイオンミリングやＡｒプラズマを用いた基板バイアス処理を実施する。図５４（ｆ）に示す工程を、後に形成される磁化自由層２１０（第１の磁性層２０１）を含む積層体を成膜する装置内で行うことによって、第１磁化固定層２０９（第２の磁性層２０２）の最表面を清浄な状態として、真空中にて中間層の形成に移ることができる。例えば、中間キャップ層２６０のＭｇＯ（３ｎｍ）を完全に除去し、第１磁化固定層２０９のＣｏ_４０Ｆｅ_４０Ｂ_２０（８ｎｍ）のうち５ｎｍを除去した後、第１磁化固定層２０９としてＣｏ_４０Ｆｅ_４０Ｂ_２０（３ｎｍ）を形成する。

次に、図５４（ｇ）に示す通り、第１磁化固定層２０９上に、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを順に積層する。例えば、中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に、磁化自由層２１０として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。尚、磁化自由層２１０とキャップ層２１１の間には、図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図５４（ｈ）に示す通り、中間層２０３と、磁化自由層２１０（第１の磁性層２０１）と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。ここで、磁化自由層２１０（第１の磁性層２０１）を含む積層体の平面寸法を、第１磁化固定層２０９（第２の磁性層２０２）を含む積層体の平面寸法と重なる様に加工する。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図５４（ｄ）の工程以降であれば、どのタイミングで行ってもよい。

次に、図５４（ｉ）に示す通り、絶縁層２１３中にハードバイアス層２１４を埋め込む。例えば、ハードバイアス層２１４を埋め込むためのホールを絶縁層２１３に形成する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。この工程において、ホールの形成は周辺の絶縁層２１３を貫通するところまで行っても良いし、途中で止めても良い。図５４（ｉ）ではホールの形成を途中で止めて、絶縁層２１３を貫通させない場合を例示している。ホールを、絶縁層２１３を貫通するところまでエッチングした場合には、図５４（ｉ）に示すハードバイアス層２１４の埋め込み工程において、ハードバイアス層２１４の下に図示しない絶縁層を成膜する必要がある。

次に、形成したホールにハードバイアス層２１４を埋め込む。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面にハードバイアス層２１４を成膜し、その後レジストパターンを除去する。ここでは、例えば、ハードバイアス層用下地層として、Ｃｒ（５ｎｍ）を形成し、その上にハードバイアス層２１４として、例えば、Ｃｏ_８０Ｐｔ_２０（２０ｎｍ）を形成する。その上に、さらに図示しないキャップ層を形成しても良い。このキャップ層として、歪検出素子２００Ａのキャップ層に使用可能な材料として上述した材料を用いても良いし、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。

次に、室温で外部磁界を加えて、ハードバイアス層２１４に含まれるハード磁性材料の磁化方向の設定を行う。この外部磁界によるハードバイアス層２１４の磁化方向の設定は、ハードバイアス層２１４の埋め込み後であれば、どのタイミングで行ってもよい。

尚、図５４（ｉ）に示すハードバイアス層２１４の埋め込み工程は、図５４（ｈ）に示す絶縁層２１３の埋め込み工程で同時に行ってもよい。また、図５４（ｉ）に示すハードバイアス層２１４の埋め込み工程は必ずしも行わなくともよい。

次に、図５５（ｊ）に示す通り、キャップ層２１１上に、上部電極２１２を積層する。次に、図５５（ｋ）に示す通り、上部電極２１２を、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが行われる。

次に、図５５（ｌ）に示す通り、上部電極２１２及びハードバイアス２１４を覆う保護層２１５を成膜する。例えば、保護層２１５として、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。尚、保護層２１５は必ずしも設けなくともよい。

尚、図５４（ａ）〜図５５（ｌ）では図示していないが、下部電極２０４や上部電極２１２へのコンタクトホールの形成を行っても良い。

次に、図５６を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図５６は、例えば図３１に示す歪検出素子２００ｂを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）及び図１８（ｂ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。

次に、図５６（ａ）に示すように、下部電極２０４の平面形状を加工する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程において、下部電極２０４の平面形状が複数に分断される。すなわち、第１の下部電極と第２の下部電極が形成される。

さらに、下部電極２０４の周辺に絶縁層１２６の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層１２６を成膜し、その後レジストパターンを除去する。絶縁層１２６として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図５６（ｂ）に示す通り、下部電極２０４上に、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９と、中間キャップ層２６０とを順に積層する。この工程は、図１８（ｄ）を参照して説明した方法と同様に行う事が出来る。

次に、図５６（ｃ）に示す通り、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、キャップ層２６０とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。また、この工程は、図５６（ａ）を参照して説明した工程において分断された下部電極２０４上に、第２の磁性層２０２を含む積層体がそれぞれ独立して設けられるように行われる。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

以下、図５６（ｄ）〜図５６（ｇ）に示す通り、図５４（ｆ）〜図５４（ｉ）を参照して説明した工程とほぼ同様の工程を行う。

次に、図５６（ｈ）に示す通り、キャップ層２１１及びハードバイアス２１４を覆う保護層２１５を成膜する。例えば、保護層２１５として、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。尚、保護層２１５は必ずしも設けなくともよい。

尚、図５６（ａ）〜図５６（ｈ）では図示していないが、下部電極２０４や上部電極２１２へのコンタクトホールの形成を行っても良い。

次に、図５７を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図５７は、例えば図３７に示す歪検出素子２００ｈを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）及び図１８（ｂ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。また、図５６（ａ）に示す工程については、歪検出素子２００ｂを製造する上記方法と同様に行われる。

次に、図５７（ａ）に示す通り、下部電極２０４上に、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）と、中間キャップ層２６０とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｒｕ（２ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に第２磁化固定層２０７／磁気結合層２０８／第１磁化固定層２０９として、Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_４０Ｆｅ_４０Ｂ_２０（３ｎｍ）を形成する。その上に中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に、第２磁化自由層２４１（第３の磁性層２５１）として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に、さらに中間キャップ層２６０として、ＭｇＯ（３ｎｍ）を形成する。ここで、中間キャップ層２６０と第２磁化自由層２４１の一部は後に説明する工程で除去される。

次に、図５７（ｂ）に示す通り、下地層２０５と、ピニング層２０６と、第２磁化固定層２０７と、磁気結合層２０８と、第１磁化固定層２０９（第２の磁性層２０２）と、中間層２０３と、第２磁化自由層２４１（第３の磁性層２５１）と、キャップ層２６０とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。また、この工程は、図５６（ａ）を参照して説明した工程において分断された下部電極２０４上に、第２の磁性層２０２を含む積層体がそれぞれ独立して設けられるように行われる。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、図５７（ｃ）に示すように、積層体の最表面の中間キャップ層２６０と第２磁化自由層２４１の一部、および絶縁層２１３の一部を除去する。この除去工程には、物理ミリングなどが実施される。例えば、ＡｒイオンミリングやＡｒプラズマを用いた基板バイアス処理を実施する。図５７（ｃ）に示す工程を、後に形成される第１磁化自由層２４２（第１の磁性層２０１）を含む積層体を成膜する装置内で行うことによって、第１磁化固定層２０９（第２の磁性層２０２）の最表面を清浄な状態として、真空中にて中間層の形成に移ることができる。例えば、中間キャップ層２６０のＭｇＯ（３ｎｍ）を完全に除去し、第２磁化自由層２４１のＣｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）のうち３ｎｍを除去した後、第２磁化自由層２４１としてＣｏ_４０Ｆｅ_４０Ｂ_２０（１ｎｍ）を形成する。

次に、図５７（ｄ）に示す通り、第２磁化自由層２４１上に、第１磁化自由層２４２（第１の磁性層２０１）と、キャップ層２１１とを順に積層する。例えば、第１磁化自由層２４２（第１の磁性層２０１）として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。尚、磁化自由層２１０とキャップ層２１１の間には、図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図５７（ｅ）に示す通り、第２磁化自由層２４１（第１の磁性層２０１）と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。ここで、磁化自由層２１０（第１の磁性層２０１）を含む積層体の平面寸法を、第１磁化固定層２０９（第２の磁性層２０２）を含む積層体の平面寸法と重なる様に加工する。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図５７（ａ）の工程以降であれば、どのタイミングで行ってもよい。

以下、図５７（ｆ）に示す通り、図５６（ｈ）を参照して説明した工程とほぼ同様の工程によって、図３７に示した歪検出素子２００ｈを製造する事が可能である。このような製造方法を用いた場合、図５６（ａ）を参照して説明した工程においては、ＭＲ効果に重要な影響を与える中間層２０３近傍の積層構造（第１磁化固定層２０９、中間層２０３及び第２磁化自由層２４１）を真空中で一貫して成膜できるため、高いＭＲ変化率を得る観点から好ましい。

次に、図５８を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図５８は、例えば図４３に示す歪検出素子２００ｊを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）〜図１８（ｃ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。

次に、図５８（ａ）に示す通り、下部電極２０４上に、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｃｕ（５ｎｍ）を形成する。その上に磁化自由層２１０として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に第１磁化固定層２０９（第２の磁性層２０２）／磁気結合層２０８／第２磁化固定層２０７として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（２ｎｍ）／Ｆｅ_５０Ｃｏ_５０（１ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。ここで、磁化自由層２１０と下地層２０５の間に図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図５８（ｂ）に示すように、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程で、第２の磁性層２０２を含む積層体が複数に分断され、複数の第２の磁性層２０２が形成される。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。この工程では、中間層２０３または磁化自由層２１０の一部まででエッチング工程を止めることによって、磁化自由層２１０の平面形状が全て加工されない状態とする。

次に、図５８（ｃ）に示すように、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、上記工程において埋め込んだ絶縁層２１３とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程では、下地層２０５にまでエッチングを行い、磁化自由層２１０の平面形状が第１磁化固定層２０９の寸法よりも大きい状態とする。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図５８（ａ）の工程以降であれば、どのタイミングで行ってもよい。

以下、図５８（ｄ）〜図５８（ｇ）に示す通り、図５４（ｉ）及び図５５を参照して説明した工程とほぼ同様の工程によって、図４３に示した歪検出素子２００ｊを製造する事が可能である。このような製造方法を用いた場合、図５８（ａ）を参照して説明した工程においては、ＭＲ効果に重要な影響を与える中間層２０３近傍の積層構造（磁化自由層２１０、中間層２０３及び第１磁化固定層２０９）を真空中で一貫して成膜できるため、高いＭＲ変化率を得る観点から好ましい。

次に、図５９を参照し、本実施の形態に係る歪検出素子２００の他の製造方法について説明する。図５９は、例えば図４４に示す歪検出素子２００ｋを製造する時の様子を示す模式的な断面図である。

本製造方法は、図１８（ａ）及び図１８（ｂ）に示す工程については、歪検出素子２００Ａを製造する上記方法と同様に行われる。

次に、図５９（ａ）に示す通り、膜部１２０上に、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを順に積層する。例えば、下地層２０５として、Ｔａ（３ｎｍ）／Ｃｕ（５ｎｍ）を形成する。その上に磁化自由層２１０として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（４ｎｍ）を形成する。その上に中間層２０３として、ＭｇＯ（１．６ｎｍ）を形成する。その上に第１磁化固定層２０９（第２の磁性層２０２）／磁気結合層２０８／第２磁化固定層２０７として、Ｃｏ_４０Ｆｅ_４０Ｂ_２０（２ｎｍ）／Ｆｅ_５０Ｃｏ_５０（１ｎｍ）／Ｒｕ（０．９ｎｍ）／Ｃｏ_７５Ｆｅ_２５（２．５ｎｍ）を形成する。その上にピニング層２０６として、ＩｒＭｎ（７ｎｍ）を形成する。その上に、キャップ層２１１として、Ｃｕ（３ｎｍ）／Ｔａ（２ｎｍ）／Ｒｕ（１０ｎｍ）を形成する。ここで、磁化自由層２１０と下地層２０５の間に図示しない拡散防止層として、ＭｇＯ（１．５ｎｍ）を形成してもよい。

次に、図５９（ｂ）に示すように、中間層２０３と、第１磁化固定層２０９（第２の磁性層２０２）と、磁気結合層２０８と、第２磁化固定層２０７と、ピニング層２０６と、キャップ層２１１とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程で、第２の磁性層２０２を含む積層体が複数に分断され、複数の第２の磁性層２０２が形成される。

次に、第１磁化固定層２０９を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。この工程では、中間層２０３または磁化自由層２１０の一部まででエッチング工程を止めることによって、磁化自由層２１０の平面形状が全て加工されない状態とする。

次に、図５９（ｃ）に示すように、下地層２０５と、磁化自由層２１０（第１の磁性層２０１）と、上記工程において埋め込んだ絶縁層２１３とを、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが実施される。例えば、Ａｒイオンミリングを実施する。この工程では、下地層２０５にまでエッチングを行う。また、この工程は、図５９（ｂ）において分断された複数の第１磁化固定層２０９が、ＸＹ平面から見て磁化自由層２１０と重なる様に行われる。

次に、磁化自由層２１０を含む積層体の周辺に、絶縁層２１３の埋め込み成膜を行う。この工程では、例えば、リフトオフ工程が行われる。例えば、フォトリソグラフィで形成したレジストパターンは残したままで、全面に絶縁層２１３を成膜し、その後レジストパターンを除去する。絶縁層２１３として、例えば、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどを用いることができる。

次に、第１磁化固定層２０９（第２の磁性層２０２）の磁化方向を固着する磁界中アニールを行う。例えば、７ｋＯｅの外部磁場を印加しつつ３００℃で一時間のアニールを行う。ここで、磁界中アニールは、第２の磁性層２０２を含む積層体を形成した図５９（ａ）の工程以降であれば、どのタイミングで行ってもよい。

次に、例えば図５９（ｄ）に示す通り、絶縁層２１３にハードバイアス層２１４を埋め込む。本工程は、例えば、図５４（ｅ）を参照して説明した工程と同様に行う事が出来る。

次に、図５９（ｅ）に示す通り、キャップ層２１１上に、上部電極２１２を積層する。次に、図５９（ｆ）に示す通り、上部電極２１２を、一部を残して除去する。この工程では、レジストをフォトリソグラフィによりパターニングし、その後、図示しないレジストパターンをマスクとして用いて、物理ミリングまたは化学ミリングが行われる。この工程において、上部電極２１２の平面形状が複数に分断される。すなわち、第１の上部電極と第２の上部電極が形成される。

次に、図５９（ｇ）に示す通り、上部電極２１２及びハードバイアス２１４を覆う保護層２１５を成膜する。例えば、保護層２１５として、ＳｉＯ_ｘ、ＡｌＯ_ｘ、ＳｉＮ_ｘ及びＡｌＮ_ｘなどの絶縁層を用いても良い。尚、保護層２１５は必ずしも設けなくともよい。

尚、図５９（ａ）〜図５９（ｇ）では図示していないが、下部電極２０４や上部電極２１２へのコンタクトホールの形成を行っても良い。このような製造方法を用いた場合、図５９（ａ）を参照して説明した工程においては、ＭＲ効果に重要な影響を与える中間層２０３近傍の積層構造（磁化自由層２１０、中間層２０３及び第１磁化固定層２０９）を真空中で一貫して成膜できるため、高いＭＲ変化率を得る観点から好ましい。

［３．第３の実施の形態］
次に、第１及び第２の実施の形態に係る歪検出素子２００を搭載した圧力センサの構成例１００について説明する。図６０は、本実施の形態に係る圧力センサ１００の構成を示す模式的な斜視図、図６１は図１のＡ−Ａ’から見た模式的な断面図、図６２は圧力センサ１００の構成を示す模式的な平面図である。

図６０に示す通り、圧力センサ１００は、基板１１０と、基板１１０の一の面に設けられた膜部１２０と、膜部１２０上に設けられた歪検出素子２００を備える。歪検出素子２００は、第１または第２の実施の形態に係る歪検出素子２００である。歪検知素子２００は、膜部１２０上の一部に設けられる。また、膜部１２０上には、歪検出素子２００に接続される配線１３１、パッド１３２、配線１３３及びパッド１３４が設けられている。

図６１に示す通り、基板１１０は空洞部１１１を有する板状の基板であり、膜部１２０が外部の圧力に応じて撓むように膜部１２０を支持する支持部として機能する。本実施の形態において、空洞部１１１は基板１１０を貫通する円筒状の穴である。基板１１０は、例えばシリコンなどの半導体材料、金属などの導電材料、または、絶縁性材料からなる。また、基板１１０は、例えば、酸化シリコンや窒化シリコンなどを含んでいても良い。

空洞部１１１の内部は、膜部１２０を撓ませることが出来るように設計されている。例えば、空洞部１１１の内部は減圧状態または真空状態であっても良い。また、空洞部１１１の内部には、空気などの気体または液体が充填されていても良い。更に、空洞部１１１は、外部と連通されていても良い。

図６１に示す通り、膜部１２０は、基板１１０と比較して薄く形成されている。また、膜部１２０は、空洞部１１１の直上に位置し、外部の圧力に応じて撓む振動部１２１と、振動部１２１と一体形成され、基板１１１によって支持される被支持部１２２を有する。歪検知素子２００は、振動部１２１の一部に設けられる。例えば図６２（ａ）に示す通り、被支持部１２２は、振動部１２１を取り囲んでいる。以下、膜部１２０の空洞部１１１の直上に位置する領域を第１の領域Ｒ１と呼ぶ。

第１の領域Ｒ１は種々の形に形成する事が可能であり、例えば図６２（ａ）に示す通り、略真円状に形成しても良いし、図６２（ｂ）に示す通り、楕円状（例えば、扁平円形状）に形成しても良いし、図６２（ｃ）に示す通り、略正方形状に形成しても良いし、図６２（ｅ）に示す通り、長方形状に形成しても良い。また、例えば第１の領域Ｒ１を略正方形状または略長方形状に形成した場合には、図６２（ｄ）または図６２（ｆ）に示す通り、４隅の部分を丸く形成する事も可能である。更に、第１の領域Ｒ１は、多角形や正多角形とすることも可能である。

膜部１２０の材料には、例えば、ＳｉＯ_ｘやＳｉＮ_ｘ、ポリイミドまたはパラキシリレン系ポリマーなどのフレキシブルプラスティック材料等の絶縁性材料を用いても良い。また、膜部１２０の材料には、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコンの少なくともいずれかを含んでも良い。また、膜部１２０の材料には、例えば、シリコンなどの半導体材料を用いても良いし、Ａｌ等の金属材料を用いても良い。

膜部１２０は、基板１１０と比較して薄く形成される。膜部１２０の厚み（Ｚ方向の幅）は、例えば、０．１マイクロメートル（μｍ）以上３μｍ以下である。膜部１２０の厚みは、０．２μｍ以上１．５μｍ以下であることが好ましい。膜部１２０には、例えば、厚さが０．２μｍの酸化シリコン膜と、厚さが０．４μｍのシリコン膜との積層体を用いても良い。

図６２に示す通り、歪検出素子２００は、膜部１２０上の第１の領域Ｒ１内に複数配置することができる。また、歪検出素子２００は、それぞれ第１の領域Ｒ１の外縁に沿って配置される。即ち、図６２に示す例においては、複数の歪検出素子２００のそれぞれと、第１の領域Ｒ１の外縁との間の距離（最短距離Ｌｍｉｎ）は、互いに同じである。膜部１２０上の第１の領域Ｒ１内に配置する歪検出素子２００の数は１でもよい。

例えば図６２（ａ）及び図６２（ｂ）に示す通り、第１の領域Ｒ１の外縁が曲線である場合、歪検出素子２００はその曲線に沿って配置される。また、例えば図６２（ｃ）及び（ｄ）に示す通り、第１の領域Ｒ１の外縁が直線である場合、歪検出素子２００はその直線に沿って直線状に配置される。

また、図６２中には、膜部１２０に外接する矩形と、この矩形の対角線を、一点鎖線で示している。この矩形及び一点鎖線によって分断された膜部１２０上における領域を、第１〜第４の平面領域と呼ぶ事とすると、歪検出素子２００は、第１〜第４の平面領域内に、第１の領域Ｒ１の外縁に沿って、複数配置されている。

歪検出素子２００は、図６０に示す配線１３１を介してパッド１３２と、配線１３３を介してパッド１３４と接続されている。圧力センサ１００によって圧力の検出を行う場合には、これらパッド１３２及び１３４を介して歪検出素子２００に電圧が印加され、歪検出素子２００の電気抵抗値が測定される。尚、配線１３１及び配線１３３の間には、層間絶縁層を設けても良い。

歪検出素子２００として、例えば図１０に示す歪検出素子２００Ａの様に、下部電極２０４及び上部電極２１２を備えた構成を採用する場合には、例えば下部電極２０４に配線１３１が接続され、上部電極２１２に配線１３３が接続される。一方、図３１に示す歪検出素子２００ｂの様に、上部電極を有さず、下部電極２０４を２つ有している構成や、図３４に示す歪検出素子２００ｅの様に、下部電極を有さず、上部電極２１２を２つ有している構成を採用する場合には、一方の下部電極２０４または上部電極２１２に配線１３１が接続され、他方の下部電極２０４または上部電極２１２に配線１３３が接続される。尚、複数の歪検出素子２００は、図示しない配線を介して直列または並列に接続されていても良い。これにより、ＳＮ比を増大することができる。

歪検出素子２００のサイズは、極めて小さくても良い。歪検出素子２００のＸＹ平面における面積は、第１の領域Ｒ１の面積よりも十分に小さくできる。例えば、歪検出素子２００の面積は、第１の領域Ｒ１の面積の１／５以下とすることができる。例えば、歪検出素子２００に含まれる第１の磁性層２０１の面積は、第１の領域Ｒ１の面積の１／５以下とすることができる。複数の歪検出素子２００を直列または並列に接続することによって、第１の領域Ｒ１の面積よりも十分に小さい歪検出素子２００を用いた場合でも、高いゲージファクタ、もしくは高いＳＮ比を実現することができる。

例えば、第１の領域Ｒ１の直径が６０μｍ程度の場合に、歪検出素子２００（もしくは第１の磁性層２０１）の第１の寸法は、１２μｍ以下とすることができる。例えば、第１の領域Ｒ１の直径が６００μｍ程度の場合には、歪検出素子２００（もしくは第１の磁性層２０１）の寸法は、１２０μｍ以下とすることができる。歪検出素子２００の加工精度などを考慮すると、歪検出素子２００（もしくは第１の磁性層２０１）の寸法を過度に小さくする必要はない。そのため、歪検出素子２００（もしくは第１の磁性層２０１）の寸法は、例えば、０．０５μｍ以上、３０μｍ以下とすることができる。

尚、図６０〜図６２に示す例においては、基板１１０と膜部１２０を別体として構成しているが、膜部１２０を基板１１０と一体に形成しても良い。また、膜部１２０には、基板１１０と同じ材料を用いても良いし、異なる材料を用いても良い。膜部１２０を基板１１０と一体に形成する場合には、基板１１０のうちの薄く形成された部分が膜部１２０（振動部１２１）となる。更に、振動部１２１は、図６０〜図６２に示すように、第１の領域Ｒ１の外縁に沿って連続的に支持されていても良いし、第１の領域Ｒ１の外縁のうちの一部で支持されていても良い。

また、図６２に示す例においては、膜部１２０の上に複数の歪検出素子２００が設けられているが、例えば膜部１２０の上に歪検出素子２００を一つだけ設けても良い。

次に、図６３〜図６５を参照して、圧力センサ１００について行ったシミュレーションの結果について説明する。このシミュレーションでは、膜部１２０に圧力を加えた場合における、膜部１２０上の各位置での歪の大きさεを計算している。このシミュレーションは、有限要素法解析によって膜部１２０の表面を複数に分割し、分割された各要素にフックの法則を適用することによって行われている。

図６３は、シミュレーションに用いたモデルについて説明するための模式的な斜視図である。図６３に示す通り、シミュレーションにおいては、膜部１２０の振動部１２１を円形とした。また、振動部１２１の直径Ｌ１（直径Ｌ２）を５００μｍとし、膜部１２０の厚さＬｔは、２μｍとした。更に、振動部１２１の外縁は、完全に拘束された固定端とした。

尚、シミュレーションにおいては、膜部１２０の材料としてシリコンを想定している。従って、膜部１２０のヤング率は１６５ＧＰａとし、ポアソン比は、０．２２とした。

更に、図６３に示す通り、膜部１２０には下面から圧力が加わるものとし、圧力の大きさは１３．３３ｋＰａとし、且つ振動部１２１に均一に加わるものとした。また、有限要素法においては、振動部１２１を、ＸＹ平面内においては５μｍのメッシュサイズで分割し、Ｚ方向においては、２μｍの間隔で分割した。

次に、図６４及び図６５を参照し、シミュレーションの結果について説明する。図６４は、シミュレーションの結果を示すグラフであり、縦軸は歪の大きさεを示しており、横軸は振動部１２１の中心からの距離ｒ_ｘを半径ｒで規格化した値ｒ_ｘ／ｒを示している。尚、図６４においては、引張方向の歪を正方向の歪とし、圧縮方向の歪を負方向の歪としている。

図６４には、半径方向（Ｘ方向）の歪ε_ｒと、周方向の歪ε_θと、これら歪の差である異方歪Δε（＝ε_ｒ−ε_θ）とを示している。尚、図３を参照して説明した様な、逆磁歪効果による第１の磁性層２０１の磁化方向の変化には、この異方歪Δεが寄与する。

図６４に示したように、凸状に撓んでいる振動部１２１の中心付近においては、半径方向の歪ε_ｒ及び周方向の歪ε_θは引張歪である。これに対し、凹状に撓んでいる外縁付近では、半径方向の歪ε_ｒ及び周方向の歪ε_θは圧縮歪である。中心付近において、異方歪Δεはゼロであり、等方歪となっている。外縁付近では、異方歪Δεは圧縮の値を示しており、外縁直近で最も大きい異方歪が得られる。円形の振動部１２１では、この異方歪Δεが中心からの放射線方向に対して常に同様に得られる。従って、歪検出素子２００を、振動部１２１の外縁付近に配置することにより、歪の検出を感度良く行う事が出来る。このように、歪検出素子２００を、振動部１２１の外縁付近の一部に配置することができる。

図６５は、振動部１２１に生じる異方歪ΔεのＸＹ面内分布を示すコンター図である。図６５においては、図６４に示した極座標系での異方歪Δε（Δε_ｒ−θ）をデカルト座標系での異方歪Δε（Δε_Ｘ−Ｙ）に変換して、振動部１２１の全面において解析した結果が例示されている。

図６５において、「９０％」〜「１０％」の文字で示されている線は、振動部１２１外縁の直近における最も大きい異方歪Δε_Ｘ−Ｙの値（絶対値）の、それぞれ９０％〜１０％の異方歪Δεが得られる位置を示している。図６５に示す通り、同様の大きさの異方歪Δε_Ｘ−Ｙは限られた領域で得られる。

ここで、例えば図６２（ａ）に示す通り、膜部１２０上に、複数の歪検出素子２００を設ける場合、磁化固定層の磁化方向はピン固着を目的とした磁界中アニール方向に揃うため、同一方向をむく。従って、歪検出素子２００は、ほぼ一様な大きさの異方歪が生じる範囲内に配置することが望ましい。

この点、第１の実施の形態に示した歪検出素子２００は、比較的小さくしても高いゲージファクタ（歪検知感度）を実現することができる。従って、膜部１２０の寸法が小さい場合でも、ほぼ一様な大きさの異方歪が生じる範囲内に歪検出素子２００を配置し、高いゲージファクタを得ることができる。また、歪検出素子２００を膜部１２０上に複数配置して、同様な圧力に対する電気抵抗変化（例えば極性など）を得ようとする場合、図６５に示すように同様の異方歪Δε_Ｘ−Ｙが得られる外縁付近の領域に近接して配置することが好ましい。第１の実施の形態に示した歪検出素子２００は比較的小さくしても高いゲージファクタ（歪検知感度）を実現することができるため、同様の異方歪Δε_Ｘ−Ｙが得られる外縁付近の領域に数多く配置することが可能となる。

また、第２の実施の形態に係る、第１の磁性層２０１に対して第２の磁性層２０２が複数設けられた構造を有する歪検出素子２００を用いることによって、第１の磁性層２０１の寸法は、必要とされる歪の分解能に応じて過剰に小さくせず、反磁界の影響による磁化の乱れを可能な限り低減し、接続される第２の磁性層２０２の寸法のみを小さくして、第１の磁性層２０１／中間層２０３／第２の磁性層２０２の接合を複数とすることによって、前述したＳＮ比の増大効果を得ることができる。第２の実施の形態に係る歪検出素子２００は、第１の磁性層２０１の平面寸法を過分に小さくせずに、第１の磁性層２０１／中間層２０３／第２の磁性層２０２の接合を同様の異方歪Δε_Ｘ−Ｙが得られる外縁付近の領域に近接して配置することでＳＮ比の高い圧力センサを実現することができる。

ここで、図６２を参照して説明した通り、本実施の形態に係る歪検出素子２００は、第１〜第４の平面領域内に、第１の領域Ｒ１の外縁に沿って、複数配置されている。従って、第１〜第４の平面領域内に配置された複数の歪検出素子２００によって一様な歪を検出する事が出来る。

次に、図６６を参照して、圧力センサ１００の他の構成例について説明する。図６６は、圧力センサ１００の他の構成例を示す平面図である。図６６に示した圧力センサ１００は、図６２に示す圧力センサ１００とほぼ同様に構成されているが、歪検出素子２００に含まれる第１の磁性層２０１が、略正方形でなく、略長方形に形成されている点において異なる。

図６６（ａ）には、膜部１２０の振動部１２１が略円形状である態様を、図６６（ｂ）には、膜部１２０の振動部１２１が略長円形状である態様を、図６６（ｄ）には、膜部１２０の振動部１２１が略正方形状である態様を、図６６（ｅ）には、膜部１２０の振動部１２１が略長方形状である態様を示している。また、図６６（ｃ）は、図６６（ｂ）の一部の拡大図である。

図６６（ｃ）に示す通り、膜部１２０には複数の歪検出素子２００が、第１の領域Ｒ１の外縁に沿って配置されている。ここで、歪検出素子２００の重心Ｇと、第１の領域Ｒ１の外縁とを最短距離で結ぶ直線を直線Ｌとすると、この直線Ｌの方向と歪検出素子２００に含まれる第１の磁性層２０１の長手方向との角度が、０°よりも大きく９０°よりも小さくなるように設定されている。

上述した通り、歪検出素子２００に含まれる第１の磁性層２０１を、長方形状または長円形状等、形状磁気異方性を有する形状にした場合、磁化自由層２０１の初期磁化方向を、長手方向に設定する事が可能である。また、図６６（ｃ）に示した直線Ｌの方向は、歪検出素子２００に生じる歪の方向を示している。従って、この直線Ｌの方向と歪検出素子２００に含まれる第１の磁性層２０１の長手方向との角度を、０°よりも大きく９０°よりも小さく設定することにより、磁化自由層２０１の初期磁化方向と歪検出素子２００に生じる歪の方向を調整して、正負の圧力に対して感応する圧力センサを製造する事が出来る。尚、この角度は、３０度以上６０度以下がさらに好ましい。

また、上記角度の最大値と最小値との差が、例えば５度以下となる様に設定した場合、複数の歪検出素子２００で同様の圧力―電気抵抗特性を得ることができる。

尚、図６６に示す例においては、圧力センサ１００が複数の歪検出素子２００を備えていたが、１つのみ備えていても良い。

次に、図６７を参照して、歪検出素子２００の配線パターンについて説明する。図６７（ａ）、図６７（ｂ）及び図６７（ｄ）は、歪検出素子２００の配線パターンについて説明するための回路図である。また、図６７（ｃ）は、歪検出素子２００の配線パターンについて説明するための概略的な平面図である。

圧力センサ１００に、複数の歪検出素子２００を設けた場合、例えば、図６７（ａ）に示す通り、全ての歪検出素子２００を直列に接続しても良い。ここで、歪検出素子２００のバイアス電圧は、例えば、５０ミリボルト（ｍＶ）以上１５０ｍＶ以下である。Ｎ個の歪検出素子２００を直列に接続した場合、バイアス電圧は、５０ｍＶ×Ｎ以上１５０ｍＶ×Ｎ以下となる。例えば、直列に接続されている歪検出素子の数Ｎが２５である場合には、バイアス電圧は、１Ｖ以上３．７５Ｖ以下となる。

バイアス電圧の値が１Ｖ以上であると、歪検出素子２００から得られる電気信号を処理する電気回路の設計は容易になり、実用的に好ましい。一方、バイアス電圧（端子間電圧）が１０Ｖを超えると、歪検出素子２００から得られる電気信号を処理する電気回路においては、望ましくない。実施形態においては、適切な電圧範囲になるように、直列に接続される歪検出素子２００の数Ｎ及びバイアス電圧が設定される。

例えば、複数の歪検出素子２００を電気的に直列に接続したときの電圧は、１Ｖ以上１０Ｖ以下となるのが好ましい。例えば、電気的に直列に接続された複数の歪検出素子２００の端子間（一方の端の端子と、他方の端の端子との間）に印加される電圧は、１Ｖ以上１０Ｖ以下である。

この電圧を発生させるためには、１つの歪検出素子２００に印加されるバイアス電圧が５０ｍＶである場合、直列に接続される歪検出素子２００の数Ｎは、２０以上２００以下が好ましい。１つの歪検出素子２００に印加されるバイアス電圧が１５０ｍＶである場合、直列に接続される歪検出素子２００の数Ｎは、７以上６６以下であることが好ましい。

尚、複数の歪検出素子２００は、例えば、図６７（ｂ）に示す通り、全て並列に接続されていても良い。

また、例えば、図６７（ｃ）に示す通り、図６２を参照して説明した第１〜第４の平面領域にそれぞれ複数の歪検出素子２００を配置し、これを第１〜第４の歪検出素子群３１０，３２０，３３０及び３４０とした場合、図６７（ｄ）に示す通り、第１〜第４の歪検出素子群３１０，３２０，３３０及び３４０によってホイートストンブリッジ回路を構成しても良い。ここで、図６７（ｄ）に示す第１の歪検出素子群３１０と第３の歪検出素子群３３０は同極性の歪―電気抵抗特性が得られ、第２の歪検出素子群３２０と第４の歪検出素子群３４０は第１の歪検出素子群３１０と第３の歪検出素子群３３０とは逆極性の歪―電気抵抗特性を得ることができる。尚、第１〜第４の歪検出素子群３１０，３２０，３３０及び３４０に含まれる歪検出素子２００の数は１でもよい。これにより、例えば、検出特性の温度補償を行うことができる。

次に、図６８を参照して、本実施の形態に係る圧力センサ１００の製造方法について、より詳しく説明する。図６８は圧力センサ１００の製造方法を示す模式的な斜視図である。

本実施の形態に係る圧力センサ１００の製造方法においては、図６８（ａ）に示す様に、基板１１０の一の面１１２に、膜部１２０を形成する。例えば基板１１０がＳｉ基板であった場合、膜部１２０として、ＳｉＯ_ｘ／Ｓｉの薄膜をスパッタによって成膜しても良い。

尚、例えば基板１１０としてＳＯＩ（Silicon On Insulator）基板を採用する場合には、Ｓｉ基板上のＳｉＯ_２／Ｓｉの積層膜を膜部１２０として採用する事も出来る。この場合、膜部１２０の形成は、Ｓｉ基板とＳｉＯ_２／Ｓｉの積層膜との貼り合わせである。

次に、図６８（ｂ）に示す通り、基板１１０の一の面１１２に、配線部１３１及びパッド１３２を形成する。即ち、配線部１３１及びパッド１３２となる導電膜を成膜し、その導電膜を、一部を残して除去する。本工程には、フォトリソグラフィ及びエッチングを用いても良いし、リフトオフを用いても良い。

また、配線部１３１及びパッド１３２の周辺を、図示しない絶縁膜で埋め込んでも良い。この場合には、例えばリフトオフを用いても良い。リフトオフにおいては、例えば、配線部１３１及びパッド１３２のパターンのエッチング後、レジストを剥離する前に、図示しない絶縁膜を全面に成膜して、その後レジストを除去する。

次に、図６８（ｃ）に示す通り、基板１１０の一の面１１２に、第１の磁性層２０１、第２の磁性層２０２、並びに、第１の磁性層２０１及び第２の磁性層２０２の間に位置する中間層２０３を成膜する。

次に、図６８（ｄ）に示す通り、第１の磁性層２０１、第２の磁性層２０２及び中間層２０３を、一部を残して除去し、歪検出素子２００を形成する。本工程には、フォトリソグラフィ及びエッチングを用いても良いし、リフトオフを用いても良い。

また、歪検出素子２００の周辺を、図示しない絶縁膜で埋め込んでも良い。この場合には、例えばリフトオフを用いても良い。リフトオフにおいては、例えば、歪検出素子２００のパターンのエッチング後、レジストを剥離する前に、図示しない絶縁膜を全面に成膜して、その後レジストを除去する。

次に、図６８（ｄ）に示す通り、基板１１０の一の面１１２に、配線部１３３及びパッド１３４を形成する。即ち、配線部１３３及びパッド１３４となる導電膜を成膜し、その導電膜を、一部を残して除去する。本工程には、フォトリソグラフィ及びエッチングを用いても良いし、リフトオフを用いても良い。

また、配線部１３３及びパッド１３４の周辺を、図示しない絶縁膜で埋め込んでも良い。この場合には、例えばリフトオフを用いても良い。リフトオフにおいては、例えば、配線部１３３及びパッド１３４のパターンのエッチング後、レジストを剥離する前に、図示しない絶縁膜を全面に成膜して、その後レジストを除去する。

次に、図６８（ｅ）に示す通り基板１１０の一部を、基板１１０の他の面１１３から除去して、基板１１０に空洞部１１１を形成する。この工程において除去する領域は、基板１１０の第１の領域Ｒ１に相当する部分である。尚、本実施の形態においては、基板１１０の第１の領域Ｒ１内に位置する部分を全て除去しているが、基板１１０の一部を残すことも可能である。例えば、膜部１２０と基板１１０を一体に形成する場合には、基板１１０の一部を除去して薄膜化し、この薄膜化された部分を膜部１２０としても良い。

本実施の形態において、図６８（ｅ）に示す工程にはエッチングが用いられる。例えば膜部１２０がＳｉＯ_２／Ｓｉの積層膜である場合、本工程は、基板１１０の他の面１１３からの深堀加工によって行われても良い。また、本工程には、両面アライナー露光装置を用いることができる。これにより、歪検出素子２００の位置に合わせて、レジストのホールパターンを他の面１１３にパターニングできる。

また、エッチングにおいては、例えばＲＩＥを用いたボッシュプロセスが用いることができる。ボッシュプロセスでは、例えば、ＳＦ_６ガスを用いたエッチング工程と、Ｃ_４Ｆ_８ガスを用いた堆積工程と、を繰り返す。これにより、基板１１０の側壁のエッチングを抑制しつつ、基板１１０の深さ方向（Ｚ軸方向）に選択的にエッチングが行われる。エッチングのエンドポイントとして、例えば、ＳｉＯ_ｘ層が用いられる。すなわち、エッチングの選択比がＳｉとは異なるＳｉＯ_ｘ層を用いてエッチングを終了させる。エッチングストッパ層として機能するＳｉＯ_ｘ層は、膜部１１０の一部として用いられても良い。ＳｉＯ_ｘ層は、エッチングの後に、例えば、無水フッ化水素及びアルコールなどの処理などで除去されても良い。基板１１０のエッチングはボッシュプロセス以外にウェット工程による異方性エッチングや犠牲層を用いたエッチングを行っても良い。

次に、図６９〜図７１を参照して、本実施の形態に係る圧力センサ２００の構成例４４０について説明する。

図６９は、圧力センサ４４０の構成を示す模式的な斜視図である。図７０及び図７１は、圧力センサ４４０を例示するブロック図である。

図６９及び図７０に示すように、圧力センサ４４０には、基部４７１、検知部４５０、半導体回路部４３０、アンテナ４１５、電気配線４１６、送信回路４１７、及び、受信回路４１７ｒが設けられている。尚、本実施の形態に係る検知部４５０は、例えば第１または第２の実施の形態に係る歪検出素子２００である。

アンテナ４１５は、電気配線４１６を介して、半導体回路部４３０と電気的に接続されている。

送信回路４１７は、検知部４５０に流れる電気信号に基づくデータを無線で送信する。送信回路４１７の少なくとも一部は、半導体回路部４３０に設けることができる。

受信回路４１７ｒは、電子機器４１８ｄからの制御信号を受信する。受信回路４１７ｒの少なくとも一部は、半導体回路部４３０に設けることができる。受信回路４１７ｒを設けるようにすれば、例えば、電子機器４１８ｄを操作することで、圧力センサ４４０の動作を制御することができる。

図７０に示すように、送信回路４１７には、例えば、検知部４５０に接続されたＡＤコンバータ４１７ａと、マンチェスター符号化部４１７ｂと、を設けることができる。切替部４１７ｃを設け、送信と受信を切り替えるようにすることができる。この場合、タイミングコントローラ４１７ｄを設け、タイミングコントローラ４１７ｄにより切替部４１７ｃにおける切り替えを制御することができる。またさらに、データ訂正部４１７ｅ、同期部４１７ｆ、判定部４１７ｇ、電圧制御発振器４１７ｈ（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）を設けることができる。

図７１に示すように、圧力センサ４４０と組み合わせて用いられる電子機器４１８ｄには、受信部４１８が設けられる。電子機器４１８ｄとしては、例えば、携帯端末などの電子装置を例示することができる。

この場合、送信回路４１７を有する圧力センサ４４０と、受信部４１８を有する電子機器４１８ｄと、を組み合わせて用いることができる。

電子機器４１８ｄには、マンチェスター符号化部４１７ｂ、切替部４１７ｃ、タイミングコントローラ４１７ｄ、データ訂正部４１７ｅ、同期部４１７ｆ、判定部４１７ｇ、電圧制御発振器４１７ｈ、記憶部４１８ａ、中央演算部４１８ｂ（ＣＰＵ；Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を設けることができる。

この例では、圧力センサ４４０は、固定部４６７をさらに含んでいる。固定部４６７は、膜部４６４（７０ｄ）を基部４７１に固定する。固定部４６７は、外部圧力が印加されたときであっても撓みにくいように、膜部４６４よりも厚み寸法を厚くすることができる。

固定部４６７は、例えば、膜部４６４の周縁に等間隔に設けることができる。膜部４６４（７０ｄ）の周囲をすべて連続的に取り囲むように固定部４６７を設けることもできる。固定部４６７は、例えば、基部４７１の材料と同じ材料から形成することができる。この場合、固定部４６７は、例えば、シリコンなどから形成することができる。固定部４６７は、例えば、膜部４６４（７０ｄ）の材料と同じ材料から形成することもできる。

次に、図７２〜図８３を参照して、圧力センサ４４０の製造方法を例示する。図７２〜図８３は、圧力センサ４４０の製造方法を例示する模式的な平面図及び断面図である。

図７２（ａ）及び図７２（ｂ）に示すように、半導体基板５３１の表面部分に半導体層５１２Ｍを形成する。続いて、半導体層５１２Ｍの上面に素子分離絶縁層５１２Ｉを形成する。続いて、半導体層５１２Ｍの上に、図示しない絶縁層を介して、ゲート５１２Ｇを形成する。続いて、ゲート５１２Ｇの両側に、ソース５１２Ｓとドレイン５１２Ｄとを形成することで、トランジスタ５３２が形成される。続いて、この上に層間絶縁膜５１４ａを形成し、さらに層間絶縁膜５１４ｂを形成する。

続いて、非空洞部となる領域において、層間絶縁膜５１４ａ、５１４ｂの一部に、トレンチ及び孔を形成する。続いて、孔に導電材料を埋め込んで、接続ピラー５１４ｃ〜５１４ｅを形成する。この場合、例えば、接続ピラー５１４ｃは、１つのトランジスタ５３２のソース５１２Ｓに電気的に接続され、接続ピラー５１４ｄはドレイン５１２Ｄに電気的に接続される。例えば、接続ピラー５１４ｅは、別のトランジスタ５３２のソース５１２Ｓに電気的に接続される。続いて、トレンチに導電材料を埋め込んで、配線部５１４ｆ、５１４ｇを形成する。配線部５１４ｆは、接続ピラー５１４ｃ及び接続ピラー５１４ｄに電気的に接続される。配線部５１４ｇは、接続ピラー５１４ｅに電気的に接続される。続いて、層間絶縁膜５１４ｂの上に、層間絶縁膜５１４ｈを形成する。

図７３（ａ）及び図７３（ｂ）に示すように、層間絶縁膜５１４ｈの上に、酸化シリコン（ＳｉＯ２）からなる層間絶縁膜５１４ｉを、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する。続いて、層間絶縁膜５１４ｉの所定の位置に孔を形成し、導電材料（例えば、金属材料）を埋め込み、上面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて平坦化する。これにより、配線部５１４ｆに接続された接続ピラー５１４ｊと、配線部５１４ｇに接続された接続ピラー５１４ｋと、が形成される。

図７４（ａ）及び図７４（ｂ）に示すように、層間絶縁膜５１４ｉの空洞部５７０となる領域に凹部を形成し、その凹部に犠牲層５１４ｌを埋め込む。犠牲層５１４ｌは、例えば、低温で成膜できる材料を用いて形成することができる。低温で成膜できる材料は、例えば、シリコンゲルマニウム（ＳｉＧｅ）などである。

図７５（ａ）及び図７５（ｂ）に示すように、層間絶縁膜５１４ｉ及び犠牲層５１４ｌの上に、膜部５６４（７０ｄ）となる絶縁膜５６１ｂｆを形成する。絶縁膜５６１ｂｆは、例えば、酸化シリコン（ＳｉＯ２）などを用いて形成することができる。絶縁膜５６１ｂｆに複数の孔を設け、複数の孔に導電材料（例えば、金属材料）を埋め込み、接続ピラー５６１ｆａ、接続ピラー５６２ｆａを形成する。接続ピラー５６１ｆａは、接続ピラー５１４ｋと電気的に接続され、接続ピラー５６２ｆａは、接続ピラー５１４ｊと電気的に接続される。

図７６（ａ）及び図７６（ｂ）に示すように、絶縁膜５６１ｂｆ、接続ピラー５６１ｆａ、接続ピラー５６２ｆａの上に、配線５５７となる導電層５６１ｆを形成する。

図７７（ａ）及び図７７（ｂ）に示すように、導電層５６１ｆの上に、積層膜５５０ｆを形成する。

図７８（ａ）及び図７８（ｂ）に示すように、積層膜５５０ｆを所定の形状に加工し、その上に、絶縁層５６５となる絶縁膜５６５ｆを形成する。絶縁膜５６５ｆは、例えば、酸化シリコン（ＳｉＯ２）などを用いて形成することができる。

図７９（ａ）及び図７９（ｂ）に示すように、絶縁膜５６５ｆの一部を除去し、導電層５６１ｆを所定の形状に加工する。これにより、配線５５７が形成される。このとき、導電層５６１ｆの一部は、接続ピラー５６２ｆａに電気的に接続される接続ピラー５６２ｆｂとなる。さらに、この上に、絶縁層５６６となる絶縁膜５６６ｆを形成する。

図８０（ａ）及び図８０（ｂ）に示すように、絶縁膜５６５ｆに開口部５６６ｐを形成する。これにより、接続ピラー５６２ｆｂが露出する。

図８１（ａ）及び図８１（ｂ）に示すように、上面に、配線５５８となる導電層５６２ｆを形成する。導電層５６２ｆの一部は、接続ピラー５６２ｆｂと電気的に接続される。

図８２（ａ）及び図８２（ｂ）に示すように、導電層５６２ｆを所定の形状に加工する。これにより、配線５５８が形成される。配線５５８は、接続ピラー５６２ｆｂと電気的に接続される。

図８３（ａ）及び図８３（ｂ）に示すように、絶縁膜５６６ｆに所定の形状の開口部５６６ｏを形成する。開口部５６６ｏを介して、絶縁膜５６１ｂｆを加工し、さらに開口部５６６ｏを介して、犠牲層５１４ｌを除去する。これにより、空洞部５７０が形成される。犠牲層５１４ｌの除去は、例えば、ウェットエッチング法を用いて行うことができる。

なお、固定部５６７をリング状とする場合には、例えば、空洞部５７０の上方における非空洞部の縁と、膜部５６４と、の間を絶縁膜で埋める。

以上の様にして圧力センサ４４０が形成される。

［４．第４の実施の形態］
次に、図８４を参照して、第４の実施の形態について説明する。図８４は、本実施の形態に係るマイクロフォン１５０の構成を示す模式的な断面図である。第１〜第３の実施の形態に係る圧力センサ１００は、例えば、マイクロフォンに搭載する事が出来る。

本実施の形態に係るマイクロフォン１５０は、圧力センサ１００を搭載したプリント基板１５１と、プリント基板１５１を搭載した電子回路１５２と、プリント基板１５１と共に圧力センサ１００と電子回路１５２とを覆うカバー１５３とを備える。圧力センサ１００は、第１〜第３の実施の形態に係る圧力センサ１００である。

カバー１５３には、アコースティックホール１５４が設けられており、ここから音波１５５が入射する。音波１５５がカバー１５３内に入射すると、圧力センサ１００によって音波１５５が検知される。電子回路１５２は、例えば、圧力センサ１００に搭載された歪検出素子に電流を流し、圧力センサ１００の抵抗値の変化を検出する。また、電子回路１５２は、増幅回路等によってこの電流値を増幅しても良い。

第１〜第４の実施の形態に係る方法によって製造された圧力センサは高感度であるため、これを搭載したマイクロフォン１５０は感度良く音波１５５の検出を行う事が可能である。

［５．第５の実施の形態］
次に、図８５及び図８６を参照して、第５の実施の形態について説明する。図８５は、第５の実施の形態に係る血圧センサ１６０の構成を示す模式図である。図８６は、同血圧センサ１６０のＨ１−Ｈ２から見た模式的な断面図である。第１〜第３の実施の形態に係る圧力センサ１００は、例えば、血圧センサ１６０に搭載する事が出来る。

図８５に示す通り、血圧センサ１６０は、例えばヒトの腕１６５の動脈１６６上に貼り付けられる。また、図８６に示す通り、血圧センサ１６０は第１〜第３の実施の形態に係る圧力センサ１００を搭載しており、これによって血圧を測定する事が可能である。

第１〜第３の実施の形態に係る圧力センサ１００は高感度であるため、これを搭載した血圧センサ１６０は感度良く連続的に血圧の検出を行う事が可能である。

［６．第６の実施の形態］
次に、図８７を参照して、第６の実施の形態について説明する。図８７は、第６の実施の形態に係るタッチパネル１７０の構成を示す模式的な回路図である。タッチパネル１７０は、図示しないディスプレイの内部及びディスプレイの外部の少なくともいずれかに搭載される。

タッチパネル１７０は、マトリクス状に配置された複数の圧力センサ１００と、Ｙ方向に複数配置され、Ｘ方向に配置された複数の圧力センサ１００の一端にそれぞれ接続された複数の第１の配線１７１と、Ｘ方向に複数配置され、Ｙ方向に配置された複数の圧力センサ１００の他端にそれぞれ接続された複数の第２の配線１７２と、複数の第１の配線１７１及び複数の第２の配線１７２を制御する制御部１７３とを備える。圧力センサ１００は、第１〜第３の実施の形態に係る圧力センサである。

また、制御部１７３は、第１の配線１７１を制御する第１の制御回路１７４と、第２の配線１７２を制御する第２の制御回路１７５と、第１の制御回路１７４及び第２の制御回路１７５を制御する第３の制御回路１７６とを備える。

例えば、制御部１７３は、複数の第１の配線１７１及び複数の第２の配線１７２を介して圧力センサ１００に電流を流す。ここで、図示しないタッチ面が押圧された場合、圧力センサ１００はその圧力に応じて歪検出素子の抵抗値を変化させる。制御部１７３は、この抵抗値の変化を検出することにより、押圧による圧力を検出した圧力センサ１００の位置を特定する。

第１〜第３の実施の形態に係る圧力センサ１００は高感度であるため、これを搭載したタッチパネル１７０は感度良く押圧による圧力を検出する事が可能である。また、圧力センサ１００は小型であり、解像度の高いタッチパネル１７０を製造する事が可能である。

尚、タッチパネル１７０は、圧力センサ１００の他にタッチを検出するための検出要素を備えていても良い。

［７．その他の応用例］
以上、具体例を参照しつつ、第１〜第３の実施の形態に係る圧力センサ１００の応用例について説明した。しかし、圧力センサ１００は、第４〜第６に示す実施の形態の他に、気圧センサやタイヤの空気圧センサ等、様々な圧力センサデバイスに応用することができる。

また、歪検出素子２００、圧力センサ１００、マイクロフォン１５０、血圧センサ１６０及びタッチパネル１７０に含まれる膜部、歪検出素子、第１の磁性層、第２の磁性層及び中間層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した歪検出素子、圧力センサ１００、マイクロフォン１５０、血圧センサ１６０及びタッチパネル１７０を基にして、当業者が適宜設計変更して実施し得る全ての歪検出素子、圧力センサ１００、マイクロフォン１５０、血圧センサ１６０及びタッチパネル１７０も、本発明の要旨を包含する限り、本発明の範囲に属する。

［８．その他の実施の形態］
以上、本発明の実施の形態について説明したが、本発明は、下記の様な態様によっても実施することが可能である。

［態様１］
変形可能な膜部の上に設けられる歪検出素子であって、
前記膜部の変形に応じて磁化方向を変化させる第１の磁性層と、
前記第１の磁性層の第１の対向面に対向する第２の対向面を有する第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた中間層と
を備え、
前記第１の磁性層は、前記第１の対向面の一部において前記第２の対向面と対向する
ことを特徴とする歪検出素子。

［態様２］
前記第１の対向面の面積は、前記第２の対向面の面積よりも大きい
ことを特徴とする態様１記載の歪検出素子。

［態様３］
前記第２の対向面は、前記第２の対向面の全体において前記第１の対向面と対向する
ことを特徴とする態様１または２記載の歪検出素子。

［態様４］
変形可能な膜部の上に設けられる歪検出素子であって、
前記膜部の変形に応じて磁化方向を変化させる第１の磁性層と、
前記第１の磁性層の第１の対向面に対向する第２の対向面をそれぞれ有する複数の第２の磁性層と、
前記第１の磁性層と前記第２の磁性層との間に設けられた中間層と
を備えた
ことを特徴とする歪検出素子。

［態様５］
前記第１の磁性層は、前記第１の対向面の一部において前記第２の対向面と対向する
ことを特徴とする態様４記載の歪検出素子。

［態様６］
前記第１の磁性層と電気的に接続された第１の電極と、
前記複数の第２の磁性層と電気的に並列に接続された第２の電極と
を更に備え、
前記第１の磁性層と前記複数の第２の磁性層との前記中間層を介した接合が、前記第１の電極と前記第２の電極との間で電気的に並列に接続されている
ことを特徴とする態様４または５記載の歪検出素子。

［態様７］
一の前記第２の磁性層と電気的に接続された第１の電極と、
他の前記第２の磁性層と電気的に接続された第２の電極と
を更に備え、
前記第１の磁性層と前記複数の第２の磁性層との前記中間層を介した接合が、前記第１の電極と前記第２の電極との間で電気的に直列に接続されている
ことを特徴とする態様４または５記載の歪検出素子。

［態様８］
前記第２の磁性層の磁化方向は、一方向に固着されている
ことを特徴とする態様１〜７のうちのいずれか一項記載の歪検出素子。

［態様９］
前記第２の磁性層の磁化方向は、積層方向に隣接する反強磁性層によって一方向に固着されている
ことを特徴とする態様８記載の歪検出素子。

［態様１０］
前記中間層と前記第１の磁性層の間に設けられた第３の磁性層を更に備えた
ことを特徴とする態様１〜９のうちのいずれか一項記載の歪検出素子。

［態様１１］
前記中間層の平面形状は、前記第１の磁性層と同じである
ことを特徴とする態様１〜１０記載の歪検出素子。

［態様１２］
前記中間層の平面形状は、前記第２の磁性層と同じである
ことを特徴とする態様１〜１０記載の歪検出素子。

［態様１３］
前記第２の磁性層と前記膜部との間に前記第１の磁性層が設けられている
ことを特徴とする態様１〜１２記載の歪検出素子。

［態様１４］
支持部と、前記支持部に支持された前記膜部と、前記膜部の上に設けられた態様１〜１３のうちのいずれか一項記載の歪検出素子とを備えた
ことを特徴とする圧力センサ。

［態様１５］
前記第１の磁性層は、積層方向に垂直な面内における第１の面内方向に対して、前記積層方向及び前記第１の面内方向に垂直な第２の面内方向よりも長く形成されている
ことを特徴とする態様１〜１４記載の歪検出素子。

［態様１６］
支持部と、前記支持部に支持された前記膜部と、前記膜部の上に設けられた態様１５記載の歪検出素子とを備えた圧力センサであって、
前記第１の磁性層は、前記第１の磁性層の重心と前記第１の領域の外縁とを最短距離で結ぶ直線と、前記第１の面内方向との相対角度が、０°よりも大きく９０°よりも小さくなるように設けられる
ことを特徴とする圧力センサ。

［態様１７］
前記歪検出素子を前記膜部の上に複数設けてなる
ことを特徴とする態様１４または１６記載の圧力センサ。

［態様１８］
支持部と、前記支持部に支持された前記膜部と、前記膜部の上に複数設けられた態様１５記載の歪検出素子とを備えた圧力センサであって、
前記第１の磁性層の、前記第１の磁性層の重心と前記第１の領域の外縁とを最短距離で結ぶ直線と、前記第１の面内方向との相対角度を第３角度とすると、
前記複数の歪検出素子について、最大の第３角度と最小の第３角度の差が５度以下である
ことを特徴とする圧力センサ。

［態様１９］
支持部と、前記支持部に支持された前記膜部と、前記膜部の上に複数設けられた態様１〜１３または態様１５記載の歪検出素子とを備えた圧力センサであって、
複数の前記歪検出素子のうちの少なくとも２つが電気的に直列に接続されている
ことを特徴とする圧力センサ。

［態様２０］
態様１４または態様１６〜１９記載の圧力センサを備えたマイクロフォン。

［態様２１］
態様１４または態様１６〜１９記載の圧力センサを備えた血圧センサ。

［態様２２］
態様１４または態様１６〜１９記載の圧力センサを備えたタッチパネル。

［９．その他］
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

また、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施の形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００、１００Ａ…圧力センサ、１１０…基板、１１１…空洞部、１１２…一の面、１１３…他の面、１２０…膜部、１２１…振動部、１２２…被支持部、１２５…絶縁層、１２６…絶縁層、１３１，１３３…配線、１３２，１３４…パッド、１５０…マイクロフォン、１５１…プリント基板、１５２…電子回路、１５３…カバー、１５４…アコースティックホール、１５５…音波、１６０…血圧センサ、１６５…腕、１６６…動脈、１７０…タッチパネル、１７１…第１の配線、１７２…第２の配線、１７３…制御部、１７４…第１の制御回路、１７５…第２の制御回路、１７６…第３の制御回路、２００…歪検出素子、２００Ａ，Ｂ，Ｃ…（歪検出素子）、２０１…第１の磁性層、２０２…第２の磁性層、２０３…中間層、２０４…下部電極、２０５…下地層、２０６…ピニング層、２０７…第２磁化固定層、２０８…磁気結合層、２０９…第１磁化固定層、２１０…磁化自由層、２１１…キャップ層、２１２…上部電極、２１３…絶縁層、２１４…ハードバイアス層、２１５…保護層、２００Ｄ…（歪検出素子）、２２１…下部ピニング層、２２２…下部第２磁化固定層、２２３…下部磁気結合層、２２４…下部第１磁化固定層、２２５…下部中間層、２２６…磁化自由層、２２７…上部中間層、２２８…上部第１磁化固定層、２２９…上部磁気結合層、２３０…上部第２磁化固定層、２３１…上部ピニング層、２００Ｅ…（歪検出素子）、２４１…第２磁化自由層、２４２…第１磁化自由層、２５１…第３の磁性層、２５２…参照層、２６０…中間キャップ層、３１０…第１の検知素子群、３２０…第２の検知素子群、３３０…第３の検知素子群、３４０…第４の検知素子群、Ｒ１…第１の領域、Ｇ…重心、Ｌ…直線、Ｓ１…第１の対向面、Ｓ２…第２の対向面。

Claims (13)

1. 変形可能な膜部と、
   磁化方向が変化する第１の磁性層と、
   前記膜部と前記第１の磁性層との間に設けられ、磁化方向が第１方向の第２の磁性層と、
   前記膜部と前記第１の磁性層との間に設けられ、磁化方向が第１方向の第３の磁性層と、
   前記第１の磁性層と、前記第２の磁性層及び前記第３の磁性層と、の間に設けられた中間層と
   を備える歪検出素子。
2. 前記中間層は、
   前記第１の磁性層と前記第２の磁性層との間に設けられた第１の中間層と、
   前記第１の磁性層と前記第３の磁性層との間に設けられた第２の中間層と
   を備える
   請求項１記載の歪検出素子。
3. 前記第１の磁性層に接続された第１の電極と、
   前記第２の磁性層及び前記第３の磁性層に接続された第２の電極と
   を更に備える請求項１又は２記載の歪検出素子。
4. 前記第２の磁性層に接続された第１の電極と、
   前記第３の磁性層に接続された第２の電極と
   を更に備える請求項１又は２に記載の歪検出素子。
5. 前記膜部の変形に応じて前記第１の電極と前記第２の電極との間の電気抵抗値が変化する
   請求項３又は４記載の歪検出素子。
6. 前記第２の磁性層の面積及び前記第３の磁性層の面積の和は、前記第１の磁性層の面積よりも小さい
   請求項１〜５のいずれか１項記載の歪検出素子。
7. 変形可能な膜部と、
   磁化方向が第１方向の第１の磁性層と、
   磁化方向が第１方向の第２の磁性層と、
   前記膜部と、前記第１の磁性層及び前記第２の磁性層と、の間に設けられ、磁化方向が変化する第３の磁性層と、
   前記第１の磁性層及び前記第２の磁性層と、前記第３の磁性層と、の間に設けられた中間層と
   を備える歪検出素子。
8. 前記中間層は、
   前記第１の磁性層と前記第３の磁性層との間に設けられた第１の中間層と、
   前記第２の磁性層と前記第３の磁性層との間に設けられた第２の中間層と
   を備える
   請求項７記載の歪検出素子。
9. 前記第１の磁性層及び前記第２の磁性層に接続された第１の電極と、
   前記第３の磁性層に接続された第２の電極と
   を更に備える請求項７又は８記載の歪検出素子。
10. 前記第１の磁性層に接続された第１の電極と、
    前記第２の磁性層に接続された第２の電極と
    を更に備える請求項７又は８記載の歪検出素子。
11. 前記膜部の変形に応じて前記第１の電極と前記第２の電極との間の電気抵抗値が変化する
    請求項９又は１０記載の歪検出素子。
12. 前記第１の磁性層の面積及び前記第２の磁性層の面積の和は、前記第３の磁性層の面積よりも小さい
    請求項７〜１１のいずれか１項記載の歪検出素子。
13. 請求項１〜１２のうちのいずれか一項記載の歪検出素子と、
    前記膜部を支持する支持部と
    を備える圧力センサ。

Images