JP6462532B2 - Semiconductor element storage package and semiconductor device - Google Patents
Semiconductor element storage package and semiconductor deviceInfo
- Publication number
- JP6462532B2 JP6462532B2 JP2015166882A JP2015166882A JP6462532B2 JP 6462532 B2 JP6462532 B2 JP 6462532B2 JP 2015166882 A JP2015166882 A JP 2015166882A JP 2015166882 A JP2015166882 A JP 2015166882A JP 6462532 B2 JP6462532 B2 JP 6462532B2
- Authority
- JP
- Japan
- Prior art keywords
- wall body
- main surface
- semiconductor element
- wall
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子を収納する半導体素子収納用パッケージおよびこれを備えた半導体装置に関する。 The present invention relates to a semiconductor element housing package for housing a semiconductor element and a semiconductor device including the same.
発光素子、受光素子などの光半導体素子や信号処理用演算素子などの半導体素子は、半導体素子を保護するとともに、半導体素子と外部の配線とを接続するために半導体素子収納用パッケージに収納される。 Optical semiconductor elements such as light emitting elements and light receiving elements and semiconductor elements such as signal processing arithmetic elements are housed in a semiconductor element housing package for protecting the semiconductor elements and connecting the semiconductor elements and external wiring. .
半導体素子収納用パッケージとしては、たとえば、複数の矩形板状の壁体が互いに嵌合されて枠状を成す周壁体によって構成されたものがある(特許文献1参照)。 As a package for housing a semiconductor element, for example, there is a package constituted by a peripheral wall body in which a plurality of rectangular plate-shaped wall bodies are fitted to each other to form a frame shape (see Patent Document 1).
上記の従来技術の半導体素子収納用パッケージでは、壁体に反りや変形が生じる場合があり、このような場合には、複数の壁体を互いに嵌合させ、その嵌合部をろう材などの接合材によって接合して周壁体を形成する際に、各壁体に位置ずれが生じるおそれがある。 In the above-described conventional package for storing semiconductor elements, the wall body may be warped or deformed. In such a case, a plurality of wall bodies are fitted to each other, and the fitting portion is made of brazing material or the like. When the peripheral wall body is formed by bonding with a bonding material, there is a possibility that a positional shift occurs in each wall body.
本発明の目的は、複数の矩形板状の壁体が互いに嵌合されて枠状を成す周壁体を備えた半導体素子収納用パッケージであって、周壁体において各壁体に位置ずれが生じることが抑制された半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is a package for housing a semiconductor element having a peripheral wall body in which a plurality of rectangular plate-like wall bodies are fitted together to form a frame shape, and each wall body is displaced in the peripheral wall body. It is an object of the present invention to provide a package for housing a semiconductor element in which the above is suppressed, and a semiconductor device including the same.
本発明の一態様の半導体素子収納用パッケージは、半導体素子が載置される載置領域を含む主面を有する板状の基体と、前記載置領域を囲むように前記基体の前記主面に設けられて枠状を成す周壁体とを含み、前記周壁体は、前記主面に垂直に立設された矩形板状の第1壁体であって、前記主面に平行な方向の一方端部に第1凸部が設けられ、かつ他方端部に第2凸部が設けられるとともに、厚み方向に貫通した貫通開口が設けられた第1壁体と、前記主面に垂直に立設された、前記第1壁体に対向する矩形板状の第2壁体であって、前記主面に平行な方向の一方端部に第3凸部が設けられ、かつ他方端部に第4凸部が設けられた第2壁体と、前記主面に垂直に立設された、前記第1壁体および前記第2壁体に隣接する矩形板状の第3壁体であって、前記主面に平行な方向の一方端部に前記第1凸部と嵌合する第1凹部が設けられ、かつ他方端部に前記第3凸部と嵌合する第2凹部が設けられた、前記第1壁体および前記第2壁体よりも高さが高い第3壁体と、前記主面に垂直に立設された、前記第1壁体および前記第2壁体に隣接する矩形板状の第4壁体であって、前記主面に平行な方向の一方端部に前記第2凸部と嵌合する第3凹部が設けられ、かつ他方端部に前記第4凸部と嵌合する第4凹部が設けられた、前記第1壁体および前記第2壁体よりも高さが高い第4壁体と、から成ることを特徴とするものである。 A package for housing a semiconductor element of one embodiment of the present invention includes a plate-like base body having a main surface including a placement region on which a semiconductor element is placed, and the main surface of the base body so as to surround the placement region. A peripheral wall body having a frame shape, and the peripheral wall body is a rectangular plate-shaped first wall body erected perpendicularly to the main surface, and one end in a direction parallel to the main surface The first wall is provided with a first protrusion, the other end is provided with a second protrusion, and a through-opening penetrating in the thickness direction is provided. In addition, the second wall body is a rectangular plate-shaped second wall facing the first wall body, the third protrusion is provided at one end in a direction parallel to the main surface, and the fourth protrusion is provided at the other end. A second wall body provided with a portion and a rectangular plate-shaped third wall body that is erected vertically to the main surface and is adjacent to the first wall body and the second wall body Thus, a first concave portion that fits with the first convex portion is provided at one end portion in a direction parallel to the main surface, and a second concave portion that fits with the third convex portion is provided at the other end portion. A third wall having a height higher than that of the first wall and the second wall, and adjacent to the first wall and the second wall, which are erected vertically to the main surface. A rectangular plate-like fourth wall body, wherein a third concave portion that fits the second convex portion is provided at one end portion in a direction parallel to the main surface, and the fourth convex portion is provided at the other end portion. And a fourth wall body having a height higher than that of the first wall body and the second wall body.
また本発明の一態様の半導体装置は、前記半導体素子収納用パッケージと、前記基体における前記主面の載置領域に載置された半導体素子と、を含むことを特徴とするものである。 According to another aspect of the present invention, there is provided a semiconductor device including the semiconductor element storage package and a semiconductor element mounted on a mounting region of the main surface of the base body.
本発明の一態様の半導体素子収納用パッケージによれば、半導体素子が載置される載置領域を囲むように基体の主面に設けられて枠状を成す周壁体は、第1凸部、第2凸部および貫通開口が設けられた第1壁体と、該第1壁体に対向する、第3凸部および第4凸部が設けられた第2壁体と、第1壁体および第2壁体に隣接する第3壁体と第4壁体とから成る。第3壁体および第4壁体は、第1壁体および第2壁体よりも高さが高い。第3壁体は、基体の主面に平行な方向の一方端部に第1凸部と嵌合する第1凹部が設けられ、他方端部に第3凸部と嵌合する第2凹部が設けられる。第4壁体は、基体の主面に平行な方向の一方端部に第2凸部と嵌合する第3凹部が設けられ、他方端部に第4凸部と嵌合する第4凹部が設けられる。 According to the package for housing a semiconductor element of one aspect of the present invention, the peripheral wall body that is provided on the main surface of the base so as to surround the mounting region on which the semiconductor element is mounted and has a frame shape includes the first convex portion, A first wall provided with a second convex part and a through-opening; a second wall provided with a third convex part and a fourth convex part opposite to the first wall; a first wall; It consists of a 3rd wall body and a 4th wall body adjacent to a 2nd wall body. The third wall body and the fourth wall body are higher in height than the first wall body and the second wall body. The third wall body is provided with a first concave portion fitted to the first convex portion at one end portion in a direction parallel to the main surface of the base body, and a second concave portion fitted to the third convex portion at the other end portion. Provided. The fourth wall body is provided with a third concave portion that fits with the second convex portion at one end portion in a direction parallel to the main surface of the base, and the fourth concave portion that fits with the fourth convex portion at the other end portion. Provided.
上記のように構成される半導体素子収納用パッケージの周壁体において、貫通開口が設けられた第1壁体と該第1壁体に対向する第2壁体とに、第3壁体および第4壁体が嵌合され、その第3壁体および第4壁体は、第1壁体および第2壁体よりも高さが高いので、第1壁体の上端と第3壁体および第4壁体の上端との間に段差が形成されるとともに、第2壁体の上端と第3壁体および第4壁体の上端との間にも段差が形成されることになる。第1壁体と第3壁体および第4壁体との間の嵌合構造、第2壁体と第3壁体および第4壁体との間の嵌合構造において、ろう材などの接合材によって接合して周壁体を形成する際に、前記段差に接合材の液溜まりを形成させることができるので、各壁体が強固に接合された周壁体とすることができ、周壁体において各壁体に位置ずれが生じることが抑制される。 In the peripheral wall body of the semiconductor element storage package configured as described above, the third wall body and the fourth wall body are provided on the first wall body provided with the through opening and the second wall body facing the first wall body. Since the wall body is fitted, and the third wall body and the fourth wall body are higher than the first wall body and the second wall body, the upper end of the first wall body and the third wall body and the fourth wall body are the same. A step is formed between the upper end of the wall body and a step is also formed between the upper end of the second wall body and the upper ends of the third wall body and the fourth wall body. In the fitting structure between the first wall body, the third wall body, and the fourth wall body, and in the fitting structure between the second wall body, the third wall body, and the fourth wall body, joining of a brazing material or the like When forming a peripheral wall body by bonding with a material, a liquid pool of the bonding material can be formed at the step, so that each wall body can be a firmly bonded peripheral wall body. It is suppressed that position shift arises in a wall.
本発明の一態様の半導体装置によれば、各壁体に位置ずれが生じることが抑制された周壁体を備えた半導体素子収納用パッケージと、該半導体素子収納用パッケージに収納された半導体素子とによって実現される。 According to the semiconductor device of one embodiment of the present invention, a semiconductor element storage package including a peripheral wall body in which displacement of each wall body is suppressed, and a semiconductor element stored in the semiconductor element storage package; It is realized by.
以下、本発明を添付の図面を参照して詳細に説明する。図1は本発明の一実施形態である半導体素子収納用パッケージ2を備えた半導体装置1の構成を示す分解斜視図であり、
図2は半導体装置1において、半導体素子3が半導体素子収納用パッケージ2に収納された状態を示す分解斜視図である。図3は半導体素子収納用パッケージ2の構成を示す斜視図であり、図4は半導体素子収納用パッケージ2の構成を示す分解斜視図である。また、図5は半導体素子収納用パッケージ2を基体21の主面21aに垂直な上方側から見た平面図であり、図6は半導体素子収納用パッケージ2を第2壁体222に垂直な背面側から見た背面図であり、図7は半導体素子収納用パッケージ2を第1壁体221に垂直な正面側から見た正面図であり、図8は半導体素子収納用パッケージ2を、第4壁体224に垂直な側方側から見た側面図である。また、図9は図5に示す半導体素子収納用パッケージ2を切断面線A−Aで切断した断面図であり、図10は半導体素子収納用パッケージ2の第1壁体221の近傍を拡大して示す斜視図である。
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is an exploded perspective view showing a configuration of a
FIG. 2 is an exploded perspective view showing a state in which the
半導体装置1は、半導体素子収納用パッケージ2と、該半導体素子収納用パッケージ2に収納される半導体素子3と、蓋体5とを含んで構成される。半導体素子収納用パッケージ2は、半導体素子3を収納するためのパッケージであり、図3〜図10に示すように、基体21と、周壁体22と、端子部材23と、シールリング24とを含んで構成される。
The
基体21は、板状に形成されており、半導体素子3が素子載置用基台4を介して載置される載置領域Rを含む主面21aを有する。基体21は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、もしくはこれらの金属材料を含有する合金材料、またはこれらの複合材料から成る。基体21の熱伝導率は、たとえば、7W/(m・K)〜398W/(m・K)に設定される。基体21のヤング率は、たとえば、110GPa〜345GPaに設定される。基体21の熱膨張係数は、たとえば、4×10−6/℃〜22×10−6/℃に設定される。
The
本実施形態では、基体21は矩形板状に形成されており、基体21の大きさは、たとえば、長辺の長さが10mm〜50mmに設定され、短辺の長さが5mm〜20mmに設定され、厚みが0.2mm〜5mmに設定される。
In the present embodiment, the
また、基体21は、溶融した金属材料、合金材料または複合材料を型枠に鋳込んで固化させたインゴットを、従来周知の圧延加工または打ち抜き加工などの金属加工によって作製することができる。
In addition, the
また、基体21の酸化腐食を抑制するために、電気めっき法または無電解めっき法によって、基体21の外表面に、ニッケルまたは金などの金属層を形成しておいてもよい。
Further, in order to suppress oxidative corrosion of the
周壁体22は、半導体素子3が素子載置用基台4を介して載置される載置領域Rを囲むように、矩形板状の基体21の外周縁に沿って基体21の主面21aに設けられて枠状を成す、上端が開口した部材である。周壁体22は、ろう材などの接合材を介して基体21の主面21aに接合される。なお、ろう材は、たとえば、銀、銅、金、亜鉛、アルミニウムまたはマグネシウムなどから成り、ニッケル、カドミウムまたはリンなどの添加物を含有させたものであってもよい。
The
周壁体22は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、もしくはこれらの金属材料を含有する合金材料、またはこれらの複合材料から成る。周壁体22の熱伝導率は、たとえば、7W/(m・K)〜398W/(m・K)に設定される。周壁体22のヤング率は、たとえば、110GPa〜345GPaに設定される。周壁体22の熱膨張係数は、たとえば、4×10−6/℃〜22×10−6/℃に設定される。
The
周壁体22は、基体21の主面21aに垂直な上方側から見たときの形状が矩形環状で
あり、その外形の大きさは、たとえば、長辺の長さが10mm〜50mmに設定され、短辺の長さが5mm〜20mmに設定される。また、基体21の主面21aに垂直な上方側から見たときの、周壁体22の内周縁から外周縁までの長さ(厚み)は、たとえば、0.5mm〜3mmに設定される。さらに、周壁体22の上端から下端までの長さ(高さ)は、たとえば、5mm〜20mmに設定される。
The shape of the
周壁体22は、矩形板状の基体21の一方の短辺に沿って主面21aに垂直に立設された矩形板状の第1壁体221と、基体21の他方の短辺に沿って主面21aに垂直に立設された、第1壁体221に対向する矩形板状の第2壁体222と、基体21の一方の長辺に沿って主面21aに垂直に立設された、第1壁体221および第2壁体222に隣接する矩形板状の第3壁体223と、基体21の他方の長辺に沿って主面21aに垂直に立設された、第1壁体221および第2壁体222に隣接する矩形板状の第4壁体224と、から成る。
The
第1壁体221は、対向する短辺が基体21の主面21aに垂直となるように、主面21aに立設されており、主面21aに平行な方向の一方端部221aの下端部に第1凸部221cが設けられ、かつ他方端部221bの下端部に第2凸部221dが設けられるとともに、厚み方向に貫通した貫通開口221eが設けられている。なお、第1壁体221において、第1凸部221cおよび第2凸部221dは、第1壁体221に垂直な方向から見たときに、主面21aに垂直な方向に関して、後述の端子部材23よりも下方側に位置している。
The
本実施形態では、第1壁体221の第1凸部221cおよび第2凸部221dは、それぞれ、貫通開口221eから離反する方向に突出して形成される。第1壁体221において、第1凸部221cと第2凸部221dとは同じ形状であり、第1壁体221に垂直な方向から見たときの形状が、矩形状である。第1壁体221に垂直な方向から見たときの、第1凸部221cの一方端部221aに沿った長さ、および、第2凸部221dの他方端部221bに沿った長さは、たとえば、0.5mm〜5mmに設定され、第1凸部221cおよび第2凸部221dの突出長さは、たとえば、0.5mm〜3mmに設定される。
In this embodiment, the 1st
また、本実施形態では、第1壁体221の貫通開口221eは円形状であり、その直径は、たとえば、1mm〜10mmに設定される。
Moreover, in this embodiment, the through-opening 221e of the
また、第1壁体221において、貫通開口221eは、第1壁体221に垂直な方向から見たときに、主面21aに垂直な方向に関して、第1凸部221cおよび第2凸部221dよりも上方側に位置し、主面21aに平行な方向に関して、中央に位置している。
Further, in the
第2壁体222は、対向する短辺が基体21の主面21aに垂直となるように、第1壁体221に対向して主面21aに立設されており、主面21aに平行な方向の一方端部222aの下端部に第3凸部222cが設けられ、かつ他方端部222bの下端部に第4凸部222dが設けられている。なお、第2壁体222において、第3凸部222cおよび第4凸部222dは、第2壁体222に垂直な方向から見たときに、主面21aに垂直な方向に関して、後述の端子部材23よりも下方側に位置している。
The
本実施形態では、第2壁体222の第3凸部222cおよび第4凸部222dは、それぞれ、外方側に突出して形成される。第2壁体222において、第3凸部222cと第4凸部222dとは同じ形状であり、第2壁体222に垂直な方向から見たときの形状が、矩形状である。第2壁体222に垂直な方向から見たときの、第3凸部222cの一方端部222aに沿った長さ、および、第4凸部222dの他方端部222bに沿った長さは
、たとえば、0.5mm〜5mmに設定され、第3凸部222cおよび第4凸部222dの突出長さは、たとえば、0.5mm〜3mmに設定される。
In this embodiment, the 3rd
第3壁体223は、対向する短辺が基体21の主面21aに垂直となるように、第1壁体221および第2壁体222に隣接して主面21aに立設されており、主面21aに平行な方向の一方端部223aの下端部に第1壁体221の第1凸部221cと嵌合する第1凹部223cが設けられ、他方端部223bの下端部に第2壁体222の第3凸部222cと嵌合する第2凹部223dが設けられている。なお、第3壁体223の上端部は、厚み方向に貫通して一部が切り欠かれており、後述の端子部材23が嵌合される端子嵌合用切欠き部223hが形成されている。
The
第3壁体223は、第1壁体221および第2壁体222よりも高さが高い。すなわち、第3壁体223の上端223eが、第1壁体221の上端221fおよび第2壁体222の上端222eよりも上方側に位置している。
The
本実施形態では、第3壁体223に垂直な方向から見たときの、第1凹部223cの一方端部223aに沿った長さ、および、第2凹部223dの他方端部223bに沿った長さは、たとえば、0.5mm〜5mmに設定され、第1凹部223cおよび第2凹部223dの凹み長さ(凹部の開口縁端から凹部の底面までの長さ)は、たとえば、0.5mm〜3mmに設定される。
In the present embodiment, the length along one
第4壁体224は、対向する短辺が基体21の主面21aに垂直となるように、第1壁体221および第2壁体222に隣接して主面21aに立設されており、主面21aに平行な方向の一方端部224aの下端部に第1壁体221の第2凸部221dと嵌合する第3凹部224cが設けられ、他方端部224bの下端部に第2壁体222の第4凸部222dと嵌合する第4凹部224dが設けられている。なお、第4壁体224の上端部は、厚み方向に貫通して一部が切り欠かれており、後述の端子部材23が嵌合される端子嵌合用切欠き部224hが形成されている。
The
第4壁体224は、第1壁体221および第2壁体222よりも高さが高い。すなわち、第4壁体224の上端224eが、第1壁体221の上端221fおよび第2壁体222の上端222eよりも上方側に位置している。
The
本実施形態では、第4壁体224に垂直な方向から見たときの、第3凹部224cの一方端部224aに沿った長さ、および、第4凹部224dの他方端部224bに沿った長さは、たとえば、0.5mm〜3mmに設定され、第3凹部224cおよび第4凹部224dの凹み長さ(凹部の開口縁端から凹部の底面までの長さ)は、たとえば、0.5mm〜3mmに設定される。
In the present embodiment, the length along one
上記のように構成された周壁体22の上面には、シールリング24が、ろう材などの接合材25によって接合されている。シールリング24は、基体21の主面21aに垂直な方向から見たときに、主面21aに設けられた周壁体22と重なる矩形環状の部材である。シールリング24は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの熱伝導性の優れた金属材料から成る。
A
第1壁体221の第1凸部221cと第3壁体223の第1凹部223cとが嵌合し、第1壁体221の第2凸部221dと第4壁体224の第3凹部224cとが嵌合し、第2壁体222の第3凸部222cと第3壁体223の第2凹部223dとが嵌合し、第2壁体222の第4凸部222dと第4壁体224の第4凹部224dとが嵌合した状態で周壁体22を形成し、その周壁体22の上面に沿って接合材25を配置する。そして、接
合材25上にシールリング24を重ねて配置した状態で、シールリング24に熱を加えることで、接合材25が溶融して、シールリング24と接続される。さらに、溶融した接合材25が冷却されて固化することで、シールリング24が接合材25を介して周壁体22に固定される。
The first
ここで、本実施形態の周壁体22において、第3壁体223および第4壁体224は、第1壁体221および第2壁体222よりも高さが高いので、第1壁体221の上端221fと、第3壁体223の上端223eおよび第4壁体224の上端224eとの間に段差が形成されるとともに、第2壁体222の上端222eと、第3壁体223の上端223eおよび第4壁体224の上端224eとの間にも段差が形成されることになる。したがって、第1壁体221と第3壁体223および第4壁体224との間の嵌合構造、第2壁体222と第3壁体223および第4壁体224との間の嵌合構造において、接合材25によって接合して周壁体22を形成する際に、前記段差に、周壁体22の上面とシールリング24との間で溶融した接合材25の液溜まりを形成させることができる。
Here, in the
そして、周壁体22の上面とシールリング24との間で溶融した接合材25の一部は、第1凸部221cと第1凹部223cとの間を含む、第1壁体221の一方端部221aと第3壁体223の一方端部223aとの間、第2凸部221dと第3凹部224cとの間を含む、第1壁体221の他方端部221bと第4壁体224の一方端部224aとの間、第3凸部222cと第2凹部223dとの間を含む、第2壁体222の一方端部222aと第3壁体223の他方端部223bとの間、第4凸部222dと第4凹部224dとの間を含む、第2壁体222の他方端部222bと第4壁体224の他方端部224bとの間、に流れ込んで、前記各端部間が接続される。さらに、流れ込んだ接合材25が冷却固化されることで、前記各端部間が嵌合された状態で、第1壁体221、第2壁体222、第3壁体223および第4壁体224の各壁体が接合材25によって接合される。
A part of the
上記のように、第1壁体221と第3壁体223および第4壁体224との間の嵌合構造、第2壁体222と第3壁体223および第4壁体224との間の嵌合構造において、接合材25によって接合して周壁体22を形成する際に、前記段差に、周壁体22の上面とシールリング24との間で溶融した接合材25の液溜まりを形成させることができるので、各壁体が強固に接合された周壁体22とすることができ、周壁体22において各壁体に位置ずれが生じることが抑制される。
As described above, the fitting structure between the
第1壁体221、第2壁体222、第3壁体223および第4壁体224の各壁体を接合する接合材25は、基体21および周壁体22のヤング率よりも小さいヤング率を有する材料により構成されるのがよい。
The
半導体素子収納用パッケージ2に収納される半導体素子3から熱が発生することがあるが、この熱によって基体21および周壁体22が熱膨張することがある。そこで、接合材25のヤング率が基体21および周壁体22のヤング率よりも小さいことによって、基体21および周壁体22の熱膨張による応力を接合材25が変形することで緩和することができる。なお、接合材25のヤング率は、たとえば、30GPa〜100GPaに設定される。
Although heat may be generated from the
また、接合材25は、周壁体22の熱伝導率よりも高い熱伝導率を有する材料により構成されるのがよい。このような接合材25として、例えば、銀−銅共晶組成をベースとする銀ろう(例えば、71〜73質量%銀−27〜29質量%銅、JIS名称:BAg−8)等を用いればよい。
Further, the
半導体素子収納用パッケージ2に収納される半導体素子3から発生する熱は、周壁体2
2の内側に籠りやすい。熱が周壁体22の内側に籠ると半導体素子3が高温になり、半導体素子3が誤動作したり、破損したりする可能性がある。そこで、接合材25の熱伝導率が周壁体22の熱伝導率よりも高いことによって、周壁体22の内側に籠った熱が接合材25を介して外部に放散されやすくなり、周壁体22の内側の温度を低下させることで、半導体素子3が誤動作したり、破損したりすることを抑制することができる。なお、接合材25の熱伝導率は、たとえば、100W/(m・K)〜400W/(m・K)に設定される。
The heat generated from the
2 is easy to hit inside. If the heat spreads inside the
また、第1壁体221の第1凸部221cと第3壁体223の第1凹部223cとが嵌合し、第1壁体221の第2凸部221dと第4壁体224の第3凹部224cとが嵌合し、第2壁体222の第3凸部222cと第3壁体223の第2凹部223dとが嵌合し、第2壁体222の第4凸部222dと第4壁体224の第4凹部224dとが嵌合した状態で、第1壁体221の一方端部221aと第3壁体223の一方端部223aとの間、第1壁体221の他方端部221bと第4壁体224の一方端部224aとの間、第2壁体222の一方端部222aと第3壁体223の他方端部223bとの間、第2壁体222の他方端部222bと第4壁体224の他方端部224bとの間に、図10の例に示すような段差Dが形成されていてもよい。
Further, the first
すなわち、第1壁体221の一部が、第3壁体223の一方端部223aおよび第4壁体224の一方端部224aよりも外方側に突出していてもよいし、第3壁体223の一方端部223aおよび第4壁体224の一方端部224aよりも内方側に退避していてもよい。また、第2壁体222の一部が、第3壁体223の他方端部223bおよび第4壁体224の他方端部224bよりも外方側に突出していてもよいし、第3壁体223の他方端部223bおよび第4壁体224の他方端部224bよりも内方側に退避していてもよい。このようにして、前記段差Dが形成されることによって、段差Dに沿って連続的に接合材25のメニスカスが形成されるので、接合面積が増加して接合強度を向上することができる。
That is, a part of the
また、本実施形態の半導体素子収納用パッケージ2は、第1壁体221、第2壁体222、第3壁体223および第4壁体224から成る周壁体22において、第3壁体223および第4壁体224が切欠き部による嵌合構造を有するように、構成されてもよい。具体的には、図4に示すように、周壁体22において、第3壁体223は、基体21の主面21aに平行な方向の一方端部223aの内側の角部が上端から下端にわたって切り欠かれた第1切欠き部223fと、他方端部223bの内側の角部が上端から下端にわたって切り欠かれた第2切欠き部223gとを有する。第4壁体224は、基体21の主面21aに平行な方向の一方端部224aの内側の角部が上端から下端にわたって切り欠かれた第3切欠き部224fと、他方端部224bの内側の角部が上端から下端にわたって切り欠かれた第4切欠き部224gとを有する。
Further, the semiconductor
そして、第1壁体221は、基体21の主面21aに平行な方向の一方端部221aの内側の角部が第3壁体223の第1切欠き部223fに嵌合するとともに、他方端部221bの内側の角部が第4壁体224の第3切欠き部224fに嵌合する。第2壁体222は、基体21の主面21aに平行な方向の一方端部222aの内側の角部が第3壁体223の第2切欠き部223gに嵌合するとともに、他方端部222bの内側の角部が第4壁体224の第4切欠き部224gに嵌合する。
The
第1壁体221、第2壁体222、第3壁体223および第4壁体224の各壁体の嵌合構造において、第1切欠き部223fおよび第2切欠き部223gが第3壁体223の上端から下端にわたって設けられ、第3切欠き部224fおよび第4切欠き部224gが第4壁体224の上端から下端にわたって設けられていることによって、第1壁体221
および第2壁体222に垂直な方向に、第1壁体221および第2壁体222が補強されるため、第1壁体221および第2壁体222の反りや変形を抑制することができる。すなわち、第1壁体221および第2壁体222は、第1切欠き部223f、第2切欠き部223g、第3切欠き部224fおよび第4切欠き部224gの各切欠き部の延在方向(第3壁体223および第4壁体224の上端から下端に向かう方向)に垂直な方向の反りや変形によって生じる位置ずれが抑制される。
In the fitting structure of the
Since the
また、本実施形態の周壁体22において、第1壁体221の第1凸部221cおよび第2凸部221d、第2壁体222の第3凸部222cおよび第4凸部222dは、凸状の先端部の角部が曲線状になっていてもよい。これによって、第1凸部221cおよび第2凸部221dと、第3凸部222cおよび第4凸部222dとにおける、角部での応力の集中を緩和することができる。なお、第1凸部221cと嵌合する第1凹部223c、第2凸部221dと嵌合する第3凹部224c、第3凸部222cと嵌合する第2凹部223d、第4凸部222dと嵌合する第4凹部224dの、各凹部の形状は、嵌合対象の各凸部の形状に対応して形成される。たとえば、第1凹部223c、第2凹部223d、第3凹部224c、第4凹部224dの形状は、嵌合対象の各凸部の先端部の角部が曲線状である場合には、その曲線に合致した形状であればよい。
Further, in the
また、前述したように、本実施形態の周壁体22において、第3壁体223の上端部に端子嵌合用切欠き部223hが形成され、第4壁体224の上端部に端子嵌合用切欠き部224hが形成されている。端子嵌合用切欠き部223h,224hには、端子部材23が嵌合される。
Further, as described above, in the
端子部材23は、上面に信号配線導体23aaが形成された平坦部23aと、平坦部23aの上面に信号配線導体23aaを挟んで接合された立壁部23bとから成る。端子部材23は、周壁体22の端子嵌合用切欠き部223h,224hに嵌合された状態で、周壁体22とシールリング24とに、ろう材などの接合材25によって接合される。
The
信号配線導体23aaは、端子部材23の平坦部23aの上面に、周壁体22の内外を導通するように形成されている。周壁体22の内側に位置している信号配線導体23aaは、半導体素子3にボンディングワイヤなどで電気的に接続される。また、周壁体22の外側に位置している信号配線導体23aaは、外部リード端子(不図示)に電気的に接続される。
The signal wiring conductor 23aa is formed on the upper surface of the
端子部材23において平坦部23aおよび立壁部23bは、たとえば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体などのセラミック材料から成る。また、信号配線導体23aaは、タングステン、モリブデンまたはマンガンなどから成る。なお、信号配線導体23aaの外表面には、電気めっき法または無電解めっき法によって、ニッケルまたは金などの金属層が形成されていてもよい。
In the
図1および図2に示すように、本実施形態の半導体装置1において、上記のように構成される半導体素子収納用パッケージ2には、素子載置用基台4に載置された半導体素子3が収納され、半導体素子収納用パッケージ2における周壁体22の上面に接合されたシールリング24上には、蓋体5が配置されている。
As shown in FIGS. 1 and 2, in the
半導体素子3は、素子載置用基台4を介して基体21の主面21aにおける載置領域Rに載置される。本実施形態では、半導体素子3は、発光素子、受光素子などの光半導体素子であるが、半導体素子収納用パッケージ2に収納可能な半導体素子であれば、センサ素子や撮像素子などその他の半導体素子であってもよい。
The
半導体装置1を使用する場合には、周壁体22における第1壁体221に設けられた貫通開口221eに光ファイバ固定部材を介して光ファイバが接続され固定される。半導体素子3が、たとえばLDなどの発光素子であれば、端子部材23の信号配線導体23aaを介して外部から入力された電気信号に応じて発光素子から光が出射され、出射された光が光ファイバに入射する。半導体素子3が、たとえばPDなどの受光素子であれば、光ファイバから出射された光が受光素子に照射され、受光量に応じた電気信号が、端子部材23の信号配線導体23aaを介して外部に出力される。
When the
素子載置用基台4は、基体21の主面21aにおける載置領域Rに載置される。その素子載置用基台4の上面に、半導体素子3が載置される。素子載置用基台4は、たとえば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体などのセラミック材料から成る。また、素子載置用基台4は、たとえば、銅−タングステン合金、銅−モリブデン合金などの材料から成る台座に絶縁性の基板を接合して構成してもよい。素子載置用基台4は、半導体素子3を載置固定することができるものであればよく、たとえば、ペルチェ素子などの電子冷却素子であってもよい。
The
蓋体5は、周壁体22の上面に接合されたシールリング24上に、ろう材などの接合材または溶接によって接合され、基体21および周壁体22によって囲まれた空間を封止する。蓋体5は、たとえば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルトなどの金属材料、あるいはこれらの金属材料を含有する合金材料から成る。
The
上記のように構成される半導体装置1では、各壁体に位置ずれが生じることが抑制された周壁体22を備えた半導体素子収納用パッケージ2に、素子載置用基台4に載置された半導体素子3が収納されているので、半導体素子3と、周壁体22における第1壁体221に設けられた貫通開口221eに固定される光ファイバとの位置ずれによって発生する光軸ずれを抑制することができ、光伝送効率を向上させることができる。
In the
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を加えることは何ら差し支えない。 In addition, this invention is not limited to the example of the above embodiment, A various change may be added in the range which does not deviate from the summary of this invention.
1 半導体装置
2 半導体素子収納用パッケージ
3 半導体素子
4 素子載置用基台
5 蓋体
21 基体
21a 主面
22 周壁体
23 端子部材
23aa 信号配線導体
24 シールリング
25 接合材
221 第1壁体
221c 第1凸部
221d 第2凸部
221e 貫通開口
222 第2壁体
222c 第3凸部
222d 第4凸部
223 第3壁体
223c 第1凹部
223d 第2凹部
223f 第1切欠き部
223g 第2切欠き部
224 第4壁体
224c 第3凹部
224d 第4凹部
224f 第3切欠き部
224g 第4切欠き部
DESCRIPTION OF
Claims (4)
前記載置領域を囲むように前記基体の前記主面に設けられて枠状を成す周壁体とを含み、
前記周壁体は、
前記主面に垂直に立設された矩形板状の第1壁体であって、前記主面に平行な方向の一方端部に第1凸部が設けられ、かつ他方端部に第2凸部が設けられるとともに、厚み方向に貫通した貫通開口が設けられた第1壁体と、
前記主面に垂直に立設された、前記第1壁体に対向する矩形板状の第2壁体であって、前記主面に平行な方向の一方端部に第3凸部が設けられ、かつ他方端部に第4凸部が設けられた第2壁体と、
前記主面に垂直に立設された、前記第1壁体および前記第2壁体に隣接する矩形板状の第3壁体であって、前記主面に平行な方向の一方端部に前記第1凸部と嵌合する第1凹部が設けられ、かつ他方端部に前記第3凸部と嵌合する第2凹部が設けられた、前記第1壁体および前記第2壁体よりも高さが高い第3壁体と、
前記主面に垂直に立設された、前記第1壁体および前記第2壁体に隣接する矩形板状の第4壁体であって、前記主面に平行な方向の一方端部に前記第2凸部と嵌合する第3凹部が設けられ、かつ他方端部に前記第4凸部と嵌合する第4凹部が設けられた、前記第1壁体および前記第2壁体よりも高さが高い第4壁体と、から成ることを特徴とする半導体素子収納用パッケージ。 A plate-like substrate having a main surface including a placement region on which a semiconductor element is placed;
A peripheral wall body that is provided on the main surface of the base body so as to surround the placement region and forms a frame shape,
The peripheral wall body is
A rectangular plate-like first wall body erected perpendicularly to the main surface, wherein a first protrusion is provided at one end in a direction parallel to the main surface, and a second protrusion is provided at the other end. A first wall body provided with a through-opening penetrating in the thickness direction,
A rectangular plate-like second wall body standing vertically to the main surface and facing the first wall body, wherein a third convex portion is provided at one end in a direction parallel to the main surface. And the 2nd wall body in which the 4th convex part was provided in the other end, and
A rectangular plate-like third wall that is erected vertically to the main surface and is adjacent to the first wall and the second wall, and is arranged at one end in a direction parallel to the main surface. Than the first wall body and the second wall body provided with a first concave portion that fits with the first convex portion and provided with a second concave portion that fits with the third convex portion at the other end. A third wall with a high height,
A rectangular plate-like fourth wall body that is erected perpendicularly to the main surface and is adjacent to the first wall body and the second wall body, and is disposed at one end in a direction parallel to the main surface. Than the first wall body and the second wall body provided with a third concave portion that fits with the second convex portion and provided with a fourth concave portion that fits with the fourth convex portion at the other end. A package for housing a semiconductor element, comprising a fourth wall body having a high height.
前記第4壁体は、前記主面に平行な方向の一方端部の内側の角部が上端から下端にわたって切り欠かれた第3切欠き部と、他方端部の内側の角部が上端から下端にわたって切り欠かれた第4切欠き部とを有し、
前記第1壁体は、前記主面に平行な方向の一方端部の内側の角部が前記第1切欠き部に嵌合するとともに、他方端部の内側の角部が前記第3切欠き部に嵌合し、
前記第2壁体は、前記主面に平行な方向の一方端部の内側の角部が前記第2切欠き部に嵌合するとともに、他方端部の内側の角部が前記第4切欠き部に嵌合する、ことを特徴とする請求項1に記載の半導体素子収納用パッケージ。 The third wall body includes a first cutout portion in which an inner corner portion of one end portion in a direction parallel to the main surface is cut from the upper end to the lower end, and an inner corner portion of the other end portion from the upper end. A second notch cut out over the lower end,
The fourth wall body includes a third cutout portion in which an inner corner of one end in a direction parallel to the main surface is cut from the upper end to the lower end, and an inner corner of the other end from the upper end. A fourth notch cut out over the lower end,
In the first wall body, an inner corner of one end in a direction parallel to the main surface is fitted into the first notch, and an inner corner of the other end is the third notch. Mated with the
In the second wall body, an inner corner of one end in a direction parallel to the main surface is fitted into the second notch, and an inner corner of the other end is the fourth notch. The package for housing a semiconductor element according to claim 1, wherein the package is fitted into a portion.
前記基体における前記主面の載置領域に載置された半導体素子と、を含むことを特徴とする半導体装置。 A package for housing a semiconductor element according to any one of claims 1 to 3,
A semiconductor device mounted on a mounting region of the main surface of the base body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166882A JP6462532B2 (en) | 2015-08-26 | 2015-08-26 | Semiconductor element storage package and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166882A JP6462532B2 (en) | 2015-08-26 | 2015-08-26 | Semiconductor element storage package and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017045842A JP2017045842A (en) | 2017-03-02 |
JP6462532B2 true JP6462532B2 (en) | 2019-01-30 |
Family
ID=58210041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166882A Active JP6462532B2 (en) | 2015-08-26 | 2015-08-26 | Semiconductor element storage package and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6462532B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH066511Y2 (en) * | 1985-12-03 | 1994-02-16 | ソニー株式会社 | Solid-state imaging device |
JP2006237274A (en) * | 2005-02-24 | 2006-09-07 | Kyocera Corp | Electronic part housing package and electronic device |
JP2012094627A (en) * | 2010-10-26 | 2012-05-17 | Kyocera Corp | Package for housing element and electronic apparatus with the same |
JP5773835B2 (en) * | 2011-10-18 | 2015-09-02 | 京セラ株式会社 | Electronic component storage package and electronic device |
JP6139549B2 (en) * | 2012-10-30 | 2017-05-31 | 京セラ株式会社 | Device storage package and mounting structure |
-
2015
- 2015-08-26 JP JP2015166882A patent/JP6462532B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017045842A (en) | 2017-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5570609B2 (en) | Device storage package and electronic device using the same | |
US10910326B2 (en) | Semiconductor package | |
JP5730038B2 (en) | Semiconductor element storage package and semiconductor device including the same | |
JP2012094627A (en) | Package for housing element and electronic apparatus with the same | |
JP2007150043A (en) | Semiconductor element housing package and semiconductor device | |
JP2013074048A (en) | Semiconductor element housing package and semiconductor device | |
JP6549502B2 (en) | Heat dissipation substrate, semiconductor package and semiconductor module using the same | |
JP6496028B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6462532B2 (en) | Semiconductor element storage package and semiconductor device | |
JP5773835B2 (en) | Electronic component storage package and electronic device | |
JP6913532B2 (en) | Optical semiconductor device storage package and optical semiconductor device | |
JP5837187B2 (en) | Semiconductor element storage package, semiconductor device, and mounting structure | |
JP6853034B2 (en) | Optical semiconductor device storage package and optical semiconductor device | |
JP6075597B2 (en) | Device storage package and mounting structure | |
JP2012049288A (en) | Element housing package, and electronic apparatus equipped with the same | |
JP6760788B2 (en) | Semiconductor packages and semiconductor devices | |
JP5969317B2 (en) | Optical semiconductor element storage package and mounting structure | |
JP6051095B2 (en) | Optical semiconductor element storage package and mounting structure including the same | |
JP2012008265A (en) | Element housing package, and optical module and optical semiconductor device equipped with the same | |
JP5791258B2 (en) | Electronic component storage package and mounting structure | |
JP5992785B2 (en) | Semiconductor element storage package and semiconductor device | |
JP5755114B2 (en) | Element storage package and optical semiconductor device | |
JP2017117899A (en) | Package for housing electronic component | |
JP6408661B2 (en) | TO-CAN type package header and semiconductor device | |
JP5791263B2 (en) | Electronic component storage package and mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6462532 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |