JP5730038B2

JP5730038B2 - Semiconductor element storage package and semiconductor device including the same

Info

Publication number: JP5730038B2
Application number: JP2011014732A
Authority: JP
Inventors: 佐竹　猛夫; 猛夫佐竹; 真広辻野; 茂典高谷
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2011-01-27
Filing date: 2011-01-27
Publication date: 2015-06-03
Anticipated expiration: 2031-01-27
Also published as: JP2012156345A

Description

本発明は、枠体を構成している側壁の熱膨張または熱収縮で生じる応力を低減することができる半導体素子収納用パッケージ、およびこれを備えた半導体装置に関する。 The present invention relates to a package for housing a semiconductor element that can reduce stress generated by thermal expansion or contraction of a side wall constituting a frame, and a semiconductor device including the same.

半導体素子収納用パッケージにおいて、四面の側壁で構成された長方形をなす枠体を長尺側壁の厚さが短尺側壁の厚さよりも厚くしたものがある。このような半導体収納用パッケージとしては、例えば、特許文献１に開示されている。 In a package for housing a semiconductor element, a rectangular frame composed of four side walls has a longer side wall thicker than a shorter side wall. Such a semiconductor storage package is disclosed in Patent Document 1, for example.

特開平１０−４２４５号公報Japanese Patent Laid-Open No. 10-4245

しかしながら、枠体を構成している側壁に熱膨張または熱収縮で生じる応力が発生しやすいという問題があった。 However, there has been a problem that stress generated by thermal expansion or contraction is likely to occur on the side wall constituting the frame.

本発明は、上記課題に鑑みてなされたものであり、その目的は、枠体を構成している側壁の熱膨張または熱収縮で生じる応力を低減することができる半導体素子収納用パッケージ、およびこれを備えた半導体装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a package for housing a semiconductor element that can reduce stress caused by thermal expansion or contraction of a side wall constituting the frame, and A semiconductor device having the above is provided.

上記目的を達成するために本発明における半導体収納用パッケージは、半導体素子が搭載される回路基板が載置される載置部を上側主面に有する基体と、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁および第３の側壁ならびに第２の側壁および第４の側壁を有し、前記載置部を取り囲むように前記基体の前記上側主面に設けられた、前記第１の側壁に前記半導体素子と光学的に結合する光ファイバを設けるための光入出力部を有し、前記第２の側壁に前記基体側の一部が切り取られた第１の取付け部を有し、前記第４の側壁に前記基体側の一部が切り取られた第２の取付け部を有し、前記第３の側壁に前記基体側の一部が切り取られた第３の取付け部を有する枠体と、前記回路基板に電気的に接続される第１の配線導体層を有する、前記第１の取付け部に取り付けられた第１の入出力端子と、前記回路基板に電気的に接続される第２の配線導体層を有する、前記第２の取付け部に取り付けられた第２の入出力端子と、前記回路基板に電気的に接続される第３の配線導体層を有する、前記第３の取付け部に取り付けられた第３の入出力端子とを備えており、前記第２の側壁および前記第４の側壁は、それぞれ厚みが薄い部分と厚みが厚い部分とを有していて、前記厚みが薄い部分に前記第１の取付け部および前記第２の取付け部を有しており、前記第１の側壁は、前記第２の側壁および前記第４の側壁の前記厚みが厚い部分に挟まれており、前記第３の側壁は、前記第２の側壁および前記第４の側壁の前記厚みが薄い部分よりも厚みが薄いことを特徴とするものである。
In order to achieve the above object, a package for semiconductor storage according to the present invention has a rectangular outer shape when viewed from above, a base body having a mounting portion on the upper main surface on which a circuit board on which a semiconductor element is mounted is mounted. A first side wall and a third side wall, and a second side wall and a fourth side wall disposed at positions facing each other, and the upper main surface of the base body so as to surround the mounting portion. An optical input / output unit for providing an optical fiber optically coupled to the semiconductor element on the first side wall, and a part on the base side is cut off on the second side wall; A first mounting portion, a second mounting portion cut out on the fourth side wall on the base side, and a base side cut off on the third side wall. A frame having three attachment portions and electrically connected to the circuit board. The first input / output terminal attached to the first attachment portion and the second wiring conductor layer electrically connected to the circuit board. And a third input / output terminal attached to the third attachment portion, the second input / output terminal attached to the attachment portion, and a third wiring conductor layer electrically connected to the circuit board. Each of the second side wall and the fourth side wall has a thin portion and a thick portion, and the first attachment portion and the thin portion are attached to the thin portion. A second attachment portion, wherein the first side wall is sandwiched between the thick portions of the second side wall and the fourth side wall, and the third side wall is 2 side wall and the fourth side wall are thinner than the thinner part. The one in which the features.

また、上記目的を達成するために本発明における半導体装置は、本発明に係る半導体素子収納用パッケージと、前記基体に載置された回路基板と、該回路基板に搭載された半導体素子と、前記枠体の上面に設けられた蓋体とを備えたことを特徴とするものである。 In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor element storage package according to the present invention, a circuit board placed on the base, a semiconductor element mounted on the circuit board, And a lid provided on the upper surface of the frame.

本発明の半導体素子収納用パッケージ、およびこれを備えた半導体装置は、枠体を構成している側壁の熱膨張または熱収縮で生じる応力を低減することができるという効果を奏
する。 The package for housing a semiconductor element and the semiconductor device including the same according to the present invention have an effect that stress generated by thermal expansion or thermal contraction of the side wall constituting the frame can be reduced.

本実施形態に係る半導体素子収納用パッケージの斜視図である。It is a perspective view of the package for semiconductor element accommodation concerning this embodiment. 図１に示す半導体素子収納用パッケージの基体であって、（ａ）基体の平面図、（ｂ）は、基体の他の例の平面図である。1A is a plan view of a base body of the package for housing a semiconductor element shown in FIG. 1, and FIG. 2B is a plan view of another example of the base body. 図１に示す半導体素子収納用パッケージに半導体素子を搭載した場合の平面図である。It is a top view at the time of mounting a semiconductor element in the package for semiconductor element accommodation shown in FIG. 図１に示す本実施形態に係る半導体素子収納用パッケージであって、（ａ）は、半導体素子収納用パッケージの側面図、（ｂ）は、図１に示す半導体素子収納用パッケージをＸ−Ｘで切断した断面図である。1A is a side view of a semiconductor element storage package according to the present embodiment shown in FIG. 1, and FIG. 1B is a side view of the semiconductor element storage package shown in FIG. It is sectional drawing cut | disconnected by. 図１に示す半導体素子収納用パッケージの基体、枠体、入出力端子の分解斜視図である。FIG. 2 is an exploded perspective view of a base body, a frame body, and input / output terminals of the semiconductor element storage package shown in FIG. 1. 本実施形態に係る半導体素子収納用パッケージの変形例１であって半導体素子を搭載した場合の平面図である。It is the modification 1 of the package for semiconductor element accommodation which concerns on this embodiment, and is a top view at the time of mounting a semiconductor element. 本実施形態に係る半導体素子収納用パッケージの変形例２であって（ａ）は、半導体素子収納用パッケージに半導体素子を搭載した場合の平面図、（ｂ）は基体の斜視図、（ｃ）は、（ａ）に示す半導体素子収納用パッケージをＹ−Ｙで切断した断面図である。FIG. 6 is a second modification of the package for housing a semiconductor element according to the present embodiment, where (a) is a plan view when a semiconductor element is mounted on the package for housing a semiconductor element, (b) is a perspective view of the base body, and (c). These are sectional drawings which cut | disconnected the package for a semiconductor element shown to (a) by YY.

以下、本発明の一実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しながら説明する。 Hereinafter, a semiconductor element storage package and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.

＜実施形態＞
＜半導体素子収納用パッケージの構成、および半導体装置の構成＞
本実施形態に係る半導体素子収納用パッケージ、ならびに半導体装置は、図１乃至図３に示すような構成である。半導体収納用パッケージは、半導体素子８が搭載される回路基板７が載置される載置部１ａを上側主面に有する基体１と、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁２ａおよび第３の側壁２ｃならびに第２の側壁２ｂおよび第４の側壁２ｄを有し、載置部１ａを取り囲むように基体１の上側主面に設けられた、第１の側壁２ａに半導体素子８と光学的に結合する光ファイバを設けるための光入出力部２ｅを有し、第２の側壁２ｂに基体１側の一部が切り取られた第１の取付け部２ｆを有し、第４の側壁２ｄに基体１側の一部が切り取られた第２の取付け部２ｇを有し、第３の側壁２ｃに基体１側の一部が切り取られた第３の取付け部２ｈを有する枠体２と、回路基板７に電気的に接続される第１の配線導体層３ａを有する、第１の取付け部２ｆに取り付けられた第１の入出力端子３と、回路基板７に電気的に接続される第２の配線導体層４ａを有する、第２の取付け部２ｇに取り付けられた第２の入出力端子４と、回路基板７に電気的に接続される第３の配線導体層５ａを有する、第３の取付け部２ｈに取り付けられた第３の入出力端子５とを備えており、第２の側壁２ｂおよび第４の側壁２ｄは、それぞれ厚みが薄い部分２ｂ１、２ｄ１と厚みが厚い部分２ｂ２、２ｄ２とを有していて、厚みが薄い部分２ｂ１、２ｄ１に第１の取付け部２ｆおよび第２の取付け部２ｇを有しており、第３の側壁２ｃは、第２の側壁２ｂおよび第４の側壁２ｄの厚みが薄い部分２ｂ１、２ｄ１よりも厚みが薄く設けられている。 <Embodiment>
<Configuration of Semiconductor Element Storage Package and Configuration of Semiconductor Device>
The package for housing a semiconductor element and the semiconductor device according to this embodiment are configured as shown in FIGS. The package for semiconductor storage has a base 1 having a mounting portion 1a on which the circuit board 7 on which the semiconductor element 8 is mounted is mounted on the upper main surface, and has a quadrangular outer shape when viewed from above, and faces each other. The first side wall 2a and the third side wall 2c and the second side wall 2b and the fourth side wall 2d arranged at the positions are provided on the upper main surface of the base 1 so as to surround the mounting portion 1a. The first side wall 2a has a light input / output part 2e for providing an optical fiber optically coupled to the semiconductor element 8, and the second side wall 2b is partially cut off from the base 1 side. A second mounting portion 2g having a mounting portion 2f, a portion of the fourth side wall 2d being cut off on the base 1 side, and a portion of the third side wall 2c being cut off on the base 1 side. The frame 2 having 3 mounting portions 2h and the first electrically connected to the circuit board 7 A second attachment having a first input / output terminal 3 attached to the first attachment portion 2f having a line conductor layer 3a and a second wiring conductor layer 4a electrically connected to the circuit board 7. A third input / output attached to the third attachment portion 2h having a second input / output terminal 4 attached to the portion 2g and a third wiring conductor layer 5a electrically connected to the circuit board 7. And the second side wall 2b and the fourth side wall 2d have thin portions 2b1, 2d1 and thick portions 2b2, 2d2, respectively, and the thin portions 2b1, 2d1 has a first mounting portion 2f and a second mounting portion 2g, and the third side wall 2c is thicker than the portions 2b1 and 2d1 where the second side wall 2b and the fourth side wall 2d are thinner. Is provided thinly.

また、半導体装置は、本発明に係る半導体素子収納用パッケージと、基体１に載置された回路基板７と、回路基板７に搭載された半導体素子８と、枠体２の上面に設けられた蓋体９とを備えている。 Further, the semiconductor device is provided on the upper surface of the frame 2, the semiconductor element storage package according to the present invention, the circuit board 7 placed on the base 1, the semiconductor element 8 mounted on the circuit board 7, and the frame 2. And a lid 9.

基体１は、図１および図３に示すように、平面視したとき、矩形状に形成された板状の部材であり、半導体素子８が搭載される回路基板７が載置される載置部１ａを上側主面に有している。また、図２（ｂ）に示すように、枠体２の外側に延出する延出部を設け、延出部に貫通孔から成るネジ取付け部１ｃを設けることができる。なお、ネジ取付け部１ｃは、半導体素子収納用パッケージと外部基板とをネジ等によってネジ止め固定するためのものである。なお、外部基板は、例えば、ヒートシンク板、プリント回路基板等である。また、ネジ取付け部１ｃは、基体１を外部基板に取り付ける機能を有していればよく、ネジ取付け部１ｃの貫通孔の形状は、限定されない。例えば、上下を貫通する切欠きであってもよい。
As shown in FIGS. 1 and 3, the base body 1 is a plate-like member formed in a rectangular shape when viewed from above, and a mounting portion on which a circuit board 7 on which the semiconductor element 8 is mounted is mounted. 1a is provided on the upper main surface. Moreover, as shown in FIG.2 (b), the extension part extended to the outer side of the frame 2 can be provided, and the screw attachment part 1c which consists of a through-hole can be provided in an extension part. The screw mounting portion 1c is for fixing the semiconductor element storage package and the external substrate with screws or the like. The external substrate is, for example, a heat sink plate or a printed circuit board. Moreover, the screw attachment part 1c should just have the function to attach the base | substrate 1 to an external board | substrate, and the shape of the through-hole of the screw attachment part 1c is not limited . For example, a notch penetrating vertically may be used.

また、基体１は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。基体１は、回路基板７または半導体素子８から生じる熱をすみやかに放熱する材料が好ましい。
The substrate 1 is made of a metal material such as copper (Cu), iron (Fe) -nickel (Ni) -cobalt (Co) alloy, or copper (Cu) -tungsten (W) alloy. The substrate 1 is preferably made of a material that quickly dissipates heat generated from the circuit board 7 or the semiconductor element 8.

また、基体１の熱伝導率は、例えば、１０（Ｗ／ｍ・Ｋ）以上５００（Ｗ／ｍ・Ｋ）以下に設定されている。また、基体１の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。基体１は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。 The thermal conductivity of the substrate 1 is set to, for example, 10 (W / m · K) or more and 500 (W / m · K) or less. Further, the thermal expansion coefficient of the substrate 1 is set to, for example, 5 (ppm / ° C.) or more and 20 (ppm / ° C.) or less. For example, the base 1 may be an ingot made of a metal material such as copper (Cu), iron (Fe) -nickel (Ni) -cobalt (Co) alloy, or copper (Cu) -tungsten (W) alloy. By adopting a metal processing method such as a punching method or an etching method, it is manufactured to have a predetermined shape.

また、基体１は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、基体１は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、０．５（μｍ）以上９（μｍ）以下である。また、金メッキ層のメッキ厚みは、０．５（μｍ）以上５（μｍ）以下である。これらの金属メッキ層は、基体１が酸化腐蝕するのを有効に抑制することができる。 In addition, the substrate 1 is preferably coated with a metal having excellent corrosion resistance and good wettability with the bonding material on the outer surface. Specifically, it is preferable that the base 1 is sequentially coated with a nickel plating layer and a gold plating layer by a plating method. The plating thickness of the nickel plating layer is 0.5 (μm) or more and 9 (μm) or less. The plating thickness of the gold plating layer is 0.5 (μm) or more and 5 (μm) or less. These metal plating layers can effectively suppress the base 1 from being oxidized and corroded.

また、基体１は、例えば、一方の辺幅が、２０（ｍｍ）〜１００（ｍｍ）に、他方の辺幅が、１０（ｍｍ）〜５０（ｍｍ）に、厚みが、０．５（ｍｍ）〜５（ｍｍ）に設定されている。 The base 1 has, for example, one side width of 20 (mm) to 100 (mm), the other side width of 10 (mm) to 50 (mm), and a thickness of 0.5 (mm). ) To 5 (mm).

枠体２は、上面視したときに外形が四角形状であり、互いに対向する位置に配置された第１の側壁２ａおよび第３の側壁２ｃ、ならびに第２の側壁２ｂおよび第４の側壁２ｄを有している。そして、枠体２は、基体１の載置部１ａを取り囲むように基体１の上側主面に設けられている。第１の側壁２ａは、半導体素子８と光学的に結合する光ファイバを設けるための光入出力部２ｅを有している。第２の側壁２ｂは、基体１側の一部が切り取られた第１の取付け部２ｆを、第４の側壁２ｄは、基体１側の一部が切り取られた第２の取付け部２ｇを有している。また、第３の側壁２ｃは、基体１側の一部が切り取られた第３の取付け部２ｈを有している。 The frame 2 has a quadrangular outer shape when viewed from above, and includes a first side wall 2a and a third side wall 2c, and a second side wall 2b and a fourth side wall 2d arranged at positions facing each other. Have. The frame body 2 is provided on the upper main surface of the base body 1 so as to surround the mounting portion 1 a of the base body 1. The first side wall 2 a has an optical input / output unit 2 e for providing an optical fiber that is optically coupled to the semiconductor element 8. The second side wall 2b has a first mounting portion 2f that is partly cut off on the base 1 side, and the fourth side wall 2d has a second mounting portion 2g that is partly cut off on the base 1 side. doing. The third side wall 2c has a third attachment portion 2h that is partly cut off on the base 1 side.

枠体２は、枠体２を構成している側壁の厚みが異なって設けられている。すなわち、第２の側壁２ｂは、図３に示すように、厚みが薄い部分２ｂ１および厚みが厚い２ｂ２を有している。また、第４の側壁２ｄは、図３に示すように、厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２を有している。そして、第２の側壁２ｂは、厚みが薄い部分２ｂ１に第１の取付け部２ｆを、第４の側壁２ｄは、厚みが薄い２ｄ１に第２の取付け部２ｇを有している。 The frame 2 is provided with different thicknesses of the side walls constituting the frame 2. That is, as shown in FIG. 3, the second side wall 2b has a thin portion 2b1 and a thick 2b2. Further, as shown in FIG. 3, the fourth side wall 2d has a thin portion 2d1 and a thick portion 2d2. The second side wall 2b has a first mounting portion 2f at a thin portion 2b1, and the fourth side wall 2d has a second mounting portion 2g at a thin thickness 2d1.

また、第３の側壁は、第２の側壁２ｂの厚みが薄い部分２ｂ１および第４の側壁２ｄの厚みが薄い部分２ｄ１よりも厚みが薄くなっている。枠体２のそれぞれの側壁の厚みは、
図３に示すように、第２の側壁２ｂの厚みが厚い部分２ｂ２の厚みＡ１は、３（ｍｍ）〜４（ｍｍ）に、第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みＡ２は、３（ｍｍ）〜４（ｍｍ）に、第２の側壁２ｂの厚みが薄い部分２ｂ１の厚みＢ１は、１．５（ｍｍ）〜３（ｍｍ）に、第４の側壁２ｄの厚みが薄い部分２ｄ１の厚みＢ２は、１．５（ｍｍ）〜３（ｍｍ）に設定されている。また、第３の側壁の厚みＣは、０．５（ｍｍ）〜２（ｍｍ）に設定されている。 The third sidewall is thinner than the portion 2b1 where the second sidewall 2b is thin and the portion 2d1 where the fourth sidewall 2d is thin. The thickness of each side wall of the frame 2 is
As shown in FIG. 3, the thickness A1 of the thick part 2b2 of the second side wall 2b is 3 (mm) to 4 (mm), and the thickness A2 of the thick part 2d2 of the fourth side wall 2d is The thickness B1 of the portion 2b1 where the thickness of the second side wall 2b is thin from 3 (mm) to 4 (mm) is the portion where the thickness of the fourth side wall 2d is thin from 1.5 (mm) to 3 (mm). The thickness B2 of 2d1 is set to 1.5 (mm) to 3 (mm). The thickness C of the third side wall is set to 0.5 (mm) to 2 (mm).

また、第２の側壁２ｂの厚みが薄い部分２ｂ１と第４の側壁２ｄの厚みが薄い部分２ｄ１の厚みは、同じ厚みであっても異なっていてもよい。また、第２の側壁２ｂの厚みが厚い部分２ｂ２と第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みは、同じ厚みであっても異なっていてもよい。 The thickness of the portion 2b1 where the thickness of the second side wall 2b is thin and the portion 2d1 where the thickness of the fourth side wall 2d is thin may be the same or different. Further, the thickness of the portion 2b2 where the thickness of the second side wall 2b is thick and the portion 2d2 where the thickness of the fourth side wall 2d is thick may be the same or different.

また、第１の側壁２ａの厚みＤは、第２の側壁２ｂの厚みが厚い部分２ｂ２および第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みと同じ、または、それよりも厚く設けることが好ましい。このように、第１の側壁２ａの厚みＤを厚くすることによって、枠体２の剛性を向上させることができる。第１の側壁２ａは、半導体素子８と光学的に結合する光ファイバを設けるための光入出力部２ｅを有しているため、剛性が向上することにより、光入出力部２ｅ部の変形が抑制される。その結果、半導体装置は、光結合効率の変動を抑制することができる。 The thickness D of the first side wall 2a is preferably the same as or greater than the thickness of the portion 2b2 where the thickness of the second side wall 2b is thick and the portion 2d2 where the thickness of the fourth side wall 2d is thick. . Thus, the rigidity of the frame 2 can be improved by increasing the thickness D of the first side wall 2a. Since the first side wall 2a has an optical input / output part 2e for providing an optical fiber that is optically coupled to the semiconductor element 8, the rigidity of the optical input / output part 2e is improved due to improved rigidity. It is suppressed. As a result, the semiconductor device can suppress fluctuations in optical coupling efficiency.

また、第１の側壁２ａの厚みＤは、図３に示すように、第２の側壁２ｂの厚みが厚い部分２ｂ２および第４の側壁２ｄの厚みが厚い部分２ｄ２の厚みよりも厚くなるように、３（ｍｍ）〜７（ｍｍ）に設定されている。このような厚みにすることにより、第１の側壁２ａの剛性が高くなり、第１の側壁２ａに設けられている光入出力部の変形等が抑制され、半導体素子８の光軸と光ファイバとの相対的な位置ずれを抑制することができる。 Further, as shown in FIG. 3, the thickness D of the first side wall 2a is larger than the thickness of the thick part 2b2 of the second side wall 2b and the thick part 2d2 of the fourth side wall 2d. 3 (mm) to 7 (mm). With such a thickness, the rigidity of the first side wall 2a is increased, the deformation of the light input / output unit provided on the first side wall 2a is suppressed, and the optical axis of the semiconductor element 8 and the optical fiber. Relative positional deviation can be suppressed.

光入出力部２ｅは、枠体２の第１の側壁２ａに設けられ、光ファイバを枠体２に固定するための筒状の部材である。光入出力部２ｅは、図４に示すように、枠体に設けられている貫通孔の外側開口の周囲または貫通孔の内面に銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。光ファイバは、光入出力部２ｅを介して取着される。また、光入出力部２ｅは、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属から成り、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金のインゴットを周知のプレス加工等で所定の筒状に製作されている。 The light input / output unit 2 e is a cylindrical member that is provided on the first side wall 2 a of the frame 2 and fixes the optical fiber to the frame 2. As shown in FIG. 4, the light input / output unit 2 e has silver (Ag) brazing or silver (Ag) -copper (Cu) brazing around the outer opening of the through hole provided in the frame or on the inner surface of the through hole. It joins through brazing materials, such as. The optical fiber is attached via the light input / output unit 2e. The optical input / output unit 2e is made of a metal such as an iron (Fe) -nickel (Ni) -cobalt (Co) alloy or an iron (Fe) -nickel (Ni) alloy, for example, iron (Fe) -nickel ( A Ni) -cobalt (Co) alloy ingot is manufactured in a predetermined cylindrical shape by a known press working or the like.

また、光入出力部２ｅは、光ファイバが挿通可能な貫通孔を有しており、光ファイバが、光入出力部２ｅの貫通孔に一端が挿通され、半田等の接着剤やレーザ溶接により固定される。これによって、光ファイバは、半導体素子８と光軸を合わせるように固定され、そして、半導体素子８に光学的に結合され、内部に収容される半導体素子８と外部との光信号の授受が可能となる。 The optical input / output unit 2e has a through hole through which an optical fiber can be inserted. One end of the optical fiber is inserted into the through hole of the optical input / output unit 2e, and solder or other adhesive or laser welding is used. Fixed. As a result, the optical fiber is fixed so that the optical axis is aligned with the semiconductor element 8, and is optically coupled to the semiconductor element 8 so that optical signals can be exchanged between the semiconductor element 8 housed inside and the outside. It becomes.

枠体２は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料から成る。また、枠体２の熱伝導率は、例えば、１０（Ｗ／ｍ・Ｋ）以上５００（Ｗ／ｍ・Ｋ）以下に設定されている。また、枠体２の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上２０（ｐｐｍ／℃）以下に設定されている。また、枠体２は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または銅（Ｃｕ）−タングステン（Ｗ）合金等の金属材料のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法を採用することによって、所定の形状となるように製作される。 The frame 2 is made of, for example, a metal material such as copper (Cu), iron (Fe) -nickel (Ni) -cobalt (Co) alloy, or copper (Cu) -tungsten (W) alloy. The thermal conductivity of the frame 2 is set to, for example, 10 (W / m · K) or more and 500 (W / m · K) or less. Moreover, the thermal expansion coefficient of the frame 2 is set to, for example, 5 (ppm / ° C.) or more and 20 (ppm / ° C.) or less. For example, the frame 2 is a well-known rolling ingot of a metal material such as copper (Cu), iron (Fe) -nickel (Ni) -cobalt (Co) alloy, or copper (Cu) -tungsten (W) alloy. By adopting a metal processing method such as a processing method, a punching method, or an etching method, it is manufactured to have a predetermined shape.

また、枠体２は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、枠体２は、メッキ形成方法によって、ニッケルメッキ層および金メッキ層を順次被着させておくのがよい。なお、ニッケルメッキ層のメッキ厚みは、０．５（μｍ）以上９（μｍ）以下である。また、金メッキ層のメッキ厚みは、０．５（μｍ）以上５（μｍ）以下である。これらの金属メッキ層は、枠体２が酸化腐蝕するのを有効に抑制することができる。 In addition, the frame body 2 is preferably coated with a metal having excellent corrosion resistance and good wettability with the bonding material on the outer surface. Specifically, it is preferable that the frame body 2 is sequentially coated with a nickel plating layer and a gold plating layer by a plating method. The plating thickness of the nickel plating layer is 0.5 (μm) or more and 9 (μm) or less. The plating thickness of the gold plating layer is 0.5 (μm) or more and 5 (μm) or less. These metal plating layers can effectively suppress the frame body 2 from being oxidized and corroded.

また、枠体２は、例えば、第１の側壁２ａおよび第３の側壁２ｃの幅が、１０（ｍｍ）〜５０（ｍｍ）に、第２の側壁および第４の側壁の幅が、２０（ｍｍ）〜１００（ｍｍ）に、高さが、３（ｍｍ）〜１０（ｍｍ）に設定されている。なお、枠体２は、接合材を介して基体１の上側主面に設けられている。接合材は、例えば、銀（Ａｇ）−銅（Ｃｕ）、銀（Ａｇ）等である。 The frame 2 has, for example, a width of the first side wall 2a and the third side wall 2c of 10 (mm) to 50 (mm), and a width of the second side wall and the fourth side wall of 20 ( mm) to 100 (mm), and the height is set to 3 (mm) to 10 (mm). The frame 2 is provided on the upper main surface of the base 1 via a bonding material. The bonding material is, for example, silver (Ag) -copper (Cu), silver (Ag), or the like.

第１の入出力端子３は、図１乃至図５に示すように、上面の一辺側から対向する他辺側にかけて形成された第１の配線導体層３ａを有する平坦部、および平坦部の上面に第１の配線導体層３ａを挟んで接合されている立壁部から構成されている。また、第２の入出力端子４は、図１乃至図５に示すように、上面の一辺側から対向する他辺側にかけて形成された第２の配線導体層４ａを有する平坦部、および平坦部の上面に第２の配線導体層４ａを挟んで接合されている立壁部から構成されている。それぞれの平坦部は、枠体２の内外に突出して設けられている。 As shown in FIGS. 1 to 5, the first input / output terminal 3 includes a flat portion having a first wiring conductor layer 3 a formed from one side of the upper surface to the opposite other side, and the upper surface of the flat portion. It is comprised from the standing wall part joined on both sides of the 1st wiring conductor layer 3a. Further, as shown in FIGS. 1 to 5, the second input / output terminal 4 includes a flat portion having a second wiring conductor layer 4 a formed from one side of the upper surface to the opposite side, and a flat portion. It is comprised from the standing wall part joined on both sides of the 2nd wiring conductor layer 4a. Each flat part protrudes in and out of the frame 2.

また、第１の配線導体層３ａは、第１の入出力端子３の平坦部の上面に枠体２の内外を導出するように形成されている。第２の配線導体層４ａは、第２の入出力端子４の平坦部の上面に枠体２の内外を導出するように形成されている。なお、第１の入出力端子３および第２の入出力端子４は、基体１および枠体２との接合部に対応する部位にメタライズ層が形成されている。なお、図５は、基体１、枠体２、第１の入出力端子３、第２の入出力端子４および第３の入出力端子５を分解した分解斜視図を示している。 Further, the first wiring conductor layer 3 a is formed on the upper surface of the flat portion of the first input / output terminal 3 so as to lead out the inside and outside of the frame body 2. The second wiring conductor layer 4 a is formed on the upper surface of the flat portion of the second input / output terminal 4 so as to lead out the inside and outside of the frame body 2. Note that the first input / output terminal 3 and the second input / output terminal 4 have metallized layers formed at portions corresponding to the joints between the base 1 and the frame 2. 5 shows an exploded perspective view in which the base body 1, the frame body 2, the first input / output terminal 3, the second input / output terminal 4, and the third input / output terminal 5 are disassembled.

また、第１の入出力端子３は、図３に示すように、枠体２の内側に位置している第１の配線導体層３ａがボンディングワイヤ等を介して回路基板７に電気的に接続される。また、第２の入出力端子４は、図３に示すように、枠体２の内側に位置している第２の配線導体層４ａがボンディングワイヤ等を介して回路基板７に電気的に接続される。枠体２の外側に位置している第１の配線導体層３ａおよび第２の配線導体層４ａは、リード端子６に電気的に接続される。また、第１の入出力端子３は枠体２の第１の取付け部２ｆに、第２の入出力端子４は枠体２の第２の取付け部２ｇに、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して取り付けられている。 Further, as shown in FIG. 3, the first input / output terminal 3 is electrically connected to the circuit board 7 via the bonding wire or the like by the first wiring conductor layer 3a located inside the frame 2. Is done. Further, as shown in FIG. 3, the second input / output terminal 4 is electrically connected to the circuit board 7 via the bonding wire or the like by the second wiring conductor layer 4a located inside the frame body 2. Is done. The first wiring conductor layer 3 a and the second wiring conductor layer 4 a located outside the frame body 2 are electrically connected to the lead terminal 6. The first input / output terminal 3 is connected to the first mounting portion 2f of the frame 2 and the second input / output terminal 4 is connected to the second mounting portion 2g of the frame 2 with silver (Ag) solder or silver ( It is attached via a brazing material such as (Ag) -copper (Cu) brazing.

第１の入出力端子３および第２の入出力端子４は、例えば、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、第１の配線導体層３ａおよび第２の配線導体層４ａは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、第１の入出力端子３および第２の入出力端子４は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、平坦部の上面に第１の配線導体層３ａ、第２の配線導体層４ａが形成される。なお、第１の配線導体層３ａおよび第１の配線導体層４ａは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層が形成されている。 The first input / output terminal 3 and the second input / output terminal 4 are made of, for example, a ceramic material such as alumina ceramics, aluminum nitride ceramics, or mullite ceramics. The first wiring conductor layer 3a and the second wiring conductor layer 4a are made of, for example, a metal paste obtained by adding an organic solvent and a solvent to a powder of tungsten, molybdenum, manganese, or the like. The first input / output terminals 3 and the second input / output terminals 4 are preliminarily printed on a ceramic green sheet in a predetermined pattern by a well-known screen printing method, whereby the first wiring conductor layer is formed on the upper surface of the flat portion. 3a and the second wiring conductor layer 4a are formed. The first wiring conductor layer 3a and the first wiring conductor layer 4a are formed with a nickel plating layer and a gold plating layer by a plating method.

第３の入出力端子５は、図１乃至図５に示すように、上面に第３の配線導体層５ａが設けられている平坦部、および平坦部の上面の第３の配線導体層５ａを挟んで接合されている立壁部から構成されている。第３の配線導体層５ａは、第３の入出力端子５の内部に設
けられている内部導体層を介して、第３の入出力端子５の下面に設けられている配線パターンに接続されている。 As shown in FIGS. 1 to 5, the third input / output terminal 5 includes a flat portion having a third wiring conductor layer 5 a on the upper surface, and a third wiring conductor layer 5 a on the upper surface of the flat portion. It is comprised from the standing wall part joined on both sides. The third wiring conductor layer 5 a is connected to a wiring pattern provided on the lower surface of the third input / output terminal 5 via an internal conductor layer provided inside the third input / output terminal 5. Yes.

また、第３の入出力端子５は、図３に示すように、枠体２の内側に位置している第３の配線導体層５ａがボンディングワイヤ等を介して回路基板７に電気的に接続される。また、第３の入出力端子５は、図４に示すように、第３の入出力端子５の下面に設けられている配線パターンがリード端子６に電気的に接続される。第３の入出力端子５は、枠体２の第３の取付け部２ｈに、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して取り付けられている。 Further, as shown in FIG. 3, the third input / output terminal 5 is electrically connected to the circuit board 7 by a third wiring conductor layer 5a located inside the frame 2 through bonding wires or the like. Is done. Further, as shown in FIG. 4, the third input / output terminal 5 is electrically connected to the lead terminal 6 with a wiring pattern provided on the lower surface of the third input / output terminal 5. The third input / output terminal 5 is attached to the third attachment portion 2h of the frame 2 via a brazing material such as silver (Ag) brazing or silver (Ag) -copper (Cu) brazing.

第３の入出力端子５は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、第３の配線導体層５ａは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、第３の入出力端子５は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、平坦部の上面に第３の配線導体層５ａが形成される。また、第３の入出力端子５の下面に設けられている配線パターンおよび第３の入出力端子５の内部に設けられている内部導体層も同様にして形成される。なお、第３の配線導体層５ａおよび配線パターンは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層が形成されている。 The third input / output terminal 5 is made of a ceramic material such as alumina ceramic, aluminum nitride ceramic, or mullite ceramic. The third wiring conductor layer 5a is made of, for example, a metal paste obtained by adding an organic solvent or a solvent to a powder of tungsten, molybdenum, manganese, or the like. The third input / output terminal 5 is preliminarily printed on a ceramic green sheet in a predetermined pattern by a well-known screen printing method, whereby the third wiring conductor layer 5a is formed on the upper surface of the flat portion. Further, the wiring pattern provided on the lower surface of the third input / output terminal 5 and the internal conductor layer provided in the third input / output terminal 5 are formed in the same manner. The third wiring conductor layer 5a and the wiring pattern are formed with a nickel plating layer and a gold plating layer by a plating method.

リード端子６は、外部電気回路と第１の入出力端子３、第２の入出力端子４および第３の入出力端子５との高周波信号等の入出力を行なうものである。リード端子６は、外部電気回路基板に接続されている。そして、半導体素子８は、図３に示すように、第１の配線導体層３ａおよびリード端子６、第２の配線導体層４ａおよびリード端子６、第３の配線導体層５ａおよびリード端子６を介してそれぞれ外部電気回路基板に電気的に接続される。リード端子６は、それぞれ枠体２の外側に位置している第１の配線導体層３ａに、第２の配線導体層４ａに、第３の配線導体層５ａに銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合されている。 The lead terminal 6 inputs and outputs high-frequency signals and the like between the external electric circuit and the first input / output terminal 3, the second input / output terminal 4, and the third input / output terminal 5. The lead terminal 6 is connected to an external electric circuit board. Then, as shown in FIG. 3, the semiconductor element 8 includes a first wiring conductor layer 3a and a lead terminal 6, a second wiring conductor layer 4a and a lead terminal 6, a third wiring conductor layer 5a and a lead terminal 6. And electrically connected to the external electric circuit board respectively. The lead terminals 6 are respectively connected to the first wiring conductor layer 3a located outside the frame 2, the second wiring conductor layer 4a, and the third wiring conductor layer 5a with silver (Ag) brazing or silver ( It is joined via a brazing material such as (Ag) -copper (Cu) brazing.

また、リード端子６は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。また、リード端子６は、これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法で所定の形状に製作されている。なお。リード端子６は、例えば、幅が、０．２（ｍｍ）〜２（ｍｍ）に、長さが、２（ｍｍ）〜２０（ｍｍ）に、厚みが、０．１（ｍｍ）〜２（ｍｍ）に設定されている。 The lead terminal 6 is made of a metal material such as an iron (Fe) -nickel (Ni) -cobalt (Co) alloy or an iron (Fe) -nickel (Ni) alloy. The lead terminal 6 is manufactured in a predetermined shape by using a metal processing method such as a known rolling method, punching method, etching method, etc., from these metal ingots. Note that. For example, the lead terminal 6 has a width of 0.2 (mm) to 2 (mm), a length of 2 (mm) to 20 (mm), and a thickness of 0.1 (mm) to 2 ( mm).

回路基板７は、基体１の上側主面の載置部１ａに載置される。そして、回路基板７は、半導体素子８に電気的に接続される導体層を上面に備えている。また、第１の入出力端子３、第２の入出力端子４および第３の入出力端子５に電気的に接続される導体層を上面に備えている。また、回路基板７の形状は、平面視して略四角形状に設けられているが、半導体素子８が搭載可能な形状であればよい。 The circuit board 7 is placed on the placement portion 1 a on the upper main surface of the base 1. The circuit board 7 includes a conductor layer electrically connected to the semiconductor element 8 on the upper surface. A conductor layer electrically connected to the first input / output terminal 3, the second input / output terminal 4, and the third input / output terminal 5 is provided on the upper surface. Further, the shape of the circuit board 7 is provided in a substantially square shape in plan view, but may be any shape as long as the semiconductor element 8 can be mounted.

また、回路基板７は、例えば、アルミナ質セラミックス、窒化アルミニウム質セラミックスまたはムライト質セラミックス等のセラミック材料から成る。また、回路基板７は、矩形状の場合、正方形や長方形の略四角形であり、一辺の長さは、例えば、５（ｍｍ）以上８０（ｍｍ）以下、また、厚みは、例えば、０．３（ｍｍ）以上５（ｍｍ）以下に設定されている。 The circuit board 7 is made of a ceramic material such as alumina ceramic, aluminum nitride ceramic, or mullite ceramic. Further, in the case of a rectangular shape, the circuit board 7 is a square or a substantially rectangular rectangle, and the length of one side is, for example, 5 (mm) or more and 80 (mm) or less, and the thickness is, for example, 0.3. It is set to (mm) or more and 5 (mm) or less.

また、回路基板７の導体層は、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストをセラミックグリーンシートに予
め周知のスクリーン印刷法により所定パターンに印刷塗布することによって回路基板７の上面に形成される。回路基板７は、銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材からなる接合材を介して基体１の載置部１ａに接合される。 In addition, the conductive layer of the circuit board 7 is printed and applied in a predetermined pattern to a ceramic green sheet by a well-known screen printing method in advance, for example, a metal paste obtained by adding an organic solvent or solvent to a powder of tungsten, molybdenum, manganese, or the like. By doing so, it is formed on the upper surface of the circuit board 7. The circuit board 7 is bonded to the mounting portion 1a of the base 1 via a bonding material made of a brazing material such as silver (Ag) brazing or silver (Ag) -copper (Cu) brazing.

また、回路基板７は、例えば、ペルチェ素子等の電子冷却素子上に設けることもできる。そして、回路基板７が設けられた電子冷却素子を基体１の載置部１ａに載置することもできる。 The circuit board 7 can also be provided on an electronic cooling element such as a Peltier element. Then, the electronic cooling element provided with the circuit board 7 can be placed on the placement portion 1 a of the base 1.

半導体素子８は、回路基板７に搭載され、回路基板７の導体層と電気的に接続される。そして、回路基板７は、ボンディングワイヤ等を介して第１の入出力端子３、第２の入出力端子４および第３の入出力端子５に電気的に接続される。 The semiconductor element 8 is mounted on the circuit board 7 and is electrically connected to the conductor layer of the circuit board 7. The circuit board 7 is electrically connected to the first input / output terminal 3, the second input / output terminal 4, and the third input / output terminal 5 through bonding wires or the like.

蓋体９は、図４に示すように、半導体素子８を気密に封止するために、枠体２の上面に設けられる。また、蓋体９は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等の金属材料から成る。また、蓋体９の熱膨張係数は、例えば、５（ｐｐｍ／℃）以上１５（ｐｐｍ／℃）以下に設定されている。また、蓋体９は、例えば、一方の辺幅が、２０（ｍｍ）〜１００（ｍｍ）に、他方の辺幅が、１０（ｍｍ）〜５０（ｍｍ）に、厚みが、０．２（ｍｍ）〜２（ｍｍ）に設定されている。 As shown in FIG. 4, the lid body 9 is provided on the upper surface of the frame body 2 in order to hermetically seal the semiconductor element 8. The lid 9 is made of a metal material such as iron (Fe) -nickel (Ni) -cobalt (Co) alloy or iron (Fe) -nickel (Ni) alloy. Moreover, the thermal expansion coefficient of the lid 9 is set to, for example, 5 (ppm / ° C.) or more and 15 (ppm / ° C.) or less. The lid 9 has, for example, one side width of 20 (mm) to 100 (mm), the other side width of 10 (mm) to 50 (mm), and a thickness of 0.2 ( mm) to 2 (mm).

半導体素子８は、図３に示すように、基体１の載置部１ａに載置された回路基板７上に搭載される。そして、回路基板７に設けられている導体層がボンディングワイヤ等を介して第１の入出力端子３、第２の入出力端子４および第３の入出力端子５に電気的に接続される。次に、枠体２の上面に蓋体９を接合し、半導体素子８が基体１、枠体２および蓋体９の内部に気密に収納されて半導体装置となる。すなわち、少なくとも半導体素子８を搭載した後、蓋体９で密封することにより半導体装置となる。 As shown in FIG. 3, the semiconductor element 8 is mounted on a circuit board 7 mounted on the mounting portion 1 a of the base 1. The conductor layer provided on the circuit board 7 is electrically connected to the first input / output terminal 3, the second input / output terminal 4, and the third input / output terminal 5 through bonding wires or the like. Next, the lid body 9 is joined to the upper surface of the frame body 2, and the semiconductor element 8 is hermetically housed inside the base body 1, the frame body 2 and the lid body 9 to form a semiconductor device. That is, at least the semiconductor element 8 is mounted and then sealed with the lid 9 to obtain a semiconductor device.

本実施形態の半導体素子収納用パッケージは、第２の側壁２ｂは、厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２とを有し、第４の側壁２ｄは、厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２とを有しており、第３の側壁２ｃは、第２の側壁２ｂの厚みが薄い部分２ｂ１および第４の側壁２ｄの厚みが薄い部分２ｄ１よりも厚みが薄く設けられている。 In the semiconductor element storage package of the present embodiment, the second side wall 2b has a thin portion 2b1 and a thick portion 2b2, and the fourth side wall 2d is thick with the thin portion 2d1. The third side wall 2c is thinner than the part 2b1 in which the second side wall 2b is thin and the part 2d1 in which the fourth side wall 2d is thin.

枠体２の第２の側壁２ｂおよび第４の側壁２ｄが、幅方向にわたって側壁の厚みが同じであれば、第１の入出力端子３および第２の入出力端子４が取り付けられていない部分の剛性は、第１の入出力端子３および第２の入出力端子４が取り付けられている部分の剛性に比較して小さくなる。これによって、例えば、基体１に設けられたネジ取付け部を介して半導体素子収納用パッケージを外部基板にネジ止め固定する際に、半導体素子収納用パッケージの製造時に生じた基体１の反りが、ネジ止め固定によって矯正されることによって、第２の側壁２ｂの厚みが厚い部分２ｂ２、第４の側壁２ｄの厚みが厚い部分２ｄ２および基体１の変形が大きくなりやすい。そして、半導体素子８および第１の側壁２ａの光入出力部２ｅの位置が変動しやすくなり、半導体素子８と光ファイバとの相対的な位置にずれが生じ、半導体装置の光結合効率が変動しやすくなる。 If the second side wall 2b and the fourth side wall 2d of the frame 2 have the same side wall thickness in the width direction, the first input / output terminal 3 and the second input / output terminal 4 are not attached. Is smaller than the rigidity of the portion to which the first input / output terminal 3 and the second input / output terminal 4 are attached. Accordingly, for example, when the semiconductor element housing package is screwed and fixed to the external substrate via the screw mounting portion provided on the base body 1, the warp of the base body 1 generated when the semiconductor element housing package is manufactured is By correcting by fastening and fixing, the portion 2b2 in which the thickness of the second side wall 2b is thick, the portion 2d2 in which the thickness of the fourth side wall 2d is thick, and the base body 1 are likely to be greatly deformed. Then, the positions of the semiconductor element 8 and the light input / output unit 2e on the first side wall 2a are likely to fluctuate, the relative position between the semiconductor element 8 and the optical fiber is shifted, and the optical coupling efficiency of the semiconductor device fluctuates. It becomes easy to do.

しかしながら、第２の側壁２ｂは厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２を有し、第４の側壁２ｄは厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２を有し、厚みが薄い部分２ｂ１に第１の取付け部２ｆを、厚みが薄い部分２ｄ１に第２の取り付け部２ｇを有している。そして、第１の取付け部２ｆに第１の入出力端子３、第２の取付け部２ｇに第２の入出力端子４が取り付けられているため、第２の側壁２ｂおよび第４の側壁２ｄのそれぞれの側壁の剛性を向上させることができる。したがって、第２の側壁２ｂおよび第４の側壁２ｄを変形しにくくすることができる。
However, the second side wall 2b has a thin part 2b1 and a thick part 2b2, and the fourth side wall 2d has a thin part 2d1 and a thick part 2d2, and the thin part 2b1 The first mounting portion 2f is provided with a second mounting portion 2g in the thin portion 2d1. Since the first input / output terminal 3 is attached to the first attachment portion 2f and the second input / output terminal 4 is attached to the second attachment portion 2g, the second sidewall 2b and the fourth sidewall 2d The rigidity of each side wall can be improved. Therefore, the second side wall 2b and the fourth side wall 2d can be made difficult to deform.

さらに、第２の側壁２ｂと第１の入出力端子３、および第４の側壁２ｄと第２の入出力端子４との熱膨張係数差に起因して、第２の側壁２ｂおよび第４の側壁２ｄに生じる応力が小さくなるとともに、第２の側壁２ｂの厚みが薄い部分２ｂ１から厚みの厚い部分２ｂ２に、また、第４の側壁２ｄの厚みの薄い部分２ｄ１から厚みの厚い部分２ｄ２に加えられる応力を小さくすることができる。これによって、第２の側壁２ｂの厚みの厚い部分２ｂ２および第４の側壁２ｄの厚みの厚い部分２ｄ２の変形が抑制され、第２の側壁２ｂおよび第４の側壁２ｄに挟まれている第１の側壁２ａの光入出力部２ｅの反り、歪または変形等を抑制することができる。したがって、半導体素子８の光軸と光ファイバとの相対的な位置ずれを抑制することができる。また、半導体装置は、光結合効率の変動が抑制される。 Furthermore, due to the difference in thermal expansion coefficient between the second side wall 2b and the first input / output terminal 3, and the fourth side wall 2d and the second input / output terminal 4, the second side wall 2b and the fourth input / output terminal 4 The stress generated on the side wall 2d is reduced, and the second side wall 2b is added from the thin part 2b1 to the thick part 2b2, and the fourth side wall 2d is formed from the thin part 2d1 to the thick part 2d2. The stress that is generated can be reduced. Thereby, deformation of the second thickness of the thick portion 2b2 and the thickness of the thick portion of the fourth side wall 2d of the side wall 2b 2d2 is suppressed, the sandwiched second sidewalls 2b and the fourth side wall 2d 1 Warpage, distortion, deformation, or the like of the light input / output unit 2e on the side wall 2a can be suppressed. Therefore, a relative positional shift between the optical axis of the semiconductor element 8 and the optical fiber can be suppressed. Further, in the semiconductor device, fluctuations in optical coupling efficiency are suppressed.

また、第３の側壁２ｃは、第２の側壁２ｂの厚みが薄い部分２ｂ１および第４の側壁２ｄの厚みが薄い部分２ｄ１よりも厚みが薄く設けられている。第３の側壁２ｃは、第２の側壁２ｂおよび第４の側壁２ｄに挟まれているため、第２の側壁２ｂおよび第４の側壁２ｄで生じる熱膨張または熱収縮によって、第３の側壁２ｃの中央部や両側の角部に大きな応力が発生しやすくなる。しかしながら、第３の側壁２ｃは、第２の側壁２ｂおよび第４の側壁２ｄの厚みより厚みが薄く、すなわち、第２の側壁２ｂの厚みの薄い部分２ｂ１および第４の側壁２ｄの厚みの薄い部分２ｄ１の厚みよりも厚みが薄く設けられているため、第２の側壁２ｂおよび第４の側壁２ｄで生じる熱膨張または熱収縮による応力を緩和しやすくなる。 The third side wall 2c is thinner than the portion 2b1 in which the second side wall 2b is thin and the portion 2d1 in which the fourth side wall 2d is thin. Since the third side wall 2c is sandwiched between the second side wall 2b and the fourth side wall 2d, the third side wall 2c is caused by thermal expansion or contraction generated in the second side wall 2b and the fourth side wall 2d. A large stress is likely to be generated at the central portion and the corner portions on both sides. However, the third side wall 2c is thinner than the thickness of the second side wall 2b and the fourth side wall 2d, that is, the thin portion 2b1 and the fourth side wall 2d of the second side wall 2b are thin. Since the thickness is less than the thickness of the portion 2d1, it is easy to relieve stress due to thermal expansion or contraction generated in the second side wall 2b and the fourth side wall 2d.

また、第３の側壁２ｃと第３の入出力端子５との熱膨張係数差に起因して、第３の側壁２ｃに生じる応力が小さくなるととともに、第３の側壁２ｃから第２の側壁２ｂおよび第４の側壁２ｄへの応力を小さくすることができる。これによって、第３の側壁２ｃの中央部や両側の角部に発生する応力が抑制され、第２の取付け部２ｇに取り付けられている第３の入出力端子５と枠体２との接合部でのクラックや割れ等が抑制される。また、同様に第２の入出力端子４のクラックや割れ等が抑制される。 Moreover, due to the difference in thermal expansion coefficient between the third side wall 2c and the third input / output terminal 5, the stress generated in the third side wall 2c is reduced, and the third side wall 2c to the second side wall 2b are reduced. And the stress to the 4th side wall 2d can be made small. As a result, the stress generated in the central part of the third side wall 2c and the corners on both sides is suppressed, and the joint between the third input / output terminal 5 and the frame 2 attached to the second attachment part 2g. Cracks and cracks are suppressed. Similarly, cracks and cracks of the second input / output terminal 4 are suppressed.

また、第３の側壁２ｃと第３の入出力端子５との熱膨張係数差に起因して、第３の側壁２ｃに生じる応力が小さくなるととともに、第３の側壁２ｃから第２の側壁２ｂおよび第４の側壁２ｄへの応力を小さくすることができる。これによって、第３の側壁２ｃにおける垂直または水平方向の応力が抑制され、第２の側壁２ｂおよび第４の側壁２ｄは内側への倒れ込みよる変形を抑制することができる。 Moreover, due to the difference in thermal expansion coefficient between the third side wall 2c and the third input / output terminal 5, the stress generated in the third side wall 2c is reduced, and the third side wall 2c to the second side wall 2b are reduced. And the stress to the 4th side wall 2d can be made small. Thereby, the vertical or horizontal stress in the third side wall 2c is suppressed, and the second side wall 2b and the fourth side wall 2d can be prevented from being deformed due to inward collapse.

＜半導体素子収納用パッケージ、および半導体装置の製造方法＞
ここで、半導体素子収納用パッケージ、およびこれを備えた半導体装置の製造方法を説明する。 <Semiconductor Element Storage Package and Semiconductor Device Manufacturing Method>
Here, a semiconductor element storage package and a method for manufacturing a semiconductor device including the same will be described.

基体１は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。 The base body 1 is formed into a predetermined shape by using a metal processing method such as a well-known cutting process or punching process, for example, from an ingot produced by casting an iron (Fe) -nickel (Ni) -cobalt (Co) alloy into a mold. Produced.

また、枠体２は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。 In addition, the frame body 2 is formed by using, for example, a metal processing method such as a known cutting process or a punching process for an ingot produced by casting an iron (Fe) -nickel (Ni) -cobalt (Co) alloy into a mold frame. It is manufactured in a predetermined shape.

第１の入出力端子３および第２の入出力端子４は、平坦部と平坦部の上面に接合される立壁部から形成される。第１の入出力端子３および第２の入出力端子４は、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダ
ー、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。 The 1st input / output terminal 3 and the 2nd input / output terminal 4 are formed from the standing wall part joined to the flat part and the upper surface of a flat part. For example, when the first input / output terminal 3 and the second input / output terminal 4 are made of an aluminum oxide sintered body, the green sheets of the flat portion and the standing wall portion are made of aluminum oxide, silicon oxide, magnesium oxide, calcium oxide. An organic binder, a plasticizer, a solvent, a dispersant and the like are mixed and added to a raw material powder such as a paste, and formed by a doctor blade method, a calender roll method, or the like.

そして、第１の入出力端子３および第２の入出力端子４は、金型を用いて平板形状のグリーンシートに打ち抜きを施すことによってそれぞれの形状に合わせて製作される。 And the 1st input / output terminal 3 and the 2nd input / output terminal 4 are manufactured according to each shape by stamping the flat green sheet using a metal mold | die.

第１の配線導体層３ａおよび第２の配線導体層４ａは、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダー、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して形成される。また、平坦部および立壁部は、基体１および枠体２との接合部に該当する位置に導電ペーストを印刷塗布してメタライズ層が形成される。 The first wiring conductor layer 3a and the second wiring conductor layer 4a are made of a conductive paste obtained by adding an organic binder, a plasticizer, a solvent, or the like to a refractory metal powder such as tungsten, molybdenum, or manganese. Are formed by printing and coating at a predetermined position by a screen printing method or the like. The flat portion and the standing wall portion are formed by applying a conductive paste at a position corresponding to a joint portion between the base body 1 and the frame body 2 to form a metallized layer.

さらに、第１の入出力端子３および第２の入出力端子４は、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約１６００℃の温度で同時に焼成することにより、焼成後に、平坦部と立壁部が一体化される。 Further, the first input / output terminal 3 and the second input / output terminal 4 are formed by stacking a green sheet state standing wall portion on a green sheet state flat portion and simultaneously firing at a temperature of about 1600 ° C. After the firing, the flat part and the standing wall part are integrated.

また、第１の入出力端子３および第２の入出力端子４は、電解メッキ又は無電解メッキ等のメッキ形成方法によって、第１の配線導体層３ａ上、第２の配線導体層４ａ上およびメタライズ層上にメッキ層の厚みが、１．０（μｍ）以上３．０（μｍ）以下のニッケルメッキ層、０．５（μｍ）以上５（μｍ）以下である金メッキ層が形成される。 Further, the first input / output terminal 3 and the second input / output terminal 4 are formed on the first wiring conductor layer 3a, the second wiring conductor layer 4a, and the like by a plating method such as electrolytic plating or electroless plating. A nickel plating layer having a plating layer thickness of 1.0 (μm) to 3.0 (μm) and a gold plating layer having a thickness of 0.5 (μm) to 5 (μm) are formed on the metallized layer.

また、第３の入出力端子５は、平坦部と平坦部の上面に接合される立壁部から形成される。また、第３の入出力端子５は、第１の入出力端子３および第２の入出力端子４と同様にして製作される。 The third input / output terminal 5 is formed of a flat portion and a standing wall portion joined to the upper surface of the flat portion. The third input / output terminal 5 is manufactured in the same manner as the first input / output terminal 3 and the second input / output terminal 4.

枠体２は、枠体２の第１の取付け部２ｆに第１の入出力端子３が取り付けられ、第２の取付け部２ｇに第２の入出力端子４が取り付けられ、第３の取付け部２ｈに第３の入出力端子５が取り付けられ、基体１上側主面に接合材を介して接合される。 The frame 2 has a first input / output terminal 3 attached to the first attachment portion 2f of the frame 2, a second input / output terminal 4 attached to the second attachment portion 2g, and a third attachment portion. The third input / output terminal 5 is attached to 2h and joined to the upper main surface of the base 1 via a joining material.

リード端子６は、例えば、銅（Ｃｕ）、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工、打ち抜き加工、プレス加工等の金属加工法を用いて所定の形状に製作される。リード端子６は、第１の入出力端子３、第２の入出力端子４に、第３の入出力端子５に銀（Ａｇ）ロウまたは銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して接合される。 The lead terminal 6 may be, for example, a well-known cutting process, a punching process, a pressing process, or the like of an ingot produced by casting a copper (Cu), iron (Fe) -nickel (Ni) -cobalt (Co) alloy into a mold. It is manufactured in a predetermined shape using a metal processing method. The lead terminals 6 are the first input / output terminal 3, the second input / output terminal 4, the third input / output terminal 5 is a brazing material such as silver (Ag) brazing or silver (Ag) -copper (Cu) brazing. It is joined via.

ここで、半導体装置の製造方法について説明する。 Here, a method for manufacturing a semiconductor device will be described.

半導体装置は、半導体素子収納用パッケージに、半導体素子８および蓋体９を備えている。蓋体９は、例えば、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状に製作される。回路基板７が、基体１の上側主面の載値部１ａに載置され、回路基板７上に半導体素子８が搭載される。そして、回路基板７は、第１の入出力端子３、第２の入出力端子４および第３の入出力端子５にボンディングワイヤ等を介して電気的に接続される。次に、蓋体９は、枠体２の上面に設けられる。すなわち、半導体装置は、半導体素子８が蓋体９によって気密に封止されている。 The semiconductor device includes a semiconductor element 8 and a lid 9 in a package for housing a semiconductor element. For example, the lid 9 is a predetermined one using a known metal working method such as cutting or punching an ingot produced by casting an iron (Fe) -nickel (Ni) -cobalt (Co) alloy into a mold. Made into shape. The circuit board 7 is placed on the placing portion 1 a on the upper main surface of the base 1, and the semiconductor element 8 is mounted on the circuit board 7. The circuit board 7 is electrically connected to the first input / output terminal 3, the second input / output terminal 4, and the third input / output terminal 5 through bonding wires or the like. Next, the lid body 9 is provided on the upper surface of the frame body 2. That is, in the semiconductor device, the semiconductor element 8 is hermetically sealed by the lid 9.

本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る半導体素子収納用パッケージのうち、本実施形態に係る半導体素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を
省略する。 The present invention is not limited to the above-described embodiments, and various changes and improvements can be made without departing from the scope of the present invention. Hereinafter, modifications of the present embodiment will be described. Note that, in the semiconductor element housing package according to the modification of the present embodiment, the same portions as those of the semiconductor element housing package according to the present embodiment are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

＜変形例１＞
本実施形態に係る変形例の半導体素子収納用パッケージは、図６に示すように、第２の側壁２ｂは、厚みの薄い部分２ｂ１と厚みの厚い部分２ｂ２との間で厚みが漸次変化している。また、第４の側壁２ｄは、厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２との間で厚みが漸次変化している。厚みが漸次変化している部分は、平面視において、曲線状で変化している。すなわち、曲面をもって変化している。また、曲線状の変化に限らず、直線状で変化してもよい。 <Modification 1>
As shown in FIG. 6, in the package for housing a semiconductor element according to the modification of the present embodiment, the thickness of the second side wall 2b gradually changes between the thin part 2b1 and the thick part 2b2. Yes. In addition, the thickness of the fourth side wall 2d gradually changes between the thin portion 2d1 and the thick portion 2d2. The portion where the thickness gradually changes changes in a curved shape in plan view. That is, it changes with a curved surface. Further, the change is not limited to a curved line, but may be a straight line.

第２の側壁２ｂは厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２との間で厚みが、また、第４の側壁２ｄは厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２との間で厚みが漸次変化しているため、基体１に第１の入出力端子３、第２の入出力端子４および枠体２を接合する際に生じる応力が、厚みが薄い部分２ｂ１と厚みが厚い部分２ｂ２との境界部、および厚みが薄い部分２ｄ１と厚みが厚い部分２ｄ２との境界部において集中せずに分散することができる。これによって、第２の側壁２ｂおよび第４の側壁２ｄで生じる熱膨張または熱収縮による応力を緩和、抑制することができる。 The second side wall 2b has a thickness between the thin part 2b1 and the thick part 2b2, and the fourth side wall 2d has a thickness gradually between the thin part 2d1 and the thick part 2d2. Due to the change, the stress generated when the first input / output terminal 3, the second input / output terminal 4 and the frame 2 are joined to the base 1 is reduced between the thin part 2b1 and the thick part 2b2. It is possible to disperse without concentrating at the boundary portion and the boundary portion between the thin portion 2d1 and the thick portion 2d2. As a result, stress due to thermal expansion or contraction generated in the second side wall 2b and the fourth side wall 2d can be relieved and suppressed.

＜変形例２＞
本実施形態に係る変形例の半導体素子収納用パッケージは、図７に示すように、基体１は、枠体２が設けられる領域の周縁部分であって、基体１を平面視において第１の入出力端子３と第２の入出力端子４とそれぞれ重なる部分の基体１の上側主面に凹部１ｂを有している。また、凹部１ｂは、図６に示すように、枠体２の内側に位置している第１の入出力端子３および第２の入出力端子４の外周よりも大きくなるように設けられている。 <Modification 2>
As shown in FIG. 7, in the package for housing a semiconductor element according to the modified example of the present embodiment, the base body 1 is a peripheral portion of the region where the frame body 2 is provided, and the base body 1 is first inserted in plan view. A concave portion 1 b is provided on the upper main surface of the base 1 at a portion overlapping the output terminal 3 and the second input / output terminal 4. Moreover, the recessed part 1b is provided so that it may become larger than the outer periphery of the 1st input / output terminal 3 and the 2nd input / output terminal 4 which are located inside the frame 2, as shown in FIG. .

基体１は、第１の入出力端子３および第２の入出力端子４とそれぞれ重なる部分に凹部１ｂを有しているため、基体１と第１の入出力端子３および基体１と第２の入出力端子４との接合面積を小さくすることができ、第１の入出力端子３と基体１および第２の入出力端子４と基体１との間に生じる応力を抑制することができる。 Since the base body 1 has the recesses 1b in the portions overlapping the first input / output terminal 3 and the second input / output terminal 4, respectively, the base body 1, the first input / output terminal 3, the base body 1 and the second input / output terminal 4 are provided. The bonding area with the input / output terminal 4 can be reduced, and the stress generated between the first input / output terminal 3 and the base 1 and between the second input / output terminal 4 and the base 1 can be suppressed.

また、基体１と枠体２と第１の入出力端子３および第２の入出力端子４とを接合材を介して接合する際、これらの部材を接合する接合材が接合箇所からはみ出したとしても、凹部１ｂにこれらの接合材を溜めることができるので、予想外の位置、例えば、基体１の載置部１ａ付近に接合材が流れることを抑制することができる。 Moreover, when joining the base | substrate 1, the frame 2, and the 1st input / output terminal 3 and the 2nd input / output terminal 4 via a joining material, the joining material which joins these members protrudes from the joining location. In addition, since these bonding materials can be stored in the concave portion 1b, it is possible to suppress the bonding material from flowing to an unexpected position, for example, in the vicinity of the mounting portion 1a of the base body 1.

また、基体１の凹部１ｂの底面と側面の境界部分が曲面形状であることが好ましい。凹部１ｂ内に接合材が溜まった場合に、接合材が膨張または収縮することに起因して基体１に加わる応力が局所的に集中することを抑制することができる。 Moreover, it is preferable that the boundary part of the bottom face and side face of the recessed part 1b of the base | substrate 1 is curved-surface shape. When the bonding material accumulates in the recess 1b, it is possible to suppress local concentration of stress applied to the base 1 due to expansion or contraction of the bonding material.

凹部１ｂの深さＥは、図６（ｃ）に示すように、０．１（ｍｍ）〜４（ｍｍ）に設定されている。０．１（ｍｍ）より小さくなると、凹部１ｂに接合材を溜めにくくなり、４（ｍｍ）より大きくなると、基体１の厚みを確保しにくくなる。 The depth E of the recess 1b is set to 0.1 (mm) to 4 (mm) as shown in FIG. If it is smaller than 0.1 (mm), it is difficult to collect the bonding material in the recess 1b, and if it is larger than 4 (mm), it is difficult to ensure the thickness of the substrate 1.

１基体
１ａ載置部
１ｂ凹部
１ｃネジ取付け部
２枠体
２ａ第１の側壁
２ｂ第２の側壁
２ｂ１厚みが薄い部分
２ｂ２厚みが厚い部分
２ｃ第３の側壁
２ｄ第４の側壁
２ｄ１厚みが薄い部分
２ｄ２厚みが厚い部分
２ｅ光入出力部
２ｆ第１の取付け部
２ｇ第２の取付け部
２ｈ第３の取付け部
３第１の入出力端子
３ａ第１の配線導体層
４第２の入出力端子
４ａ第２の配線導体層
５第３の入出力端子
５ａ第３の配線導体層
６リード端子
７回路基板
８半導体素子
９蓋体 DESCRIPTION OF SYMBOLS 1 Base 1a Mounting part 1b Recessed part 1c Screw attachment part 2 Frame 2a 1st side wall 2b 2nd side wall 2b1 Thin part 2b2 Thick part 2c 3rd side wall 2d 4th side wall 2d1 Thin part 2d2 Thick part 2e Optical input / output part 2f First attachment part 2g Second attachment part 2h Third attachment part 3 First input / output terminal 3a First wiring conductor layer 4 Second input / output terminal 4a Second wiring conductor layer 5 Third input / output terminal 5a Third wiring conductor layer 6 Lead terminal 7 Circuit board 8 Semiconductor element 9 Lid

Claims

A base body having a mounting portion on the upper main surface on which a circuit board on which a semiconductor element is mounted is mounted;
When viewed from above, the outer shape is quadrangular, and has first and third side walls, second side walls, and fourth side walls arranged at positions facing each other, and surrounds the mounting portion. And an optical input / output section for providing an optical fiber optically coupled to the semiconductor element on the first side wall, provided on the upper main surface of the base, and the base on the second side wall. A first mounting portion that is partially cut off on the side, a second mounting portion that is partially cut off on the base side, on the fourth side wall, and the base on the third side wall. A frame having a third attachment part with a part cut off on the side;
A first input / output terminal attached to the first attachment portion, having a first wiring conductor layer electrically connected to the circuit board;
A second input / output terminal attached to the second attachment portion, having a second wiring conductor layer electrically connected to the circuit board;
A third input / output terminal attached to the third attachment portion, having a third wiring conductor layer electrically connected to the circuit board;
Each of the second side wall and the fourth side wall has a thin part and a thick part, and the first attachment part and the second attachment part are provided on the thin part. Have
The first side wall is sandwiched between the thick portions of the second side wall and the fourth side wall,
The package for housing a semiconductor element, wherein the third side wall is thinner than the thin part of the second side wall and the fourth side wall.

The package for housing a semiconductor device according to claim 1,
A package for housing a semiconductor element, wherein the second side wall and the fourth side wall are gradually changed in thickness between the thin part and the thick part.

A package for housing a semiconductor element according to claim 1 or 2 ,
A circuit board placed on the substrate;
A semiconductor element mounted on the circuit board;
A semiconductor device comprising: a lid body provided on an upper surface of the frame body.