JP2012094701A - Package for housing semiconductor element and module including the package - Google Patents

Package for housing semiconductor element and module including the package Download PDF

Info

Publication number
JP2012094701A
JP2012094701A JP2010241079A JP2010241079A JP2012094701A JP 2012094701 A JP2012094701 A JP 2012094701A JP 2010241079 A JP2010241079 A JP 2010241079A JP 2010241079 A JP2010241079 A JP 2010241079A JP 2012094701 A JP2012094701 A JP 2012094701A
Authority
JP
Japan
Prior art keywords
frame
package
semiconductor element
frame body
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010241079A
Other languages
Japanese (ja)
Inventor
Shigeo Morioka
滋生 森岡
Ryota Li
亮太 利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010241079A priority Critical patent/JP2012094701A/en
Publication of JP2012094701A publication Critical patent/JP2012094701A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a package for housing a semiconductor element which prevents the semiconductor element from causing electrical short circuits even if the size of the package for housing the semiconductor element is reduced.SOLUTION: A package for housing a semiconductor element 1 includes a first frame body 7 disposed on an upper surface of a substrate 5 so as to enclose a placement region and a second frame body 11 disposed on the first frame body so as to enclose the placement region. The first frame body has multiple side parts and multiple corners in a plain view. The second frame body has multiple side parts and multiple corners in a plain view. the corners of the second frame body are positioned on the inner side of the corners of the first frame body, and at least some parts of the corners of the second frame body face the upper surface of the substrate with no part of the first frame body disposed therebetween.

Description

本発明は、LD(レーザダイオード)、PD(フォトダイオード)に代表される光半導体素子のような半導体素子を収納する半導体素子収納用パッケージおよびこれを備えたモジュールに関する。このような半導体素子収納用パッケージは各種電子機器に用いられる。   The present invention relates to a semiconductor element housing package for housing a semiconductor element such as an optical semiconductor element represented by LD (laser diode) and PD (photodiode), and a module including the same. Such a package for housing a semiconductor element is used in various electronic devices.

半導体素子を収納する半導体素子収納用パッケージとしては、例えば、特許文献1に記載されたパッケージが知られている。特許文献1に記載されたパッケージは、半導体素子が載置される載置部を有する基体と、載置部を囲むように基体上に取着された枠体と、基体および枠体を接合するロウ材とを備えている。   As a package for housing a semiconductor element for housing a semiconductor element, for example, a package described in Patent Document 1 is known. A package described in Patent Document 1 joins a base body having a mounting portion on which a semiconductor element is mounted, a frame body mounted on the base body so as to surround the mounting portion, and the base body and the frame body. With brazing material.

特開2000−183371号公報JP 2000-183371 A

近年、電子機器の小型化に伴って、半導体素子収納用パッケージの更なる小型化が要求されている。しかしながら、半導体素子収納用パッケージをさらに小型化した場合、半導体素子とパッケージを構成する枠体との間隔が狭くなる。これらの間隔が狭くなると、半導体素子を載置する際に、基体と枠体とを接合するロウ材が半導体素子に接触して電気的な短絡を引き起こす可能性が生じる。   In recent years, with the miniaturization of electronic devices, there has been a demand for further miniaturization of packages for housing semiconductor elements. However, when the semiconductor element storage package is further reduced in size, the distance between the semiconductor element and the frame constituting the package becomes narrower. When these intervals are narrowed, when the semiconductor element is placed, there is a possibility that the brazing material that joins the base and the frame contacts the semiconductor element to cause an electrical short circuit.

本発明は、上記の課題に鑑みてなされたものであり、素子収納用パッケージを小型化した場合であっても、半導体素子が電気的に短絡することを抑制できる半導体素子収納用パッケージを提供することを目的とする。   The present invention has been made in view of the above-described problems, and provides a package for housing a semiconductor element that can suppress a semiconductor element from being electrically short-circuited even when the element package is downsized. For the purpose.

本発明の一つの態様に基づく半導体素子収納用パッケージは、上面に半導体素子が載置される載置領域を有する基体と、前記載置領域を囲むように前記基体の上面に配設された、平面視した場合に複数の辺部および複数の角部を有する第1の枠体と、前記基体および前記第1の枠体の間に位置して、前記基体および前記第1の枠体を接合するロウ材と、前記載置領域を囲むように前記第1の枠体の上に配設された、平面視した場合に複数の辺部および複数の角部を有する第2の枠体と、を備えている。また、前記第2の枠体の前記角部における内周面が前記第1の枠体の前記角部における内周面よりも内側に位置して、前記第2の枠体の前記角部の少なくとも一部が前記第1の枠体を介さずに前記基体の上面と対向している。   A package for housing a semiconductor element according to one aspect of the present invention is provided on a top surface of the base body so as to surround the mounting region, and a base body having a mounting region on which the semiconductor element is mounted on the top surface. A first frame having a plurality of sides and a plurality of corners in a plan view, and positioned between the base and the first frame, and joining the base and the first frame A brazing material to be disposed on the first frame so as to surround the placement area, and a second frame having a plurality of sides and a plurality of corners when viewed in plan, It has. Further, an inner peripheral surface of the second frame body at the corner portion is positioned on an inner side of the inner peripheral surface of the corner portion of the first frame body, so that the corner portion of the second frame body At least a portion faces the upper surface of the base body without the first frame.

上記の態様に基づく半導体素子収納用パッケージにおいては、第2の枠体の角部の少なくとも一部が第1の枠体を介さずに基体の上面と対向している。そのため、基体と第1の枠体とを接合するロウ材が基体と第1の枠体との間からはみ出たとしても、上記した基体と第2の枠体とが対向している領域をロウ材溜まりとして用いることができる。このように、載置領域からの距離が比較的遠い上記の領域にロウ材を溜めることができるので、ロウ材の一部がはみ出た場合であってもロウ材が半導体素子に接触して半導体素子が電気的に短絡することを抑制できる。   In the package for housing a semiconductor element based on the above aspect, at least a part of the corner portion of the second frame is opposed to the upper surface of the base body without the first frame. Therefore, even if the brazing material joining the base and the first frame protrudes between the base and the first frame, the region where the base and the second frame are opposed to each other is brazed. It can be used as a material reservoir. As described above, since the brazing material can be stored in the above-mentioned region that is relatively far from the placement region, even if a part of the brazing material protrudes, the brazing material contacts the semiconductor element and the semiconductor. It can suppress that an element short-circuits electrically.

第1の実施形態にかかる半導体素子収納用パッケージおよびこれを備えたモジュールを示す斜視図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing a semiconductor element storage package and a module including the same according to a first embodiment. 図1に示す素子収納用パッケージの分解斜視図である。It is a disassembled perspective view of the element storage package shown in FIG. 図1に示す素子収納用パッケージの平面図である。FIG. 2 is a plan view of the element storage package shown in FIG. 1. 図3に示す素子収納用パッケージのA−A断面図である。It is AA sectional drawing of the element storage package shown in FIG. 第2の実施形態にかかる半導体素子収納用パッケージを示す斜視図である。It is a perspective view which shows the package for semiconductor element accommodation concerning 2nd Embodiment. 図5に示す素子収納用パッケージの分解斜視図である。FIG. 6 is an exploded perspective view of the element storage package shown in FIG. 5. 図5に示す素子収納用パッケージのB−B断面図である。It is BB sectional drawing of the element storage package shown in FIG. 第2の実施形態にかかる半導体素子収納用パッケージの変形例を示す斜視図である。It is a perspective view which shows the modification of the package for semiconductor element storage concerning 2nd Embodiment. 図8に示す素子収納用パッケージの分解斜視図である。FIG. 9 is an exploded perspective view of the element storage package shown in FIG. 8.

以下、本発明の実施形態にかかる半導体素子収納用パッケージ(以下、単にパッケージともいう)およびこれを備えたモジュールについて、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材を簡略化して示したものである。したがって、本発明に係る半導体素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。   Hereinafter, a package for housing a semiconductor element (hereinafter also simply referred to as a package) according to an embodiment of the present invention and a module including the same will be described in detail with reference to the drawings. However, for convenience of explanation, the drawings to be referred to below simply show main members necessary for explaining the present invention among the constituent members of the embodiment. Therefore, the package for housing a semiconductor device according to the present invention can include any constituent member not shown in each drawing referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.

図1〜4に示すように、第1の実施形態の半導体素子収納用パッケージ1は、上面に半導体素子3が載置される載置領域を有する基体5と、載置領域を囲むように基体5の上面に配設された、平面視した場合に複数の辺部(以下、第1の辺部7aとする)および複数の角部(以下、第1の角部7bとする)を有する第1の枠体7と、基体5および第1の枠体7の間に位置して、基体5および第1の枠体7を接合するロウ材9と、載置領域を囲むように第1の枠体7の上に配設された、平面視した場合に複数の辺部(以下、第2の辺部11aとする)および複数の角部(以下、第2の角部11bとする)を有する第2の枠体11と、を備えている。   As shown in FIGS. 1 to 4, the semiconductor element storage package 1 of the first embodiment includes a base 5 having a mounting area on which the semiconductor element 3 is mounted on the upper surface, and a base so as to surround the mounting area. 5 is disposed on the upper surface of the first plate 5 and has a plurality of side portions (hereinafter referred to as a first side portion 7a) and a plurality of corner portions (hereinafter referred to as a first corner portion 7b) when viewed in plan. The first frame body 7 is positioned between the base body 5 and the first frame body 7 and the brazing material 9 that joins the base body 5 and the first frame body 7 so as to surround the mounting area. A plurality of side portions (hereinafter referred to as second side portions 11a) and a plurality of corner portions (hereinafter referred to as second corner portions 11b) arranged on the frame body 7 in plan view. And a second frame body 11 having the same.

そして、第2の角部11bにおける内周面が第1の角部7bにおける内周面よりも内側に位置して、第2の角部11bの少なくとも一部が第1の枠体7を介さずに基体5の上面と対向していることを特徴としている。このように、基体5と第2の枠体11とが対向している領域を有していることから、基体5と第1の枠体7とを接合するロウ材9が基体5と第1の枠体7との間からはみ出たとしても、この領域をロウ材溜まりとして用いることができる。従って、ロウ材9の一部がはみ出た場合であっても、ロウ材9が半導体素子3に接触して半導体素子3が電気的に短絡することを抑制できる。   The inner peripheral surface of the second corner portion 11b is positioned on the inner side of the inner peripheral surface of the first corner portion 7b, and at least a part of the second corner portion 11b is interposed through the first frame body 7. It is characterized by facing the upper surface of the base body 5. As described above, since the base 5 and the second frame 11 have regions facing each other, the brazing material 9 for joining the base 5 and the first frame 7 is the base 5 and the first frame 7. This region can be used as a brazing material reservoir even if it protrudes from between the frame 7. Therefore, even when a part of the brazing material 9 protrudes, it is possible to prevent the brazing material 9 from coming into contact with the semiconductor element 3 and electrically shorting the semiconductor element 3.

第1の枠体7と基体5とを接合するロウ材9の量を単に減らすことによってもロウ材9が半導体素子3に接触して半導体素子3が電気的に短絡する可能性を抑制できる。しかしながら、第1の枠体7と基体5とを接合するロウ材9の量を減らした場合、第1の枠体7と基体5との接合性が低下する可能性がある。本実施形態のパッケージ1は、上記の領域をロウ材溜まりとして用いることができることから、第1の枠体7と基体5とを接合するロウ材9の量を必要以上に減らすことなくロウ材9が半導体素子3に接触する可能性を抑制することができる。   The possibility that the brazing material 9 contacts the semiconductor element 3 and the semiconductor element 3 is electrically short-circuited can also be suppressed by simply reducing the amount of the brazing material 9 that joins the first frame 7 and the base 5. However, when the amount of the brazing material 9 that joins the first frame body 7 and the base body 5 is reduced, the jointability between the first frame body 7 and the base body 5 may be lowered. Since the package 1 of this embodiment can use the above region as a brazing material reservoir, the brazing material 9 can be used without reducing the amount of the brazing material 9 that joins the first frame 7 and the base body 5 more than necessary. The possibility of contact with the semiconductor element 3 can be suppressed.

なお、上述の、第1の枠体7を介さずに第2の枠体11と基体5の上面とが対向している領域であって、第1の枠体7の内周面、第2の枠体11の下面および基体5の上面で囲
まれた領域を、以下、便宜的に対向領域13とする。
In addition, it is an area | region where the 2nd frame 11 and the upper surface of the base | substrate 5 have opposed above without passing through the 1st frame 7, Comprising: The inner peripheral surface of the 1st frame 7, 2nd Hereinafter, a region surrounded by the lower surface of the frame 11 and the upper surface of the base body 5 will be referred to as a facing region 13 for convenience.

さらに、対向領域13は、第1の角部7bと第2の角部11bとが重ならないように設置されていることから、第1の角部7bと第2の角部11bに集中する応力が接合部で重なることが抑制されてこの応力が分散される。また、基体5と第1の角部7bと第2の角部11bとの熱膨張係数差に起因した横方向、縦方向、斜め方向からの応力を、対向領域13に溜められたロウ材9で分散することができる。その結果、基体5と第1の枠体7および第2の枠体11の接合部におけるクラックや剥がれが抑制されることから、モジュール27を正常に作動させることができる。   Furthermore, since the opposing region 13 is installed so that the first corner 7b and the second corner 11b do not overlap, the stress concentrated on the first corner 7b and the second corner 11b. Are prevented from overlapping at the joint, and this stress is dispersed. Further, the brazing material 9 in which stress from the lateral direction, the longitudinal direction, and the oblique direction due to the difference in thermal expansion coefficient between the base body 5, the first corner portion 7 b, and the second corner portion 11 b is accumulated in the facing region 13. Can be dispersed. As a result, cracks and peeling at the joints between the base body 5, the first frame body 7, and the second frame body 11 are suppressed, so that the module 27 can be operated normally.

また、本実施形態のパッケージ1は下記の利点も有している。パッケージをさらに小型化した場合、半導体素子を載置する領域を確保するため、枠体の厚みが小さくすることが求められる。一方、枠体を平面視した際に複数の辺部および複数の角部を有している場合、この角部の近傍に応力が集中しやすい。そして、枠体の厚みが小さくなった場合、枠体の角部において枠体が基体から剥離する可能性がある。   Moreover, the package 1 of this embodiment also has the following advantages. When the package is further miniaturized, it is required to reduce the thickness of the frame body in order to secure a region for placing the semiconductor element. On the other hand, when the frame body has a plurality of side portions and a plurality of corner portions when viewed in plan, stress tends to concentrate in the vicinity of the corner portions. And when the thickness of a frame becomes small, a frame may peel from a base | substrate in the corner | angular part of a frame.

しかしながら、本実施形態のパッケージ1は上記の対向領域13を有しており、対向領域13をロウ材溜まりとして用いることができることから、第1の角部7bにおける基体5と第1の枠体7との接合性を高めることができる。従って、パッケージ1としての耐久性を向上させることができる。   However, since the package 1 of the present embodiment has the above-described opposed region 13 and can be used as a brazing material reservoir, the base 5 and the first frame 7 at the first corner 7b. Bondability can be improved. Therefore, durability as the package 1 can be improved.

本実施形態における基体5は、四角板形状であって、主面上に半導体素子3が載置される載置領域を有している。なお、本実施形態において載置領域とは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。   The base body 5 in the present embodiment has a square plate shape, and has a placement area on which the semiconductor element 3 is placed on the main surface. In the present embodiment, the placement region means a region that overlaps the semiconductor element 3 when the base 5 is viewed in plan.

本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子3が載置される領域を載置領域としていることから、例えば、基体5の主面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態の基体5は一つの載置領域を有しているが、基体5が複数の載置領域を有し、それぞれの載置領域に半導体素子3が載置されていてもよい。   In the present embodiment, the placement region is formed at the center of the main surface. However, since the region where the semiconductor element 3 is placed is the placement region, for example, at the end of the main surface of the base 5. There is no problem even if the mounting area is formed. Moreover, although the base body 5 of the present embodiment has one placement area, the base body 5 may have a plurality of placement areas, and the semiconductor element 3 may be placed in each placement area. .

本実施形態のパッケージ1における基体5は、図3に示すように、第1の枠体7よりも側方に延出された、基体5が搭載される搭載基板(不図示)にネジ止めされるネジ止め部15を有している。ネジ止め部15によってパッケージ1を搭載基板にネジ止めする際に、ネジ止め部15には押圧力が加わる。この押圧力は基体5の第1の枠体7および第2の枠体11で囲まれた領域へと伝達されるが、本実施形態のパッケージ1においては、この押圧力が伝達される先に対向領域13が位置していることから、上記の押圧力によって第1の枠体7が基体5から剥離する、或いは、第2の枠体11が第1の枠体7から剥離する可能性を低減することができる。   As shown in FIG. 3, the base 5 in the package 1 of the present embodiment is screwed to a mounting board (not shown) on which the base 5 is mounted, which extends to the side of the first frame 7. The screwing part 15 is provided. When the package 1 is screwed to the mounting substrate by the screwing part 15, a pressing force is applied to the screwing part 15. This pressing force is transmitted to a region surrounded by the first frame body 7 and the second frame body 11 of the base body 5, but in the package 1 of the present embodiment, before the pressing force is transmitted. Since the facing region 13 is located, there is a possibility that the first frame 7 is peeled off from the base body 5 by the above pressing force, or the second frame 11 is peeled off from the first frame 7. Can be reduced.

本実施形態にかかる基体5は、複数の絶縁性基板を積層することにより作製される。そして、基体5の載置領域上に半導体素子3が載置される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。   The base 5 according to the present embodiment is manufactured by stacking a plurality of insulating substrates. Then, the semiconductor element 3 is placed on the placement region of the base body 5. Examples of the insulating substrate include a ceramic material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a silicon nitride sintered body, or a glass ceramic. Materials can be used.

これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。積層体を約1600度の温度で焼成するこ
とにより基体5が作製される。
A mixing member is prepared by mixing the raw material powder containing these glass powder and ceramic powder, an organic solvent, and a binder. A plurality of ceramic green sheets are produced by forming the mixed member into a sheet. A laminated body is produced by laminating a plurality of produced ceramic green sheets. The base body 5 is produced by firing the laminate at a temperature of about 1600 degrees.

なお、基体5としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体5が構成されていてもよい。また、基体5として、少なくとも半導体素子3が載置される載置領域に高い絶縁性を有していることが求められることから、例えば、金属基板上に絶縁性基板を積層した構成としてもよい。特に、基体5に対して高い放熱性が求められる場合、基体5が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属基板上に絶縁性基板を積層した構成とすることで、基体5の放熱性を高めることができる。   The base 5 is not limited to a configuration in which a plurality of insulating substrates are stacked. The base body 5 may be constituted by one insulating substrate. Moreover, since it is calculated | required that the base | substrate 5 has high insulation at least in the mounting area | region in which the semiconductor element 3 is mounted, it is good also as a structure which laminated | stacked the insulating board | substrate on the metal substrate, for example. . In particular, when high heat dissipation is required for the base 5, the base 5 is preferably configured as described above. This is because the metal member has high heat dissipation. By adopting a configuration in which an insulating substrate is laminated on a metal substrate, the heat dissipation of the base 5 can be enhanced.

具体的には、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体5を構成する金属基板を作製することができる。   Specifically, metal members such as iron, copper, nickel, chromium, cobalt, and tungsten, or alloys made of these metals can be used. A metal substrate constituting the substrate 5 can be manufactured by subjecting such an ingot of a metal member to a metal processing method such as a rolling method or a punching method.

本実施形態のパッケージ1における第1の枠体7は、平面視した場合に載置領域を囲むように基体5の上面に配設されている。第1の枠体7は、平面視した場合に複数の第1の辺部7aおよび複数の第1の角部7bを有している。具体的には、本実施形態における第1の枠体7は、平面視した場合に、内周面および外周面がそれぞれ略四角形となるような形状をしている。そして、これらの四角形の四辺に対応する部分をそれぞれ第1の辺部7aとしている。また、四つの第1の辺部7aがそれぞれ交わる部分であって、これらの四角形の頂部に対応する四つの部分をそれぞれ第1の角部7bとしている。   The first frame 7 in the package 1 of the present embodiment is disposed on the upper surface of the base body 5 so as to surround the placement area when viewed in plan. The first frame 7 has a plurality of first sides 7a and a plurality of first corners 7b when viewed in plan. Specifically, the first frame body 7 in the present embodiment has a shape such that the inner peripheral surface and the outer peripheral surface are each substantially square when viewed in plan. The portions corresponding to these four sides of the quadrangle are set as first side portions 7a. The four first side portions 7a intersect with each other, and the four portions corresponding to the tops of these quadrangles are defined as first corner portions 7b.

このとき、第1の角部7bにおける第1の枠体7の内周面および外周面が曲面形状であることが好ましい。既に示したように、第1の角部7bの近傍に応力が集中しやすい。しかしながら、第1の角部7bにおける第1の枠体7の内周面および外周面が曲面形状であることによって、第1の角部7bの応力に対する耐久性を向上させることができるからである。   At this time, it is preferable that the inner peripheral surface and the outer peripheral surface of the first frame 7 in the first corner portion 7b have a curved shape. As already indicated, stress tends to concentrate in the vicinity of the first corner 7b. However, because the inner peripheral surface and the outer peripheral surface of the first frame 7 at the first corner 7b are curved, durability against the stress of the first corner 7b can be improved. .

第1の枠体7としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって金属部材からなる第1の枠体7を作製することができる。また、第1の枠体7としてセラミック部材を用いてもよい。また、第1の枠体7は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。   As the first frame 7, for example, a metal member such as iron, copper, nickel, chromium, cobalt and tungsten, or an alloy made of these metals can be used. The first frame 7 made of a metal member can be manufactured by subjecting such an ingot of the metal member to a metal processing method such as a rolling method or a punching method. A ceramic member may be used as the first frame 7. Moreover, although the 1st frame 7 may consist of one member, the laminated structure of a some member may be sufficient as it.

第1の枠体7は、基体5および第1の枠体7の間に位置する接合部材を介して基体5に接合されている。例示的な接合部材としては、銀ロウのようなロウ材9が挙げられる。   The first frame body 7 is joined to the base body 5 via a joining member located between the base body 5 and the first frame body 7. An exemplary joining member includes a brazing material 9 such as silver brazing.

基体5と第1の枠体7との接合性を高めるため、ロウ材9の幅としては、第1の枠体7の厚みよりも大きいことが好ましい。ロウ材9の幅が第1の枠体7の厚みよりも大きい場合には、基体5と第1の枠体7との接合性を高めることができる。このとき、基体5と第1の枠体7との接合性をさらに高めるため、第1の枠体7の内周面と基体5の上面との間にロウ材9のメニスカス部が形成されていることが好ましい。   The width of the brazing material 9 is preferably larger than the thickness of the first frame 7 in order to improve the bondability between the base 5 and the first frame 7. When the width of the brazing material 9 is larger than the thickness of the first frame body 7, the bondability between the base body 5 and the first frame body 7 can be improved. At this time, a meniscus portion of the brazing material 9 is formed between the inner peripheral surface of the first frame body 7 and the upper surface of the base body 5 in order to further improve the bondability between the base body 5 and the first frame body 7. Preferably it is.

本実施形態のパッケージ1における第2の枠体11は、平面視した場合に載置領域を囲むように第1の枠体7の上に配設されている。第2の枠体11は、平面視した場合に複数の第2の辺部11aおよび複数の第2の角部11bを有している。具体的には、本実施形態における第2の枠体11は、第1の枠体7と同様に、平面視した場合に、内周面および外周面がそれぞれ略四角形となるような形状をしている。そして、これらの四角形の四辺
に対応する部分をそれぞれ第2の辺部11aとしている。また、四つの第2の辺部11aがそれぞれ交わる部分であって、これらの四角形の頂部に対応する部分をそれぞれ第2の角部11bとしている。
The second frame 11 in the package 1 of the present embodiment is disposed on the first frame 7 so as to surround the placement area when viewed in plan. The second frame 11 has a plurality of second side portions 11a and a plurality of second corner portions 11b when viewed in plan. Specifically, the second frame body 11 in the present embodiment has a shape such that the inner peripheral surface and the outer peripheral surface are each substantially rectangular when viewed in plan, like the first frame body 7. ing. The portions corresponding to these four sides of the quadrangle are set as second side portions 11a. In addition, the four second side portions 11a intersect with each other, and the portions corresponding to the tops of these quadrangles are the second corner portions 11b.

このとき、例えば、第1の枠体7と同様に、第2の角部11bにおける第2の枠体11の内周面および外周面が曲面形状であることが好ましい。既に示したように、第2の角部11bの近傍に応力が集中しやすい。しかしながら、第2の角部11bにおける第2の枠体11の内周面および外周面が曲面形状であることによって、第2の角部11bの応力に対する耐久性を向上させることができるからである。   At this time, for example, similarly to the first frame 7, it is preferable that the inner peripheral surface and the outer peripheral surface of the second frame 11 in the second corner portion 11b are curved. As already shown, stress tends to concentrate in the vicinity of the second corner 11b. However, because the inner peripheral surface and the outer peripheral surface of the second frame 11 at the second corner portion 11b are curved, durability against the stress of the second corner portion 11b can be improved. .

このとき、第1の枠体7および前記第2の枠体11を平面視した場合に、第1の角部7bの内周面の曲率を第2の角部11bの内周面の曲率よりも大きくすることによって、容易に第2の角部11bを第1の角部7bよりも内側に位置させることができる。   At this time, when the first frame body 7 and the second frame body 11 are viewed in plan, the curvature of the inner peripheral surface of the first corner portion 7b is greater than the curvature of the inner peripheral surface of the second corner portion 11b. The second corner portion 11b can be easily positioned on the inner side of the first corner portion 7b.

第2の枠体11としては、第1の枠体7と同様に、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第2の枠体11としてセラミック部材を用いてもよい。また、第2の枠体11は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。   As the second frame 11, similarly to the first frame 7, for example, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used. . A ceramic member may be used as the second frame body 11. The second frame 11 may be composed of one member, but may be a laminated structure of a plurality of members.

なお、基体5、第1の枠体7および第2の枠体11は、それぞれの熱膨張係数の差が小さくなる材料を組み合わせることがよい。これにより、基体5、第1の枠体7および第2の枠体11の熱膨張係数差に起因して発生する応力が低減され、第1の枠体7が基体5から剥離する、第2の枠体11が第1の枠体7から剥離する、或いは、パッケージ1が反るといった可能性を低減することができる。より好ましくは、基体5、第1の枠体7および第2の枠体11として同じ材料を用いることにより、基体5と第1の枠体7および第2の枠体11との熱膨張係数差に起因して発生する応力をさらに小さくすることができる。そのため、第1の枠体7が基体5から剥離する、第2の枠体11が第1の枠体7から剥離する、或いは、パッケージ1が反るといった可能性を低減することができる。   In addition, it is good for the base | substrate 5, the 1st frame 7, and the 2nd frame 11 to combine the material from which the difference of each thermal expansion coefficient becomes small. Thereby, the stress generated due to the difference in thermal expansion coefficient among the base body 5, the first frame body 7, and the second frame body 11 is reduced, and the first frame body 7 peels from the base body 5. The possibility that the frame body 11 is peeled off from the first frame body 7 or the package 1 is warped can be reduced. More preferably, by using the same material as the base body 5, the first frame body 7, and the second frame body 11, the difference in thermal expansion coefficient between the base body 5, the first frame body 7, and the second frame body 11. The stress generated due to this can be further reduced. Therefore, it is possible to reduce the possibility that the first frame 7 is peeled off from the base 5, the second frame 11 is peeled off from the first frame 7, or the package 1 is warped.

本実施形態のパッケージ1における第1の枠体7および第2の枠体11は半導体素子3が封止されるように接合されている。第1の枠体7および第2の枠体11は、例えば、金−錫ロウのような接合部材を介して接合することができる。また、第1の枠体7および第2の枠体11としてセラミック部材を用いている場合には、第1の枠体7となるセラミックグリーンシート上に第2の枠体11となるセラミックグリーンシートを積層するとともに一体焼成することによって第1の枠体7および第2の枠体11を接合してもよい。   The first frame body 7 and the second frame body 11 in the package 1 of this embodiment are joined so that the semiconductor element 3 is sealed. The first frame body 7 and the second frame body 11 can be joined via a joining member such as gold-tin solder, for example. When ceramic members are used as the first frame body 7 and the second frame body 11, the ceramic green sheet to be the second frame body 11 on the ceramic green sheet to be the first frame body 7. The first frame body 7 and the second frame body 11 may be joined by laminating and baking together.

本実施形態のパッケージ1は、第1の枠体7の上であって第2の枠体11との間に入出力端子として配設された複数の配線導体17を備えている。これらの配線導体17を介して半導体素子3と外部配線(不図示)との間で信号の入出力を行うことができる。   The package 1 of the present embodiment includes a plurality of wiring conductors 17 disposed as input / output terminals on the first frame 7 and between the second frame 11. Signals can be input / output between the semiconductor element 3 and external wiring (not shown) via these wiring conductors 17.

なお、第1の枠体7および第2の枠体11としてセラミック部材のような絶縁性の部材を用いている場合には、図2に示すように、複数の配線導体17を第1の枠体7および第2の枠体11によって挟持すればよい。また、第1の枠体7および第2の枠体11として金属部材のような導電性の部材を用いている場合には、電気的な短絡を防止するために第1の枠体7と複数の配線導体17との間、および、第2の枠体11と複数の配線導体17との間にそれぞれ絶縁性の部材を配設すればよい。   When insulating members such as ceramic members are used as the first frame body 7 and the second frame body 11, a plurality of wiring conductors 17 are connected to the first frame body as shown in FIG. What is necessary is just to clamp by the body 7 and the 2nd frame 11. Further, when a conductive member such as a metal member is used as the first frame body 7 and the second frame body 11, a plurality of the first frame body 7 and a plurality of the first frame body 7 are used in order to prevent an electrical short circuit. Insulating members may be disposed between the wiring conductors 17 and between the second frame body 11 and the plurality of wiring conductors 17.

複数の配線導体17は、それぞれ第1の枠体7および第2の枠体11で囲まれた領域の内側から外側にかけて位置している。これにより、第1の枠体7および第2の枠体11で
囲まれた領域の内側と外側との間で電気的な接続を図ることができる。これら複数の配線導体17は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。
The plurality of wiring conductors 17 are located from the inside to the outside of the region surrounded by the first frame body 7 and the second frame body 11, respectively. Thereby, electrical connection can be achieved between the inner side and the outer side of the region surrounded by the first frame body 7 and the second frame body 11. The plurality of wiring conductors 17 are arranged at predetermined intervals so as not to be electrically short-circuited with each other.

配線導体17としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線導体17として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   As the wiring conductor 17, it is preferable to use a member having good conductivity. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver and gold can be used as the wiring conductor 17. The above metal materials may be used alone or as an alloy.

配線導体17は、リード端子19などを介して外部配線(不図示)と電気的に接続される。リード端子19としては、配線導体17と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子19として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   The wiring conductor 17 is electrically connected to external wiring (not shown) via the lead terminal 19 and the like. As the lead terminal 19, it is preferable to use a member having good conductivity like the wiring conductor 17. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the lead terminal 19. The above metal materials may be used alone or as an alloy.

本実施形態のパッケージ1は、第2の枠体11における第2の角部11bが第1の枠体7における第1の角部7bよりも内側に位置して、第2の角部11bの少なくとも一部が第1の枠体7を介さずに基体5の上面と対向する対向領域13を有している。上述の通り、このような対向領域13を有していることによって、この対向領域13にロウ材9を溜めることができるので、ロウ材9の一部がはみ出た場合であっても、ロウ材9が半導体素子3に接触して半導体素子3が電気的に短絡することを抑制できる。   In the package 1 of the present embodiment, the second corner 11b of the second frame 11 is positioned on the inner side of the first corner 7b of the first frame 7, and the second corner 11b of the second frame 11 At least a portion has a facing region 13 that faces the upper surface of the base body 5 without the first frame 7 interposed therebetween. As described above, since the brazing material 9 can be stored in the facing region 13 by having such a facing region 13, the brazing material 9 even if a part of the brazing material 9 protrudes. It can suppress that 9 contacts the semiconductor element 3 and the semiconductor element 3 electrically short-circuits.

本実施形態のパッケージ1においては、第1の枠体7における第1の角部7bの内周面に切欠き溝21が形成されている。そして、切欠き溝21を通じて第2の枠体11の第2の角部11bの少なくとも一部が第1の枠体7を介さずに前記基体5の上面と対向している。   In the package 1 of the present embodiment, a notch groove 21 is formed on the inner peripheral surface of the first corner 7 b in the first frame 7. Then, at least a part of the second corner portion 11 b of the second frame body 11 faces the upper surface of the base body 5 without the first frame body 7 through the notch groove 21.

このように切欠き溝21が第1の角部7bの内周面に形成されていることによって、第1の角部7bの内周面を第2の角部11bの内周面よりも外側に位置させることができる。そのため、第2の枠体11における第2の角部11bを第1の枠体7における第1の角部7bよりも内側に位置させることができる。   Since the notch groove 21 is formed on the inner peripheral surface of the first corner portion 7b as described above, the inner peripheral surface of the first corner portion 7b is outside the inner peripheral surface of the second corner portion 11b. Can be located. Therefore, the second corner 11 b in the second frame 11 can be positioned on the inner side than the first corner 7 b in the first frame 7.

また、第1の角部7bの内周面に切欠き溝21が形成されている場合には、単に第2の角部11bを第1の角部7bよりも内側に位置させた場合と比較して、第1の角部7bの内周面と半導体素子3との距離を大きくすることができる。そのため、対向領域13に溜まったロウ材9が半導体素子3と接触する可能性をさらに低減することができる。従って、半導体素子3が電気的に短絡することをより確実に抑制できる。   Moreover, when the notch groove 21 is formed in the inner peripheral surface of the first corner 7b, the second corner 11b is simply compared with the case where the second corner 11b is positioned inside the first corner 7b. Thus, the distance between the inner peripheral surface of the first corner 7b and the semiconductor element 3 can be increased. Therefore, it is possible to further reduce the possibility that the brazing material 9 accumulated in the facing region 13 comes into contact with the semiconductor element 3. Therefore, it is possible to more reliably suppress the semiconductor element 3 from being electrically short-circuited.

また、第1の枠体7における第1の角部7bの内周面にはメタライズ層が配設されていることが好ましい。対向領域13に面する第1の角部7bの内周面に、ロウ材9に対して濡れ性の良好なメタライズ層が配設されていることによって、対向領域13にロウ材9を溜めやすくなるからである。同様の理由から、対向領域13に面する第2の枠体11の下面および基体5の上面にもメタライズ層が配設されていることが好ましい。   Further, it is preferable that a metallized layer is disposed on the inner peripheral surface of the first corner 7 b in the first frame 7. Since the metallized layer having good wettability with respect to the brazing material 9 is disposed on the inner peripheral surface of the first corner portion 7 b facing the facing region 13, the brazing material 9 can be easily collected in the facing region 13. Because it becomes. For the same reason, it is preferable that a metallized layer is also disposed on the lower surface of the second frame 11 facing the facing region 13 and the upper surface of the substrate 5.

メタライズ層としては、具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the metallized layer. The above metal materials may be used alone or as an alloy.

さらに、第1の枠体7における第1の角部7bの内周面にメタライズ層が配設されている場合には、第1の枠体7における第1の辺部7aの内周面および第2の枠体11におけ
る第2の辺部11aの内周面にはメタライズ層が形成されていないことが好ましい。このようにメタライズ層が形成されている場合には、ロウ材9を安定して対向領域13に溜めることができるので、想定外の領域にロウ材9が流れることを抑制しやすいからである。
Furthermore, when the metallized layer is disposed on the inner peripheral surface of the first corner 7b in the first frame 7, the inner peripheral surface of the first side 7a in the first frame 7 and It is preferable that the metallized layer is not formed on the inner peripheral surface of the second side portion 11a in the second frame 11. This is because when the metallized layer is formed in this manner, the brazing material 9 can be stably accumulated in the facing region 13, so that it is easy to suppress the brazing material 9 from flowing to an unexpected region.

本実施形態のパッケージ1は、載置領域上に配設された、半導体素子3を載置するための載置基板23を備えている。半導体素子3を基体5に対して直接に載置してもよいが、本実施形態のパッケージ1のように、載置基板23を備えるとともに、この載置基板23の上に半導体素子3が載置されていることが好ましい。万が一、ロウ材9の一部が載置領域に流れた場合であってもロウ材9が半導体素子3と接触する可能性を低減することができるからである。   The package 1 of this embodiment includes a mounting substrate 23 for mounting the semiconductor element 3 disposed on the mounting area. Although the semiconductor element 3 may be mounted directly on the base 5, the semiconductor element 3 is mounted on the mounting substrate 23 as well as the mounting substrate 23 as in the package 1 of the present embodiment. It is preferable to be placed. This is because the possibility that the brazing material 9 contacts the semiconductor element 3 can be reduced even if a part of the brazing material 9 flows into the placement region.

載置基板23としては、絶縁性基板と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。   As the mounting substrate 23, it is preferable to use a member having good insulation like the insulating substrate. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, and an aluminum nitride material are used. Ceramic materials such as sintered bodies and silicon nitride-based sintered bodies, or glass ceramic materials can be used.

次に、第2の実施形態の半導体素子収納用パッケージ1について図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第1の実施形態と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。   Next, the semiconductor element housing package 1 of the second embodiment will be described in detail with reference to the drawings. In addition, in each structure concerning this embodiment, about the structure which has the same function as 1st Embodiment, the same referential mark is attached and the detailed description is abbreviate | omitted.

図5〜7に示すように、第2の実施形態の半導体素子収納用パッケージ1における基体5は、上面であって第1の枠体7を介さずに第2の角部11bの少なくとも一部と対向している領域に凹部25を有している。言い換えれば、本実施形態のパッケージ1における基体5は、対向領域13に面する部分の少なくとも一部に凹部25を有している。このような凹部25を有していることによって、第1の角部7bにおける第1の枠体7の厚みを確保しつつも、対向領域13により多くのロウ材9を溜めることができる。そのため、ロウ材9が半導体素子3に接触する可能性をさらに抑制することができる。   As shown in FIGS. 5 to 7, the base body 5 in the semiconductor element housing package 1 of the second embodiment is an upper surface and at least a part of the second corner portion 11 b without the first frame body 7. And a recess 25 in the region facing the. In other words, the base 5 in the package 1 of the present embodiment has the recess 25 in at least a part of the portion facing the facing region 13. By having such a recess 25, more brazing material 9 can be stored in the facing region 13 while ensuring the thickness of the first frame 7 at the first corner 7 b. Therefore, the possibility that the brazing material 9 contacts the semiconductor element 3 can be further suppressed.

本実施形態のパッケージ1における基体5は、平面視した場合に第1の枠体7の内周面と重なり合う部分に凹部25が形成されている。凹部25の形状としては、具体的には、例えば図7に示すように、凹部25を断面視した場合に、底面およびこの底面を挟むように位置する2つの側面を有する構成であればよい。このとき、底面と側面の境界部分が曲面形状であることが好ましい。凹部25内にロウ材9が溜まった場合に、ロウ材9が膨張収縮することに起因して基体5に加わる応力が局所的に集中することを抑制することができるからである。なお、凹部25は、その断面形状が半円状の曲面形状であっても同様の作用効果が得られる。また、同様の理由から、基体5を平面視した場合に、凹部25の開口縁の角部が折れ曲がった形状ではなく、曲線形状であることが好ましい。   The base body 5 in the package 1 of the present embodiment has a recess 25 formed in a portion overlapping the inner peripheral surface of the first frame 7 when viewed in plan. Specifically, for example, as shown in FIG. 7, the shape of the recess 25 may be a configuration having a bottom surface and two side surfaces positioned so as to sandwich the bottom surface when the recess 25 is viewed in cross section. At this time, it is preferable that the boundary portion between the bottom surface and the side surface has a curved surface shape. This is because when the brazing material 9 accumulates in the recess 25, it is possible to suppress the local concentration of stress applied to the base 5 due to the expansion and contraction of the brazing material 9. In addition, even if the recessed part 25 is a semicircular curved surface shape, the same effect is obtained. For the same reason, when the base 5 is viewed in plan, it is preferable that the corner of the opening edge of the recess 25 is not a bent shape but a curved shape.

凹部25の深さとしては、基体5および第1の枠体7の間に位置するロウ材9の厚みよりも大きいことが好ましい。これにより、基体5と第1の枠体7との間からロウ材9の一部がはみ出した場合であっても、安定して凹部25内にロウ材9を溜めることができる。そのため、半導体素子3にロウ材9が付着する可能性を低減することができる。   The depth of the recess 25 is preferably larger than the thickness of the brazing material 9 located between the base body 5 and the first frame 7. Thereby, even if a part of the brazing material 9 protrudes from between the base body 5 and the first frame body 7, the brazing material 9 can be stably stored in the recess 25. Therefore, the possibility that the brazing material 9 adheres to the semiconductor element 3 can be reduced.

また、凹部25の深さとしては、基体5の厚みに対して10〜50%であることが好ましい。10%以上であることにより、安定して凹部25内にロウ材9を溜めることができる。また、基体5のうち、凹部25の下方に位置する部分は相対的に厚みが小さくなるが、凹部25の深さが、基体5の厚みに対して50%以下であることにより、上記の相対的に厚みが小さい部分においても、十分な基体5の厚みを確保することができる。結果として、基体5の耐久性が過度に低下することを抑制できるとともに、半導体素子3で発生した熱を、それぞれの第1の辺部7bの方向に向かって拡散しやすくなる。従って、基体5
における熱の拡散を良好に行うことができるので、基体5の放熱性を良好に保つことができる。
Further, the depth of the recess 25 is preferably 10 to 50% with respect to the thickness of the substrate 5. By being 10% or more, the brazing material 9 can be stably accumulated in the recess 25. Further, the portion of the base 5 located below the recess 25 is relatively small in thickness, but the depth of the recess 25 is 50% or less with respect to the thickness of the base 5, so that the above relative In particular, a sufficient thickness of the substrate 5 can be ensured even in a portion having a small thickness. As a result, it is possible to suppress the durability of the base body 5 from being excessively lowered, and it is easy to diffuse the heat generated in the semiconductor element 3 toward the first side portions 7b. Therefore, the base 5
Therefore, the heat dissipation of the substrate 5 can be kept good.

また、基体5を平面視した場合における凹部25の形状は、図5,6に示すように隣り合う2つの第1の角部7bにまたがるような、いわゆるコの字形状であってもよいが、図8,9に示す形状であってもよい。すなわち、図8,9に示すように、第1の枠体7を介さずに第2の枠体11の角部の少なくとも一部と対向している基体5の上面の領域にそれぞれ凹部25を有しており、これらの凹部25が互いに離隔していてもよい。   In addition, the shape of the recess 25 when the base 5 is viewed in plan may be a so-called U-shape that spans two adjacent first corners 7b as shown in FIGS. 8 and 9 may be used. That is, as shown in FIGS. 8 and 9, the concave portions 25 are respectively formed in the regions of the upper surface of the base body 5 facing at least a part of the corners of the second frame body 11 without the first frame body 7 interposed therebetween. And the recesses 25 may be spaced apart from each other.

基体5に凹部25が形成されている場合、この凹部25が形成されている部分は厚みが相対的に小さくなるため、半導体素子3で発生した熱が凹部25において拡散されにくくなる可能性がある。しかしながら、凹部25が図8,9に示すように形成されている場合には、半導体素子3で発生した熱を、それぞれの第1の辺部7bの方向に向かって拡散しやすくなる。従って、基体5における熱の拡散を良好に行うことができるので、基体5の放熱性を良好に保つことができる。   When the concave portion 25 is formed on the base body 5, the thickness of the portion where the concave portion 25 is formed is relatively small, so that the heat generated in the semiconductor element 3 may not be easily diffused in the concave portion 25. . However, when the concave portion 25 is formed as shown in FIGS. 8 and 9, the heat generated in the semiconductor element 3 is easily diffused in the direction of the respective first side portions 7b. Accordingly, since the heat diffusion in the base 5 can be performed satisfactorily, the heat dissipation of the base 5 can be kept good.

次に、本発明の一実施形態に係るモジュール27について図面を用いて詳細に説明する。   Next, the module 27 according to an embodiment of the present invention will be described in detail with reference to the drawings.

本実施形態のモジュール27は、図1に示すように、上記の実施形態に代表される半導体素子収納用パッケージ1と、半導体素子収納用パッケージ1の載置領域内に載置された半導体素子3と、第2の枠体11と接合された、半導体素子3を封止する蓋体29とを備えている。   As shown in FIG. 1, the module 27 of the present embodiment includes a semiconductor element storage package 1 typified by the above embodiment, and a semiconductor element 3 mounted in the mounting region of the semiconductor element storage package 1. And a lid 29 that is bonded to the second frame 11 and seals the semiconductor element 3.

本実施形態のモジュール27においては、基体5の載置領域に半導体素子3として光半導体素子3が載置されている。また、半導体素子3と配線導体17とが導線31を介して電気的に接続されている。この半導体素子3にリード端子19、配線導体17および導線31を介して外部信号を入力することにより、半導体素子3から所望の出力を得ることができる。半導体素子3と配線導体17とは、例えば、導線31を介して、いわゆるワイヤーボンディングにより電気的に接続することができる。   In the module 27 of the present embodiment, the optical semiconductor element 3 is placed as the semiconductor element 3 in the placement area of the base 5. In addition, the semiconductor element 3 and the wiring conductor 17 are electrically connected via a conducting wire 31. A desired output can be obtained from the semiconductor element 3 by inputting an external signal to the semiconductor element 3 via the lead terminal 19, the wiring conductor 17 and the conducting wire 31. The semiconductor element 3 and the wiring conductor 17 can be electrically connected to each other by so-called wire bonding, for example, via a conducting wire 31.

蓋体29は、第2の枠体11と接合され、半導体素子3を封止するように設けられている。蓋体29は、第2の枠体11の上面に接合されている。そして、基体5、第1の枠体7、第2の枠体11および蓋体29で囲まれた空間において半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができる。   The lid 29 is joined to the second frame 11 and is provided so as to seal the semiconductor element 3. The lid 29 is joined to the upper surface of the second frame 11. The semiconductor element 3 is sealed in a space surrounded by the base body 5, the first frame body 7, the second frame body 11, and the lid body 29. By sealing the semiconductor element 3 in this way, it is possible to suppress the deterioration of the semiconductor element 3 due to the long-term use of the package 1.

蓋体29としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第2の枠体11と蓋体29は、例えばシーム溶接法によって接合することができる。また、第2の枠体11と蓋体29は、例えば、金−錫ロウを用いて接合してもよい。   As the lid 29, for example, a metal member such as iron, copper, nickel, chromium, cobalt and tungsten, or an alloy made of these metals can be used. Moreover, the 2nd frame 11 and the cover body 29 can be joined by the seam welding method, for example. Moreover, you may join the 2nd frame 11 and the cover body 29 using a gold- tin solder, for example.

以上、本発明の実施形態にかかる半導体素子収納用パッケージ1およびこれを備えたモジュール27について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。   As described above, the semiconductor element storage package 1 and the module 27 including the semiconductor element storage package 1 according to the embodiment of the present invention have been described, but the present invention is not limited to the above-described embodiment. In other words, various modifications and combinations of embodiments may be made without departing from the scope of the present invention.

1・・・素子収納用パッケージ(パッケージ)
3・・・半導体素子
5・・・基板
7・・・第1の枠体
7a・・・第1の辺部
7b・・・第1の角部
9・・・ロウ材
11・・・第2の枠体
11a・・・第2の辺部
11b・・・第2の角部
13・・・対向領域
15・・・ネジ止め部
17・・・配線導体
19・・・リード端子
21・・・切欠き溝
23・・・載置基板
25・・・凹部
27・・・モジュール
29・・・蓋体
31・・・導線
1 ... Package for element storage (package)
DESCRIPTION OF SYMBOLS 3 ... Semiconductor element 5 ... Board | substrate 7 ... 1st frame 7a ... 1st edge part 7b ... 1st corner | angular part 9 ... Brazing material 11 ... 2nd Frame 11a ... second side 11b ... second corner 13 ... opposing region 15 ... screwing part 17 ... wiring conductor 19 ... lead terminal 21 ... Notch groove 23 ... mounting substrate 25 ... recess 27 ... module 29 ... lid 31 ... conducting wire

Claims (8)

上面に半導体素子が載置される載置領域を有する基体と、
前記載置領域を囲むように前記基体の上面に配設された、平面視した場合に複数の辺部および複数の角部を有する第1の枠体と、
前記基体および前記第1の枠体の間に位置して、前記基体および前記第1の枠体を接合するロウ材と、
前記載置領域を囲むように前記第1の枠体の上に配設された、平面視した場合に複数の辺部および複数の角部を有する第2の枠体と、を備え、
前記第2の枠体の前記角部における内周面が前記第1の枠体の前記角部における内周面よりも内側に位置して、前記第2の枠体の前記角部の少なくとも一部が前記第1の枠体を介さずに前記基体の上面と対向していることを特徴とする半導体素子収納用パッケージ。
A substrate having a mounting region on which the semiconductor element is mounted;
A first frame having a plurality of sides and a plurality of corners when viewed from above, disposed on the upper surface of the base so as to surround the placement region;
A brazing material positioned between the base body and the first frame body and joining the base body and the first frame body;
A second frame having a plurality of sides and a plurality of corners when viewed from above, disposed on the first frame so as to surround the placement area;
An inner peripheral surface at the corner of the second frame is located on an inner side of an inner peripheral surface at the corner of the first frame, and at least one of the corners of the second frame. A package for housing a semiconductor element, characterized in that the portion faces the upper surface of the base body without going through the first frame.
前記第1の枠体の前記角部の内周面に切欠き溝が形成され、該切欠き溝を通して前記第2の枠体の前記角部の少なくとも一部が前記第1の枠体を介さずに前記基体の上面と対向していることを特徴とする請求項1に記載の半導体素子収納用パッケージ。   A notch groove is formed in the inner peripheral surface of the corner portion of the first frame body, and at least a part of the corner portion of the second frame body is interposed through the first frame body through the notch groove. The package for housing a semiconductor element according to claim 1, wherein the package is opposed to the upper surface of the substrate. 前記第2の枠体の前記角部の少なくとも一部と前記基体の上面とが前記第1の枠体を介さずに対向している領域に前記ロウ材の一部が配設されていることを特徴とする請求項1に記載の半導体素子収納用パッケージ。   A part of the brazing material is disposed in a region where at least a part of the corner of the second frame and the upper surface of the base face each other without the first frame. The package for housing a semiconductor device according to claim 1. 前記第1の枠体の前記角部の内周面に配設されたメタライズ層をさらに備えていることを特徴とする請求項1に記載の半導体素子収納用パッケージ。   The package for housing a semiconductor element according to claim 1, further comprising a metallized layer disposed on an inner peripheral surface of the corner portion of the first frame. 前記第1の枠体の前記辺部の内周面および前記第2の枠体の前記辺部の内周面にはメタライズ層が形成されていないことを特徴とする請求項4に記載の半導体素子収納用パッケージ。   5. The semiconductor according to claim 4, wherein a metallized layer is not formed on an inner peripheral surface of the side portion of the first frame body and an inner peripheral surface of the side portion of the second frame body. Package for element storage. 前記基体は、前記上面であって前記第1の枠体を介さずに前記第2の枠体の前記角部の少なくとも一部と対向している領域に凹部を有していることを特徴とする請求項1に記載の半導体素子収納用パッケージ。   The base has a recess in a region facing the at least a part of the corner of the second frame without passing through the first frame on the upper surface. The package for housing a semiconductor device according to claim 1. 前記第1の枠体および前記第2の枠体を平面視した場合に、前記第1の枠体の前記角部の内周面の曲率が前記第2の枠体の前記角部の内周面の曲率よりも大きいことを特徴とする請求項1に記載の半導体素子収納用パッケージ。   When the first frame body and the second frame body are viewed in plan, the curvature of the inner peripheral surface of the corner portion of the first frame body is the inner periphery of the corner portion of the second frame body. 2. The package for housing a semiconductor element according to claim 1, wherein the package is larger than a curvature of the surface. 請求項1〜7のいずれか一つに記載の半導体素子収納用パッケージと、
該半導体素子収納用パッケージの前記載置領域に載置された前記半導体素子と、
前記第2の枠体に接合された、前記半導体素子を封止する蓋体とを備えたモジュール。
A package for housing a semiconductor element according to any one of claims 1 to 7,
The semiconductor element placed in the placement area of the semiconductor element storage package;
A module comprising: a lid body that is bonded to the second frame body and seals the semiconductor element.
JP2010241079A 2010-10-27 2010-10-27 Package for housing semiconductor element and module including the package Pending JP2012094701A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010241079A JP2012094701A (en) 2010-10-27 2010-10-27 Package for housing semiconductor element and module including the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010241079A JP2012094701A (en) 2010-10-27 2010-10-27 Package for housing semiconductor element and module including the package

Publications (1)

Publication Number Publication Date
JP2012094701A true JP2012094701A (en) 2012-05-17

Family

ID=46387717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010241079A Pending JP2012094701A (en) 2010-10-27 2010-10-27 Package for housing semiconductor element and module including the package

Country Status (1)

Country Link
JP (1) JP2012094701A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146759A (en) * 2013-01-30 2014-08-14 Kyocera Corp Electronic component housing package and electronic device using the same
JP2017518640A (en) * 2014-05-23 2017-07-06 マテリオン コーポレイション Air cavity package
JP2018018939A (en) * 2016-07-27 2018-02-01 京セラ株式会社 Semiconductor package, and semiconductor device
JP2019179085A (en) * 2018-03-30 2019-10-17 住友大阪セメント株式会社 Optical device
JP7436907B2 (en) 2018-06-15 2024-02-22 日亜化学工業株式会社 Manufacturing method of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332141A (en) * 1991-05-02 1992-11-19 Shinko Electric Ind Co Ltd Semiconductor container
JP2003197800A (en) * 2001-12-25 2003-07-11 Kyocera Corp Package for housing semiconductor element, and semiconductor device
JP2005136234A (en) * 2003-10-30 2005-05-26 Kyocera Corp Wiring board and electronic device
JP2005191108A (en) * 2003-12-24 2005-07-14 Kyocera Corp Wiring board for loading electronic part

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332141A (en) * 1991-05-02 1992-11-19 Shinko Electric Ind Co Ltd Semiconductor container
JP2003197800A (en) * 2001-12-25 2003-07-11 Kyocera Corp Package for housing semiconductor element, and semiconductor device
JP2005136234A (en) * 2003-10-30 2005-05-26 Kyocera Corp Wiring board and electronic device
JP2005191108A (en) * 2003-12-24 2005-07-14 Kyocera Corp Wiring board for loading electronic part

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146759A (en) * 2013-01-30 2014-08-14 Kyocera Corp Electronic component housing package and electronic device using the same
JP2017518640A (en) * 2014-05-23 2017-07-06 マテリオン コーポレイション Air cavity package
JP2018018939A (en) * 2016-07-27 2018-02-01 京セラ株式会社 Semiconductor package, and semiconductor device
JP2019179085A (en) * 2018-03-30 2019-10-17 住友大阪セメント株式会社 Optical device
JP7139653B2 (en) 2018-03-30 2022-09-21 住友大阪セメント株式会社 optical device
JP7436907B2 (en) 2018-06-15 2024-02-22 日亜化学工業株式会社 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
WO2012043313A1 (en) Element housing package, and electronic device using the same
JP5537736B2 (en) SEMICONDUCTOR ELEMENT STORAGE PACKAGE, SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
US9013034B2 (en) Semiconductor package
JP5518260B2 (en) Package for element storage, component for semiconductor device, and semiconductor device
JP2012094701A (en) Package for housing semiconductor element and module including the package
JP5730038B2 (en) Semiconductor element storage package and semiconductor device including the same
JP2018073905A (en) Electronic component mounting board, electronic device and electronic module
JP2012094627A (en) Package for housing element and electronic apparatus with the same
JP5853702B2 (en) Piezoelectric vibration device
JP5669494B2 (en) Package for element storage and electronic device provided with the same
JP5837187B2 (en) Semiconductor element storage package, semiconductor device, and mounting structure
JP5812671B2 (en) Device storage package and semiconductor device including the same
JP2012156428A (en) Package for housing electronic component, and electronic device having the same
JP6993220B2 (en) Electronic component storage packages, electronic devices and electronic modules
WO2013042627A1 (en) Electronic component mounting substrate, electronic component accommodating package and electronic device
WO2019208577A1 (en) Heat dissipation substrate and electronic device
JP6680589B2 (en) Package for storing semiconductor element and semiconductor device
JP5213663B2 (en) Electronic device mounting structure
WO2023100754A1 (en) Semiconductor device
JP4749165B2 (en) Multi-wiring board
JP2005244146A (en) Electronic-component housing package, electronic device, and mounting structure of electronic device
JP6698492B2 (en) Semiconductor package and semiconductor device
JP2008135684A (en) Package housing electronic component and electronic device
JP4753539B2 (en) Electronic component mounting substrate and electronic device using the same
JP5725900B2 (en) Semiconductor element storage package and semiconductor device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141224