JP2012094701A - Package for housing semiconductor element and module including the package - Google Patents
Package for housing semiconductor element and module including the package Download PDFInfo
- Publication number
- JP2012094701A JP2012094701A JP2010241079A JP2010241079A JP2012094701A JP 2012094701 A JP2012094701 A JP 2012094701A JP 2010241079 A JP2010241079 A JP 2010241079A JP 2010241079 A JP2010241079 A JP 2010241079A JP 2012094701 A JP2012094701 A JP 2012094701A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- package
- semiconductor element
- frame body
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、LD(レーザダイオード)、PD(フォトダイオード)に代表される光半導体素子のような半導体素子を収納する半導体素子収納用パッケージおよびこれを備えたモジュールに関する。このような半導体素子収納用パッケージは各種電子機器に用いられる。 The present invention relates to a semiconductor element housing package for housing a semiconductor element such as an optical semiconductor element represented by LD (laser diode) and PD (photodiode), and a module including the same. Such a package for housing a semiconductor element is used in various electronic devices.
半導体素子を収納する半導体素子収納用パッケージとしては、例えば、特許文献1に記載されたパッケージが知られている。特許文献1に記載されたパッケージは、半導体素子が載置される載置部を有する基体と、載置部を囲むように基体上に取着された枠体と、基体および枠体を接合するロウ材とを備えている。
As a package for housing a semiconductor element for housing a semiconductor element, for example, a package described in
近年、電子機器の小型化に伴って、半導体素子収納用パッケージの更なる小型化が要求されている。しかしながら、半導体素子収納用パッケージをさらに小型化した場合、半導体素子とパッケージを構成する枠体との間隔が狭くなる。これらの間隔が狭くなると、半導体素子を載置する際に、基体と枠体とを接合するロウ材が半導体素子に接触して電気的な短絡を引き起こす可能性が生じる。 In recent years, with the miniaturization of electronic devices, there has been a demand for further miniaturization of packages for housing semiconductor elements. However, when the semiconductor element storage package is further reduced in size, the distance between the semiconductor element and the frame constituting the package becomes narrower. When these intervals are narrowed, when the semiconductor element is placed, there is a possibility that the brazing material that joins the base and the frame contacts the semiconductor element to cause an electrical short circuit.
本発明は、上記の課題に鑑みてなされたものであり、素子収納用パッケージを小型化した場合であっても、半導体素子が電気的に短絡することを抑制できる半導体素子収納用パッケージを提供することを目的とする。 The present invention has been made in view of the above-described problems, and provides a package for housing a semiconductor element that can suppress a semiconductor element from being electrically short-circuited even when the element package is downsized. For the purpose.
本発明の一つの態様に基づく半導体素子収納用パッケージは、上面に半導体素子が載置される載置領域を有する基体と、前記載置領域を囲むように前記基体の上面に配設された、平面視した場合に複数の辺部および複数の角部を有する第1の枠体と、前記基体および前記第1の枠体の間に位置して、前記基体および前記第1の枠体を接合するロウ材と、前記載置領域を囲むように前記第1の枠体の上に配設された、平面視した場合に複数の辺部および複数の角部を有する第2の枠体と、を備えている。また、前記第2の枠体の前記角部における内周面が前記第1の枠体の前記角部における内周面よりも内側に位置して、前記第2の枠体の前記角部の少なくとも一部が前記第1の枠体を介さずに前記基体の上面と対向している。 A package for housing a semiconductor element according to one aspect of the present invention is provided on a top surface of the base body so as to surround the mounting region, and a base body having a mounting region on which the semiconductor element is mounted on the top surface. A first frame having a plurality of sides and a plurality of corners in a plan view, and positioned between the base and the first frame, and joining the base and the first frame A brazing material to be disposed on the first frame so as to surround the placement area, and a second frame having a plurality of sides and a plurality of corners when viewed in plan, It has. Further, an inner peripheral surface of the second frame body at the corner portion is positioned on an inner side of the inner peripheral surface of the corner portion of the first frame body, so that the corner portion of the second frame body At least a portion faces the upper surface of the base body without the first frame.
上記の態様に基づく半導体素子収納用パッケージにおいては、第2の枠体の角部の少なくとも一部が第1の枠体を介さずに基体の上面と対向している。そのため、基体と第1の枠体とを接合するロウ材が基体と第1の枠体との間からはみ出たとしても、上記した基体と第2の枠体とが対向している領域をロウ材溜まりとして用いることができる。このように、載置領域からの距離が比較的遠い上記の領域にロウ材を溜めることができるので、ロウ材の一部がはみ出た場合であってもロウ材が半導体素子に接触して半導体素子が電気的に短絡することを抑制できる。 In the package for housing a semiconductor element based on the above aspect, at least a part of the corner portion of the second frame is opposed to the upper surface of the base body without the first frame. Therefore, even if the brazing material joining the base and the first frame protrudes between the base and the first frame, the region where the base and the second frame are opposed to each other is brazed. It can be used as a material reservoir. As described above, since the brazing material can be stored in the above-mentioned region that is relatively far from the placement region, even if a part of the brazing material protrudes, the brazing material contacts the semiconductor element and the semiconductor. It can suppress that an element short-circuits electrically.
以下、本発明の実施形態にかかる半導体素子収納用パッケージ(以下、単にパッケージともいう)およびこれを備えたモジュールについて、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材を簡略化して示したものである。したがって、本発明に係る半導体素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。 Hereinafter, a package for housing a semiconductor element (hereinafter also simply referred to as a package) according to an embodiment of the present invention and a module including the same will be described in detail with reference to the drawings. However, for convenience of explanation, the drawings to be referred to below simply show main members necessary for explaining the present invention among the constituent members of the embodiment. Therefore, the package for housing a semiconductor device according to the present invention can include any constituent member not shown in each drawing referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
図1〜4に示すように、第1の実施形態の半導体素子収納用パッケージ1は、上面に半導体素子3が載置される載置領域を有する基体5と、載置領域を囲むように基体5の上面に配設された、平面視した場合に複数の辺部(以下、第1の辺部7aとする)および複数の角部(以下、第1の角部7bとする)を有する第1の枠体7と、基体5および第1の枠体7の間に位置して、基体5および第1の枠体7を接合するロウ材9と、載置領域を囲むように第1の枠体7の上に配設された、平面視した場合に複数の辺部(以下、第2の辺部11aとする)および複数の角部(以下、第2の角部11bとする)を有する第2の枠体11と、を備えている。
As shown in FIGS. 1 to 4, the semiconductor
そして、第2の角部11bにおける内周面が第1の角部7bにおける内周面よりも内側に位置して、第2の角部11bの少なくとも一部が第1の枠体7を介さずに基体5の上面と対向していることを特徴としている。このように、基体5と第2の枠体11とが対向している領域を有していることから、基体5と第1の枠体7とを接合するロウ材9が基体5と第1の枠体7との間からはみ出たとしても、この領域をロウ材溜まりとして用いることができる。従って、ロウ材9の一部がはみ出た場合であっても、ロウ材9が半導体素子3に接触して半導体素子3が電気的に短絡することを抑制できる。
The inner peripheral surface of the
第1の枠体7と基体5とを接合するロウ材9の量を単に減らすことによってもロウ材9が半導体素子3に接触して半導体素子3が電気的に短絡する可能性を抑制できる。しかしながら、第1の枠体7と基体5とを接合するロウ材9の量を減らした場合、第1の枠体7と基体5との接合性が低下する可能性がある。本実施形態のパッケージ1は、上記の領域をロウ材溜まりとして用いることができることから、第1の枠体7と基体5とを接合するロウ材9の量を必要以上に減らすことなくロウ材9が半導体素子3に接触する可能性を抑制することができる。
The possibility that the brazing material 9 contacts the
なお、上述の、第1の枠体7を介さずに第2の枠体11と基体5の上面とが対向している領域であって、第1の枠体7の内周面、第2の枠体11の下面および基体5の上面で囲
まれた領域を、以下、便宜的に対向領域13とする。
In addition, it is an area | region where the
さらに、対向領域13は、第1の角部7bと第2の角部11bとが重ならないように設置されていることから、第1の角部7bと第2の角部11bに集中する応力が接合部で重なることが抑制されてこの応力が分散される。また、基体5と第1の角部7bと第2の角部11bとの熱膨張係数差に起因した横方向、縦方向、斜め方向からの応力を、対向領域13に溜められたロウ材9で分散することができる。その結果、基体5と第1の枠体7および第2の枠体11の接合部におけるクラックや剥がれが抑制されることから、モジュール27を正常に作動させることができる。
Furthermore, since the
また、本実施形態のパッケージ1は下記の利点も有している。パッケージをさらに小型化した場合、半導体素子を載置する領域を確保するため、枠体の厚みが小さくすることが求められる。一方、枠体を平面視した際に複数の辺部および複数の角部を有している場合、この角部の近傍に応力が集中しやすい。そして、枠体の厚みが小さくなった場合、枠体の角部において枠体が基体から剥離する可能性がある。
Moreover, the
しかしながら、本実施形態のパッケージ1は上記の対向領域13を有しており、対向領域13をロウ材溜まりとして用いることができることから、第1の角部7bにおける基体5と第1の枠体7との接合性を高めることができる。従って、パッケージ1としての耐久性を向上させることができる。
However, since the
本実施形態における基体5は、四角板形状であって、主面上に半導体素子3が載置される載置領域を有している。なお、本実施形態において載置領域とは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。
The
本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子3が載置される領域を載置領域としていることから、例えば、基体5の主面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態の基体5は一つの載置領域を有しているが、基体5が複数の載置領域を有し、それぞれの載置領域に半導体素子3が載置されていてもよい。
In the present embodiment, the placement region is formed at the center of the main surface. However, since the region where the
本実施形態のパッケージ1における基体5は、図3に示すように、第1の枠体7よりも側方に延出された、基体5が搭載される搭載基板(不図示)にネジ止めされるネジ止め部15を有している。ネジ止め部15によってパッケージ1を搭載基板にネジ止めする際に、ネジ止め部15には押圧力が加わる。この押圧力は基体5の第1の枠体7および第2の枠体11で囲まれた領域へと伝達されるが、本実施形態のパッケージ1においては、この押圧力が伝達される先に対向領域13が位置していることから、上記の押圧力によって第1の枠体7が基体5から剥離する、或いは、第2の枠体11が第1の枠体7から剥離する可能性を低減することができる。
As shown in FIG. 3, the
本実施形態にかかる基体5は、複数の絶縁性基板を積層することにより作製される。そして、基体5の載置領域上に半導体素子3が載置される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
The
これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。積層体を約1600度の温度で焼成するこ
とにより基体5が作製される。
A mixing member is prepared by mixing the raw material powder containing these glass powder and ceramic powder, an organic solvent, and a binder. A plurality of ceramic green sheets are produced by forming the mixed member into a sheet. A laminated body is produced by laminating a plurality of produced ceramic green sheets. The
なお、基体5としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体5が構成されていてもよい。また、基体5として、少なくとも半導体素子3が載置される載置領域に高い絶縁性を有していることが求められることから、例えば、金属基板上に絶縁性基板を積層した構成としてもよい。特に、基体5に対して高い放熱性が求められる場合、基体5が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属基板上に絶縁性基板を積層した構成とすることで、基体5の放熱性を高めることができる。
The
具体的には、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体5を構成する金属基板を作製することができる。
Specifically, metal members such as iron, copper, nickel, chromium, cobalt, and tungsten, or alloys made of these metals can be used. A metal substrate constituting the
本実施形態のパッケージ1における第1の枠体7は、平面視した場合に載置領域を囲むように基体5の上面に配設されている。第1の枠体7は、平面視した場合に複数の第1の辺部7aおよび複数の第1の角部7bを有している。具体的には、本実施形態における第1の枠体7は、平面視した場合に、内周面および外周面がそれぞれ略四角形となるような形状をしている。そして、これらの四角形の四辺に対応する部分をそれぞれ第1の辺部7aとしている。また、四つの第1の辺部7aがそれぞれ交わる部分であって、これらの四角形の頂部に対応する四つの部分をそれぞれ第1の角部7bとしている。
The
このとき、第1の角部7bにおける第1の枠体7の内周面および外周面が曲面形状であることが好ましい。既に示したように、第1の角部7bの近傍に応力が集中しやすい。しかしながら、第1の角部7bにおける第1の枠体7の内周面および外周面が曲面形状であることによって、第1の角部7bの応力に対する耐久性を向上させることができるからである。
At this time, it is preferable that the inner peripheral surface and the outer peripheral surface of the
第1の枠体7としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって金属部材からなる第1の枠体7を作製することができる。また、第1の枠体7としてセラミック部材を用いてもよい。また、第1の枠体7は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。
As the
第1の枠体7は、基体5および第1の枠体7の間に位置する接合部材を介して基体5に接合されている。例示的な接合部材としては、銀ロウのようなロウ材9が挙げられる。
The
基体5と第1の枠体7との接合性を高めるため、ロウ材9の幅としては、第1の枠体7の厚みよりも大きいことが好ましい。ロウ材9の幅が第1の枠体7の厚みよりも大きい場合には、基体5と第1の枠体7との接合性を高めることができる。このとき、基体5と第1の枠体7との接合性をさらに高めるため、第1の枠体7の内周面と基体5の上面との間にロウ材9のメニスカス部が形成されていることが好ましい。
The width of the brazing material 9 is preferably larger than the thickness of the
本実施形態のパッケージ1における第2の枠体11は、平面視した場合に載置領域を囲むように第1の枠体7の上に配設されている。第2の枠体11は、平面視した場合に複数の第2の辺部11aおよび複数の第2の角部11bを有している。具体的には、本実施形態における第2の枠体11は、第1の枠体7と同様に、平面視した場合に、内周面および外周面がそれぞれ略四角形となるような形状をしている。そして、これらの四角形の四辺
に対応する部分をそれぞれ第2の辺部11aとしている。また、四つの第2の辺部11aがそれぞれ交わる部分であって、これらの四角形の頂部に対応する部分をそれぞれ第2の角部11bとしている。
The
このとき、例えば、第1の枠体7と同様に、第2の角部11bにおける第2の枠体11の内周面および外周面が曲面形状であることが好ましい。既に示したように、第2の角部11bの近傍に応力が集中しやすい。しかしながら、第2の角部11bにおける第2の枠体11の内周面および外周面が曲面形状であることによって、第2の角部11bの応力に対する耐久性を向上させることができるからである。
At this time, for example, similarly to the
このとき、第1の枠体7および前記第2の枠体11を平面視した場合に、第1の角部7bの内周面の曲率を第2の角部11bの内周面の曲率よりも大きくすることによって、容易に第2の角部11bを第1の角部7bよりも内側に位置させることができる。
At this time, when the
第2の枠体11としては、第1の枠体7と同様に、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第2の枠体11としてセラミック部材を用いてもよい。また、第2の枠体11は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。
As the
なお、基体5、第1の枠体7および第2の枠体11は、それぞれの熱膨張係数の差が小さくなる材料を組み合わせることがよい。これにより、基体5、第1の枠体7および第2の枠体11の熱膨張係数差に起因して発生する応力が低減され、第1の枠体7が基体5から剥離する、第2の枠体11が第1の枠体7から剥離する、或いは、パッケージ1が反るといった可能性を低減することができる。より好ましくは、基体5、第1の枠体7および第2の枠体11として同じ材料を用いることにより、基体5と第1の枠体7および第2の枠体11との熱膨張係数差に起因して発生する応力をさらに小さくすることができる。そのため、第1の枠体7が基体5から剥離する、第2の枠体11が第1の枠体7から剥離する、或いは、パッケージ1が反るといった可能性を低減することができる。
In addition, it is good for the base |
本実施形態のパッケージ1における第1の枠体7および第2の枠体11は半導体素子3が封止されるように接合されている。第1の枠体7および第2の枠体11は、例えば、金−錫ロウのような接合部材を介して接合することができる。また、第1の枠体7および第2の枠体11としてセラミック部材を用いている場合には、第1の枠体7となるセラミックグリーンシート上に第2の枠体11となるセラミックグリーンシートを積層するとともに一体焼成することによって第1の枠体7および第2の枠体11を接合してもよい。
The
本実施形態のパッケージ1は、第1の枠体7の上であって第2の枠体11との間に入出力端子として配設された複数の配線導体17を備えている。これらの配線導体17を介して半導体素子3と外部配線(不図示)との間で信号の入出力を行うことができる。
The
なお、第1の枠体7および第2の枠体11としてセラミック部材のような絶縁性の部材を用いている場合には、図2に示すように、複数の配線導体17を第1の枠体7および第2の枠体11によって挟持すればよい。また、第1の枠体7および第2の枠体11として金属部材のような導電性の部材を用いている場合には、電気的な短絡を防止するために第1の枠体7と複数の配線導体17との間、および、第2の枠体11と複数の配線導体17との間にそれぞれ絶縁性の部材を配設すればよい。
When insulating members such as ceramic members are used as the
複数の配線導体17は、それぞれ第1の枠体7および第2の枠体11で囲まれた領域の内側から外側にかけて位置している。これにより、第1の枠体7および第2の枠体11で
囲まれた領域の内側と外側との間で電気的な接続を図ることができる。これら複数の配線導体17は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。
The plurality of
配線導体17としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線導体17として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
As the
配線導体17は、リード端子19などを介して外部配線(不図示)と電気的に接続される。リード端子19としては、配線導体17と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子19として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
The
本実施形態のパッケージ1は、第2の枠体11における第2の角部11bが第1の枠体7における第1の角部7bよりも内側に位置して、第2の角部11bの少なくとも一部が第1の枠体7を介さずに基体5の上面と対向する対向領域13を有している。上述の通り、このような対向領域13を有していることによって、この対向領域13にロウ材9を溜めることができるので、ロウ材9の一部がはみ出た場合であっても、ロウ材9が半導体素子3に接触して半導体素子3が電気的に短絡することを抑制できる。
In the
本実施形態のパッケージ1においては、第1の枠体7における第1の角部7bの内周面に切欠き溝21が形成されている。そして、切欠き溝21を通じて第2の枠体11の第2の角部11bの少なくとも一部が第1の枠体7を介さずに前記基体5の上面と対向している。
In the
このように切欠き溝21が第1の角部7bの内周面に形成されていることによって、第1の角部7bの内周面を第2の角部11bの内周面よりも外側に位置させることができる。そのため、第2の枠体11における第2の角部11bを第1の枠体7における第1の角部7bよりも内側に位置させることができる。
Since the
また、第1の角部7bの内周面に切欠き溝21が形成されている場合には、単に第2の角部11bを第1の角部7bよりも内側に位置させた場合と比較して、第1の角部7bの内周面と半導体素子3との距離を大きくすることができる。そのため、対向領域13に溜まったロウ材9が半導体素子3と接触する可能性をさらに低減することができる。従って、半導体素子3が電気的に短絡することをより確実に抑制できる。
Moreover, when the
また、第1の枠体7における第1の角部7bの内周面にはメタライズ層が配設されていることが好ましい。対向領域13に面する第1の角部7bの内周面に、ロウ材9に対して濡れ性の良好なメタライズ層が配設されていることによって、対向領域13にロウ材9を溜めやすくなるからである。同様の理由から、対向領域13に面する第2の枠体11の下面および基体5の上面にもメタライズ層が配設されていることが好ましい。
Further, it is preferable that a metallized layer is disposed on the inner peripheral surface of the
メタライズ層としては、具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。 Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the metallized layer. The above metal materials may be used alone or as an alloy.
さらに、第1の枠体7における第1の角部7bの内周面にメタライズ層が配設されている場合には、第1の枠体7における第1の辺部7aの内周面および第2の枠体11におけ
る第2の辺部11aの内周面にはメタライズ層が形成されていないことが好ましい。このようにメタライズ層が形成されている場合には、ロウ材9を安定して対向領域13に溜めることができるので、想定外の領域にロウ材9が流れることを抑制しやすいからである。
Furthermore, when the metallized layer is disposed on the inner peripheral surface of the
本実施形態のパッケージ1は、載置領域上に配設された、半導体素子3を載置するための載置基板23を備えている。半導体素子3を基体5に対して直接に載置してもよいが、本実施形態のパッケージ1のように、載置基板23を備えるとともに、この載置基板23の上に半導体素子3が載置されていることが好ましい。万が一、ロウ材9の一部が載置領域に流れた場合であってもロウ材9が半導体素子3と接触する可能性を低減することができるからである。
The
載置基板23としては、絶縁性基板と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
As the mounting
次に、第2の実施形態の半導体素子収納用パッケージ1について図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第1の実施形態と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
Next, the semiconductor
図5〜7に示すように、第2の実施形態の半導体素子収納用パッケージ1における基体5は、上面であって第1の枠体7を介さずに第2の角部11bの少なくとも一部と対向している領域に凹部25を有している。言い換えれば、本実施形態のパッケージ1における基体5は、対向領域13に面する部分の少なくとも一部に凹部25を有している。このような凹部25を有していることによって、第1の角部7bにおける第1の枠体7の厚みを確保しつつも、対向領域13により多くのロウ材9を溜めることができる。そのため、ロウ材9が半導体素子3に接触する可能性をさらに抑制することができる。
As shown in FIGS. 5 to 7, the
本実施形態のパッケージ1における基体5は、平面視した場合に第1の枠体7の内周面と重なり合う部分に凹部25が形成されている。凹部25の形状としては、具体的には、例えば図7に示すように、凹部25を断面視した場合に、底面およびこの底面を挟むように位置する2つの側面を有する構成であればよい。このとき、底面と側面の境界部分が曲面形状であることが好ましい。凹部25内にロウ材9が溜まった場合に、ロウ材9が膨張収縮することに起因して基体5に加わる応力が局所的に集中することを抑制することができるからである。なお、凹部25は、その断面形状が半円状の曲面形状であっても同様の作用効果が得られる。また、同様の理由から、基体5を平面視した場合に、凹部25の開口縁の角部が折れ曲がった形状ではなく、曲線形状であることが好ましい。
The
凹部25の深さとしては、基体5および第1の枠体7の間に位置するロウ材9の厚みよりも大きいことが好ましい。これにより、基体5と第1の枠体7との間からロウ材9の一部がはみ出した場合であっても、安定して凹部25内にロウ材9を溜めることができる。そのため、半導体素子3にロウ材9が付着する可能性を低減することができる。
The depth of the
また、凹部25の深さとしては、基体5の厚みに対して10〜50%であることが好ましい。10%以上であることにより、安定して凹部25内にロウ材9を溜めることができる。また、基体5のうち、凹部25の下方に位置する部分は相対的に厚みが小さくなるが、凹部25の深さが、基体5の厚みに対して50%以下であることにより、上記の相対的に厚みが小さい部分においても、十分な基体5の厚みを確保することができる。結果として、基体5の耐久性が過度に低下することを抑制できるとともに、半導体素子3で発生した熱を、それぞれの第1の辺部7bの方向に向かって拡散しやすくなる。従って、基体5
における熱の拡散を良好に行うことができるので、基体5の放熱性を良好に保つことができる。
Further, the depth of the
Therefore, the heat dissipation of the
また、基体5を平面視した場合における凹部25の形状は、図5,6に示すように隣り合う2つの第1の角部7bにまたがるような、いわゆるコの字形状であってもよいが、図8,9に示す形状であってもよい。すなわち、図8,9に示すように、第1の枠体7を介さずに第2の枠体11の角部の少なくとも一部と対向している基体5の上面の領域にそれぞれ凹部25を有しており、これらの凹部25が互いに離隔していてもよい。
In addition, the shape of the
基体5に凹部25が形成されている場合、この凹部25が形成されている部分は厚みが相対的に小さくなるため、半導体素子3で発生した熱が凹部25において拡散されにくくなる可能性がある。しかしながら、凹部25が図8,9に示すように形成されている場合には、半導体素子3で発生した熱を、それぞれの第1の辺部7bの方向に向かって拡散しやすくなる。従って、基体5における熱の拡散を良好に行うことができるので、基体5の放熱性を良好に保つことができる。
When the
次に、本発明の一実施形態に係るモジュール27について図面を用いて詳細に説明する。
Next, the
本実施形態のモジュール27は、図1に示すように、上記の実施形態に代表される半導体素子収納用パッケージ1と、半導体素子収納用パッケージ1の載置領域内に載置された半導体素子3と、第2の枠体11と接合された、半導体素子3を封止する蓋体29とを備えている。
As shown in FIG. 1, the
本実施形態のモジュール27においては、基体5の載置領域に半導体素子3として光半導体素子3が載置されている。また、半導体素子3と配線導体17とが導線31を介して電気的に接続されている。この半導体素子3にリード端子19、配線導体17および導線31を介して外部信号を入力することにより、半導体素子3から所望の出力を得ることができる。半導体素子3と配線導体17とは、例えば、導線31を介して、いわゆるワイヤーボンディングにより電気的に接続することができる。
In the
蓋体29は、第2の枠体11と接合され、半導体素子3を封止するように設けられている。蓋体29は、第2の枠体11の上面に接合されている。そして、基体5、第1の枠体7、第2の枠体11および蓋体29で囲まれた空間において半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができる。
The
蓋体29としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金を用いることができる。また、第2の枠体11と蓋体29は、例えばシーム溶接法によって接合することができる。また、第2の枠体11と蓋体29は、例えば、金−錫ロウを用いて接合してもよい。
As the
以上、本発明の実施形態にかかる半導体素子収納用パッケージ1およびこれを備えたモジュール27について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。
As described above, the semiconductor
1・・・素子収納用パッケージ(パッケージ)
3・・・半導体素子
5・・・基板
7・・・第1の枠体
7a・・・第1の辺部
7b・・・第1の角部
9・・・ロウ材
11・・・第2の枠体
11a・・・第2の辺部
11b・・・第2の角部
13・・・対向領域
15・・・ネジ止め部
17・・・配線導体
19・・・リード端子
21・・・切欠き溝
23・・・載置基板
25・・・凹部
27・・・モジュール
29・・・蓋体
31・・・導線
1 ... Package for element storage (package)
DESCRIPTION OF
Claims (8)
前記載置領域を囲むように前記基体の上面に配設された、平面視した場合に複数の辺部および複数の角部を有する第1の枠体と、
前記基体および前記第1の枠体の間に位置して、前記基体および前記第1の枠体を接合するロウ材と、
前記載置領域を囲むように前記第1の枠体の上に配設された、平面視した場合に複数の辺部および複数の角部を有する第2の枠体と、を備え、
前記第2の枠体の前記角部における内周面が前記第1の枠体の前記角部における内周面よりも内側に位置して、前記第2の枠体の前記角部の少なくとも一部が前記第1の枠体を介さずに前記基体の上面と対向していることを特徴とする半導体素子収納用パッケージ。 A substrate having a mounting region on which the semiconductor element is mounted;
A first frame having a plurality of sides and a plurality of corners when viewed from above, disposed on the upper surface of the base so as to surround the placement region;
A brazing material positioned between the base body and the first frame body and joining the base body and the first frame body;
A second frame having a plurality of sides and a plurality of corners when viewed from above, disposed on the first frame so as to surround the placement area;
An inner peripheral surface at the corner of the second frame is located on an inner side of an inner peripheral surface at the corner of the first frame, and at least one of the corners of the second frame. A package for housing a semiconductor element, characterized in that the portion faces the upper surface of the base body without going through the first frame.
該半導体素子収納用パッケージの前記載置領域に載置された前記半導体素子と、
前記第2の枠体に接合された、前記半導体素子を封止する蓋体とを備えたモジュール。 A package for housing a semiconductor element according to any one of claims 1 to 7,
The semiconductor element placed in the placement area of the semiconductor element storage package;
A module comprising: a lid body that is bonded to the second frame body and seals the semiconductor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010241079A JP2012094701A (en) | 2010-10-27 | 2010-10-27 | Package for housing semiconductor element and module including the package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010241079A JP2012094701A (en) | 2010-10-27 | 2010-10-27 | Package for housing semiconductor element and module including the package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094701A true JP2012094701A (en) | 2012-05-17 |
Family
ID=46387717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010241079A Pending JP2012094701A (en) | 2010-10-27 | 2010-10-27 | Package for housing semiconductor element and module including the package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012094701A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146759A (en) * | 2013-01-30 | 2014-08-14 | Kyocera Corp | Electronic component housing package and electronic device using the same |
JP2017518640A (en) * | 2014-05-23 | 2017-07-06 | マテリオン コーポレイション | Air cavity package |
JP2018018939A (en) * | 2016-07-27 | 2018-02-01 | 京セラ株式会社 | Semiconductor package, and semiconductor device |
JP2019179085A (en) * | 2018-03-30 | 2019-10-17 | 住友大阪セメント株式会社 | Optical device |
JP7436907B2 (en) | 2018-06-15 | 2024-02-22 | 日亜化学工業株式会社 | Manufacturing method of semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04332141A (en) * | 1991-05-02 | 1992-11-19 | Shinko Electric Ind Co Ltd | Semiconductor container |
JP2003197800A (en) * | 2001-12-25 | 2003-07-11 | Kyocera Corp | Package for housing semiconductor element, and semiconductor device |
JP2005136234A (en) * | 2003-10-30 | 2005-05-26 | Kyocera Corp | Wiring board and electronic device |
JP2005191108A (en) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | Wiring board for loading electronic part |
-
2010
- 2010-10-27 JP JP2010241079A patent/JP2012094701A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04332141A (en) * | 1991-05-02 | 1992-11-19 | Shinko Electric Ind Co Ltd | Semiconductor container |
JP2003197800A (en) * | 2001-12-25 | 2003-07-11 | Kyocera Corp | Package for housing semiconductor element, and semiconductor device |
JP2005136234A (en) * | 2003-10-30 | 2005-05-26 | Kyocera Corp | Wiring board and electronic device |
JP2005191108A (en) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | Wiring board for loading electronic part |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146759A (en) * | 2013-01-30 | 2014-08-14 | Kyocera Corp | Electronic component housing package and electronic device using the same |
JP2017518640A (en) * | 2014-05-23 | 2017-07-06 | マテリオン コーポレイション | Air cavity package |
JP2018018939A (en) * | 2016-07-27 | 2018-02-01 | 京セラ株式会社 | Semiconductor package, and semiconductor device |
JP2019179085A (en) * | 2018-03-30 | 2019-10-17 | 住友大阪セメント株式会社 | Optical device |
JP7139653B2 (en) | 2018-03-30 | 2022-09-21 | 住友大阪セメント株式会社 | optical device |
JP7436907B2 (en) | 2018-06-15 | 2024-02-22 | 日亜化学工業株式会社 | Manufacturing method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012043313A1 (en) | Element housing package, and electronic device using the same | |
JP5537736B2 (en) | SEMICONDUCTOR ELEMENT STORAGE PACKAGE, SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE HAVING THE SAME | |
US9013034B2 (en) | Semiconductor package | |
JP5518260B2 (en) | Package for element storage, component for semiconductor device, and semiconductor device | |
JP2012094701A (en) | Package for housing semiconductor element and module including the package | |
JP5730038B2 (en) | Semiconductor element storage package and semiconductor device including the same | |
JP2018073905A (en) | Electronic component mounting board, electronic device and electronic module | |
JP2012094627A (en) | Package for housing element and electronic apparatus with the same | |
JP5853702B2 (en) | Piezoelectric vibration device | |
JP5669494B2 (en) | Package for element storage and electronic device provided with the same | |
JP5837187B2 (en) | Semiconductor element storage package, semiconductor device, and mounting structure | |
JP5812671B2 (en) | Device storage package and semiconductor device including the same | |
JP2012156428A (en) | Package for housing electronic component, and electronic device having the same | |
JP6993220B2 (en) | Electronic component storage packages, electronic devices and electronic modules | |
WO2013042627A1 (en) | Electronic component mounting substrate, electronic component accommodating package and electronic device | |
WO2019208577A1 (en) | Heat dissipation substrate and electronic device | |
JP6680589B2 (en) | Package for storing semiconductor element and semiconductor device | |
JP5213663B2 (en) | Electronic device mounting structure | |
WO2023100754A1 (en) | Semiconductor device | |
JP4749165B2 (en) | Multi-wiring board | |
JP2005244146A (en) | Electronic-component housing package, electronic device, and mounting structure of electronic device | |
JP6698492B2 (en) | Semiconductor package and semiconductor device | |
JP2008135684A (en) | Package housing electronic component and electronic device | |
JP4753539B2 (en) | Electronic component mounting substrate and electronic device using the same | |
JP5725900B2 (en) | Semiconductor element storage package and semiconductor device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141224 |