JP6698492B2 - Semiconductor package and semiconductor device - Google Patents
Semiconductor package and semiconductor device Download PDFInfo
- Publication number
- JP6698492B2 JP6698492B2 JP2016191354A JP2016191354A JP6698492B2 JP 6698492 B2 JP6698492 B2 JP 6698492B2 JP 2016191354 A JP2016191354 A JP 2016191354A JP 2016191354 A JP2016191354 A JP 2016191354A JP 6698492 B2 JP6698492 B2 JP 6698492B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- semiconductor package
- lid body
- frame
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体素子を収容するための半導体パッケージおよびそれを用いた半導体装置に関するものである。 The present invention relates to a semiconductor package for housing a semiconductor element and a semiconductor device using the same.
近年、IC(Integrated Circuit)、LSI(Large-Scale Integration)、パワーデ
バイス等の半導体素子を収納する半導体パッケージおよび半導体装置は、封止の際の気密性が要求されている(特許文献1を参照)。
2. Description of the Related Art In recent years, semiconductor packages and semiconductor devices that house semiconductor elements such as ICs (Integrated Circuits), LSIs (Large-Scale Integration), and power devices are required to have airtightness during sealing (see Patent Document 1). ).
特許文献1に開示された技術は、半導体パッケージにおいて、基板と、基板の上面を取り囲んで設けられた、貫通孔を有する枠体と、貫通孔に設けられた入出力端子と、枠体の上端に接合された蓋体とを備えている。蓋体には、角部が面取りされており、枠体との接合の剥がれの起点となりやすい箇所にろう材を溜めることができるようになっている。しかしながら、この構成では角部にろう材を溜めることになるため、蓋体と、枠体と、ろう材の熱膨張係数差によって、角部に応力の負荷が生じる場合があった。このため、気密に封止することが困難な場合があった。
The technique disclosed in
本発明の一実施形態に係る半導体パッケージは、矩形状の基板と、前記基板の上面を囲むとともに、平面視において外縁および内縁が矩形状の枠体と、平面視において矩形状であり、下面に前記枠体の上面と接合される接合領域を有するとともに、平面視において各辺の中点よりも角部に近い位置に側面を切り欠いた切欠き部を有する蓋体とを備えており、前記蓋体の接合領域および前記切欠き部の表面にはメタライズ層を有する。 A semiconductor package according to one embodiment of the present invention includes a rectangular substrate, a frame body that surrounds an upper surface of the substrate, has a rectangular outer edge and an inner edge in a plan view, and has a rectangular shape in a plan view. A lid body having a joint region joined to the upper surface of the frame body, and a cover body having a notch portion with a side surface cut out at a position closer to a corner than a midpoint of each side in a plan view, A metallized layer is provided on the joint region of the lid and the surface of the cutout.
本発明の一実施形態に係る半導体装置は、上記の半導体パッケージと、前記基板の上面に実装された半導体素子と、を備えている。 A semiconductor device according to an embodiment of the present invention includes the semiconductor package described above and a semiconductor element mounted on the upper surface of the substrate.
本発明の一実施形態に係る半導体パッケージは、上記のような構成であることによって、半導体パッケージの封止状態を良好に維持することができる。また、本発明の一実施形態に係る半導体装置は、上記のような半導体パッケージを備えていることによって、半導体パッケージの封止状態を良好に維持した状態で使用が可能である。 With the configuration as described above, the semiconductor package according to the embodiment of the present invention can favorably maintain the sealed state of the semiconductor package. In addition, the semiconductor device according to the embodiment of the present invention can be used in a state where the semiconductor package is maintained in a good sealing state by including the semiconductor package as described above.
以下、本発明の実施形態に係る半導体パッケージおよび半導体装置について、図面を参照しながら説明する。 Hereinafter, a semiconductor package and a semiconductor device according to embodiments of the present invention will be described with reference to the drawings.
<半導体パッケージの構成>
図1は本発明の一実施形態に係る半導体装置10の斜視図を、図2は本発明の一実施形態に係る半導体パッケージ1の蓋体6の下面図を、図3は本発明の一実施形態に係る半導体パッケージ1の蓋体6の上面図を、図4は本発明の一実施形態に係る半導体パッケージ1の蓋体6の斜視図を示している。また、図5は本発明の実施形態に係る半導体パッケージの蓋体の角部の拡大図を、図6は本発明の他の実施形態に係る半導体パッケージの蓋体の角部の拡大図を、図7は本発明の一実施形態に係る半導体パッケージ(蓋体無し)を示す斜視図である。なお、図4(a)は、蓋体の下面を示す斜視図であり、図4(b)は蓋体の上面を示す斜視図である。また、図5(a)は本発明の一実施形態に係る半導体パッケージの蓋体の角部の拡大図であり、図5(b)は本発明の他の実施形態に係る半導体パッケージの蓋体の角部の拡大図である。そして、図7(a)は本発明の一実施形態に係る半導体パッケージの上面斜視図であり、図7(b)は本発明の一実施形態に係る半導体パッケージの下面斜視図である。これらの図において、半導体パッケージ1は、基板2、枠体3および蓋体6を備えている。
<Structure of semiconductor package>
1 is a perspective view of a
基板2は、平面視したときの形状が矩形形の板状の部材であり、上面中央部に半導体素子5を実装するための実装領域を有する。また、図7に示すように、基板2は、上面の実装領域に近接した位置に半導体素子5と電気的に接続される第1電極部2aが設けられる。また、基板2の内部に設けられた電気配線を介して、第1電極部2aに電気的に接続される第2電極部2bが基板2の下面に設けられ、半導体素子5と第2電極部2bとが電気的に接続される。実装領域とは、基板2を平面視した場合に矩形形状の枠体3で取り囲まれる領域であって、半導体素子5が実装される領域を意味している。
The
基板2は、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。基板2の大きさは、平面視において、たとえば5mm×50mm〜5mm×50mmであって、厚みは0.3mm〜3mmである。また、基板2は、半導体素子5から生じる熱を半導体パッケージ1の外部に効率よく放熱する構造であってもよい。つまり、基板2は、実装領域における基板2の上下面を貫通するように、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料、あるいは、上記の金属材料からなる合金またはコンポジット材が組み込まれ、接合固定されてもよい。これにより、半導体パッケージ1は、基板2の放熱性を向上することができる。
The
枠体3は、基板2の上面に位置している。枠体3は、半導体素子5を収容する空間を確保するための部材である。枠体3は、実装領域を取り囲むように設けられる。枠体3は、
平面視したときの内縁および外縁の形状がそれぞれ矩形の枠状である。この矩形枠状の枠体3の各辺が、基板2の各辺と平行になるように設けられる。なお、枠体3は、蓋体5に対向する面となる上面に第1金属層が設けられてもよい。また、枠体3は、基板2の上面に一体的に設けられる場合には、セラミック材料からなる枠体3が基板2と同時に焼成されて設けられてもよい。また、枠体3は、基板2の上面に別の部材として設けられる場合には、セラミック材料からなる基板2の上面に第2金属層が設けられ、セラミック材料からなる枠体3の下面に第3金属層が設けられ、第3金属層が金(Au)−錫(Sn)からなる低融点ろう材等の接合材を介して、基板2の上面に設けられた第2金属層に接合されて設けられてもよい。
The
The shapes of the inner edge and the outer edge when seen in a plan view are rectangular frame shapes. The sides of the
なお、枠体3が金属材料からなる場合、枠体3は、矩形の少なくとも1つの面の内外方向に基板2に接するように形成された貫通孔を有していてもよい。そして、枠体3下面から上面にかけて設けられた貫通孔を有している。この貫通孔に入出力端子が嵌め込まれ、貫通孔と接する面に設けられた入出力端子の金属層と、Au−Snからなる低融点ろう材等の接合材を介して、入出力端子が貫通孔に接合されて固定されていてもよい。
When the
枠体3には、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料を用いることができる。また、枠体3として、例えば、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。枠体3の大きさは、平面視において、たとえば5mm×50mm〜5mm×50mmであって、厚みは0.5mm〜2mmである。また、枠体3の高さは、たとえば1mm〜10mmである。
The
蓋体6は、枠体3の上面に枠体3の内側を塞ぐようにろう材やはんだ等の接合材により接合される。蓋体6は、平面視において矩形状であり、枠体3に対向する面となる下面に、蓋体6に対向する面となる枠体3の上面と接合される接合領域61を有している。また、蓋体6は、平面視において蓋体6の各辺の中点よりも蓋体6の角部62に近い位置に、蓋体6の下面から側面にわたって切り欠いた切欠き部63を有している。さらに、蓋体6の接合領域61および切欠き部63の表面にはメタライズ層64を有している。
The
蓋体6は、平面視において、たとえば枠体3の外縁と同じ大きさであり、厚みは0.5mm〜5mmである。また、蓋体6は、たとえば絶縁材料からなる。たとえば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料を用いることができる。蓋体6が絶縁材料から成る場合には、蓋体6は、単層の絶縁材料からなっていてもよく、複数の絶縁層が積層されて成っていてもよい。
The
蓋体6が絶縁層から成る場合には、例えば2層から成っている。図5(a)に示すように、上面の角部62aと下面の角部62bが同じ形状であってもよい。また、異なる形状であってもよい。後述するように、角部62が面取りされている場合も、角部62bのみ面取りされていてもよいし、角部62aと角部62bの両方が面取りされていてもよい。
When the
接合領域61は、蓋体6の下面に設けられている。接合領域61は、後述するメタライズ層64が形成されている領域のことである。接合領域61は、例えば枠状であって、接合材等を介して枠体3と接合される。接合領域61の幅は、例えば0.2mm〜5mmである。
The
切欠き部63は、蓋体6の下面から側面にわたって設けられている。特に、蓋体6の下面から外側の側面にわたって切り欠かれているのがよい。このとき、切欠き部63が枠体
3との接合面となる下面から外側の側面にわたって設けられていることによって、蓋体6を枠体3に接合するろう材やはんだ等の接合材が半導体素子5が実装される枠体3の内側に流れこむことを抑制することができる。
The
また、切欠き部63は、平面視において接合領域61の幅に対してたとえば10%〜50%程度の深さで切り欠かれていてもよい。10%〜50%程度であれば、蓋体6と枠体3との接合面積を保ちつつ、半導体パッケージ1の製造工程や環境試験、半導体装置10が作動する際に生じる熱応力や残留応力が集中する角部62に接合材を溜まり難くすることができる。また、切欠き部63は、蓋体6の1辺の長さ方向において、1辺の長さに対して10%〜40%程度の長さで切り欠かれ、蓋体6の厚み方向の深さは、蓋体6の厚さに対して、20%〜70%程度の深さで切り欠かれてている。
Further, the
また、蓋体6の接合領域61および切欠き部63の表面に設けられるメタライズ層64は、たとえば、下層にタングステン、モリブデンまたはマンガンが設けられ、上層に接合性や接合材に対する濡れ性を向上させるために、ニッケルめっきや金めっきが設けられてなる。メタライズ層64が接合領域61および切欠き部63に設けられていることによって、はんだ等の接合材を介した、枠体3と蓋体6との接合性が向上するとともに、接合材が流れる方向を制御しやすくなる。
The
図6に示すように、メタライズ層64は角部62の表面に設けられていてもよい。特に角部62aおよび角部62bの両方に設けられていてもよく、一方のみでも構わない。角部62にもメタライズ層64が形成されることによって、接合材が接合する面積が増えるため、蓋体6と枠体3との接合性が向上する。
As shown in FIG. 6, the metallized
半導体パッケージ1は、蓋体6の角部62に近い位置に切欠き部63を有するとともにその表面にメタライズ層64を有することによって、切欠き部63にろう材やはんだ等の接合材が流れやすくなり、角部62に接合材が溜まることを抑制することができる。つまり、枠体3、蓋体6および接合材の熱膨張係数差によって角部62に生じる熱応力を低減させることができる。
The
角部62は、半導体パッケージ1の熱膨張、熱収縮の中心となる、半導体パッケージ1の中央部からの距離が長く、蓋体6において最も熱応力による負荷がかかりやすい。このため、角部62にかかる熱応力による負荷を低減させることで、蓋体6と枠体3との接合を維持しやすくなるとともに、蓋体6や接合材に生じるクラックを抑制することができる。また、角部62に近い位置に切欠き部63があることで、角部62が蓋体6の剥がれの起点になるおそれ、さらには、角部62に位置する蓋体6や接合材にクラックが生じるおそれも抑制することができる。即ち、蓋体6は、接合材が適度に角部62に近い位置の切欠き部63に設けられることにより、蓋体3、蓋体6および接合材の熱膨張係数差によって生じる熱応力を低減させつつ、枠体3と蓋体6との接合強度を適切に維持することができる。
The
以上に示した本発明の一実施形態に係る半導体パッケージ1は、上記のような構成であることによって、半導体パッケージ1の封止状態を良好に維持することができる。つまり、蓋体6の接合時には、各辺の接合材は、角部62に向かって拡がっていく際に、角部62に近くに設けられた切欠き部63に流れこむ。また、角部62に余剰な接合材があったとしても、切欠き部63に角部62から切欠き部63の方に向けて拡げることができる。さらに、角部62において、蓋体6と枠体3と接合材との間に生じる応力を低減させることができる。
The
また、図5(b)に示すように、蓋体6の角部62は面取りされていてもよい。このと
き、面取りは、蓋体6の厚み方向ではなく、蓋体6の幅方向に形成される。蓋体6の面取りは、具体的には、直線状に面取りされていてもよいし、曲線状に面取りされていてもよい。角部62が、曲線状の場合には、凹凸のどちらに曲線を描いていてもよい。このように角部62が面取りされていることによって、最も熱応力による負荷がかかりやすい角部62にクラックが生じたり、蓋体6が枠体3から剥がれたりすることを抑制することができる。つまり、半導体パッケージ1において、封止状態を向上させることができる。
Further, as shown in FIG. 5B, the
また、蓋体6は、対辺に位置する側面に、切欠き部63を有していてもよい。つまり、蓋体6の角部62は、蓋体6の対角線上の位置に1組設けられている。このことによって、蓋体6の角部62に生じる熱応力の負荷の低減を、蓋体6において均等にすることができる。角部62において対称に接合材を溜まり難くすることができるので、蓋体6への負荷のかかり方が対称になるためである。
Further, the
また、蓋体6は、全ての辺に切欠き部63を有していてもよい。全ての角部62の両端に切欠き部63が設けられていることによって、全ての角部62にろう材やはんだ等の接合材がたまるのを抑制することができるため、角部62に生じる熱応力を最も低減させることができるとともに、蓋体6の角部62に生じる熱応力の低減を蓋体6において均等にすることができる。全ての角部62に対して、接合材を溜まり難くすることができるためである。ひいては、全ての角部62において、応力によるクラックが生じることを抑制することができる。また、蓋体6が歪むおそれも低減することができるため、半導体パッケージ1として、封止状態を向上させることができる。
Further, the
このとき、切欠き部63は、蓋体6の隣り合う2辺に角部62を挟んで設けられていてもよい。この場合には、1つの角部62にかかる応力を対称に緩和させることができる。このとき、全ての角部62の両端に切欠き部63を有していてもよい。つまり、蓋体6は全ての辺において角部62のを挟んで切欠き部63が設けられていてもよい。この場合には、角部62に接合材が溜まり難くなるため、角部62に生じる応力をより効果的に低減させることができる。ひいては、角部62において、応力によるクラックが生じることを抑制することができる。また、蓋体6が歪むおそれも低減することができるため、半導体パッケージ1として、封止状態を向上させることができる。
At this time, the
また、切欠き部63は、全ての辺において蓋体6の隣り合う2辺に角部62を挟んで設けられている場合には、1つの辺において、切欠き部63は対称に設けられているのがよい。この場合には、蓋体6の1つの辺において、接合材が角部62に溜まることを同程度に低減させることができる。このため、蓋体6に生じる応力を対称にすることができる。つまり、1つの辺の中心から同じ距離、同じ大きさの切欠き部63がある場合には、蓋体6への応力の負荷がより効果的に低減される。ひいては、角部62にクラックが生じるこをを抑制することができる。ひいては、全ての角部62において、応力によるクラックが生じることを抑制することができる。また、蓋体6が歪むおそれも低減することができるため、半導体パッケージ1として、封止状態を向上させることができる。
When the
また、蓋体6が複数の絶縁層から成る場合には、切欠き部63は、蓋体6における一番下面の層、つまり、接合領域61を有する層の下面から側面にわたって設けられている。接合領域61にろう材やはんだ等の接合材が設けられるため、切欠き部63が設けられる位置が接合領域61に近い箇所であるほど、接合材の流れを切欠き部63によって制御することができるとともに、切欠き部63に接合材を溜めやすくすることができ、角部62に接合材が溜まることを抑制することができる。
Further, when the
また、蓋体6の上面の角部62の外縁は下面の角部62の外縁よりも大きくてもよい。蓋体6の下面は、枠体3と接合されるため、蓋体6の下面の角部62が蓋体6の上面の角
部62における外縁よりも大きいと、半導体パッケージ1の熱膨張、熱収縮の中心となる、半導体パッケージ1の中央部からの距離が長くなり、蓋体6の下面の角部62に生じる熱応力が増加するため、蓋体6の下面の角部62が枠体3と蓋体6との接合の剥がれの起点となってしまう。このため、蓋体6の下面の角部62は、蓋体6の上面の角部62における外縁と同じ、またはわずかに小さい程度であるのがよい。
Further, the outer edge of the
<半導体パッケージの製造方法>
以下に、本発明の一実施形態に係る半導体パッケージ1の製造方法について説明する。
<Semiconductor package manufacturing method>
Below, the manufacturing method of the
基板2は、例えば、酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末と適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。なお、積層体は、必ずしも複数のセラミックグリーンシートが積層される必要はなく、基板2としての機械的な強度等の点で支障がなければ、1層のみでも構わない。そして、第1電極部1aおよび第2電極部1bは、例えば、タングステンを含んでなり、タングステンの粉末と有機溶剤および有機バインダとを混合して作製された金属ペーストを積層体の上面に所定のパターン形状にスクリーン印刷法等の方法で印刷することによって設けられる。さらに、第1電極部2aと第2電極部2bとを電気的に接続する電気配線が貫通導体の場合には、貫通導体は、予め基板2となるセラミックグリーンシートに厚み方向に貫通する貫通孔が設けられ、この貫通孔内に前述と同様の金属材料からなる金属ペーストが充填されて成形される。その後、これらのセラミックグリーンシートおよび金属ペーストが1300〜1600℃の温度で同時焼成されることによって基板2が作製される。
If the
枠体3は、例えば、酸化アルミニウム質焼結体からなる場合であれば、上記の基体2と同様にして作製される。まず、セラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。次に、セラミックグリーンシートからなる積層体は、複数のセラミックグリーンシートが積層されて作製される。そして、積層体は、打ち抜き加工法によって貫通孔が中央部に設けられることによって枠状に成形される。さらに、積層体は、上面にタングステンの粉末と有機溶剤および有機バインダとを混合して作製した、第1金属層となる金属ペーストがスクリーン印刷法等の方法で印刷されて設けられる。その後、積層体は、1300〜1600℃の温度で焼成されることによって枠体3となる。なお、枠体3は、必ずしも複数のセラミックグリーンシートが積層されて形成される必要はなく、枠体3としての機械的な強度等の点で支障がなければ、1層のみでも構わない。そして、枠体3は、ガラス接合材や樹脂接合材等の接合材によって基板2の上面に接合される。また、枠体3は、基体2と同様の酸化アルミニウム質焼結体からなる場合には、枠状のセラミックグリーンシートが基板2となるセラミックグリーンシートの上面に積層され、これらのセラミックグリーンシートが同時焼成される方法で、基板2と一体的に形成されてもよい。
If the
蓋体6は、例えば、酸化アルミニウム質焼結体からなる場合であれば、上記の基体2や枠体3と同様にして作製される。まず、上層および下層となるセラミックグリーンシートは、酸化アルミニウムおよび酸化ケイ素等の原料粉末と適当な有機バインダおよび有機溶剤とともにシート状に成形され、矩形シート状に作製される。そして、下層となる矩形シート状のセラミックグリーンシートは、平面視において各辺の中点よりも角部に近い位置に切欠き部63が設けられる。さらに、切欠き部63は、タングステンの粉末と有機溶剤および有機バインダと混合して作製した、メタライズ層64となる金属ペーストが表面に設けられる。次に、上層および下層となるセラミックグリーンシートは、積層されて積層体が作製される。その後、この積層体が1300〜1600℃の温度で焼成されることにより、切欠き部63およびメタライズ層64を有する蓋体6が作製される。
If the
蓋体6は切欠き部63が設けられていることによって、枠体3と接合する際に使用する接合材を、蓋体6の角部62に留め難くすることができる。また、接合材を切欠き部63に流れこませやすくすることができる。具体的には、枠体3の上面に接合材を準備し、その上に位置合わせした蓋体6を載せる。蓋体6を載せることによって、接合材は、蓋体6によって押されるため接合領域61の全体に一様に拡がっていく。接合材が一様に拡がっていく際に、切欠き部63が設けられていない場合には、各角部62には蓋体6の2辺方向から接合材が広がってくるため、接合材が溜まりやすくなる。本発明の実施形態に係る半導体パッケージ1の蓋体6であれば、各辺の接合材は、角部62に拡がっていく際に、角部62に近くに設けられた切欠き部63に流れこむ。また、角部62に余剰な接合材があったとしても、切欠き部63に角部62から切欠き部63の方に向けて拡げることができる。
Since the
<半導体装置の構成>
図1および図8は本発明の一実施形態に係る半導体装置10の斜視図である。図1および図8において、半導体装置10は、本発明の一実施形態に係る半導体パッケージ1に加えて、半導体素子5を備えている。
<Structure of semiconductor device>
1 and 8 are perspective views of a
本発明の一実施形態に係る半導体装置10は、上述の半導体パッケージ1の実装領域に半導体素子5が実装され、半導体パッケージ1の第1電極部と電気的に接続されることによって完成する。半導体素子5は、Au−Snからなる低融点ろう材や、Sn−銀(Ag)−銅(Cu)からなる鉛フリーはんだ等の接合材を介して実装領域に設けられた金属部に実装される。その後、半導体素子5の電極と第1電極部1aとをボンディングワイヤ等を介して電気的に接続する。
The
そして、第2電極部1bを外部の実装基板の電気回路に電気的に接続することにより、半導体素子5と外部の実装基板の電気回路とを接続してもよい。このように接続することにより、外部の実装基板の電気回路と半導体素子5との間で電気信号が入出力される。半導体素子5の例としては、ICやLSIの他、パワーデバイス用の半導体素子5等が挙げられる。 Then, the semiconductor element 5 and the electric circuit of the external mounting board may be connected by electrically connecting the second electrode portion 1b to the electric circuit of the external mounting board. By connecting in this way, an electric signal is input and output between the electric circuit of the external mounting substrate and the semiconductor element 5. Examples of the semiconductor element 5 include IC and LSI, as well as the semiconductor element 5 for power devices.
また、半導体装置10は、半導体素子5を実装領域に実装した状態で、枠体3の上面に蓋体6が接合固定されて半導体素子5が封止される。このとき、枠体3の上面と、蓋体6の接合領域61は接合材によって接合される。この接合材は、たとえば、Au−Snからなる低融点ろう材や、Sn−Ag−Cuからなる鉛フリーはんだ等の接合材である。
Further, in the
蓋体6は切欠き部63が設けられていることによって、枠体3と接合する際に使用する接合材を、蓋体6の角部62に留め難くすることができる。また、接合材を切欠き部63に流れこませやすくすることができる。つまり、切欠き部63があることによって、封止する際に、蓋体6の角部62に溜まる接合材の量を低減させることができる。このため、接合材と蓋体6との熱膨張係数差によって角部62に生じる応力を低減させることができる。
Since the
本発明の一実施形態に係る半導体装置10は、上記のような構成であることによって、封止状態を良好に維持することができる。蓋体6の角部62にクラックが生じるのを抑制することができる。
With the configuration as described above, the
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要
旨を逸脱しない範囲内であれば種々の変更は可能である。
The present invention is not limited to the above-described embodiments and examples, and various modifications can be made without departing from the scope of the present invention.
1 半導体パッケージ
2 基板
3 枠体
5 半導体素子
6 蓋体
61 接合領域
62 角部
63 切欠き部
64 メタライズ層
10 半導体装置
1
Claims (7)
前記基板の上面を囲むとともに、平面視において外縁および内縁が矩形状の枠体と、
平面視において矩形状であり、下面に前記枠体の上面と接合される接合領域を有するとともに、平面視において各辺の中点よりも角部に近い位置に側面を切り欠いた切欠き部を有する蓋体とを備えており、
前記蓋体の接合領域および前記切欠き部の表面にはメタライズ層を有することを特徴とする半導体パッケージ。 A rectangular substrate,
While surrounding the upper surface of the substrate, a frame body having a rectangular outer edge and inner edge in a plan view,
It has a rectangular shape in a plan view, and has a joint region on the lower surface that is joined to the upper surface of the frame body, and has a cutout portion whose side surface is cut out at a position closer to a corner than the midpoint of each side in a plan view. And a lid having
A semiconductor package having a metallization layer on a surface of the joint region of the lid and the notch.
前記蓋体は、下面に前記接合領域を有する層の側面に前記切欠き部を有することを特徴とする請求項1〜5のいずれか1つに記載の半導体パッケージ。 The lid is composed of a plurality of insulating layers,
The semiconductor package according to claim 1, wherein the lid body has the cutout portion on a side surface of a layer having the bonding region on a lower surface thereof.
前記基板の上面に実装された半導体素子と、を備えたことを特徴とする半導体装置。 A semiconductor package according to any one of claims 1 to 6,
A semiconductor device mounted on the upper surface of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016191354A JP6698492B2 (en) | 2016-09-29 | 2016-09-29 | Semiconductor package and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016191354A JP6698492B2 (en) | 2016-09-29 | 2016-09-29 | Semiconductor package and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056355A JP2018056355A (en) | 2018-04-05 |
JP6698492B2 true JP6698492B2 (en) | 2020-05-27 |
Family
ID=61837092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016191354A Active JP6698492B2 (en) | 2016-09-29 | 2016-09-29 | Semiconductor package and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6698492B2 (en) |
-
2016
- 2016-09-29 JP JP2016191354A patent/JP6698492B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018056355A (en) | 2018-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05206356A (en) | Package for integrated circuit | |
US9392713B2 (en) | Low cost high strength surface mount package | |
JP6791719B2 (en) | Substrate for mounting electronic components, electronic devices and electronic modules | |
JP4926033B2 (en) | Circuit board, package using the same, and electronic device | |
KR102588854B1 (en) | Power module and manufacturing method thereof | |
JP2012248658A (en) | Semiconductor device | |
JP6698492B2 (en) | Semiconductor package and semiconductor device | |
EP4040475A1 (en) | Lid body, electronic component accommodation package, and electronic device | |
JP6698435B2 (en) | Electronic component storage package and electronic device | |
KR20200135378A (en) | Electronic component mounting module | |
JP7160940B2 (en) | Packages for storing electronic components and electronic devices | |
WO2019208577A1 (en) | Heat dissipation substrate and electronic device | |
CN112352309B (en) | Substrate and semiconductor device | |
JP6760788B2 (en) | Semiconductor packages and semiconductor devices | |
JP2011228591A (en) | Element housing package and electronic device equipped with the same | |
JP2005072421A (en) | Package for housing electronic component and electronic device | |
JP6162520B2 (en) | Package for housing semiconductor element and mounting structure including the same | |
JP6885706B2 (en) | Substrate for mounting semiconductor elements and semiconductor devices | |
JP2017174872A (en) | Package for housing semiconductor element, and semiconductor device | |
JP6680634B2 (en) | Substrate for mounting semiconductor element and semiconductor device | |
JP6791743B2 (en) | Lids, electronic component storage packages and electronic devices | |
JP2003197803A (en) | Semiconductor package | |
JP6022842B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6219693B2 (en) | Device storage package and mounting structure including the same | |
JP2008198809A (en) | Method of manufacturing package for housing electronic-component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190620 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200326 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6698492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |