JP2017174872A - Package for housing semiconductor element, and semiconductor device - Google Patents
Package for housing semiconductor element, and semiconductor device Download PDFInfo
- Publication number
- JP2017174872A JP2017174872A JP2016056408A JP2016056408A JP2017174872A JP 2017174872 A JP2017174872 A JP 2017174872A JP 2016056408 A JP2016056408 A JP 2016056408A JP 2016056408 A JP2016056408 A JP 2016056408A JP 2017174872 A JP2017174872 A JP 2017174872A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- frame body
- semiconductor element
- package
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体素子を収容するための半導体素子収納用パッケージに関するものである。 The present invention relates to a package for housing a semiconductor element for housing a semiconductor element.
近年、半導体素子は高集積化、高密度化が急激に進み、半導体素子の作動時に発する単位体積、単位面積当たりの熱量が急激に多くなっている。特に、パワーデバイス等の大電力、大電流を制御する半導体素子は、高い放熱性が求められることから、放熱性能に特化するための放熱基板によって構成された金属基体上に載置固定される。この場合、半導体素子を収納するための半導体素子収納用パッケージは、基体と、基体の外周部に半導体素子載置部を囲繞するように取着接合されて立設される、絶縁体を含む枠体と、半導体素子と外部の回路基板とを電気的に導通するための接続端子と、によって基本的に構成される。このとき、基体と枠体との接合、および接続端子と枠体との接合は、金属層を介して、ろう材等の接合材を用いて行われる。そして、基体上の載置部に半導体素子を載置固定して、半導体素子収納用パッケージに半導体素子を収納し、ボンディングワイヤ等で半導体素子の電極と接続端子とを電気的に接続することによって製品としての半導体装置となる(例えば、特許文献1参照)。 In recent years, high integration and high density of semiconductor elements have rapidly advanced, and the amount of heat generated per unit volume and unit area during operation of the semiconductor elements has increased rapidly. In particular, semiconductor elements that control large power and large current, such as power devices, are required to have high heat dissipation properties, and are thus mounted and fixed on a metal substrate constituted by a heat dissipation substrate to specialize in heat dissipation performance. . In this case, a package for housing a semiconductor element for housing a semiconductor element includes a base and a frame including an insulator, which is erected and attached to the outer periphery of the base so as to surround the semiconductor element mounting portion. The body and the connection terminal for electrically conducting the semiconductor element and the external circuit board are basically configured. At this time, the bonding between the base body and the frame body and the connection terminal and the frame body are performed using a bonding material such as a brazing material via a metal layer. Then, the semiconductor element is mounted and fixed on the mounting portion on the base, the semiconductor element is stored in the semiconductor element storage package, and the electrodes of the semiconductor element and the connection terminals are electrically connected by bonding wires or the like. It becomes a semiconductor device as a product (see, for example, Patent Document 1).
しかしながら、従来、基体と枠体とを、および接続端子と枠体とをろう材を介して接合する際に、接合部からはみ出したろう材が枠体本体の内周部に流れ込むことがあった。その場合、金属から成る基体と接続端子との間で電気的な短絡が発生し、半導体装置を正常に作動させることができないという問題点を有していた。また、十分な絶縁がはかれない場合、パッケージに収納する半導体素子を長期間にわたり正常、且つ安定に作動させることができないという欠点を有していた。したがって、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、基体と接続端子との絶縁性を向上させて電気的な短絡の発生または絶縁性能の劣化を防止し、パッケージに収納する半導体素子を正常、且つ安定に作動させることができる信頼性の高い半導体素子収納用パッケージおよび半導体装置を提供することにある。 However, conventionally, when joining the base body and the frame body and the connection terminal and the frame body via the brazing material, the brazing material protruding from the joint portion sometimes flows into the inner peripheral portion of the frame body. In this case, there is a problem that an electrical short circuit occurs between the base made of metal and the connection terminal, and the semiconductor device cannot be operated normally. Further, when sufficient insulation is not achieved, there is a drawback that the semiconductor element housed in the package cannot be operated normally and stably over a long period of time. Therefore, the present invention has been completed in view of the above-mentioned conventional problems, and its purpose is to improve the insulation between the base and the connection terminal to prevent the occurrence of an electrical short circuit or the deterioration of the insulation performance, An object of the present invention is to provide a highly reliable semiconductor element storage package and a semiconductor device capable of operating a semiconductor element stored in a package normally and stably.
本発明の一つの態様の半導体素子収納用パッケージは、第1面に半導体素子が載置される載置部を有する金属製の基体と、
前記載置部に載置される半導体素子と外部の回路基板とを電気的に導通するための、1または複数の接続端子と、
前記基体の前記第1面の外周部に前記載置部を囲繞するように取着されるとともに、前記基体と前記接続端子との間に位置して前記基体と前記接続端子とを絶縁する枠体であって、
絶縁体から成る枠体本体と、
前記枠体本体の、前記基体に対向する枠体本体第1面に設けられた第1金属層と、
前記枠体本体の、前記枠体本体第1面とは反対側の枠体本体第2面に設けられ、前記接続端子と接合された第2金属層と、を有する枠体と、を具備し、
前記第1金属層は、前記枠体本体の内周側の端面が、前記枠体本体の端面よりも前記枠体本体の外周側に位置しており、前記枠体本体第1面には内周部に沿って延在する第1金属層非形成領域が設けられ、
前記第2金属層は、前記枠体本体の内周側の端面が、前記枠体本体の端面よりも前記枠体本体の外周側に位置しており、前記枠体本体第2面には内周部に沿って延在する第2金属層非形成領域が設けられていることを特徴とする。
A package for housing a semiconductor element according to one aspect of the present invention includes a metal base having a placement portion on which a semiconductor element is placed on a first surface;
One or a plurality of connection terminals for electrically connecting the semiconductor element mounted on the mounting portion and the external circuit board;
A frame that is attached to an outer peripheral portion of the first surface of the base so as to surround the mounting portion and that is positioned between the base and the connection terminal to insulate the base and the connection terminal Body,
A frame body made of an insulator;
A first metal layer provided on the first surface of the frame body facing the base body of the frame body;
A frame having a second metal layer provided on the frame body second surface opposite to the frame body first surface of the frame body and joined to the connection terminals. ,
In the first metal layer, an end surface on the inner peripheral side of the frame main body is located on the outer peripheral side of the frame main body with respect to the end surface of the frame main body, A first metal layer non-formation region extending along the circumference is provided;
In the second metal layer, an end surface on the inner peripheral side of the frame body is located on an outer peripheral side of the frame body with respect to an end surface of the frame body, and the inner surface is on the second surface of the frame body. A second metal layer non-formation region extending along the circumference is provided.
本発明の一つの態様の半導体装置は、上記の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記接続端子に電気的に接続された半導体素子とを具備していることを特徴とする。 According to another aspect of the present invention, there is provided a semiconductor device including the above-described package for housing a semiconductor element, and a semiconductor element mounted on the mounting portion and electrically connected to the connection terminal. Features.
本発明の一つの態様の半導体素子収納用パッケージによれば、枠体本体第1面には内周部に沿って延在する第1金属層非形成領域が設けられ、枠体本体第2面に内周部に沿って延在する第2金属層非形成領域が設けられる。このような非形成領域が設けられることにより、ろう材等の接合材を用いて、基体の第1面と枠体本体第1面とを接合する際、および接続端子と枠体本体第2面とを接合する際に、接合部からはみ出した接合材を第1金属層非形成領域に収容することによって、接合材が枠体本体の内周部に流れ込み難くすることが可能となる。また、枠体本体の内周部に流れ込んだ接合材によって、接続端子が短絡したり、絶縁性能が劣化したりすることを防止することが可能となる。 According to the package for housing a semiconductor element of one aspect of the present invention, the first surface of the frame body is provided with the first metal layer non-forming region extending along the inner periphery, and the second surface of the frame body. A second metal layer non-formation region is provided extending along the inner periphery. By providing such a non-formation region, when connecting the first surface of the base body and the first frame body main surface using a bonding material such as a brazing material, and the connection terminal and the second frame body main surface. When the bonding material protruding from the bonding portion is accommodated in the first metal layer non-forming region, the bonding material can hardly flow into the inner peripheral portion of the frame body. In addition, it is possible to prevent the connection terminal from being short-circuited or the insulating performance from being deteriorated by the bonding material flowing into the inner peripheral portion of the frame body.
この結果、半導体素子収納用パッケージの信頼性を向上させることが可能となる。これにより、半導体素子を長期間にわたり正常、且つ安定に作動させることができる。 As a result, it is possible to improve the reliability of the semiconductor element storage package. Thereby, the semiconductor element can be operated normally and stably over a long period of time.
また本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに接続端子に電気的に接続された半導体素子とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた信頼性の高いものとなる。 The semiconductor device of the present invention includes the above-described package for housing a semiconductor element of the present invention and a semiconductor element mounted on the mounting portion and electrically connected to the connection terminal. The semiconductor device housing package of the invention is highly reliable.
以下、本発明の一実施形態の半導体素子収納用パッケージ1について、図面に基づき詳
細に説明する。なお、以降の図において同一の構成については同一の参照符を用いて説明する。図1は本発明の一実施形態の半導体素子収納用パッケージ1の構成の一例を示す外観斜視図である。図2および図3は本発明の一実施形態の半導体素子収納用パッケージ1の構成の一例を示す分解斜視図である。図2は第2金属層14と絶縁体層20が同層の場合を、図3は第2金属層14と絶縁体層20が別層の場合を示す。図4は本発明の一実施形態の半導体素子収納用パッケージ1が具備する枠体9の、枠体本体第1面11側の構成の一例を示す外観斜視図である。図5は本発明の一実施形態の半導体素子収納用パッケージ1の構成の一例を示す平面図および断面図を含む図である。図6は図5のA部を拡大した断面図であり、図7は図5のB部を拡大した断面図である。
Hereinafter, a semiconductor
半導体素子収納用パッケージ1は、半導体素子51を収納するための基本構成として、基体2と枠体9と接続端子7とを有する。半導体素子51としては、例えば、SiC系やGaN系のパワーデバイス等の大電力、大電流を用いる素子があげられる。
The semiconductor
基体2は、放熱性能に特化するための放熱基板である金属基板によって構成される。すなわち、基体2は、高い放熱性が求められることから金属製で、基体第1面3に半導体素子51が載置される載置部5を有している。基体2は、たとえば矩形板状に形成される。載置部5は、半導体素子収納用パッケージ1に収納される半導体素子51をガラス、樹脂、ろう材等の接着剤を介して基体2の表面に接着固定するための領域である。また、半導体素子51の熱を効率よく外部へ放熱させるために、半導体素子51がペルチェ素子等の熱電冷却素子(図示せず)に搭載された状態で載置部5に載置固定されていてもよい。
The
金属基板の材料としては、具体的には、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金または複合材、たとえば銅−タングステン合金、銅−モリブデン合金、鉄−ニッケル−コバルト合金などを用いることができる。このような金属材料のインゴット(塊)に切削加工法、金型加工法、圧延加工法、打ち抜き加工法のような従来周知の金属加工法を施すことによって基体2を構成する金属基板を作製することができる。
Specific examples of the metal substrate material include metals such as iron, copper, nickel, chromium, cobalt, molybdenum, and tungsten, or alloys or composites of these metals, such as copper-tungsten alloys and copper-molybdenum alloys. An iron-nickel-cobalt alloy or the like can be used. A metal substrate constituting the
接続端子7は、載置部5に載置される半導体素子51と、図示されない外部の回路基板と、を電気的に導通する。接続端子7は、例えば、銅、鉄、ニッケル、コバルト、クロム、タングステン、モリブデンおよびマンガンなどの金属材料、あるいはこれらの金属の合金または複合材からなり、金属材料の板材が所定の形状に加工されて作製される。接続端子7は、枠体本体第2面12において、枠体本体10を構成する絶縁体の表層に設けられた第2金属層14にろう材等の接合材を介して接合される。接続端子7の一方端には半導体素子51の電極が電気的に接続され、接続端子7の他方端には図示されない外部の回路基板の配線導体が半田等の導電性接着剤を介して電気的に接続される。半導体素子51と接続端子7との接続は、電気信号が伝送できればどのような接続でもよく、複数のボンディングワイヤによる接続、フリップチップ接続、異方性導電フィルム(ACF)による接続などであってもよい。
The
枠体9が有する枠体本体10は、電気絶縁材料である絶縁体から成る。枠体9は基体第1面3の外周部6に載置部5を囲繞するように取着接合されて立設される。枠体9は、載置部5を取り囲んでいればよい。載置部5は、枠体9の内側の中央部分にあってもよく、その他の部分にあってもよい。また、基体2は枠体9とほぼ同じ外形状を有していてもよいし、本実施形態のように基体第1面3が枠体9よりも大きく、基体2が枠体9より延出する部分があってもよいし、その逆に、基体2より枠体9が延出する部分を有していても良い。枠体本体10としてセラミック材料を用いてもよい。また、枠体本体10は、一種の材料からなっていてもよいが、複数種の材料が積層された構造であってもよい。また、一つの絶縁性基板により枠体本体10が構成されていてもよいし、複数の絶縁性基板を積
層することにより枠体本体10が構成されていてもよい。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料や樹脂材料を用いることができる。
The
枠体本体10の作製方法の一例を説明する。上記材料のガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。例えば原料粉末に適切な有機バインダ、可塑剤、溶剤を添加混合して泥漿物である混合部材を作製する。この混合部材を例えばドクターブレード法やカレンダーロール法を採用することによってシート状に成形し、複数のセラミックグリーンシート(生シート)を作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製し、積層体を約1600度の温度で焼成することにより枠体本体10が作製される。
An example of a method for manufacturing the
枠体9が有する第1金属層13は、基体2に対向する枠体本体第1面11に設けられる。第1金属層13は、基体2の外周部6において、基体2の基体第1面3と枠体本体第1面11とを接合するために設けられる。このため、第1金属層13は枠体本体第1面を周回させて設けられる。また枠体9が有する第2金属層14は、枠体本体第1面11の反対側の枠体本体第2面12に設けられる。第2金属層14は、接続端子7と枠体本体第2面12とを接合するために設けられる。
The
第1金属層13および第2金属層14はタングステン、モリブデン、マンガン等の高融点金属粉末から成る。第1金属層13および第2金属層14は次のようにして形成される。例えばタングステン等の金属粉末に適当な有機バインダ、溶剤を添加混合して得た金属ペーストを枠体本体10となるグリーンシートの枠体本体第1面11および枠体本体第2面12となる面に予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておく。そして、セラミックグリーンシートとともに約1600度の温度で同時に焼成することにより、第1金属層13および第2金属層14が、枠体本体10の枠体本体第1面11および枠体本体第2面12に所定パターンに設けられる。なお、第1金属層13および第2金属層14の表面にはNiメッキ層を被着形成しておくのがよい。
The
第1金属層13は、枠体本体第1面11を基体第1面3に接合させる際の下地金属層として機能する。また、第2金属層14は、枠体本体第2面12に接続端子7を接合させる際の下地金属層として機能する。基体2または接続端子7を接合する際には、例えば銀(Ag)−銅(Cu)ろう等のろう材を介してろう付けされる。また半田等を介して接合してもよい。
The
第1金属層13の第1金属層端面18は、枠体本体10の内周側の枠体本体端面17よりも枠体本体10の外周側に位置している。このため、枠体本体第1面11には枠体本体10の内周部に沿って延在する第1金属層非形成領域15が設けられる。なお、枠体本体10の内周部において、第1金属層端面18が枠体本体端面17よりも枠体本体10の外周側に後退している距離は、例えば枠体本体10の内周と外周との間の幅寸法の2%以上20%以下に設定される。
The first metal
また第2金属層14の第2金属層端面19は、枠体本体10の内周側の枠体本体端面17よりも枠体本体10の外周側に位置している。このため、枠体本体第2面12には枠体本体10の内周部に沿って延在する第2金属層非形成領域16が設けられる。なお、枠体本体10の内周部において、第2金属層端面19が枠体本体端面17よりも枠体本体10の外周側に後退している距離は、例えば枠体本体10の内周と外周との間の幅寸法の2%以上20%以下に設定される。
Further, the second metal
このような非形成領域が設けられることにより、ろう材等の接合材を用いて、基体第1面3と枠体本体第1面11とを接合する際、および接続端子7と枠体本体第2面12とを接合する際に、接合部からはみ出した接合材を非形成領域に収容することができる。これによって、接合材が枠体本体10の内周部から外側に流れ出すことを防止することが可能となる。この結果、接続端子7の絶縁性が向上し、接合材による接続端子7と基体2との間の電気的な短絡、または絶縁性能の劣化を防止することができ、信頼性を向上させることが可能となる。
By providing such a non-formation region, when the base body
また本実施形態においては、枠体本体10の内周部において、第1金属層端面18および第2金属層端面19が枠体本体端面17よりも枠体本体10の外周側に後退している距離は略同一であり、平面透視において、前記第1金属層端面18と第2金属層端面19とは重なるように同一位置にある。第1金属層端面18および第2金属層端面19と枠体本体10との間には枠体本体10と第1金属層13および第2金属層14等との熱膨張係数の違いによって応力が生じる。しかし、この応力によって枠体本体10に生じる反りが少なくなり、枠体本体10の内周部付近に生じるクラックや割れを抑制することができる。
In the present embodiment, the first metal
図1〜図5に示されるとおり、本実施形態においては、半導体素子収納用パッケージ1は、4つの接続端子7を具備している。このため、枠体本体第2面12において、第2金属層14は、4つの接続端子7のそれぞれに対応する位置に、互いに離間させた4つの領域に分割して形成されている。そして、4つの接続端子7のそれぞれが、第2金属層14の4つの領域のそれぞれに接合される。なお、半導体素子収納用パッケージ1が具備する接続端子7の数は、1〜3でもよく、5以上でもよい。
As shown in FIGS. 1 to 5, in the present embodiment, the semiconductor
また、第2金属層14は、第1金属層13と同じ金属材料から成り、少なくとも枠体本体第2面12の各辺に設けられるとともに、第1金属層13の厚さと同じであるのがよい。熱膨張係数が異なる枠体本体10が、熱膨張係数と厚さが同じ第1金属層13および枠体本体第2面12の各辺に設けられた第2金属層14によって挟まれることになる結果、枠体9に生じる反りや歪みを抑制することができる。
The
さらに、枠体本体第2面12を平面視したときに、外周部6の領域の中で、第2金属層14の4つの領域以外の領域には、絶縁体層20が設けられている。これにより、第2金属層14が設けられていない部分の枠体9の厚みが、第2金属層14が設けられている部分の枠体9の厚みよりも薄くならないようにすることができる。この結果、枠体本体第2面12において、互いに離間する4つの領域に分割されて設けられる第2金属層14の熱膨張や熱収縮によって枠体9が反ったり、歪んだりすることを抑止することができる。その結果、第1金属層13を介して枠体9をろう材等の接合材で基体2に接合する際に、基体2によって枠体9の反りが矯正されたりすることによって、枠体9にクラックが生じることを防ぐことができる。なお、絶縁体層20の厚みt2は、第2金属層14の厚みt1よりも大きくしてもよく、これにより、枠体9の機械的強度をさらに向上させ、枠体9の反りを抑制して、枠体9に生じるクラックを防ぐことができる。
Furthermore, when the frame main body
また、枠体本体10の外周形状は平面視したときに略長方形状であり、少なくとも長方形の枠体本体第2面12の角部、かつ枠体9の長辺から隣接する短辺にわたって絶縁体層20が設けられている。これにより、角部の枠体9の厚みを大きくし、外力や応力が集中しやすい角部においてもクラックが生じることを防ぐことが可能となる。また、角部を起点とした枠体9の変形や歪みを抑制することができる。なお、角部以外の部分の絶縁体層20の厚みと比較して、角部分の絶縁体層20の厚みだけを特に大きくしてもよい。さらに、図7において示されるとおり、絶縁体層20は、第2金属層14の4つの領域のそれぞれから離間して設けられていてもよい。換言すると、絶縁体層端面23と第2金属層14との間に空隙が設けられていてもよい。これにより、第2金属層14が高温で熱膨張し
た際にも、第2金属層14と絶縁体層20との間に隙間があることにより、第2金属層14と絶縁体層20との間に生じる応力を緩和することが可能となる。
Further, the outer peripheral shape of the
次に、本発明の他の実施形態の半導体素子収納用パッケージ1について、図8に基づき説明する。図8は本発明の他の実施形態の半導体素子収納用パッケージ1の構成の一例を示す断面図であり、図5のB部に相当する部分を拡大した断面図である。図8において示されるとおり、絶縁体層20には、枠体本体10に対向する絶縁体層第1面21の反対側の絶縁体層第2面22と、第2金属層14に近接する絶縁体層端面23との稜角部24に、湾曲部25が設けられている。湾曲部25は、傾斜面であってもよい。これにより、特に応力が集中しやすい稜角部24において生じる応力集中を緩和することが可能となる。
Next, a semiconductor
図9は、一例として本発明の一実施形態の半導体素子収納用パッケージ1を備える半導体装置50の構成の一例を示す斜視図である。半導体装置50を組み立てる場合、基体2の載置部5に半導体素子51を載置して基体2に接着剤等を介して接着固定し、半導体素子51と接続端子7とをボンディングワイヤ等を介して電気的に接続する。このようにして、基体2、枠体9および接続端子7から成る半導体素子収納用パッケージ1を用いた半導体素子51を収納する製品としての半導体装置50が完成する。なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
FIG. 9 is a perspective view showing an example of the configuration of the
1 半導体素子収納用パッケージ
2 基体
3 基体第1面
5 載置部
6 外周部
7 接続端子
9 枠体
10 枠体本体
11 枠体本体第1面
12 枠体本体第2面
13 第1金属層
14 第2金属層
15 第1金属層非形成領域
16 第2金属層非形成領域
17 枠体本体の端面
18 第1金属層端面
19 第2金属層端面
20 絶縁体層
21 絶縁体層第1面
22 絶縁体層第2面
23 絶縁体層端面
24 稜角部
25 湾曲部
50 半導体装置
51 半導体素子
t1 第2金属層厚み
t2 絶縁体層厚み
DESCRIPTION OF
Claims (10)
前記載置部に載置される半導体素子と外部の回路基板とを電気的に導通するための、1または複数の接続端子と、
前記基体の前記第1面の外周部に前記載置部を囲繞するように取着されるとともに、前記基体と前記接続端子との間に位置して前記基体と前記接続端子とを絶縁する枠体であって、
絶縁体から成る枠体本体と、
前記枠体本体の、前記基体に対向する枠体本体第1面に設けられた第1金属層と、
前記枠体本体の、前記枠体本体第1面とは反対側の枠体本体第2面に設けられ、前記接続端子と接合された第2金属層と、を有する枠体と、を具備し、
前記第1金属層は、前記枠体本体の内周側の端面が、前記枠体本体の端面よりも前記枠体本体の外周側に位置しており、前記枠体本体第1面には内周部に沿って延在する第1金属層非形成領域が設けられ、
前記第2金属層は、前記枠体本体の内周側の端面が、前記枠体本体の端面よりも前記枠体本体の外周側に位置しており、前記枠体本体第2面には内周部に沿って延在する第2金属層非形成領域が設けられていることを特徴とする半導体素子収納用パッケージ。 A metal base having a mounting portion on which the semiconductor element is mounted on the first surface;
One or a plurality of connection terminals for electrically connecting the semiconductor element mounted on the mounting portion and the external circuit board;
A frame that is attached to an outer peripheral portion of the first surface of the base so as to surround the mounting portion and that is positioned between the base and the connection terminal to insulate the base and the connection terminal Body,
A frame body made of an insulator;
A first metal layer provided on the first surface of the frame body facing the base body of the frame body;
A frame having a second metal layer provided on the frame body second surface opposite to the frame body first surface of the frame body and joined to the connection terminals. ,
In the first metal layer, an end surface on the inner peripheral side of the frame main body is located on the outer peripheral side of the frame main body with respect to the end surface of the frame main body, A first metal layer non-formation region extending along the circumference is provided;
In the second metal layer, an end surface on the inner peripheral side of the frame body is located on an outer peripheral side of the frame body with respect to an end surface of the frame body, and the inner surface is on the second surface of the frame body. A package for housing a semiconductor element, characterized in that a second metal layer non-formation region extending along the periphery is provided.
前記枠体本体第2面において、前記第2金属層は、前記複数の接続端子のそれぞれに対応する、互いに離間する複数の領域に分割され、
前記複数の接続端子のそれぞれが、前記第2金属層の前記複数の領域のそれぞれによって、前記枠体本体第2面に接合されることを特徴とする請求項1または請求項2に記載の半導体素子収納用パッケージ。 A plurality of the connection terminals,
In the second surface of the frame body, the second metal layer is divided into a plurality of regions that are spaced apart from each other, corresponding to each of the plurality of connection terminals,
3. The semiconductor according to claim 1, wherein each of the plurality of connection terminals is joined to the second surface of the frame body by each of the plurality of regions of the second metal layer. Package for element storage.
に載置されるとともに前記接続端子に電気的に接続された半導体素子とを具備していることを特徴とする半導体装置。 A package for housing a semiconductor element according to any one of claims 1 to 9, and a semiconductor element mounted on the mounting portion and electrically connected to the connection terminal. A featured semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056408A JP6680589B2 (en) | 2016-03-22 | 2016-03-22 | Package for storing semiconductor element and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016056408A JP6680589B2 (en) | 2016-03-22 | 2016-03-22 | Package for storing semiconductor element and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017174872A true JP2017174872A (en) | 2017-09-28 |
JP6680589B2 JP6680589B2 (en) | 2020-04-15 |
Family
ID=59972138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016056408A Active JP6680589B2 (en) | 2016-03-22 | 2016-03-22 | Package for storing semiconductor element and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6680589B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023053332A1 (en) * | 2021-09-30 | 2023-04-06 | 住友大阪セメント株式会社 | Optical waveguide element, and optical transmission apparatus and optical modulation device using same |
-
2016
- 2016-03-22 JP JP2016056408A patent/JP6680589B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023053332A1 (en) * | 2021-09-30 | 2023-04-06 | 住友大阪セメント株式会社 | Optical waveguide element, and optical transmission apparatus and optical modulation device using same |
Also Published As
Publication number | Publication date |
---|---|
JP6680589B2 (en) | 2020-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140834B2 (en) | Wiring board and electronic device | |
JP6791719B2 (en) | Substrate for mounting electronic components, electronic devices and electronic modules | |
US9883589B2 (en) | Wiring board, and electronic device | |
JP4511376B2 (en) | Connection terminal and electronic component storage package and electronic device using the same | |
JP2012094701A (en) | Package for housing semiconductor element and module including the package | |
JP6680589B2 (en) | Package for storing semiconductor element and semiconductor device | |
WO2013172420A1 (en) | Semiconductor-element-accommodating package, semiconductor device and mounting structure | |
JP6272052B2 (en) | Electronic device mounting substrate and electronic device | |
WO2019208577A1 (en) | Heat dissipation substrate and electronic device | |
JP6166194B2 (en) | Wiring board, electronic device and electronic module | |
JP6680634B2 (en) | Substrate for mounting semiconductor element and semiconductor device | |
JP6258748B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6224473B2 (en) | Wiring board, electronic device and electronic module | |
JP6885706B2 (en) | Substrate for mounting semiconductor elements and semiconductor devices | |
JP2006066648A (en) | Multi-pattern wiring board, electronic component storing package and electronic device | |
JP6162520B2 (en) | Package for housing semiconductor element and mounting structure including the same | |
JP4328197B2 (en) | Electronic component storage package and electronic device | |
JPWO2017082416A1 (en) | Electronic component package | |
JP6698492B2 (en) | Semiconductor package and semiconductor device | |
JP6525855B2 (en) | Semiconductor device package and semiconductor device | |
JP6809813B2 (en) | Semiconductor packages and semiconductor devices | |
JP4070181B2 (en) | Semiconductor element storage package and semiconductor device | |
JP5865783B2 (en) | Electronic component storage container and electronic device | |
JP6022842B2 (en) | Semiconductor element storage package and semiconductor device | |
JP6282959B2 (en) | Multi-cavity wiring board, wiring board and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6680589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |