JP6456073B2

JP6456073B2 - 液晶表示装置

Info

Publication number: JP6456073B2
Application number: JP2014176977A
Authority: JP
Inventors: 鐘雄張
Original assignee: Samsung Display Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2013-09-03
Filing date: 2014-09-01
Publication date: 2019-01-23
Anticipated expiration: 2034-09-01
Also published as: KR20150026544A; CN104423113A; US20150062510A1; KR102105285B1; US9405158B2; CN104423113B; EP2846185A1; JP2015049516A; US10663813B2; US20160342044A1

Description

本発明は、液晶表示装置に関する。

液晶表示装置は、現在最も幅広く用いられているフラットパネル表示装置の一つであり、画素電極や共通電極など電場生成電極（ｆｉｅｌｄｇｅｎｅｒａｔｉｎｇｅｌｅｃｔｒｏｄｅ）が形成されている二枚の表示板と、これらの間に挟持されている液晶層と、を備える。

液晶表示装置は、電場生成電極に電圧を印加して液晶層に電場を生成し、これにより液晶層の液晶分子の配向を決定し、入射光の偏光を制御することにより映像を表示する。液晶表示装置の透過率は、液晶分子の制御が適切に行われるほど高くなる。

一方、液晶表示装置における液晶層に電場を生成する画素電極及び共通電極を、スイッチング素子が形成されている一枚の表示板に配備することがある。このタイプの液晶表示装置の場合、共通電極に印加される共通電圧の信号遅延が発生することがある。このような共通電圧の信号遅延を防ぐために、画素領域に共通電圧を伝達する共通電圧線を形成する場合、液晶表示装置の開口率が低下する。

本発明が解決しようとする課題は、共通電極に印加される信号遅延を低減しながらも液晶表示装置の開口率の低下を防ぐことである。

本発明の一実施形態による液晶表示装置は、行列方向に配置されている複数の画素を含む液晶表示装置であって、第１基板の上に形成され、画素行毎に二つずつ配設される複数のゲート線と、前記第１基板の上に形成され、二つの画素列毎に一つずつ配設される複数のデータ線と、前記第１基板の上に形成され、前記画素の縦の中央部分に沿って延びている共通電圧線と、前記第１基板の上に形成され、絶縁膜を挟んで重なり合う複数の画素電極及び共通電極と、を備え、前記複数のデータ線のうち隣り合う二本の前記データ線の間に配設される二つの前記画素列に配設される二つの画素電極は、前記二本の前記データ線のうちのいずれか一方に同時に接続されている。

前記複数のデータ線は異なる方向に延び、前記画素領域の中央部分において接続される第１部分及び第２部分を備え、前記共通電圧線は、前記複数のデータ線の前記第１部分及び前記第２部分が接続される部分と重なり合っていてもよい。

前記共通電圧線は、前記データ線に沿って延びている第１拡張部及び第２拡張部を備え、前記第１拡張部及び前記第２拡張部は、前記二つの画素電極の間に配設されていてもよい。

前記液晶表示装置は、前記第１基板と対向する第２基板と、前記第２基板の上に形成されている遮光部材と、をさらに備え、前記遮光部材は、前記共通電圧線の前記第１拡張部及び前記第２拡張部と重なり合っていてもよい。

前記二つの画素電極の周縁は、前記共通電圧線の前記第１拡張部及び前記第２拡張部と第１フリンジフィールドを形成し、前記二つの画素電極の前記周縁は、前記共通電極と第２フリンジフィールドを形成し、前記第１フリンジフィールド及び前記第２フリンジフィールドの方向は異なっていてもよい。

前記液晶表示装置は、前記第１基板と対向する第２基板と、前記第２基板の上に形成されている遮光部材と、をさらに備え、前記共通電圧線の前記第１拡張部及び前記第２拡張部は、前記遮光部材と重なり合っていなくてもよい。

前記共通電圧線及び前記共通電極は、前記絶縁膜に形成されているコンタクト孔を介して互いに接続され、前記共通電圧線はコンタクト部を備え、前記コンタクト孔は、前記コンタクト部と重なり合っていてもよい。

前記コンタクト部は、前記二つの画素電極の間に配設されていてもよい。

前記コンタクト部の面積は、前記コンタクト孔の断面積よりも広くてもよい。

前記コンタクト部の面積は、前記コンタクト孔の断面積よりも狭くてもよい。

本発明の実施形態による液晶表示装置によれば、共通電極に印加される信号遅延を低減しながらも液晶表示装置の開口率の低下を防ぐことができる。

本発明の一実施形態による液晶表示装置のブロック図である。本発明の一実施形態による液晶表示装置のある画素に対する等価回路図である。本発明の一実施形態による液晶表示装置の配置図である。図３の液晶表示装置をＩＶ-ＩＶ線に沿った断面図である。図３の液晶表示装置をＶ-Ｖ線に沿った断面図である。本発明の他の一実施形態による液晶表示装置の配置図である。図６の液晶表示装置をＶＩＩ-ＶＩＩ線に沿った断面図である。本発明の他の一実施形態による液晶表示装置の配置図である。図８の液晶表示装置をＩＸ-ＩＸ線に沿った断面図である。本発明の他の一実施形態による液晶表示装置の配置図である。図１０の液晶表示装置をＸＩ-ＸＩ線に沿った断面図である。

次に、本発明に係る液晶表示装置を実施するための形態の具体例を図面を参照しながら説明する。

しかしながら、本発明は、ここで説明する実施形態に何ら限定されるものではなく、他の形態に具体化可能である。むしろ、ここで紹介する実施形態は、開示した内容を徹底した且つ完全たるものにし、且つ、当業者に本発明の思想を十分に伝えるために提供するものである。

図中、層及び領域の厚さは、明確性を図るために誇張されている。なお、層が他の層または基板の「上」にあるとしたとき、それは、他の層または基板の上に直接的に形成されてもよく、あるいは、これらの間に第３の層が挟持されてもよい。明細書全般に亘って同じ参照番号で表示した部分は、同じ構成要素を意味する。

図１は、本発明の一実施形態による液晶表示装置のブロック図であり、図２は、本発明の一実施形態による液晶表示装置のある画素に対する等価回路図である。

図１に示すように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄｃｒｙｓｔａｌｐａｎｅｌａｓｓｅｍｂｌｙ）３００と、ここに接続されたゲート駆動部４００及びデータ駆動部５００と、データ駆動部５００に接続された階調電圧生成部８００と、これらを制御する信号制御部６００と、を備える。

液晶表示板組立体３００は、等価回路から明らかなように、複数の表示信号線Ｇ₁-Ｇ_2n、Ｄ₁-Ｄ_m、Ｃ₁-Ｃ_n、Ｃｖ、Ｌ１、Ｌ２と、ここに接続され、略行列状に配列された複数の画素ＰＸと、を備える。

表示信号線Ｇ₁-Ｇ_2n、Ｄ₁-Ｄ_m、Ｃ₁-Ｃ_n、Ｃｖ、Ｌ１、Ｌ２は、ゲート信号（以下、「走査信号」とも称する。）を送信する複数のゲート線Ｇ₁-Ｇ_2nと、データ信号を送信するデータ線Ｄ₁-Ｄ_mと、共通電圧線Ｃ₁-Ｃ_nと、共通電圧線接続部Ｃｖ及びダミー線Ｌ１、Ｌ２を備える。ゲート線Ｇ₁-Ｇ_2nは略行方向に延び、互いに略平行であり、データ線Ｄ₁-Ｄ_mとダミー線Ｌ１、Ｌ２は略列方向に延び、互いに略平行である。共通電圧線Ｃ₁-Ｃ_nは複数のゲート線Ｇ₁-Ｇ_2nに沿って延び、共通電圧線接続部Ｃｖは複数の共通電圧線Ｃ₁-Ｃ_nを互いに接続し、データ線Ｄ₁-Ｄ_mに沿って延びている。

ダミー線Ｌ１は液晶表示板組立体３００の最左側周縁の近くに、且つ、ダミー線Ｌ２は液晶表示板組立体３００の最右側周縁の近くに略列方向に延び、データ線Ｄ₁-Ｄ_mと略平行である。なお、本実施形態において、左右方向とはゲート線Ｇ₁-Ｇ_2nが延びる方向であり、左側とはゲート線Ｇ₁-Ｇ_2nの始点側の方向であり、右側とはゲート線Ｇ₁-Ｇ_2nの終端側の方向である。例えば、図２において、ダミー線Ｌ１が配置されている側が左側であり、ダミー線Ｌ２が配置されている側が右側である。また、本実施形態において、上下方向とはデータ線Ｄ₁-Ｄ_mが延びる方向であり、上側とはデータ線Ｄ₁-Ｄ_mの始点側の方向であり、下側とはデータ線Ｄ₁-Ｄ_mの終端側の方向である。例えば、図２において、一行目の画素が配置されている側が上側であり、最終行の画素が配置されている側が下側である。

図２に示すように、一対のゲート線Ｇ₁及びＧ₂、一対のＧ₃及びＧ₄等の一対のゲート線は、ある行の画素電極１９１の上下に配置されている。また、データ線Ｄ₁-Ｄ_mは、二つの列の画素電極１９１の間に一つずつ配置されている。すなわち、一対の画素列の間に一本のデータ線Ｄ₁-Ｄ_mが配置されている。これらのゲート線Ｇ₁-Ｇ_2n及びデータ線Ｄ₁-Ｄ_mと画素電極１９１との間の接続についてより詳細に説明する。

画素電極１９１の上側及び下側に接続された複数対のゲート線Ｇ₁-Ｇ_2nは、各画素電極１９１の上側または下側に配置されたスイッチング素子を介して当該画素電極１９１に接続される。

すなわち、奇数番目の画素行において、データ線Ｄ₁-Ｄ_mを中心として左側に配設されたスイッチング素子Ｑは上側に配設されたゲート線Ｇ₁、Ｇ₅、Ｇ₉・・・Ｇ_4n-3（ｎは１以上の整数）に接続され、データ線Ｄ₁-Ｄ_mを中心として右側に配設されたスイッチング素子は下側に配設されたゲート線Ｇ₂、Ｇ₆、Ｇ₁₀・・・Ｇ_4n-2（ｎは１以上の整数）に接続されている。これに対し、偶数番目の画素行における上側ゲート線Ｇ₃、Ｇ₇、Ｇ₁₁・・・Ｇ_4n-1（ｎは１以上の整数）及び下側ゲート線Ｇ₄、Ｇ₈、Ｇ₁₂・・・Ｇ_4n（ｎは１以上の整数）とスイッチング素子Ｑとの間の接続は、奇数番目の画素行とは反対である。すなわち、データ線Ｄ₁-Ｄ_mを中心として右側に配設されたスイッチング素子Ｑは上側に配設されたゲート線Ｇ₃、Ｇ₇、Ｇ₁₁・・・Ｇ_4n-1（ｎは１以上の整数）に接続され、データ線Ｄ₁-Ｄ_mを中心として左側に配設されたスイッチング素子Ｑは下側に配設されたゲート線Ｇ₄、Ｇ₈、Ｇ₁₂に接続されている。

奇数番目の行の画素電極１９１のうちデータ線Ｄ₁-Ｄ_mを中心として左側に配設された画素電極１９１は、スイッチング素子Ｑを介して直ぐ隣りのデータ線Ｄ₁-Ｄ_mに接続される。一方、奇数番目の行の画素電極１９１のうちデータ線Ｄ₁-Ｄ_mを中心として右側に配設された画素電極１９１、はスイッチング素子Ｑを介して次の隣りのデータ線に接続されている。例えば、一行目の画素電極１９１のうちデータ線Ｄ₁を中心として左側に配設された画素電極１９１は、スイッチング素子Ｑを介して直ぐ隣りのデータ線Ｄ₁に接続される。一方、一行目の画素電極１９１のうちデータ線Ｄ₁を中心として右側に配設された画素電極１９１は、スイッチング素子Ｑを介してデータ線Ｄ₁に対して次の隣りのデータ線Ｄ₂に接続される。

偶数番目の行の画素電極１９１のうちデータ線Ｄ₁-Ｄ_mを中心として左側に配設された画素電極１９１は、スイッチング素子Ｑを介して直前のデータ線に接続される。一方、偶数番目の行の画素電極１９１のうちデータ線Ｄ₁-Ｄ_mを中心として右側に配設された画素電極１９１は、スイッチング素子Ｑを介して直ぐ隣りのデータ線に接続されている。例えば、二行目の画素電極１９１のうちデータ線Ｄ₂を中心として左側に配設された画素電極１９１は、スイッチング素子Ｑを介して、データ線Ｄ₂に対して直前のデータ線Ｄ₁に接続される。一方、二行目の行の画素電極１９１のうちデータ線Ｄ₂を中心として右側に配設された画素電極１９１は、スイッチング素子を介して直ぐ隣りのデータ線Ｄ₂に接続されている。

なお、最初の列の偶数番目の行の画素電極１９１は、最初のデータ線Ｄ₁に接続されたダミー線Ｌ１に接続される。一方、最後の列の奇数番目の行の画素電極１９１は最後のデータ線Ｄ_mに接続されたダミー線Ｌ２に接続されている。例えば、一列目の二行目の画素電極１９１のうちデータ線Ｄ₁を中心として左側に配設された画素電極１９１は、スイッチング素子Ｑを介してダミー線Ｌ１に接続される。一方、最後の列の一行目の画素電極１９１のうちデータＤ_mを中心として右側に配設された画素電極１９１は、スイッチング素子Ｑを介してダミー線Ｌ２に接続される。

上述したように、各画素に形成されたスイッチング素子は、接続されたデータ線Ｄ₁-Ｄ_mやダミー線Ｌ１、Ｌ２にさらに簡単に接続可能なように、すなわち、接続長さをできる限り短くする個所に形成される。このため、図２に示す配置において、スイッチング素子Ｑの位置は各画素行毎に変わる。

すなわち、奇数番目の行に配設された画素対のうちデータ線Ｄ₁-Ｄ_mの左側に配設された画素には右上段部にスイッチング素子Ｑが形成され、データ線Ｄ₁-Ｄ_mの右側に配設された画素には右下段部にスイッチング素子が形成されている。例えば、一行目の画素対のうちデータ線Ｄ₁を中心として左側に配設された画素には、データ線Ｄ₁に隣接する右上段部にスイッチング素子Ｑが形成され、データ線Ｄ₁を中心として右側に配設された画素には、右下段部にスイッチング素子Ｑが形成されている。

これに対し、偶数番目の行に配設された画素のスイッチング素子Ｑの形成位置は、隣り合う画素行の形成位置とは全く反対である。すなわち、偶数番目の行に配設された画素対のうちデータ線Ｄ₁-Ｄ_mの左側に配設された画素には左下段部にスイッチング素子Ｑが形成され、データ線Ｄ₁-Ｄ_mの右側に配設された画素には左上段部にスイッチング素子Ｑが形成されている。例えば、二行目の画素対のうちデータ線Ｄ₁の左側に配設された画素には左下段部にスイッチング素子Ｑが形成され、データ線Ｄ₁の右側に配設された画素には左上段部にスイッチング素子Ｑが形成されている。

図２に示す画素電極１９１とデータ線Ｄ₁-Ｄ_mとの間の接続をまとめると、各画素行において、隣り合う二本のデータ線の間に配設された二つの画素のスイッチング素子Ｑは同じデータ線に接続されている。すなわち、奇数番目の画素行において二本のデータ線の間に形成された二つの画素のスイッチング素子Ｑは右側に配設されたデータ線に接続され、偶数番目の画素行において二本のデータ線の間に形成された二つの画素のスイッチング素子Ｑは左側に配設されたデータ線に接続されている。例えば、一行目の画素行において二本のデータ線Ｄ₁とＤ₂との間に形成された二つの画素のスイッチング素子Ｑは、右側に配設されたデータ線Ｄ₂に接続される。一方、一行目の画素行において二本のデータ線Ｄ₁とＤ₂との間に形成された二つの画素のスイッチング素子Ｑは左側に配設されたデータ線Ｄ₁に接続されている。

図２に示す配置は単なる一例に過ぎず、奇数番目の行及び偶数番目の行の画素電極１９１と、データ線Ｄ₁-Ｄ_m及びゲート線Ｇ₁-Ｇ_2n間の接続は互いに逆の関係にあってもよく、また、他の接続関係を有していてもよい。例えば一例であるが、奇数番目の画素行において二本のデータ線の間に形成された二つの画素のスイッチング素子Ｑは左側に配設されたデータ線に接続され、偶数番目の画素行において二本のデータ線の間に形成された二つの画素のスイッチング素子Ｑは右側に配設されたデータ線に接続されていてもよい。

このような画素電極１９１と、データ線Ｄ₁-Ｄ_m及びゲート線Ｇ₁-Ｇ_2n間の接続関係によれば、データ線Ｄ₁-Ｄ_mに印加されるデータ信号はカラム反転（ｃｏｌｕｍｎｉｎｖｅｒｓｉｏｎ）をなすが、隣り合う画素行はドット反転（ｄｏｔｉｎｖｅｒｓｉｏｎ）をなす。

共通電圧線Ｃ₁-Ｃ_nは各画素行毎に形成され、共通電圧線接続部Ｃｖにより互いに接続されて、外部から共通電圧が印加される。

以下、図１及び図２に示す液晶表示装置の構造について図３から図５に基づいて詳細に説明する。

図３は、本発明の一実施形態による液晶表示装置の配置図であり、図４は、図３の液晶表示装置をＩＶ-ＩＶ線に沿った断面図であり、図５は、図３の液晶表示装置をＶ-Ｖ線に沿った断面図である。

図３から図５を参照すると、本発明の一実施形態による液晶表示装置は、下部表示板１００及び上部表示板２００と、二枚の表示板１００、２００の間に挟持されている液晶層３と、を備える。

まず、下部表示板１００について詳細に説明する。

透明ガラス製などの第１基板１１０の上に複数のゲート線（ｇａｔｅｌｉｎｅ）１２１ａ、１２１ｂ及び複数の共通電圧線（ｃｏｍｍｏｎｖｏｌｔａｇｅｌｉｎｅ）１３１が形成されている。

ゲート線１２１ａ、１２１ｂは、図３中の主として横方向に延び、ゲート線１２１ａ、１２１ｂの一部は平面上に沿って下または上に突き出てゲート電極１２４ａ、１２４ｂをなす。二本のゲート線１２１ａ、１２１ｂは互いに隣り合って対をなす。全画素領域の最上の（一番目の）ゲート線１２１ｂ及び最下の（最終の）ゲート線１２１ａは対をなしていなくてもよい。

ゲート線１２１ａ、１２１ｂは、それぞれ拡張部１２５ａ、１２５ｂを備える。拡張部１２５ａは、図３に示すようにゲート線１２１ａから平面上に沿って下に突出している。拡張部１２５ｂは、図３に示すようにゲート線１２１ｂから平面上に沿って上に突出している。

各共通電圧線１３１は対をなすゲート線１２１ａ、１２１ｂの間において、ゲート線１２１ａ、１２１ｂに沿って延び、画素領域の概ね中央部分に配設される。

共通電圧線１３１は、第１拡張部１３２ａ及び第２拡張部１３２ｂを備える。第１拡張部１３２ａ及び第２拡張部１３２ｂは、隣り合う二本のデータ線１７１の間に配設されて、データ線１７１に沿って延びる。第１拡張部１３２ａは、図３に示すように共通電圧線１３１から平面上に沿って上に延びている。第２拡張部１３２ｂは、図３に示すように共通電圧線１３１から平面上に沿って下に延びている。

ゲート線１２１ａ、１２１ｂ及び共通電圧線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系の金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）などから作製される。しかしながら、ゲート線１２１ａ、１２１ｂ及び共通電圧線１３１は物理的な性質が異なる二つの膜、すなわち、下部膜（図示せず）及びその上の上部膜（図示せず）を備えていてもよい。上部膜は、ゲート線１２１ａ、１２１ｂ及び共通電圧線１３１の信号遅延や電圧降下が低減できるように低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）や銀合金など銀系の金属、銅（Ｃｕ）や銅合金など銅系の金属から作製されてもよい。これとは異なり、下部膜は、他の物質、特に、ＩＴＯ（ｉｎｄｉｕｍｔｉｎｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍｚｉｎｃｏｘｉｄｅ）との接触特性に優れた物質、例えば、クロム、モリブデン（Ｍｏ）、モリブデン合金、タンタル（Ｔａ）またはチタン（Ｔｉ）などから作製されてもよい。下部膜と上部膜との組み合わせの好適な例としては、クロム／アルミニウム-ネオジム（Ｎｄ）合金が挙げられる。

ゲート線１２１ａ、１２１ｂ及び共通電圧線１３１の上には窒化ケイ素（ＳｉＮ_x）などからなるゲート絶縁膜（ｇａｔｅｉｎｓｕｌａｔｉｎｇｌａｙｅｒ）１４０が形成されている。

ゲート絶縁膜１４０の上には、水素化非晶質ケイ素（ｈｙｄｒｏｇｅｎａｔｅｄａｍｏｒｐｈｏｕｓｓｉｌｉｃｏｎ）（非晶質ケイ素は、ａ-Ｓｉとも略称する。）または多結晶ケイ素などからなる複数の半導体１５４ａ、１５４ｂが形成されている。

半導体１５４ａ、１５４ｂの上にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質ケイ素などの物質から作製される複数の島状オーミックコンタクト部材（ｏｈｍｉｃｃｏｎｔａｃｔ）１６３ａ、１６３ｂ、１６５ａ、１６５ｂが形成されている。オーミックコンタクト部材１６３ａ／１６３ｂとオーミックコンタクト部材１６５ａ／１６５ｂは対をなして半導体１５４ａ／１５４ｂの上に配設される。

オーミックコンタクト部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂ及びゲート絶縁膜１４０の上にはそれぞれ複数のデータ線（ｄａｔａｌｉｎｅ）１７１及び複数のドレイン電極（ｄｒａｉｎｅｌｅｃｔｒｏｄｅ）１７５ａ、１７５ｂを備えるデータ導電体が形成されている。

データ線１７１は、他の層または外部駆動回路との接続のための広い端部（図示せず）を備える。データ線１７１はデータ信号を送信し、図３において主として縦方向に延びてゲート線１２１ａ、１２１ｂと交差する。

このとき、データ線１７１は液晶表示装置の最大の透過率を得るために折曲状の第１折曲部を有していてもよく、折曲部は画素領域の中間領域において互いに接続されて、平面視においてＶ字状を呈していてもよい。画素領域の中間領域には、第１折曲部と所定の角度をなすように折り曲がる第２折曲部１７４がさらに配設されていてもよい。

データ線１７１は異なる方向に延びる第１部分１７１ａ及び第２部分１７１ｂを備え、第１部分１７１ａ及び第２部分１７１ｂは画素領域の中間領域において互いに接続されてＶ字状を呈する。第１部分１７１ａ及び第２部分１７１ｂは、共通電圧線１３１を中心として概ね線対称に配置されている。

上述した共通電圧線１３１は、データ線１７１の第１部分１７１ａ及び第２部分１７１ｂが互いに接続される部分と重なり合う個所に形成されている。

データ線１７１の第１部分１７１ａ及び第２部分１７１ｂが互いに接続される部分は、画素領域のうち液晶表示装置の輝度が最も小さな部分である。したがって、共通電圧線１３１の形成による液晶表示装置の開口率の低下が抑制できる。

データ線１７１は、ソース電極１７３ａ、１７３ｂを備える。ドレイン電極１７５ａ、１７５ｂは、後述する画素電極１９１との接続のための拡張部を備え、ドレイン電極１７５ａ、１７５ｂの一方の先端はソース電極１７３ａ、１７３ｂと対向し、ドレイン電極１７５ａ、１７５ｂの他方の先端はゲート線１２１ａ、１２１ｂの拡張部１２５ａ、１２５ｂと重なり合う。

ドレイン電極１７５ａ、１７５ｂの一方の先端はゲート線１２１ａ、１２１ｂの拡張部１２５ａ、１２５ｂと重なり合うが、特に、データ線１７１から遠い側の周縁部分と重なり合う。こうすれば、データ線用感光膜を露光するためのマスクが正確な位置に整列されずにデータ線パターンが左側または右側に移動することにより、ドレイン電極１７５ａ、１７５ｂが左側または右側に移動してもドレイン電極１７５ａ、１７５ｂがゲート電極１２４ａ、１２４ｂ及びゲート線１２１ａ、１２１ｂの拡張部１２５ａ、１２５ｂと重なり合う面積は一定に保たれる。したがって、ゲート導電体とデータ導電体との重合による寄生キャパシタの容量は一定に保たれる。つまり、例えば、マスクの位置ずれによりデータ線パターンが左側に移動した場合には、ドレイン電極１７５ｂと、ゲート線１２１ｂの拡張部１２５ｂとの重なり合う面積は小さくなるが、一方でドレイン電極１７５ｂと、ゲート電極１２４ｂとの重なり合う面積は大きくなる。よって、重なり合う面積が相殺され、マスクの移動による重なり合う面積が概ね一定に保たれる。同様に、マスクの位置ずれによりデータ線パターンが左側に移動した場合には、ドレイン電極１７５ａと、ゲート線１２１ａの拡張部１２５ａとの重なり合う面積は大きくなるが、一方でドレイン電極１７５ａと、ゲート電極１２４ａとの重なり合う面積は小さくなる。よって、重なり合う面積が相殺され、マスクの移動による重なり合う面積が概ね一定に保たれる。

ゲート電極１２４ａ／１２４ｂと、ソース電極１７３ａ／１７３ｂ及びドレイン電極１７５ａ／１７５ｂは半導体１５４ａ／１５４ｂと共に薄膜トランジスタ（ｔｈｉｎ-ｆｉｌｍ-ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャンネル（ｃｈａｎｎｅｌ）はソース電極１７３ａ／１７３ｂとドレイン電極１７５ａ／１７５ｂとの間の半導体１５４ａ／１５４ｂに形成される。

各ドレイン電極１７５ａ、１７５ｂの真上には画素電極１９１が形成されている。画素電極１９１は面状（ｐｌａｎａｒｓｈａｐｅ）、すなわち、板状を呈し、一つの画素領域に配置される。

データ導電体１７１、１７３ａ、１７３ｂ、１７５ａ、１７５ｂ、ゲート絶縁膜１４０、半導体１５４ａ、１５４ｂの露出された部分及び画素電極１９１の上には保護膜１８０が形成されている。しかしながら、本発明の他の実施形態による液晶表示装置においては、画素電極１９１とデータ線１７１との間に保護膜１８０が配置され、画素電極１９１は保護膜１８０に形成されたコンタクト孔（図示せず）を介してドレイン電極１７５ａ、１７５ｂと接続されてもよい。

保護膜１８０には共通電圧線１３１を露出させるコンタクト孔１８３が形成されている。

保護膜１８０の上には共通電極２７０が形成されている。

共通電極２７０は複数の切欠部７１を有し、複数の切欠部７１により限定される複数の枝電極２７１を備える。

共通電極２７０は、横接続部２７２と、第１縦接続部２７３ａ及び第２縦接続部２７３ｂを備え、横接続部２７２及び縦接続部２７３ａ、２７３ｂを介して隣り合う画素に配設される共通電極２７０が互いに接続されている。

共通電極２７０の横接続部２７２はゲート線１２１ａ、１２１ｂの上に配設され、共通電極２７０の第１縦接続部２７３ａはデータ線１７１の上に配設され、第２縦接続部２７３ｂは隣り合う二つの画素電極１９１の間に配設される。

共通電極２７０の第２縦接続部２７３ｂは保護膜１８０に形成されているコンタクト孔１８３を介して共通電圧線１３１と接続される。

共通電極２７０は、スイッチング素子をなす薄膜トランジスタと重なり合う個所に形成されている開口部２７４を有する。

共通電極２７０の切欠部７１及び枝電極２７１はデータ線１７１と並設されている。

図示はしないが、共通電極２７０及び保護膜１８０の上には配向膜が塗布され、配向膜は水平配向膜であってもよく、所定の方向にラビングされている。しかしながら、本発明の他の一実施形態による液晶表示装置によれば、配向膜は光反応物質を含み、光配向されてもよい。

以下、上部表示板２００について説明する。

第２基板２１０の上に遮光部材２２０が形成されている。また、第２基板２１０の上には複数のカラーフィルタ２３０が形成されている。カラーフィルタ２３０は下部表示板１００の上に配置されてもよく、この場合、遮光部材２２０もまた下部表示板１００に配置されてもよい。

カラーフィルタ２３０及び遮光部材２２０の上にはオーバーコート２５０が形成されている。オーバーコート２５０は省略してもよい。

オーバーコート２５０の上には配向膜が配置されていてもよい。

液晶層３は、正の誘電率異方性または負の誘電率異方性を有する液晶物質を含む。液晶層３の液晶分子はその長軸方向が表示板１００、２００に平行に配列され、配向膜のラビング方向にプレチルトを有するように配置されていてもよい。

本発明の実施形態による液晶表示装置は画素電極１９１が各画素領域の全般にわたって形成されている面状を呈し、共通電極２７０が複数の枝電極２７１を有するが、本発明の他の一実施形態による液晶表示装置によれば、共通電極２７０が各画素領域の全般にわたって形成されている面状を呈し、画素電極が切欠部により限定される複数の枝電極を有していてもよい。

図３及び図５を参照すると、共通電圧線１３１と共通電極２７０との間の接続のためのコンタクト孔１８３は隣り合う二本のデータ線１７１の間に配設され、隣り合う二つの画素電極１９１の間に配設される。

これにより、共通電圧線１３１と共通電極２７０との間の接続のためのコンタクト孔１８３による開口率の低下が抑制できる。

本発明の実施形態による液晶表示装置によれば、共通電圧線１３１の第１拡張部１３２ａ及び第２拡張部１３２ｂは隣り合う二本のデータ線１７１の間に配設され、隣り合う二つの画素電極１９１に配設される。このため、隣り合う二つの画素電極１９１において発生し得る光漏れを防ぐことができ、これにより、隣り合う二つの画素電極１９１の間に形成されている遮光部材２２０の幅を狭めることができる。一般に、上部表示板２００に形成される遮光部材２２０と下部表示板１００に形成される画素電極１９１との誤整列による光漏れを防ぐために、遮光部材２２０の幅を誤整列誤差に見合う分だけ広く形成する。しかしながら、本発明の実施形態による液晶表示装置によれば、下部表示板１００の上に共通電圧線１３１の拡張部１３２ａ、１３２ｂを形成するが、隣り合う二本のデータ線１７１の間に形成されている二つの画素電極１９１の間に配設されるように形成して、隣り合う画素電極１９１の間において発生し得る光漏れを防ぐことにより、上部表示板２００に形成される遮光部材２２０の幅を狭めても、隣り合う二つの画素電極１９１の間の光漏れを防ぐことができる。これにより、液晶表示装置の開口率が高くなる。

したがって、液晶表示装置の共通電極２７０に印加される共通電圧の信号遅延を防ぎながらも、液晶表示装置の開口率の低下を防ぐことができる。

共通電圧線１３１及び共通電極２７０には同じ大きさの共通電圧が印加される。

このため、隣り合う二本のデータ線１７１の間に配設される隣り合う二つの画素電極１９１の周縁と画素電極１９１の下に配設される共通電圧線１３１との間に形成される第１フリンジフィールドと、隣り合う二本のデータ線１７１の間に配設される隣り合う二つの画素電極１９１の周縁と画素電極１９１の上に配設される共通電極２７０との間に形成される第２フリンジフィールドは、互いに大きさが同じであり、且つ、方向は反対である。したがって、第１フリンジフィールド及び第２フリンジフィールドは互いに打ち消される。

隣り合う二つの画素電極１９１の間に配設される液晶分子にフリンジフィールドが加えられると、隣り合う二つの画素が表示する色の間に混色が発生することがある。このため、通常の液晶表示装置の場合、混色を防ぐために隣り合う二つの画素電極１９１の間の間隔を広く形成する。

しかしながら、本発明の実施形態による液晶表示装置によれば、隣り合う二つの画素電極１９１の周縁の間に共通電圧線１３１の拡張部１３２ａ、１３２ｂを形成して、画素電極１９１と共通電圧線１３１との間のフリンジフィールドと、画素電極１９１と共通電極２７０との間のフリンジフィールドを互いに打ち消すことにより、隣り合う二つの画素電極１９１の間の間隔を狭めても隣り合う二つの画素が表示する色間の混色を防ぐことができる。このように、隣り合う二つの画素電極１９１の間の間隔を狭めることができて、液晶表示装置の開口率が高くなる。

以下、図６及び図７に基づき、本発明の他の一実施形態による液晶表示装置について説明する。図６は、本発明の他の一実施形態による液晶表示装置の配置図であり、図７は、図６の液晶表示装置をＶＩＩ-ＶＩＩ線に沿った断面図である。

図６及び図７を参照すると、本発明の実施形態による液晶表示装置は、図３から図５に基づいて説明した実施形態による液晶表示装置とほとんど同様である。なお、同じ構成要素についての具体的な説明は省略する。

しかしながら、本発明の実施形態による液晶表示装置は、図３から図５に基づいて説明した実施形態による液晶表示装置とは異なり、共通電圧線１３１は、コンタクト孔１８３が形成される個所に形成されている第１コンタクト部１３３を備える。

第１コンタクト部１３３は液晶表示装置の隣り合う二つの画素電極１９１の間に形成されているため、液晶表示装置の開口率の低下なしに共通電圧線１３１と共通電極２７０を互いに接続することができる。

第１コンタクト部１３３の面積はコンタクト孔１８３の面積よりも広いため、コンタクト孔１８３が形成されるときに誤整列が発生しても、コンタクト孔１８３は第１コンタクト部１３３の上に形成可能である。したがって、コンタクト孔１８３を形成するときに誤整列が発生しても、コンタクト孔１８３を介して共通電圧線１３１と共通電極２７０が安定して接続される。

図３から図５に基づいて上述した実施形態による液晶表示装置のあらゆる特徴は本発明の実施形態による液晶表示装置にいずれも適用可能である。

以下、図８及び図９に基づき、本発明の他の一実施形態による液晶表示装置について説明する。図８は、本発明の他の一実施形態による液晶表示装置の配置図であり、図９は、図８の液晶表示装置をＩＸ-ＩＸ線に沿った断面図である。

図８及び図９を参照すると、本発明の実施形態による液晶表示装置は、図３から図５に基づいて説明した実施形態による液晶表示装置とほとんど同様である。なお、同じ構成要素についての具体的な説明は省略する。

しかしながら、本発明の実施形態による液晶表示装置は、図３から図５に基づいて説明した実施形態による液晶表示装置とは異なり、共通電圧線１３１は、第１拡張部１３２ａ及び第２拡張部１３２ｂよりも広い第３拡張部１３４ａ及び第４拡張部１３４ｂを備える。

このように、共通電圧線１３１は、広い第３拡張部１３４ａ及び第４拡張部１３４ｂを備えることにより、隣り合う二つの画素電極１９１において発生し得る光漏れを十分に防ぐことができる。図９を参照すると、本発明の実施形態による液晶表示装置によれば、上部表示板２００に遮光部材２２０を形成しなくて、隣り合う画素電極１９１の間において発生し得る光漏れを防ぐことができる。したがって、隣り合う画素電極１９１の間に遮光部材２２０を形成しないことにより、液晶表示装置の開口率が高くなる。

本発明の実施形態による液晶表示装置によれば、隣り合う二つの画素電極の周縁の間に共通電圧線の拡張部を形成して、画素電極と共通電圧線との間のフリンジフィールドと、画素電極と共通電極との間のフリンジフィールドを互いに打ち消すことにより、隣り合う二つの画素電極の間の間隔を狭めても隣り合う二つの画素が表示する色間の混色を防ぐことができる。このように、隣り合う二つの画素電極の間の間隔を狭めることができて、液晶表示装置の開口率が高くなる。

以下、図１０及び図１１に基づき、本発明の他の一実施形態による液晶表示装置について説明する。図１０は、本発明の他の一実施形態による液晶表示装置の配置図であり、図１１は、図１０の液晶表示装置をＸＩ-ＸＩ線に沿った断面図である。

図１０及び図１１を参照すると、本発明の実施形態による液晶表示装置は、図３から図５に基づいて説明した実施形態による液晶表示装置とほとんど同様である。なお、同じ構成要素についての具体的な説明は省略する。

しかしながら、本発明の実施形態による液晶表示装置は、図３から図５に基づいて説明した実施形態による液晶表示装置とは異なり、共通電圧線１３１は、コンタクト孔１８３が形成される個所に形成されている第２コンタクト部１３５を備える。

第２コンタクト部１３５は、液晶表示装置の隣り合う二つの画素電極１９１の間に形成されているため、液晶表示装置の開口率の低下なしに共通電圧線１３１と共通電極２７０を互いに接続することができる。

第２コンタクト部１３５の面積はコンタクト孔１８３の面積よりも狭い。コンタクト孔１８３よりも第２コンタクト部１３５の面積を狭く形成することにより、コンタクト孔１８３による開口率の低下を防ぐことができる。

以上、本発明の好適な実施形態について詳述したが、本発明の権利範囲はこれに何ら限定されるものではなく、次の特許請求の範囲において定義している本発明の基本概念を用いた当業者の種々の変形及び改良形態もまた本発明の権利範囲に属するものである。

１１０、２１０:絶縁基板
３:液晶層
１２１ａ、１２１ｂ:ゲート線
１２４ａ、１２４ｂ:ゲート電極
１３１:共通電圧線
１４０:ゲート絶縁膜
１５４ａ、１５４ｂ:半導体
１６３ａ、１６３ｂ、１６５ａ、１６５ｂ:オーミックコンタクト部材
１７１:データ線
１７３ａ、１７３ｂ:ソース電極
１７５ａ、１７５ｂ:ドレイン電極
１８０:保護膜
１９１:画素電極
２７０:共通電極

Claims

行列方向に配置されている複数の画素を含む液晶表示装置であって、
第１基板の上に形成され、画素行毎に二つずつ配設される複数のゲート線と、
前記第１基板の上に形成され、二つの画素列毎に一つずつ配設される複数のデータ線と、
前記第１基板の上に形成され、前記データ線に沿った方向における前記各画素列の中央部分に沿って延びている共通電圧線と、
前記第１基板の上に形成され、絶縁膜を挟んで重なり合う複数の画素電極及び共通電極と、
を備え、
前記複数のデータ線のうち隣り合う二本の前記データ線の間に配設される二つの前記画素列に配設されるとともに、同一の画素行中に配設される一対をなす二つの画素電極は、両者ともに、前記二本の前記データ線のうちのいずれか一方に接続され、
前記共通電圧線は、前記データ線に沿って延びている第１拡張部及び第２拡張部を備え、
前記第１拡張部及び前記第２拡張部は、前記一対をなす二つの画素電極の間に配設され、
前記一対をなす二つの画素電極の周縁は、前記共通電圧線の前記第１拡張部及び前記第２拡張部と第１フリンジフィールドを形成し、
前記一対をなす二つの画素電極の前記周縁は、前記共通電極と第２フリンジフィールドを形成し、
前記第１フリンジフィールド及び前記第２フリンジフィールドの方向は互いに異なることを特徴とする液晶表示装置。
前記共通電極は、画素ごとに、前記データ線に沿った方向に延びる複数の切欠部を有し、
前記共通電圧線及び前記共通電極は、前記絶縁膜に形成されているコンタクト孔を介して互いに接続されており、
前記第１拡張部及び前記第２拡張部における、前記一対をなす一方の画素電極の周縁に沿って延びる縁は、これに対応する前記切欠部の一つの縁に沿って近接して延びていることを特徴とする請求項１に記載の液晶表示装置。
前記コンタクト孔は、前記第１拡張部及び前記第２拡張部の根元部に重なるように配置されていることを特徴とする請求項２に記載の液晶表示装置。
前記一対をなす二つの画素電極にそれぞれ接続する薄膜トランジスタは、前記第１拡張部及び前記第２拡張部と、前記データ線に沿った方向に整列されて配置されることをを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
前記第１拡張部及び前記第２拡張部は、それぞれ、対応する薄膜トランジスタの近傍にまで延びていることを特徴とする請求項４に記載の液晶表示装置。
前記複数のデータ線は異なる方向に延び、前記画素領域の中央部分において接続される第１部分及び第２部分を備え、
前記共通電圧線は、前記複数のデータ線の前記第１部分及び前記第２部分が接続される部分と重なり合うことを特徴とする請求項１〜５のいずれかに記載の液晶表示装置。
前記第１基板と対向する第２基板と、
前記第２基板の上に形成されている遮光部材と、
をさらに備え、
前記遮光部材は、前記共通電圧線の前記第１拡張部及び前記第２拡張部と重なり合うことを特徴とする請求項１〜６のいずれかに記載の液晶表示装置。
前記第１基板と対向する第２基板と、
前記第２基板の上に形成されている遮光部材と、
をさらに備え、
前記共通電圧線の前記第１拡張部及び前記第２拡張部は、前記遮光部材と重なり合っていないことを特徴とする請求項１〜６のいずれかに記載の液晶表示装置。