JP6445179B2 - 電圧コンパレータを備えたパワーアップシステム - Google Patents
電圧コンパレータを備えたパワーアップシステム Download PDFInfo
- Publication number
- JP6445179B2 JP6445179B2 JP2017544707A JP2017544707A JP6445179B2 JP 6445179 B2 JP6445179 B2 JP 6445179B2 JP 2017544707 A JP2017544707 A JP 2017544707A JP 2017544707 A JP2017544707 A JP 2017544707A JP 6445179 B2 JP6445179 B2 JP 6445179B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supply rail
- time period
- counter
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012790 confirmation Methods 0.000 claims description 88
- 230000004044 response Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 230000000977 initiatory effect Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
パワーアップシステムであって、
第1の供給レールの電圧を第2の供給レールの電圧と比較することと、前記比較に基づいて出力信号を出力することとを行うように構成された電圧コンパレータと、
前記電圧コンパレータの前記出力信号に基づいて、前記第1の供給レールの前記電圧が少なくとも所定の時間期間の間前記第2の供給レールの前記電圧の所定の量内であるかどうかを決定することと、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるとの決定に応じて、前記第1の供給レールと前記第2の供給レールとの間に結合された複数のスイッチの切替えを開始することとを行うように構成されたコントローラと
を備えるシステム。
[C2]
前記第1の供給レールは、内部供給レールであり、前記第2の供給レールは、外部供給レールである、C1に記載のシステム。
[C3]
前記電圧コンパレータの前記出力信号は、前記第1の供給レールの前記電圧が、前記第2の供給レールの前記電圧の前記所定の量内であるときに第1の論理状態を有し、前記コントローラは、前記電圧コンパレータの前記出力信号が少なくとも前記所定の時間期間の間前記第1の論理状態に留まるとき、前記複数のスイッチの切替えを開始するように構成される、C1に記載のシステム。
[C4]
カウンタを更に備え、ここにおいて、前記コントローラは、前記電圧コンパレータの前記出力信号が第2の論理状態から前記第1の論理状態に変化することに応答して前記カウンタを起動することと、前記電圧コンパレータの前記出力信号が前記第1の論理状態から前記第2の論理状態に変化することに応答して前記カウンタをリセットすることと、前記カウンタのカウント値が、前記所定の時間期間に対応する所定のカウント値に達するとき、前記複数のスイッチの切替えを開始することとを行うように構成される、C3に記載のシステム。
[C5]
前記電圧コンパレータは、
第1の電圧制御型発振器と、ここにおいて、前記第1の電圧制御型発振器の出力信号の周波数は、前記第1の供給レールの前記電圧によって制御される、
第2の電圧制御型発振器と、ここにおいて、前記第2の電圧制御型発振器の出力信号の周波数は、前記第2の供給レールの前記電圧によって制御される、
第1のカウント値を取得するために、前記第1の電圧制御型発振器の前記出力信号の周期の数をカウントするように構成された第1のカウンタと、
第2のカウント値を取得するために、前記第2の電圧制御型発振器の前記出力信号の周期の数をカウントするように構成された第2のカウンタと、
前記第1のカウント値と前記第2のカウント値との間の差分に基づいて、前記電圧コンパレータの前記出力信号を生成するように構成された比較回路と
を備える、C1に記載のシステム。
[C6]
前記比較回路は、前記差分を閾値と比較することと、前記差分と前記閾値との前記比較に基づいて、前記電圧コンパレータの前記出力信号を生成することとを行うように構成される、C5に記載のシステム。
[C7]
前記第1のカウンタと前記比較回路との間に結合された第1の同期レジスタと、
前記第2のカウンタと前記比較回路との間に結合された第2の同期レジスタと、ここにおいて、前記第1の同期レジスタ及び前記第2の同期レジスタは、前記第1のカウント値及び前記第2のカウント値をそれぞれ前記比較回路に同期的に出力するように構成される、
を更に備える、C5に記載のシステム。
[C8]
第1の時間期間の間、前記第1のカウンタをイネーブルにすることと、前記第1の時間期間に続く第2の時間期間の間、前記第1のカウンタをディセーブルにすることとを行うように構成されたカウンタ制御回路を更に備え、ここにおいて、前記第1のカウンタは、前記第1の時間期間中、前記第1の電圧コントローラ発振器の前記出力信号の前記周期の数をカウントし、前記第1の同期レジスタは、前記第2の時間期間中、前記第1のカウンタから前記第1のカウント値を読み出すように構成される、C7に記載のシステム。
[C9]
前記電圧コンパレータは、
第1の減少された電圧を取得するために前記第1の供給レールの前記電圧を減少することと、第2の減少された電圧を取得するために前記第2の供給レールの前記電圧を減少することとを行うように構成された分圧器と、
前記第1の減少された電圧を前記第2の減少された電圧と比較することと、前記第1の減少された電圧と前記第2の減少された電圧との前記比較に基づいて前記出力信号を生成することとを行うように構成された比較増幅器と
を備える、C1に記載のシステム。
[C10]
前記分圧器は、前記第1の供給レールの前記電圧よりも大きい量ぶん、前記第2の供給レールの前記電圧を減少するように構成される、C9に記載のシステム。
[C11]
前記コントローラは、パワーシーケンサに確認信号を出力することで前記複数のスイッチの切替えを開始するように構成され、前記確認信号は、前記複数のスイッチをオンに切り替えることを前記パワーシーケンサに行わせる、C1に記載のシステム。
[C12]
前記コントローラは、パワーアップの開始を示す、前記パワーシーケンサからの信号を検出することと、前記パワーシーケンサからの前記信号に応答して、前記電圧コンパレータをイネーブルにすることとを行うように構成される、C11に記載のシステム。
[C13]
パワーアップのための方法であって、
第1の供給レールの電圧を第2の供給レールの電圧と比較することと、
前記比較に基づいて、前記第1の供給レールの前記電圧が少なくとも所定の時間期間の間前記第2の供給レールの前記電圧の所定の量内であるかどうかを決定することと、
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるとの決定に応じて、前記第1の供給レールと前記第2の供給レールとの間に結合された複数のスイッチの切替えを開始することと
を備える方法。
[C14]
前記第1の供給レールは、内部供給レールであり、前記第2の供給レールは、外部供給レールである、C13に記載の方法。
[C15]
前記第1の供給レールの前記電圧が、前記第2の供給レールの前記電圧の前記所定の量内に留まっている間、カウンタを用いてカウントすること
を更に備え、
ここにおいて、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを決定することは、前記カウンタのカウント値が、前記所定の時間期間に対応するカウント値に達するとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定することを備える、
C13に記載の方法。
[C16]
前記第1の供給レールの前記電圧を前記第2の供給レールの前記電圧と比較することは、
前記第1の供給レールの前記電圧によって制御される第1の電圧制御型発振器を使用して、前記第1の供給レールの前記電圧を第1の周波数へと変換することと、
前記第2の供給レールの前記電圧によって制御される第2の電圧制御型発振器を使用して、前記第2の供給レールの前記電圧を第2の周波数へと変換することと、
第1のカウンタを使用して、前記第1の周波数を第1のカウント値へと変換することと、
第2のカウンタを使用して、前記第2の周波数を第2のカウント値へと変換することと、
前記第1のカウント値と前記第2のカウント値との間のカウント差分を決定することと、
前記差分を閾値と比較することと
を備える、C13に記載の方法。
[C17]
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを決定することは、前記カウント差分が少なくとも前記所定の時間期間の間閾値を下回るとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定することを備える、
C16に記載の方法。
[C18]
パワーアップのための装置であって、
第1の供給レールの電圧を第2の供給レールの電圧と比較するための手段と、
前記比較に基づいて、前記第1の供給レールの前記電圧が少なくとも所定の時間期間の間前記第2の供給レールの前記電圧の所定の量内であるかどうかを決定するための手段と、
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるとの決定に応じて、前記第1の供給レールと前記第2の供給レールとの間に結合された複数のスイッチの切替えを開始するための手段と
を備える装置。
[C19]
前記第1の供給レールは、内部供給レールであり、前記第2の供給レールは、外部供給レールである、C18に記載の装置。
[C20]
前記第1の供給レールの前記電圧が、前記第2の供給レールの前記電圧の前記所定の量内に留まっている、カウントするための手段
を更に備え、
ここにおいて、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを前記決定するための手段は、前記カウントするための手段のカウント値が、前記所定の時間期間に対応するカウント値に達するとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定するための手段を備える、
C18に記載の装置。
[C21]
前記第1の供給レールの前記電圧を前記第2の供給レールの前記電圧と前記比較するための手段は、
前記第1の供給レールの前記電圧を第1の周波数へと変換するための手段と、
前記第2の供給レールの前記電圧を第2の周波数へと変換するための手段と、
前記第1の周波数を第1のカウント値へと変換するための手段と、
前記第2の周波数を第2のカウント値へと変換するための手段と、
前記第1のカウント値と前記第2のカウント値との間のカウント差分を決定するための手段と、
前記差分を閾値と比較するための手段と
を備える、C18に記載の装置。
[C22]
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを前記決定するための手段は、前記カウント差分が少なくとも前記所定の時間期間の間前記閾値を下回るとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定するための手段を備える、
C21に記載の装置。
Claims (17)
- パワーアップシステムであって、
第1の供給レールの電圧を第2の供給レールの電圧と比較することと、前記比較に基づいて出力信号を出力することとを行うように構成された電圧コンパレータと、ここにおいて、前記電圧コンパレータは、
第1の電圧制御型発振器と、ここにおいて、前記第1の電圧制御型発振器の出力信号の周波数は、前記第1の供給レールの前記電圧によって制御される、
第2の電圧制御型発振器と、ここにおいて、前記第2の電圧制御型発振器の出力信号の周波数は、前記第2の供給レールの前記電圧によって制御される、
第1のカウント値を取得するために、第1の時間期間の間、前記第1の電圧制御型発振器の前記出力信号の周期の数をカウントするように構成された第1のカウンタと、
第2のカウント値を取得するために、前記第1の時間期間の間、前記第2の電圧制御型発振器の前記出力信号の周期の数をカウントするように構成された第2のカウンタと、
前記第1のカウント値と前記第2のカウント値との間の差分に基づいて、前記電圧コンパレータの前記出力信号を生成するように構成された比較回路と
を備える、
前記電圧コンパレータの前記出力信号に基づいて、前記第1の供給レールの前記電圧が少なくとも所定の時間期間の間前記第2の供給レールの前記電圧の所定の量内であるかどうかを決定することと、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるとの決定に応じて、前記第1の供給レールと前記第2の供給レールとの間に結合された複数のスイッチの切替えを開始することとを行うように構成されたコントローラと、
第3のカウンタと、
を備え、
前記第1のカウント値および前記第2のカウント値は、前記第1の時間期間に続く第2の時間期間中に、前記比較回路に同期的に出力され、
前記電圧コンパレータの前記出力信号は、前記第1の供給レールの前記電圧が、前記第2の供給レールの前記電圧の前記所定の量内であるときに第1の論理状態を有し、
前記コントローラは、前記第1の論理状態を有する、連続する出力信号の数を、前記第3のカウンタを用いてカウントし、前記第3のカウンタのカウンタ値が前記所定の時間期間に対応する所定のカウント値に達する時、前記複数のスイッチの切替えを開始するように構成される、システム。 - 前記第1の供給レールは、内部供給レールであり、前記第2の供給レールは、外部供給レールである、請求項1に記載のシステム。
- 前記コントローラは、前記電圧コンパレータの前記出力信号が少なくとも前記所定の時間期間の間前記第1の論理状態に留まるとき、前記複数のスイッチの切替えを開始するように構成される、請求項1に記載のシステム。
- 前記比較回路は、前記差分を閾値と比較することと、前記差分と前記閾値との前記比較に基づいて、前記電圧コンパレータの前記出力信号を生成することとを行うように構成される、請求項1に記載のシステム。
- 前記第1のカウンタと前記比較回路との間に結合された第1の同期レジスタと、
前記第2のカウンタと前記比較回路との間に結合された第2の同期レジスタと、ここにおいて、前記第1の同期レジスタ及び前記第2の同期レジスタは、前記第1のカウント値及び前記第2のカウント値をそれぞれ前記比較回路に同期的に出力するように構成される、
を更に備える、請求項1に記載のシステム。 - 前記第1の時間期間の間、前記第1のカウンタをイネーブルにすることと、前記第1の時間期間に続く前記第2の時間期間の間、前記第1のカウンタをディセーブルにすることとを行うように構成されたカウンタ制御回路を更に備え、ここにおいて、前記第1のカウンタは、前記第1の時間期間中、前記第1の電圧制御型コントローラ発振器の前記出力信号の前記周期の数をカウントし、前記第1の同期レジスタは、前記第2の時間期間中、前記第1のカウンタから前記第1のカウント値を読み出すように構成される、請求項5に記載のシステム。
- 前記電圧コンパレータは、
第1の減少された電圧を取得するために前記第1の供給レールの前記電圧を減少することと、第2の減少された電圧を取得するために前記第2の供給レールの前記電圧を減少することとを行うように構成された分圧器と、
前記第1の減少された電圧を前記第2の減少された電圧と比較することと、前記第1の減少された電圧と前記第2の減少された電圧との前記比較に基づいて前記出力信号を生成することとを行うように構成された比較増幅器と
を備える、請求項1に記載のシステム。 - 前記分圧器は、前記第1の供給レールの前記電圧よりも大きい量ぶん、前記第2の供給レールの前記電圧を減少するように構成される、請求項7に記載のシステム。
- 前記コントローラは、パワーシーケンサに確認信号を出力することで前記複数のスイッチの切替えを開始するように構成され、前記確認信号は、前記複数のスイッチをオンに切り替えることを前記パワーシーケンサに行わせる、請求項1に記載のシステム。
- 前記コントローラは、パワーアップの開始を示す、前記パワーシーケンサからの信号を検出することと、前記パワーシーケンサからの前記信号に応答して、前記電圧コンパレータをイネーブルにすることとを行うように構成される、請求項9に記載のシステム。
- 前記コントローラは、前記電圧コンパレータの前記出力信号が第2の論理状態から前記第1の論理状態に変化することに応答して前記第3のカウンタを起動することと、前記電圧コンパレータの前記出力信号が前記第1の論理状態から前記第2の論理状態に変化することに応答して前記第3のカウンタをリセットすることと、前記第3のカウンタのカウント値が、前記所定の時間期間に対応する所定のカウント値に達するとき、前記複数のスイッチの切替えを開始することとを行うように、さらに構成される、
請求項3に記載のシステム。 - パワーアップのための方法であって、
第1の供給レールの電圧によって制御される第1の電圧制御型発振器を使用して、前記第1の供給レールの前記電圧を第1の周波数へと変換することと、
第2の供給レールの電圧によって制御される第2の電圧制御型発振器を使用して、前記第2の供給レールの前記電圧を第2の周波数へと変換することと、
第1のカウンタを使用して、第1の時間期間の間、前記第1の周波数を第1のカウント値へと変換することと、
第2のカウンタを使用して、前記第1の時間期間の間、前記第2の周波数を第2のカウント値へと変換することと、
前記第1のカウント値と前記第2のカウント値との間のカウント差分を決定することと、
前記カウント差分に基づいて、前記第1の供給レールの前記電圧が少なくとも所定の時間期間の間前記第2の供給レールの前記電圧の所定の量内であるかどうかを決定することと、
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるとの決定に応じて、前記第1の供給レールと前記第2の供給レールとの間に結合された複数のスイッチの切替えを開始することと、
を備え、
前記カウント差分を決定することは、前記第1の時間期間に続く第2の時間期間中に、前記第1のカウント値および前記第2のカウント値を同期的に取得することを備え、
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを決定することは、
前記第1の供給レールの前記電圧が、前記第2の供給レールの前記電圧の前記所定の量内に留まっている間、第3のカウンタを用いて、カウントすること、
前記第3のカウンタのカウント値が、前記所定の時間期間に対応するカウント値に達するとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定することと、
を備える、方法。 - 前記第1の供給レールは、内部供給レールであり、前記第2の供給レールは、外部供給レールである、請求項12に記載の方法。
- 前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを決定することは、前記カウント差分が少なくとも前記所定の時間期間の間閾値を下回るとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定することを備える、
請求項12に記載の方法。 - パワーアップのための装置であって、
第1の供給レールの電圧を第1の周波数へと変換するための手段と、
第2の供給レールの電圧を第2の周波数へと変換するための手段と、
第1の時間期間の間、前記第1の周波数を第1のカウント値へと変換するための手段と、
前記第1の時間期間の間、前記第2の周波数を第2のカウント値へと変換するための手段と、
前記第1のカウント値と前記第2のカウント値との間のカウント差分を決定するための手段と、
前記カウント差分に基づいて、前記第1の供給レールの前記電圧が少なくとも所定の時間期間の間前記第2の供給レールの前記電圧の所定の量内であるかどうかを決定するための手段と、
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるとの決定に応じて、前記第1の供給レールと前記第2の供給レールとの間に結合された複数のスイッチの切替えを開始するための手段と
を備え、
前記カウント差分を決定するための手段は、前記第1の時間期間に続く第2の時間期間中に、前記第1のカウント値および前記第2のカウント値を同期的に取得するための手段を備え、
前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを前記決定するための手段は、前記第1の供給レールの前記電圧が、前記第2の供給レールの前記電圧の前記所定の量内に留まっている間、カウントするための手段を備え、前記カウントするための手段のカウント値が、前記所定の時間期間に対応するカウント値に達するとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定される、装置。 - 前記第1の供給レールは、内部供給レールであり、前記第2の供給レールは、外部供給レールである、請求項15に記載の装置。
- 前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であるかどうかを前記決定するための手段は、前記カウント差分が少なくとも前記所定の時間期間の間前記閾値を下回るとき、前記第1の供給レールの前記電圧が少なくとも前記所定の時間期間の間前記第2の供給レールの前記電圧の前記所定の量内であると決定するための手段を備える、
請求項15に記載の装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562120798P | 2015-02-25 | 2015-02-25 | |
US62/120,798 | 2015-02-25 | ||
US201562126311P | 2015-02-27 | 2015-02-27 | |
US62/126,311 | 2015-02-27 | ||
US14/818,114 US9685940B2 (en) | 2015-02-25 | 2015-08-04 | Voltage comparator |
US14/818,114 | 2015-08-04 | ||
PCT/US2016/013965 WO2016137605A1 (en) | 2015-02-25 | 2016-01-19 | Power-up system comprising a voltage comparator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018509831A JP2018509831A (ja) | 2018-04-05 |
JP6445179B2 true JP6445179B2 (ja) | 2018-12-26 |
Family
ID=56693851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017544707A Active JP6445179B2 (ja) | 2015-02-25 | 2016-01-19 | 電圧コンパレータを備えたパワーアップシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US9685940B2 (ja) |
EP (1) | EP3262759B1 (ja) |
JP (1) | JP6445179B2 (ja) |
CN (1) | CN107258055B (ja) |
WO (1) | WO2016137605A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102120926B1 (ko) | 2016-07-18 | 2020-06-09 | 삼성전자주식회사 | 무선 송수신기 및 그 동작 방법 |
US10520901B2 (en) * | 2018-02-23 | 2019-12-31 | Qualcomm Incorporated | Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation |
TWI710770B (zh) * | 2018-07-27 | 2020-11-21 | 創意電子股份有限公司 | 突波偵測裝置與突波偵測方法 |
US11264998B1 (en) * | 2020-09-24 | 2022-03-01 | Advanced Micro Devices, Inc. | Reference free and temperature independent voltage-to-digital converter |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01285867A (ja) * | 1988-05-13 | 1989-11-16 | Tdk Corp | 電圧測定回路 |
JPH11326404A (ja) * | 1998-05-19 | 1999-11-26 | Oki Electric Ind Co Ltd | 周波数微少誤差検出器 |
US7284137B2 (en) | 2004-06-29 | 2007-10-16 | Intel Corporation | System and method for managing power consumption within an integrated circuit |
CN100555169C (zh) * | 2006-01-17 | 2009-10-28 | 鸿富锦精密工业(深圳)有限公司 | 微处理器供电控制电路 |
GB2440356A (en) | 2006-07-25 | 2008-01-30 | Wolfson Microelectronics Plc | Power Management Circuit |
US7630841B2 (en) | 2007-03-30 | 2009-12-08 | Texas Instruments Incorporated | Supervising and sequencing commonly driven power supplies with digital information |
US7737720B2 (en) | 2007-05-03 | 2010-06-15 | Arm Limited | Virtual power rail modulation within an integrated circuit |
US7605644B2 (en) | 2007-05-03 | 2009-10-20 | Arm Limited | Integrated circuit power-on control and programmable comparator |
US7898278B2 (en) | 2007-11-05 | 2011-03-01 | Arm Limited | Power control circuitry, circuitry for analysing a switched power rail, and method of controlling connection of a power source to a switched power rail |
US8327163B2 (en) | 2009-02-27 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for programmable power-up sequence |
JP2010258267A (ja) * | 2009-04-27 | 2010-11-11 | Toshiba Corp | 半導体集積装置 |
US8063622B2 (en) * | 2009-10-02 | 2011-11-22 | Power Integrations, Inc. | Method and apparatus for implementing slew rate control using bypass capacitor |
US8680710B2 (en) * | 2010-12-17 | 2014-03-25 | Texas Instruments Incorporated | Analog power sequencer and method |
GB2502557B8 (en) * | 2012-05-30 | 2015-10-21 | Cirrus Logic Int Semiconductor Ltd | Analogue-to-digital converter |
KR102022355B1 (ko) | 2012-07-10 | 2019-09-18 | 삼성전자주식회사 | 파워 게이팅 회로 |
JP6182297B2 (ja) * | 2012-07-10 | 2017-08-16 | ローム株式会社 | 周波数測定回路 |
JP5915439B2 (ja) * | 2012-07-30 | 2016-05-11 | 富士通株式会社 | 判定回路および半導体装置 |
FR3000576B1 (fr) * | 2012-12-27 | 2016-05-06 | Dolphin Integration Sa | Circuit d'alimentation |
JP2014175742A (ja) * | 2013-03-07 | 2014-09-22 | Renesas Electronics Corp | マイクロコントローラ |
CN103219893B (zh) * | 2013-04-25 | 2015-12-30 | 深圳市明微电子股份有限公司 | 开关电源控制器以及开关电源电路 |
-
2015
- 2015-08-04 US US14/818,114 patent/US9685940B2/en active Active
-
2016
- 2016-01-19 JP JP2017544707A patent/JP6445179B2/ja active Active
- 2016-01-19 WO PCT/US2016/013965 patent/WO2016137605A1/en active Application Filing
- 2016-01-19 EP EP16702861.2A patent/EP3262759B1/en active Active
- 2016-01-19 CN CN201680011735.1A patent/CN107258055B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP3262759B1 (en) | 2021-03-24 |
WO2016137605A1 (en) | 2016-09-01 |
US20160248414A1 (en) | 2016-08-25 |
CN107258055B (zh) | 2020-03-03 |
EP3262759A1 (en) | 2018-01-03 |
JP2018509831A (ja) | 2018-04-05 |
CN107258055A (zh) | 2017-10-17 |
US9685940B2 (en) | 2017-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6445179B2 (ja) | 電圧コンパレータを備えたパワーアップシステム | |
US20160173090A1 (en) | Apparatus and method for detecting or repairing minimum delay errors | |
US9360883B1 (en) | Clock multiplexer for generating glitch-free clock signal | |
JP2017525184A (ja) | メモリインターフェースのための遅延構造 | |
KR20140000224A (ko) | Pll 듀얼 에지 로크 검출기 | |
JP2009284265A (ja) | Zqキャリブレーション回路 | |
CN111697965B (zh) | 高速相位频率检测器 | |
JP4899738B2 (ja) | 半導体集積回路装置 | |
US9300506B2 (en) | Clock synchronization circuit and semiconductor device | |
KR101406087B1 (ko) | 분주기 및 분주기의 분주 방법 | |
US6973155B2 (en) | Highly scalable glitch-free frequency divider | |
JP5190767B2 (ja) | モニタ回路およびリソース制御方法 | |
TW201622360A (zh) | 訊號比較裝置及其控制方法 | |
US6456146B1 (en) | System and method for multiplexing clocking signals | |
JP5541143B2 (ja) | 半導体装置 | |
US8402297B2 (en) | Method and apparatus for indicating multi-power rail status of integrated circuits | |
US10157087B1 (en) | Robust boot block design and architecture | |
CA2572462A1 (en) | Dynamic-to-static logic converter | |
JP2010252012A (ja) | 半導体集積回路およびその動作方法 | |
TWI820783B (zh) | 時脈信號的頻率偵測裝置及其偵測方法 | |
TWI448874B (zh) | 動態偏壓電路與相關方法 | |
JPWO2007077928A1 (ja) | ダイナミック半導体装置 | |
KR101418519B1 (ko) | 분주기 및 분주기의 분주 방법 | |
TWI511156B (zh) | 參考記憶胞的偏壓產生器及偏壓提供方法 | |
JP2008192040A (ja) | 半導体集積回路及び動作条件制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6445179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |