JP6438121B2 - 正弦波乗算装置とこれを有する入力装置 - Google Patents

正弦波乗算装置とこれを有する入力装置 Download PDF

Info

Publication number
JP6438121B2
JP6438121B2 JP2017512266A JP2017512266A JP6438121B2 JP 6438121 B2 JP6438121 B2 JP 6438121B2 JP 2017512266 A JP2017512266 A JP 2017512266A JP 2017512266 A JP2017512266 A JP 2017512266A JP 6438121 B2 JP6438121 B2 JP 6438121B2
Authority
JP
Japan
Prior art keywords
square wave
signal
capacitor
wave
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017512266A
Other languages
English (en)
Other versions
JPWO2016167146A1 (ja
Inventor
達巳 藤由
達巳 藤由
伸一 寒川井
伸一 寒川井
潔 篠井
潔 篠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of JPWO2016167146A1 publication Critical patent/JPWO2016167146A1/ja
Application granted granted Critical
Publication of JP6438121B2 publication Critical patent/JP6438121B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548Trigonometric functions; Co-ordinate transformations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1466Passive mixer arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1483Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/006Signal sampling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0066Mixing
    • H03D2200/0074Mixing using a resistive mixer or a passive mixer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0086Reduction or prevention of harmonic frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

本発明は、入力信号に正弦波を乗算する正弦波乗算装置とこれを有する入力装置に関するものである。
入力信号に正弦波を乗算する場合、ギルバートセルなどのアナログ乗算器を用いる方法が一般的に用いられている(下記特許文献1を参照)。
特開2000−315919号公報
ギルバートセル型のアナログ乗算器は、例えば上記特許文献1の図1で示されるような構成で実用化されている。ギルバートセルをバイポーラトランジスタで構成した場合、特許文献1の式(14)や式(20)で示されるように、乗算結果には熱電圧VTが係数として含まれる。熱電圧VTは「k・T/q」で表わされ、kはボルツマン定数、Tは絶対温度、qは電子の素電荷である。従って、ギルバートセルの乗算結果すなわち出力電圧は、温度に応じて変化してしまう。このことは、MOSトランジスタで構成される他のアナログ乗算器においても同様である。また、アナログ乗算器では、トランジスタの入出力特性の非線形性により、乗算精度を確保するには入力電圧の範囲を制限する必要がある。このようなことから、例えば静電容量方式の入力装置においてアナログ乗算器を用いる場合、信号のダイナミックレンジの確保や温度による変動が課題となっている。
また、アナログ乗算器を用いて正弦波の乗算を行う場合には、正弦波を別途発生させる必要がある。従って、例えば入力信号に正弦波を乗算することで高精度な信号抽出を行うためには、高精度な正弦波を発生させる必要があるため、正弦波発生用の回路規模が大きくなり、消費電力が増大するという問題がある。
本発明はかかる事情に鑑みてなされたものであり、その目的は、簡易な構成で入力信号のレベルの範囲が広く、温度による特性の変動が少ない正弦波乗算装置を提供することにある。
本発明の第1の観点は、所定の周波数の正弦波を入力信号に乗算する正弦波乗算装置に関する。この正弦波乗算装置は、それぞれ異なる周波数の方形波を前記入力信号に乗算する複数の方形波乗算部と、前記複数の方形波乗算部の出力信号を合成する信号合成部とを備える。前記方形波は、最も周波数が低い正弦波である基本波と、前記基本波に対してそれぞれ整数倍の周波数を持つ正弦波である複数の高調波との和として近似可能である。前記複数の方形波乗算部は、1つの第1方形波乗算部と1つ又は複数の第2方形波乗算部とを含む。前記第1方形波乗算部は、前記所定の周波数の正弦波を前記基本波とする第1方形波を前記入力信号に乗算する。前記第2方形波乗算部は、前記第1方形波に含まれる1つの前記高調波と等しい正弦波若しくは当該1つの高調波の位相を反転させた正弦波を前記基本波とする第2方形波を前記入力信号に乗算する。前記信号合成部は、前記第1方形波乗算部の出力信号に含まれる前記第1方形波の少なくとも1つの前記高調波と前記入力信号との積に応じた信号成分を、前記第2方形波乗算部の出力信号に含まれる前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分よって相殺する。
上記の構成によれば、前記第1方形波乗算部の出力信号に含まれる前記第1方形波の少なくとも1つの前記高調波と前記入力信号との積に応じた信号成分が、前記第2方形波乗算部の出力信号に含まれる前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分よって相殺される。そのため、前記信号合成部の合成結果の信号においては、前記第1方形波の前記高調波と前記入力信号との積に応じた信号成分が低減し、前記第1方形波の前記基本波(前記所定の周波数の正弦波)と前記入力信号との積に応じた信号成分が支配的な成分となる。
上記正弦波乗算装置では、前記方形波乗算部を用いて正弦波(前記第1方形波の前記基本波)と前記入力信号との乗算を行うため、アナログ乗算器のようにトランジスタの温度特性の影響を受け難くなり、温度による特性の変動が少ない。また、前記方形波乗算部を用いることによって、アナログ乗算器のようにトランジスタの入出力非線形特性の影響を受け難くなるため、入力信号のレベルの範囲が広くなる。
更に、上記正弦波乗算装置では、前記方形波乗算部を用いることによって正弦波発生器を省略できることから、回路構成が簡易となる。
好適に、前記方形波乗算部は、前記入力信号に乗算する方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号に比例した出力信号を生成するとともに、当該一方の半周期と当該他方の半周期とで、前記入力信号と前記出力信号との比の絶対値が等しく、かつ、当該比の符号が反転するように前記出力信号を生成してよい。
これにより、前記方形波乗算部では、前記入力信号に乗算する方形波の1周期中における一方の半周期と他方の半周期とで、前記入力信号と前記出力信号との比の絶対値が等しく、かつ、当該比の符号が反転するように前記出力信号が生成される。すなわち、前記入力信号に対する前記出力信号の比の絶対値を保ったまま、その正負の符号を方形波の半周期ごとに反転することで、前記入力信号と方形波の乗算が行われる。そのため、アナログ乗算器のようにトランジスタの温度特性や入出力非線形特性の影響を受け難くなる。
好適に、前記方形波乗算部は、前記入力信号に乗算する前記方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号の電圧に比例した電荷を蓄積する充電動作と、前記充電動作により蓄積した前記電荷を前記信号合成部へ出力する電荷出力動作とを所定のサンプリング周期で交互に反復するとともに、当該一方の半周期と当該他方の半周期とで、前記入力信号の電圧と前記充電動作により蓄積する電荷量との比が等しく、かつ、前記信号合成部へ出力する前記電荷の極性が反転するように前記充電動作及び前記電荷出力動作を行ってよい。前記信号合成部は、前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、当該電荷出力動作によって前記複数の方形波乗算部から出力される前記電荷の和に応じた信号を生成してよい。
好適に、前記第1方形波乗算部及び前記第2方形波乗算部は、前記充電動作において電荷を蓄積する少なくとも1つのキャパシタを有してよい。この場合、前記第1方形波乗算部が前記充電動作において電荷を蓄積する前記キャパシタの静電容量と、前記第2方形波乗算部が前記充電動作において電荷を蓄積する前記キャパシタの静電容量との比が、前記第1方形波の前記基本波の振幅と、前記第2方形波の前記基本波と等しい周波数を有する前記第1方形波の前記高調波の振幅との比に応じた値を有してよい。
上記の構成によれば、前記電荷出力動作において前記第1方形波乗算部から出力される電荷と前記第2方形波乗算部から出力される電荷との比は、前記第1方形波乗算部の前記キャパシタの静電容量と前記第2方形波乗算部の前記キャパシタの静電容量との比に応じた値を持つ。そして、当該静電容量の比は、前記第1方形波の前記基本波の振幅と、前記第2方形波の前記基本波と等しい周波数を有する前記第1方形波の前記高調波の振幅との比に応じた値を持つ。従って、前記第1方形波乗算部から出力される電荷と前記第2方形波乗算部から出力される電荷とを前記信号合成部において足し合わせることにより、前記第1方形波の前記高調波と前記入力信号との積に応じた信号成分を、前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分によって相殺することが可能となる。
また、前記キャパシタの静電容量比は、温度や製造プロセスによるばらつきの影響を受け難いため、上記信号成分の相殺を精度よく行うことが可能となる。
好適に、上記正弦波乗算装置は、前記入力信号が入力される入力ノードと、前記複数の方形波乗算部の出力が共通に接続される出力ノードとを備えてよい。
前記方形波乗算部は、第1キャパシタ及び第2キャパシタと、前記入力信号に乗算する前記方形波の1周期中における一方の半周期において、前記第1キャパシタの一端を前記入力ノードに接続するとともに前記第1キャパシタの他端を基準電位に接続する充電動作、及び、前記第1キャパシタの前記一端を前記出力ノードに接続するとともに前記第1キャパシタの前記他端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第1スイッチ部と、前記入力信号に乗算する前記方形波の1周期中における他方の半周期において、前記第2キャパシタの一端を前記入力ノードに接続するとともに前記第2キャパシタの他端を前記基準電位に接続する充電動作、及び、前記第2キャパシタの前記他端を前記出力ノードに接続するとともに前記第2キャパシタの前記一端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第2スイッチ部とを有してよい。
前記信号合成部は、一方の端子が前記出力ノードに接続された第3キャパシタと、前記出力ノードと前記基準電位との電圧差がゼロとなるように前記第3キャパシタの他方の端子の電圧を制御するアンプ回路と、前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、前記第3キャパシタに蓄積される電荷を放電する放電回路とを有してよい。
好適に、前記第1スイッチ部は、前記入力ノードと前記第1キャパシタの前記一端との間の電流経路に設けられた第1スイッチ素子と、前記第1キャパシタの前記一端と前記出力ノードとの間の電流経路に設けられた第2スイッチ素子とを含んでよい。
前記第1キャパシタの前記他端が前記基準電位に接続されてよい。
前記第2スイッチ部は、前記入力ノードと前記第2キャパシタの前記一端との間の電流経路に設けられた第3スイッチ素子と、前記第2キャパシタの前記他端と前記基準電位との間の電流経路に設けられた第4スイッチ素子と、前記第2キャパシタの前記他端と前記出力ノードとの間の電流経路に設けられた第5スイッチ素子と、前記第2キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第6スイッチ素子とを含んでよい。
前記入力信号に乗算する前記方形波の1周期中における一方の半周期では、前記充電動作の際に前記第1スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、前記電荷出力動作の際に前記第2スイッチ素子がオンするとともに他の前記スイッチ素子がオフしてよい。
前記入力信号に乗算する前記方形波の1周期中における他方の半周期では、前記充電動作の際に前記第3スイッチ素子及び前記第4スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、前記電荷出力動作の際に前記第5スイッチ素子及び前記第6スイッチ素子がオンするとともに他の前記スイッチ素子がオフしてよい。
前記方形波乗算部は、前記第1スイッチ素子と前記入力ノードとの電流経路に設けられた第4キャパシタを有してよい。
前記第1スイッチ部は、前記第4キャパシタの一端と前記入力ノードとの間の電流経路に設けられた第7スイッチ素子と、前記第4キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第8スイッチ素子と、前記第4キャパシタの他端と前記基準電位との間の電流経路に設けられた第9スイッチ素子とを含んでよい。
前記第7スイッチ素子は、前記第1スイッチ素子と同じ条件でオンオフしてよい。
前記第8スイッチ素子及び前記第9スイッチ素子は、前記第2スイッチ素子と同じ条件でオンオフしてよい。
好適に、上記正弦波乗算装置は、前記複数の方形波乗算部に入力される前記入力信号に含まれたノイズ成分であって、前記サンプリング周波数の整数倍の周波数から前記入力信号の信号帯域へ折り返し雑音を生じ得る前記ノイズ成分を減衰させる第1ローパスフィルタを有してよい。
これにより、前記信号合成部において生成される信号中の前記折り返し雑音が低減する。
好適に、前記方形波乗算部は、前記入力信号及び前記入力信号の極性が反転した反転入力信号をそれぞれ入力し、前記入力信号に乗算する方形波の1周期における一方の半周期において、前記入力信号に所定の比率で比例した出力信号を生成し、当該1周期における他方の半周期において、前記反転入力信号に前記所定の比率で比例した出力信号を生成してよい。
例えば、前記方形波乗算部は、前記入力信号に乗算する方形波の1周期における一方の半周期において、前記入力信号の電圧に所定の比率で比例した出力電流を生成し、当該1周期における他方の半周期において、前記反転入力信号の電圧に前記所定の比率で比例した出力電流を生成してよい。前記信号合成部は、前記複数の方形波乗算部から出力される前記出力電流の和に応じた信号を生成してよい。
好適に、上記正弦波乗算装置は、前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部と、前記信号合成部において合成の結果として出力される信号から、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波を減衰させる第2ローパスフィルタを有してよい。
これにより、前記信号合成部において生成される信号において、前記第1方形波の前記高調波に対応した信号成分が低減する。
本発明の第2の観点は、物体の近接に応じた情報を入力する入力装置に関する。この入力装置は、前記物体の近接に応じて静電容量が変化するセンサ素子を含んだセンサ部と、所定の周波数の正弦波を直流信号に乗算し、当該乗算の結果として前記所定の周波数の第1正弦波を出力する第1正弦波乗算部と、前記第1正弦波に応じた正弦波の駆動電圧を前記センサ素子に印加し、前記駆動電圧の印加によって前記センサ素子に流れる電流に応じた検出信号を生成する検出信号生成部と、前記所定の周波数の第2正弦波を前記検出信号に乗算する第2正弦波乗算部と、前記第2正弦波乗算部の乗算結果の信号から直流成分を抽出するローパスフィルタとを備える。前記第1正弦波乗算部及び前記第2正弦波乗算部は、上記第1の観点に係る正弦波乗算装置である。
本発明によれば、簡易な構成でありながら、入力信号のレベルの範囲を広げることができ、温度による特性の変動を低減できる。
入力信号に方形波を乗算する回路の構成例を示す図である。図1Aはブロック図を示し、図1Bは回路構成の一例を示す。 正弦波と方形波の周波数成分を示す図である。図2Aは方形波の周波数成分を示し、図2Bは方形波の周波数成分を示す。 方形波の周波数成分を示す図である。図3Aは、所定の周波数を有する方形波の周波数成分を示し、図3B及び図3Cは、図3Aの方形波の高調波と等しい基本波を含んだ方形波の周波数成分を示す。 第1の実施形態に係る正弦波乗算装置の構成の一例を示す図である。 第2の実施形態に係る正弦波乗算装置の構成の一例を示す図である。 第2の実施形態に係る正弦波乗算装置における方形波乗算部の構成の一例を示す図である。 第2の実施形態に係る正弦波乗算装置における方形波乗算部及び信号合成部の各スイッチ素子のオンオフ状態を示すタイミング図である。 第3の実施形態に係る正弦波乗算装置における方形波乗算部の構成の一例を示す図である。 第3の実施形態に係る正弦波乗算装置における方形波乗算部及び信号合成部の各スイッチ素子のオンオフ状態を示すタイミング図である。 第4の実施形態に係る正弦波乗算装置の構成の一例を示す図である。 第4の実施形態に係る正弦波乗算装置の他の構成例を示す図である。 第5の実施形態に係る正弦波乗算装置の構成の一例を示す図である。 第6の実施形態に係る正弦波乗算装置における方形波乗算部の構成の一例を示す図である。 第6の実施形態に係る正弦波乗算装置における方形波乗算部及び信号合成部の各スイッチ素子のオンオフ状態を示すタイミング図である。 第7の実施形態に係る正弦波乗算装置の構成の一例を示す図である。 第7の実施形態に係る正弦波乗算装置における方形波乗算部の構成の一例を示す図である。 第7の実施形態に係る正弦波乗算装置における方形波乗算部及び信号合成部の各スイッチ素子のオンオフ状態を示すタイミング図である。 第8の実施形態に係る入力装置の構成の一例を示す図である。 第1の実施形態に係る正弦波乗算装置の一変形例を示す図である。
まず、本発明の実施形態に係る正弦波乗算装置において入力信号に正弦波を乗算する方法の概要を説明する。
図1は、入力信号Siに方形波を乗算する回路の構成例を示す図である。方形波の乗算は正弦波の乗算とは異なり、例えば図1Bにおいて示すように、固定ゲインのアンプ回路2,4とスイッチ回路3を用いた簡易な回路で実現可能である。図1Bに示す方形波乗算回路では、入力信号Si又は入力信号Siをゲイン「−1」のアンプ回路2によって反転した信号が、スイッチ回路3を介してゲインAのアンプ回路4に入力される。方形波の一方の半周期において、入力信号SiがゲインAのアンプ回路4により増幅され(A倍され)、方形波の他方の半周期においては、入力信号SiがゲインAのアンプ回路4とゲイン「−1」のアンプ回路2とによって増幅される(−A倍される)。
図2は、正弦波と方形波の周波数成分を示す図である。正弦波は、図2Aに示すように単一の周波数成分のみからなるが、方形波は、図2Bにおいて示すように基本波と高調波からなる。従って、図1に示す方形波の乗算結果の信号は、入力信号Siに基本波を乗算した信号成分(入力信号Si×基本波)と、入力信号Siに高調波を乗算した信号成分(入力信号Si×高調波)とを重ね合わせた信号になる。
図1において示すように、方形波の乗算は回路構成が簡易であり、アナログ乗算器を用いる場合のようにトランジスタの温度特性や入出力非線形特性の影響を受け難くなるという利点がある。しかしながら、方形波の乗算結果の信号には、上述したように高調波の信号成分(入力信号Si×高調波)が含まれるため、そのままでは入力信号Siと正弦波の乗算結果として使用できない。そこで、本実施形態に係る正弦波乗算装置では、入力信号と方形波との乗算を行う回路を複数設けて、それらの出力を合成することにより、入力信号と方形波との乗算結果に含まれる不要な信号成分(入力信号×高調波)を相殺する。
図3は、方形波の周波数成分を示す図である。図3Aは、周波数fsの方形波の周波数成分を示す。図3Bは、図3Aの方形波に対して3倍の周波数(3fs)かつ3分の1の振幅(A/3)を有する方形波の周波数成分を示す。また図3Cは、図3Aの方形波に対して5倍の周波数(5fs)かつ5分の1の振幅(A/5)を有する方形波の周波数成分を示す。
周波数fsの方形波には、周波数fsの基本波と、その奇数倍の周波数(3fs,5fs,7fs,…)を有する高調波が含まれる。基本波の振幅を「B」とすると、周波数が「K×fs」の高調波(以下、「第K次高調波」と記す。)の振幅は「B/K」である。図3Bに示す周波数3fs,振幅B/3の方形波における基本波は、図3Aに示す周波数fs,振幅Bの方形波における第3次高調波と等しくなる。また、図3Cに示す周波数5fs,振幅B/5の方形波における基本波は、図3Aに示す周波数fs,振幅Bの方形波における第5次高調波と等しくなる。
従って、図3Aに示す方形波を入力信号Siに乗算するとともに、図3B,図3Cに示す方形波の逆位相の方形波をそれぞれ入力信号Siに乗算し、それらの乗算結果を合成することにより、周波数fsの方形波における第3次高調波及び第5次高調波の成分を相殺することができる。このように、本実施形態に係る正弦波乗算装置では、アナログ乗算器を用いて入力信号と正弦波との直接的な乗算を行う替わりに、入力信号と複数の方形波との乗算を行って、それらの乗算結果を合成することにより、入力信号と正弦波との乗算を実現する。そのため、トランジスタの温度特性や入出力非線形特性の影響を受け難くなるとともに、回路構成が簡易になる。
次に、本発明の幾つかの実施形態について図面を参照して説明する。
<第1の実施形態>
図4は、本発明の第1の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図1に示す正弦波乗算装置は、それぞれ異なる周波数の方形波W1,W2,W3を入力信号Siに乗算する3つの方形波乗算部U1,U2,U3と、当該方形波乗算部U1,U2,U3の出力信号Su1,Su2,Su3を合成する信号合成部10を有する。以下、方形波乗算部U1〜U3の任意の1つを「方形波乗算部U」と記し、出力信号Su1〜Su3の任意の1つを「出力信号Su」と記し、方形波W1〜W3の任意の1つを「方形波W」と記す。
方形波乗算部Uにおいて入力信号Siに乗ぜられる方形波Wは、一方の半周期と他方の半周期とで振幅が等しく極性が逆となる波形を有する。この方形波Wは、図2,図3において示すように基本波と高調波の和として近似可能であり、第K次高調波は基本波に対してK倍の周波数とK分の1の振幅を持つ。
方形波乗算部Uは、例えば、入力信号Siに乗算する方形波Wの1周期中における一方の半周期と他方の半周期のそれぞれにおいて、入力信号Siに比例した出力信号Suを生成するとともに、当該一方の半周期と当該他方の半周期とで、入力信号Siと出力信号Suとの比の絶対値が等しく、かつ、当該比の符号が反転するように出力信号Suを生成する。すなわち、方形波乗算部Uは、方形波Wの1周期中における一方の半周期において、入力信号Siに対する出力信号Suの比を「A」とし、方形波Wの1周期中における他方の半周期において、入力信号Siに対する出力信号Suの比を「−A」とする。
方形波乗算部U1(以下、「第1方形波乗算部U1」と記す。)は、周波数fsの正弦波を基本波とする方形波W1(以下、「第1方形波W1」と記す。)を入力信号Siに乗算する。図4の例において、第1方形波W1の周波数は「fs」、振幅は「A」である。
方形波乗算部U2,U3(以下、「第2方形波乗算部U2」「第2方形波乗算部U3」と記す。)は、周波数fsの第1方形波W1に含まれる1つの高調波の位相を反転させた正弦波を基本波とする方形波W2、W3(以下、「第2方形波W2」「第2方形波W3」と記す。)をそれぞれ入力信号Siに乗算する。
すなわち、第2方形波乗算部U2は、第1方形波W1における第3次高調波の位相を反転させた正弦波を基本波とする第2方形波W2を入力信号Siに乗算する。図4において示すように、この第2方形波W2の周波数は「3fs」、振幅は「A/3」である。
また、第2方形波乗算部U3は、第1方形波W1における第5次高調波の位相を反転させた正弦波を基本波とする第2方形波W3を入力信号Siに乗算する。図4において示すように、この第2方形波W3の周波数は「5fs」、振幅は「A/5」である。
信号合成部10は、第1方形波乗算部U1の出力信号Su1と、第2方形波乗算部U2,U3の出力信号Su2,Su3とを加算する。信号合成部10は、出力信号Su1〜Su3の加算を行うことにより、出力信号Su1に含まれる第1方形波W1の第3次高調波と入力信号Siとの積に応じた信号成分を、出力信号Su2に含まれる第2方形波W2の基本波と入力信号Siとの積に応じた信号成分によって相殺する。また、信号合成部10は、出力信号Su1に含まれる第1方形波W1の第5次高調波と入力信号Siとの積に応じた信号成分を、出力信号Su3に含まれる第2方形波W3の基本波と入力信号Siとの積に応じた信号成分によって相殺する。
このように、図4に示す正弦波乗算装置によれば、出力信号Su1に含まれる第1方形波W1の第3高調波と入力信号Siとの積に応じた信号成分、及び、第1方形波W1の第5次高調波と入力信号Siとの積に応じた信号成分が、出力信号Su2に含まれる第2方形波W2の基本波と入力信号Siとの積に応じた信号成分、及び、出力信号Su3に含まれる第2方形波W3の基本波と入力信号Siとの積に応じた信号成分によって相殺される。そのため、出力信号Su1〜Su3の合成結果として得られる出力信号Soでは、第1方形波W1の第3高調波及び第5次高調波に対応した信号成分が低減し、第1方形波W1の基本波(周波数fsの正弦波)と入力信号Siとの積に応じた信号成分が支配的な成分となる。従って、周波数fsの正弦波と入力信号Siとの積に応じた出力信号Soを生成することができる。
また、図4に示す正弦波乗算装置によれば、方形波乗算部Uにおいて、入力信号Siに乗算する方形波Wの1周期中における一方の半周期と他方の半周期とで、入力信号Siと出力信号Suとの比の絶対値が等しく、かつ、当該比の符号が反転するように出力信号Suが生成される。すなわち、入力信号Siに対する出力信号Suの比(信号ゲイン)の絶対値を保ったままその正負の符号を方形波Wの半周期ごとに反転することで、入力信号Siと方形波Wの乗算が行われる。このような方形波Wの乗算は、固定の信号ゲインを半周期ごとに切り替える離散的な信号処理であり、トランジスタの電流と電圧のアナログ的な特性が乗算結果に与える影響が小さくなる。従って、アナログ乗算器を用いる場合のようなトランジスタの温度特性や入出力非線形特性の影響を受け難くすることができる。
<第2の実施形態>
次に、第2の実施形態として、図4に示す正弦波乗算装置のより詳細な構成の一例を説明する。
図5は、第2の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図6は、図5に示す正弦波乗算装置における方形波乗算部U1〜U3(方形波乗算部U)の構成の一例を示す図である。
方形波乗算部U1〜U3の入力は、入力信号Siが与えられる入力ノードNiに接続されるとともに、方形波乗算部U1〜U3の出力は、共通の出力ノードNcに接続される。
本実施形態における方形波乗算部Uは、入力信号Siと方形波Wとの乗算結果を電荷として出力する。すなわち、方形波乗算部Uは、入力信号Siに乗算する方形波Wの1周期中における一方の半周期と他方の半周期のそれぞれにおいて、入力信号Siの電圧に比例した電荷を蓄積する充電動作と、充電動作により蓄積した電荷を信号合成部10へ出力する電荷出力動作とを所定のサンプリング周期Tで交互に反復する。また、方形波乗算部Uは、入力信号Siに乗算する方形波Wの1周期中における一方の半周期と他方の半周期とで、入力信号Siの電圧と充電動作により蓄積する電荷量との比(電圧/電荷量)が等しく、かつ、信号合成部10へ出力する電荷の極性が反転するように充電動作及び電荷出力動作を行う。
方形波乗算部Uは、例えば図6に示すように、第1キャパシタC1及び第2キャパシタC2と、第1キャパシタC1の充電動作及び電荷出力動作を行う第1スイッチ部21と、第2キャパシタC2の充電動作及び電荷出力動作を行う第2スイッチ部22とを有する。
第1キャパシタC1は、入力信号Siに乗算する方形波Wの1周期中における一方の半周期において充電動作と電荷出力動作に使用され、第2キャパシタ2は当該1周期中における他方の半周期において充電動作と電荷出力動作に使用される。第1キャパシタC1と第2キャパシタC2は、互いに等しい静電容量を有する。
第1方形波乗算部U1,第2方形波乗算部U2,第3方形波乗算部U3における第1キャパシタC1及び第2キャパシタC2の静電容量は、第1方形波W1の高調波と第2方形波W2,W3の基本波とが同じ振幅を持つように設定される。第1方形波乗算部U1における第1キャパシタC1及び第2キャパシタC2の静電容量を「Cu1」、第2方形波乗算部U2における第1キャパシタC1及び第2キャパシタC2の静電容量を「Cu2」、第3方形波乗算部U3における第1キャパシタC1及び第2キャパシタC2の静電容量を「Cu3」とすると、これらの静電容量は次のように設定される。
静電容量Cu1と静電容量Cu2との比は、第1方形波W1の基本波の振幅と第3次高調波の振幅との比に合わせて、次式のように設定される。
[数1]
Cu1:Cu2 = 1:1/3 …(1)
静電容量Cu1及びCu2の比を式(1)のように設定することにより、第1方形波W1の第3次高調波によって第1方形波乗算部U1から出力される電荷量と、第2方形波W2の基本波によって第2方形波乗算部U2から出力される電荷量とが等しくなる。第1方形波W1の第3次高調波と第2方形波W2の基本波とは逆の位相を持つため、第1方形波W1の第3次高調波に応じて第1方形波乗算部U1から出力される電荷は、第2方形波W2の基本波に応じて第2方形波乗算部U2から出力される電荷により相殺される。
他方、静電容量Cu1と静電容量Cu3との比は、第1方形波W1の基本波の振幅と第5次高調波の振幅との比に合わせて、次式のように設定される。
[数2]
Cu1:Cu3 = 1:1/5 …(2)
静電容量Cu1及びCu3の比を式(2)のように設定することにより、第1方形波W1の第5次高調波によって第1方形波乗算部U1から出力される電荷量と、第2方形波W3の基本波によって第2方形波乗算部U3から出力される電荷量と等しくなる。第1方形波W1の第5次高調波と第2方形波W3の基本波とは逆の位相を持つため、第1方形波W1の第5次高調波に応じて第1方形波乗算部U1から出力される電荷は、第2方形波W3の基本波に応じて第2方形波乗算部U3から出力される電荷により相殺される。
式(1),(2)から、静電容量Cu1,Cu2,Cu3の比は次式のように表わされる。
[数3]
Cu1:Cu2:Cu3 = 1:1/3:1/5 = 15:5:3 …(3)
第1スイッチ部21は、方形波Wの1周期中における一方の半周期において、第1キャパシタC1の充電動作と電荷出力動作を繰り返し行う。第1スイッチ部21が動作する当該一方の半周期において、第2スイッチ部22による第2キャパシタC2の充電動作及び電荷出力動作は停止される。
第1キャパシタC1の充電動作を行う場合、第1スイッチ部21は、第1キャパシタC1の一端を入力ノードNiに接続するとともに第1キャパシタC1の他端を基準電位に接続する。第1キャパシタC2の電荷出力動作を行う場合、第1スイッチ部21は、第1キャパシタC1の前記一端を出力ノードNcに接続するとともに第1キャパシタC1の前記他端を基準電位に接続する。第1スイッチ部21は、この充電動作と電荷出力動作を、サンプリング周期Tで交互に反復する。
第1スイッチ部21は、例えば図6において示すように、第1スイッチ素子SW1及び第2スイッチ素子SW2を有する。第1スイッチ素子SW1は、入力ノードNiと第1キャパシタC1の一端との間の電流経路に設けられる。第2スイッチ素子SW2は、第1キャパシタC1の前記一端と出力ノードNcとの間の電流経路に設けられる。第1キャパシタC1の他端は基準電位に接続される。
第2スイッチ部22は、方形波Wの1周期中における他方の半周期において、第2キャパシタC2の充電動作と電荷出力動作を繰り返し行う。第2スイッチ部22が動作する当該他方の半周期において、第1スイッチ部21による第1キャパシタC1の充電動作及び電荷出力動作は停止される。
第2キャパシタC2の充電動作を行う場合、第2スイッチ部22は、第2キャパシタC2の一端を入力ノードNiに接続するとともに第2キャパシタC2の他端を基準電位に接続する。第2キャパシタC2の電荷出力動作を行う場合、第2スイッチ部22は、第2キャパシタC2の前記他端を出力ノードNcに接続するとともに第2キャパシタC2の前記一端を基準電位に接続する。第2スイッチ部22は、この充電動作と電荷出力動作をサンプリング周期Tで交互に反復する。
第2スイッチ部22は、例えば図6において示すように、第3スイッチ素子SW3、第4スイッチ素子SW4、第5スイッチ素子SW5及び第6スイッチ素子SW6を有する。第3スイッチ素子SW3は、入力ノードNiと第2キャパシタC2の一端との間の電流経路に設けられる。第4スイッチ素子SW4は、第2キャパシタC2の他端と基準電位との間の電流経路に設けられる。第5スイッチ素子SW5は、第2キャパシタC2の前記他端と出力ノードNcとの間の電流経路に設けられる。第6スイッチ素子SW6は、第2キャパシタC2の一端と基準電位との間の電流経路に設けられる。
第1スイッチ部21と第2スイッチ部22の各スイッチ素子は、それぞれ次のように動作する。
第1スイッチ部21が動作する方形波Wの一方の半周期では、第1スイッチ素子SW1と第2スイッチ素子SW2が交互にオンする。すなわち、第1キャパシタC1の充電動作が行われる場合、第1スイッチ素子SW1がオンするとともに他のスイッチ素子がオフする。第2キャパシタC2の電荷出力動作が行われる場合、第2スイッチ素子SW2がオンするとともに他のスイッチ素子がオフする。
第2スイッチ部22が動作する方形波Wの他方の半周期では、第3スイッチ素子SW3及び第4スイッチ素子SW4のペアと第5スイッチ素子SW5及び第6スイッチ素子SW6のペアとが交互にオンする。すなわち、第2キャパシタC2の充電動作が行われる場合、第3スイッチ素子SW3及び第4スイッチ素子SW4のペアが共にオンするとともに他のスイッチ素子がオフする。第2キャパシタC2の電荷出力動作が行われる場合、第5スイッチ素子SW5及び第6スイッチ素子SW6のペアが共にオンするとともに他のスイッチ素子がオフする。
第1スイッチ部21の充電動作及び電荷出力動作と、第2スイッチ部22の充電動作及び電荷出力動作とでは、同一の入力信号Siが与えられた場合に信号合成部10へ出力される電荷の極性が逆になる。すなわち、入力信号Siが基準電位に対して正の電圧を持つ場合、第1スイッチ部21の充電動作及び電荷出力動作によって信号合成部10に正の電荷が出力され、第2スイッチ部22の充電動作及び電荷出力動作によって信号合成部10に負の電荷が出力される。以下の説明では、入力信号Siが基準電位に対して正の電圧を持つ場合に信号合成部10へ正の電荷が出力される動作モードを「正転モード」と呼び、信号合成部10へ負の電荷が出力される動作モードを「反転モード」と呼ぶ。
信号合成部10は、方形波乗算部(U1〜U3)において所定回数の電荷出力動作が行われる度に、当該電荷出力動作によって方形波乗算部(U1〜U3)から出力される電荷の和に応じた出力信号Soを生成する。
図5の例において、信号合成部10は、第3キャパシタC3と、アンプ回路OP1と、放電回路SWrを有する。
第3キャパシタC3は、一方の端子が出力ノードNcに接続され、他方の端子がアンプ回路OP1の出力に接続される。
アンプ回路OP1は、出力ノードNcと基準電位との電圧差がゼロとなるように第3キャパシタC3の他方の端子の電圧を制御する。アンプ回路OP1は、例えばオペアンプであり、反転入力端子が出力ノードNcに接続され、非反転入力端子が基準電位に接続される。この場合、アンプ回路OP1の反転入力端子に接続された出力ノードNcは、基準電位とほぼ等しくなる。
放電回路SWrは、方形波乗算部(U1〜U3)において所定回数の電荷出力動作が行われる度に、第3キャパシタC3に蓄積された電荷を放電する。放電回路SWrは、例えば図5に示すように、第3キャパシタC3と並列に接続されたスイッチ素子によって構成される。
上述した構成によれば、方形波乗算部(U1〜U3)の電荷出力動作によってキャパシタ(C1,C2)の一方の端子が出力ノードNcに接続されると、このときキャパシタ(C1,C2)の他方の端子は基準電位に接続されており、出力ノードNcはアンプ回路OP1によって基準電位に保たれるため、方形波乗算部(U1〜U3)のキャパシタ(C1,C2)に蓄積された電荷が第2キャパシタC3に転送される。従って、アンプ回路OP1の出力信号Soの電圧は、方形波乗算部(U1〜U3)のキャパシタ(C1,C2)から転送される電荷の和に応じた電圧となる。
図7は、第2の実施形態に係る正弦波乗算装置における方形波乗算部(U1〜U3)及び信号合成部10の各スイッチ素子のオンオフ状態を示すタイミング図である。図7のタイミング図において、ハイレベルはスイッチ素子のオン状態を示し、ローレベルはスイッチ素子のオフ状態を示す。
交互にオンする第1スイッチ素子SW1と第2スイッチ素子SW2は、オンオフ動作の遅延によるクロストークを回避するため、互いのオン状態がオーバーラップしないように制御される。交互にオンする第3スイッチ素子SW3及び第4スイッチ素子SW4のペアと第5スイッチ素子SW5及び第6スイッチ素子SW6のペアについても同様である。
図7の例において、第1方形波W1の1周期(1/fs)はサンプリング周期Tの60サイクル分(60T)に設定され、第2方形波W2の1周期(1/3fs)はサンプリング周期Tの20サイクル分(20T)に設定され、第2方形波W3の1周期(1/5fs)はサンプリング周期Tの12サイクル分(12T)に設定される。
第1方形波W1の半周期を規定するサンプリング周期Tのサイクル数(図7の例では30サイクル)は、第2方形波乗算部(U2,U3)の出力によって相殺されるべき第1方形波W1の高調波の周波数(3fs,5fs)が基本波の周波数fsに対して有する倍率(3倍,5倍)の公倍数となるように設定される。図5の例では、第1方形波W1の第3次高調波および第5次高調波が相殺されるべき高調波であるため、「3」と「5」の公倍数である「30」が第1方形波W1の半周期におけるサンプリング周期Tのサイクル数に設定される。このように、第1方形波W1の半周期におけるサンプリング周期Tのサイクル数を定めることによって、第2方形波(W2,W3)の半周期におけるサンプリング周期Tのサイクル数を整数値にすることができるため、第1方形波W1の周期と第2方形波W2,W3の周期との比率をサンプリング周期Tのサイクル数によって厳密に設定することができる。
第1方形波乗算部U1では、第1方形波W1の前半の半周期(30T)において第1スイッチ部21により正転モードの動作が30回行われ、第1方形波W1の後半の半周期(30T)において第2スイッチ部22により反転モードの動作が30回行われる。
第2方形波乗算部U2では、第2方形波W2の前半の半周期(10T)において第2スイッチ部22により反転モードの動作が10回行われ、第2方形波W2の後半の半周期(10T)において第1スイッチ部21により正転モードの動作が10回行われる。第1方形波乗算部U1において正転モードの動作が開始するとき、第2方形波乗算部U2において反転モードの動作が開始されるため、第2方形波W2の基本波は第1方形波W1の第3次高調波に対して逆の位相を持つ。
第2方形波乗算部U3では、第2方形波W3の前半の半周期(6T)において第2スイッチ部22により反転モードの動作が6回行われ、第2方形波W3の後半の半周期(6T)において第1スイッチ部21により正転モードの動作が6回行われる。第1方形波乗算部U1において正転モードの動作が開始するとき、第2方形波乗算部U3において反転モードの動作が開始されるため、第2方形波W2の基本波は第1方形波W1の第5次高調波に対して逆の位相を持つ。
信号合成部10では、方形波乗算部U1〜U3において充電動作が行われるサンプリング周期Tの1サイクル毎に放電回路SWrがオンし、第3キャパシタC3の電荷が放電される。信号合成部10の出力信号Soを処理する後段の回路(不図示)は、放電回路SWrがオフの期間に出力信号Soをサンプリングし、サンプルホールドされたアナログ信号に対してローパスフィルタ処理や、アナログデジタル変換などの処理を行う。
なお、図7の例では、サンプリング周期Tの1サイクル毎に第3キャパシタC3の電荷が放電されるが、電荷量が微小な場合は、サンプリング周期Tの複数サイクルの1回ずつ放電回路SWrをオンさせてもよい。この場合、出力信号Soを処理する後段の回路は、放電回路SWrがオンする直前の出力信号Soをサンプリングする。これにより、第3キャパシタC3に蓄積される電荷量が増えるため、出力信号Soのレベルを大きくすることができる。
以上説明したように、本実施形態に係る正弦波乗算装置によれば、方形波乗算部Uにおいてキャパシタ(C1,C2)の充電動作及び電荷出力動作がサンプリング周期Tごと反復され、方形波Wの半周期ごとに電荷出力動作の出力電荷の極性が反転されることにより、入力信号Siと方形波Wとの乗算が行われる。そのため、方形波乗算部Uにおける方形波の周期と位相を、サンプリング周期Tのサイクル数によって厳密に設定することができる。また、方形波乗算部Uにおけるキャパシタの静電容量比は、温度や製造プロセスによるばらつきの影響を受け難いため、各方形波乗算部Uにおいて入力信号Siに乗算される方形波Wの振幅の比を精度良く設定することができる。従って、第1方形波乗算部U1の出力に含まれる第1方形波W1の高調波と入力信号Siとの積に応じた信号成分(電荷)を、第2方形波乗算部U2,U3の出力における第2方形波W2,W3の基本波と入力信号Siとの積に応じた信号成分(電荷)によって、精度よく相殺することができる。
<第3の実施形態>
次に、本発明の第3の実施形態について説明する。
第3の実施形態に係る正弦波乗算装置は、第2の実施形態に係る正弦波乗算装置における方形波乗算部U1〜U3を、図8に示す方形波乗算部UA1〜UA3に置き換えたものであり、他の構成は第2の実施形態に係る正弦波乗算装置と同じである。
方形波乗算部UA1〜UA3は、第1キャパシタC1,第2キャパシタC2及び第4キャパシタC4と、第1スイッチ部21Aと、第2スイッチ部22を有する。第2スイッチ部22と第2キャパシタC2は、図6における同一符号の構成要素と同じであるため、ここでは説明を割愛する。
第1スイッチ部21Aは、第1スイッチ部21と同様のスイッチ素子(SW1,SW2)を有するとともに、第7スイッチ素子SW7と、第8スイッチ素子SW8と、第9スイッチ素子SW9を有する。
第4キャパシタC4は、第1スイッチ素子SW1と入力ノードNiとの間の電流経路に設けられる。第7スイッチ素子SW7は、第4キャパシタC4の一端と入力ノードNiとの間の電流経路に設けられる。第8スイッチ素子SW8は、第4キャパシタC4の前記一端と基準電位との間の電流経路に設けられる。第9スイッチ素子SW9は、第4キャパシタC4の他端と基準電位との間に設けられる。
図9は、第3の実施形態に係る正弦波乗算装置における方形波乗算部(UA1〜UA3)及び信号合成部10の各スイッチ素子のオンオフ状態を示すタイミング図である。
図9において示すように、第7スイッチ素子SW7は、第1スイッチ素子SW1と同じ条件でオンオフする。また、第8スイッチ素子SW8及び第9スイッチ素子SW9は、第2スイッチ素子SW2と同じ条件でオンオフする。他のスイッチ素子の動作は、図7に示すタイミング図と同じである。
第1キャパシタC1において基準電位と接続されていない方の端子に接続される2つのスイッチ素子(SW1,SW2)は、寄生容量の充放電による不要な電荷を第1キャパシタC1に与えてしまい、その不要な電荷が誤差となって乗算処理の精度が低下する場合がある。そこで、図8に示す方形波乗算部UA1〜UA3では、充電動作時に第1キャパシタC1と第4キャパシタC4の直列回路を入力信号Siによって充電し、電荷出力動作時には、第1キャパシタC1の電荷を信号合成部10へ出力するとともに第4キャパシタC4の両端を基準電位に接続してその電荷を放電する。このような動作により、スイッチ素子(SW1,SW2,SW9)の寄生容量の充放電によって第1キャパシタC1に与えられる不要な電荷をキャンセルすることができる。
なお、図8に示す方形波乗算部UA1〜UA3では、充電動作時に第1キャパシタC1と第4キャパシタC4の直列回路によって電荷が充電されるため、第1キャパシタC1及び第4キャパシタC4の直列回路の静電容量と第2キャパシタC2の静電容量とが等しくなるように、第1キャパシタC1及び第4キャパシタC4の静電容量が設定される。例えば、第1キャパシタC1及び第4キャパシタC4の静電容量は、第2キャパシタC2の静電容量の2倍に設定される。
<第4の実施形態>
次に、本発明の第4の実施形態について説明する。
図10は、第4の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図10に示す正弦波乗算装置は、第2及び第3の実施形態に係る正弦波乗算装置(図5)に第1ローパスフィルタ30を設けたものであり、他の構成は第2及び第3の実施形態に係る正弦波乗算装置と同じである。
第2及び第3の実施形態に係る正弦波乗算装置では、方形波乗算部(U1〜U3,UA1〜U3)において入力信号Siを離散処理しているため、方形波乗算部の出力には、折り返し雑音(エイリアシングノイズ)を生じる可能性がある。第1ローパスフィルタ30は、この折り返し雑音を低減するためのものであり、方形波乗算部へ入力される入力信号Siの高周波成分を減衰させる。すなわち、第1ローパスフィルタ30は、入力信号Siに含まれたノイズ成分であって、サンプリング周波数(1/T)の整数倍の周波数から入力信号Siの信号帯域へ折り返し雑音を生じ得るノイズ成分を減衰させる。これにより、入力信号Siが比較的周波数の高いノイズを含む場合であっても、入力信号Siの信号帯域へ折り返し雑音を防止して、精度の高い乗算処理を行うことができる。
また、方形波乗算部(U1〜U3,UA1〜U3)の出力を合成することによって、第1方形波W1の第3次高調波と第5次高調波に起因する成分(高調波×入力信号Si)を相殺できるが、第1方形波W1には他にも相殺されない高調波が存在するため、それらの高調波に起因する成分が出力信号Soに残存することとなる。特に、第5次高調波の次に振幅が大きい第7次高調波は、乗算結果の精度に影響を与える可能性がある。
さらに、図3において示すように、第2方形波W2,W3(図3B,図3C)は、基本波だけでなく、その高調波も第1方形波W1(図3A)の一部の高調波と等しくなる。図3の例では、第2方形波W2の第3次高調波,第5次高調波と、第1方形波W1の第9次高調波,第15次高調波とが等しくなる。また、第2方形波W3の第3次高調波と、第1方形波W1の第15次高調波とが等しくなる。従って、第1方形波W1の第15次高調波は、第2方形波W2と第2方形波W3の両方で減算されることになるため、誤差を生じる。
そこで第1ローパスフィルタ30は入力信号Siの高周波成分を方形波乗算部(U1〜U3,UA1〜U3)に入力する前に減衰させる。精度に影響を与える可能性がある最も低い高調波は第1方形波W1の第7次高調波(周波数7fs)であるため、第1ローパスフィルタ30の周波数特性は、周波数7fsより高い周波数の成分が乗算精度へ影響を与えない程度まで減衰するように設定される。
図11は、第4の実施形態に係る正弦波乗算装置の他の構成例を示す図である。図11に示す正弦波乗算装置は、図10に示す正弦波乗算装置に第2ローパスフィルタ40を追加したものであり、他の構成は図10に示す正弦波乗算装置と同じである。
図11に示す正弦波乗算装置は、入力信号Siに含まれる周波数fsの信号成分のみを抽出する回路(狭帯域バンドパスフィルタ回路)として動作させることが可能である。この場合、第2ローパスフィルタ40によって出力信号Soの直流成分を抽出することにより、その直流成分のレベルは、入力信号Siに含まれる周波数fsの信号成分の振幅に応じたレベルとなる。第2ローパスフィルタ40は、例えば、出力信号SoのAD変換結果を離散処理するデジタルフィルタによって構成される。
<第5の実施形態>
次に、本発明の第5の実施形態について説明する。
図12は、第5の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図12に示す正弦波乗算装置は、第2及び第3の実施形態に係る正弦波乗算装置(図5)にローパスフィルタ50を設け、入力信号Siを直流電圧VDDとしたものであり、他の構成は第2及び第3の実施形態に係る正弦波乗算装置と同じである。
図12に示す正弦波乗算装置は、入力信号Siが直流電圧VDDであるため、出力信号Soは直流電圧VDDと正弦波とを乗算した信号、すなわち正弦波となる。図10に示す正弦波乗算装置は、周波数fsの信号成分を直流成分に変換するが、図12に示す正弦波乗算装置は直流成分から周波数fsの信号を発生させるものであるので入出力の関係が逆になる。したがって、ローパスフィルタ50は、図10に示す正弦波乗算装置と同様に、第7次高調波成分(周波数fs)より高い周波数の成分を減衰させる。
このように、本実施形態に係る正弦波乗算装置は、精度の高い正弦波発生回路として動作させることも可能である。
<第6の実施形態>
次に、本発明の第6の実施形態について説明する。
図13は、第6の実施形態に係る正弦波乗算装置における方形波乗算部UB1〜UB3の構成の一例を示す図である。第3の実施形態に係る正弦波乗算装置は、第2の実施形態に係る正弦波乗算装置における方形波乗算部U1〜U3を、図13に示す方形波乗算部UB1〜UB3に置き換えたものであり、他の構成は第2の実施形態に係る正弦波乗算装置と同じである。
図6,図8に示す方形波乗算部では、2つのキャパシタ(C1,C2)を正転モード用と反転モード用に独立に設けているが、図13に示す方形波乗算部UB1〜UB3では、正転モードと反転モードとで共通のキャパシタC2を用いる。
方形波乗算部UB1〜UB3は、図13の例において、第3スイッチ部23と第2キャパシタC2を有する。第3スイッチ部23は、第2スイッチ部22と同様のスイッチ素子(SW3,SW4,SW5,SW6)に加えて、第10スイッチ素子SW10を有する。第2キャパシタC2とスイッチ素子(SW3,SW4,SW5,SW6)の接続関係は、図6,図8と同じである。第10スイッチ素子SW10は、第3スイッチ素子SW3及び第6スイッチ素子SW6が接続される第2キャパシタC2の一端と出力ノードNcとの間の電流経路に設けられている。
図14は、第6の実施形態に係る正弦波乗算装置における方形波乗算部UB1〜UB3及び信号合成部10の各スイッチ素子のオンオフ状態を示すタイミング図である。
正転モードでは、第4スイッチ素子SW4が常にオン状態となる。正転モードの充電動作において、第3スイッチ素子SW3がオンし、第4スイッチ素子SW4を除く他のスイッチ素子がオフする。正転モードの電荷出力動作においては、第10スイッチ素子SW10がオンし、第4スイッチ素子SW4を除く他のスイッチ素子がオフする。
一方、反転モードでは、第10スイッチ素子SW10が常にオフ状態となる。反転モードの充電動作において、第3スイッチ素子SW3及び第4スイッチ素子SW4のペアがオンし、他のスイッチ素子がオフする。反転モードの電荷出力動作において、第5スイッチ素子SW5及び第6スイッチ素子SW6がオンし、他のスイッチ素子がオフする。この動作は、図6,図8における第2スイッチ部22と同じである。
このように、本実施形態によれば、1つのキャパシタC2を正転モードと反転モードの両方で使用するため、回路構成を簡易化できる。
<第7の実施形態>
次に、本発明の第7の実施形態について説明する。
図15は、第7の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図15に示す正弦波乗算装置は、反転アンプ回路60と、方形波乗算部UD1〜UD3と、信号合成部10Aを有する。
反転アンプ回路60は、基準電位に対する入力信号Siの極性を反転させる回路であり、入力信号Siにゲイン「−1」を乗じた結果を反転入力信号−Siとして方形波乗算部UD1〜UD3に入力する。
方形波乗算部UD1〜UD3は、入力信号Si及び反転入力信号−Siをそれぞれ入力し、入力信号Siに乗算する方形波W1〜W3の1周期における一方の半周期において、入力信号Siに所定の比率で比例した出力信号Sud1〜Sud3を生成し、当該1周期における他方の半周期において、反転入力信号−Siに前記所定の比率で比例した出力信号Sud1〜Sud3を生成する。
以下、本実施形態では、方形波乗算部UD1〜UD3の任意の1つを「方形波乗算部UD」と記し、出力信号Sud1〜Sud3の任意の1つを「出力信号Sud」と記し、方形波W1〜W3の任意の1つを「方形波W」と記す。
図16は、方形波乗算部UDの構成の一例を示す図である。図16に示す方形波乗算部UDは、抵抗R1と、スイッチ素子SW12と、スイッチ素子SW13を有する。
スイッチ素子SW13は、抵抗R1の一端と、反転アンプ回路60の出力につながる入力ノードNiXとの間の電流経路に設けられる。スイッチ素子SW12は、抵抗R1の前記一端と入力ノードNiとの間の電流経路に設けられる。抵抗R1の他端は、出力ノードNcに接続される。方形波Wの1周期における一方の半周期においてスイッチ素子SW12がオン、スイッチ素子SW13がオフし、他方の半周期においてスイッチ素子SW12がオフ、スイッチ素子SW13がオンする。
以下、本実施形態では、スイッチ素子SW12がオン、スイッチ素子SW13がオフする方形波Wの半周期間の動作モードを「正転モード」と呼び、スイッチ素子SW12がオフ、スイッチ素子SW13がオンする方形波Wの他の半周期間の動作モードを「反転モード」と呼ぶ。
正転モードでは、入力ノードNiが抵抗R1を介して出力ノードNcに接続される。出力ノードNcは、後述する信号合成部10Aによって基準電位に保たれているため、方形波乗算部UDが信号合成部10Aに出力する電流は、入力信号Siの電圧に比例した値となる。入力信号Siの電圧に対する出力電流の比率は、抵抗R1の導電率となる。
他方、反転モードでは、入力ノードNiXが抵抗R1を介して出力ノードNcに接続される。この場合も、出力ノードNcは、基準電位に保たれているため、方形波乗算部UDが信号合成部10Aに出力する電流は、反転入力信号−Siの電圧に比例した値となる。反転入力信号−Siの電圧に対する出力電流の比率は、抵抗R1の導電率となる。
方形波乗算部UD1(以下、「第1方形波乗算部UD1」と記す。)は、周波数fsの正弦波を基本波とする方形波W1(以下、「第1方形波W1」と記す。)を入力信号Siに乗算する。第1方形波W1の周波数は「fs」、振幅は「A」である。
方形波乗算部UD2,UD3(以下、「第2方形波乗算部U2」「第2方形波乗算部UD3」と記す。)は、周波数fsの第1方形波W1に含まれる第3次高調波,第5次高調波の位相を反転させた正弦波を基本波とする方形波W2、W3(以下、「第2方形波W2」「第2方形波W3」と記す。)をそれぞれ入力信号Siに乗算する。第2方形波W2の周波数は「3fs」、振幅は「A/3」であり、第2方形波W3の周波数は「5fs」、振幅は「A/5」である。
第1方形波乗算部UD1における抵抗R1の導電率を「Yu1」、第2方形波乗算部UD2における抵抗R1の導電率を「Yu2」、第3方形波乗算部UD3における抵抗R1の導電率を「Yu3」とすると、これらの導電率は次式で表わされる比に設定される。
[数4]
Yu1:Yu2:Yu3 = 15:5:3 …(4)
導電率が式(4)のように設定されることで、第1方形波乗算部UD1の出力電流に含まれる第1方形波W1の第3次高調波に対応した電流成分の振幅と、第2方形波乗算部UD2の出力電流に含まれる第2方形波W2の基本波に対応した電流成分の振幅とが等しくなる。また、第1方形波乗算部UD1の出力電流に含まれる第1方形波W1の第5次高調波に対応した電流成分の振幅と、第2方形波乗算部UD3の出力電流に含まれる第2方形波W3の基本波に対応した電流成分の振幅とが等しくなる。
信号合成部10Aは、方形波乗算部UD1〜UD3から出力される電流の和に応じた出力信号Soを生成する。信号合成部10Aは、例えば図15に示すように、抵抗R3とアンプ回路OP2を有する。抵抗R3は、出力ノードNcとアンプ回路OP2の出力との間に接続される。アンプ回路OP2は、出力ノードNcが基準電位と等しくなるように抵抗R3の一端の出力電圧を制御する。アンプ回路OP2は、例えばオペアンプであり、反転入力端子が出力ノードNcに接続され、非反転入力端子が基準電位に接続される。
図17は、方形波乗算部UD1〜UD3の各スイッチ素子のオンオフ状態を示すタイミング図である。
図17において示すように、第1方形波乗算部UD1において正転モードと反転モードからなる第1方形波W1の1サイクルの乗算が行われる間に、第2方形波乗算部UD2では第2方形波W2の3サイクルの乗算が行われ、第2方形波乗算部UD3では第2方形波W3の5サイクルの乗算が行われる。
また、第1方形波乗算部UD1において第1方形波W1の正転モードが開始されるとき、第2方形波乗算部UD2では第2方形波W2の反転モードが開始され、第2方形波乗算部UD3では第2方形波W3の反転モードが開始される。そのため、第2方形波W2の基本波は第1方形波W1の第3次高調波に対して逆位相となり、第2方形波W3の基本波は第1方形波W1の第5次高調波に対して逆位相となる。従って、第1方形波乗算部UD1の出力電流に含まれる第1方形波W1の第3次高調波に対応した電流成分は、第2方形波乗算部UD2の出力電流に含まれる第2方形波W2の基本波に対応した電流成分によって相殺される。また、第1方形波乗算部UD1の出力電流に含まれる第1方形波W1の第5次高調波に対応した電流成分は、第2方形波乗算部UD3の出力電流に含まれる第2方形波W3の基本波に対応した電流成分によって相殺される。
以上説明したように、本実施形態に係る正弦波乗算装置においても、既に説明した各実施形態と同様に、簡易な構成で精度よく入力信号Siと正弦波との乗算を行うことができる。
<第8の実施形態>
次に、本発明の第8の実施形態に係る入力装置について、図18を参照して説明する。
図18に示す本実施形態に係る入力装置は、物体の近接に応じた情報を入力するタッチセンサなどの入力装置であり、センサ部110と、選択部120と、検出信号生成部130と、第1正弦波乗算部140と、第2正弦波乗算部150と、ローパスフィルタ160とを備える。
センサ部110は、物体の近接に応じて静電容量が変化するセンサ素子を含んでおり、図18の例では、物体との間にキャパシタを形成する電極ES1〜ESnを含む。電極ES1〜ESnへ物体(指先など)が近接することにより、電極ES1〜ESnと物体との間に形成されるキャパシタの静電容量が変化する。
選択部120は、センサ部110における電極ES1〜ESnの1つを選択して検出信号生成部130の入力に接続する。
検出信号生成部130は、第1正弦波乗算部140によって供給される第1正弦波に応じた正弦波の駆動電圧を、選択部120により選択されたセンサ部110の電極(ES1〜ESn)に印加し、この駆動電圧の印加によって電極に流れる電流に応じた検出信号Snを生成する。検出信号生成部130は、例えば図18に示すように、オペアンプOP3と、キャパシタCfと、減算器131を有する。キャパシタCfは、オペアンプOP3の反転入力端子と出力端子との間に接続される。オペアンプOP3の非反転入力端子には、第1正弦波乗算部140の第1正弦波が入力される。減算器131は、オペアンプOP3の出力信号が第1正弦波を減算し、その減算結果を検出信号Snとして出力する。検出信号Snは、第1正弦波と同じ周波数fsで振動する信号であり、その振幅はセンサ部110の電極と物体(指先)との間に形成される静電容量に比例する。
第1正弦波乗算部140は、周波数fsの正弦波を直流信号に乗算し、当該乗算の結果として所定の周波数の第1正弦波を出力する回路であり、例えば図12に示す正弦波乗算装置と同様の構成を有する。
第2正弦波乗算部150は、検出信号生成部130において生成された検出信号Snに、周波数fsの第2正弦波を乗算する回路であり、例えば図10に示す正弦波乗算装置と同様の構成を有する。
ローパスフィルタ160は、第2正弦波乗算部150の乗算結果として得られる信号Dsから、直流成分の信号Daを抽出する。第2正弦波乗算部150とローパスフィルタ160は、検出信号Snに含まれる周波数fsの信号成分を抽出する狭帯域のバンドパスフィルタとして動作する。直流成分の信号Daは、検出信号Snに含まれる周波数fsの信号成分の振幅に応じたレベルを有しており、センサ部110の電極と物体(指先)との間に形成される静電容量に比例する。
本実施形態に係る入力装置によれば、簡易な構成の第1正弦波乗算部140,第2正弦波乗算部150を用いて、外来ノイズの影響が除去された精度の高い静電容量の検出値を得ることができる。
以上、本発明の幾つかの実施形態について説明したが、本発明はこれらの実施形態にのみ限定されるものではなく、更に種々のバリエーションを含んでいる。
図4に示す正弦波乗算装置では、第2方形波乗算部U2,U3において入力信号Siに乗算する第2方形波W2,W3の基本波の位相を第1方形波W1における高調波の位相に対して逆にしているが、本発明はこの例に限定されない。本発明の他の実施形態では、例えば図19において示すように、第2方形波乗算部U2,U3において入力信号Siに乗算する第2方形波W2,W3の基本波の位相を第1方形波W1における高調波の位相と同相となるようにしてもよい。この場合、信号合成部10では、第1方形波乗算部U1の出力信号Su1から第2方形波乗算部U2,U3の出力信号Su2,Su3を減算するように信号の合成することで、図4に示す正弦波乗算装置と同様に高調波成分を相殺することができる。
上述した実施形態では、第1方形波W1における第3次高調波及び第5次高調波に対応した信号成分を第2方形波W2,W3の基本波に対応した信号成分により相殺しているが、本発明はこの例に限定されない。本発明の他の実施形態では、更に周波数の高い高調波に対応した信号成分を相殺できるように、方形波乗算部の数を3以上としてもよい。
上述した実施形態では、基準電位からの信号レベルを基準にして信号処理を行う例を挙げたが、本発明の他の実施形態では、差動信号を扱う構成としてもよい。これにより、電源ノイズ等の外乱の影響を受け難くすることができる。
上述した実施形態では、方形波の乗算処理や乗算結果の合成処理をアナログ回路で行っているが、本発明の他の実施形態では、これらの信号処理をデジタル信号処理で行ってもよい。
10,10A…信号合成部、21,21A…第1スイッチ部、22…第2スイッチ部、23…第3スイッチ部、30…第1ローパスフィルタ、40…第2ローパスフィルタ、50,160…ローパスフィルタ、60…反転アンプ、U1〜U3,UA1〜UA3,UB1〜UB3,UD1〜UD3…方形波乗算部、SW1〜SW10…スイッチ素子、OP1,OP2…アンプ回路、C1〜C4…キャパシタ、R1…抵抗

Claims (8)

  1. 所定の周波数の正弦波を入力信号に乗算する正弦波乗算装置であって、
    それぞれ異なる周波数の方形波を前記入力信号に乗算する複数の方形波乗算部と、
    前記複数の方形波乗算部の出力信号を合成する信号合成部とを備え、
    前記方形波は、最も周波数が低い正弦波である基本波と、前記基本波に対してそれぞれ整数倍の周波数を持つ正弦波である複数の高調波との和として近似可能であり、
    前記複数の方形波乗算部は、1つの第1方形波乗算部と1つ又は複数の第2方形波乗算部とを含み、
    前記第1方形波乗算部は、前記所定の周波数の正弦波を前記基本波とする第1方形波を前記入力信号に乗算し、
    前記第2方形波乗算部は、前記第1方形波に含まれる1つの前記高調波と等しい正弦波若しくは当該1つの高調波の位相を反転させた正弦波を前記基本波とする第2方形波を前記入力信号に乗算し、
    前記信号合成部は、前記第1方形波乗算部の出力信号に含まれる前記第1方形波の少なくとも1つの前記高調波と前記入力信号との積に応じた信号成分を、前記第2方形波乗算部の出力信号に含まれる前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分よって相殺し
    前記方形波乗算部は、前記入力信号に乗算する方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号に比例した出力信号を生成するとともに、当該一方の半周期と当該他方の半周期とで、前記入力信号と前記出力信号との比の絶対値が等しく、かつ、当該比の符号が反転するように前記出力信号を生成し、
    前記方形波乗算部は、前記入力信号に乗算する前記方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号の電圧に比例した電荷を蓄積する充電動作と、前記充電動作により蓄積した前記電荷を前記信号合成部へ出力する電荷出力動作とを所定のサンプリング周期で交互に反復するとともに、当該一方の半周期と当該他方の半周期とで、前記入力信号の電圧と前記充電動作により蓄積する電荷量との比が等しく、かつ、前記信号合成部へ出力する前記電荷の極性が反転するように前記充電動作及び前記電荷出力動作を行い、
    前記信号合成部は、前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、当該電荷出力動作によって前記複数の方形波乗算部から出力される前記電荷の和に応じた信号を生成する
    ことを特徴とする正弦波乗算装置。
  2. 前記入力信号が入力される入力ノードと、
    前記複数の方形波乗算部の出力が共通に接続される出力ノードとを備え、
    前記方形波乗算部は、
    第1キャパシタ及び第2キャパシタと、
    前記入力信号に乗算する前記方形波の1周期中における一方の半周期において、前記第1キャパシタの一端を前記入力ノードに接続するとともに前記第1キャパシタの他端を基準電位に接続する充電動作、及び、前記第1キャパシタの前記一端を前記出力ノードに接続するとともに前記第1キャパシタの前記他端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第1スイッチ部と、
    前記入力信号に乗算する前記方形波の1周期中における他方の半周期において、前記第2キャパシタの一端を前記入力ノードに接続するとともに前記第2キャパシタの他端を前記基準電位に接続する充電動作、及び、前記第2キャパシタの前記他端を前記出力ノードに接続するとともに前記第2キャパシタの前記一端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第2スイッチ部と有し、
    前記信号合成部は、
    一方の端子が前記出力ノードに接続された第3キャパシタと、
    前記出力ノードと前記基準電位との電圧差がゼロとなるように前記第3キャパシタの他方の端子の電圧を制御するアンプ回路と、
    前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、前記第3キャパシタに蓄積される電荷を放電する放電回路とを有する
    ことを特徴とする請求項に記載の正弦波乗算装置。
  3. 前記第1スイッチ部は、
    前記入力ノードと前記第1キャパシタの前記一端との間の電流経路に設けられた第1スイッチ素子と、
    前記第1キャパシタの前記一端と前記出力ノードとの間の電流経路に設けられた第2スイッチ素子とを含み、
    前記第1キャパシタの前記他端が前記基準電位に接続されており、
    前記第2スイッチ部は、
    前記入力ノードと前記第2キャパシタの前記一端との間の電流経路に設けられた第3スイッチ素子と、
    前記第2キャパシタの前記他端と前記基準電位との間の電流経路に設けられた第4スイッチ素子と、
    前記第2キャパシタの前記他端と前記出力ノードとの間の電流経路に設けられた第5スイッチ素子と、
    前記第2キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第6スイッチ素子とを含み、
    前記入力信号に乗算する前記方形波の1周期中における一方の半周期では、
    前記充電動作の際に前記第1スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、
    前記電荷出力動作の際に前記第2スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、
    前記入力信号に乗算する前記方形波の1周期中における他方の半周期では、
    前記充電動作の際に前記第3スイッチ素子及び前記第4スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、
    前記電荷出力動作の際に前記第5スイッチ素子及び前記第6スイッチ素子がオンするとともに他の前記スイッチ素子がオフする
    ことを特徴とする請求項に記載の正弦波乗算装置。
  4. 前記方形波乗算部は、前記第1スイッチ素子と前記入力ノードとの電流経路に設けられた第4キャパシタを有し、
    前記第1スイッチ部は、
    前記第4キャパシタの一端と前記入力ノードとの間の電流経路に設けられた第7スイッチ素子と、
    前記第4キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第8スイッチ素子と、
    前記第4キャパシタの他端と前記基準電位との間の電流経路に設けられた第9スイッチ素子とを含み、
    前記第7スイッチ素子が前記第1スイッチ素子と同じ条件でオンオフし、
    前記第8スイッチ素子及び前記第9スイッチ素子が前記第2スイッチ素子と同じ条件でオンオフする
    ことを特徴とする請求項に記載の正弦波乗算装置。
  5. 前記第1方形波乗算部及び前記第2方形波乗算部は、前記充電動作において電荷を蓄積する少なくとも1つのキャパシタを有しており、
    前記第1方形波乗算部が前記充電動作において電荷を蓄積する前記キャパシタの静電容量と、前記第2方形波乗算部が前記充電動作において電荷を蓄積する前記キャパシタの静電容量との比が、前記第1方形波の前記基本波の振幅と、前記第2方形波の前記基本波と等しい周波数を有する前記第1方形波の前記高調波の振幅との比に応じた値を有する
    ことを特徴とする請求項1乃至4の何れか一項に記載の正弦波乗算装置。
  6. 前記複数の方形波乗算部に入力される前記入力信号に含まれたノイズ成分であって、ンプリング周波数の整数倍の周波数から前記入力信号の信号帯域へ折り返し雑音を生じ得る前記ノイズ成分を減衰させる第1ローパスフィルタを有する
    ことを特徴とする請求項乃至の何れか一項に記載の正弦波乗算装置。
  7. 前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部と、
    前記信号合成部において合成の結果として出力される信号から、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波を減衰させる第2ローパスフィルタを有する
    ことを特徴とする請求項1乃至の何れか一項に記載の正弦波乗算装置。
  8. 物体の近接に応じた情報を入力する入力装置であって、
    前記物体の近接に応じて静電容量が変化するセンサ素子を含んだセンサ部と、
    所定の周波数の正弦波を直流信号に乗算し、当該乗算の結果として前記所定の周波数の第1正弦波を出力する第1正弦波乗算部と、
    前記第1正弦波に応じた正弦波の駆動電圧を前記センサ素子に印加し、前記駆動電圧の印加によって前記センサ素子に流れる電流に応じた検出信号を生成する検出信号生成部と、
    前記所定の周波数の第2正弦波を前記検出信号に乗算する第2正弦波乗算部と、
    前記第2正弦波乗算部の乗算結果の信号から直流成分を抽出するローパスフィルタとを備え、
    前記第1正弦波乗算部及び前記第2正弦波乗算部は、請求項1乃至の何れか一項に記載された正弦波乗算装置である
    ことを特徴とする入力装置。
JP2017512266A 2015-04-14 2016-04-01 正弦波乗算装置とこれを有する入力装置 Expired - Fee Related JP6438121B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015082584 2015-04-14
JP2015082584 2015-04-14
PCT/JP2016/060948 WO2016167146A1 (ja) 2015-04-14 2016-04-01 正弦波乗算装置とこれを有する入力装置

Publications (2)

Publication Number Publication Date
JPWO2016167146A1 JPWO2016167146A1 (ja) 2018-01-25
JP6438121B2 true JP6438121B2 (ja) 2018-12-12

Family

ID=57125821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512266A Expired - Fee Related JP6438121B2 (ja) 2015-04-14 2016-04-01 正弦波乗算装置とこれを有する入力装置

Country Status (6)

Country Link
US (1) US10331409B2 (ja)
EP (1) EP3285395A4 (ja)
JP (1) JP6438121B2 (ja)
KR (1) KR101952813B1 (ja)
CN (1) CN107534415A (ja)
WO (1) WO2016167146A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017065221A1 (ja) * 2015-10-16 2017-04-20 アルプス電気株式会社 正弦波乗算装置とこれを有する入力装置
EP3474468A4 (en) * 2016-06-20 2019-06-26 Sony Corporation COMMUNICATION DEVICE AND COMMUNICATION SYSTEM
WO2020069745A1 (en) * 2018-10-04 2020-04-09 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer circuit with improved voltage gain
JP2020160887A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 演算装置及び積和演算システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295105A (en) * 1980-02-07 1981-10-13 Racal-Vadic, Inc. Switched-capacitor modulator
NL8302591A (nl) * 1983-07-20 1985-02-18 Philips Nv Vermenigvuldigschakeling met geschakelde capaciteiten circuits.
JPS60229672A (ja) * 1984-04-27 1985-11-15 Yaskawa Electric Mfg Co Ltd 信号極性切替回路
US4789837A (en) * 1987-04-22 1988-12-06 Sangamo Weston, Inc. Switched capacitor mixer/multiplier
KR100374439B1 (ko) * 1996-10-08 2003-03-15 마쯔시다덴기산교 가부시키가이샤 전원장치 및 전압 변환기
JPH10335938A (ja) * 1997-06-03 1998-12-18 Hioki Ee Corp 波形生成装置
JP2000315919A (ja) 1999-04-30 2000-11-14 Mitsubishi Electric Corp ミキサー回路
JP2003078353A (ja) * 2001-09-04 2003-03-14 Alps Electric Co Ltd 正弦波発生回路およびこの正弦波発生回路を用いた振動子の駆動装置
AU2003255865A1 (en) 2002-08-08 2004-02-25 Koninklijke Philips Electronics N.V. Improved mixers with a plurality of local oscillators and systems based thereon
JP2005091139A (ja) * 2003-09-17 2005-04-07 Alps Electric Co Ltd 容量検出センサ、指紋センサ及び容量検出方法
US7656931B2 (en) * 2003-12-31 2010-02-02 Ut-Battelle, Llc Hybrid spread spectrum radio system
JP4411529B2 (ja) * 2004-08-05 2010-02-10 株式会社デンソー 振動型角速度センサ
JP4662826B2 (ja) * 2005-08-05 2011-03-30 三洋電機株式会社 スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ
JP5121069B2 (ja) * 2006-10-23 2013-01-16 パナソニック株式会社 サンプリングフィルタ装置および無線通信装置
US20080194222A1 (en) * 2007-02-14 2008-08-14 Realtek Semiconductor Corp. Mixing apparatus and method
JP5355589B2 (ja) 2008-12-04 2013-11-27 パナソニック株式会社 サンプリング回路およびこれを用いた受信機
KR20120030171A (ko) * 2010-09-17 2012-03-28 삼성전자주식회사 하모닉 성분을 제거하기 위한 장치 및 방법
WO2014015277A2 (en) * 2012-07-19 2014-01-23 The Trustees Of Columbia University In The City Of New York Circuits and methods for performing harmonic rejection mixing
US8792847B2 (en) * 2012-07-27 2014-07-29 Qualcomm Incorporated Linearity in passive mixer circuits

Also Published As

Publication number Publication date
EP3285395A4 (en) 2018-10-10
KR20170127554A (ko) 2017-11-21
KR101952813B1 (ko) 2019-02-27
US10331409B2 (en) 2019-06-25
US20180012045A1 (en) 2018-01-11
CN107534415A (zh) 2018-01-02
WO2016167146A1 (ja) 2016-10-20
JPWO2016167146A1 (ja) 2018-01-25
EP3285395A1 (en) 2018-02-21

Similar Documents

Publication Publication Date Title
JP6438121B2 (ja) 正弦波乗算装置とこれを有する入力装置
US9459298B2 (en) Method and apparatus for sensing capacitance value and converting it into digital format
JP5474707B2 (ja) 電圧検出装置用の検出回路および電圧検出装置
JP4352562B2 (ja) 信号処理装置
CN102064802B (zh) 基于直接数字频率合成技术的低功耗低失真信号发生器
Kaçar et al. Novel grounded parallel inductance simulators realization using a minimum number of active and passive components
Wang et al. High-accuracy circuits for on-chip capacitive ratio testing and sensor readout
JP3519242B2 (ja) アナログ信号処理装置およびそれを用いる相関演算器
Ding et al. A switch-bridge-based readout circuit for differential capacitance measurement in MEMS resonators
JP2010148044A (ja) フィルタ回路および通信装置
JP6387469B2 (ja) 正弦波乗算装置とこれを有する入力装置
US9383860B2 (en) Capacitance processing circuit and a MEMS device
JP6419674B2 (ja) 正弦波乗算装置とこれを有する入力装置
JP6419675B2 (ja) アナログ−デジタル変換器
RU2589771C1 (ru) Измерительный преобразователь емкость-напряжение
JP5224287B2 (ja) スイッチトキャパシタ回路を用いた積分回路、ローパスフィルタおよび電子機器
Butyrlagin et al. Discrete-Analog Low-Pass Filter Using Switched Capacitors With Resistive Pole Frequency Control
JP2003168976A (ja) A/d変換器のオフセット補正装置及び電力量計
Muratore et al. A capacitive sensor interface for high-resolution acquisitions in hostile environments
RU2218599C1 (ru) Способ выборочного интервального интегрирования напряжения
Singh et al. Differential Lossy Integrator using FTFNTA
Gagliardi et al. A 3-decade-frequency-range Sinewave Synthesizer with Analog Piecewise-linear Interpolation
Trofimenkoff et al. VFC with pulsewidth-to-period ratio proportional to input voltage
Lin et al. A robust linear triangle wave generator for ADC testing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181115

R150 Certificate of patent or registration of utility model

Ref document number: 6438121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees