JP6438121B2 - 正弦波乗算装置とこれを有する入力装置 - Google Patents
正弦波乗算装置とこれを有する入力装置 Download PDFInfo
- Publication number
- JP6438121B2 JP6438121B2 JP2017512266A JP2017512266A JP6438121B2 JP 6438121 B2 JP6438121 B2 JP 6438121B2 JP 2017512266 A JP2017512266 A JP 2017512266A JP 2017512266 A JP2017512266 A JP 2017512266A JP 6438121 B2 JP6438121 B2 JP 6438121B2
- Authority
- JP
- Japan
- Prior art keywords
- square wave
- signal
- capacitor
- wave
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/548—Trigonometric functions; Co-ordinate transformations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0074—Mixing using a resistive mixer or a passive mixer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0086—Reduction or prevention of harmonic frequencies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
上記正弦波乗算装置では、前記方形波乗算部を用いて正弦波(前記第1方形波の前記基本波)と前記入力信号との乗算を行うため、アナログ乗算器のようにトランジスタの温度特性の影響を受け難くなり、温度による特性の変動が少ない。また、前記方形波乗算部を用いることによって、アナログ乗算器のようにトランジスタの入出力非線形特性の影響を受け難くなるため、入力信号のレベルの範囲が広くなる。
更に、上記正弦波乗算装置では、前記方形波乗算部を用いることによって正弦波発生器を省略できることから、回路構成が簡易となる。
これにより、前記方形波乗算部では、前記入力信号に乗算する方形波の1周期中における一方の半周期と他方の半周期とで、前記入力信号と前記出力信号との比の絶対値が等しく、かつ、当該比の符号が反転するように前記出力信号が生成される。すなわち、前記入力信号に対する前記出力信号の比の絶対値を保ったまま、その正負の符号を方形波の半周期ごとに反転することで、前記入力信号と方形波の乗算が行われる。そのため、アナログ乗算器のようにトランジスタの温度特性や入出力非線形特性の影響を受け難くなる。
また、前記キャパシタの静電容量比は、温度や製造プロセスによるばらつきの影響を受け難いため、上記信号成分の相殺を精度よく行うことが可能となる。
前記方形波乗算部は、第1キャパシタ及び第2キャパシタと、前記入力信号に乗算する前記方形波の1周期中における一方の半周期において、前記第1キャパシタの一端を前記入力ノードに接続するとともに前記第1キャパシタの他端を基準電位に接続する充電動作、及び、前記第1キャパシタの前記一端を前記出力ノードに接続するとともに前記第1キャパシタの前記他端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第1スイッチ部と、前記入力信号に乗算する前記方形波の1周期中における他方の半周期において、前記第2キャパシタの一端を前記入力ノードに接続するとともに前記第2キャパシタの他端を前記基準電位に接続する充電動作、及び、前記第2キャパシタの前記他端を前記出力ノードに接続するとともに前記第2キャパシタの前記一端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第2スイッチ部とを有してよい。
前記信号合成部は、一方の端子が前記出力ノードに接続された第3キャパシタと、前記出力ノードと前記基準電位との電圧差がゼロとなるように前記第3キャパシタの他方の端子の電圧を制御するアンプ回路と、前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、前記第3キャパシタに蓄積される電荷を放電する放電回路とを有してよい。
前記第1キャパシタの前記他端が前記基準電位に接続されてよい。
前記第2スイッチ部は、前記入力ノードと前記第2キャパシタの前記一端との間の電流経路に設けられた第3スイッチ素子と、前記第2キャパシタの前記他端と前記基準電位との間の電流経路に設けられた第4スイッチ素子と、前記第2キャパシタの前記他端と前記出力ノードとの間の電流経路に設けられた第5スイッチ素子と、前記第2キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第6スイッチ素子とを含んでよい。
前記入力信号に乗算する前記方形波の1周期中における一方の半周期では、前記充電動作の際に前記第1スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、前記電荷出力動作の際に前記第2スイッチ素子がオンするとともに他の前記スイッチ素子がオフしてよい。
前記入力信号に乗算する前記方形波の1周期中における他方の半周期では、前記充電動作の際に前記第3スイッチ素子及び前記第4スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、前記電荷出力動作の際に前記第5スイッチ素子及び前記第6スイッチ素子がオンするとともに他の前記スイッチ素子がオフしてよい。
前記第1スイッチ部は、前記第4キャパシタの一端と前記入力ノードとの間の電流経路に設けられた第7スイッチ素子と、前記第4キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第8スイッチ素子と、前記第4キャパシタの他端と前記基準電位との間の電流経路に設けられた第9スイッチ素子とを含んでよい。
前記第7スイッチ素子は、前記第1スイッチ素子と同じ条件でオンオフしてよい。
前記第8スイッチ素子及び前記第9スイッチ素子は、前記第2スイッチ素子と同じ条件でオンオフしてよい。
これにより、前記信号合成部において生成される信号中の前記折り返し雑音が低減する。
例えば、前記方形波乗算部は、前記入力信号に乗算する方形波の1周期における一方の半周期において、前記入力信号の電圧に所定の比率で比例した出力電流を生成し、当該1周期における他方の半周期において、前記反転入力信号の電圧に前記所定の比率で比例した出力電流を生成してよい。前記信号合成部は、前記複数の方形波乗算部から出力される前記出力電流の和に応じた信号を生成してよい。
これにより、前記信号合成部において生成される信号において、前記第1方形波の前記高調波に対応した信号成分が低減する。
図4は、本発明の第1の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図1に示す正弦波乗算装置は、それぞれ異なる周波数の方形波W1,W2,W3を入力信号Siに乗算する3つの方形波乗算部U1,U2,U3と、当該方形波乗算部U1,U2,U3の出力信号Su1,Su2,Su3を合成する信号合成部10を有する。以下、方形波乗算部U1〜U3の任意の1つを「方形波乗算部U」と記し、出力信号Su1〜Su3の任意の1つを「出力信号Su」と記し、方形波W1〜W3の任意の1つを「方形波W」と記す。
すなわち、第2方形波乗算部U2は、第1方形波W1における第3次高調波の位相を反転させた正弦波を基本波とする第2方形波W2を入力信号Siに乗算する。図4において示すように、この第2方形波W2の周波数は「3fs」、振幅は「A/3」である。
また、第2方形波乗算部U3は、第1方形波W1における第5次高調波の位相を反転させた正弦波を基本波とする第2方形波W3を入力信号Siに乗算する。図4において示すように、この第2方形波W3の周波数は「5fs」、振幅は「A/5」である。
次に、第2の実施形態として、図4に示す正弦波乗算装置のより詳細な構成の一例を説明する。
Cu1:Cu2 = 1:1/3 …(1)
Cu1:Cu3 = 1:1/5 …(2)
Cu1:Cu2:Cu3 = 1:1/3:1/5 = 15:5:3 …(3)
第1キャパシタC1の充電動作を行う場合、第1スイッチ部21は、第1キャパシタC1の一端を入力ノードNiに接続するとともに第1キャパシタC1の他端を基準電位に接続する。第1キャパシタC2の電荷出力動作を行う場合、第1スイッチ部21は、第1キャパシタC1の前記一端を出力ノードNcに接続するとともに第1キャパシタC1の前記他端を基準電位に接続する。第1スイッチ部21は、この充電動作と電荷出力動作を、サンプリング周期Tで交互に反復する。
第2キャパシタC2の充電動作を行う場合、第2スイッチ部22は、第2キャパシタC2の一端を入力ノードNiに接続するとともに第2キャパシタC2の他端を基準電位に接続する。第2キャパシタC2の電荷出力動作を行う場合、第2スイッチ部22は、第2キャパシタC2の前記他端を出力ノードNcに接続するとともに第2キャパシタC2の前記一端を基準電位に接続する。第2スイッチ部22は、この充電動作と電荷出力動作をサンプリング周期Tで交互に反復する。
第1スイッチ部21が動作する方形波Wの一方の半周期では、第1スイッチ素子SW1と第2スイッチ素子SW2が交互にオンする。すなわち、第1キャパシタC1の充電動作が行われる場合、第1スイッチ素子SW1がオンするとともに他のスイッチ素子がオフする。第2キャパシタC2の電荷出力動作が行われる場合、第2スイッチ素子SW2がオンするとともに他のスイッチ素子がオフする。
第2スイッチ部22が動作する方形波Wの他方の半周期では、第3スイッチ素子SW3及び第4スイッチ素子SW4のペアと第5スイッチ素子SW5及び第6スイッチ素子SW6のペアとが交互にオンする。すなわち、第2キャパシタC2の充電動作が行われる場合、第3スイッチ素子SW3及び第4スイッチ素子SW4のペアが共にオンするとともに他のスイッチ素子がオフする。第2キャパシタC2の電荷出力動作が行われる場合、第5スイッチ素子SW5及び第6スイッチ素子SW6のペアが共にオンするとともに他のスイッチ素子がオフする。
次に、本発明の第3の実施形態について説明する。
第3の実施形態に係る正弦波乗算装置は、第2の実施形態に係る正弦波乗算装置における方形波乗算部U1〜U3を、図8に示す方形波乗算部UA1〜UA3に置き換えたものであり、他の構成は第2の実施形態に係る正弦波乗算装置と同じである。
第4キャパシタC4は、第1スイッチ素子SW1と入力ノードNiとの間の電流経路に設けられる。第7スイッチ素子SW7は、第4キャパシタC4の一端と入力ノードNiとの間の電流経路に設けられる。第8スイッチ素子SW8は、第4キャパシタC4の前記一端と基準電位との間の電流経路に設けられる。第9スイッチ素子SW9は、第4キャパシタC4の他端と基準電位との間に設けられる。
図9において示すように、第7スイッチ素子SW7は、第1スイッチ素子SW1と同じ条件でオンオフする。また、第8スイッチ素子SW8及び第9スイッチ素子SW9は、第2スイッチ素子SW2と同じ条件でオンオフする。他のスイッチ素子の動作は、図7に示すタイミング図と同じである。
次に、本発明の第4の実施形態について説明する。
図10は、第4の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図10に示す正弦波乗算装置は、第2及び第3の実施形態に係る正弦波乗算装置(図5)に第1ローパスフィルタ30を設けたものであり、他の構成は第2及び第3の実施形態に係る正弦波乗算装置と同じである。
次に、本発明の第5の実施形態について説明する。
図12は、第5の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図12に示す正弦波乗算装置は、第2及び第3の実施形態に係る正弦波乗算装置(図5)にローパスフィルタ50を設け、入力信号Siを直流電圧VDDとしたものであり、他の構成は第2及び第3の実施形態に係る正弦波乗算装置と同じである。
このように、本実施形態に係る正弦波乗算装置は、精度の高い正弦波発生回路として動作させることも可能である。
次に、本発明の第6の実施形態について説明する。
図13は、第6の実施形態に係る正弦波乗算装置における方形波乗算部UB1〜UB3の構成の一例を示す図である。第3の実施形態に係る正弦波乗算装置は、第2の実施形態に係る正弦波乗算装置における方形波乗算部U1〜U3を、図13に示す方形波乗算部UB1〜UB3に置き換えたものであり、他の構成は第2の実施形態に係る正弦波乗算装置と同じである。
正転モードでは、第4スイッチ素子SW4が常にオン状態となる。正転モードの充電動作において、第3スイッチ素子SW3がオンし、第4スイッチ素子SW4を除く他のスイッチ素子がオフする。正転モードの電荷出力動作においては、第10スイッチ素子SW10がオンし、第4スイッチ素子SW4を除く他のスイッチ素子がオフする。
一方、反転モードでは、第10スイッチ素子SW10が常にオフ状態となる。反転モードの充電動作において、第3スイッチ素子SW3及び第4スイッチ素子SW4のペアがオンし、他のスイッチ素子がオフする。反転モードの電荷出力動作において、第5スイッチ素子SW5及び第6スイッチ素子SW6がオンし、他のスイッチ素子がオフする。この動作は、図6,図8における第2スイッチ部22と同じである。
次に、本発明の第7の実施形態について説明する。
図15は、第7の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図15に示す正弦波乗算装置は、反転アンプ回路60と、方形波乗算部UD1〜UD3と、信号合成部10Aを有する。
以下、本実施形態では、方形波乗算部UD1〜UD3の任意の1つを「方形波乗算部UD」と記し、出力信号Sud1〜Sud3の任意の1つを「出力信号Sud」と記し、方形波W1〜W3の任意の1つを「方形波W」と記す。
スイッチ素子SW13は、抵抗R1の一端と、反転アンプ回路60の出力につながる入力ノードNiXとの間の電流経路に設けられる。スイッチ素子SW12は、抵抗R1の前記一端と入力ノードNiとの間の電流経路に設けられる。抵抗R1の他端は、出力ノードNcに接続される。方形波Wの1周期における一方の半周期においてスイッチ素子SW12がオン、スイッチ素子SW13がオフし、他方の半周期においてスイッチ素子SW12がオフ、スイッチ素子SW13がオンする。
以下、本実施形態では、スイッチ素子SW12がオン、スイッチ素子SW13がオフする方形波Wの半周期間の動作モードを「正転モード」と呼び、スイッチ素子SW12がオフ、スイッチ素子SW13がオンする方形波Wの他の半周期間の動作モードを「反転モード」と呼ぶ。
方形波乗算部UD2,UD3(以下、「第2方形波乗算部U2」「第2方形波乗算部UD3」と記す。)は、周波数fsの第1方形波W1に含まれる第3次高調波,第5次高調波の位相を反転させた正弦波を基本波とする方形波W2、W3(以下、「第2方形波W2」「第2方形波W3」と記す。)をそれぞれ入力信号Siに乗算する。第2方形波W2の周波数は「3fs」、振幅は「A/3」であり、第2方形波W3の周波数は「5fs」、振幅は「A/5」である。
Yu1:Yu2:Yu3 = 15:5:3 …(4)
図17において示すように、第1方形波乗算部UD1において正転モードと反転モードからなる第1方形波W1の1サイクルの乗算が行われる間に、第2方形波乗算部UD2では第2方形波W2の3サイクルの乗算が行われ、第2方形波乗算部UD3では第2方形波W3の5サイクルの乗算が行われる。
次に、本発明の第8の実施形態に係る入力装置について、図18を参照して説明する。
Claims (8)
- 所定の周波数の正弦波を入力信号に乗算する正弦波乗算装置であって、
それぞれ異なる周波数の方形波を前記入力信号に乗算する複数の方形波乗算部と、
前記複数の方形波乗算部の出力信号を合成する信号合成部とを備え、
前記方形波は、最も周波数が低い正弦波である基本波と、前記基本波に対してそれぞれ整数倍の周波数を持つ正弦波である複数の高調波との和として近似可能であり、
前記複数の方形波乗算部は、1つの第1方形波乗算部と1つ又は複数の第2方形波乗算部とを含み、
前記第1方形波乗算部は、前記所定の周波数の正弦波を前記基本波とする第1方形波を前記入力信号に乗算し、
前記第2方形波乗算部は、前記第1方形波に含まれる1つの前記高調波と等しい正弦波若しくは当該1つの高調波の位相を反転させた正弦波を前記基本波とする第2方形波を前記入力信号に乗算し、
前記信号合成部は、前記第1方形波乗算部の出力信号に含まれる前記第1方形波の少なくとも1つの前記高調波と前記入力信号との積に応じた信号成分を、前記第2方形波乗算部の出力信号に含まれる前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分よって相殺し、
前記方形波乗算部は、前記入力信号に乗算する方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号に比例した出力信号を生成するとともに、当該一方の半周期と当該他方の半周期とで、前記入力信号と前記出力信号との比の絶対値が等しく、かつ、当該比の符号が反転するように前記出力信号を生成し、
前記方形波乗算部は、前記入力信号に乗算する前記方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号の電圧に比例した電荷を蓄積する充電動作と、前記充電動作により蓄積した前記電荷を前記信号合成部へ出力する電荷出力動作とを所定のサンプリング周期で交互に反復するとともに、当該一方の半周期と当該他方の半周期とで、前記入力信号の電圧と前記充電動作により蓄積する電荷量との比が等しく、かつ、前記信号合成部へ出力する前記電荷の極性が反転するように前記充電動作及び前記電荷出力動作を行い、
前記信号合成部は、前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、当該電荷出力動作によって前記複数の方形波乗算部から出力される前記電荷の和に応じた信号を生成する
ことを特徴とする正弦波乗算装置。 - 前記入力信号が入力される入力ノードと、
前記複数の方形波乗算部の出力が共通に接続される出力ノードとを備え、
前記方形波乗算部は、
第1キャパシタ及び第2キャパシタと、
前記入力信号に乗算する前記方形波の1周期中における一方の半周期において、前記第1キャパシタの一端を前記入力ノードに接続するとともに前記第1キャパシタの他端を基準電位に接続する充電動作、及び、前記第1キャパシタの前記一端を前記出力ノードに接続するとともに前記第1キャパシタの前記他端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第1スイッチ部と、
前記入力信号に乗算する前記方形波の1周期中における他方の半周期において、前記第2キャパシタの一端を前記入力ノードに接続するとともに前記第2キャパシタの他端を前記基準電位に接続する充電動作、及び、前記第2キャパシタの前記他端を前記出力ノードに接続するとともに前記第2キャパシタの前記一端を前記基準電位に接続する電荷出力動作を前記サンプリング周期で交互に反復する第2スイッチ部と有し、
前記信号合成部は、
一方の端子が前記出力ノードに接続された第3キャパシタと、
前記出力ノードと前記基準電位との電圧差がゼロとなるように前記第3キャパシタの他方の端子の電圧を制御するアンプ回路と、
前記複数の方形波乗算部において所定回数の前記電荷出力動作が行われる度に、前記第3キャパシタに蓄積される電荷を放電する放電回路とを有する
ことを特徴とする請求項1に記載の正弦波乗算装置。 - 前記第1スイッチ部は、
前記入力ノードと前記第1キャパシタの前記一端との間の電流経路に設けられた第1スイッチ素子と、
前記第1キャパシタの前記一端と前記出力ノードとの間の電流経路に設けられた第2スイッチ素子とを含み、
前記第1キャパシタの前記他端が前記基準電位に接続されており、
前記第2スイッチ部は、
前記入力ノードと前記第2キャパシタの前記一端との間の電流経路に設けられた第3スイッチ素子と、
前記第2キャパシタの前記他端と前記基準電位との間の電流経路に設けられた第4スイッチ素子と、
前記第2キャパシタの前記他端と前記出力ノードとの間の電流経路に設けられた第5スイッチ素子と、
前記第2キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第6スイッチ素子とを含み、
前記入力信号に乗算する前記方形波の1周期中における一方の半周期では、
前記充電動作の際に前記第1スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、
前記電荷出力動作の際に前記第2スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、
前記入力信号に乗算する前記方形波の1周期中における他方の半周期では、
前記充電動作の際に前記第3スイッチ素子及び前記第4スイッチ素子がオンするとともに他の前記スイッチ素子がオフし、
前記電荷出力動作の際に前記第5スイッチ素子及び前記第6スイッチ素子がオンするとともに他の前記スイッチ素子がオフする
ことを特徴とする請求項2に記載の正弦波乗算装置。 - 前記方形波乗算部は、前記第1スイッチ素子と前記入力ノードとの電流経路に設けられた第4キャパシタを有し、
前記第1スイッチ部は、
前記第4キャパシタの一端と前記入力ノードとの間の電流経路に設けられた第7スイッチ素子と、
前記第4キャパシタの前記一端と前記基準電位との間の電流経路に設けられた第8スイッチ素子と、
前記第4キャパシタの他端と前記基準電位との間の電流経路に設けられた第9スイッチ素子とを含み、
前記第7スイッチ素子が前記第1スイッチ素子と同じ条件でオンオフし、
前記第8スイッチ素子及び前記第9スイッチ素子が前記第2スイッチ素子と同じ条件でオンオフする
ことを特徴とする請求項3に記載の正弦波乗算装置。 - 前記第1方形波乗算部及び前記第2方形波乗算部は、前記充電動作において電荷を蓄積する少なくとも1つのキャパシタを有しており、
前記第1方形波乗算部が前記充電動作において電荷を蓄積する前記キャパシタの静電容量と、前記第2方形波乗算部が前記充電動作において電荷を蓄積する前記キャパシタの静電容量との比が、前記第1方形波の前記基本波の振幅と、前記第2方形波の前記基本波と等しい周波数を有する前記第1方形波の前記高調波の振幅との比に応じた値を有する
ことを特徴とする請求項1乃至4の何れか一項に記載の正弦波乗算装置。 - 前記複数の方形波乗算部に入力される前記入力信号に含まれたノイズ成分であって、サンプリング周波数の整数倍の周波数から前記入力信号の信号帯域へ折り返し雑音を生じ得る前記ノイズ成分を減衰させる第1ローパスフィルタを有する
ことを特徴とする請求項1乃至5の何れか一項に記載の正弦波乗算装置。 - 前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部と、
前記信号合成部において合成の結果として出力される信号から、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波を減衰させる第2ローパスフィルタを有する
ことを特徴とする請求項1乃至6の何れか一項に記載の正弦波乗算装置。 - 物体の近接に応じた情報を入力する入力装置であって、
前記物体の近接に応じて静電容量が変化するセンサ素子を含んだセンサ部と、
所定の周波数の正弦波を直流信号に乗算し、当該乗算の結果として前記所定の周波数の第1正弦波を出力する第1正弦波乗算部と、
前記第1正弦波に応じた正弦波の駆動電圧を前記センサ素子に印加し、前記駆動電圧の印加によって前記センサ素子に流れる電流に応じた検出信号を生成する検出信号生成部と、
前記所定の周波数の第2正弦波を前記検出信号に乗算する第2正弦波乗算部と、
前記第2正弦波乗算部の乗算結果の信号から直流成分を抽出するローパスフィルタとを備え、
前記第1正弦波乗算部及び前記第2正弦波乗算部は、請求項1乃至7の何れか一項に記載された正弦波乗算装置である
ことを特徴とする入力装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082584 | 2015-04-14 | ||
JP2015082584 | 2015-04-14 | ||
PCT/JP2016/060948 WO2016167146A1 (ja) | 2015-04-14 | 2016-04-01 | 正弦波乗算装置とこれを有する入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016167146A1 JPWO2016167146A1 (ja) | 2018-01-25 |
JP6438121B2 true JP6438121B2 (ja) | 2018-12-12 |
Family
ID=57125821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017512266A Expired - Fee Related JP6438121B2 (ja) | 2015-04-14 | 2016-04-01 | 正弦波乗算装置とこれを有する入力装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10331409B2 (ja) |
EP (1) | EP3285395A4 (ja) |
JP (1) | JP6438121B2 (ja) |
KR (1) | KR101952813B1 (ja) |
CN (1) | CN107534415A (ja) |
WO (1) | WO2016167146A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017065221A1 (ja) * | 2015-10-16 | 2017-04-20 | アルプス電気株式会社 | 正弦波乗算装置とこれを有する入力装置 |
EP3474468A4 (en) * | 2016-06-20 | 2019-06-26 | Sony Corporation | COMMUNICATION DEVICE AND COMMUNICATION SYSTEM |
WO2020069745A1 (en) * | 2018-10-04 | 2020-04-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer circuit with improved voltage gain |
JP2020160887A (ja) * | 2019-03-27 | 2020-10-01 | ソニー株式会社 | 演算装置及び積和演算システム |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4295105A (en) * | 1980-02-07 | 1981-10-13 | Racal-Vadic, Inc. | Switched-capacitor modulator |
NL8302591A (nl) * | 1983-07-20 | 1985-02-18 | Philips Nv | Vermenigvuldigschakeling met geschakelde capaciteiten circuits. |
JPS60229672A (ja) * | 1984-04-27 | 1985-11-15 | Yaskawa Electric Mfg Co Ltd | 信号極性切替回路 |
US4789837A (en) * | 1987-04-22 | 1988-12-06 | Sangamo Weston, Inc. | Switched capacitor mixer/multiplier |
KR100374439B1 (ko) * | 1996-10-08 | 2003-03-15 | 마쯔시다덴기산교 가부시키가이샤 | 전원장치 및 전압 변환기 |
JPH10335938A (ja) * | 1997-06-03 | 1998-12-18 | Hioki Ee Corp | 波形生成装置 |
JP2000315919A (ja) | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | ミキサー回路 |
JP2003078353A (ja) * | 2001-09-04 | 2003-03-14 | Alps Electric Co Ltd | 正弦波発生回路およびこの正弦波発生回路を用いた振動子の駆動装置 |
AU2003255865A1 (en) | 2002-08-08 | 2004-02-25 | Koninklijke Philips Electronics N.V. | Improved mixers with a plurality of local oscillators and systems based thereon |
JP2005091139A (ja) * | 2003-09-17 | 2005-04-07 | Alps Electric Co Ltd | 容量検出センサ、指紋センサ及び容量検出方法 |
US7656931B2 (en) * | 2003-12-31 | 2010-02-02 | Ut-Battelle, Llc | Hybrid spread spectrum radio system |
JP4411529B2 (ja) * | 2004-08-05 | 2010-02-10 | 株式会社デンソー | 振動型角速度センサ |
JP4662826B2 (ja) * | 2005-08-05 | 2011-03-30 | 三洋電機株式会社 | スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ |
JP5121069B2 (ja) * | 2006-10-23 | 2013-01-16 | パナソニック株式会社 | サンプリングフィルタ装置および無線通信装置 |
US20080194222A1 (en) * | 2007-02-14 | 2008-08-14 | Realtek Semiconductor Corp. | Mixing apparatus and method |
JP5355589B2 (ja) | 2008-12-04 | 2013-11-27 | パナソニック株式会社 | サンプリング回路およびこれを用いた受信機 |
KR20120030171A (ko) * | 2010-09-17 | 2012-03-28 | 삼성전자주식회사 | 하모닉 성분을 제거하기 위한 장치 및 방법 |
WO2014015277A2 (en) * | 2012-07-19 | 2014-01-23 | The Trustees Of Columbia University In The City Of New York | Circuits and methods for performing harmonic rejection mixing |
US8792847B2 (en) * | 2012-07-27 | 2014-07-29 | Qualcomm Incorporated | Linearity in passive mixer circuits |
-
2016
- 2016-04-01 EP EP16779937.8A patent/EP3285395A4/en not_active Withdrawn
- 2016-04-01 WO PCT/JP2016/060948 patent/WO2016167146A1/ja active Application Filing
- 2016-04-01 KR KR1020177029521A patent/KR101952813B1/ko active IP Right Grant
- 2016-04-01 JP JP2017512266A patent/JP6438121B2/ja not_active Expired - Fee Related
- 2016-04-01 CN CN201680021645.0A patent/CN107534415A/zh active Pending
-
2017
- 2017-09-25 US US15/713,903 patent/US10331409B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3285395A4 (en) | 2018-10-10 |
KR20170127554A (ko) | 2017-11-21 |
KR101952813B1 (ko) | 2019-02-27 |
US10331409B2 (en) | 2019-06-25 |
US20180012045A1 (en) | 2018-01-11 |
CN107534415A (zh) | 2018-01-02 |
WO2016167146A1 (ja) | 2016-10-20 |
JPWO2016167146A1 (ja) | 2018-01-25 |
EP3285395A1 (en) | 2018-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6438121B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
US9459298B2 (en) | Method and apparatus for sensing capacitance value and converting it into digital format | |
JP5474707B2 (ja) | 電圧検出装置用の検出回路および電圧検出装置 | |
JP4352562B2 (ja) | 信号処理装置 | |
CN102064802B (zh) | 基于直接数字频率合成技术的低功耗低失真信号发生器 | |
Kaçar et al. | Novel grounded parallel inductance simulators realization using a minimum number of active and passive components | |
Wang et al. | High-accuracy circuits for on-chip capacitive ratio testing and sensor readout | |
JP3519242B2 (ja) | アナログ信号処理装置およびそれを用いる相関演算器 | |
Ding et al. | A switch-bridge-based readout circuit for differential capacitance measurement in MEMS resonators | |
JP2010148044A (ja) | フィルタ回路および通信装置 | |
JP6387469B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
US9383860B2 (en) | Capacitance processing circuit and a MEMS device | |
JP6419674B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
JP6419675B2 (ja) | アナログ−デジタル変換器 | |
RU2589771C1 (ru) | Измерительный преобразователь емкость-напряжение | |
JP5224287B2 (ja) | スイッチトキャパシタ回路を用いた積分回路、ローパスフィルタおよび電子機器 | |
Butyrlagin et al. | Discrete-Analog Low-Pass Filter Using Switched Capacitors With Resistive Pole Frequency Control | |
JP2003168976A (ja) | A/d変換器のオフセット補正装置及び電力量計 | |
Muratore et al. | A capacitive sensor interface for high-resolution acquisitions in hostile environments | |
RU2218599C1 (ru) | Способ выборочного интервального интегрирования напряжения | |
Singh et al. | Differential Lossy Integrator using FTFNTA | |
Gagliardi et al. | A 3-decade-frequency-range Sinewave Synthesizer with Analog Piecewise-linear Interpolation | |
Trofimenkoff et al. | VFC with pulsewidth-to-period ratio proportional to input voltage | |
Lin et al. | A robust linear triangle wave generator for ADC testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6438121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |