JP6435686B2 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Download PDF

Info

Publication number
JP6435686B2
JP6435686B2 JP2014150255A JP2014150255A JP6435686B2 JP 6435686 B2 JP6435686 B2 JP 6435686B2 JP 2014150255 A JP2014150255 A JP 2014150255A JP 2014150255 A JP2014150255 A JP 2014150255A JP 6435686 B2 JP6435686 B2 JP 6435686B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
carbide semiconductor
semiconductor device
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014150255A
Other languages
English (en)
Other versions
JP2016025285A (ja
Inventor
雅秀 後藤
雅秀 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014150255A priority Critical patent/JP6435686B2/ja
Publication of JP2016025285A publication Critical patent/JP2016025285A/ja
Application granted granted Critical
Publication of JP6435686B2 publication Critical patent/JP6435686B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、たとえばスイッチング素子に適用される炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
単結晶炭化珪素は、単結晶シリコン(以下、適宜「Si」という)を大幅に上回るバンドギャップや破壊電界強度を有している。単結晶炭化珪素を用いることにより、単結晶シリコンを用いた場合と比較して電力損失を低下させたり、単体で耐圧10kV以上に達する超高耐圧半導体スイッチング素子を実現したりすることができると期待されている。
単結晶炭化珪素を用いた半導体スイッチング素子(以下、「炭化珪素半導体スイッチング素子」という)は、その性質上、高温環境かつ大電流密度での使用が想定される。このような炭化珪素半導体スイッチング素子においては、Al−Si合金などを材料とする表面電極層の直下にバリアメタル層を設けることにより、信頼性の飛躍的な向上が見込まれる。
バリアメタル層は、遷移金属の炭化物や窒化物で様々な種類のバリアメタルの材料を適用して形成することができる。特に、TiNに代表される第4族元素の金属窒化物は、当該第4族元素の金属窒化物を用いることにより、n型オーミック電極を形成する工程とバリアメタル層を設ける工程とを兼用することができるので、工程簡略化の観点から見て好適なバリアメタル材料とされる(たとえば、下記特許文献1を参照。)。
第4族元素の金属窒化物は、化学的安定性が高く、ウェットエッチングでの加工が難しい。このため、第4族元素の金属窒化物を用いてバリアメタル層を形成する場合、第4族元素窒化物のパターン形成(パターン抜き)には、専ら、フォトレジストをマスクにした、三塩化ホウ素や塩素を主成分とした塩素系のガスを用いるドライエッチングがおこなわれる。
関連する技術として、従来、塩素系のガスを用いたドライエッチングによって第4族元素窒化物のパターン形成をおこなう場合に、当該ドライエッチングをおこなった後に、当該ドライエッチングに用いたフォトレジストを灰状にして取り除く、いわゆる灰化処理をおこなうことによって、不要なフォトレジストを除去するようにした技術があった。
特開2013−232557号公報
上述した特許文献1に記載した従来の技術のように第4族元素窒化物のパターン形成をおこなう際に塩素系のガスを用いたドライエッチングをおこなうと、特に、コンタクトホール周辺などの段差部の側壁に、灰化だけでは完全に除去しきれない強固なポリマーが堆積することが知られている(たとえば、特開平10−172942号公報を参照。)。このため、上述した特許文献1に記載した従来の技術のように第4族元素窒化物のパターン形成をおこなう際に塩素系のガスを用いたドライエッチングをおこなう場合、堆積したポリマー残渣が、表面電極層との電気的接触の妨げになるという問題があった。
この対策として、従来、たとえば、塩素系のガスを用いたドライエッチングによる第4族元素窒化物のパターン形成に際して、含アミン薬液を用いた薬液処理をおこなうことによって、灰化だけでは完全に除去しきれないポリマー残渣を化学的に分解して除去するようにした技術(たとえば、米国特許第5334332号明細書を参照。)があるが、このような薬液処理をおこなうためには新たに専用の槽を用意しなくてはならず、また工程数が増加するため、製造コストや作業負担が増加するという問題があった。
また、上述した特許文献1に記載した従来の技術のような第4族元素窒化物のパターン形成に際して、灰化によってフォトレジストを除去する場合、第4族元素窒化物の最表面が酸化されることが避けられず、素子の低抵抗化の妨げになるという問題があった。
この発明は、上述した従来技術による問題点を解消するため、製造にかかる設備運営に関わるコストを抑制することができ、低抵抗化を図ることができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、単結晶炭化珪素ウエハのおもて面側に素子構造を形成する工程と、前記素子構造が形成された前記単結晶炭化珪素ウエハのおもて面側に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールが形成された前記層間絶縁膜のおもて面側に、バリアメタルの第1層として第4族元素窒化物を成膜する工程と、前記バリアメタルの第1層のおもて面側に、前記バリアメタルの第2層として第4族元素の純金属または合金を成膜する工程と、前記バリアメタルの第1層および第2層をドライエッチングによりパターン抜きする工程と、前記バリアメタルの第2層をバッファードフッ酸もしくは希フッ酸でウェットエッチングすることにより、前記ドライエッチングの後に残留する残留物を除去する工程と、を含んだことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記除去する工程が、前記バリアメタルの第1層の最表面から10nm以内の領域の含有酸素量が1原子%未満に抑えられるようにおこなうことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記第4族元素窒化物を成膜する工程が、Ti、Zr、Hfのうちの少なくとも一つの第4族元素を含む第4族元素窒化物を成膜することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上記の発明において、前記ドライエッチングの後に、当該ドライエッチングに用いたレジストを灰化する工程を含み、前記除去する工程が、さらに、前記灰化する工程において灰化により生じたレジストの残留物を除去することを特徴とする。
この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、製造にかかる設備運営に関わるコストを抑制することができ、炭化珪素半導体装置の低抵抗化を図ることができるという効果を奏する。
この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造手順を示すフローチャートである。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その1)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その2)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その3)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その4)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その5)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その6)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その7)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その8)である。 この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図(その9)である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。この実施の形態においては、この発明にかかる炭化珪素半導体装置として炭化珪素半導体スイッチング素子への適用例、および、当該炭化珪素半導体スイッチング素子の製造方法について説明する。
(実施の形態)
まず、この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法について説明する。ここでは第4族元素として、Tiを用いるものとする。図1は、この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造手順を示すフローチャートである。図2、図3、図4、図5、図6、図7、図8、図9および図10は、この発明にかかる実施の形態の炭化珪素半導体スイッチング素子の製造方法の説明図である。
<手順1:素子構造の形成および密封>
図1のフローチャートにおいて、まず、単結晶炭化珪素ウエハ(単結晶n型炭化珪素ウエハ)1を、薬液洗浄や犠牲酸化などの方法を用いて清浄化する(ステップS101)。単結晶炭化珪素ウエハ1の清浄化方法については、公知の技術を用いて容易に実現可能であるため説明を省略する。つぎに、清浄化された単結晶炭化珪素ウエハ1のおもて面側に、素子構造(デバイス構造)100を形成する(ステップS102)。図2においては、単結晶炭化珪素ウエハ1上にデバイス構造100を形成した状態の断面を模式的に示している。
具体的には、たとえば、p型ウェル層3、n型ドリフト層4、p型高濃度イオン注入領域5、n型高濃度イオン注入領域6、ゲート酸化膜7、ゲート電極8などによって構成される素子構造100を構成する。これにより、この発明にかかる、単結晶炭化珪素ウエハ1のおもて面側に素子構造を形成する工程を実現することができる。p型ウェル層3、n型ドリフト層4、p型高濃度イオン注入領域5、n型高濃度イオン注入領域6、ゲート酸化膜7、ゲート電極8などによって構成される素子構造100を、単結晶炭化珪素ウエハ1のおもて面側に形成する方法については、公知の技術であるため説明を省略する。
つぎに、おもて面側に素子構造100が形成された単結晶炭化珪素ウエハ1のおもて面側に、層間絶縁膜2を形成する(ステップS103)。層間絶縁膜2は、単結晶炭化珪素ウエハ1のおもて面側に形成された素子構造100を、当該おもて面側から覆うことにより、当該素子構造100を外部に対して密封する。これにより、この発明にかかる、層間絶縁膜を形成する工程を実現することができる。図3においては、単結晶炭化珪素ウエハ1上に素子構造100を形成し、層間絶縁膜2によってゲート電極8を密封する工程が完了した状態を模式的に示している。
<手順2:コンタクトホールの形成>
つぎに、層間絶縁膜2のおもて面側に、ソースコンタクトホール9、ゲートコンタクトホール10を形成する(ステップS104)。ソースコンタクトホール9とゲートコンタクトホール10とは、各々別個の工程によって形成することができる。
ソースコンタクトホール9は、この発明にかかる実施の形態のコンタクトホールを実現し、たとえば、ドライエッチング法などの方法によって形成することができる。これにより、この発明にかかる、層間絶縁膜にコンタクトホールを形成する工程の一部を実現することができる。層間絶縁膜2にソースコンタクトホール9を形成することにより、p型高濃度イオン注入領域5およびn型高濃度イオン注入領域6を露出させることができる。
ゲートコンタクトホール10は、たとえば、ドライエッチング法などの方法によって形成することができる。これにより、この発明にかかる、層間絶縁膜にコンタクトホールを形成する工程の別の一部を実現することができる。
この実施の形態においては、ソースコンタクトホール9を形成する工程およびゲートコンタクトホール10を形成する工程(ステップS104の工程)により、この発明にかかる、層間絶縁膜にコンタクトホールを形成する工程を実現することができる。層間絶縁膜2にゲートコンタクトホール10を形成することにより、ゲート電極8を露出させることができる。
なお、ソースコンタクトホール9とゲートコンタクトホール10とは、同じ工程において一括して形成してもよい。ソースコンタクトホール9とゲートコンタクトホール10とを同じ工程において一括して形成することにより、炭化珪素半導体スイッチング素子の製造における工程の簡略化を図ることができる。
図4においては、層間絶縁膜2にソースコンタクトホール9を形成することにより、p型高濃度イオン注入領域5およびn型高濃度イオン注入領域6を露出させ、かつ、層間絶縁膜2にゲートコンタクトホール10を形成することにより、ゲート電極8を露出させた状態を模式的に示している。図4に示すように、ソースコンタクトホール9やゲートコンタクトホール10を形成することにより、ソースコンタクトホール9やゲートコンタクトホール10の側壁9a、10aの周辺においては、ソースコンタクトホール9やゲートコンタクトホール10の深さ分の段差をなす段差部9b、10bが生じる。
<手順3:バリアメタルの第1層、第2層の形成>
つぎに、ソースコンタクトホール9とゲートコンタクトホール10とが形成された単結晶炭化珪素ウエハ1のおもて面側の全面に、バリアメタルの第1層として、第4族元素窒化物を成膜する。この実施の形態においては、第4族元素としてTiを用いて、第4族元素窒化物としてTiN層11を成膜する(ステップS105)。これにより、この発明にかかる、バリアメタルの第1層として第4族元素窒化物を成膜する工程を実現することができる。
図5においては、TiN層11を成膜した状態を模式的に示している。図5に示すように、TiN層11は、層間絶縁膜2を覆うように成膜される。TiN層11は、ソースコンタクトホール9の形成によりp型高濃度イオン注入領域5およびn型高濃度イオン注入領域6が外部に露出された部分においては、p型高濃度イオン注入領域5およびn型高濃度イオン注入領域6を覆うように成膜される。TiN層11は、ゲートコンタクトホール10の形成によりゲート電極8が外部に露出された部分においては、ゲート電極8を覆うように成膜される。TiN層11は、ソースコンタクトホール9やゲートコンタクトホール10の側壁9a、10aを覆うように成膜される。
TiN層11は、たとえば、反応性スパッタリング法を用いて成膜することができる。反応性スパッタリング法については、公知の技術を用いて容易に実現可能であるため説明を省略する。TiN層11の成膜方法は、反応性スパッタリング法に限るものではなく、公知の各種の成膜方法を用いて成膜することができる。
バリアメタルの第1層であるTiN層11の膜厚は、バリアメタル機能とオーミックメタル機能との兼ね合いや、段差部のカバレッジの兼ね合いを考慮して、平坦部で30〜200nmの範囲にあることが望ましい。バリアメタルの第1層であるTiN層11の膜厚は、平坦部で50〜100nmの範囲にあることがより好ましい。
つぎに、TiN層11が形成された単結晶炭化珪素ウエハ1のおもて面側の全面に、バリアメタルの第2層として、第4族元素の純金属または合金を成膜する。この実施の形態においては、第4族元素の純金属であるTiを用いて、純Ti層(第4族元素層)12を成膜する(ステップS106)。これにより、バリアメタルの第2層として第4族元素の純金属または合金を成膜する工程を実現することができる。
図6においては、純Ti層12を成膜した状態、すなわち、TiN層11および純Ti層12を成膜した状態を模式的に示している。純Ti層12は、たとえば、窒素を遮断した状態においてスパッタリング法を用いて成膜することができる。純Ti層12の成膜方法は、スパッタリング法に限るものではなく、公知の各種の成膜方法を用いて成膜することができる。
バリアメタルの第2層である純Ti層12の膜厚は、純Ti層12に積層されるフォトレジスト(図7における符号13aを参照)などのポリマー(フォトレジスト剤)とバリアメタルの第1層であるTiN層11とを確実に分離できる厚さであればよい。具体的には、バリアメタルの第2層である純Ti層12の膜厚は、平坦部で5〜100nmの範囲にあることが望ましい。バリアメタルの第2層である純Ti層12の膜厚は、平坦部で10〜50nmの範囲にあることがより好ましい。
図6に示すように、純Ti層12は、層間絶縁膜2、ソースコンタクトホール9の形成により外部に露出されたp型高濃度イオン注入領域5およびn型高濃度イオン注入領域6、ゲートコンタクトホール10の形成により外部に露出されたゲート電極8を覆うTiN層11を覆うように成膜される。純Ti層12は、ソースコンタクトホール9やゲートコンタクトホール10の側壁9a、10a(側壁9a、10aを覆うTiN層11)を覆うように成膜される。
<手順4:ドライエッチング>
つぎに、純Ti層12のおもて面側に、フォトレジスト(フォトレジストパターン)13を設ける(ステップS107)。フォトレジスト13は、純Ti層12を成膜した単結晶炭化珪素ウエハ1の、当該純Ti層12のおもて面側にフォトレジスト剤を塗布し、塗布したフォトレジスト剤をフォトマスクを介して露光することによって設けることができる。図7においては、純Ti層12のおもて面側に、フォトレジスト剤13aを塗布した状態を模式的に示している。純Ti層12のおもて面側にフォトレジスト13を設ける方法については、公知の技術を用いて容易に実現可能であるため説明を省略する。
そして、フォトレジスト13をマスクとするドライエッチングをおこなう(ステップS108)ことにより、TiN層11および純Ti層12を、フォトレジスト13のパターンにしたがったパターンで、一括でパターン抜きする。これにより、この発明にかかる、バリアメタルの第1層であるTiN層11および第2層である純Ti層12をドライエッチングによりパターン抜きする工程を実現することができる。図8においては、TiN層11および純Ti層12を、フォトレジスト13のパターンにしたがったパターンでパターン抜きした状態を模式的に示している。
ドライエッチングに際しては、たとえば、三塩化ホウ素や塩素を主成分とする塩素系のガスなどの一般的なガスを用いる。ドライエッチングに際して用いるガスは、特定の種類のガスに限定されるものではなく、ドライエッチングに際して一般的に用いられる各種のガスを用いることができる。そして、ドライエッチングをおこなった後に、ドライエッチングに用いたフォトレジスト(レジスト)13の灰化をおこなう(ステップS109)。
上述した図4に示したように、ソースコンタクトホール9やゲートコンタクトホール10を形成することによる段差部9b、10bが生じている場合、ドライエッチングの処理により、特に、当該段差部9b、10bの側壁9a、10aに強固なポリマー(ドライエッチングの後に残留する残留物)が付着する。この強固なポリマーは、ドライエッチングをおこなうことにより、副生成物として、副次的に生成される。
図9においては、段差部9b、10bの側壁9a、10aに付着する強固なポリマーの付着位置を模式的に示している。ドライエッチングの処理によって生じる強固なポリマーは、図9において、符号14で示した位置に付着する。段差部9b、10bの側壁9a、10aに付着したポリマー内などに塩素系の成分が残留していると、当該残留した塩素系の成分が後続の工程に悪影響を及ぼす可能性が懸念される。
このため、通常、ドライエッチングをおこなった後の灰化は必須ではないが、この実施の形態の炭化珪素半導体スイッチング素子の製造方法においては、後続の工程に悪影響を及ぼすことがないように、ポリマー内などに残留した塩素系の成分を中和することが望ましい。この実施の形態の炭化珪素半導体スイッチング素子の製造方法においては、ポリマー内などに残留した塩素系の成分を確実に中和する意味合いを兼ねて、灰化を実施する。
p型高濃度イオン注入領域5とTiN層11とでは、オーミック接触を構成しない。このため、手順4においては、TiN層11は、p型高濃度イオン注入領域5の直上に開口が形成されるようにエッチングする。p型高濃度イオン注入領域5の直上に開口が形成されるようにTiN層11をエッチングすることにより、オーミック接触を構成しないp型高濃度イオン注入領域5とTiN層11とが接触することを抑えることができる。
また、p型高濃度イオン注入領域5の直上に開口を形成する場合には、たとえば、Ni(ニッケル)を主成分とする金属を、p型高濃度イオン注入領域5の直上に配置し、1000℃程度の高温でアニールをおこなう。これにより、p型高濃度イオン注入領域5の直上に、Niを主成分とする金属を成膜し、当該Niを主成分とする金属膜とp型高濃度イオン注入領域5とをオーミック接触させることができる。
Niを主成分とする金属は、若干、n型領域(n型高濃度イオン注入領域6)に重なってもよい。Ni(ニッケル)を主成分とする金属が、若干n型領域(n型高濃度イオン注入領域6)に重なった場合、TiN層11がバリアとなるため、悪影響はない。
p型高濃度イオン注入領域5の直上に開口を設ける工程は、バッファードフッ酸もしくは希フッ酸にウエハを浸漬する前(たとえば、ドライエッチングのとき)におこなってもよく、バッファードフッ酸もしくは希フッ酸にウエハを浸漬する処理以降におこなってもよい。p型高濃度イオン注入領域5の直上に開口を設ける手順および方法については、公知の技術を用いて容易に実現可能であるため、本発明では詳細な説明を省略する。
<手順5:ポリマーの除去>
つぎに、ドライエッチングをおこなった後(灰化をおこなった後)の単結晶炭化珪素ウエハ1を、バッファードフッ酸もしくは希フッ酸からなる薬液に浸漬する(ステップS110)。これにより、段差部9b、10bに残存していたポリマーが除去(リフトオフ、リフトオフ除去)される。図10においては、バリアメタルの第2層である純Ti層12を溶解し、段差部9b、10bに残存していたポリマーが除去された状態を模式的に示している。
バッファードフッ酸もしくは希フッ酸からなる薬液の濃度については、犠牲酸化膜の除去などに使われる、熱酸化膜換算で毎分数nm〜数百nmのエッチング速度を発揮させることができる濃度が好ましい。このような薬液を用いることにより、他の工程と薬液を共通化できるため好適である。
ドライエッチングをおこなった後(灰化をおこなった後)の単結晶炭化珪素ウエハ1の、薬液への浸漬時間は、薬液の濃度と純Ti層12の膜厚によって異なる。具体的には、ドライエッチングをおこなった後(灰化をおこなった後)の単結晶炭化珪素ウエハ1の、薬液への浸漬時間は、薬液の濃度と純Ti層12の膜厚に応じて、概ね数秒〜数十秒の範囲とすることが好ましい。
ポリマーの除去に際しては、TiN層11の最表面から10nm以内の領域の含有酸素量が1原子%未満に抑えられるようにする。具体的には、たとえば、純Ti層12をちょうど溶解し切るに足る理論浸漬時間に、更に左記時間の50〜100%に相当する浸漬時間を上乗せすることによって、純Ti層12や、その直上、直下に存在する可能性のあるTi酸化物を確実に除去する。
バッファードフッ酸もしくは希フッ酸との接触により、純Ti層12は激しく反応して溶解する。ドライエッチングの後に残留する残留物であるポリマーは、純Ti層12に付着しているため、上記の薬液に浸漬させることによって純Ti層12の溶解にともなって剥離する。一方、TiN層11は、バッファードフッ酸もしくは希フッ酸と接触した場合にも殆ど反応しない。これにより、段差部9b、10bに残存するポリマーを除去することができる。この実施の形態においては、バリアメタルの第2層である純Ti層12をバッファードフッ酸もしくは希フッ酸でウェットエッチングすることにより、この発明にかかる、上記のドライエッチングの後に残留する残留物を除去する工程を実現することができる。
さらに、好ましい副次的な作用として、TiN層11の最表面がバッファードフッ酸もしくは希フッ酸との接触によって清浄化され、低抵抗化の妨げとなるTi酸化物を除去することができる。
上述した実施の形態においては、ドライエッチングに際し、フォトレジスト13を用いたパターン抜きをおこなうようにしたが、ドライエッチングに際してはフォトレジストを用いた方法に限らない。フォトレジスト13に代えて、ドライエッチングに際してのマスクを形成し、ドライエッチングにより変質する可能性があるレジストを形成する材料を用いてもよい。
以上説明したように、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、単結晶炭化珪素ウエハ1のおもて面側に素子構造100を形成し、素子構造100が形成された単結晶炭化珪素ウエハ1のおもて面側に層間絶縁膜2を形成した後、層間絶縁膜2にコンタクトホール9、10を形成する。そして、コンタクトホール9、10が形成された層間絶縁膜2のおもて面側に、TiN層(バリアメタルの第1層)11として第4族元素窒化物を成膜した後、TiN層11のおもて面側に、純Ti層(バリアメタルの第2層)12として第4族元素の純金属または合金を成膜する。つぎに、TiN層11および純Ti層12をドライエッチングによりパターン抜きする。その後、純Ti層12をバッファードフッ酸もしくは希フッ酸でウェットエッチングすることにより、ドライエッチングの後に残留する残留物であるポリマーを除去することによって炭化珪素半導体装置を製造することを特徴としている。
この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、ドライエッチングをおこなうことによって、当該ドライエッチングの後に残留するポリマーを除去することができる。また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、上述した灰化により生成された酸化物がTiN層11の最表面に付着した場合にも、当該酸化物を除去することができる。
すなわち、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、段差部9b、10bが存在することにより段差部9b、10bの側壁9a、10a(図9における符号14で示す位置)に付着する強固なポリマーを除去することができ、さらにTiN層11の最表面の酸化物をも除去することができる。
従来の方法では、TiN層11および純Ti層12のドライエッチングをおこなうことによって当該ドライエッチングの後に残留する、灰化のみでは除去が難しい強固なポリマーを除去するために、専用の薬液および薬液槽を準備する必要があった。また、フォトレジスト13の除去に灰化を使用すると、TiN層11の最表面が酸化され、素子(炭化珪素半導体装置)の低抵抗化の妨げとなっていた。
これに対し、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、上記のように、既存の設備や薬液を流用することによって、灰化のみでは除去が難しい強固なポリマーや灰化により生成された酸化物を除去することができる。これにより、炭化珪素半導体装置の製造にかかる設備運営に関わるコストを抑制することができる。
また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、バリアメタルの第1層であるTiN層11の最表面の酸化物を除去することにより、炭化珪素半導体装置の低抵抗化を図り、素子(炭化珪素半導体装置)の電気特性の向上を図ることができる。
また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、バリアメタルの第1層であるTiN層11の最表面から10nm以内の領域の含有酸素量が1原子%未満に抑えられるように、ポリマーを除去することを特徴としている。
この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、バリアメタルの第1層であるTiN層11の最表面から10nm以内の領域の含有酸素量を1原子%未満に抑えることにより、TiN層11の機能を損なうことなく、かつ、ポリマーを確実に除去することができる。
また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、Ti、Zr、Hfのうちの少なくとも一つの第4族元素を含む第4族元素窒化物を、バリアメタルの第1層として成膜することを特徴としている。すなわち、Tiに代えて、あるいは加えて、Zr、Hfのうちの少なくとも一つの第4族元素を含む第4族元素窒化物を、バリアメタルの第1層として成膜してもよい。
この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、バリアメタルの第2層(純Ti層12)として第4族元素の純金属または合金を成膜し、さらに、Ti、Zr、Hfのうちの少なくとも一つの第4族元素を含む第4族元素窒化物をバリアメタルの第1層として成膜することにより、バリアメタルの第1層の機能を損なうことなく、かつ、ポリマーを確実に除去することができる。
また、この発明にかかる実施の形態の炭化珪素半導体装置の製造方法は、ドライエッチングの後に、当該ドライエッチングに用いたフォトレジスト13を灰化した後に、灰化により生じたフォトレジスト13の残留物を除去することを特徴としている。
この発明にかかる実施の形態の炭化珪素半導体装置の製造方法によれば、フォトレジスト13を灰化することによりフォトレジスト13を除去し、灰化する工程をおこなった後に、さらに、灰化により生じたフォトレジスト13の残留物を除去することにより、強固に残存したフォトレジスト13であるポリマー(残留物)を確実に除去することができる。また、灰化により生成された酸化物がTiN層11の最表面に付着した場合にも、当該酸化物を除去することができる。これにより、炭化珪素半導体装置の低抵抗化を図り、素子(炭化珪素半導体装置)の電気特性の向上を図ることができる。
また、この発明にかかる実施の形態の炭化珪素半導体装置は、おもて面側にp型高濃度イオン注入領域5を含む素子構造100が形成された単結晶炭化珪素ウエハ1のおもて面側に形成された層間絶縁膜2と、層間絶縁膜2のおもて面側に形成されて第4族元素窒化物からなるバリアメタルの第1層であるTiN層11と、TiN層11をおもて面側から素子構造側に貫通しイオン注入領域5を露出させるソースコンタクトホール9と、を備え、バリアメタルの第1層であるTiN層11が、最表面から10nm以内の領域の含有酸素量が1原子%未満であることを特徴としている。
この発明にかかる実施の形態の炭化珪素半導体装置によれば、バリアメタルの第1層であるTiN層11の機能を損なうことなく、かつ、ポリマーが確実に除去された炭化珪素半導体装置を得ることができる。これにより、素子の低抵抗化の妨げを抑制することができ、素子の電気特性が改善された炭化珪素半導体装置を得ることができる。
また、この発明にかかる実施の形態の炭化珪素半導体装置は、バリアメタルの第1層が、Ti、Zr、Hfのうちの少なくとも一つの第4族元素を含む第4族元素窒化物からなることを特徴としている。この発明にかかる実施の形態の炭化珪素半導体装置によれば、バリアメタルの第1層の機能が損なわれることなく、かつ、ポリマーが確実に除去された炭化珪素半導体装置を得ることができる。
以上のように、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、ドライエッチングにより形成されるバリアメタル層を備えた炭化珪素半導体装置の製造方法および炭化珪素半導体装置に有用であり、特に、スイッチング素子に適用される炭化珪素半導体装置の製造方法および炭化珪素半導体装置に適している。
1 単結晶炭化珪素ウエハ
2 層間絶縁膜
3 p型ウェル層
4 n型ドリフト層
5 p型高濃度イオン注入領域
6 n型高濃度イオン注入領域
7 ゲート酸化膜
8 ゲート電極
9 ソースコンタクトホール
9a、10a 側壁
9b、10b 段差部
10 ゲートコンタクトホール
11 TiN層
12 純Ti層
13 フォトレジスト
14 ポリマー(ポリマーの付着位置)

Claims (4)

  1. 単結晶炭化珪素ウエハのおもて面側に素子構造を形成する工程と、
    前記素子構造が形成された前記単結晶炭化珪素ウエハのおもて面側に層間絶縁膜を形成する工程と、
    前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホールが形成された前記層間絶縁膜のおもて面側に、バリアメタルの第1層として第4族元素窒化物を成膜する工程と、
    前記バリアメタルの第1層のおもて面側に、前記バリアメタルの第2層として第4族元素の純金属または合金を成膜する工程と、
    前記バリアメタルの第1層および第2層をドライエッチングによりパターン抜きする工程と、
    前記バリアメタルの第2層をバッファードフッ酸もしくは希フッ酸でウェットエッチングすることにより、前記ドライエッチングの後に残留する残留物を除去する工程と、
    を含んだことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記除去する工程は、
    前記バリアメタルの第1層の最表面から10nm以内の領域の含有酸素量が1原子%未満に抑えられるようにおこなうことを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
  3. 前記第4族元素窒化物を成膜する工程は、
    Ti、Zr、Hfのうちの少なくとも一つの第4族元素を含む第4族元素窒化物を成膜することを特徴とする請求項1または2に記載の炭化珪素半導体装置の製造方法。
  4. 前記ドライエッチングの後に、当該ドライエッチングに用いたレジストを灰化する工程を含み、
    前記除去する工程は、さらに、前記灰化する工程において灰化により生じたレジストの残留物を除去することを特徴とする請求項1〜3のいずれか一つに記載の炭化珪素半導体装置の製造方法。
JP2014150255A 2014-07-23 2014-07-23 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Active JP6435686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014150255A JP6435686B2 (ja) 2014-07-23 2014-07-23 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014150255A JP6435686B2 (ja) 2014-07-23 2014-07-23 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2016025285A JP2016025285A (ja) 2016-02-08
JP6435686B2 true JP6435686B2 (ja) 2018-12-12

Family

ID=55271781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014150255A Active JP6435686B2 (ja) 2014-07-23 2014-07-23 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP6435686B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129430A (ja) * 1983-01-17 1984-07-25 Oki Electric Ind Co Ltd 薄膜片の分離方法
JPH1064841A (ja) * 1996-08-14 1998-03-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004349531A (ja) * 2003-05-23 2004-12-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2010238738A (ja) * 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP6156814B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6086360B2 (ja) * 2012-04-27 2017-03-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP5809596B2 (ja) * 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016025285A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
TWI282593B (en) A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
JP4854245B2 (ja) 半導体装置の製造方法
TWI642108B (zh) 半導體裝置之製造方法
WO2005117091A1 (en) Method for fabricating semiconductor devices having a substrate which includes group iii-nitride material
JP6627441B2 (ja) 半導体装置
JP4536568B2 (ja) Fetの製造方法
JP2004172150A (ja) 積層構造配線の製造方法
TW201036045A (en) Method of forming gate stack and structure thereof
JP5352954B2 (ja) 電極膜/炭化珪素構造体
JP4151560B2 (ja) 半導体装置の製造方法
JP2007036116A (ja) 半導体装置の製造方法
JP2018163923A (ja) 半導体装置の製造方法
JP6435686B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN108666203B (zh) 改善晶圆边缘形貌的方法
JP2010205782A (ja) 半導体装置の製造方法
JP4821778B2 (ja) 光電気化学エッチング装置
JP2013021262A (ja) 半導体装置の製造方法
JP4917328B2 (ja) 半導体装置の製造方法
JP5799663B2 (ja) オーミック電極とその形成方法
JP2009194002A (ja) Iii族窒化物半導体高電子移動度トランジスタ及びその製造方法
JP2013110156A (ja) 半導体素子及びその製造方法
JP4630019B2 (ja) 半導体装置の製造方法
JP2016162775A (ja) 電極形成方法
CN115513292A (zh) 一种p-GaN欧姆栅长关型器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6435686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250