JP6420088B2 - Manufacturing method of ceramic multilayer wiring board - Google Patents

Manufacturing method of ceramic multilayer wiring board Download PDF

Info

Publication number
JP6420088B2
JP6420088B2 JP2014163245A JP2014163245A JP6420088B2 JP 6420088 B2 JP6420088 B2 JP 6420088B2 JP 2014163245 A JP2014163245 A JP 2014163245A JP 2014163245 A JP2014163245 A JP 2014163245A JP 6420088 B2 JP6420088 B2 JP 6420088B2
Authority
JP
Japan
Prior art keywords
ceramic
conductor
conductor layer
unfired
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014163245A
Other languages
Japanese (ja)
Other versions
JP2016039332A (en
Inventor
奈須 孝有
孝有 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014163245A priority Critical patent/JP6420088B2/en
Publication of JP2016039332A publication Critical patent/JP2016039332A/en
Application granted granted Critical
Publication of JP6420088B2 publication Critical patent/JP6420088B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、複数の内層電極と複数のセラミック絶縁層とを積層して多層化した構造を有するセラミック多層配線基板の製造方法に関するものである。   The present invention relates to a method for manufacturing a ceramic multilayer wiring board having a structure in which a plurality of inner layer electrodes and a plurality of ceramic insulating layers are laminated to form a multilayer.

コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されている。なお、ICチップなどの電子部品の検査には、電子部品検査用配線基板が使用されている。   In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged in an array on the bottom surface of an IC chip. An electronic component inspection wiring board is used for inspection of electronic components such as IC chips.

電子部品検査用配線基板としては、複数の内層電極と複数のセラミック絶縁層を積層して多層化した構造を有するセラミック多層配線基板が実用化されている。なお、各セラミック絶縁層には複数のビア導体が設けられ、各内層電極はビア導体により互いに接続されている。また、図9に示されるように、セラミック絶縁層101の表面上には、複数のビア導体に接続される複数の島状導体102と、複数の島状導体102を取り囲むプレーン状導体103とが、内層電極として形成されている。これらの導体102,103は、通常、印刷(スクリーン印刷など)により形成される(例えば、特許文献1参照)。   As a wiring board for electronic component inspection, a ceramic multilayer wiring board having a structure in which a plurality of inner layer electrodes and a plurality of ceramic insulating layers are laminated to be multilayered has been put into practical use. Each ceramic insulating layer is provided with a plurality of via conductors, and the inner layer electrodes are connected to each other by via conductors. Further, as shown in FIG. 9, on the surface of the ceramic insulating layer 101, a plurality of island conductors 102 connected to a plurality of via conductors and a plain conductor 103 surrounding the plurality of island conductors 102 are provided. , Formed as an inner layer electrode. These conductors 102 and 103 are usually formed by printing (screen printing or the like) (see, for example, Patent Document 1).

特許第3570242号公報([0003]など)Japanese Patent No. 3570242 ([0003] etc.)

ところで、プレーン状導体103は電源用またはグランド用の導体であるため、プレーン状導体103には大電流が流れるようになっている。ところが、上述した手法(印刷)によって導体102,103を形成する場合には、印刷滲みによって島状導体102とプレーン状導体103とが短絡するおそれがあるため、両者の隙間をあらかじめ大きくしておく必要がある。しかも、隣接する島状導体102のピッチが狭くなる場合には、島状導体102をプレーン状導体103で個別に取り囲むことができない。以上のことから、プレーン状導体103の大面積化が困難であるため、プレーン状導体103のインピーダンスが大きくなるという問題がある。   By the way, since the plain conductor 103 is a power source or ground conductor, a large current flows through the plane conductor 103. However, when the conductors 102 and 103 are formed by the above-described method (printing), the island-like conductor 102 and the plain-like conductor 103 may be short-circuited due to printing bleeding. There is a need. Moreover, when the pitch between the adjacent island conductors 102 becomes narrow, the island conductors 102 cannot be individually surrounded by the plane conductor 103. From the above, since it is difficult to increase the area of the plane conductor 103, there is a problem that the impedance of the plane conductor 103 is increased.

本発明は上記の課題に鑑みてなされたものであり、その目的は、プレーン状導体の面積を大きくすることにより、プレーン状導体のインピーダンスを低減することが可能なセラミック多層配線基板の製造方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a ceramic multilayer wiring board capable of reducing the impedance of a plane conductor by increasing the area of the plane conductor. It is to provide.

上記課題を解決するための手段(手段1)としては、複数の内層電極と複数のセラミック絶縁層とを積層して多層化した構造を有し、前記複数の内層電極が、前記複数のセラミック絶縁層に形成された複数のビア導体により互いに接続されるセラミック多層配線基板の製造方法であって、セラミック材料を用いて主面を有するシート状に成形されたセラミックグリーンシートを準備するシート準備工程と、前記セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する未焼成導体層形成工程と、前記未焼成導体層形成工程後、前記未焼成導体層を露光した後で現像することにより、前記複数のビア導体に接続される複数の島状導体と、前記複数の島状導体を取り囲むプレーン状導体と、隣接する前記島状導体間に延在するとともに前記プレーン状導体の一部を構成するブリッジ部とを前記未焼成導体層に形成する露光現像工程と、前記露光現像工程後、前記セラミックグリーンシート及び前記未焼成導体層を1000℃以上の温度で同時焼成することにより、前記セラミックグリーンシートを前記セラミック絶縁層とし、前記未焼成導体層を前記内層電極とする焼成工程とを含み、前記セラミック絶縁層に対する前記内層電極の熱膨張係数差は、前記セラミック絶縁層に対する前記未焼成導体層の熱膨張係数差よりも小さいことを特徴とするセラミック多層配線基板の製造方法がある。 Means for solving the above problems (Means 1) has a structure in which a plurality of inner layer electrodes and a plurality of ceramic insulating layers are laminated to form a multilayer, and the plurality of inner layer electrodes are formed of the plurality of ceramic insulating layers. A method of manufacturing a ceramic multilayer wiring board connected to each other by a plurality of via conductors formed in a layer, the sheet preparing step of preparing a ceramic green sheet formed into a sheet shape having a main surface using a ceramic material; The unfired conductor layer forming step of forming a photosensitive unfired conductor layer on the main surface of the ceramic green sheet, and after the unfired conductor layer forming step, the unfired conductor layer is exposed and then developed. Accordingly, the plurality of island-shaped conductors connected to the plurality of via conductors, the plain-shaped conductor surrounding the plurality of island-shaped conductors, and the adjacent island-shaped conductors are extended. An exposure development process for forming a bridge portion that forms part of the plain conductor on the unfired conductor layer, and after the exposure development process, the ceramic green sheet and the unfired conductor layer are heated to a temperature of 1000 ° C. or higher. by co-firing in the ceramic green sheet and the ceramic insulating layer, seen including a firing step to the inner electrode of the unfired conductor layer, the thermal expansion coefficient difference between the inner electrode with respect to the ceramic insulating layer There is a method for manufacturing a ceramic multilayer wiring board, wherein the difference in thermal expansion coefficient of the unfired conductor layer with respect to the ceramic insulating layer is smaller .

従って、手段1のセラミック多層配線基板の製造方法によると、島状導体やプレーン状導体を、印刷によって形成するのではなく、未焼成導体層を露光した後で現像することによって形成している。この場合、印刷滲みが生じなくなることから、島状導体とプレーン状導体との隙間を小さくしたとしても、両者の短絡が防止されるため、プレーン状導体を島状導体側に広げることができる。しかも、露光現像工程では、隣接する島状導体間に延在するとともにプレーン状導体の一部を構成するブリッジ部が形成されるため、島状導体をブリッジ部を含むプレーン状導体で個別に取り囲むことができる。その結果、プレーン状導体がブリッジ部の面積分だけ拡張される。以上のことから、プレーン状導体の面積が大きくなるため、プレーン状導体のインピーダンスを低減することができる。   Therefore, according to the manufacturing method of the ceramic multilayer wiring board of means 1, the island-like conductor and the plain-like conductor are not formed by printing, but are formed by developing after exposing the unfired conductor layer. In this case, since printing blur does not occur, even if the gap between the island-shaped conductor and the plain-shaped conductor is reduced, the short-circuit between the two is prevented, so that the plain-shaped conductor can be spread toward the island-shaped conductor. In addition, in the exposure and development process, a bridge portion that extends between adjacent island-shaped conductors and forms a part of the plain-shaped conductor is formed, so that the island-shaped conductors are individually surrounded by the plain-shaped conductor including the bridge portion. be able to. As a result, the plain conductor is expanded by the area of the bridge portion. From the above, since the area of the plain conductor is increased, the impedance of the plain conductor can be reduced.

以下、上記手段1に係るセラミック多層配線基板の製造方法について説明する。   Hereinafter, the manufacturing method of the ceramic multilayer wiring board according to the above means 1 will be described.

シート準備工程では、セラミック材料を用いて主面を有するシート状に形成されたセラミックグリーンシートを準備する。ここで、セラミック材料の好適例としては、例えば、アルミナ、窒化アルミニウム、窒化珪素、窒化ほう素、べリリア、ムライト、ガラスセラミック等を挙げることができる。   In the sheet preparation step, a ceramic green sheet formed in a sheet shape having a main surface is prepared using a ceramic material. Here, preferable examples of the ceramic material include alumina, aluminum nitride, silicon nitride, boron nitride, beryllia, mullite, glass ceramic, and the like.

続く未焼成導体層形成工程では、セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する。また、未焼成導体層形成工程では、セラミックグリーンシートの主面上にタングステンまたはモリブデンを主成分とする感光性メタライズペーストを塗布することにより、未焼成導体層を形成してもよい。このようにすれば、金や銀を主成分とするメタライズペーストを用いる場合に比べて、セラミック多層配線基板の製造コストを低く抑えることができる。なお、「主成分」とするとは、感光性メタライズペーストがタングステンまたはモリブデンを50体積%以上含むことを示している。   In the subsequent unfired conductor layer forming step, an unfired conductor layer having photosensitivity is formed on the main surface of the ceramic green sheet. In the green conductor layer forming step, the green conductor layer may be formed by applying a photosensitive metallized paste mainly composed of tungsten or molybdenum on the main surface of the ceramic green sheet. In this way, the manufacturing cost of the ceramic multilayer wiring board can be reduced compared to the case of using a metallized paste mainly composed of gold or silver. The “main component” means that the photosensitive metallized paste contains 50% by volume or more of tungsten or molybdenum.

さらに、感光性メタライズペーストは、1μm以上10μm以下の粒径を有する金属粒子を含有するものであってもよい。仮に、金属粒子の粒径が1μm未満である場合、即ち、金属粒子がナノ粒子である場合、一般的な金属粒子とは別の金属粒子を用いる必要があるため、製造されるセラミック多層配線基板の製造コストが上昇してしまう。一方、金属粒子の粒径が10μmよりも大きい場合、感光性メタライズペーストの塗布によって形成される未焼成導体層が肉厚になってしまう。   Furthermore, the photosensitive metallized paste may contain metal particles having a particle size of 1 μm or more and 10 μm or less. If the particle size of the metal particles is less than 1 μm, that is, if the metal particles are nanoparticles, it is necessary to use metal particles different from general metal particles. The manufacturing cost will increase. On the other hand, when the particle size of the metal particles is larger than 10 μm, the unfired conductor layer formed by application of the photosensitive metallized paste becomes thick.

未焼成導体層形成工程後の露光現像工程では、未焼成導体層を露光した後で現像することにより、複数のビア導体に接続される複数の島状導体と、前記複数の島状導体を取り囲むプレーン状導体と、隣接する島状導体間に延在するとともにプレーン状導体の一部を構成するブリッジ部とを未焼成導体層に形成する。なお、ブリッジ部を含むプレーン状導体は、電源用の導体またはグランド用の導体を構成していることがよい。このようにした場合、プレーン状導体のインピーダンスが大きくなるという本願特有の問題が起こりやすくなるため、上記手段1を採用する意義が大きくなる。   In the exposure and development step after the unfired conductor layer forming step, the unfired conductor layer is exposed and developed to surround the multiple island-shaped conductors connected to the multiple via conductors and the multiple island-shaped conductors. A plain conductor and a bridge portion extending between adjacent island conductors and constituting a part of the plain conductor are formed in the unfired conductor layer. Note that the plain-shaped conductor including the bridge portion preferably constitutes a power supply conductor or a ground conductor. In such a case, since the problem peculiar to the present application that the impedance of the plain conductor is increased is likely to occur, the significance of adopting the means 1 is increased.

露光現像工程後の焼成工程では、セラミックグリーンシート及び未焼成導体層を1000℃以上の温度で同時焼成することにより、セラミックグリーンシートをセラミック絶縁層とし、未焼成導体層を内層電極とする。以上のプロセスを経て、セラミック多層配線基板が製造される。   In the firing step after the exposure and development step, the ceramic green sheet and the unfired conductor layer are simultaneously fired at a temperature of 1000 ° C. or higher, whereby the ceramic green sheet is used as the ceramic insulating layer and the unfired conductor layer is used as the inner layer electrode. A ceramic multilayer wiring board is manufactured through the above processes.

なお、セラミック絶縁層に対する内層電極の熱膨張係数差は、セラミック絶縁層に対する未焼成導体層の熱膨張係数差よりも小さくな。この場合、セラミック絶縁層と内層電極との熱膨張係数差に起因する熱応力が小さくなり、内層電極がセラミック絶縁層から剥離しにくくなるため、歩留まりが高くなり、信頼性が向上する。ここで、「熱膨張係数」とは、厚さ方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃から600℃まで昇温したときのセラミック絶縁層または内層電極の膨張量を単位温度当りの膨張量に換算した値(熱膨張係数=0℃から600℃まで昇温したときのセラミック絶縁層の膨張量/600℃)のことをいう。 The thermal expansion coefficient difference of the inner electrode to the ceramic insulating layer, a that smaller than the thermal expansion coefficient difference unfired conductor layer to the ceramic insulating layer. In this case , the thermal stress due to the difference in thermal expansion coefficient between the ceramic insulating layer and the inner layer electrode is reduced, and the inner layer electrode is difficult to peel from the ceramic insulating layer, so that the yield is increased and the reliability is improved. Here, “thermal expansion coefficient” means the thermal expansion coefficient in the direction (XY direction) perpendicular to the thickness direction (Z direction), and the ceramic when the temperature is raised from 0 ° C. to 600 ° C. A value obtained by converting the amount of expansion of the insulating layer or inner layer electrode into the amount of expansion per unit temperature (thermal expansion coefficient = 0.degree. Of expansion of ceramic insulating layer when heated from 0.degree. C. to 600.degree. C./600.degree. C.).

本実施形態におけるセラミック多層配線基板を示す断面図。Sectional drawing which shows the ceramic multilayer wiring board in this embodiment. 島状導体、プレーン状導体及びブリッジ部を示す平面図。The top view which shows an island-like conductor, a plain-like conductor, and a bridge | bridging part. 図2の部分拡大図。The elements on larger scale of FIG. シート準備工程を示す断面図。Sectional drawing which shows a sheet | seat preparation process. ビア導体を形成する工程を示す断面図。Sectional drawing which shows the process of forming a via conductor. 未焼成導体層形成工程を示す断面図。Sectional drawing which shows an unbaking conductor layer formation process. 露光現像工程を示す断面図。Sectional drawing which shows an exposure development process. セラミック積層体を形成する工程を示す断面図。Sectional drawing which shows the process of forming a ceramic laminated body. 従来技術において、島状導体及びプレーン状導体を示す平面図。The top view which shows an island-like conductor and a plain-like conductor in a prior art.

以下、本発明をセラミック多層配線基板に具体化した一実施形態を図面に基づき詳細に説明する。   Hereinafter, an embodiment in which the present invention is embodied in a ceramic multilayer wiring board will be described in detail with reference to the drawings.

図1に示されるように、本実施形態のセラミック多層配線基板10は、ICチップ(電子部品)の電気検査を行うための検査装置の一部に使用される部品である。セラミック多層配線基板10は、縦横の長さが10cm程度、厚さが4mm程度の配線基板であり、使用時においてセラミック多層配線基板10の主面11が検査対象であるICチップに向けて配置される。   As shown in FIG. 1, the ceramic multilayer wiring board 10 of this embodiment is a component used in a part of an inspection apparatus for performing an electrical inspection of an IC chip (electronic component). The ceramic multilayer wiring board 10 is a wiring board having a length and width of about 10 cm and a thickness of about 4 mm. When used, the main surface 11 of the ceramic multilayer wiring board 10 is arranged toward the IC chip to be inspected. The

さらに、セラミック多層配線基板10の主面11上の中央部分には、複数の主面側端子28がアレイ状に形成されている。各主面側端子28は、断面円形状をなし、直径が50μmに設定されている。一方、セラミック多層配線基板10の裏面12には、複数の裏面側端子38がほぼ全域に亘ってアレイ状に形成されている。各裏面側端子38は、断面円形状をなし、直径が1.0mmに設定されている。   Furthermore, a plurality of main surface side terminals 28 are formed in an array at the central portion on the main surface 11 of the ceramic multilayer wiring board 10. Each main surface side terminal 28 has a circular cross-section and a diameter of 50 μm. On the other hand, on the back surface 12 of the ceramic multilayer wiring substrate 10, a plurality of back surface side terminals 38 are formed in an array over almost the entire area. Each back terminal 38 has a circular cross-section and a diameter of 1.0 mm.

図1に示されるように、セラミック多層配線基板10は、2層の内層電極41,42と3層のセラミック絶縁層31,32,33とを交互に積層して多層化した構造を有している。本実施形態のセラミック絶縁層31〜33は、アルミナの焼結体であり、熱膨張係数が7.6ppm/℃に設定されている。また、本実施形態の内層電極41,42は、タングステンからなるメタライズ層であり、熱膨張係数が4.5ppm/℃に設定されている。よって、セラミック絶縁層31〜33に対する内層電極41,42の熱膨張係数差は、3.1ppm/℃となる。なお、内層電極41,42の熱膨張係数は、0℃から600℃まで昇温したときの膨張量を単位温度当りの膨張量に換算した値(熱膨張係数=0℃から600℃まで昇温したときの内層電極41,42の膨張量/600℃)のことをいう。   As shown in FIG. 1, the ceramic multilayer wiring board 10 has a multilayered structure in which two layers of inner layer electrodes 41, 42 and three layers of ceramic insulating layers 31, 32, 33 are alternately stacked. Yes. The ceramic insulating layers 31 to 33 of the present embodiment are alumina sintered bodies, and the thermal expansion coefficient is set to 7.6 ppm / ° C. Further, the inner layer electrodes 41 and 42 of the present embodiment are metallized layers made of tungsten, and the thermal expansion coefficient is set to 4.5 ppm / ° C. Therefore, the difference in thermal expansion coefficient between the inner layer electrodes 41 and 42 with respect to the ceramic insulating layers 31 to 33 is 3.1 ppm / ° C. The thermal expansion coefficients of the inner layer electrodes 41 and 42 are values obtained by converting the expansion amount when the temperature is raised from 0 ° C. to 600 ° C. into the expansion amount per unit temperature (thermal expansion coefficient = 0 ° C. to 600 ° C. The amount of expansion of the inner layer electrodes 41 and 42/600 ° C.).

各セラミック絶縁層31〜33には厚さ方向に貫通する貫通孔36が形成され、貫通孔36内には内層電極41,42に接続されるビア導体37が形成されている。よって、各内層電極41,42は、複数のビア導体37によって互いに接続される。各貫通孔36は、断面円形状をなし、内径が20〜500μmに設定されている。各ビア導体37は、断面円形状をなし、外径が20〜500μmに設定されている。ビア導体37は、内層電極41,42と同様の材料、即ち、タングステンからなるメタライズ層である。   A through hole 36 penetrating in the thickness direction is formed in each ceramic insulating layer 31 to 33, and a via conductor 37 connected to the inner layer electrodes 41 and 42 is formed in the through hole 36. Therefore, the inner layer electrodes 41 and 42 are connected to each other by the plurality of via conductors 37. Each through hole 36 has a circular cross-section and an inner diameter of 20 to 500 μm. Each via conductor 37 has a circular cross section and has an outer diameter of 20 to 500 μm. The via conductor 37 is a metallized layer made of the same material as the inner layer electrodes 41, 42, that is, tungsten.

図1〜図3に示されるように、第1層の内層電極41は、島状導体51と、ブリッジ部53を含むプレーン状導体52とからなっている。島状導体51は、第1層のセラミック絶縁層31の主面34上において複数設けられている。各島状導体51は、平面視円形状をなし、直径A1(図3参照)が50μm、厚さが10μmに設定されている。即ち、島状導体51の直径A1は、ビア導体37の外径(20〜500μm)よりも大きくなっている。各島状導体51は、第2層のセラミック絶縁層32を貫通するビア導体37を介して、セラミック絶縁層32の主面上に設けられた内層電極42に接続されている。また、各島状導体51は、第1層のセラミック絶縁層31を貫通するビア導体37を介して、セラミック絶縁層33の裏面(セラミック多層配線基板10の裏面12)に形成された裏面側端子38に接続されている。なお、各島状導体51はシグナル用の導体を構成している。また、一部の島状導体51は、セラミック絶縁層31の主面34上に形成された配線パターン54(図2参照)を介して互いに接続されている。   As shown in FIGS. 1 to 3, the first-layer inner layer electrode 41 includes an island-shaped conductor 51 and a plane-shaped conductor 52 including a bridge portion 53. A plurality of island conductors 51 are provided on the main surface 34 of the first ceramic insulating layer 31. Each island-like conductor 51 has a circular shape in plan view, and has a diameter A1 (see FIG. 3) set to 50 μm and a thickness of 10 μm. That is, the diameter A1 of the island-shaped conductor 51 is larger than the outer diameter (20 to 500 μm) of the via conductor 37. Each island-shaped conductor 51 is connected to an inner layer electrode 42 provided on the main surface of the ceramic insulating layer 32 through a via conductor 37 that penetrates the second ceramic insulating layer 32. Each island-shaped conductor 51 is connected to a back-side terminal formed on the back surface of the ceramic insulating layer 33 (the back surface 12 of the ceramic multilayer wiring board 10) via a via conductor 37 penetrating the first ceramic insulating layer 31. 38. Each island-shaped conductor 51 constitutes a signal conductor. Further, some of the island-shaped conductors 51 are connected to each other via a wiring pattern 54 (see FIG. 2) formed on the main surface 34 of the ceramic insulating layer 31.

また、図2,図3に示されるように、プレーン状導体52は、セラミック絶縁層31の主面34の略全域を覆っており、複数の島状導体51を個別に取り囲んでいる。さらに、ブリッジ部53は、隣接する島状導体51間に延在するとともに、プレーン状導体52の一部を構成している。本実施形態では、プレーン状導体52(及びブリッジ部53)の厚さが10μmに設定され、プレーン状導体52(及びブリッジ部53)と島状導体51との隙間S1(図3参照)が20μmに設定されている。また、ブリッジ部53を含むプレーン状導体52は、電源用の導体またはグランド用の導体を構成している。   As shown in FIGS. 2 and 3, the plain-shaped conductor 52 covers substantially the entire area of the main surface 34 of the ceramic insulating layer 31, and individually surrounds the plurality of island-shaped conductors 51. Further, the bridge portion 53 extends between the adjacent island-shaped conductors 51 and constitutes a part of the plain-shaped conductor 52. In this embodiment, the thickness of the plane conductor 52 (and the bridge portion 53) is set to 10 μm, and the gap S1 (see FIG. 3) between the plane conductor 52 (and the bridge portion 53) and the island-shaped conductor 51 is 20 μm. Is set to The plain conductor 52 including the bridge portion 53 constitutes a power supply conductor or a ground conductor.

次に、セラミック多層配線基板10の製造方法を説明する。   Next, a method for manufacturing the ceramic multilayer wiring board 10 will be described.

まず、シート準備工程を行い、アルミナ粉末を主成分とするセラミック材料を用いて、厚さ30〜1000μmのセラミックグリーンシート61,62,63を形成する(図4参照)。なお、各セラミックグリーンシート61〜63は、主面64と、主面64の反対側に位置する裏面65とを有するシート状に成形されている。そして、各セラミックグリーンシート61〜63に対して、レーザー加工、パンチング加工、ドリル加工等による孔あけを行い、所定位置に20〜500μmの貫通孔36を多数形成する(図4参照)。その後、従来周知のペースト印刷装置(図示略)を用いて、各貫通孔36内に導電性ペースト(本実施形態ではタングステンペースト)を充填し、未焼成ビア導体39を形成する(図5参照)。   First, a sheet preparation process is performed, and ceramic green sheets 61, 62, and 63 having a thickness of 30 to 1000 μm are formed using a ceramic material mainly composed of alumina powder (see FIG. 4). In addition, each ceramic green sheet 61-63 is shape | molded by the sheet form which has the main surface 64 and the back surface 65 located in the other side of the main surface 64. FIG. And each ceramic green sheet 61-63 is drilled by laser processing, punching processing, drill processing, etc., and many 20-500 micrometers through-holes 36 are formed in a predetermined position (refer FIG. 4). Thereafter, using a conventionally known paste printing apparatus (not shown), each through hole 36 is filled with a conductive paste (tungsten paste in this embodiment) to form an unfired via conductor 39 (see FIG. 5). .

続く未焼成導体層形成工程では、ペースト印刷装置を用いて、各セラミックグリーンシート61の主面64上及び裏面65上に、タングステンを主成分とする感光性メタライズペーストを塗布(印刷)する。また、ペースト印刷装置を用いて、セラミックグリーンシート62,63の主面64上に、感光性メタライズペーストを塗布(印刷)する。その結果、セラミックグリーンシート61の主面64上及び裏面65上と、セラミックグリーンシート62,63の主面64上とに、厚さ10μmの感光性を有する未焼成導体層45が形成される(図6参照)。なお、本実施形態の感光性メタライズペーストは、1μm以上10μm以下の粒径を有する金属粒子(本実施形態では、タングステンの金属粒子)を含有している。また、本実施形態の未焼成導体層45は、熱膨張係数が3.5ppm/℃に設定されている。よって、セラミック絶縁層31〜33(熱膨張係数は7.6ppm/℃)に対する未焼成導体層45の熱膨張係数差は、4.1ppm/℃となる。ゆえに、上述したセラミック絶縁層31〜33に対する内層電極41,42の熱膨張係数差(3.1ppm/℃)は、セラミック絶縁層31〜33に対する未焼成導体層45の熱膨張係数差よりも小さくなる。なお、未焼成導体層45の熱膨張係数は、0℃から600℃まで昇温したときの膨張量を単位温度当りの膨張量に換算した値(熱膨張係数=0℃から600℃まで昇温したときの未焼成導体層45の膨張量/600℃)のことをいう。   In the subsequent unfired conductor layer forming step, a photosensitive metallized paste mainly composed of tungsten is applied (printed) onto the main surface 64 and the back surface 65 of each ceramic green sheet 61 using a paste printing apparatus. Further, a photosensitive metallized paste is applied (printed) onto the main surface 64 of the ceramic green sheets 62 and 63 using a paste printing apparatus. As a result, the unfired conductor layer 45 having a thickness of 10 μm is formed on the main surface 64 and the back surface 65 of the ceramic green sheet 61 and on the main surface 64 of the ceramic green sheets 62 and 63 ( (See FIG. 6). The photosensitive metallized paste of the present embodiment contains metal particles having a particle size of 1 μm or more and 10 μm or less (in this embodiment, tungsten metal particles). Further, the unfired conductor layer 45 of the present embodiment has a thermal expansion coefficient set to 3.5 ppm / ° C. Therefore, the difference in thermal expansion coefficient of the unfired conductor layer 45 with respect to the ceramic insulating layers 31 to 33 (thermal expansion coefficient is 7.6 ppm / ° C.) is 4.1 ppm / ° C. Therefore, the difference in thermal expansion coefficient (3.1 ppm / ° C.) of the inner layer electrodes 41 and 42 with respect to the ceramic insulating layers 31 to 33 is smaller than the difference in thermal expansion coefficient of the unfired conductor layer 45 with respect to the ceramic insulating layers 31 to 33. Become. The thermal expansion coefficient of the unfired conductor layer 45 is a value obtained by converting the expansion amount when the temperature is raised from 0 ° C. to 600 ° C. into the expansion amount per unit temperature (thermal expansion coefficient = 0 ° C. to 600 ° C. The amount of expansion of the unsintered conductor layer 45/600 ° C.).

未焼成導体層形成工程後の露光現像工程では、未焼成導体層45を露光した後で現像する。具体的に言うと、まず、CADデータに基づき、セラミックグリーンシート61の主面64及び裏面65と、セラミックグリーンシート62,63の主面64とに対して、直描露光装置(LDI:Laser Direct Imager )から紫外光を照射し、未焼成導体層45を露光する。なお、本実施形態とは別の手法を用いて未焼成導体層45を露光してもよい。例えば、紫外光を透過可能とする複数の光透過部、及び、紫外光を透過不能とする非透過部からなるフォトマスクを、未焼成導体層45の上に配置する。そして、従来周知の露光機(図示略)からフォトマスクを介して紫外光を照射することにより、未焼成導体層45を露光してもよい。   In the exposure development step after the unfired conductor layer forming step, the unfired conductor layer 45 is exposed and then developed. Specifically, first, based on CAD data, a direct drawing exposure apparatus (LDI: Laser Direct) is applied to the main surface 64 and the back surface 65 of the ceramic green sheet 61 and the main surface 64 of the ceramic green sheets 62 and 63. Imager) is irradiated with ultraviolet light to expose the unfired conductor layer 45. In addition, you may expose the unbaking conductor layer 45 using the method different from this embodiment. For example, a photomask including a plurality of light transmitting portions that can transmit ultraviolet light and a non-transmitting portion that cannot transmit ultraviolet light is disposed on the unfired conductor layer 45. Then, the unfired conductor layer 45 may be exposed by irradiating with ultraviolet light through a photomask from a conventionally known exposure machine (not shown).

その後、露光された未焼成導体層45を現像する。その結果、セラミックグリーンシート61の主面64上に形成された未焼成導体層45には、紫外光が照射された領域に内層電極41(島状導体51、プレーン状導体52及びブリッジ部53)が形成される(図7参照)。また、セラミックグリーンシート61の裏面65上に形成された未焼成導体層45には、紫外光が照射された領域に裏面側端子38が形成される(図7参照)。さらに、セラミックグリーンシート62の主面64上に形成された未焼成導体層45には、紫外光が照射された領域に内層電極42が形成される(図7参照)。また、セラミックグリーンシート63の主面64上に形成された未焼成導体層45には、紫外光が照射された領域に主面側端子28が形成される(図7参照)。即ち、本実施形態の未焼成導体層45は、現像時に感光した部分が硬化するネガ型の感光性を有している。   Thereafter, the exposed unfired conductor layer 45 is developed. As a result, the unfired conductor layer 45 formed on the main surface 64 of the ceramic green sheet 61 has an inner layer electrode 41 (island conductor 51, plain conductor 52, and bridge portion 53) in a region irradiated with ultraviolet light. Is formed (see FIG. 7). Further, in the unfired conductor layer 45 formed on the back surface 65 of the ceramic green sheet 61, a back surface side terminal 38 is formed in a region irradiated with ultraviolet light (see FIG. 7). Further, the unfired conductor layer 45 formed on the main surface 64 of the ceramic green sheet 62 is formed with an inner layer electrode 42 in a region irradiated with ultraviolet light (see FIG. 7). Further, in the unfired conductor layer 45 formed on the main surface 64 of the ceramic green sheet 63, the main surface side terminal 28 is formed in a region irradiated with ultraviolet light (see FIG. 7). That is, the unfired conductor layer 45 of this embodiment has negative photosensitivity in which a portion exposed during development is cured.

そして、導電性ペースト及び感光性メタライズペーストの乾燥後、各セラミックグリーンシート61〜63を積層し、シート積層方向に押圧力を付与する。その結果、各セラミックグリーンシート61〜63が一体化され、セラミック積層体66が形成される(図8参照)。   Then, after drying the conductive paste and the photosensitive metallized paste, the ceramic green sheets 61 to 63 are stacked, and a pressing force is applied in the sheet stacking direction. As a result, the ceramic green sheets 61 to 63 are integrated to form a ceramic laminate 66 (see FIG. 8).

露光現像工程後の焼成工程では、セラミック積層体66(セラミックグリーンシート61〜63、未焼成ビア導体39及び未焼成導体層45)を脱脂し、さらに1000℃以上の温度(例えば1400℃〜1600℃程度の温度)で同時焼成を行う。その結果、セラミックグリーンシート61〜63中のアルミナ、導電性ペースト中のタングステン、及び、感光性メタライズペースト中のタングステンが同時焼結し、セラミックグリーンシート61〜63がセラミック絶縁層31〜33となり、未焼成ビア導体39がビア導体37となり、未焼成導体層45が内層電極41,42となる。なお、本実施形態では、セラミックグリーンシート61〜63の焼結温度と未焼成導体層45(及び未焼成ビア導体39)の焼結温度との差が、100℃以下となっている。以上のプロセスを経て、セラミック多層配線基板10が製造される。   In the firing step after the exposure and development step, the ceramic laminate 66 (ceramic green sheets 61 to 63, the unfired via conductor 39 and the unfired conductor layer 45) is degreased and further heated to a temperature of 1000 ° C. or higher (eg, 1400 ° C. to 1600 ° C.). At the same temperature). As a result, alumina in the ceramic green sheets 61 to 63, tungsten in the conductive paste, and tungsten in the photosensitive metallized paste are simultaneously sintered, and the ceramic green sheets 61 to 63 become the ceramic insulating layers 31 to 33. The unfired via conductor 39 becomes the via conductor 37, and the unfired conductor layer 45 becomes the inner layer electrodes 41 and 42. In the present embodiment, the difference between the sintering temperature of the ceramic green sheets 61 to 63 and the sintering temperature of the green conductor layer 45 (and the green via conductor 39) is 100 ° C. or less. The ceramic multilayer wiring board 10 is manufactured through the above processes.

従って、本実施形態によれば以下の効果を得ることができる。   Therefore, according to the present embodiment, the following effects can be obtained.

(1)本実施形態のセラミック多層配線基板10の製造方法によれば、島状導体51やプレーン状導体52を、従来技術のような印刷によって形成するのではなく、未焼成導体層45を露光した後で現像することによって形成している。この場合、印刷滲みが生じなくなることから、島状導体51とプレーン状導体52との隙間S1を小さくしたとしても、両者の短絡が防止されるため、プレーン状導体52を島状導体51側に広げることができる。しかも、露光現像工程では、隣接する島状導体51間に延在するとともにプレーン状導体52の一部を構成するブリッジ部53が形成されるため、島状導体51をブリッジ部53を含むプレーン状導体52で個別に取り囲むことができる。その結果、プレーン状導体52がブリッジ部53の面積分だけ拡張される。以上のことから、プレーン状導体52の面積が大きくなるため、プレーン状導体52のインピーダンスを低減することができる。   (1) According to the method for manufacturing the ceramic multilayer wiring board 10 of the present embodiment, the island-shaped conductor 51 and the plane-shaped conductor 52 are not formed by printing as in the prior art, but the unfired conductor layer 45 is exposed. Then, it is formed by developing. In this case, since printing blur does not occur, even if the gap S1 between the island-shaped conductor 51 and the plane-shaped conductor 52 is reduced, a short circuit between the two is prevented, so that the plane-shaped conductor 52 is moved to the island-shaped conductor 51 side. Can be spread. In addition, in the exposure and development process, since the bridge portion 53 that extends between the adjacent island conductors 51 and constitutes a part of the plane conductor 52 is formed, the island conductor 51 is formed into a plain shape including the bridge portion 53. The conductors 52 can be individually surrounded. As a result, the plane conductor 52 is expanded by the area of the bridge portion 53. From the above, since the area of the plane conductor 52 is increased, the impedance of the plane conductor 52 can be reduced.

(2)ところで、インクジェット装置を用いて感光性メタライズペーストを吹き付けることにより、島状導体51やプレーン状導体52などを形成することが考えられる。ところが、この場合、感光性メタライズペーストに含有される金属粒子として、1μm未満の粒径を有する金属粒子(具体的にはナノ粒子)を用いない限り、感光性メタライズペーストを噴射できないという問題がある。しかしながら、金属粒子としてナノ粒子を用いたとしても、感光性メタライズペーストが焼成収縮を開始する温度が、セラミックグリーンシート61〜63が焼成収縮を開始する温度と合わなくなるため、反りや、表面の凹凸、デラミネーションが発生するおそれがある。   (2) By the way, it is conceivable to form island-like conductors 51, plain-like conductors 52, and the like by spraying a photosensitive metallized paste using an inkjet device. However, in this case, there is a problem that the photosensitive metallized paste cannot be ejected unless metal particles (specifically, nanoparticles) having a particle diameter of less than 1 μm are used as the metal particles contained in the photosensitive metallized paste. . However, even if the nanoparticles are used as the metal particles, the temperature at which the photosensitive metallized paste starts firing shrinkage does not match the temperature at which the ceramic green sheets 61-63 start firing shrinkage. There is a risk of delamination.

そこで、本実施形態では、1μm以上の粒径を有する金属粒子を含有した感光性メタライズペーストを、ペースト印刷装置を用いて塗布した後、露光及び現像を行うことにより、島状導体51やプレーン状導体52などを形成している。この場合、感光性メタライズペーストが焼成収縮するタイミングが、セラミックグリーンシート61〜63が焼成収縮するタイミングと一致するため、上記の問題(反り、表面の凹凸、デラミネーション)の発生が防止される。   Therefore, in this embodiment, the photosensitive metallized paste containing metal particles having a particle diameter of 1 μm or more is applied using a paste printing apparatus, and then exposed and developed, whereby the island-shaped conductor 51 and the plain shape are formed. A conductor 52 and the like are formed. In this case, since the timing at which the photosensitive metallized paste is fired and contracted coincides with the timing at which the ceramic green sheets 61 to 63 are fired and contracted, the above problems (warping, surface irregularities, and delamination) are prevented.

(3)また、スクリーン印刷によって島状導体51やプレーン状導体52などを形成することも考えられる。しかし、この場合、導体51,52の外周部分では導体51,52が肉厚になる一方、導体51,52の中央部分では導体51,52が肉薄になるという問題がある。   (3) It is also conceivable to form island-like conductors 51, plain-like conductors 52, etc. by screen printing. However, in this case, there is a problem that the conductors 51 and 52 are thick at the outer peripheral portions of the conductors 51 and 52, whereas the conductors 51 and 52 are thin at the central portion of the conductors 51 and 52.

これに対して、本実施形態では、感光性メタライズペーストを、ペースト印刷装置を用いて塗布した後、露光及び現像を行うことにより、島状導体51やプレーン状導体52などを形成している。この場合、導体51,52の厚さが、外周部分においても中央部分においても一定になるため、電気抵抗値が均一になり、電気が安定して流れるようになる。さらに、スクリーン印刷の場合と同じ電気抵抗値を得る場合には、導体51,52を、スクリーン印刷の場合に肉薄となる部分と同じ厚さにする(つまり肉薄にする)ことができる。この場合、導体51,52の外周縁を起点として導体51,52とセラミック絶縁層31との間に生じるデラミネーションを防止しやすくなる。   On the other hand, in this embodiment, the photosensitive metallized paste is applied using a paste printing apparatus, and then exposed and developed to form island-like conductors 51, plain-like conductors 52, and the like. In this case, the thickness of the conductors 51 and 52 is constant both in the outer peripheral portion and in the central portion, so that the electric resistance value becomes uniform and electricity flows stably. Furthermore, when obtaining the same electric resistance value as in the case of screen printing, the conductors 51 and 52 can be made to have the same thickness (that is, thinner) as the portion that becomes thinner in the case of screen printing. In this case, it is easy to prevent delamination between the conductors 51 and 52 and the ceramic insulating layer 31 starting from the outer peripheral edges of the conductors 51 and 52.

なお、本実施形態を以下のように変更してもよい。   In addition, you may change this embodiment as follows.

・上記実施形態において、ブリッジ部53を含むプレーン状導体52は、電源用の導体またはグランド用の導体を構成していたが、シグナル用の導体を構成するものであってもよい。   In the above embodiment, the plane conductor 52 including the bridge portion 53 constitutes a power supply conductor or a ground conductor, but may constitute a signal conductor.

・上記実施形態の未焼成導体層45は、現像時に感光した部分が硬化するネガ型の感光性を有するものであったが、未焼成導体層45は、現像時に感光した部分が溶解するポジ型の感光性を有していてもよい。   The unfired conductor layer 45 of the above embodiment has a negative photosensitivity in which a portion exposed during development is cured, but the unfired conductor layer 45 is a positive type in which a portion exposed during development is dissolved. The photosensitivity may be as follows.

・上記実施形態の未焼成導体層形成工程では、ペースト印刷装置を用いて感光性メタライズペーストを塗布(印刷)していた。しかし、セラミックグリーンシート61の主面64及び裏面65や、セラミックグリーンシート62,63の主面64に対してメタルマスクを配置しておき、未焼成導体層形成工程では、メタルマスクを介して感光性メタライズペーストを塗布するようにしてもよい。   -In the unbaked conductor layer formation process of the said embodiment, the photosensitive metallizing paste was apply | coated (printed) using the paste printing apparatus. However, a metal mask is disposed on the main surface 64 and the back surface 65 of the ceramic green sheet 61 and the main surface 64 of the ceramic green sheets 62 and 63, and in the unfired conductor layer forming step, the photosensitive material is exposed via the metal mask. A metallic metallized paste may be applied.

次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。   Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the embodiment described above are listed below.

(1)上記手段1において、前記未焼成導体層は、現像時に感光した部分が硬化するネガ型の感光性を有することを特徴とするセラミック多層配線基板の製造方法。   (1) A method for producing a ceramic multilayer wiring board according to the above means 1, wherein the unsintered conductor layer has negative photosensitivity in which a portion exposed during development is cured.

(2)上記手段1において、前記未焼成導体層は、現像時に感光した部分が溶解するポジ型の感光性を有することを特徴とするセラミック多層配線基板の製造方法。   (2) The method for manufacturing a ceramic multilayer wiring board according to the above means 1, wherein the unsintered conductor layer has positive photosensitivity in which a portion exposed during development is dissolved.

(3)上記手段1において、前記未焼成導体層形成工程では、タングステンまたはモリブデンを主成分とする感光性メタライズペーストを、メタルマスクを介して前記セラミックグリーンシートの主面上に塗布することにより、前記未焼成導体層を形成することを特徴とするセラミック多層配線基板の製造方法。   (3) In the above means 1, in the unfired conductor layer forming step, a photosensitive metallized paste mainly composed of tungsten or molybdenum is applied on the main surface of the ceramic green sheet through a metal mask, A method for producing a ceramic multilayer wiring board, comprising forming the green conductor layer.

(4)上記手段1において、前記露光現像工程では、フォトマスクを介して前記未焼成導体層を露光することを特徴とするセラミック多層配線基板の製造方法。   (4) In the said means 1, in the said exposure and development process, the said unbaking conductor layer is exposed through a photomask, The manufacturing method of the ceramic multilayer wiring board characterized by the above-mentioned.

(5)上記手段1において、前記島状導体と前記プレーン状導体との隙間が50μm以下であることを特徴とするセラミック多層配線基板の製造方法。   (5) In the said means 1, the manufacturing method of the ceramic multilayer wiring board characterized by the clearance gap between the said island-shaped conductor and the said plane-shaped conductor being 50 micrometers or less.

(6)上記手段1において、前記セラミックグリーンシートの焼結温度と前記未焼成導体層の焼結温度との差が100℃以下であることを特徴とするセラミック多層配線基板の製造方法。   (6) The method for producing a ceramic multilayer wiring board according to the above means 1, wherein the difference between the sintering temperature of the ceramic green sheet and the sintering temperature of the unfired conductor layer is 100 ° C. or less.

(7)上記手段1において、前記未焼成導体層の厚さが30μm以下であることを特徴とするセラミック多層配線基板の製造方法。   (7) The method for manufacturing a ceramic multilayer wiring board according to the above means 1, wherein the thickness of the unfired conductor layer is 30 μm or less.

10…セラミック多層配線基板
31,32,33…セラミック絶縁層
37…ビア導体
41,42…内層電極
45…未焼成導体層
51…島状導体
52…プレーン状導体
53…ブリッジ部
61,62,63…セラミックグリーンシート
64…セラミックグリーンシートの主面
DESCRIPTION OF SYMBOLS 10 ... Ceramic multilayer wiring board 31, 32, 33 ... Ceramic insulating layer 37 ... Via conductor 41, 42 ... Inner layer electrode 45 ... Unsintered conductor layer 51 ... Island-like conductor 52 ... Planar conductor 53 ... Bridge part 61, 62, 63 ... Ceramic green sheet 64 ... Main surface of ceramic green sheet

Claims (4)

複数の内層電極と複数のセラミック絶縁層とを積層して多層化した構造を有し、前記複数の内層電極が、前記複数のセラミック絶縁層に形成された複数のビア導体により互いに接続されるセラミック多層配線基板の製造方法であって、
セラミック材料を用いて主面を有するシート状に成形されたセラミックグリーンシートを準備するシート準備工程と、
前記セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する未焼成導体層形成工程と、
前記未焼成導体層形成工程後、前記未焼成導体層を露光した後で現像することにより、前記複数のビア導体に接続される複数の島状導体と、前記複数の島状導体を取り囲むプレーン状導体と、隣接する前記島状導体間に延在するとともに前記プレーン状導体の一部を構成するブリッジ部とを前記未焼成導体層に形成する露光現像工程と、
前記露光現像工程後、前記セラミックグリーンシート及び前記未焼成導体層を1000℃以上の温度で同時焼成することにより、前記セラミックグリーンシートを前記セラミック絶縁層とし、前記未焼成導体層を前記内層電極とする焼成工程と
を含み、
前記セラミック絶縁層に対する前記内層電極の熱膨張係数差は、前記セラミック絶縁層に対する前記未焼成導体層の熱膨張係数差よりも小さい
ことを特徴とするセラミック多層配線基板の製造方法。
A ceramic having a multilayer structure in which a plurality of inner layer electrodes and a plurality of ceramic insulating layers are stacked, and the plurality of inner layer electrodes are connected to each other by a plurality of via conductors formed in the plurality of ceramic insulating layers A method for manufacturing a multilayer wiring board, comprising:
A sheet preparation step of preparing a ceramic green sheet formed into a sheet shape having a main surface using a ceramic material;
An unfired conductor layer forming step of forming an unfired conductor layer having photosensitivity on the main surface of the ceramic green sheet;
After the unfired conductor layer forming step, the unfired conductor layer is exposed and developed to develop a plurality of island-shaped conductors connected to the plurality of via conductors, and a plain shape surrounding the plurality of island-shaped conductors An exposure and development step of forming a conductor and a bridge portion extending between adjacent island-shaped conductors and forming a part of the plain-shaped conductor in the unfired conductor layer;
After the exposure and development step, the ceramic green sheet and the unfired conductor layer are simultaneously fired at a temperature of 1000 ° C. or more, whereby the ceramic green sheet is used as the ceramic insulating layer, and the unfired conductor layer is used as the inner electrode. and the firing step seen including that,
The method for manufacturing a ceramic multilayer wiring board , wherein a difference in thermal expansion coefficient of the inner layer electrode with respect to the ceramic insulating layer is smaller than a difference in thermal expansion coefficient of the unfired conductor layer with respect to the ceramic insulating layer .
前記ブリッジ部を含む前記プレーン状導体は、電源用の導体またはグランド用の導体を構成していることを特徴とする請求項1に記載のセラミック多層配線基板の製造方法。   2. The method for manufacturing a ceramic multilayer wiring board according to claim 1, wherein the plain-shaped conductor including the bridge portion constitutes a power supply conductor or a ground conductor. 前記未焼成導体層形成工程では、前記セラミックグリーンシートの主面上にタングステンまたはモリブデンを主成分とする感光性メタライズペーストを塗布することにより、前記未焼成導体層を形成することを特徴とする請求項1または2に記載のセラミック多層配線基板の製造方法。 In the unfired conductor layer forming step, the unfired conductor layer is formed by applying a photosensitive metallized paste mainly composed of tungsten or molybdenum on the main surface of the ceramic green sheet. Item 3. A method for producing a ceramic multilayer wiring board according to Item 1 or 2 . 前記感光性メタライズペーストは、1μm以上10μm以下の粒径を有する金属粒子を含有することを特徴とする請求項に記載のセラミック多層配線基板の製造方法。 4. The method for producing a ceramic multilayer wiring board according to claim 3 , wherein the photosensitive metallized paste contains metal particles having a particle size of 1 [mu] m to 10 [mu] m.
JP2014163245A 2014-08-09 2014-08-09 Manufacturing method of ceramic multilayer wiring board Expired - Fee Related JP6420088B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014163245A JP6420088B2 (en) 2014-08-09 2014-08-09 Manufacturing method of ceramic multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014163245A JP6420088B2 (en) 2014-08-09 2014-08-09 Manufacturing method of ceramic multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2016039332A JP2016039332A (en) 2016-03-22
JP6420088B2 true JP6420088B2 (en) 2018-11-07

Family

ID=55530145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014163245A Expired - Fee Related JP6420088B2 (en) 2014-08-09 2014-08-09 Manufacturing method of ceramic multilayer wiring board

Country Status (1)

Country Link
JP (1) JP6420088B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230065796A1 (en) * 2020-03-02 2023-03-02 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147758A (en) * 1998-11-17 2000-05-26 Kyocera Corp Photosensitive conductive paste
JP2000252744A (en) * 1999-02-26 2000-09-14 Ngk Spark Plug Co Ltd High frequency oscillator
JP3744731B2 (en) * 1999-06-17 2006-02-15 京セラ株式会社 Wiring board manufacturing method
JP4407781B2 (en) * 2000-05-09 2010-02-03 株式会社村田製作所 Manufacturing method of ceramic circuit board
JP5236371B2 (en) * 2008-07-11 2013-07-17 日本特殊陶業株式会社 Manufacturing method of ceramic parts

Also Published As

Publication number Publication date
JP2016039332A (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR102005274B1 (en) Multi layer ceramic substrate and method of manufacturing the same
JPH11121645A (en) Ceramic multi-layer substrate and method for manufacturing it
JP2006190953A (en) Printed circuit board with built-in chip by plating and its manufacturing method
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
TWI658754B (en) Multilayer wiring board for electronic parts inspection
JP2010021386A (en) Method for manufacturing ceramic part
JP6420088B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2012160622A (en) Electronic component manufacturing method
JP6099902B2 (en) Wiring board manufacturing method
JP4535098B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4029163B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2015002226A (en) Multilayer wiring board and method for manufacturing the same
JP6322066B2 (en) Wiring board manufacturing method
JP6667184B2 (en) Wiring board manufacturing method
JP4574025B2 (en) Wiring module
JP6418918B2 (en) Circuit board for probe card and probe card having the same
JP6442136B2 (en) Wiring board and manufacturing method thereof
JP2009200294A (en) Laminated substrate, and its manufacturing method
JP2022122386A (en) wiring board
JP2006024740A (en) Resistive element and multilayer printed wiring board incorporating same therein
JP2022106325A (en) Wiring board and method of manufacturing wiring board
JP2022146221A (en) wiring board
JP6139856B2 (en) Wiring board and manufacturing method thereof
JP5926898B2 (en) Wiring board manufacturing method
JP2014049701A (en) Wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181011

R150 Certificate of patent or registration of utility model

Ref document number: 6420088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees