JP2022106325A - Wiring board and method of manufacturing wiring board - Google Patents

Wiring board and method of manufacturing wiring board Download PDF

Info

Publication number
JP2022106325A
JP2022106325A JP2021001208A JP2021001208A JP2022106325A JP 2022106325 A JP2022106325 A JP 2022106325A JP 2021001208 A JP2021001208 A JP 2021001208A JP 2021001208 A JP2021001208 A JP 2021001208A JP 2022106325 A JP2022106325 A JP 2022106325A
Authority
JP
Japan
Prior art keywords
ceramic substrate
wiring
wiring board
ceramic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021001208A
Other languages
Japanese (ja)
Other versions
JP7515418B2 (en
Inventor
孝有 奈須
Takaari Nasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2021001208A priority Critical patent/JP7515418B2/en
Priority claimed from JP2021001208A external-priority patent/JP7515418B2/en
Publication of JP2022106325A publication Critical patent/JP2022106325A/en
Application granted granted Critical
Publication of JP7515418B2 publication Critical patent/JP7515418B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

To provide a wiring board that can suppress a deviation between wiring and a via and makes the via hardly come out from a ceramic substrate.SOLUTION: A wiring board 1 comprises a ceramic substrate 11, at least one conductive via 31, and a wiring part 21 electrically connected to the via 31. The via 31 is embedded in the ceramic substrate 11. The wiring part 21 is provided at least in the ceramic substrate or on its surface. The via 31 has a hollow part 33 which decreases in area in a surface direction X orthogonal to a thickness direction Y toward the wiring part 21, at a connection part of the ceramic substrate 11 for the wiring part 21 in the thickness direction Y of the ceramic substrate 11.SELECTED DRAWING: Figure 2

Description

本発明は、セラミック基板を備えている配線基板およびその製造方法に関する。 The present invention relates to a wiring board provided with a ceramic substrate and a method for manufacturing the same.

半導体素子等の電子部品が搭載される配線基板として、非導電性材料であるセラミックで形成されているセラミック基板と、セラミック基板の内部および表面に金属などの導電性材料を用いて形成されている導電性パターンとを備えているものがある。配線基板に形成される導電性パターンは、例えば、配線、ビア、接続端子などとして機能する。ビアは、セラミック基板内を貫通するように設けられており、例えば、基板の下層に形成されている配線層と、基板の上面に設けられている接続用端子(接続パッド)とを電気的に接続する。 As a wiring board on which electronic components such as semiconductor elements are mounted, a ceramic substrate made of ceramic, which is a non-conductive material, and a conductive material such as metal are formed inside and on the surface of the ceramic substrate. Some have a conductive pattern. The conductive pattern formed on the wiring board functions as, for example, wiring, vias, connection terminals, and the like. The via is provided so as to penetrate the inside of the ceramic substrate. For example, the wiring layer formed in the lower layer of the substrate and the connection terminal (connection pad) provided in the upper surface of the substrate are electrically connected to each other. Connecting.

このような配線基板において、配線とビアとを別の工程で形成すると、配線の形成位置とビアの形成位置との間にズレが発生し、配線とビアとの間で接続不良が発生することがある。このような接続不良は、配線を形成している導電性材料と、ビアを形成している導電性材料との間で、焼成時の収縮率が異なることに起因して発生し得る。そこで、特許文献1には、焼成による収縮が生じず、したがって、接続の信頼性が高い導体膜およびビアホール導体を備える、多層セラミック基板の製造方法が開示されている。 In such a wiring board, if the wiring and the via are formed in different processes, a deviation occurs between the wiring formation position and the via formation position, and a connection failure occurs between the wiring and the via. There is. Such poor connection may occur due to the difference in shrinkage rate during firing between the conductive material forming the wiring and the conductive material forming the via. Therefore, Patent Document 1 discloses a method for manufacturing a multilayer ceramic substrate, which comprises a conductor film and a via hole conductor which do not shrink due to firing and therefore have high connection reliability.

特開2003-347731号公報Japanese Unexamined Patent Publication No. 2003-347731

特許文献1には、支持体16上で、導体膜14となるシート状部分18とビアホール導体15となるバンプ部分19とを一体的に備える金属箔17を形成し、金属箔17のバンプ部分19をセラミックグリーンシート20の厚み方向に突入させた状態とするように、金属箔17を支持体16からセラミックグリーンシート20へ転移させ、その後、複数のセラミックグリーンシート20を積層し、得られた生の積層体23を焼成することによって、多層セラミック基板11を得る、という多層セラミック基板の製造方法が開示されている。 In Patent Document 1, a metal foil 17 is integrally provided on a support 16 with a sheet-like portion 18 serving as a conductor film 14 and a bump portion 19 serving as a via hole conductor 15, and the bump portion 19 of the metal foil 17 is formed. The metal foil 17 was transferred from the support 16 to the ceramic green sheet 20 so that the ceramic green sheet 20 was plunged in the thickness direction of the ceramic green sheet 20, and then a plurality of ceramic green sheets 20 were laminated to obtain the raw material. A method for manufacturing a multilayer ceramic substrate is disclosed in which a multilayer ceramic substrate 11 is obtained by firing the laminate 23 of the above.

しかし、この製造方法を用いてセラミックグリーンシートに金属箔のバンプを突入させることによって形成されたビアは、セラミック基板から脱落してしまう可能性があり、ビアの剥がれの原因となる。 However, the vias formed by plunging the metal leaf bumps into the ceramic green sheet using this manufacturing method may fall off from the ceramic substrate, causing the vias to peel off.

そこで、本発明では、配線とビアとの位置ズレの発生を抑制できるとともに、セラミック基板からビアを抜けにくくすることのできる配線基板を提供することを目的とする。 Therefore, an object of the present invention is to provide a wiring board capable of suppressing the occurrence of misalignment between the wiring and the via and making it difficult for the via to come out from the ceramic substrate.

本発明の一局面にかかる配線基板は、セラミック基板と、少なくとも一つの導電性のビアであって、前記セラミック基板に埋め込まれているビアと、前記セラミック基板の内部および表面の少なくとも何れかに設けられており、前記ビアと電気的に接続される配線部とを備える。この配線基板において、前記ビアは、前記セラミック基板の厚み方向における前記配線部との接続部において、前記厚み方向と直交する面方向の面積が前記配線部に向かうにつれて小さくなっている窄み部を有している。 The wiring board according to one aspect of the present invention is provided on at least one of the ceramic substrate and at least one conductive via, the via embedded in the ceramic substrate, and the inside and the surface of the ceramic substrate. The via is provided with a wiring portion that is electrically connected to the via. In this wiring board, the via is a constricted portion in a connection portion with the wiring portion in the thickness direction of the ceramic substrate, in which the area in the plane direction orthogonal to the thickness direction becomes smaller toward the wiring portion. Have.

上記の構成によれば、ビアは、セラミック基板に埋め込まれた状態となっており、セラミック基板の厚み方向における配線部との接続部には、窄み部が設けられている。これにより、セラミック基板に対するビアの密着性が向上し、ビアがセラミック基板から抜けにくい構成とすることができる。 According to the above configuration, the via is embedded in the ceramic substrate, and a narrowed portion is provided at the connection portion with the wiring portion in the thickness direction of the ceramic substrate. As a result, the adhesion of the via to the ceramic substrate is improved, and the via can be prevented from coming off from the ceramic substrate.

上記の本発明の一局面にかかる配線基板において、前記配線部は、前記セラミック基板の表面に形成され、少なくとも一部が前記セラミック基板に埋め込まれており、前記配線部のうち、前記セラミック基板に埋め込まれている部位には、前記ビアに近づくにしたがって前記面方向の面積が小さくなる第2窄み部が設けられていてもよい。 In the wiring board according to one aspect of the present invention, the wiring portion is formed on the surface of the ceramic substrate, and at least a part thereof is embedded in the ceramic substrate. The embedded portion may be provided with a second constricted portion in which the area in the plane direction decreases as the via approaches.

上記の構成によれば、配線部の少なくとも一部がセラミック基板に埋め込まれた状態となっており、配線部のセラミック基板に埋め込まれている部位には、第2窄み部が設けられている。これにより、セラミック基板に対する配線部の密着性が向上し、配線部がセラミック基板から剥がれにくい構成とすることができる。 According to the above configuration, at least a part of the wiring portion is embedded in the ceramic substrate, and a second constricted portion is provided in the portion of the wiring portion embedded in the ceramic substrate. .. As a result, the adhesion of the wiring portion to the ceramic substrate is improved, and the wiring portion can be hard to be peeled off from the ceramic substrate.

上記の本発明の一局面にかかる配線基板において、前記第2窄み部は、前記セラミック基板の前記厚み方向における前記ビアと隣接する部位に設けられていてもよい。 In the wiring board according to one aspect of the present invention, the second narrowed portion may be provided at a portion of the ceramic substrate adjacent to the via in the thickness direction.

上記の構成によれば、ビアに設けられている窄み部と、配線部に設けられている第2窄み部とで、ビアと配線部との接合が実現できる。このような構成は、ビアと配線部とを1回の現像工程で形成するという方法で形成することができる。そのため、ビアと配線部との相対的な位置関係を容易に規定することができ、ビアと配線部との位置ずれを抑制することができる。 According to the above configuration, the via and the wiring portion can be joined by the narrowed portion provided in the via and the second narrowed portion provided in the wiring portion. Such a configuration can be formed by a method of forming the via and the wiring portion in one development step. Therefore, the relative positional relationship between the via and the wiring portion can be easily defined, and the positional deviation between the via and the wiring portion can be suppressed.

上記の本発明の一局面にかかる配線基板において、前記配線部の表面は、前記セラミック基板の前記表面と面一になっていてもよい。 In the wiring board according to one aspect of the present invention, the surface of the wiring portion may be flush with the surface of the ceramic substrate.

上記の構成によれば、セラミック基板からより剥がれにくい配線部を得ることができる。 According to the above configuration, it is possible to obtain a wiring portion that is more difficult to peel off from the ceramic substrate.

また、本発明のもう一つの局面にかかる配線基板の製造方法は、フィルム上に感光性の導電性ペーストを塗布し、導電性ペースト付着フィルム体を形成する、フィルム体形成工程と、前記フィルム側から前記フィルム体に対して露光を行う、第1露光工程と、前記第1露光工程の後に、前記導電性ペースト側から前記フィルム体に対して露光を行う、第2露光工程と、前記第1露光工程および前記第2露光工程を経た前記フィルム体を現像することによって、前記フィルムに近い側の前記導電性ペーストが配線部の導電性パターンとなり、前記フィルムから遠い側の前記導電性ペーストがビアの導電性パターンとなる、現像工程と、前記ビアが配置される箇所に少なくとも穴を有するセラミックシートに対して、前記現像工程を経た前記フィルム体を押し当てて、前記配線部および前記ビアの前記導電性パターンを前記セラミックシートに転写する、転写工程と、前記転写工程後の前記セラミックシートを焼成する、焼成工程とを含む。 Further, the method for manufacturing a wiring substrate according to another aspect of the present invention includes a film body forming step of applying a photosensitive conductive paste on a film to form a conductive paste-attached film body, and the film side. The first exposure step of exposing the film body from the above, and the second exposure step of exposing the film body from the conductive paste side after the first exposure step, and the first exposure step. By developing the film body that has undergone the exposure step and the second exposure step, the conductive paste on the side close to the film becomes a conductive pattern of the wiring portion, and the conductive paste on the side far from the film becomes vias. The film body that has undergone the development step is pressed against the development step and the ceramic sheet having at least holes at the locations where the vias are arranged, which becomes the conductive pattern of the above, and the wiring portion and the vias are said to be the same. The process includes a transfer step of transferring the conductive pattern to the ceramic sheet, and a firing step of firing the ceramic sheet after the transfer step.

上記の製造方法によれば、1枚のフィルム上に設けられた感光性の導電性ペーストから、ビアおよび配線部を形成することで、ビアと配線部との相対的な位置関係を容易に規定することができる。そのため、ビアと配線部とを、別々の導電性ペーストを用いて別々の現像工程によって形成する場合に起こり得るビアに対する配線パターンの位置ずれを抑制することができる。 According to the above manufacturing method, the relative positional relationship between the via and the wiring portion is easily defined by forming the via and the wiring portion from the photosensitive conductive paste provided on one sheet of film. can do. Therefore, it is possible to suppress the misalignment of the wiring pattern with respect to the via, which may occur when the via and the wiring portion are formed by different development steps using different conductive pastes.

また、上記の製造方法によれば、ビアと配線部との接続部において、窄み部を形成することができる。このような窄み部が形成されることで、ビアがセラミック基板から抜け出にくい構成とすることができる。 Further, according to the above manufacturing method, a narrowed portion can be formed at the connecting portion between the via and the wiring portion. By forming such a narrowed portion, it is possible to make it difficult for the via to come out of the ceramic substrate.

本発明の一局面にかかる配線基板によれば、ビアに窄み部が設けられていることで、セラミック基板からビアを抜けにくくすることができる。また、本発明のもう一つの局面にかかる配線基板の製造方法によれば、配線部とビアとの位置ズレの発生を抑制できるとともに、セラミック基板からビアを抜けにくくすることのできる配線基板を製造することができる。 According to the wiring board according to one aspect of the present invention, since the via is provided with the narrowed portion, it is possible to prevent the via from coming off from the ceramic substrate. Further, according to the method for manufacturing a wiring board according to another aspect of the present invention, a wiring board capable of suppressing the occurrence of misalignment between the wiring portion and the via and making it difficult for the via to come out from the ceramic substrate is manufactured. can do.

本発明の一実施形態にかかる配線基板の一部分の構成を示す平面図である。It is a top view which shows the structure of a part of the wiring board which concerns on one Embodiment of this invention. 図1に示す配線基板のA-A線部分の内部構成を示す断面図である。It is sectional drawing which shows the internal structure of the part AA line part of the wiring board shown in FIG. 図1に示す配線基板のB-B線部分の内部構成を示す断面図である。It is sectional drawing which shows the internal structure of the BB line portion of the wiring board shown in FIG. 図1に示す配線基板のC-C線部分の内部構成を示す断面図である。It is sectional drawing which shows the internal structure of the CC line part of the wiring board shown in FIG. 本発明の一実施形態にかかる配線基板の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of the wiring board which concerns on one Embodiment of this invention. 導電パターン形成工程が行われる様子を工程順に示す模式図である。It is a schematic diagram which shows the state in which a conductive pattern forming process is performed in the order of process. 転写工程が行われる様子を工程順に示す模式図である。It is a schematic diagram which shows the state which a transfer process is performed in the order of a process. 配線基板の製造工程中の露光工程および現像工程を説明する模式図である。It is a schematic diagram explaining the exposure process and the development process in the manufacturing process of a wiring board. 図5に示す導電パターン形成工程によって形成される導電パターンの形状を示す断面模式図である。It is sectional drawing which shows the shape of the conductive pattern formed by the conductive pattern forming process shown in FIG.

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are designated by the same reference numerals. Their names and functions are the same. Therefore, the detailed description of them will not be repeated.

(配線基板の構成)
本実施形態では、本発明にかかる配線基板の一例として、配線基板1を例に挙げて説明する。図1には、配線基板1の一部分の表面側の構成を示す平面模式図である。図2から図4には、図1に示す配線基板1の断面構成を模式的に示す。
(Wiring board configuration)
In the present embodiment, the wiring board 1 will be described as an example of the wiring board according to the present invention. FIG. 1 is a schematic plan view showing the configuration of a part of the wiring board 1 on the surface side. 2 to 4 schematically show a cross-sectional configuration of the wiring board 1 shown in FIG.

本実施形態では、便宜上、略平板状の配線基板1においてビアが設けられている側の面を表面11aとし、その反対側の面を裏面11bとする。但し、配線基板1の表面および裏面の定義はこれに限定はされず、任意に決めることができる。すなわち、配線基板1の表面11aおよび裏面11bの両方が、セラミック基板11の表面に相当し得る。また、図2から図4に示すように、セラミック基板11の面方向をX方向とし、セラミック基板11の厚み方向をY方向とする。 In the present embodiment, for convenience, the surface of the substantially flat wiring board 1 on the side where the via is provided is the front surface 11a, and the surface on the opposite side is the back surface 11b. However, the definitions of the front surface and the back surface of the wiring board 1 are not limited to this, and can be arbitrarily determined. That is, both the front surface 11a and the back surface 11b of the wiring board 1 can correspond to the front surface of the ceramic substrate 11. Further, as shown in FIGS. 2 to 4, the surface direction of the ceramic substrate 11 is the X direction, and the thickness direction of the ceramic substrate 11 is the Y direction.

配線基板1は、主として、セラミック基板11と、複数の導電性パターンとで構成されている。 The wiring board 1 is mainly composed of a ceramic substrate 11 and a plurality of conductive patterns.

セラミック基板11は、配線基板1の土台となる部材である。セラミック基板11は、例えば、アルミナ(Al)を主成分とする高温焼成セラミックで形成することができる。また、別の実施態様では、セラミックシートは、焼結性を向上させたアルミナなどの中温焼成セラミック(MTCC)、または低温焼成セラミック(LTCC)で形成されていてもよい。 The ceramic substrate 11 is a member that serves as a base for the wiring board 1. The ceramic substrate 11 can be formed of, for example, a high-temperature fired ceramic containing alumina (Al 2 O 3 ) as a main component. In another embodiment, the ceramic sheet may be formed of a medium temperature fired ceramic (MTCC) such as alumina having improved sinterability, or a low temperature fired ceramic (LTCC).

セラミック基板11は、1つまたは複数のセラミックグリーンシートを焼成して得られる。セラミック基板11が複数のセラミックグリーンシートから形成される場合には、セラミック基板11は、積層された複数のセラミック層を有している。図2および図3には、セラミック基板11が、1つのセラミックグリーンシートで形成されている構成例を示している。 The ceramic substrate 11 is obtained by firing one or more ceramic green sheets. When the ceramic substrate 11 is formed from a plurality of ceramic green sheets, the ceramic substrate 11 has a plurality of laminated ceramic layers. 2 and 3 show a configuration example in which the ceramic substrate 11 is formed of one ceramic green sheet.

導電性パターンは、セラミック基板11の表面11a、裏面11b、および内部などに設けられている。各導電性パターンは、それぞれ所定の形状に形成されており、例えば、配線部、接続パッド、導電性ビア、および電極などとして機能する。 The conductive pattern is provided on the front surface 11a, the back surface 11b, the inside, and the like of the ceramic substrate 11. Each conductive pattern is formed in a predetermined shape, and functions as, for example, a wiring portion, a connection pad, a conductive via, an electrode, and the like.

導電性パターンは、例えば、銅(Cu)、タングステン(W)、銀(Ag)、またはモリブデン(Mo)などの金属材料、あるいはこれらの金属材料を主成分とする合金材料によって形成することができる。セラミック基板11が高温焼成セラミックで形成されている場合には、導電性パターンは、例えば、タングステン(W)、またはモリブデン(Mo)を主成分とすることが好ましい。セラミック基板11が中温焼成セラミックまたは低温焼成セラミックで形成されている場合には、導電性パターンは、例えば、銅(Cu)、または銀(Ag)を主成分とすることが好ましい。 The conductive pattern can be formed of, for example, a metal material such as copper (Cu), tungsten (W), silver (Ag), or molybdenum (Mo), or an alloy material containing these metal materials as a main component. .. When the ceramic substrate 11 is made of high-temperature fired ceramic, the conductive pattern preferably contains, for example, tungsten (W) or molybdenum (Mo) as a main component. When the ceramic substrate 11 is formed of a medium-temperature fired ceramic or a low-temperature fired ceramic, the conductive pattern preferably contains, for example, copper (Cu) or silver (Ag) as a main component.

例えば、図1に示す例では、セラミック基板11の表面11a側に、導電性パターンの一例であるビア31が設けられている。ビア31は、上面視で略円形状となっている。ビア31の一部はセラミック基板11の表面11aにおいて露出しており、その露出面上には、例えば、接続パッド(図示せず)が形成される。接続パッドは、ビア31と電気的に接続される。 For example, in the example shown in FIG. 1, a via 31 which is an example of a conductive pattern is provided on the surface 11a side of the ceramic substrate 11. The via 31 has a substantially circular shape when viewed from above. A part of the via 31 is exposed on the surface 11a of the ceramic substrate 11, and for example, a connection pad (not shown) is formed on the exposed surface. The connection pad is electrically connected to the via 31.

図2に示すように、ビア31は、セラミック基板11の内部に埋め込まれている。ビア31は、セラミック基板11の内部において、導電性パターンの一例である配線部21と接合している。これにより、ビア31と配線部21とは電気的に接続している。配線部21は、ビア31を介して、セラミック基板11の表面11aに形成される接続パッドなどとの間で電気信号を伝達することができる。 As shown in FIG. 2, the via 31 is embedded inside the ceramic substrate 11. The via 31 is joined to the wiring portion 21 which is an example of the conductive pattern inside the ceramic substrate 11. As a result, the via 31 and the wiring portion 21 are electrically connected. The wiring portion 21 can transmit an electric signal to and from a connection pad or the like formed on the surface 11a of the ceramic substrate 11 via the via 31.

配線部21は、セラミック基板11の表面11a、裏面11b、および内部などに張り巡らされている。図1では、セラミック基板11の内部に延びている複数の配線部21を破線で示している。 The wiring portion 21 is stretched around the front surface 11a, the back surface 11b, the inside, and the like of the ceramic substrate 11. In FIG. 1, a plurality of wiring portions 21 extending inside the ceramic substrate 11 are shown by broken lines.

図2には、図1に示す配線基板1のA-A線部分の断面構成を示す。図3には、図1に示す配線基板1のB-B線部分の断面構成を示す。図4には、図1に示す配線基板1のC-C線部分の断面構成を示す。 FIG. 2 shows a cross-sectional configuration of the AA line portion of the wiring board 1 shown in FIG. FIG. 3 shows the cross-sectional configuration of the BB line portion of the wiring board 1 shown in FIG. FIG. 4 shows a cross-sectional configuration of the CC line portion of the wiring board 1 shown in FIG.

配線部21は、セラミック基板11の裏面11b側に設けられている。本実施形態では、配線部21の表面21sは、セラミック基板11の裏面11bと面一になっている。図2および図3に示すように、配線部21は、セラミック基板11の内部に埋め込まれている。 The wiring portion 21 is provided on the back surface 11b side of the ceramic substrate 11. In the present embodiment, the front surface 21s of the wiring portion 21 is flush with the back surface 11b of the ceramic substrate 11. As shown in FIGS. 2 and 3, the wiring portion 21 is embedded inside the ceramic substrate 11.

図1に示すように、配線部21におけるビア31との接合部20は、上面視で略円形状となっている。また、接合部20は、上面視でビア31と重なるように配置されている。上面視で略円形状の接合部20の径D1は、上面視で略円形状のビア31の径D2よりも大きくなっている。また、接合部20の径D1は、配線部21における接合部20以外の部分(延伸部)の幅Wよりも大きくなっている。 As shown in FIG. 1, the joint portion 20 of the wiring portion 21 with the via 31 has a substantially circular shape when viewed from above. Further, the joint portion 20 is arranged so as to overlap the via 31 when viewed from above. The diameter D1 of the substantially circular joint portion 20 in the top view is larger than the diameter D2 of the substantially circular via 31 in the top view. Further, the diameter D1 of the joint portion 20 is larger than the width W of the portion (extended portion) other than the joint portion 20 in the wiring portion 21.

図2に示すように、ビア31は、主として、柱状部32と、窄み部33とで構成されている。柱状部32は、セラミック基板11の表面(図2では、表面11a)側に位置している。柱状部32は、X方向の断面積がY方向にわたって略一定となっている部分である。窄み部33は、セラミック基板11の内部側に位置している。図2に示すように、窄み部33は、セラミック基板11のY方向における配線部21との接続部に位置している。窄み部33は、X方向の断面積が配線部21の方へ向かうにつれて小さくなっている。 As shown in FIG. 2, the via 31 is mainly composed of a columnar portion 32 and a narrowed portion 33. The columnar portion 32 is located on the surface side (surface 11a in FIG. 2) of the ceramic substrate 11. The columnar portion 32 is a portion where the cross-sectional area in the X direction is substantially constant over the Y direction. The narrowed portion 33 is located on the inner side of the ceramic substrate 11. As shown in FIG. 2, the narrowed portion 33 is located at a connecting portion of the ceramic substrate 11 with the wiring portion 21 in the Y direction. The narrowed portion 33 becomes smaller as the cross-sectional area in the X direction toward the wiring portion 21.

このように、ビア31は、セラミック基板11に埋まった状態となっており、セラミック基板11のY方向における配線部21との接続部には、窄み部33が設けられている。これにより、ビア31がセラミック基板11から抜けにくい構成とすることができる。 As described above, the via 31 is buried in the ceramic substrate 11, and the narrowed portion 33 is provided at the connecting portion of the ceramic substrate 11 with the wiring portion 21 in the Y direction. As a result, the via 31 can be made difficult to come off from the ceramic substrate 11.

さらに、本実施形態にかかる配線基板1では、ビア31の全体がセラミック基板11に埋まった状態となっていることが好ましい。これにより、セラミック基板11からより抜けにくいビア31を得ることができる。また、ビア31の表面31sが、セラミック基板11の表面(図2などに示す例では、表面11a)と面一になっていてもよい。 Further, in the wiring board 1 according to the present embodiment, it is preferable that the entire via 31 is buried in the ceramic substrate 11. As a result, the via 31 that is more difficult to come off from the ceramic substrate 11 can be obtained. Further, the surface 31s of the via 31 may be flush with the surface of the ceramic substrate 11 (the surface 11a in the example shown in FIG. 2 and the like).

図2に示すように、配線部21は、主として、本体部22と、第2窄み部23とで構成されている。本体部22は、セラミック基板11の表面(図2では、裏面11b)側に位置している。本体部22は、X方向の断面積がY方向にわたって略一定となっている部分である。 As shown in FIG. 2, the wiring portion 21 is mainly composed of a main body portion 22 and a second constricted portion 23. The main body 22 is located on the front surface (back surface 11b in FIG. 2) of the ceramic substrate 11. The main body portion 22 is a portion in which the cross-sectional area in the X direction is substantially constant over the Y direction.

第2窄み部23は、本体部22の上層に設けられている。言い換えると、第2窄み部23は、本体部22よりもセラミック基板11の内部側に位置している。図2に示すように、第2窄み部23は、セラミック基板11のY方向におけるビア31との接続部において、ビア31に近づくにしたがってX方向の断面積が小さくなるような形状を有している。また、図4に示すように、第2窄み部23は、ビア31と隣接する部位だけではなく、配線部21の延伸方向と交差する方向の両端部にも設けられている。これにより、セラミック基板11から剥がれにくい配線部21を得ることができる。 The second constricted portion 23 is provided on the upper layer of the main body portion 22. In other words, the second constricted portion 23 is located on the inner side of the ceramic substrate 11 with respect to the main body portion 22. As shown in FIG. 2, the second narrowed portion 23 has a shape at the connection portion of the ceramic substrate 11 with the via 31 in the Y direction so that the cross-sectional area in the X direction becomes smaller as it approaches the via 31. ing. Further, as shown in FIG. 4, the second constricted portion 23 is provided not only at a portion adjacent to the via 31 but also at both ends in a direction intersecting the extending direction of the wiring portion 21. As a result, it is possible to obtain the wiring portion 21 which is hard to be peeled off from the ceramic substrate 11.

配線部21は、第2窄み部23の部分が少なくともセラミック基板11に埋まった状態となっていることが好ましい。これにより、配線部21がセラミック基板11からより剥がれにくい構成とすることができる。 In the wiring portion 21, it is preferable that the portion of the second narrowed portion 23 is at least buried in the ceramic substrate 11. As a result, the wiring portion 21 can be made more difficult to peel off from the ceramic substrate 11.

さらに、本実施形態にかかる配線基板1では、配線部21の全体がセラミック基板11に埋まった状態となっていることが好ましい。すなわち、配線部21の表面21sが、セラミック基板11の表面(図2などに示す例では、裏面11b)と面一になっていることが好ましい。これにより、セラミック基板11からより剥がれにくい配線部21を得ることができる。 Further, in the wiring board 1 according to the present embodiment, it is preferable that the entire wiring portion 21 is buried in the ceramic substrate 11. That is, it is preferable that the surface 21s of the wiring portion 21 is flush with the surface of the ceramic substrate 11 (in the example shown in FIG. 2 and the like, the back surface 11b). As a result, it is possible to obtain the wiring portion 21 which is more difficult to peel off from the ceramic substrate 11.

また、配線基板1が、複数のセラミック層を積層して形成される場合には、配線部21の表面21sが、セラミック層の表面と面一になっていることが好ましい。これにより、各セラミック層を積層したときの各セラミック層間の隙間を小さくすることができる。 When the wiring board 1 is formed by laminating a plurality of ceramic layers, it is preferable that the surface 21s of the wiring portion 21 is flush with the surface of the ceramic layers. As a result, the gap between the ceramic layers when the ceramic layers are laminated can be reduced.

(配線基板の製造方法)
続いて、配線基板1の製造方法について説明する。ここでは、ビア31および配線部21などの導電性パターンを形成する工程を中心に説明する。この工程以外の配線基板1の製造方法については、従来公知の配線基板の製造方法が適用できる。
(Manufacturing method of wiring board)
Subsequently, a method of manufacturing the wiring board 1 will be described. Here, the steps of forming a conductive pattern such as the via 31 and the wiring portion 21 will be mainly described. As a manufacturing method of the wiring board 1 other than this step, a conventionally known manufacturing method of the wiring board can be applied.

図5には、配線基板1の製造工程の一部を工程順に示す。図5では、主に、導電性パターン形成工程(S10)から焼成工程(S30)までの各工程を示している。図6には、導電性パターン形成工程(S10)が行われる様子を工程順に模式的に示す。図7には、転写工程(S20)が行われる様子を工程順に模式的に示す。 FIG. 5 shows a part of the manufacturing process of the wiring board 1 in the order of the processes. FIG. 5 mainly shows each step from the conductive pattern forming step (S10) to the firing step (S30). FIG. 6 schematically shows how the conductive pattern forming step (S10) is performed in the order of the steps. FIG. 7 schematically shows how the transfer step (S20) is performed in the order of the steps.

図5に示す各工程を行うにあたって、先ず、セラミックシート10を準備する。セラミックシート10は、例えば、アルミナ(Al)などを含有するセラミック材料の粉末を、有機溶剤およびバインダなどとともに混練してスラリーを作製した後、シート状に成形することで得られる。 In performing each step shown in FIG. 5, first, the ceramic sheet 10 is prepared. The ceramic sheet 10 can be obtained, for example, by kneading a powder of a ceramic material containing alumina (Al 2 O 3 ) or the like with an organic solvent, a binder or the like to prepare a slurry, and then molding the ceramic sheet into a sheet shape.

セラミックシートを準備した後、導電性パターン形成工程(S10)を行う。図5に示すように、この導電性パターン形成工程(S10)には、準備工程(S11)、フィルム体形成工程(S12)、第1露光工程(S13)、第2露光工程(S14)、および現像工程(S15)などが含まれる。 After preparing the ceramic sheet, the conductive pattern forming step (S10) is performed. As shown in FIG. 5, the conductive pattern forming step (S10) includes a preparation step (S11), a film body forming step (S12), a first exposure step (S13), a second exposure step (S14), and The development step (S15) and the like are included.

準備工程(S11)では、キャリアフィルム61と、感光性の導電性ペースト62を準備する。キャリアフィルム61としては、例えば、PEN(ポリエチレンナフタレート)、PET(ポリエチレンテレフタレート)などの樹脂製の透明フィルムを用いることができる。キャリアフィルム61は、その両端部がフィルム支持機構50によって支持され、水平状態に固定される(図6の工程A参照)。 In the preparation step (S11), the carrier film 61 and the photosensitive conductive paste 62 are prepared. As the carrier film 61, for example, a transparent resin film such as PEN (polyethylene naphthalate) or PET (polyethylene terephthalate) can be used. Both ends of the carrier film 61 are supported by the film support mechanism 50 and fixed in a horizontal state (see step A in FIG. 6).

導電性ペースト62は、例えば、銅(Cu)、タングステン(W)、銀(Ag)、またはモリブデン(Mo)などを含有する金属粉末と、感光性樹脂とを含む。感光性樹脂としては、紫外光が照射されると光硬化するネガ型感光材が用いられる。本実施形態では、例えば、ビスアジド化合物が用いられる。導電性ペーストに感光性樹脂が含まれることで、フォトリソグラフィによって所定形状の導電性パターンを形成することができる。そのため、より精細なパターン形状を有する導電性パターンを形成することができる。 The conductive paste 62 contains, for example, a metal powder containing copper (Cu), tungsten (W), silver (Ag), molybdenum (Mo), or the like, and a photosensitive resin. As the photosensitive resin, a negative photosensitive material that photocures when irradiated with ultraviolet light is used. In this embodiment, for example, a bisazido compound is used. Since the conductive paste contains a photosensitive resin, a conductive pattern having a predetermined shape can be formed by photolithography. Therefore, it is possible to form a conductive pattern having a finer pattern shape.

フィルム体形成工程(S12)では、準備したキャリアフィルム61上に、導電性ペースト62を塗布する。導電性ペースト62の塗布は、従来公知のスクリーン印刷装置51を用いて行うことができる。これにより、導電性ペースト付着フィルム体(以下、フィルム体と呼ぶ)が得られる。 In the film body forming step (S12), the conductive paste 62 is applied onto the prepared carrier film 61. The conductive paste 62 can be applied using a conventionally known screen printing device 51. As a result, a conductive paste-attached film body (hereinafter referred to as a film body) can be obtained.

続いて、第1露光工程(S13)および第2露光工程(S14)を順に行う。図6の工程Bには、第1露光工程(S13)が行われる様子を示す。第1露光工程(S13)では、キャリアフィルム61側からフィルム体に対して露光を行う。 Subsequently, the first exposure step (S13) and the second exposure step (S14) are sequentially performed. Step B in FIG. 6 shows how the first exposure step (S13) is performed. In the first exposure step (S13), the film body is exposed from the carrier film 61 side.

第1露光工程(S13)の後、第2露光工程(S14)を行う。図6の工程Cには、第2露光工程(S14)が行われる様子を示す。第2露光工程(S14)では、導電性ペースト62側からフィルム体に対して露光を行う。 After the first exposure step (S13), the second exposure step (S14) is performed. Step C in FIG. 6 shows how the second exposure step (S14) is performed. In the second exposure step (S14), the film body is exposed from the conductive paste 62 side.

第1露光工程(S13)および第2露光工程(S14)では、DI露光装置52を用いてキャリアフィルム61上に塗布された導電性ペースト62に光を照射する。DI露光装置52は、UV光源52aを備えている。 In the first exposure step (S13) and the second exposure step (S14), the conductive paste 62 coated on the carrier film 61 is irradiated with light using the DI exposure apparatus 52. The DI exposure apparatus 52 includes a UV light source 52a.

各露光工程では、ガラスマスク70(図6では、図示を省略)を用いてキャリアフィルム61上の導電性ペースト62に光を照射し、配線基板1に形成される各導電性パターンの形状に合わせて、導電性ペースト62内の感光性樹脂を光硬化させる。 In each exposure step, the conductive paste 62 on the carrier film 61 is irradiated with light using a glass mask 70 (not shown in FIG. 6) to match the shape of each conductive pattern formed on the wiring substrate 1. The photosensitive resin in the conductive paste 62 is photocured.

図8には、第1露光工程(S13)が行われる様子を模式的に示す。図8では、導電性ペースト62のキャリアフィルム61から遠い側の面を第1面62aとし、キャリアフィルム61に接している面を第2面62bとする。また、図9には、導電パターン形成工程(S10)によって形成される導電性パターン40の断面形状を模式的に示す。図9では、第1露光工程(S13)で使用されるガラスマスク70をガラスマスク70aとし、第2露光工程(S14)で使用されるガラスマスク70をガラスマスク70bとする。 FIG. 8 schematically shows how the first exposure step (S13) is performed. In FIG. 8, the surface of the conductive paste 62 on the side far from the carrier film 61 is referred to as the first surface 62a, and the surface in contact with the carrier film 61 is referred to as the second surface 62b. Further, FIG. 9 schematically shows the cross-sectional shape of the conductive pattern 40 formed by the conductive pattern forming step (S10). In FIG. 9, the glass mask 70 used in the first exposure step (S13) is referred to as a glass mask 70a, and the glass mask 70 used in the second exposure step (S14) is referred to as a glass mask 70b.

第1露光工程(S13)では、図8の「1」に示すように、導電性ペースト62の上方に、ガラスマスク70(具体的には、ガラスマスク70a)が配置される。ガラスマスク70には、平板状のガラス71に、形成予定の導電性パターン40の形状にあわせて遮光膜72が設けられている。露光工程では、キャリアフィルム61上の導電性ペースト62に対して、ガラスマスク70を介して、導電性ペースト62に含まれる感光性樹脂が光硬化する紫外光Lが照射される。上述したように、第1露光工程(S13)では、キャリアフィルム61側(すなわち、第2面62b側)からフィルム体に対して紫外光Lを照射する。 In the first exposure step (S13), as shown in “1” of FIG. 8, the glass mask 70 (specifically, the glass mask 70a) is arranged above the conductive paste 62. In the glass mask 70, a light-shielding film 72 is provided on the flat glass 71 according to the shape of the conductive pattern 40 to be formed. In the exposure step, the conductive paste 62 on the carrier film 61 is irradiated with ultraviolet light L through which the photosensitive resin contained in the conductive paste 62 is photocured via the glass mask 70. As described above, in the first exposure step (S13), the film body is irradiated with ultraviolet light L from the carrier film 61 side (that is, the second surface 62b side).

これにより、遮光膜72が設けられていない領域の導電性ペースト62には紫外光Lが照射される一方、遮光膜72が設けられている領域の導電性ペースト62には紫外光Lが照射されない。その結果、キャリアフィルム61上の導電性ペースト62では、紫外光Lが照射された領域に存在する感光性樹脂のみが光硬化し、遮光膜72によって紫外光が遮られる領域に存在する感光性樹脂は光硬化することなくキャリアフィルム61上に残る。 As a result, the conductive paste 62 in the region where the light-shielding film 72 is not provided is irradiated with the ultraviolet light L, while the conductive paste 62 in the region where the light-shielding film 72 is provided is not irradiated with the ultraviolet light L. .. As a result, in the conductive paste 62 on the carrier film 61, only the photosensitive resin existing in the region irradiated with the ultraviolet light L is photocured, and the photosensitive resin existing in the region where the ultraviolet light is blocked by the light-shielding film 72. Remains on the carrier film 61 without photocuring.

なお、このようにして紫外光Lを照射すると、導電性ペースト62内に含まれる金属粉末によって紫外光が散乱されるため、照射された紫外光Lの一部は、キャリアフィルム61から遠い側(すなわち、第1面62a側)の導電性ペースト62にまで到達しない。そのため、キャリアフィルム61から遠い側(すなわち、第1面62a側)の導電性ペースト62内の感光性樹脂は光硬化が阻害される傾向にある。 When the ultraviolet light L is irradiated in this way, the ultraviolet light is scattered by the metal powder contained in the conductive paste 62, so that a part of the irradiated ultraviolet light L is on the side far from the carrier film 61 ( That is, it does not reach the conductive paste 62 on the first surface 62a side). Therefore, the photosensitive resin in the conductive paste 62 on the side farther from the carrier film 61 (that is, the first surface 62a side) tends to be hindered from photocuring.

すなわち、導電性ペースト62において光硬化される領域は、紫外光Lが入射する側(すなわち、第2面62b側)から離れるにしたがって狭くなる。図8の「2」では、導電性ペースト62において光硬化する領域を40Aとして示す。図8に示すように、光硬化する領域40Aは、紫外光Lが入射する側から離れるにしたがって面方向の面積が小さくなる形状となる。この部分の一部が、後の工程で配線部21の第2窄み部23となる。 That is, the photocurable region of the conductive paste 62 becomes narrower as the distance from the side where the ultraviolet light L is incident (that is, the side of the second surface 62b) is increased. In “2” of FIG. 8, the photocurable region of the conductive paste 62 is shown as 40A. As shown in FIG. 8, the photocurable region 40A has a shape in which the area in the plane direction decreases as the distance from the side where the ultraviolet light L is incident increases. A part of this portion becomes the second narrowed portion 23 of the wiring portion 21 in a later process.

第1露光工程(S13)の終了後に行われる第2露光工程(S14)では、ガラスマスク70bを使用して、キャリアフィルム61とは反対側(すなわち、第1面62a側)からフィルム体に対して紫外光Lを照射する。 In the second exposure step (S14) performed after the completion of the first exposure step (S13), the glass mask 70b is used with respect to the film body from the side opposite to the carrier film 61 (that is, the first surface 62a side). And irradiate ultraviolet light L.

このようにして紫外光Lを照射すると、第1露光工程(S13)のときと同様の理由で、導電性ペースト62において光硬化される領域は、紫外光Lが入射する側(すなわち、第1面62a側)から離れるにしたがって狭くなる。これにより、光硬化する領域40Aは、紫外光Lが入射する側から離れるにしたがって面方向の面積が小さくなる形状となる。この部分が、後の工程でビア31の窄み部33となる(図9参照)。 When the ultraviolet light L is irradiated in this way, the region photocured in the conductive paste 62 is located on the side where the ultraviolet light L is incident (that is, the first one) for the same reason as in the first exposure step (S13). It becomes narrower as the distance from the surface 62a side) increases. As a result, the photocurable region 40A has a shape in which the area in the plane direction becomes smaller as the distance from the side where the ultraviolet light L is incident is increased. This portion becomes the narrowed portion 33 of the via 31 in a later step (see FIG. 9).

第2露光工程(S14)では、第1露光工程(S13)のときよりも露光量を大きくすることが好ましい。なお、第1露光工程(S13)では、キャリアフィルム61を通して導電性ペースト62に光が照射されるため、各露光工程の露光量を同じにした場合には、第1露光工程(S13)において導電性ペースト62が受ける光エネルギーの方が小さくなる。また、第2露光工程(S14)で光硬化される感光性の導電性ペースト62の領域は、第1露光工程(S13)で光硬化される感光性の導電性ペースト62の領域よりも狭くなる。 In the second exposure step (S14), it is preferable to increase the exposure amount as compared with the case of the first exposure step (S13). In the first exposure step (S13), the conductive paste 62 is irradiated with light through the carrier film 61. Therefore, when the exposure amount in each exposure step is the same, the conductive paste 62 is conductive in the first exposure step (S13). The light energy received by the sex paste 62 is smaller. Further, the region of the photosensitive conductive paste 62 photocured in the second exposure step (S14) is narrower than the region of the photosensitive conductive paste 62 photocured in the first exposure step (S13). ..

その後、現像工程(S15)を行う。現像工程(S15)では、キャリアフィルム61上に、導電性パターン40を形成する。具体的には、導電性ペースト62の未感光部分(領域40A以外の部分)を現像液によって除去する。 After that, the developing step (S15) is performed. In the developing step (S15), the conductive pattern 40 is formed on the carrier film 61. Specifically, the unphotosensitive portion (the portion other than the region 40A) of the conductive paste 62 is removed with a developing solution.

これにより、光硬化した感光性樹脂を含む導電性ペースト62の領域40Aの部分が残り、キャリアフィルム61上に導電性パターン40が形成される(図6の工程D参照)。導電性パターン40は、第2窄み部23などを有する配線部21と、窄み部33などを有するビア31とを有する(図6の破線枠内を参照)。 As a result, the portion of the region 40A of the conductive paste 62 containing the photocured photosensitive resin remains, and the conductive pattern 40 is formed on the carrier film 61 (see step D in FIG. 6). The conductive pattern 40 has a wiring portion 21 having a second narrowed portion 23 and the like, and a via 31 having a narrowed portion 33 and the like (see the inside of the broken line frame in FIG. 6).

このように、現像工程(S15)では、第1露光工程(S13)および第2露光工程(S14)を経たフィルム体を現像することによって、キャリアフィルム61に近い側の導電性ペースト62から配線部21となる部分を形成し、キャリアフィルム61から遠い側の導電性ペースト62がビア31となる部分を形成する。 As described above, in the developing step (S15), the film body that has undergone the first exposure step (S13) and the second exposure step (S14) is developed to develop the wiring portion from the conductive paste 62 on the side closer to the carrier film 61. A portion to be 21 is formed, and a portion where the conductive paste 62 on the side far from the carrier film 61 is to be a via 31 is formed.

以上のようにして、導電パターン形成工程(S10)が行われる。これにより、キャリアフィルム61上に所定形状の導電性パターン40が形成される。 As described above, the conductive pattern forming step (S10) is performed. As a result, the conductive pattern 40 having a predetermined shape is formed on the carrier film 61.

続いて、転写工程(S20)を行う。転写工程では、先ず、図7の工程Eに示すように、下型54aおよびピン54bなどを備えるホール加工装置54を用いて、セラミックシート10の所定の箇所(配線基板1において配線部21およびビア31が配置される箇所)に穴10aを形成する。 Subsequently, the transfer step (S20) is performed. In the transfer step, first, as shown in step E of FIG. 7, a hole processing device 54 provided with a lower mold 54a, a pin 54b, and the like is used to perform a predetermined portion of the ceramic sheet 10 (wiring portion 21 and via in the wiring board 1). A hole 10a is formed in the place where 31 is arranged).

その後、図7の工程Fに示すように、インクジェット装置55などを用いて、セラミックシート10の表面に接着溶剤(例えば、アルコール系溶剤)を塗布し、セラミックシート10の一部をペースト化する。具体的には、セラミックシート10の裏面(セラミック基板11の裏面11bに相当する)側から接着用材を塗布し、裏面と、穴10aの側面とに位置するセラミックをペースト化する。図7では、セラミックシート10において、ペースト化されたセラミック部分を10bで示す。 Then, as shown in step F of FIG. 7, an adhesive solvent (for example, an alcohol solvent) is applied to the surface of the ceramic sheet 10 using an inkjet device 55 or the like, and a part of the ceramic sheet 10 is made into a paste. Specifically, the adhesive material is applied from the back surface of the ceramic sheet 10 (corresponding to the back surface 11b of the ceramic substrate 11), and the ceramics located on the back surface and the side surface of the hole 10a are made into a paste. In FIG. 7, in the ceramic sheet 10, the pasted ceramic portion is indicated by 10b.

次に、図7の工程Gに示すように、フィルム体の導電性パターン40が形成された面をセラミックシート10側にして、キャリアフィルム61をセラミックシート10の裏面上に載せて、熱プレス装置56を用いて加圧および加熱する。 Next, as shown in step G of FIG. 7, the surface on which the conductive pattern 40 of the film body is formed is on the ceramic sheet 10 side, and the carrier film 61 is placed on the back surface of the ceramic sheet 10 to be a heat pressing device. Pressurize and heat using 56.

その後、図7の工程Hに示すように、キャリアフィルム61を剥がすことにより、導電性パターン40がセラミックシート10に転写される。ここで、導電性パターン40の少なくとも一部は、セラミックシート10に設けられた穴10a内に埋め込まれた状態となっている。 Then, as shown in step H of FIG. 7, the conductive pattern 40 is transferred to the ceramic sheet 10 by peeling off the carrier film 61. Here, at least a part of the conductive pattern 40 is embedded in the hole 10a provided in the ceramic sheet 10.

このように、転写工程(S20)では、所定の箇所に穴10aを有するセラミックシート10に対して、現像工程(S15)を経たフィルム体を押し当てて、配線部21およびビア31の導電性パターン40をセラミックシート10に転写する。これにより、セラミックシート10に所定形状の導電性パターン40が形成される。 As described above, in the transfer step (S20), the film body that has undergone the development step (S15) is pressed against the ceramic sheet 10 having the holes 10a at the predetermined positions, and the conductive pattern of the wiring portion 21 and the via 31 is pressed. 40 is transferred to the ceramic sheet 10. As a result, the conductive pattern 40 having a predetermined shape is formed on the ceramic sheet 10.

複数のセラミック層を有する配線基板1の場合には、上記の方法で、複数のセラミックシート10を形成した後、各シートを決められた順序で積層する。 In the case of the wiring board 1 having a plurality of ceramic layers, a plurality of ceramic sheets 10 are formed by the above method, and then the sheets are laminated in a predetermined order.

その後、焼成工程(S30)を行う。焼成工程(S30)では、導電性パターン40が転写されたセラミックシート10、またはその積層体をコファイヤ焼成(同時焼成)する。これにより、セラミックシート10はセラミック基板11となる。なお、焼成工程(S30)を行うことによって、導電性パターン40内に含まれている感光性樹脂は焼失する。 Then, the firing step (S30) is performed. In the firing step (S30), the ceramic sheet 10 to which the conductive pattern 40 is transferred or a laminate thereof is cofired (simultaneously fired). As a result, the ceramic sheet 10 becomes the ceramic substrate 11. By performing the firing step (S30), the photosensitive resin contained in the conductive pattern 40 is burnt down.

焼成工程(S30)が終了すると、メッキ工程などの後工程が行われる。メッキ工程は、従来公知の電解めっき法によって実施される。電解めっき法を行うことで、セラミック基板11から露出している導電性パターンの表面にメッキ被膜を形成することができる。 When the firing step (S30) is completed, a post-process such as a plating step is performed. The plating step is carried out by a conventionally known electrolytic plating method. By performing the electrolytic plating method, a plating film can be formed on the surface of the conductive pattern exposed from the ceramic substrate 11.

以上のように、本実施形態にかかる配線基板の製造方法では、導電性ペースト62が塗布されたキャリアフィルム61に対して、導電性ペースト62の第2面62b側からの第1露光工程(S13)、および第1面62a側からの第2露光工程(S14)という2回の露光工程を行う。その後、現像工程(S15)を行って、導電性ペースト62の第1面62a側にビア31となる部分を有し、第2面62b側に配線部21となる部分を有する導電性パターン40を得る。 As described above, in the method for manufacturing the wiring substrate according to the present embodiment, the carrier film 61 coated with the conductive paste 62 is exposed to the first exposure step (S13) from the second surface 62b side of the conductive paste 62. ), And a second exposure step (S14) from the first surface 62a side, two exposure steps are performed. After that, a developing step (S15) is performed to form a conductive pattern 40 having a portion to be a via 31 on the first surface 62a side of the conductive paste 62 and a portion to be a wiring portion 21 on the second surface 62b side. obtain.

このような露光工程および現像工程を用いて導電性パターン40を形成することで、より微細な導電性パターンを形成することができる。そのため、本実施形態にかかる製造方法によれば、例えば、ビアの径および配線部の幅が30μm以下の高精細な導電性パターンを備えた配線基板1を得ることができる。 By forming the conductive pattern 40 using such an exposure step and a developing step, a finer conductive pattern can be formed. Therefore, according to the manufacturing method according to the present embodiment, for example, a wiring board 1 having a high-definition conductive pattern having a via diameter and a wiring portion width of 30 μm or less can be obtained.

また、1枚のキャリアフィルム61上に設けられた導電性ペースト62から、ビア31および配線部21を形成することで、ビア31と配線部21との相対的な位置関係を容易に規定することができる。そのため、ビアと配線部とを、別々の導電性ペーストを用いて別々の現像工程によって形成する場合に起こり得るビアに対する配線パターンの位置ずれを抑制することができる。 Further, by forming the via 31 and the wiring portion 21 from the conductive paste 62 provided on one carrier film 61, the relative positional relationship between the via 31 and the wiring portion 21 can be easily defined. Can be done. Therefore, it is possible to suppress the misalignment of the wiring pattern with respect to the via, which may occur when the via and the wiring portion are formed by different development steps using different conductive pastes.

また、上述の導電パターン形成工程(S10)における各露光工程では、導電性ペースト62の光硬化される領域が、紫外光Lが入射する側から離れるにしたがって狭くなるという特性を利用して、ビア31と配線部21との接続部において、窄み部33および第2窄み部23を形成することができる。この窄み部33が形成されていることで、ビア31をセラミック基板11から抜けにくくすることができる。 Further, in each exposure step in the above-mentioned conductive pattern forming step (S10), the photocurable region of the conductive paste 62 becomes narrower as the distance from the side where the ultraviolet light L is incident is utilized, and vias are utilized. A narrowed portion 33 and a second narrowed portion 23 can be formed at the connecting portion between the 31 and the wiring portion 21. By forming the narrowed portion 33, it is possible to prevent the via 31 from coming off from the ceramic substrate 11.

なお、上述した本実施形態にかかる製造方法では、転写工程(S20)を行ってセラミックシート10に導電性パターン40を形成している。しかし、本実施形態にかかる配線基板1は、転写工程とは別の方法を用いて製造することもできる。例えば、箱状体の中に導電性パターン40を配置し、この箱状体内に液状のセラミック材料(スラリー)を流し込み、固めるという方法で、セラミックシート10に導電性パターン40を形成することもできる。 In the manufacturing method according to the present embodiment described above, the transfer step (S20) is performed to form the conductive pattern 40 on the ceramic sheet 10. However, the wiring board 1 according to the present embodiment can also be manufactured by using a method different from the transfer step. For example, the conductive pattern 40 can be formed on the ceramic sheet 10 by arranging the conductive pattern 40 in the box-shaped body, pouring a liquid ceramic material (slurry) into the box-shaped body, and hardening the liquid ceramic material (slurry). ..

(実施形態のまとめ)
以上のように、本実施形態にかかる配線基板1は、セラミック基板11と、少なくとも一つの導電性のビア31と、ビア31と電気的に接続される配線部21とを備えている。ビア31は、セラミック基板11に埋め込まれている。配線部21は、セラミック基板11の内部および表面(具体的には、セラミック基板11の表面11aまたは裏面11b)の少なくとも何れかに設けられている。ビア31は、セラミック基板11の厚み方向Yにおける配線部21との接続部において、厚み方向Yと直交する面方向Xの面積が配線部21に向かうにつれて小さくなっている窄み部33を有している。
(Summary of Embodiment)
As described above, the wiring board 1 according to the present embodiment includes a ceramic substrate 11, at least one conductive via 31, and a wiring portion 21 electrically connected to the via 31. The via 31 is embedded in the ceramic substrate 11. The wiring portion 21 is provided on at least one of the inside and the front surface (specifically, the front surface 11a or the back surface 11b of the ceramic substrate 11) of the ceramic substrate 11. The via 31 has a narrowed portion 33 at the connection portion of the ceramic substrate 11 with the wiring portion 21 in the thickness direction Y, in which the area of the plane direction X orthogonal to the thickness direction Y becomes smaller toward the wiring portion 21. ing.

上記の構成によれば、配線部21との接続部において、ビア31が窄み部33を有していることで、セラミック基板11に対するビア31の密着性が向上し、ビア31がセラミック基板11から抜けにくい構成とすることができる。 According to the above configuration, since the via 31 has the narrowed portion 33 in the connection portion with the wiring portion 21, the adhesion of the via 31 to the ceramic substrate 11 is improved, and the via 31 is the ceramic substrate 11. It can be configured so that it does not easily come off.

また、本実施形態にかかる配線基板1の製造方法は、フィルム体形成工程(S12)と、第1露光工程(S13)と、第2露光工程(S14)と、現像工程(S15)と、転写工程(S20)と、焼成工程(S30)とを含む。 The method for manufacturing the wiring substrate 1 according to the present embodiment includes a film body forming step (S12), a first exposure step (S13), a second exposure step (S14), a development step (S15), and transfer. A step (S20) and a firing step (S30) are included.

フィルム体形成工程(S12)では、キャリアフィルム61上に感光性の導電性ペースト62を塗布し、導電性ペースト付着フィルム体を形成する。第1露光工程(S13)では、キャリアフィルム61側からフィルム体に対して露光を行う。第2露光工程(S14)では、第1露光工程(S13)の後に、導電性ペースト62側からフィルム体に対して露光を行う。 In the film body forming step (S12), the photosensitive conductive paste 62 is applied onto the carrier film 61 to form a conductive paste-attached film body. In the first exposure step (S13), the film body is exposed from the carrier film 61 side. In the second exposure step (S14), after the first exposure step (S13), the film body is exposed from the conductive paste 62 side.

現像工程(S15)では、第1露光工程(S13)および第2露光工程(S14)を経たフィルム体を現像する。これにより、キャリアフィルム61に近い側に位置する導電性ペースト62の一部が配線部21の導電性パターン40となり、キャリアフィルム61から遠い側に位置する導電性ペースト62の一部がビア31の導電性パターン40となる。 In the developing step (S15), the film body that has undergone the first exposure step (S13) and the second exposure step (S14) is developed. As a result, a part of the conductive paste 62 located on the side close to the carrier film 61 becomes the conductive pattern 40 of the wiring portion 21, and a part of the conductive paste 62 located on the side far from the carrier film 61 becomes the via 31. The conductive pattern 40 is obtained.

転写工程(S20)では、ビア31が配置される箇所に少なくとも穴10aを有するセラミックシート10に対して、現像工程(S15)を経たフィルム体を押し当てて、配線部21およびビア31の導電性パターン40をセラミックシート10に転写する。焼成工程(S30)では、導電性パターン40が転写されたセラミックシート10を焼成する。 In the transfer step (S20), the film body that has undergone the developing step (S15) is pressed against the ceramic sheet 10 having at least holes 10a at the location where the via 31 is arranged, and the wiring portion 21 and the via 31 are conductive. The pattern 40 is transferred to the ceramic sheet 10. In the firing step (S30), the ceramic sheet 10 to which the conductive pattern 40 is transferred is fired.

この製造方法によれば、キャリアフィルム61上に設けられた導電性ペースト62から、ビア31および配線部21を同時に現像することで、ビア31と配線部21との相対的な位置関係を容易に規定することができる。そのため、ビアと配線部とを、別々の導電性ペーストを用いて別々の現像工程によって形成する場合に起こり得るビアに対する配線パターンの位置ずれを抑制することができる。 According to this manufacturing method, the via 31 and the wiring portion 21 are simultaneously developed from the conductive paste 62 provided on the carrier film 61, so that the relative positional relationship between the via 31 and the wiring portion 21 can be easily established. Can be specified. Therefore, it is possible to suppress the misalignment of the wiring pattern with respect to the via, which may occur when the via and the wiring portion are formed by different development steps using different conductive pastes.

また、第1露光工程(S13)および第2露光工程(S14)では、導電性ペースト62の光硬化される領域が、紫外光Lが入射する側から離れるにしたがって狭くなるという特性を利用して、少なくともビア31と配線部21との接続部において、窄み部33および第2窄み部23を形成することができる。窄み部33および第2窄み部23が形成されていることで、ビア31および配線部21をセラミック基板11から剥がれにくい構成とすることができる。 Further, in the first exposure step (S13) and the second exposure step (S14), the photocurable region of the conductive paste 62 is narrowed as the distance from the side where the ultraviolet light L is incident is utilized. The narrowed portion 33 and the second narrowed portion 23 can be formed at least at the connecting portion between the via 31 and the wiring portion 21. Since the narrowed portion 33 and the second narrowed portion 23 are formed, the via 31 and the wiring portion 21 can be configured to be hard to be peeled off from the ceramic substrate 11.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本明細書で説明した各実施形態の構成を互いに組み合わせて得られる構成についても、本発明の範疇に含まれる。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and it is intended to include all modifications within the meaning and scope equivalent to the scope of claims. Further, a configuration obtained by combining the configurations of the respective embodiments described in the present specification with each other is also included in the scope of the present invention.

1 :配線基板
10 :セラミックシート
11 :セラミック基板
11a :(セラミック基板の)表面(セラミック基板の表面)
11b :(セラミック基板の)裏面(セラミック基板の表面)
20 :接合部(ビアと配線部との接続部)
21 :配線部
22 :本体部
23 :第2窄み部
31 :ビア
32 :柱状部
33 :窄み部
40 :導電性パターン
61 :キャリアフィルム(フィルム)
62 :導電性ペースト
1: Wiring board 10: Ceramic sheet 11: Ceramic board 11a: Surface (of ceramic board) (surface of ceramic board)
11b: Back surface (of ceramic substrate) (front surface of ceramic substrate)
20: Joint (connection between via and wiring)
21: Wiring part 22: Main body part 23: Second narrowed part 31: Via 32: Columnar part 33: Constricted part 40: Conductive pattern 61: Carrier film (film)
62: Conductive paste

Claims (5)

セラミック基板と、
少なくとも一つの導電性のビアであって、前記セラミック基板に埋め込まれているビアと、
前記セラミック基板の内部および表面の少なくとも何れかに設けられており、前記ビアと電気的に接続される配線部と
を備える配線基板であって、
前記ビアは、前記セラミック基板の厚み方向における前記配線部との接続部において、前記厚み方向と直交する面方向の面積が前記配線部に向かうにつれて小さくなっている窄み部を有している、配線基板。
With a ceramic substrate
At least one conductive via, which is embedded in the ceramic substrate, and
A wiring board provided on at least one of the inside and the surface of the ceramic substrate and including a wiring portion electrically connected to the via.
The via has a constricted portion at a connection portion with the wiring portion in the thickness direction of the ceramic substrate, in which the area in the plane direction orthogonal to the thickness direction becomes smaller toward the wiring portion. Wiring board.
前記配線部は、前記セラミック基板の表面に形成され、少なくとも一部が前記セラミック基板に埋め込まれており、
前記配線部のうち、前記セラミック基板に埋め込まれている部位には、前記ビアに近づくにしたがって前記面方向の面積が小さくなる第2窄み部が設けられている、
請求項1に記載の配線基板。
The wiring portion is formed on the surface of the ceramic substrate, and at least a part thereof is embedded in the ceramic substrate.
A second constricted portion in the wiring portion, which is embedded in the ceramic substrate, is provided so that the area in the plane direction becomes smaller as the via approaches.
The wiring board according to claim 1.
前記第2窄み部は、前記セラミック基板の前記厚み方向における前記ビアと隣接する部位に設けられている、請求項2に記載の配線基板。 The wiring board according to claim 2, wherein the second narrowed portion is provided at a portion adjacent to the via in the thickness direction of the ceramic substrate. 前記配線部の表面は、前記セラミック基板の前記表面と面一になっている、
請求項2または3に記載の配線基板。
The surface of the wiring portion is flush with the surface of the ceramic substrate.
The wiring board according to claim 2 or 3.
フィルム上に感光性の導電性ペーストを塗布し、導電性ペースト付着フィルム体を形成する、フィルム体形成工程と、
前記フィルム側から前記フィルム体に対して露光を行う、第1露光工程と、
前記第1露光工程の後に、前記導電性ペースト側から前記フィルム体に対して露光を行う、第2露光工程と、
前記第1露光工程および前記第2露光工程を経た前記フィルム体を現像することによって、前記フィルムに近い側の前記導電性ペーストが配線部の導電性パターンとなり、前記フィルムから遠い側の前記導電性ペーストがビアの導電性パターンとなる、現像工程と、
前記ビアが配置される箇所に少なくとも穴を有するセラミックシートに対して、前記現像工程を経た前記フィルム体を押し当てて、前記配線部および前記ビアの前記導電性パターンを前記セラミックシートに転写する、転写工程と、
前記転写工程後の前記セラミックシートを焼成する、焼成工程と
を含む、配線基板の製造方法。
A film body forming step of applying a photosensitive conductive paste on a film to form a film body adhering to the conductive paste.
The first exposure step in which the film body is exposed from the film side,
After the first exposure step, the film body is exposed from the conductive paste side, and the second exposure step
By developing the film body that has undergone the first exposure step and the second exposure step, the conductive paste on the side close to the film becomes a conductive pattern of the wiring portion, and the conductivity on the side far from the film. The development process, where the paste becomes the conductive pattern of the vias,
The film body that has undergone the developing step is pressed against a ceramic sheet having at least a hole at a position where the via is arranged, and the wiring portion and the conductive pattern of the via are transferred to the ceramic sheet. Transfer process and
A method for manufacturing a wiring board, which comprises a firing step of firing the ceramic sheet after the transfer step.
JP2021001208A 2021-01-07 Wiring board and method for manufacturing the same Active JP7515418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021001208A JP7515418B2 (en) 2021-01-07 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021001208A JP7515418B2 (en) 2021-01-07 Wiring board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2022106325A true JP2022106325A (en) 2022-07-20
JP7515418B2 JP7515418B2 (en) 2024-07-12

Family

ID=

Similar Documents

Publication Publication Date Title
JP2008112996A (en) Method of manufacturing printed-circuit substrate
TW200829104A (en) Circuit board and method for manufaturing thereof
TW200541432A (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
KR20070062971A (en) Method for manufacturing ceramic electronic component
JP2004253432A (en) Method of manufacturing printed wiring board
TWI286330B (en) Manufacturing method of ceramic printed circuit board and manufacturing method of electronic components using the same
JP2022106325A (en) Wiring board and method of manufacturing wiring board
JP7515418B2 (en) Wiring board and method for manufacturing the same
JP4044830B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP4372493B2 (en) Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JPH0653350A (en) Multilayer circuit board and its manufacturing method, and electronic circuit module and electronic circuit device using the method
KR20130033851A (en) Multi layer pcb and manufacturing method thereof
JP2003264361A (en) Circuit board manufacturing method
KR101538046B1 (en) Method for manufacturing ceramic device having fine line pattern, and ceramic device having fine line pattern
JP4360608B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP7498680B2 (en) Wiring Board
JP6420088B2 (en) Manufacturing method of ceramic multilayer wiring board
JP2022122386A (en) wiring board
WO2001069991A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP4072046B2 (en) Composite sheet manufacturing method and laminated part manufacturing method
JP3570242B2 (en) Manufacturing method of ceramic multilayer substrate
TWI420990B (en) Method for manufacturing printed circuit board
JP2003324027A (en) Method of manufacturing laminated electronic component
JP4573025B2 (en) Method for manufacturing ceramic green sheet and method for manufacturing electronic component using ceramic green sheet
JP2004319691A (en) Method for forming sheet having different materials used for multilayer wiring board formation, and sheet having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611