JP2022122386A - wiring board - Google Patents
wiring board Download PDFInfo
- Publication number
- JP2022122386A JP2022122386A JP2021019576A JP2021019576A JP2022122386A JP 2022122386 A JP2022122386 A JP 2022122386A JP 2021019576 A JP2021019576 A JP 2021019576A JP 2021019576 A JP2021019576 A JP 2021019576A JP 2022122386 A JP2022122386 A JP 2022122386A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- wiring board
- terminal portion
- ceramic
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims description 108
- 238000000034 method Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000010304 firing Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 14
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- -1 polyethylene naphthalate Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000005456 alcohol based solvent Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、外部接続用の接続端子部を備えている配線基板に関する。 The present invention relates to a wiring board provided with connection terminal portions for external connection.
半導体素子等の電子部品が搭載される配線基板として、非導電性材料であるセラミックで形成されているセラミック基板と、セラミック基板の内部および表面に金属などの導電性材料を用いて形成されている導電性パターンとを備えているものがある。配線基板に形成される導電性パターンは、例えば、配線、ビア、接続用端子などとして機能する。接続用端子は、接続パッドとも呼ばれ、外部の電子部品と電気的に接続される。 As a wiring board on which electronic parts such as semiconductor elements are mounted, a ceramic substrate formed of ceramic, which is a non-conductive material, and a conductive material such as metal are formed inside and on the surface of the ceramic substrate. Some have conductive patterns. The conductive pattern formed on the wiring board functions, for example, as wiring, vias, connection terminals, and the like. The connection terminals are also called connection pads, and are electrically connected to external electronic components.
特許文献1には、半導体素子や水晶振動子などの電子部品が搭載されるセラミック配線基板が開示されている。このセラミック配線基板には、セラミック絶縁層と、該セラミック絶縁層を厚み方向に貫通するように設けられた貫通導体と、該貫通導体の前記厚み方向の端面に接合してなる導体層とを有している。導体層は、セラミック基板に電子部品が搭載されるときに、電子部品との接続用端子となる。
特許文献1に開示されたセラミック配線基板において、導体層3は、厚み方向に断面視したときに、一部が露出した状態でセラミック絶縁層1に埋まっており、導体層3の露出した表面を第1面3a、貫通導体5側の表面を第2面3bとしたときに、第1面3aの幅w1が第2面3bの幅w2よりも大きくなっているとともに、導体層3の側面3sが第1面3a側から第2面3b側にかけて傾斜面7とされ、傾斜面7と貫通導体5の側面5sとの角度が90°よりも大きい形状となっている。
In the ceramic wiring board disclosed in
しかし、セラミック配線基板の表面に露出する導体層の形状を、表面から内層側へ向かって縮径する形状とすると、導体層がセラミック絶縁層から抜けやすくなってしまう。なお、近年では配線基板の小型化の需要が高まっており、導体層も同様に小径とすることが求められている。しかし、小径にする分、セラミック基板との接触面積が小さくなってしまうため、小径化(微細化)する上でも、導体層がセラミック絶縁層から抜けやすくなるという問題があった。 However, if the shape of the conductor layer exposed on the surface of the ceramic wiring board is made to have a shape that decreases in diameter from the surface toward the inner layer side, the conductor layer tends to come off from the ceramic insulating layer. In recent years, there has been an increasing demand for miniaturization of wiring substrates, and the conductor layers are also required to have a small diameter as well. However, the smaller the diameter, the smaller the contact area with the ceramic substrate. Therefore, there is a problem that the conductor layer tends to come off from the ceramic insulating layer even when the diameter is reduced (miniaturized).
そこで、本発明では、絶縁基板の表面に接続端子部の少なくとも一部が露出している配線基板において、接続端子部の小径化を実現しつつ、接続端子部の剥がれを抑制することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to reduce the diameter of a connection terminal portion and to suppress peeling of the connection terminal portion in a wiring substrate in which at least a portion of the connection terminal portion is exposed on the surface of an insulating substrate. do.
本発明の一局面にかかる配線基板は、第1の面と、自身の厚み方向において前記第1の面と反対側の第2の面とを有する絶縁基板と、前記絶縁基板内に配置されている導電性のビアと、前記絶縁基板内に配置され、前記ビアと接続されている接続端子部とを備えている。この配線基板において、前記接続端子部の少なくとも一部は、前記第1の面から露出しており、前記接続端子部のうち前記絶縁基板の内部に入り込んだ部分において、前記接続端子部を前記厚み方向の断面視で見たときに、前記接続端子部のうち前記厚み方向と直交する面方向における幅が最大となる最大幅部は、前記前記絶縁基板の内部に位置し、前記最大幅部の前記面方向の幅は、前記第1の面の位置における前記接続端子部の前記面方向の幅よりも大きくなっている。また、前記第1の面から露出した前記接続端子部の端面の円相当径は、30μm以上100μm以下の範囲内となっている。 A wiring board according to one aspect of the present invention includes an insulating substrate having a first surface and a second surface opposite to the first surface in the thickness direction of the wiring substrate; and a connection terminal portion disposed in the insulating substrate and connected to the via. In this wiring board, at least a portion of the connection terminal portion is exposed from the first surface, and a portion of the connection terminal portion that enters into the insulating substrate extends from the thickness of the connection terminal portion. A maximum width portion of the connection terminal portion having a maximum width in a plane direction perpendicular to the thickness direction when viewed in a cross-sectional view in the direction is located inside the insulating substrate. The width in the plane direction is larger than the width in the plane direction of the connection terminal portion at the position of the first plane. Further, the equivalent circle diameter of the end surface of the connection terminal portion exposed from the first surface is in the range of 30 μm or more and 100 μm or less.
上記の構成によれば、接続端子部を小径化し、高精細化された配線基板を得ることができる。また、接続端子部を小径化した場合であっても、接続端子部を上記のような構成とすることで、絶縁基板から剥がれにくい接続端子部を得ることができる。 According to the above configuration, it is possible to reduce the diameter of the connection terminal portion and obtain a wiring board with high definition. In addition, even when the diameter of the connection terminal portion is reduced, by configuring the connection terminal portion as described above, it is possible to obtain the connection terminal portion that is difficult to peel off from the insulating substrate.
上記の本発明の一局面にかかる配線基板において、前記ビアは、前記接続端子部へ向かって先細となる形状を有していてもよい。 In the above-described wiring board according to one aspect of the present invention, the via may have a shape that tapers toward the connection terminal portion.
上記の構成によれば、ビアの端面全体を接続端子部の端面と接触させやすくすることができる。これにより、ビアと接続端子部とが位置ズレした状態で電気的に接続された場合に起こり得る抵抗値の上昇を抑えることができる。 According to the above configuration, the entire end surface of the via can be easily brought into contact with the end surface of the connection terminal portion. As a result, it is possible to suppress an increase in the resistance value that can occur when the via and the connection terminal are electrically connected in a positionally displaced state.
上記の本発明の一局面にかかる配線基板において、前記絶縁基板の前記第1の面から露出している前記接続端子部の前記端面は、前記絶縁基板の前記第1の面と面一になっていてもよい。 In the above wiring board according to one aspect of the present invention, the end surface of the connection terminal portion exposed from the first surface of the insulating substrate is flush with the first surface of the insulating substrate. may be
上記の構成によれば、接続端子部の上に半導体チップなどの電子部品を安定した状態で載せることができる。 According to the above configuration, an electronic component such as a semiconductor chip can be stably placed on the connection terminal portion.
上記の本発明の一局面にかかる配線基板において、前記接続端子部は、前記絶縁基板の前記第1の面へ向かって先細となっている先細部と、前記絶縁基板の前記面方向に沿った形状が、前記絶縁基板の厚み方向に略一定となっている柱状部とを有していてもよい。 In the above-described wiring board according to one aspect of the present invention, the connection terminal portion includes a tapered portion that tapers toward the first surface of the insulating substrate and a tapered portion along the surface direction of the insulating substrate. and a columnar portion having a substantially constant shape in the thickness direction of the insulating substrate.
上記の構成によれば、絶縁基板からより剥がれにくい接続端子部を得ることができる。 According to the above configuration, it is possible to obtain the connection terminal portion that is more difficult to peel off from the insulating substrate.
本発明のもう一つの局面は、配線基板の製造方法に関する。この配線基板は、セラミック基板と、前記セラミック基板内に配置されている導電性のビアと、前記セラミック基板内に配置され、前記ビアと電気的に接続されている接続端子部とを備えている。この配線基板の製造方法は、焼成前のセラミックシートに対してレーザを照射し、前記ビアが配置される箇所に穴を形成する、穴形成工程と、前記セラミックシートの前記穴に導電性のインクを充填する、充填工程と、感光性の導電性ペーストが塗布されたフィルムを露光および現像することによって、前記フィルムとの接触面へ向かって先細となる形状を有する前記接続端子部用の導電性パターンを形成する、パターン形成工程と、前記充填工程を経た前記セラミックシートに対して、前記パターン形成工程で形成された前記導電性パターンを転写し、前記導電性のインクと前記導電性パターンとを電気的に接続させる、転写工程と、前記転写工程後の前記セラミックシートを焼成する、焼成工程とを含む。 Another aspect of the present invention relates to a wiring board manufacturing method. The wiring board includes a ceramic substrate, conductive vias arranged in the ceramic substrate, and connection terminal portions arranged in the ceramic substrate and electrically connected to the vias. . This wiring board manufacturing method includes a hole forming step of irradiating a ceramic sheet before firing with a laser to form a hole where the via is to be arranged; Conductivity for the connection terminal portion having a shape tapering toward the contact surface with the film by a filling step, and exposing and developing a film coated with a photosensitive conductive paste The conductive pattern formed in the pattern forming step is transferred to the ceramic sheet that has undergone the pattern forming step and the filling step to form a pattern, and the conductive ink and the conductive pattern are transferred. It includes a transfer step of electrically connecting, and a firing step of firing the ceramic sheet after the transfer step.
上記の方法によれば、接続端子部の小径化を実現しつつ、接続端子部の剥がれを抑制することのできる配線基板を製造することができる。 According to the above-described method, it is possible to manufacture a wiring board capable of suppressing peeling of the connection terminal portion while reducing the diameter of the connection terminal portion.
上記の本発明の一局面にかかる配線基板の製造方法において、前記穴形成工程では、前記セラミックシートにおける前記導電性パターンが転写される側とは反対側から前記レーザを照射して穴を形成してもよい。 In the method for manufacturing a wiring board according to one aspect of the present invention, in the hole forming step, the laser is irradiated from the opposite side of the ceramic sheet to the side to which the conductive pattern is transferred to form the holes. may
上記の方法によれば、接続端子部へ向かって先細となる形状を有するビアを形成することができる。これにより、ビアの端面全体を接続端子部の端面と接触させやすくすることができるため、ビアと接続端子部とが位置ズレした状態で電気的に接続される可能性を低減させることができる。 According to the above method, it is possible to form a via having a shape that tapers toward the connection terminal portion. As a result, the entire end surface of the via can be easily brought into contact with the end surface of the connection terminal portion, so the possibility of electrical connection between the via and the connection terminal portion being misaligned can be reduced.
本発明の一局面にかかる配線基板によれば、接続端子部の小径化を実現しつつ、接続端子部の剥がれを抑制することができる。また、本発明のもう一つの局面にかかる配線基板の製造方法によれば、接続端子部の小径化を実現しつつ、接続端子部の剥がれを抑制することのできる配線基板を製造することができる。 According to the wiring board according to one aspect of the present invention, it is possible to reduce the diameter of the connection terminal portion while suppressing peeling of the connection terminal portion. In addition, according to the method of manufacturing a wiring board according to another aspect of the present invention, it is possible to manufacture a wiring board capable of suppressing peeling of the connection terminal portion while reducing the diameter of the connection terminal portion. .
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are given the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.
(配線基板の構成)
本実施形態では、本発明にかかる配線基板の一例として、配線基板1を例に挙げて説明する。図1には、配線基板1の一部分の表面側の構成を示す平面模式図である。図2には、配線基板1の断面構成を模式的に示す。図2は、図1に示す配線基板1を、A-A線部分で切断した場合の断面図である。
(Structure of wiring board)
In this embodiment, a
配線基板1は、主として、セラミック基板(絶縁基板)11と、導電性パターンとで構成されている。導電性パターンには、例えば、接続パッド(接続端子部)21、ビア31、および配線部41などが含まれる。
The
セラミック基板11は、配線基板1の土台となる部材である。セラミック基板11は、例えば、アルミナ(Al2O3)を主成分とする高温焼成セラミックで形成することができる。また、別の実施態様では、セラミックシートは、焼結性を向上させたアルミナなどの中温焼成セラミック(MTCC)、または低温焼成セラミック(LTCC)で形成されていてもよい。
The
セラミック基板11は、1つまたは複数のセラミックグリーンシートを焼成して得られる。セラミック基板11が複数のセラミックグリーンシートから形成される場合には、セラミック基板11は、積層された複数のセラミック層を有している。図2には、セラミック基板11が、1つのセラミックグリーンシートで形成されている構成例を示している。
The
本実施形態では、便宜上、略平板状のセラミック基板11において接続パッド21が設けられている側の面を表面(第1の面)11aとし、その反対側の面を裏面(第2の面)11bとする。但し、セラミック基板11の表面および裏面の定義はこれに限定はされず、任意に決めることができる。また、セラミック基板11の面方向をX方向とし、セラミック基板11の厚み方向をY方向とする(図2参照)。
In this embodiment, for convenience, the surface of the substantially flat
導電性パターンは、セラミック基板11の表面11a、裏面11b、および内部などに設けられている。各導電性パターンは、それぞれ所定の形状に形成されており、例えば、配線部、接続パッド、ビア、および電極などとして機能する。
The conductive pattern is provided on the
導電性パターンは、例えば、銅(Cu)、タングステン(W)、銀(Ag)、またはモリブデン(Mo)などの金属材料、あるいはこれらの金属材料を主成分とする合金材料によって形成することができる。セラミック基板11が高温焼成セラミックで形成されている場合には、導電性パターンは、例えば、タングステン(W)、またはモリブデン(Mo)を主成分とすることが好ましい。セラミック基板11が中温焼成セラミックまたは低温焼成セラミックで形成されている場合には、導電性パターンは、例えば、銅(Cu)、または銀(Ag)を主成分とすることが好ましい。
The conductive pattern can be formed of, for example, metal materials such as copper (Cu), tungsten (W), silver (Ag), or molybdenum (Mo), or alloy materials containing these metal materials as main components. . If the
導電性パターンの一例である接続パッド21は、他の電子部品(例えば、半導体チップなど)との接続端子として用いられる。接続パッド21は、例えば、配線基板1上に他の電子部品がフリップチップ方式で搭載される場合などの接続端子として好適に用いられる。配線基板1上にリップチップ方式で半導体チップを接続する際には、接続パッド21上に半田などでバンプを形成し、このバンプを介して接続パッド21が半導体チップの接続端子と電気的に接続される。
A
本実施形態では、図2に示すように、セラミック基板11の表面11a側に、複数の接続パッド21が設けられている。また、本実施形態では、接続パッド21は、その大部分がセラミック基板11の内部に埋め込まれており、一部がセラミック基板11の表面11aから露出している。すなわち、接続パッド21の表面21sは、セラミック基板11の表面11aから露出している。
In this embodiment, as shown in FIG. 2, a plurality of
導電性パターンの一例であるビア31は、セラミック基板11の内部に埋め込まれている。本実施形態では、セラミック基板11の裏面11b側に、複数のビア31が設けられている。そして、各ビア31上に、各接続パッド21が配置されており、ビア31と接続パッド21とは電気的に接続されている。図2に示すように、一つの接続パッド21およびこれと接続されている一つのビア31は、セラミック基板11の内部(すなわち、表面11aから裏面11bまで)を貫通するように設けられている。
A via 31 , which is an example of a conductive pattern, is embedded inside the
導電性パターンの一例である配線部41は、セラミック基板11の表面11a、裏面11b、および内部などに張り巡らされている。これらの配線部41のうちのいくつかは、セラミック基板11の内部において、ビア31と接合している。これにより、ビア31と配線部41とは電気的に接続している。配線部41は、ビア31を介して、セラミック基板11の表面11a側に形成されている接続パッド21などとの間で電気信号を送受信することができる。
A
続いて、接続パッド21およびビア31のより詳細な構成について説明する。図3には、図2に示す接続パッド21の一つと、この接続パッド21と接続されている一つのビア31の断面形状を示す。
Next, more detailed configurations of the
図1に示すように、接続パッド21は、上面視で略円形状となっている。そして、接続パッド21は、上面視でビア31と重なるように配置されている。図3に示すように、接続パッド21は、先細部22と、柱状部23とを有している。先細部22は、セラミック基板11の表面(図3などでは、表面11a)側に位置している。
As shown in FIG. 1, the
先細部22は、セラミック基板11の表面11aへ向かって先細となっている。すなわち、先細部22は、セラミック基板11の面方向(X方向)における断面積が、セラミック基板11の表面11aから遠ざかるにしたがって大きくなる形状を有している。本実施形態では、先細部22の面方向(X方向)の断面形状は、略円形となっている。
The tapered
柱状部23は、セラミック基板11の内部側に位置している。柱状部23は、ビア31と接触した状態となっている。柱状部23は、セラミック基板11の面方向(X方向)に沿った断面形状が、セラミック基板11の厚み方向(Y方向)に略一定となっている。本実施形態では、柱状部23の面方向(X方向)の断面形状は、略円形となっている。
The
本実施形態では、上面視で略円形状の接続パッド21の表面21sの径D1は、上面視で略円形状の接続パッド21の柱状部23の径D2よりも小さくなっている(図1参照)。
In the present embodiment, the diameter D1 of the
すなわち、接続パッド21の形状は、接続パッド21をY方向(厚み方向)の断面視で見たときに、接続パッド21におけるX方向(面方向)における幅が最大となる最大幅部(本実施形態では、柱状部23に相当)は、セラミック基板11の内部に位置している。そして、この最大幅部のX方向(面方向)の幅(本実施形態では、柱状部23の径D2に相当)は、セラミック基板11の表面11aの位置における接続パッド21のX方向(面方向)の幅(本実施形態では、先細部22の表面21sの径D1に相当)よりも大きくなっている。
That is, the shape of the
接続パッド21がこのような形状を有していることで、接続パッド21がセラミック基板11から抜けにくい構成とすることができる。
Since the
なお、本実施形態では、セラミック基板11の表層部に位置する先細部22の側面は、断面視で湾曲した形状(アール形状)を有している(図3など参照)。これにより、接続パッド21がセラミック基板11に埋設されている部分において、先細部22とセラミック層との接触面積を増やすことができる。そのため、セラミック基板11に対する接続パッド21の接合強度が増加し、接続パッド21がセラミック基板11からより抜けにくい構成となる。
In addition, in this embodiment, the side surface of the tapered
ビア31は、接続パッド21へ向かって先細となる形状を有している。すなわち、ビア31は、セラミック基板11の裏面11b側に位置している部分の面方向(X方向)の断面積が、接続パッド21と接触している部分の面方向(X方向)の断面積よりも大きくなっている。本実施形態では、ビア31の面方向(X方向)の断面形状は、略円形となっている。
The via 31 has a shape that tapers toward the
後述するように、ビア31は、レーザなどを用いてセラミックシート10に形成された穴10aに、導電性材料を充填することによって形成することができる。これにより、ビア31の面方向(X方向)の断面径を、例えば、約30μm以下程度に小さくすることができる。また、狭い間隔(例えば、約50μm程度)で複数のビア31が配置された配線基板1を得ることができる。
As will be described later, the
また、レーザを用いてセラミック基板11にビア形成用の穴10aを形成することで、接続パッド21へ向かって先細となる形状のビア31を形成することができる。ビア31を接続パッド21へ向かって先細となる形状とすることで、ビア31の端面全体を接続パッド21の端面と接触させやすくすることができる。これにより、ビア31と接続パッド21とが位置ズレした状態で電気的に接続された場合に起こり得る抵抗値の上昇を抑えることができる。
Further, by forming the
また、接続パッド21は、その大部分がセラミック基板11に埋まった状態となっており、接続パッド21の少なくとも一部は、セラミック基板11の表面11aから露出している。
Moreover, most of the
そして、セラミック基板11の表面11aから露出した接続パッド21の頂面(端面)の円相当径D1は、30μm以上100μm以下の範囲内となっている。径D1が30μm以上であることで、後述する配線基板1の製造方法の穴形成工程(S10)において、均一な径を有する穴10aを安定して形成することができる。また、径D1が100μm以下であることで、接続パッド21の高精細化を実現することができる。
The equivalent circle diameter D1 of the top surface (end surface) of the
さらに、本実施形態にかかる配線基板1では、接続パッド21の全体がセラミック基板11に埋まった状態となっていることが好ましい。これにより、セラミック基板11からより抜けにくい接続パッド21を得ることができる。また、接続パッド21の表面21sが、セラミック基板11の表面(図3などに示す例では、表面11a)と面一になっていてもよい。これにより、接続パッド21の上に半導体チップなどの電子部品を安定した状態で載せることができる。
Furthermore, in the
(配線基板の製造方法)
続いて、配線基板1の製造方法について説明する。ここでは、接続パッド21およびビア31などの導電性パターンを形成する工程を中心に説明する。この工程以外の配線基板1の製造方法については、従来公知の配線基板の製造方法が適用できる。
(Method for manufacturing wiring board)
Next, a method for manufacturing the
図4には、配線基板1の製造工程の一部を工程順に示す。図4では、主に、穴形成工程(S10)から焼成工程(S50)までの各工程を示している。図5には、主にビア31などを形成するための穴形成工程(S10)および充填工程(S20)が行われる様子を工程順に模式的に示す。図6には、接続パッド21を形成するためのパターン形成工程(S30)が行われる様子を工程順に模式的に示す。図7には、接続パッド21用の導電性パターンをセラミックシートに転写する転写工程(S40)が行われる様子を工程順に模式的に示す。
FIG. 4 shows part of the manufacturing process of the
図4に示す各工程を行うにあたって、先ず、セラミックシート10を準備する。セラミックシート10は、例えば、アルミナ(Al2O3)などを含有するセラミック材料の粉末を、有機溶剤およびバインダなどとともに混練してスラリーを作製した後、シート状に成形することで得られる。
In performing each step shown in FIG. 4, first, the
セラミックシート10を準備した後、先ず、セラミックシート10内の所定の箇所にビア31用の導電性パターンを形成する。具体的には、穴形成工程(S10)および充填工程(S20)を行う。図5には、穴形成工程(S10)および充填工程(S20)が行われる様子を模式的に示す。
After preparing the
穴形成工程(S10)では、図5に示す工程Aのように、穴形成用のレーザ51をセラミックシート10の所定箇所(ビア31が形成される箇所)に照射し、セラミックシート10に複数の穴10aを形成する。図5に示すように、セラミックシート10の裏面10d(レーザ照射面10cとは反対側の面)には、マスキングフィルム52が配置される。後の充填工程(S20)では、マスキングフィルム52が配置されている面側から導電性インクの充填を行う。
In the hole forming step (S10), as in step A shown in FIG. A
また、穴形成工程(S10)では、後の転写工程(S40)において、セラミックシート10における導電性パターンが転写される側とは反対側からレーザ51を照射して穴10aを形成する。これにより、図5に示すように、セラミックシート10の面方向における穴10aの径が、レーザ照射面10cから裏面10dへ向かって徐々に小さくなるような形状の穴10aが形成される。
Further, in the hole forming step (S10), the
レーザ51としては、例えば、CO2レーザ、UVレーザなどを用いることができる。レーザ51を用いてセラミックシート10に穴を形成することで、穴10aの径を小さくすることができるとともに、隣接する穴同士の間隔を小さくすることができる。
As the
穴形成工程(S10)の後、充填工程(S20)を行う。充填工程(S20)では、図5に示す工程Bのように、マスキングフィルム52が配置されているセラミックシート10の裏面10d側から、スキージ53などを用いてビア形成用の導電性インク54を各穴10aに充填する。これにより、セラミックシート10のレーザ照射面10cから裏面10d(レーザ出射面)へ向かって先細となる形状を有するビア31用の導電性パターン30を形成することができる。
After the hole forming step (S10), the filling step (S20) is performed. In the filling step (S20), like step B shown in FIG. Fill the
続いて、パターン形成工程(S30)を行う。図6には、パターン形成工程(S30)が行われる様子を模式的に示す。パターン形成工程(S30)には、露光工程(S31)および現像工程(S31)が含まれる。図6の工程Aは、露光工程(S31)を示す。図6の工程Bは、現像工程(S31)を示す。 Subsequently, a pattern forming step (S30) is performed. FIG. 6 schematically shows how the pattern forming step (S30) is performed. The pattern formation step (S30) includes an exposure step (S31) and a development step (S31). Process A in FIG. 6 shows the exposure process (S31). Process B in FIG. 6 shows the development process (S31).
露光工程(S31)を行うにあたって、先ず、キャリアフィルム61と、感光性の導電性ペースト62を準備する。キャリアフィルム61としては、例えば、PEN(ポリエチレンナフタレート)、PET(ポリエチレンテレフタレート)などの樹脂製の透明フィルムを用いることができる。
Before performing the exposure step (S31), first, a
導電性ペースト62は、例えば、銅(Cu)、タングステン(W)、銀(Ag)、またはモリブデン(Mo)などを含有する金属粉末と、感光性樹脂とを含む。感光性樹脂としては、紫外光が照射されると光硬化するネガ型感光材が用いられる。本実施形態では、例えば、ビスアジド化合物が用いられる。導電性ペーストに感光性樹脂が含まれることで、フォトリソグラフィによって所定形状の導電性パターンを形成することができる。そのため、例えば、スクリーン印刷法で導電性パターンを形成する場合と比較して、より高精細なパターン形状を有する導電性パターンを形成することができる。
The
導電性ペースト62は、キャリアフィルム61上に塗布される。導電性ペースト62の塗布は、従来公知のスクリーン印刷装置などを用いて行うことができる。これにより、導電性ペースト付着フィルム体(以下、フィルム体と呼ぶ)が得られる。
A
露光工程(S31)では、例えば、UV光源などを備えている露光装置を用いてキャリアフィルム61上に塗布された導電性ペースト62に光Lを照射する。
In the exposure step (S31), for example, the
露光工程(S31)では、ガラスマスク70を用いてキャリアフィルム61上の導電性ペースト62に光Lを照射し、配線基板1に形成される接続パッド21のパターン形状に合わせて、導電性ペースト62内の感光性樹脂を光硬化させる。図6では、導電性ペースト62のキャリアフィルム61から遠い側の面を第1面62aとし、キャリアフィルム61との接触面を第2面62bとする。
In the exposure step (S31), a
露光工程(S31)では、導電性ペースト62の上方に、ガラスマスク70が配置される。ガラスマスク70には、平板状のガラスに、形成予定の導電性パターン20の形状にあわせて遮光膜72が設けられている。露光工程では、キャリアフィルム61上の導電性ペースト62に対して、ガラスマスク70を介して、導電性ペースト62に含まれる感光性樹脂が光硬化する光L(例えば、紫外光)が照射される。
In the exposure step ( S<b>31 ), a
これにより、遮光膜72が設けられていない領域の導電性ペースト62には光Lが照射される一方、遮光膜72が設けられている領域の導電性ペースト62には光Lが照射されない。その結果、キャリアフィルム61上の導電性ペースト62では、光Lが照射された領域に存在する感光性樹脂のみが光硬化し、遮光膜72によって光が遮られる領域に存在する感光性樹脂は光硬化することなくキャリアフィルム61上に残る。
As a result, the
なお、このようにして光Lを照射すると、導電性ペースト62内に含まれる金属粉末によって光が散乱されるため、照射された光Lの一部は、キャリアフィルム61に近い側(すなわち、第2面62b側)の導電性ペースト62にまで到達しない。そのため、キャリアフィルム61に近い側(すなわち、第2面62b側)の導電性ペースト62内の感光性樹脂は光硬化が阻害される傾向にある。
Note that when the light L is irradiated in this way, the light is scattered by the metal powder contained in the
すなわち、導電性ペースト62において光硬化される領域は、光Lが入射する側(すなわち、第1面62a側)から離れるにしたがって狭くなる。これにより、導電性ペースト62には、キャリアフィルム61との接触面へ向かって先細となる形状を有する光硬化領域が形成される。
That is, the area of the
その後、現像工程(S32)を行う。現像工程(S32)では、キャリアフィルム61上に、導電性パターン20を形成する。具体的には、導電性ペースト62を現像液75で処理し、導電性ペースト62の未感光部分を除去する。これにより、導電性ペースト62の光硬化した領域のみがキャリアフィルム61上に残り、キャリアフィルム61上に導電性パターン20が形成される(図6の工程B参照)。導電性パターン20は、キャリアフィルム61側に位置する先細部22と、キャリアフィルム61から遠い側に位置する柱状部23とを有する。
After that, the development step (S32) is performed. In the developing step ( S<b>32 ), the
以上のようにして、パターン形成工程(S30)が行われる。これにより、キャリアフィルム61上に所定形状の導電性パターン20が形成される。
The pattern forming step (S30) is performed as described above. Thereby, the
続いて、転写工程(S40)を行う。図7には、転写工程(S40)が行われる様子を模式的に示す。転写工程(S40)では、充填工程(S20)を経たセラミックシート10に対して、パターン形成工程(S30)で形成された導電性パターン20を転写し、ビア31用の導電性パターン30と接続パッド21用の導電性パターン20とを電気的に接続させる。
Subsequently, a transfer step (S40) is performed. FIG. 7 schematically shows how the transfer step (S40) is performed. In the transfer step (S40), the
具体的には、図7の工程Aに示すように、インクジェット装置55などを用いて、セラミックシート10の表面に接着溶剤(例えば、アルコール系溶剤)を塗布し、セラミックシート10の一部をペースト化する。ここでは、セラミックシート10の裏面10d(セラミック基板11の表面11aに相当する)側から接着用材を塗布し、セラミックシートの一部をペースト化する。図7では、セラミックシート10において、ペースト化されたセラミック部分を10bで示す。
Specifically, as shown in step A of FIG. 7, an
次に、図7の工程Bに示すように、キャリアフィルム61の導電性パターン20が形成された面をセラミックシート10側にして、キャリアフィルム61をセラミックシート10の裏面10d上に載せて、熱プレス装置56を用いて加圧および加熱する。このとき、セラミックシート10側に形成されている各導電性パターン30の位置と、キャリアフィルム61側に形成されている各導電性パターン20の位置とが合致するように、セラミックシート10に対してキャリアフィルム61が位置合わせされる。これにより、導電性パターン30と導電性パターン20との電気的な接続が可能となる。
Next, as shown in step B of FIG. 7, the surface of the
その後、図7の工程Cに示すように、キャリアフィルム61を剥がすことにより、導電性パターン20がセラミックシート10に転写される。ここで、導電性パターン20の少なくとも一部は、セラミックシート10内に埋め込まれた状態となっている。
Thereafter, as shown in step C of FIG. 7, the
このように、転写工程(S40)では、所定の箇所に導電性パターン30が形成されているセラミックシート10に対して、現像工程(S32)を経たフィルム体を押し当てて、導電性パターン20をセラミックシート10に転写する。これにより、セラミックシート10には、導電性パターン30と接続された導電性パターン20が形成される。
Thus, in the transfer step (S40), the film body that has undergone the developing step (S32) is pressed against the
複数のセラミック層を有する配線基板1の場合には、上記の方法で、複数のセラミックシート10を形成した後、各シートを決められた順序で積層する。
In the case of the
その後、焼成工程(S50)を行う。焼成工程(S50)では、導電性パターン20おおび30が形成されたセラミックシート10、またはその積層体をコファイヤ焼成(同時焼成)する。これにより、セラミックシート10はセラミック基板11となる。なお、焼成工程(S50)を行うことによって、導電性パターン20内に含まれている感光性樹脂は焼失する。
After that, a baking step (S50) is performed. In the firing step (S50), the
焼成工程(S50)が終了すると、メッキ工程などの後工程が行われる。メッキ工程は、従来公知の電解めっき法によって実施される。電解めっき法を行うことで、セラミック基板11から露出している導電性パターン(例えば、接続パッド21)の表面にメッキ被膜を形成することができる。
After the firing process (S50) is completed, post-processes such as a plating process are performed. The plating process is performed by a conventionally known electroplating method. By performing the electroplating method, a plating film can be formed on the surface of the conductive pattern (for example, the connection pad 21) exposed from the
以上のように、本実施形態にかかる配線基板1の製造方法では、感光性の導電性ペースト62が塗布されたキャリアフィルム61を露光および現像することによって、キャリアフィルム61との接触面へ向かって先細となる形状を有する導電性パターン20を形成する。この導電性パターン20を、ビア31用の導電性パターン30が形成されているセラミックシート10に転写し、導電性パターン30と導電性パターン20とを電気的に接続させる。
As described above, in the method for manufacturing the
このような製造方法を用いて導電性パターン20を形成することで、より微細な導電性パターンを形成することができる。そのため、本実施形態にかかる製造方法によれば、例えば、接続パッド21の径が約30μm程度であり、隣接する接続パッド21同士の間隔が約60μm程度の高精細な接続パッド21を備えた配線基板1を得ることができる。
By forming the
また、上述のパターン形成工程(S30)の露光工程(S31)では、導電性ペースト62の光硬化される領域が、光Lが入射する側から離れるにしたがって狭くなるという特性を利用して、導電性パターン20に先細部22を形成することができる。この先細部22は、接続パッド21の先細部22となる。接続パッド21において、セラミック基板11の表面11a側に先細部22が形成されていることで、接続パッド21をセラミック基板11から抜けにくくすることができる。
Further, in the exposure step (S31) of the pattern formation step (S30) described above, the photo-cured region of the
また、穴形成工程(S10)では、レーザ51を用いてセラミックシート10に穴10aを形成することで、穴10aの径を小さくすることができるとともに、隣接する穴同士の間隔を小さくすることができる。例えば、CO2レーザを用いて穴10aを形成することで、穴10aの径を約30μm程度まで小径化することができる。また、UVレーザを用いて穴10aを形成することで、穴10aの径を約20μm程度まで小径化することができる。また、CO2レーザまたはUVレーザを用いることで、隣接する穴10a同士の間隔を約50μm程度まで狭めることができる。
Further, in the hole forming step (S10), by forming the
上述したように、穴形成工程(S10)では、セラミックシート10における導電性パターン30が転写される側(すなわち、裏面10d側)とは反対側(すなわち、レーザ照射面10c側)からレーザ51を照射して穴10aを形成することが好ましい。
As described above, in the hole forming step (S10), the
これにより、セラミックシート10の面方向における穴10aの径が、レーザ照射面10cから裏面10dへ向かって徐々に小さくなるような形状の穴10aを形成することができる(図5参照)。このような形状の穴10aに導電性インク54を充填することで、接続パッド21へ向かって先細となる形状を有するビア31を形成することができる。これにより、接続パッド21との接触部分におけるビア31の面積が小さくなり、ビア31の端面全体を接続パッド21と接触させやすくすることができる。そのため、ビア31と接続パッド21との接触部において互いの位置ズレに起因して起こり得る抵抗値の上昇を抑制することができる。
Thereby, the
また、穴形成工程(S10)において、レーザ51の出射面となるセラミックシート10の裏面10d側では、レーザ照射面10c側と比較して、穴10aの径にバラツキが生じる可能性があり、その結果、裏面10d側ではビア31の径も不安定となり得る。本実施形態では、ビア31の径が不安定となり得る側には、接続パッド21の導電性パターン20が転写され、セラミック基板11内に埋め込まれた状態となる。一方、レーザ照射面10c側であるセラミック基板11の裏面11bに露出しているビア31の径については、バラツキを小さくことができる。
Further, in the hole forming step (S10), there is a possibility that the diameter of the
(実施形態のまとめ)
以上のように、本実施形態にかかる配線基板1は、セラミック基板11と、ビア31と、接続パッド21とを備えている。セラミック基板11は、表面11a(第1の面)と、裏面11b(第2の面)とを有している。ビア31は、セラミック基板11内に配置されている。接続パッド21は、セラミック基板11内に配置され、ビア31と接続されている。接続パッド21の少なくとも一部は、表面11aから露出している。また、接続パッド21は、セラミック基板11の内部に入り込んだ部分に最大幅部(具体的には、柱状部23)を有している。この最大幅部のX方向(面方向)の幅(具体的には、柱状部23の径D2)は、セラミック基板11の表面11aの位置における接続パッド21のX方向(面方向)の幅(具体的には、先細部22の表面21sの径D1)よりも大きくなっている。
(Summary of embodiment)
As described above, the
上記の構成によれば、接続パッド21の最大幅部がセラミック基板11内に埋設された状態となるため、接続パッド21の剥がれを抑制することができる。
According to the above configuration, since the maximum width portion of the
また、本実施形態にかかる配線基板1の製造方法では、上述した露光工程(S31)および現像工程(S32)などを含むフォトリソグラフィによって、接続パッド21用の導電性パターン20を形成する。これにより、表面11aから露出した接続パッド21の端面の円相当径D1を、例えば、30μm以上100μm以下の範囲内とすることができる。
Further, in the method for manufacturing the
以上のように、本実施形態によれば、接続パッド21を小径化し、高精細化された配線基板1を得ることができる。また、本実施形態によれば、接続パッド21を小径化した場合であっても、接続パッド21を上述したような形状とすることで、セラミック基板11から剥がれにくい接続パッド21を形成することができる。
As described above, according to the present embodiment, it is possible to obtain the
なお、本実施形態の製造方法のように、転写工程(S40)を用いて接続パッド21を形成すると、スクリーン印刷法を用いて接続パッドを形成した場合と比較して、接続パッド表面の平坦性を向上させることができる。そのため、本実施形態の製造方法を用いて形成された導電パターンを接続パッド21として利用すると、半導体チップの接続端子との接続信頼性を向上させることができる。したがって、本実施形態にかかる配線基板1は、例えば、半導体チップなどがフリップチップ方式で接続される配線基板に好適に用いられる。
Note that when the
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、本明細書で説明した各実施形態の構成を互いに組み合わせて得られる構成についても、本発明の範疇に含まれる。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the scope of the claims rather than the above description, and is intended to include all modifications within the meaning and range of equivalents of the scope of the claims. In addition, configurations obtained by combining the configurations of the embodiments described in this specification are also included in the scope of the present invention.
1 :配線基板
10 :セラミックシート
10a :セラミックシートに形成される穴
11 :セラミック基板(絶縁基板)
11a :セラミック基板の表面(第1の面)
11b :セラミック基板の裏面(第2の面)
20 :接続パッド用の導電性パターン
21 :接続パッド(接続端子部)
21s :接続パッドの表面
22 :先細部
23 :柱状部(最大幅部)
30 :ビア用の導電性パターン
31 :ビア
51 :レーザ
54 :導電性インク
61 :キャリアフィルム(フィルム)
62 :導電性ペースト
Reference Signs List 1: wiring board 10:
11a: Surface of ceramic substrate (first surface)
11b: back surface of ceramic substrate (second surface)
20: Conductive pattern for connection pad 21: Connection pad (connection terminal portion)
21s: surface of connection pad 22: tapered portion 23: columnar portion (maximum width portion)
30: Conductive pattern for vias 31: Vias 51: Laser 54: Conductive ink 61: Carrier film (film)
62: conductive paste
Claims (6)
前記絶縁基板内に配置されている導電性のビアと、
前記絶縁基板内に配置され、前記ビアと接続されている接続端子部と
を備え、
前記接続端子部の少なくとも一部は、前記第1の面から露出しており、
前記接続端子部のうち前記絶縁基板の内部に入り込んだ部分において、前記接続端子部を前記厚み方向の断面視で見たときに、前記接続端子部のうち前記厚み方向と直交する面方向における幅が最大となる最大幅部は、前記前記絶縁基板の内部に位置し、前記最大幅部の前記面方向の幅は、前記第1の面の位置における前記接続端子部の前記面方向の幅よりも大きくなっており、
前記第1の面から露出した前記接続端子部の端面の円相当径は、30μm以上100μm以下の範囲内となっている、
配線基板。 an insulating substrate having a first surface and a second surface opposite to the first surface in its thickness direction;
a conductive via disposed within the insulating substrate;
A connection terminal portion disposed in the insulating substrate and connected to the via,
At least part of the connection terminal portion is exposed from the first surface,
Width of the connection terminal portion in a plane direction orthogonal to the thickness direction when the connection terminal portion is viewed in a cross section in the thickness direction in a portion of the connection terminal portion that is inserted into the insulating substrate is located inside the insulating substrate, and the width of the maximum width portion in the surface direction is greater than the width of the connection terminal portion in the surface direction at the position of the first surface. is also increasing,
The equivalent circle diameter of the end surface of the connection terminal portion exposed from the first surface is in the range of 30 μm or more and 100 μm or less.
wiring board.
請求項1に記載の配線基板。 The via has a shape that tapers toward the connection terminal,
The wiring board according to claim 1.
前記絶縁基板の前記第1の面へ向かって先細となっている先細部と、
前記絶縁基板の前記面方向に沿った形状が、前記絶縁基板の厚み方向に略一定となっている柱状部と
を有している、請求項1から3の何れか1項に記載の配線基板。 The connection terminal portion is
a taper that tapers toward the first surface of the insulating substrate;
The wiring board according to any one of claims 1 to 3, further comprising a columnar portion whose shape along the plane direction of the insulating substrate is substantially constant in the thickness direction of the insulating substrate. .
前記セラミック基板内に配置されている導電性のビアと、
前記セラミック基板内に配置され、前記ビアと電気的に接続されている接続端子部と
を備えている配線基板の製造方法であって、
焼成前のセラミックシートに対してレーザを照射し、前記ビアが配置される箇所に穴を形成する、穴形成工程と、
前記セラミックシートの前記穴に導電性のインクを充填する、充填工程と、
感光性の導電性ペーストが塗布されたフィルムを露光および現像することによって、前記フィルムとの接触面へ向かって先細となる形状を有する前記接続端子部用の導電性パターンを形成する、パターン形成工程と、
前記充填工程を経た前記セラミックシートに対して、前記パターン形成工程で形成された前記導電性パターンを転写し、前記導電性のインクと前記導電性パターンとを電気的に接続させる、転写工程と、
前記転写工程後の前記セラミックシートを焼成する、焼成工程と
を含む、配線基板の製造方法。 a ceramic substrate;
a conductive via disposed within the ceramic substrate;
A method for manufacturing a wiring board including a connection terminal section disposed in the ceramic substrate and electrically connected to the via,
a hole forming step of irradiating a ceramic sheet before firing with a laser to form a hole where the via is to be arranged;
a filling step of filling the holes of the ceramic sheet with a conductive ink;
A pattern forming step of forming a conductive pattern for the connection terminal portion having a shape tapered toward a contact surface with the film by exposing and developing the film coated with the photosensitive conductive paste. When,
a transfer step of transferring the conductive pattern formed in the pattern forming step to the ceramic sheet that has undergone the filling step, and electrically connecting the conductive ink and the conductive pattern;
and a firing step of firing the ceramic sheet after the transferring step.
請求項5に記載の配線基板の製造方法。
In the hole forming step, the hole is formed by irradiating the laser from the side of the ceramic sheet opposite to the side on which the conductive pattern is transferred.
A method for manufacturing a wiring board according to claim 5 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021019576A JP2022122386A (en) | 2021-02-10 | 2021-02-10 | wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021019576A JP2022122386A (en) | 2021-02-10 | 2021-02-10 | wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022122386A true JP2022122386A (en) | 2022-08-23 |
Family
ID=82939586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021019576A Pending JP2022122386A (en) | 2021-02-10 | 2021-02-10 | wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022122386A (en) |
-
2021
- 2021-02-10 JP JP2021019576A patent/JP2022122386A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3173410B2 (en) | Package substrate and method of manufacturing the same | |
TW557521B (en) | Integrated circuit package and its manufacturing process | |
KR0155877B1 (en) | Multi layer circuit board and manufacturing method of the same | |
JP2008112996A (en) | Method of manufacturing printed-circuit substrate | |
JP2006210524A (en) | Multilayered circuit board and its manufacturing method | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
US20030196833A1 (en) | Multilayer printed circuit board and method of manufacturing multilayer printed circuit board | |
JP2009176791A (en) | Wiring substrate and its manufacturing method | |
KR20120108952A (en) | Method of manufacturing circuit board, and method of manufacturing electronic device | |
JP2004253432A (en) | Method of manufacturing printed wiring board | |
JP2010171275A (en) | Multilayer ceramic board, electronic parts using the same, and manufacturing method of the same | |
JP4939519B2 (en) | Multilayer circuit board manufacturing method | |
JP6809876B2 (en) | Manufacturing method of wiring board, electronic device and wiring board | |
JP2022122386A (en) | wiring board | |
TW200423163A (en) | Manufacturing method of ceramic printed circuit board and manufacturing method of electronic components using the same | |
JPH0653350A (en) | Multilayer circuit board and its manufacturing method, and electronic circuit module and electronic circuit device using the method | |
JP2009283733A (en) | Method of manufacturing ceramic component | |
JP7515418B2 (en) | Wiring board and method for manufacturing the same | |
JP2003264361A (en) | Circuit board manufacturing method | |
JP6420088B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
JP2004031812A (en) | Method of manufacturing wiring board | |
JP2022106325A (en) | Wiring board and method of manufacturing wiring board | |
JP7498680B2 (en) | Wiring Board | |
JP7491829B2 (en) | Wiring Board | |
JP2005217051A (en) | Complex sheet, laminated part, and manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240604 |