JP4535098B2 - Manufacturing method of multilayer ceramic electronic component - Google Patents

Manufacturing method of multilayer ceramic electronic component Download PDF

Info

Publication number
JP4535098B2
JP4535098B2 JP2007213491A JP2007213491A JP4535098B2 JP 4535098 B2 JP4535098 B2 JP 4535098B2 JP 2007213491 A JP2007213491 A JP 2007213491A JP 2007213491 A JP2007213491 A JP 2007213491A JP 4535098 B2 JP4535098 B2 JP 4535098B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
metal foil
conductor wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007213491A
Other languages
Japanese (ja)
Other versions
JP2008034860A (en
Inventor
良二 中村
淳 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007213491A priority Critical patent/JP4535098B2/en
Publication of JP2008034860A publication Critical patent/JP2008034860A/en
Application granted granted Critical
Publication of JP4535098B2 publication Critical patent/JP4535098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Description

この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、積層型セラミック電子部品に備える導体配線層の形成方法に関するものである。   The present invention relates to a method for manufacturing a multilayer ceramic electronic component, and more particularly to a method for forming a conductor wiring layer provided in a multilayer ceramic electronic component.

この発明にとって興味ある積層型セラミック電子部品として、多層セラミック基板がある。近年、高周波化および高密度化が進むICやLSI等の半導体素子を搭載する多層セラミック基板に対して、高速伝播を可能にするため、小型化の要求が高まっている。   As a multilayer ceramic electronic component which is of interest to the present invention, there is a multilayer ceramic substrate. In recent years, there has been an increasing demand for miniaturization in order to enable high-speed propagation of multilayer ceramic substrates on which semiconductor elements such as ICs and LSIs with higher frequency and higher density are mounted.

そのため、多層セラミック基板に備えるセラミック層にあたっては、より低い誘電率を有する材料から構成されることが要求され、他方、多層セラミック基板に備える導体配線層やビアホール導体のような配線導体にあっては、より低い電気抵抗を有する材料から構成されることが要求される。より低い誘電率を与えるセラミック層を構成する材料として、たとえばBaO−Al2 3 −SiO2 系混合セラミック等のたとえば1000℃以下の温度で焼結させることが可能な低温焼結セラミックが注目され、他方、配線導体を構成する材料として、低温焼結セラミックと同時焼成可能であり、かつ電気抵抗の比較的低い金属である、たとえば、銅、銀、金、アルミニウムまたはニッケル等が注目されている。 Therefore, the ceramic layer provided in the multilayer ceramic substrate is required to be composed of a material having a lower dielectric constant. On the other hand, in the case of a wiring conductor such as a conductor wiring layer or a via-hole conductor provided in the multilayer ceramic substrate, It is required to be made of a material having a lower electric resistance. Low-temperature sintered ceramics that can be sintered at a temperature of 1000 ° C. or less, such as BaO—Al 2 O 3 —SiO 2 mixed ceramics, for example, have attracted attention as a material constituting a ceramic layer that gives a lower dielectric constant. On the other hand, as a material constituting the wiring conductor, a metal that can be fired simultaneously with a low-temperature sintered ceramic and has a relatively low electric resistance, for example, copper, silver, gold, aluminum, nickel, or the like, has attracted attention. .

上述のように、低温焼結セラミックをもって構成されたセラミック層を備える多層セラミック基板は、一般に、次のようにして製造されている。   As described above, a multilayer ceramic substrate including a ceramic layer composed of a low-temperature sintered ceramic is generally manufactured as follows.

まず、低温焼結セラミック原料粉末と有機バインダと有機溶剤とを混合して得られたスラリーを、ドクターブレード法等のシート成形法によってシート状に成形し、セラミックグリーンシートを作製する。次に、セラミックグリーンシートに、ビアホール導体のための貫通孔を打ち抜き加工し、この貫通孔に銅メタライズ組成物または銀メタライズ組成物を含む導電性ペーストを充填し、また、セラミックグリーンシート上に、同様の導電性ペーストを用いて導体配線層をスクリーン印刷法等によって形成する。次に、複数のセラミックグリーンシートを積層し、かつ積層方向にプレスして得られた生の積層体に対して、脱バインダのための加熱工程を実施し、次いで、焼成工程を実施する。   First, a slurry obtained by mixing a low-temperature sintered ceramic raw material powder, an organic binder, and an organic solvent is formed into a sheet by a sheet forming method such as a doctor blade method to produce a ceramic green sheet. Next, the ceramic green sheet is punched with a through hole for a via-hole conductor, and the through hole is filled with a conductive paste containing a copper metallized composition or a silver metallized composition, and on the ceramic green sheet, A conductive wiring layer is formed by a screen printing method or the like using the same conductive paste. Next, a heating process for removing the binder is performed on the raw laminate obtained by laminating a plurality of ceramic green sheets and pressing in the laminating direction, and then a firing process.

しかしながら、上述のような多層セラミック基板の製造方法によれば、導体配線層やビアホール導体のような配線導体は、導電性ペーストの焼結体から構成されるので、配線導体の内部には、空隙や粒界が存在することが避けられず、配線導体の低抵抗化には限界があり、さらなる低抵抗化が要求される高周波回路の形成には必ずしも適していない。   However, according to the method for manufacturing a multilayer ceramic substrate as described above, since the wiring conductor such as the conductor wiring layer and the via-hole conductor is composed of a sintered body of a conductive paste, In addition, the presence of grain boundaries is inevitable, and there is a limit to reducing the resistance of the wiring conductor, which is not necessarily suitable for forming a high-frequency circuit that requires further reduction in resistance.

また、導体配線層の形成のための導電性ペーストの印刷精度を高めるには限界があり、したがって、たとえば、配線幅100μmより狭い微細な配線を良好な歩留まりをもって形成することは困難である。そのため、多層セラミック基板のさらなる小型化および配線のさらなる高密度化に対する要求を満たすには限界がある。   In addition, there is a limit to increasing the printing accuracy of the conductive paste for forming the conductor wiring layer. Therefore, for example, it is difficult to form fine wiring narrower than a wiring width of 100 μm with a good yield. Therefore, there is a limit to satisfy the demand for further downsizing of the multilayer ceramic substrate and higher density of wiring.

そこで、銅等からなる金属箔を、導体配線層として用いた多層セラミック基板が提案されている。導体配線層を金属箔から構成することにより、金属箔は緻密であるので導体配線層の低抵抗化が可能であり、また、フォトリソグラフィ技術を用いることによって微細なパターニングが可能である、という利点を期待することができる。   Therefore, a multilayer ceramic substrate using a metal foil made of copper or the like as a conductor wiring layer has been proposed. By configuring the conductor wiring layer from a metal foil, the metal foil is dense, so the resistance of the conductor wiring layer can be reduced, and fine patterning is possible by using a photolithography technique. Can be expected.

しかしながら、導体配線層の形成に金属箔を用いると、導電性ペーストを用いた場合には遭遇しにくかった、次のような問題を招く。   However, when a metal foil is used for forming the conductor wiring layer, the following problems that are difficult to encounter when using a conductive paste are caused.

すなわち、金属箔は、一般的に、セラミック層との反応性が乏しいため、セラミック層に対する接着強度が低い。特に、金属箔によって与えられる導体配線層が微細になるほど、接着強度の低いことがより影響し、金属箔からなる導体配線層がセラミック層から容易に剥がれてしまうという問題に遭遇する。   That is, since the metal foil generally has poor reactivity with the ceramic layer, the adhesive strength to the ceramic layer is low. In particular, the finer the conductor wiring layer provided by the metal foil, the lower the adhesive strength, and the more the conductor wiring layer made of the metal foil is easily peeled off from the ceramic layer.

また、金属箔は、焼成工程において熱収縮がほとんど生じない。そのため、焼成工程におけるセラミック層側の収縮挙動と金属箔の収縮挙動とを一致させることが困難であり、そのため、複数のセラミック層をもって構成される積層体において、デラミネーションあるいはクラックといった問題を招くことがある。   Further, the metal foil hardly undergoes thermal shrinkage in the firing process. Therefore, it is difficult to match the shrinkage behavior on the ceramic layer side and the shrinkage behavior of the metal foil in the firing process, which causes problems such as delamination or cracks in a laminate composed of multiple ceramic layers. There is.

また、焼成工程におけるセラミック層の主面方向での収縮を抑制するため、いわゆる無収縮プロセスを適用した場合においても、脱バインダ工程を実施した際、酸化性雰囲気中での加熱によって、金属箔において、酸化による体積膨張が生じたり、焼成工程の後の冷却過程において、セラミック層と金属箔との間の熱膨張率の差による応力が発生したりすることから、積層体において、デラミネーションやクラックが生じやすいという問題を完全に解決することはできない。   Moreover, in order to suppress the shrinkage in the main surface direction of the ceramic layer in the firing process, even when a so-called no-shrink process is applied, when the binder removal process is performed, the metal foil is heated in an oxidizing atmosphere. In the laminate, delamination and cracks occur due to volume expansion due to oxidation and stress due to the difference in thermal expansion coefficient between the ceramic layer and the metal foil in the cooling process after the firing process. It is not possible to completely solve the problem that is likely to occur.

なお、導電配線層の形成に導電性ペーストを用いた場合には、導体配線層は金属粒子の焼結構造を有しているため、そこには多くの空隙が存在し、金属粒子間の接触状態を変化させることが可能であるとともに、導電性ペースト中にはセラミックやガラス等のフィラー成分を添加することができるため、焼成工程の後の冷却過程における収縮挙動を、導体配線層とセラミック層との間で合わせることが比較的容易である。   When a conductive paste is used to form the conductive wiring layer, the conductive wiring layer has a sintered structure of metal particles, so there are many voids in the conductive wiring layer, and contact between the metal particles. In addition to being able to change the state, filler components such as ceramic and glass can be added to the conductive paste. It is relatively easy to adjust between.

前述した金属箔を用いた場合に遭遇する課題に関連して、たとえば、特開平7−86743号公報(特許文献1)には、多層セラミック基板に備える導体配線層の形成に用いるCu箔を、高分子フィルム上に貼り付けた状態で酸化処理してCuO箔とし、このCuO箔を用いて生の積層体を作製することが記載されている。この方法によれば、空気雰囲気中での脱バインダ工程において、Cu箔の酸化による体積膨張を抑制することができ、その後の還元性雰囲気中での焼成工程において、CuOをCuに還元して、これを導体とすることができる。   In relation to the problems encountered when using the metal foil described above, for example, in JP-A-7-86743 (Patent Document 1), Cu foil used for forming a conductor wiring layer provided in a multilayer ceramic substrate is used. It is described that a CuO foil is formed by oxidation treatment in a state of being stuck on a polymer film, and a raw laminate is produced using this CuO foil. According to this method, volume expansion due to oxidation of the Cu foil can be suppressed in the binder removal step in the air atmosphere, and CuO is reduced to Cu in the subsequent firing step in the reducing atmosphere, This can be a conductor.

しかしながら、上述の特許文献1に記載された方法では、Cu箔の酸化処理は、高分子フィルム上にCu箔を貼り付けた状態で実施されるため、CuがCuOに酸化されるとき、約77%の体積膨張が生じることから、高分子フィルム上のCuO箔は大きく変形し、高分子フィルムから剥がれてしまうことがある。また、脱バインダ工程でのCuO箔のセラミック層からの剥がれは抑制できるものの、還元性雰囲気中でCuOをCuに還元するとき、約44%の体積減少が生じるため、導体配線層における断線や積層体におけるデラミネーションが多発するという問題に遭遇することがある。   However, in the method described in Patent Document 1 described above, the oxidation treatment of the Cu foil is performed in a state where the Cu foil is pasted on the polymer film. Therefore, when Cu is oxidized to CuO, about 77 % Volume expansion occurs, the CuO foil on the polymer film may be greatly deformed and peeled off from the polymer film. Although the peeling of the CuO foil from the ceramic layer during the binder removal process can be suppressed, when CuO is reduced to Cu in a reducing atmosphere, a volume reduction of about 44% occurs. You may encounter the problem of frequent delamination in the body.

また、特開2001−15930号公報(特許文献2)には、金属箔からなる高純度金属導体をガラスセラミック基板の配線回路層に用いながら、焼成後における基板と配線回路層との熱膨張係数の差が、25〜800℃の間で14ppm/℃以下になるようにして、焼成後の冷却過程における配線回路層の剥がれを抑制しようとすることが記載されている。   Japanese Patent Laid-Open No. 2001-15930 (Patent Document 2) discloses a thermal expansion coefficient between a substrate and a wiring circuit layer after firing while using a high-purity metal conductor made of a metal foil for the wiring circuit layer of a glass ceramic substrate. It is described that an attempt is made to suppress peeling of the wiring circuit layer in the cooling process after firing so that the difference between the two is 25 ppm to 800 ° C. or less.

しかしながら、上述の特許文献2に記載されている技術は、焼成後の配線回路層の剥がれを抑制するためのものであって、焼成中、特にセラミックの焼結時における配線回路層の剥がれを抑制しようとするものではない。したがって、セラミックの焼結時において、金属箔とセラミックとの反応性が乏しく、互いの間の接着性を確保できないため、ガラスセラミック基板の組成によっては、焼成中に金属箔からなる配線回路層がガラスセラミック基板から剥がれてしまうという問題に遭遇することがある。   However, the technique described in Patent Document 2 described above is for suppressing the peeling of the wiring circuit layer after firing, and suppresses the peeling of the wiring circuit layer during firing, particularly during ceramic sintering. Not trying. Therefore, when the ceramic is sintered, the reactivity between the metal foil and the ceramic is poor, and the adhesion between each other cannot be ensured. Therefore, depending on the composition of the glass ceramic substrate, the wiring circuit layer made of the metal foil may be formed during firing. The problem of peeling off from the glass ceramic substrate may be encountered.

以上のような問題は、多層セラミック基板に限らず、積層された複数のセラミック層をもって構成される積層体と、セラミック層上に形成される金属箔からなる導体配線層とを備える、積層型セラミック電子部品であれば、どのような積層型セラミック電子部品についても当てはまることである。   The problems as described above are not limited to a multilayer ceramic substrate, but include a multilayer ceramic body including a multilayer body including a plurality of laminated ceramic layers, and a conductor wiring layer made of a metal foil formed on the ceramic layer. As long as it is an electronic component, it can be applied to any multilayer ceramic electronic component.

また、上述の導体配線層を構成する金属箔が、金属線によって置き換えられた場合にも、同様の問題に遭遇する。
特開平7−86743号公報 特開2001−15930号公報
The same problem is encountered when the metal foil constituting the above-described conductor wiring layer is replaced with a metal wire.
JP 7-86743 A JP 2001-15930 A

そこで、この発明の目的は、上述のような問題を解決し得る、積層型セラミック電子部品の製造方法を提供しようとすることである。   Therefore, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component that can solve the above-described problems.

この発明は、積層された複数のセラミック層をもって構成される積層体と、セラミック層上に形成される導体配線層とを備え、セラミック層は、焼成時にガラスが生成される低温焼結セラミック材料を含み、積層体は、積層された複数のセラミック層間の特定の界面に沿って位置しかつセラミック層に含まれる低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料粉末を含む層間拘束層をさらに備える、積層型セラミック電子部品を製造する方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。 The present invention includes a laminate composed of a plurality of laminated ceramic layers, and a conductor wiring layer formed on the ceramic layer. The ceramic layer is made of a low-temperature sintered ceramic material in which glass is produced during firing. The laminate includes an inorganic material powder for shrinkage suppression that is positioned along a specific interface between the laminated ceramic layers and that does not sinter at the sintering temperature of the low-temperature sintered ceramic material contained in the ceramic layer. The present invention is directed to a method of manufacturing a multilayer ceramic electronic component that further includes a constraining layer, and is characterized by having the following configuration in order to solve the technical problem described above.

すなわち、この発明に係る積層型セラミック電子部品の製造方法では、上記導体配線層となる、Cuを含む金属箔または金属線を用意する工程と、上記金属箔または金属線の表面の少なくとも片面を、Cu2 Oによって覆う工程と、導体配線層を、セラミック層となるべきセラミックグリーンシートによって保持させる工程と、導体配線層を保持した複数のセラミックグリーンシートを積層する工程と、積層された複数のセラミックグリーンシートをもって構成される生の積層体を焼成する工程とが実施されるとともに、上記導体配線層を、上記セラミック層となるべきセラミックグリーンシートによって保持させる工程では、特定のセラミックグリーンシート上に前述の層間拘束層を形成する工程と、Cu 2 Oによって覆われた上記片面が層間拘束層に接するように、層間拘束層を形成したセラミックグリーンシートによって導体配線層を保持させる工程とが実施され、また、上記導体配線層を保持した複数のセラミックグリーンシートを積層する工程では、層間拘束層が複数のセラミックグリーンシート間の界面に沿って位置されるように、複数のセラミックグリーンシートを積層する工程が実施されることを特徴としている。 That is, in the method for manufacturing a multilayer ceramic electronic component according to the present invention, the step of preparing a metal foil or metal wire containing Cu, which becomes the conductor wiring layer, and at least one surface of the surface of the metal foil or metal wire, A step of covering with Cu 2 O, a step of holding the conductor wiring layer with a ceramic green sheet to be a ceramic layer, a step of stacking a plurality of ceramic green sheets holding the conductor wiring layer, and a plurality of stacked ceramics Rutotomoni the step of firing the laminate of the raw formed with a green sheet is performed, the conductor wiring layer, the step of holding the ceramic green sheets to serve as the ceramic layer, the foregoing on a specific ceramic green sheets forming an interlayer constraining layer, the above one side covered by Cu 2 O A step of holding the conductor wiring layer by the ceramic green sheet formed with the interlayer constraining layer so as to be in contact with the interlayer constraining layer, and a step of laminating the plurality of ceramic green sheets holding the conductor wiring layer, The step of laminating a plurality of ceramic green sheets is performed such that the interlayer constraining layer is positioned along the interface between the plurality of ceramic green sheets .

この発明において、上記金属箔または金属線をCu2 Oによって覆う工程は、金属箔または金属線の表面の少なくとも一部を酸化性雰囲気中で熱処理する工程を含むことが好ましい。 In the present invention, it is preferable that the step of covering the metal foil or metal wire with Cu 2 O includes a step of heat-treating at least a part of the surface of the metal foil or metal wire in an oxidizing atmosphere.

以上のように、この発明によれば、金属箔または金属線から構成される導体配線層がCu2 Oで覆われるため、焼成工程において、これら表面被覆がセラミックグリーンシートに対してアンカー構造を形成し、それによって、導体配線層とセラミックグリーンシートとの接着力が向上するので、焼結後の積層体において、導体配線層がセラミック層から剥がれやすいという問題を回避することができる。 As described above, according to the present invention, since the conductor wiring layer composed of the metal foil or the metal wire is covered with Cu 2 O, these surface coatings form an anchor structure with respect to the ceramic green sheet in the firing step. As a result, the adhesive force between the conductor wiring layer and the ceramic green sheet is improved, so that the problem that the conductor wiring layer easily peels off from the ceramic layer in the laminated body after sintering can be avoided.

また、この発明によれば、層間拘束層が形成され、この層間拘束層によってセラミックの焼結に伴う体積収縮を抑制することができるので、導体配線層とセラミック層との界面において収縮挙動の差から生じる応力が抑制されるため、上述の効果がより完璧化されることができる。 In addition, according to the present invention, an interlayer constrained layer is formed , and the volume constriction associated with the sintering of the ceramic can be suppressed by the interlayer constrained layer, so that the contraction behavior of the interface between the conductor wiring layer and the ceramic layer is reduced. Since the stress resulting from the difference is suppressed, the above-described effect can be made more perfect.

以下には、この発明の実施の形態を説明するにあたり、積層型セラミック電子部品の一例としての多層セラミック基板について説明する。   In the following, in describing embodiments of the present invention, a multilayer ceramic substrate as an example of a multilayer ceramic electronic component will be described.

図1は、この発明の一実施形態を適用して得られた多層セラミック基板1を図解的に示す断面図である。   FIG. 1 is a cross-sectional view schematically showing a multilayer ceramic substrate 1 obtained by applying one embodiment of the present invention.

多層セラミック基板1は、積層された複数のセラミック層2をもって構成される積層体3と、セラミック層2上に形成されるいくつかの導体配線層4とを備えている。この実施形態では、導体配線層4の特定のものに接続されながら特定のセラミック層2を厚み方向に貫通するように、いくつかのビアホール導体5がさらに設けられている。   The multilayer ceramic substrate 1 includes a laminated body 3 including a plurality of laminated ceramic layers 2 and several conductor wiring layers 4 formed on the ceramic layer 2. In this embodiment, several via-hole conductors 5 are further provided so as to penetrate a specific ceramic layer 2 in the thickness direction while being connected to a specific one of the conductor wiring layers 4.

また、この実施形態では、セラミック層2を構成するセラミックを得るためのセラミック材料粉末の焼結温度では焼結しない収縮抑制用無機材料粉末を含む層間拘束層6が、セラミック層2間の界面に沿って位置されている。図1では、層間拘束層6は、セラミック層2間の界面のすべてに沿って位置されているが、特定の界面にのみ沿って位置されてもよい。   Moreover, in this embodiment, the interlayer constrained layer 6 including the inorganic material powder for shrinkage suppression that does not sinter at the sintering temperature of the ceramic material powder for obtaining the ceramic constituting the ceramic layer 2 is provided at the interface between the ceramic layers 2. Is located along. In FIG. 1, the interlayer constraining layer 6 is located along all of the interfaces between the ceramic layers 2, but may be located only along specific interfaces.

また、多層セラミック基板1に備える積層体3上には、たとえば半導体ICチップのようなチップ状電子部品7が搭載されている。チップ状電子部品7は、積層体3の外表面上であって、上面側に形成された導体配線層4に対して、たとえば半田バンプ8を介して電気的に接続されかつ機械的に固定される。積層体3の下面側に形成された導体配線層4は、この多層セラミック基板1を、図示しないマザーボード上に実装するときに用いられる。   A chip-shaped electronic component 7 such as a semiconductor IC chip is mounted on the multilayer body 3 provided in the multilayer ceramic substrate 1. The chip-shaped electronic component 7 is electrically connected and mechanically fixed to the conductor wiring layer 4 formed on the outer surface of the multilayer body 3 on the upper surface side through, for example, solder bumps 8. The The conductor wiring layer 4 formed on the lower surface side of the multilayer body 3 is used when the multilayer ceramic substrate 1 is mounted on a mother board (not shown).

このような多層セラミック基板1において、導体配線層4は、Cuを含む金属箔から構成され、その表面の少なくとも一部が、Cu2 Oによって覆われていることを特徴としている。 In such a multilayer ceramic substrate 1, the conductor wiring layer 4 is made of a metal foil containing Cu, and at least a part of the surface thereof is covered with Cu 2 O.

上述の多層セラミック基板1を製造するため、図2ないし図4を参照して説明するような各工程が実施される。   In order to manufacture the multilayer ceramic substrate 1 described above, each process as described with reference to FIGS. 2 to 4 is performed.

まず、図2(1)に示すように、導体配線層4となる、Cuを含む金属箔11が用意される。このCuからなる金属箔11としては、導電率が1.0×105 Ω-1・cm-1以上のものを用いることが好ましい。 First, as shown in FIG. 2A, a metal foil 11 containing Cu, which will be the conductor wiring layer 4, is prepared. As the metal foil 11 made of Cu, it is preferable to use one having an electric conductivity of 1.0 × 10 5 Ω −1 · cm −1 or more.

次に、Cuを含む金属箔11の片面または両面を、Cu2 Oで覆うようにされる。Cuを含む金属箔11の表面がCu2 Oで覆われた状態とするため、たとえば、Cuを含む金属箔11が酸化性雰囲気中において500℃以下の温度で熱処理される。一例として、金属箔11が18μmの厚みを有しかつCuから構成される場合、この金属箔11を、空気雰囲気中において、400℃の温度に設定されたオーブンを用いて、約15〜60分間熱処理することによって、金属箔11を、内部がCuからなりかつ表面がCu2 Oで覆われた状態とすることができる。 Next, one side or both sides of the metal foil 11 containing Cu are covered with Cu 2 O. In order to make the surface of the metal foil 11 containing Cu covered with Cu 2 O, for example, the metal foil 11 containing Cu is heat-treated at a temperature of 500 ° C. or less in an oxidizing atmosphere. As an example, when the metal foil 11 has a thickness of 18 μm and is made of Cu, the metal foil 11 is about 15 to 60 minutes using an oven set at a temperature of 400 ° C. in an air atmosphere. by heat treatment, the metal foil 11 can be internal to the state is and the surface of Cu covered with Cu 2 O.

なお、Cuからなる金属箔11を熱処理するにあたって、500℃より高い熱処理温度を適用したり、60分間を超える熱処理時間を適用したりすると、金属箔11の内部がCuでありながら、表面にCuOが形成されるため、金属箔11の内部と表面との間での体積膨張差が大きくなり過ぎ、金属箔11にクラックが発生し、後の工程において、精細なエッチングを施すことが不可能となることがある。このことから、Cuを含む金属箔11の場合、その表面には、体積膨張のより小さいCu2 Oを形成する必要がある。 In addition, when heat-treating the metal foil 11 made of Cu, if a heat treatment temperature higher than 500 ° C. or a heat treatment time exceeding 60 minutes is applied, the surface of the metal foil 11 is CuO while Cu is inside. Therefore, the difference in volume expansion between the inside and the surface of the metal foil 11 becomes too large, cracks occur in the metal foil 11, and it is impossible to perform fine etching in a later process. May be. Therefore, in the case of the metal foil 11 containing Cu, it is necessary to form Cu 2 O having a smaller volume expansion on the surface.

Cuを含む金属箔11の表面がCu2 Oで覆われた状態を得るため、上述した方法に代えて、たとえば、6N以下の塩酸等で金属箔11の表面を処理し、次いで、25℃程度の温度の空気中に放置するようにしてもよい。 In order to obtain a state in which the surface of the metal foil 11 containing Cu is covered with Cu 2 O, the surface of the metal foil 11 is treated with, for example, hydrochloric acid of 6N or less instead of the above-described method, and then about 25 ° C. You may make it leave in the air of the temperature of.

後述するセラミックグリーンシートに対する金属箔11の転移性ないしは密着性をより向上させるため、金属箔11の片面または両面を、高周波特性が問題とならない程度に荒らしておいてもよい。この表面を荒らすための工程は、上述したような金属箔11の表面をCu2 Oによって覆う工程の前に実施されることが好ましい。また、金属箔11の表面を荒らす工程は、たとえば、周知のめっき法を用いて、金属箔11の表面にCu等の特定の金属を薄く析出させるように実施される。 In order to further improve the transferability or adhesion of the metal foil 11 to a ceramic green sheet to be described later, one or both surfaces of the metal foil 11 may be roughened to such an extent that high frequency characteristics do not become a problem. The step for roughening the surface is preferably performed before the step of covering the surface of the metal foil 11 with Cu 2 O as described above. Moreover, the process of roughening the surface of the metal foil 11 is performed, for example, using a known plating method so that a specific metal such as Cu is thinly deposited on the surface of the metal foil 11.

次に、図2(2)に示すように、金属箔11が支持体12上に貼り付けられる。支持体12としては、たとえば、有機フィルム、ガラス板またはアルミナ板等が用いられる。また、金属箔11を支持体12上に貼り付けるため、接着剤等が適用される。   Next, as shown in FIG. 2 (2), the metal foil 11 is stuck on the support 12. As the support 12, for example, an organic film, a glass plate, an alumina plate, or the like is used. In addition, an adhesive or the like is applied to attach the metal foil 11 on the support 12.

次に、フォトリソグラフィ技術を用いながら金属箔11をエッチングすることによって、図2(3)に示すように、金属箔11がパターニングされ、金属箔11に対して、図1に示した導体配線層4のための形状が与えられる。   Next, by etching the metal foil 11 using a photolithography technique, the metal foil 11 is patterned as shown in FIG. 2 (3), and the conductor wiring layer shown in FIG. A shape for 4 is given.

より具体的には、図2(2)に示した金属箔11の表面に感光性フィルムを貼り付け、これを、所望の露光パターンが形成されたガラス原版によってマスクし、露光処理を行なった後、感光性フィルムに所望のパターンを与えるように現像処理する。次に、上述のようにパターニングされた感光性フィルムをレジストとして、金属箔11をエッチングすることによって、金属箔11に導体配線層4のための形状を与える。この金属箔11のエッチングに際して、たとえば、ペルオキソ2硫酸アンモニウムまたは塩化第2鉄等の溶液がエッチャントとして用いられる。   More specifically, after a photosensitive film is attached to the surface of the metal foil 11 shown in FIG. 2 (2), this is masked with a glass original plate on which a desired exposure pattern is formed, and an exposure process is performed. Development processing is performed so as to give a desired pattern to the photosensitive film. Next, using the photosensitive film patterned as described above as a resist, the metal foil 11 is etched to give the metal foil 11 a shape for the conductor wiring layer 4. In etching the metal foil 11, for example, a solution of ammonium peroxodisulfate or ferric chloride is used as an etchant.

金属箔11に対して、導体配線層4のための形状を与えるため、上述したフォトリソグラフィ技術のほか、たとえば、マスクを用いためっき法や、レーザ加工法やパンチ等による打ち抜き法を適用することもできる。   In order to give the metal foil 11 a shape for the conductor wiring layer 4, in addition to the photolithography technique described above, for example, a plating method using a mask, a laser processing method, a punching method using a punch or the like is applied. You can also.

なお、金属箔11の片面に対してのみ、これを、Cu2 Oによって覆えばよい場合、あるいは、表面を荒らせばよい場合には、図2(2)に示した段階あるいは図2(3)に示した段階において、これら覆う工程および荒らす工程を実施してもよい。たとえば、図2(3)に示した段階で、Cuからなる金属箔11を、支持体12とともに、塩酸中に浸漬した後、100℃以下の温度に設定されたオーブンに30分間入れることにより、金属箔11の表面にCu2 Oを形成することができる。 If only one side of the metal foil 11 should be covered with Cu 2 O or if the surface should be roughened, the stage shown in FIG. 2 (2) or FIG. 2 (3) In the stage shown in (1), these covering step and roughening step may be performed. For example, in the stage shown in FIG. 2 (3), the metal foil 11 made of Cu is immersed in hydrochloric acid together with the support 12 and then placed in an oven set at a temperature of 100 ° C. or lower for 30 minutes. Cu 2 O can be formed on the surface of the metal foil 11.

他方、図3(1)に示すように、セラミック層2となるべきセラミックグリーンシート21が用意される。セラミックグリーンシート21は、後述する焼成工程において、Cuを含む金属箔11から構成される導体配線層4との同時焼成を可能とするため、たとえば1000℃以下の温度で焼結させることが可能な低温焼結セラミック材料を含むものであることが好ましい。   On the other hand, as shown in FIG. 3A, a ceramic green sheet 21 to be the ceramic layer 2 is prepared. The ceramic green sheet 21 can be sintered at a temperature of 1000 ° C. or less, for example, in order to enable simultaneous firing with the conductor wiring layer 4 composed of the metal foil 11 containing Cu in a firing step described later. It is preferable that it contains a low-temperature sintered ceramic material.

セラミックグリーンシート21は、たとえば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合したものに、ポリビニルブチラールからなるバインダとジ−n−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、ドクターブレード法等により、有機フィルム上でシート状に成形し、これを乾燥させることによって得ることができる。   The ceramic green sheet 21 is, for example, a mixture of barium oxide, silicon oxide, alumina, calcium oxide and boron oxide powder, a binder made of polyvinyl butyral, a plasticizer made of di-n-butyl phthalate, toluene and A slurry obtained by mixing a solvent composed of propylene alcohol can be obtained by forming a slurry on an organic film by a doctor blade method or the like and drying it.

セラミックグリーンシート21に含まれる低温焼結セラミック材料としては、上記の例のように、焼成時にガラスが生成されるもののほか、予め、ガラスや酸化銅や酸化マグネシウム等の焼結助剤を含有させておくことによって、より低温で焼結し得る組成としたものであってもよい。また、セラミックグリーンシート21に含まれるバインダ、可塑剤および溶剤についても、上記の例以外のものを用いてもよい。   As the low-temperature sintered ceramic material contained in the ceramic green sheet 21, in addition to those in which glass is generated during firing as in the above example, a sintering aid such as glass, copper oxide, or magnesium oxide is previously contained. It is possible to use a composition that can be sintered at a lower temperature. Moreover, you may use things other than said example also about the binder, the plasticizer, and solvent which are contained in the ceramic green sheet 21. FIG.

次に、図3(2)に示すように、セラミックグリーンシート21上に、セラミックグリーンシート21に含まれるセラミック材料粉末の焼結温度では焼結しない収縮抑制用無機材料粉末を含む層間拘束層6が形成される。この層間拘束層6は、図1にも示されている。   Next, as shown in FIG. 3 (2), the interlayer constrained layer 6 includes an inorganic material powder for shrinkage suppression not sintered at the sintering temperature of the ceramic material powder contained in the ceramic green sheet 21 on the ceramic green sheet 21. Is formed. This interlayer constrained layer 6 is also shown in FIG.

前述したように、セラミックグリーンシート21に含まれるセラミック材料粉末が1000℃以下の温度で焼結可能である場合、層間拘束層6は、たとえば、アルミナ、ムライト、窒化アルミニウム、ガラスセラミック、ジルコニア、アノーサイト、フォルステライトおよびコージライトの各粉末の少なくとも1種を主成分とし、軟化点780℃で粒径1.5μmのホウケイ酸ガラス粉末を15〜60体積%含み、さらに、ポリビニルブチラールからなるバインダとジ−n−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたスラリーを、セラミックグリーンシート21上に塗布し、乾燥させることによって形成される。   As described above, when the ceramic material powder contained in the ceramic green sheet 21 can be sintered at a temperature of 1000 ° C. or lower, the interlayer constrained layer 6 is made of, for example, alumina, mullite, aluminum nitride, glass ceramic, zirconia, anodic A binder comprising 15 to 60% by volume of a borosilicate glass powder having a softening point of 780 ° C. and a particle size of 1.5 μm, and comprising polyvinyl butyral, the main component being at least one of each of site, forsterite and cordierite powders; A slurry obtained by mixing a plasticizer composed of di-n-butyl phthalate and a solvent composed of toluene and isopropylene alcohol is applied onto the ceramic green sheet 21 and dried.

上述のように、層間拘束層6に含まれるガラス粉末の含有量が15体積%未満の場合には、後述する焼成工程において、このガラス粉末によって与えられるガラスが、アルミナ等の収縮抑制用無機材料粉末の隙間に十分浸透しないため、接着層として十分に働かないばかりでなく、収縮抑制用無機材料粉末を十分に固化させることができないため、空隙が生じ、導体配線層4と層間拘束層6との界面における接着面積が減少し、そのため、接着力が極端に弱くなり、図1に示した積層体3を実用に供することが不可能になる。   As described above, when the content of the glass powder contained in the interlayer constrained layer 6 is less than 15% by volume, the glass provided by the glass powder is an inorganic material for suppressing shrinkage such as alumina in the firing step described later. Since it does not sufficiently penetrate into the gaps between the powders, not only does it not sufficiently work as an adhesive layer, but also the shrinkage-inhibiting inorganic material powder cannot be sufficiently solidified, resulting in voids, and the conductive wiring layer 4 and the interlayer constraining layer 6 The adhesion area at the interface decreases, and therefore the adhesion force becomes extremely weak, making it impossible to put the laminate 3 shown in FIG. 1 into practical use.

他方、ガラス粉末の含有量が60体積%より多くなると、後述する焼成工程において、液相化したガラスが、アルミナ等の収縮抑制用無機材料粉末の間に多量に介在することになり、層間拘束層6によるセラミックグリーンシート21の収縮抑制作用が十分に働かず、導体配線層4とセラミックグリーンシート21との熱応力の差によって、得られた積層体3に変形や割れが生じ、積層体3を実用に供することが不可能になる。   On the other hand, when the content of the glass powder is more than 60% by volume, the liquid phase glass is interposed between the inorganic material powder for shrinkage suppression such as alumina in the baking process described later, and the interlayer constraint The effect of suppressing the shrinkage of the ceramic green sheet 21 by the layer 6 does not work sufficiently, and the resulting laminate 3 is deformed or cracked due to the difference in thermal stress between the conductor wiring layer 4 and the ceramic green sheet 21, and the laminate 3 Cannot be put to practical use.

これらのことから、ガラス粉末による良好な接着力を確保しながら、得られた積層体3の変形や割れ等を生じないようにするため、ガラス粉末の添加量は、15〜60体積%であることが好ましく、より好ましくは、25〜45体積%である。   From these things, in order not to produce a deformation | transformation, a crack, etc. of the obtained laminated body 3, ensuring the favorable adhesive force by glass powder, the addition amount of glass powder is 15-60 volume%. It is preferably 25 to 45% by volume.

また、層間拘束層6に添加されるガラスは、焼成温度以下において、その粘度が106.7 Pa・s-1以下に低下し、アルミナ等の収縮抑制用無機材料粉末の隙間を埋め、これを緻密化するものであればよく、このようなガラスとして、たとえば、高軟化点の非晶質ガラスや、緻密化した後、粘度上昇する結晶化ガラスや、焼成終了間際に液相が生成する酸化物混合物などを用いることができる。さらに、このガラスは、焼成工程において、セラミックグリーンシート21が収縮している、たとえば850〜950℃の温度域において、層間拘束層6に含まれる収縮抑制用無機材料粉末の固化助剤として働くものであることが好ましく、また、層間拘束層6から流れ出したりするほど粘度が低下し過ぎないものであることが好ましい。ただし、焼成工程において、液相が生じないガラスまたは酸化物を添加した場合には、層間拘束層6に含まれる収縮抑制用無機材料粉末の隙間を埋めることなく、これを緻密化できないため、層間拘束層6を固化することができない。 In addition, the glass added to the interlayer constrained layer 6 has a viscosity of 10 6.7 Pa · s −1 or less below the firing temperature, filling gaps in the inorganic material powder for shrinkage suppression such as alumina, and the like. As such glass, for example, amorphous glass having a high softening point, crystallized glass whose viscosity increases after being densified, and oxide in which a liquid phase is generated at the end of firing A mixture or the like can be used. Further, this glass serves as a solidification aid for the inorganic material powder for suppressing shrinkage contained in the interlayer constrained layer 6 in the temperature range of 850 to 950 ° C. in which the ceramic green sheet 21 is shrunk in the firing step. In addition, it is preferable that the viscosity does not decrease so much that it flows out of the interlayer constrained layer 6. However, when glass or an oxide that does not generate a liquid phase is added in the firing step, it cannot be densified without filling the gaps in the inorganic material powder for shrinkage suppression contained in the interlayer constrained layer 6, The constraining layer 6 cannot be solidified.

図3(2)に示すように、セラミックグリーンシート21上に層間拘束層6を形成するためのスラリーの塗布方法としては、周知の印刷法またはドクターブレード法等を適用することができる。この場合、導体配線層4が形成される領域に対応する領域にのみ、スラリーを塗布してもよく、あるいは、位置合わせ精度を考慮しなくてもよいようにするため、セラミックグリーンシート21上の全面にわたって塗布するようにしてもよい。   As shown in FIG. 3B, a known printing method or doctor blade method can be applied as a slurry coating method for forming the interlayer constrained layer 6 on the ceramic green sheet 21. In this case, the slurry may be applied only to the region corresponding to the region where the conductor wiring layer 4 is formed, or in order not to consider the alignment accuracy, You may make it apply | coat over the whole surface.

層間拘束層6は、図1に示した積層体3に備える複数のセラミック層2の各々を与えるセラミックグリーンシート21のすべてに形成する必要はない。たとえば、図1に示した複数のセラミック層2のうち、最も上のセラミック層2上には層間拘束層6が形成されていないため、このセラミック層2を与えるセラミックグリーンシート21には層間拘束層6が形成されない。また、図示しないが、中間に位置するセラミックグリーンシート21においても、層間拘束層6が形成されないものがあってもよい。   The interlayer constraining layer 6 need not be formed on all of the ceramic green sheets 21 that provide each of the plurality of ceramic layers 2 provided in the laminate 3 shown in FIG. For example, the interlayer constraining layer 6 is not formed on the uppermost ceramic layer 2 among the plurality of ceramic layers 2 shown in FIG. 6 is not formed. Although not shown, there may be a ceramic green sheet 21 positioned in the middle where the interlayer constraining layer 6 is not formed.

また、上述した説明では、セラミックグリーンシート21が用意された後に、このセラミックグリーンシート21上に層間拘束層6が形成されるとしたが、先に、層間拘束層6を用意し、その上にセラミックグリーンシート21を形成するようにしてもよい。   In the above description, the interlayer constraining layer 6 is formed on the ceramic green sheet 21 after the ceramic green sheet 21 is prepared. First, the interlayer constraining layer 6 is prepared and formed thereon. The ceramic green sheet 21 may be formed.

次に、図3(3)に示すように、セラミックグリーンシート21および層間拘束層6を貫通するように、たとえば穿孔機またはレーザ等を用いて、貫通孔22が形成される。貫通孔22は、図1に示したビアホール導体5を設けるためのものである。   Next, as shown in FIG. 3 (3), a through hole 22 is formed using, for example, a drilling machine or a laser so as to penetrate the ceramic green sheet 21 and the interlayer constraining layer 6. The through hole 22 is for providing the via hole conductor 5 shown in FIG.

次に、図3(4)に示すように、貫通孔22に、導電性ペーストが充填され、それによってビアホール導体5が形成される。貫通孔22内へ導電性ペーストを付与するため、たとえばスクリーン印刷法が適用される。   Next, as shown in FIG. 3 (4), the through-hole 22 is filled with a conductive paste, thereby forming the via-hole conductor 5. In order to apply the conductive paste into the through hole 22, for example, a screen printing method is applied.

上述の導電性ペーストとしては、たとえば、Ag、Au、Cu、Ni、Ag−PdおよびAg−Ptから選ばれた少なくとも1種の金属を主成分とする導電性粉末に対して、バインダと溶剤とを混合した有機ビヒクルを所定量加え、攪拌擂潰機および3本ロールミルによって攪拌かつ混練して得られたものを用いることができる。   As the above-mentioned conductive paste, for example, a binder, a solvent, and a conductive powder containing at least one metal selected from Ag, Au, Cu, Ni, Ag—Pd, and Ag—Pt as main components. A mixture obtained by adding a predetermined amount of an organic vehicle and stirring and kneading with a stirring crusher and a three-roll mill can be used.

導電性粉末の中心粒径および粒子形状は、特に限定されないが、中心粒径が0.3〜10μmであって、粗大粉や極端な凝集粉のないものが望ましい。   The central particle size and particle shape of the conductive powder are not particularly limited, but those having a central particle size of 0.3 to 10 μm and having no coarse powder or extremely agglomerated powder are desirable.

また、有機ビヒクルを構成するバインダおよび溶剤についても、特に限定されないが、バインダとしては、たとえば、エチルセルロース、アクリル樹脂、ポリビニルブチラールまたはメタクリル樹脂等を用いることができ、溶剤としては、たとえば、テレピネオール、ブチルカルビトール、ブチルカルビトールアセテートまたはアルコール類等を用いることができる。   Further, the binder and the solvent constituting the organic vehicle are not particularly limited, but as the binder, for example, ethyl cellulose, acrylic resin, polyvinyl butyral or methacrylic resin can be used, and as the solvent, for example, terpineol, butyl Carbitol, butyl carbitol acetate or alcohols can be used.

また、導電性ペーストには、必要に応じて、分散剤、可塑剤および活性剤を添加してもよい。さらに、セラミックとの収縮挙動のマッチングを図るため、導電性ペーストに、ガラスフリット、Cu2 O等の金属酸化物、セラミック粉末および/または樹脂粉末を、70重量%以下の範囲で添加してもよい。また、導電性ペーストの粘度は、印刷性を考慮して、50〜700Pa・s-1であることが好ましい。 Moreover, you may add a dispersing agent, a plasticizer, and an activator to an electrically conductive paste as needed. Furthermore, in order to match the shrinkage behavior with ceramic, glass frit, metal oxides such as Cu 2 O, ceramic powder and / or resin powder may be added to the conductive paste in the range of 70% by weight or less. Good. The viscosity of the conductive paste is preferably 50 to 700 Pa · s −1 in consideration of printability.

次に、図3(4)に示した層間拘束層6が形成されたセラミックグリーンシート21に向かって、図2(3)に示した支持体12によって保持された金属箔11が、図4(1)に示すように押し付けられ、たとえば100kg/cm2 程度の圧力が加えられる。そして、支持体12が除去されたとき、図4(2)に示すように、金属箔11が層間拘束層6上に転移される。このとき、少なくとも、金属箔11の、層間拘束層6に接する面は、Cu2 Oによって覆われた状態となっている。なお、層間拘束層6が形成されない場合には、セラミックグリーンシート21上に金属箔11が転移される。 Next, toward the ceramic green sheet 21 on which the interlayer constrained layer 6 shown in FIG. 3 (4) is formed, the metal foil 11 held by the support 12 shown in FIG. The pressure is applied as shown in 1) and a pressure of about 100 kg / cm 2 is applied, for example. When the support 12 is removed, the metal foil 11 is transferred onto the interlayer constraining layer 6 as shown in FIG. At this time, at least the surface of the metal foil 11 in contact with the interlayer constraining layer 6 is covered with Cu 2 O. When the interlayer constraining layer 6 is not formed, the metal foil 11 is transferred onto the ceramic green sheet 21.

上述した転移に際して、焼成工程において焼失する樹脂接着剤を、金属箔11の表面に予め塗布しておくと、層間拘束層6またはセラミックグリーンシート21に対する金属箔11の密着力を高めることができる。   When the resin adhesive that is burned off in the firing step is applied in advance to the surface of the metal foil 11 during the above-described transition, the adhesion of the metal foil 11 to the interlayer constraining layer 6 or the ceramic green sheet 21 can be increased.

なお、金属箔11が層間拘束層6またはセラミックグリーンシート21上に形成された状態を得るため、上述のような支持体12からの転移工程を適用することなく、直接、セラミックグリーンシート21または層間拘束層6上に金属箔11を形成するようにしてもよい。   In order to obtain a state in which the metal foil 11 is formed on the interlayer constraining layer 6 or the ceramic green sheet 21, the ceramic green sheet 21 or the interlayer is directly applied without applying the transfer process from the support 12 as described above. The metal foil 11 may be formed on the constraining layer 6.

次に、図4(2)に示すような金属箔11を保持したセラミックグリーンシート21を含む複数のセラミックグリーンシート21が、図4(3)に示すように積層され、次いで、たとえば温度80℃および圧力200kg/cm2 の条件で積層方向にプレスされることによって、生の積層体23が得られる。 Next, a plurality of ceramic green sheets 21 including the ceramic green sheets 21 holding the metal foil 11 as shown in FIG. 4 (2) are laminated as shown in FIG. 4 (3), and then, for example, at a temperature of 80 ° C. And the raw laminated body 23 is obtained by pressing in the lamination direction on the conditions of a pressure of 200 kg / cm < 2 >.

次に、生の積層体23は、脱バインダ工程を経て、還元性雰囲気中で、たとえば温度900℃および1時間の条件で焼成され、それによって、図1に示した焼結後の積層体3が得られる。積層体3において、セラミック層2はセラミックグリーンシート21に由来するものであり、導体配線層4は金属箔11に由来するものである。   Next, the raw laminate 23 is baked in a reducing atmosphere in a reducing atmosphere, for example, under conditions of a temperature of 900 ° C. and 1 hour, whereby the laminate 3 after sintering shown in FIG. Is obtained. In the laminate 3, the ceramic layer 2 is derived from the ceramic green sheet 21, and the conductor wiring layer 4 is derived from the metal foil 11.

このような積層体3を得るための焼成工程において、導体配線層4を構成する金属箔11の表面は、前述したように、Cu2 Oによって覆われているので、この被覆材料がセラミックグリーンシート21に対してアンカー構造を形成し、導体配線層4とセラミック層2との界面での接着力を高め、セラミック層2に含まれるセラミックの焼結の前後において、導体配線層4がセラミック層2から剥がれることを抑制する。 In the firing step for obtaining such a laminate 3, the surface of the metal foil 11 constituting the conductor wiring layer 4 is covered with Cu 2 O as described above. An anchor structure is formed with respect to 21 to increase the adhesive force at the interface between the conductor wiring layer 4 and the ceramic layer 2. Suppresses peeling.

また、この実施形態では、生の積層体23には、層間拘束層6が形成されている。この層間拘束層6に含まれる、たとえばアルミナ粉末のような収縮抑制用無機材料粉末は、焼成工程において、実質的に焼結しないため、層間拘束層6には実質的な収縮が生じない。したがって、層間拘束層6による収縮抑制作用がセラミックグリーンシート21に及ぼされ、焼成工程において、セラミックグリーンシート21が主面方向に収縮することが抑制される。その結果、層間拘束層6とセラミック層2との界面において収縮挙動の差から生じる応力を抑制する。このことによっても、導体配線層4とセラミック層2との界面での接着強度を高く確保することができる。また、焼結後の積層体3の寸法精度を高くでき、そのため、導体配線層4およびビアホール導体5によって与えられる配線の高密度化を高い信頼性をもって達成することができる。   In this embodiment, an interlayer constrained layer 6 is formed on the raw laminate 23. Since the inorganic material powder for shrinkage suppression such as alumina powder contained in the interlayer constrained layer 6 is not substantially sintered in the firing step, the interlayer constrained layer 6 is not substantially contracted. Therefore, the shrinkage suppressing action by the interlayer constraining layer 6 is exerted on the ceramic green sheet 21, and the ceramic green sheet 21 is suppressed from shrinking in the main surface direction in the firing step. As a result, the stress resulting from the difference in shrinkage behavior at the interface between the interlayer constrained layer 6 and the ceramic layer 2 is suppressed. This also makes it possible to secure a high adhesive strength at the interface between the conductor wiring layer 4 and the ceramic layer 2. Moreover, the dimensional accuracy of the laminated body 3 after sintering can be increased, and therefore, the density of the wiring provided by the conductor wiring layer 4 and the via-hole conductor 5 can be achieved with high reliability.

なお、図4(3)に示した生の積層体23と図1に示した積層体3とを対比したとき、積層体3の下面に形成された導体配線層4は、図4(3)では図示されていない。この下面上の導体配線層4については、生の積層体23を得るための積層工程の前に、最も下のセラミックグリーンシート21上に予め形成しておいても、あるいは、生の積層体23を得た後、その下面に導体配線層4を形成するようにしてもよい。また、この下面側の導体配線層4は、金属箔11から構成するのではなく、導電性ペーストによって形成し、生の積層体23の焼成工程において、同時にこれを焼き付けるようにしてもよい。さらに、焼結後の積層体3の下面に導電性ペーストを付与し、これを焼き付けることによって、下面側の導体配線層4を形成するようにしてもよい。   When the raw laminate 23 shown in FIG. 4 (3) is compared with the laminate 3 shown in FIG. 1, the conductor wiring layer 4 formed on the lower surface of the laminate 3 is shown in FIG. 4 (3). Is not shown. The conductor wiring layer 4 on the lower surface may be previously formed on the lowermost ceramic green sheet 21 before the lamination step for obtaining the raw laminate 23, or the raw laminate 23 After obtaining the above, the conductor wiring layer 4 may be formed on the lower surface thereof. Further, the conductor wiring layer 4 on the lower surface side is not formed of the metal foil 11 but may be formed of a conductive paste and simultaneously baked in the firing step of the raw laminate 23. Further, the conductive wiring layer 4 on the lower surface side may be formed by applying a conductive paste to the lower surface of the sintered laminate 3 and baking it.

次に、焼結後の積層体3の上面に、図1に示すように、チップ状電子部品7が搭載され、半田バンプ8を介して上面上の導体配線層4に接続されることによって、多層セラミック基板1が完成される。   Next, as shown in FIG. 1, the chip-like electronic component 7 is mounted on the upper surface of the laminated body 3 after sintering, and is connected to the conductor wiring layer 4 on the upper surface via the solder bumps 8. The multilayer ceramic substrate 1 is completed.

以上、この発明を、図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。   While the present invention has been described with reference to the illustrated embodiments, various other modifications are possible within the scope of the present invention.

たとえば、前述した実施形態において、導体配線層4を形成するために用いられた金属箔11は、金属線に置き換えられてもよい。   For example, in the above-described embodiment, the metal foil 11 used for forming the conductor wiring layer 4 may be replaced with a metal wire.

また、多層セラミック基板1に備える積層体3において、導体配線層4のすべてが金属箔11または金属線から構成されるのではなく、その一部において、導電性ペーストから形成された導体配線層が設けられてもよい。   Further, in the laminate 3 provided in the multilayer ceramic substrate 1, not all of the conductor wiring layer 4 is composed of the metal foil 11 or the metal wire, but a conductor wiring layer formed of a conductive paste is partly formed. It may be provided.

また、前述した実施形態は、たとえば、LCフィルタ、マルチチップモジュール、チップスケールパッケージ等に用いる多層セラミック基板に向けられるものであったが、この発明は、積層された複数のセラミック層をもって構成される積層体と、セラミック層上に形成される導体配線層とを備えるものであれば、たとえば、積層コンデンサや積層インダクタ等の他の積層型セラミック電子部品に対しても適用することができる。   In addition, the above-described embodiment is directed to a multilayer ceramic substrate used for, for example, an LC filter, a multichip module, a chip scale package, and the like. However, the present invention includes a plurality of laminated ceramic layers. As long as the multilayer body and the conductor wiring layer formed on the ceramic layer are provided, the present invention can also be applied to other multilayer ceramic electronic components such as a multilayer capacitor and a multilayer inductor.

次に、この発明による効果を確認するために実施した実験例について説明する。   Next, experimental examples carried out to confirm the effects of the present invention will be described.

(実験例)
酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合したものに、ポリビニルブチラールからなるバインダとジ−n−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して、スラリーを作製し、このスラリーをドクターブレード法によって有機フィルム上でシート状に成形し、乾燥させて、厚み100μmのセラミックグリーンシートを得た。
(Experimental example)
Mixing powders of barium oxide, silicon oxide, alumina, calcium oxide and boron oxide with a binder made of polyvinyl butyral, a plasticizer made of di-n-butyl phthalate, and a solvent made of toluene and isopropylene alcohol. A slurry was prepared, and this slurry was formed into a sheet shape on an organic film by a doctor blade method and dried to obtain a ceramic green sheet having a thickness of 100 μm.

次に、アルミナ粉末65体積%に対し、軟化点780℃で粒径1.5μmのホウケイ酸ガラス粉末を35体積%となるように添加するとともに、ポリビニルブチラールからなるバインダとジ−n−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを添加し、これらを混合して得られたスラリーを、上述のセラミックグリーンシート上に塗布し、セラミックグリーンシート上に層間拘束層を形成した。   Next, a borosilicate glass powder having a softening point of 780 ° C. and a particle size of 1.5 μm is added to 65% by volume of alumina powder so as to be 35% by volume, and a binder made of polyvinyl butyral and di-n-butyl phthalate are added. A slurry obtained by adding a plasticizer consisting of the above and a solvent consisting of toluene and isopropylene alcohol and mixing them was applied onto the ceramic green sheet described above to form an interlayer constrained layer on the ceramic green sheet. .

次に、表1および表2に示すような導体材料からなる金属箔を用意した。ここで、試料1〜20および30〜47に係るCu箔、Ag箔、Al箔およびNi箔については、厚み18μmのものを用意し、試料21〜29に係るAu箔については、厚み3μmのものを用意した。   Next, the metal foil which consists of conductor materials as shown in Table 1 and Table 2 was prepared. Here, for Cu foil, Ag foil, Al foil and Ni foil according to samples 1 to 20 and 30 to 47, those having a thickness of 18 μm are prepared, and for Au foils according to samples 21 to 29, having a thickness of 3 μm Prepared.

このようにして用意されたCu箔、Ag箔、Al箔、Ni箔およびAu箔の各々について、表1および表2に示すように、表面被覆を施さない試料(試料1、12、21、30および39)のほか、表面被覆として、無電解めっきによって、厚み約0.5μmのCr、Mo、Cr2 3 、Mo2 3 、Al2 3 、Ti、TiO2 またはNiOからなる膜を成膜した各試料(試料4〜11、13〜20、22〜29、31〜38および40〜47)を作製した。また、Cu箔については、約5リットル/分の流量をもって空気を導入したオーブン中で、温度300℃で30分間熱処理し、表面にCu2 Oを形成した試料(試料2)と、温度600℃で30分間熱処理して、表面にCuOを形成した試料(試料3)とを作製した。 For each of the Cu foil, Ag foil, Al foil, Ni foil, and Au foil prepared in this way, as shown in Tables 1 and 2, samples that were not subjected to surface coating (Samples 1, 12, 21, and 30) And 39), as a surface coating, a film made of Cr, Mo, Cr 2 O 3 , Mo 2 O 3 , Al 2 O 3 , Ti, TiO 2 or NiO having a thickness of about 0.5 μm is formed by electroless plating. Each sample (Samples 4 to 11, 13 to 20, 22 to 29, 31 to 38, and 40 to 47) was formed. Regarding the Cu foil, a sample (sample 2) in which Cu 2 O was formed on the surface by heat treatment at a temperature of 300 ° C. for 30 minutes in an oven introduced with air at a flow rate of about 5 liters / minute, and a temperature of 600 ° C. And a sample (sample 3) having CuO formed on the surface was prepared by heat treatment for 30 minutes.

次に、アクリル系フィルム上に、上述した各試料に係る金属箔を貼り付け、さらにその上に、厚み20μmの感光性フィルムを貼り付け、これを、所望の回路パターンを与えるべく露光パターンが形成されたガラス原版によってマスクし、露光処理を行なった後、感光性フィルムに所望のパターンを与えるように現像処理した。   Next, the metal foil according to each of the above-described samples is pasted on the acrylic film, and further a photosensitive film having a thickness of 20 μm is pasted thereon, and an exposure pattern is formed to give a desired circuit pattern. After being masked by the glass original plate and subjected to exposure treatment, development processing was performed so as to give a desired pattern to the photosensitive film.

次に、上述のようにパターニングされた感光性フィルムをレジストとして、各々の金属箔を、エッチング速度5〜30μm/分をもってエッチングし、金属箔に対して所望のパターンを付与した。ここで、エッチャントとしては、Cu箔に対しては過硫酸アンモニウム水溶液を用い、Ag箔に対しては硝酸を用い、Au箔に対してはシアン化カリウムを用い、Al箔に対してはリン酸と酢酸と硝酸との混合液を用い、Ni箔に対しては塩酸を用いた。   Next, using the photosensitive film patterned as described above as a resist, each metal foil was etched at an etching rate of 5 to 30 μm / min to give a desired pattern to the metal foil. Here, as an etchant, an ammonium persulfate aqueous solution is used for Cu foil, nitric acid is used for Ag foil, potassium cyanide is used for Au foil, and phosphoric acid and acetic acid are used for Al foil. A mixed solution with nitric acid was used, and hydrochloric acid was used for the Ni foil.

次に、感光性フィルムからなるレジストを剥離し、その結果、0.1mm×20mmの平面寸法を有する金属箔からなる導体配線層を得た。   Next, the resist made of a photosensitive film was peeled off. As a result, a conductor wiring layer made of a metal foil having a plane size of 0.1 mm × 20 mm was obtained.

次に、上述のようにしてフィルム上でパターニングされた各金属箔からなる導体配線層を、前述の層間拘束層が形成されたセラミックグリーンシートに、100kg/cm2 の圧力を加えて転移させた。 Next, the conductor wiring layer made of each metal foil patterned on the film as described above was transferred to the ceramic green sheet on which the interlayer constraining layer was formed by applying a pressure of 100 kg / cm 2 . .

次に、導体配線層も層間拘束層も形成されていないセラミックグリーンシートを9枚重ね合わせるとともに、その5枚目に、上述のようにして得られた導体配線層を保持しかつ層間拘束層が形成されたセラミックグリーンシートを挿入し、温度80℃および圧力200kg/cm2 の条件で積層方向にプレスし、生の積層体を得た。この生の積層体において、導体配線層の各端部は、相対向する側面にそれぞれ露出する状態となるようにした。 Next, nine ceramic green sheets on which neither a conductor wiring layer nor an interlayer constraining layer is formed are overlaid. On the fifth sheet, the conductor wiring layer obtained as described above is held and an interlayer constraining layer is formed. The formed ceramic green sheet was inserted and pressed in the laminating direction under conditions of a temperature of 80 ° C. and a pressure of 200 kg / cm 2 to obtain a raw laminate. In this raw laminated body, each end of the conductor wiring layer was exposed to the opposite side surfaces.

次に、Cuを主成分としかつ中心粒径が0.8μmの導電性粉末に対して、ポリビニルブチラールからなるバインダおよびテレピネオールからなる溶剤を所定量加え、攪拌擂潰機および3本ロールミルによって攪拌し、混練することによって得られた導電性ペーストを、上述の生の積層体の側面に周知の印刷法によって付与し、生の積層体中の導体配線層に電気的に接触するようにした。   Next, a predetermined amount of a binder made of polyvinyl butyral and a solvent made of terpineol are added to a conductive powder containing Cu as a main component and having a center particle size of 0.8 μm, and the mixture is stirred with a stirring crusher and a three roll mill. The conductive paste obtained by kneading was applied to the side surface of the raw laminate by a known printing method so as to be in electrical contact with the conductor wiring layer in the raw laminate.

次に、上述の生の積層体を、脱バインダ処理した後、還元性雰囲気中において、温度900℃および1時間の条件で焼成し、評価用試料となる多層セラミック基板を得た。   Next, the raw laminate described above was treated to remove the binder, and then fired in a reducing atmosphere at a temperature of 900 ° C. for 1 hour to obtain a multilayer ceramic substrate serving as an evaluation sample.

次に、この評価用試料としての多層セラミック基板について、触針型表面粗さ計によって、基板変形量を測定した。この基板変形量に関しては、30μm以上の場合が不良と評価される。   Next, the substrate deformation amount of the multilayer ceramic substrate as the evaluation sample was measured with a stylus type surface roughness meter. With respect to the amount of substrate deformation, a case of 30 μm or more is evaluated as defective.

また、評価用試料としての多層セラミック基板について、デジタルマルチメータを用いて、2端子法によって電気的導通検査を行ない、100Ω以上を断線として、断線発生の有無を評価した。   Further, the multi-layer ceramic substrate as an evaluation sample was subjected to an electrical continuity test by a two-terminal method using a digital multimeter, and the presence or absence of occurrence of disconnection was evaluated by disconnecting 100Ω or more.

さらに、評価用試料としての多層セラミック基板について、導体配線層を横切るように、この導体配線層の平面に対して垂直に切断し、導体配線層とセラミック部分との界面付近を金属顕微鏡で100〜1000倍に拡大して観察し、直径5μm以上の空隙が観察されたとき、デラミネーションが生じているとし、それによって、デラミネーションの有無を評価した。   Further, the multilayer ceramic substrate as an evaluation sample was cut perpendicularly to the plane of the conductor wiring layer so as to cross the conductor wiring layer, and the vicinity of the interface between the conductor wiring layer and the ceramic portion was measured with a metal microscope. Observation was performed at a magnification of 1000 times, and when a void having a diameter of 5 μm or more was observed, delamination was generated, and thereby the presence or absence of delamination was evaluated.

以下の表1および表2には、上述した評価結果が示されている。   Tables 1 and 2 below show the evaluation results described above.

Figure 0004535098
Figure 0004535098

Figure 0004535098
Figure 0004535098

表1および表2において、試料番号に*を付したものは、金属箔に表面被覆を施さなかった点で、この発明の範囲外の試料である。他方、試料2が、この発明の範囲内の試料である。これら以外の試料4〜11、13〜20、22〜29、31〜38および40〜47は、導体材料としてCu以外のものを用いたか、あるいは表面被覆材料としてCuO以外のものを用いた点で、この発明の範囲外の参考例としての試料である。 In Tables 1 and 2, the sample numbers marked with * are samples outside the scope of the present invention in that the metal foil was not surface-coated. On the other hand, Sample 2 is a sample within the scope of the present invention. Samples 4 to 11, 13 to 20, 22 to 29, 31 to 38, and 40 to 47 other than these used materials other than Cu as the conductor material, or materials other than Cu 2 O as the surface coating material. This is a sample as a reference example outside the scope of the present invention.

表1および表2を参照して、試料番号に*を付した試料1、12、21、30および39のように、導体配線層を形成するための金属箔に表面被覆を施さなかったものについては、デラミネーションが発生した。   Referring to Table 1 and Table 2, the metal foil for forming the conductor wiring layer was not subjected to surface coating, such as Samples 1, 12, 21, 30 and 39 with * added to the sample number. Delamination occurred.

また、試料3のように、Cu箔からなる導体配線層を形成したものであって、Cu箔をCuOによって表面被覆したものについては、デラミネーションは発生しなかったが、還元反応による収縮量が大きいため、基板変形量が大きく、また、断線が発生した。   Further, as in Sample 3, in which a conductor wiring layer made of Cu foil was formed and the Cu foil was surface-coated with CuO, delamination did not occur, but the shrinkage due to the reduction reaction was small. Since it was large, the amount of deformation of the substrate was large, and disconnection occurred.

これらに対して、この発明の範囲内にある試料2によれば、参考例としての試料4〜11、13〜20、22〜29、31〜38および40〜47と同様、基板変形量が小さく、断線が発生せず、また、デラミネーションも発生しなかった。   On the other hand, according to Sample 2 within the scope of the present invention, the amount of substrate deformation is small as in Samples 4-11, 13-20, 22-29, 31-38, and 40-47 as reference examples. No disconnection occurred and no delamination occurred.

この発明の一実施形態を適用して得られた多層セラミック基板1を図解的に示す断面図である。1 is a cross-sectional view schematically showing a multilayer ceramic substrate 1 obtained by applying an embodiment of the present invention. 図1に示した多層セラミック基板1に備える導体配線層4を得るための工程を順次示す断面図である。FIG. 3 is a cross-sectional view sequentially showing steps for obtaining a conductor wiring layer 4 provided in the multilayer ceramic substrate 1 shown in FIG. 1. 図1に示した多層セラミック基板1に備えるセラミック層2、ビアホール導体5および層間拘束層6を得るためにセラミックグリーンシート21に施される工程を順次示す断面図である。FIG. 2 is a cross-sectional view sequentially illustrating steps applied to a ceramic green sheet 21 in order to obtain a ceramic layer 2, a via-hole conductor 5 and an interlayer constraining layer 6 provided in the multilayer ceramic substrate 1 shown in FIG. 1. 図2(3)に示した金属箔11および図3(4)に示した層間拘束層6が形成されたセラミックグリーンシート21を用いて、図1に示した多層セラミック基板1に備える積層体3のための生の積層体23を得るための工程を順次示す断面図である。A laminated body 3 provided in the multilayer ceramic substrate 1 shown in FIG. 1 using the metal foil 11 shown in FIG. 2 (3) and the ceramic green sheet 21 on which the interlayer constrained layer 6 shown in FIG. 3 (4) is formed. It is sectional drawing which shows the process for obtaining the raw laminated body 23 for for one by one.

符号の説明Explanation of symbols

1 多層セラミック基板
2 セラミック層
3 積層体
4 導体配線層
6 層間拘束層
11 金属箔
21 セラミックグリーンシート
23 生の積層体
DESCRIPTION OF SYMBOLS 1 Multilayer ceramic substrate 2 Ceramic layer 3 Laminated body 4 Conductor wiring layer 6 Interlayer constrained layer 11 Metal foil 21 Ceramic green sheet 23 Raw laminated body

Claims (2)

積層された複数のセラミック層をもって構成される積層体と、前記セラミック層上に形成される導体配線層とを備え、前記セラミック層は、焼成時にガラスが生成される低温焼結セラミック材料を含み、前記積層体は、積層された複数の前記セラミック層間の特定の界面に沿って位置しかつ前記セラミック層に含まれる前記低温焼結セラミック材料の焼結温度では焼結しない収縮抑制用無機材料粉末を含む層間拘束層をさらに備える、積層型セラミック電子部品を製造する方法であって、
前記導体配線層となる、Cuを含む金属箔または金属線を用意する工程と、
前記金属箔または金属線の表面の少なくとも片面を、Cu2 Oによって覆う工程と、
前記導体配線層を、前記セラミック層となるべきセラミックグリーンシートによって保持させる工程と、
前記導体配線層を保持した複数の前記セラミックグリーンシートを積層する工程と、
積層された複数の前記セラミックグリーンシートをもって構成される生の積層体を焼成する工程と
を備え
前記導体配線層を、前記セラミック層となるべきセラミックグリーンシートによって保持させる工程は、特定の前記セラミックグリーンシート上に前記層間拘束層を形成する工程と、前記Cu 2 Oによって覆われた前記片面が前記層間拘束層に接するように、前記層間拘束層を形成した前記セラミックグリーンシートによって前記導体配線層を保持させる工程とを含み、
前記導体配線層を保持した複数の前記セラミックグリーンシートを積層する工程は、前記層間拘束層が複数の前記セラミックグリーンシート間の界面に沿って位置されるように、複数の前記セラミックグリーンシートを積層する工程を含む、
積層型セラミック電子部品の製造方法。
A laminate comprising a plurality of laminated ceramic layers, and a conductor wiring layer formed on the ceramic layer, the ceramic layer comprising a low-temperature sintered ceramic material from which glass is produced upon firing; The laminate is formed of an inorganic material powder for shrinkage suppression that is positioned along a specific interface between the plurality of laminated ceramic layers and that is not sintered at a sintering temperature of the low-temperature sintered ceramic material included in the ceramic layer. A method for producing a multilayer ceramic electronic component , further comprising an interlayer constraining layer comprising :
Preparing a metal foil or metal wire containing Cu, which will be the conductor wiring layer;
Covering at least one surface of the surface of the metal foil or metal wire with Cu 2 O;
Holding the conductor wiring layer with a ceramic green sheet to be the ceramic layer;
Laminating a plurality of the ceramic green sheets holding the conductor wiring layer;
Firing a green laminate composed of a plurality of the laminated ceramic green sheets ,
The step of holding the conductor wiring layer with the ceramic green sheet to be the ceramic layer includes the step of forming the interlayer constraining layer on the specific ceramic green sheet, and the one side covered with the Cu 2 O. Holding the conductor wiring layer by the ceramic green sheet formed with the interlayer constraining layer so as to be in contact with the interlayer constraining layer,
The step of laminating the plurality of ceramic green sheets holding the conductor wiring layer includes laminating the plurality of ceramic green sheets so that the interlayer constraining layer is positioned along an interface between the plurality of ceramic green sheets. Including the step of
Manufacturing method of multilayer ceramic electronic component.
前記金属箔または金属線をCu2 Oによって覆う工程は、前記金属箔または金属線の表面の少なくとも一部を酸化性雰囲気中で熱処理する工程を含む、請求項1に記載の積層型セラミック電子部品の製造方法。 The multilayer ceramic electronic component according to claim 1, wherein the step of covering the metal foil or the metal wire with Cu 2 O includes a step of heat-treating at least a part of the surface of the metal foil or the metal wire in an oxidizing atmosphere. Manufacturing method.
JP2007213491A 2007-08-20 2007-08-20 Manufacturing method of multilayer ceramic electronic component Expired - Fee Related JP4535098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007213491A JP4535098B2 (en) 2007-08-20 2007-08-20 Manufacturing method of multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213491A JP4535098B2 (en) 2007-08-20 2007-08-20 Manufacturing method of multilayer ceramic electronic component

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002209488A Division JP4029163B2 (en) 2002-07-18 2002-07-18 Multilayer ceramic electronic component and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008034860A JP2008034860A (en) 2008-02-14
JP4535098B2 true JP4535098B2 (en) 2010-09-01

Family

ID=39123898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213491A Expired - Fee Related JP4535098B2 (en) 2007-08-20 2007-08-20 Manufacturing method of multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP4535098B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605423B2 (en) * 2012-02-01 2014-10-15 三菱マテリアル株式会社 Manufacturing method of joined body
WO2013115359A1 (en) 2012-02-01 2013-08-08 三菱マテリアル株式会社 Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, and paste for bonding copper member
JP7294827B2 (en) * 2019-02-22 2023-06-20 日本特殊陶業株式会社 Board for electrical inspection
CN110277367B (en) * 2019-07-02 2020-10-16 苏州福唐智能科技有限公司 LTCC substrate structure and laser processing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126293A (en) * 1984-07-17 1986-02-05 松下電器産業株式会社 Ceramic multilayer circuit board and method of producing same
JPH02164094A (en) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd Manufacture of printed wiring board
JPH066038A (en) * 1992-06-02 1994-01-14 Sumitomo Metal Ind Ltd Manufacturing method of low temperature baking multilayer ceramic board
JPH0786743A (en) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd Manufacture of multilayer ceramic board
JP2001185852A (en) * 1999-12-24 2001-07-06 Kyocera Corp Producing method for multilayer wiring board
JP2002169273A (en) * 2000-11-30 2002-06-14 Murata Mfg Co Ltd Photosensitive copper paste and circuit board using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6126293A (en) * 1984-07-17 1986-02-05 松下電器産業株式会社 Ceramic multilayer circuit board and method of producing same
JPH02164094A (en) * 1988-12-19 1990-06-25 Matsushita Electric Ind Co Ltd Manufacture of printed wiring board
JPH066038A (en) * 1992-06-02 1994-01-14 Sumitomo Metal Ind Ltd Manufacturing method of low temperature baking multilayer ceramic board
JPH0786743A (en) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd Manufacture of multilayer ceramic board
JP2001185852A (en) * 1999-12-24 2001-07-06 Kyocera Corp Producing method for multilayer wiring board
JP2002169273A (en) * 2000-11-30 2002-06-14 Murata Mfg Co Ltd Photosensitive copper paste and circuit board using the same

Also Published As

Publication number Publication date
JP2008034860A (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP3669255B2 (en) Method for producing ceramic multilayer substrate and green ceramic laminate
JP4535098B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2000281450A (en) Green sheet and its production, and multilayer wiring board and production of double-sided wiring board
JP4029163B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP3652196B2 (en) Manufacturing method of ceramic wiring board
JP2007273914A (en) Wiring board and method of manufacturing same
JP4454105B2 (en) Manufacturing method of multilayer wiring board
JP5229316B2 (en) Manufacturing method of ceramic substrate
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JPH06100377A (en) Production of multilayer ceramic board
JP4535576B2 (en) Manufacturing method of multilayer wiring board
JP2004087989A (en) Multilayer wiring substrate
JP2003174261A (en) Ceramic multi-layer substrate
JP3886791B2 (en) Manufacturing method of multilayer wiring board
JP3994795B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP3948411B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2007221115A (en) Manufacturing method of conductor paste and multilayer ceramic substrate
JP4587562B2 (en) Manufacturing method of multilayer wiring board
JP4071908B2 (en) Multilayer wiring board and manufacturing method thereof
JP2002050865A (en) Glass-ceramic wiring board and method of manufacturing it
JP2004119547A (en) Ceramic wiring board and its manufacturing method
JP4610185B2 (en) Wiring board and manufacturing method thereof
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP5052380B2 (en) Manufacturing method of ceramic wiring board
JP2004146701A (en) Method for manufacturing glass ceramic substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4535098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees