JP3886791B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP3886791B2 JP3886791B2 JP2001363635A JP2001363635A JP3886791B2 JP 3886791 B2 JP3886791 B2 JP 3886791B2 JP 2001363635 A JP2001363635 A JP 2001363635A JP 2001363635 A JP2001363635 A JP 2001363635A JP 3886791 B2 JP3886791 B2 JP 3886791B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- circuit layer
- metal foil
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、ガラスセラミックなどのセラミック絶縁基板の内部に金属箔からなる配線回路層を配設した多層配線基板の製造方法に関するものである。
【0002】
【従来技術】
配線抵抗の小さく、配線密度の高い金属配線を内設する同時焼成セラミック多層配線基板の製造方法の1つに、グリーンシートに貫通孔加工を行い、この穴に導電性ペーストを充填した後、回路パターン化された金属箔をグリーンシート表面に転写し、これを複数枚積層して焼成する手法が知られている。
【0003】
具体的には、この手法に使用する金属箔パターンを得る方法としては樹脂あるいは金属製のキャリアフィルムの全面に蒸着、メッキあるいは金属箔の圧着を行い、これをパターンの形状にエッチングする方法が特開平11−224984号等で報告されている。
【0004】
この金属箔を転写して回路を形成する方法では、従来の導電性ペーストによって回路パターンを印刷形成した方法に比較して、回路が緻密質であり、シート抵抗が低いなどの長所を有するものである。
【0005】
【発明が解決しようとする課題】
しかしながら、特開平11−224984号等で報告されている方法において、キャリアフィルム上に金属箔を製箔あるいは圧着した後、パターンの加工を行う工程において、例えばエッチング処理の水分あるいは熱により金属箔の表面が酸化するため、これをグリーンシートに転写、焼成した場合、金属箔とセラミック絶縁層の接合部にボイドが発生し、金属箔のセラミック絶縁層への接合強度が低下するという問題がある。
【0006】
また、多層配線基板表面に露出する金属箔の表面はメッキ処理を行うまでの間に金属箔表面が酸化し、メッキが安定して行えないという問題がある。
【0007】
この問題を解決するために金属箔表面に酸化防止膜を形成し、パターン加工を行い、これをグリーンシートに転写して積層、焼成を行うことも考えられるが、その場合、多層配線基板内の回路内の配線抵抗が増大するという問題がある。特に、金属箔とセラミック絶縁層中に形成されたビアホール導体との接続部において、酸化防止膜が介在することによって、金属箔とビアホール導体との接触抵抗が増大してしまう。
【0008】
従って、本発明は、金属箔を用いて回路パターンを形成するにあたり、金属箔表面の酸化膜の形成を防止するとともに、ビアホール導体などとの接触抵抗を低減させることができる多層配線基板の製造方法を提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明者らは、上記問題に鑑み検討を重ねた結果、転写基材の表面に、大気と接する表面に酸化防止膜が形成された金属箔を形成し、この酸化防止膜が形成されたままで回路パターンに加工し、セラミックグリーンシートに転写する前に、転写側表面の酸化防止膜を除去することによって、酸化防止膜による接続抵抗の低減することができるとともに、金属箔からなる回路パターンの信頼性を高めることができることを見出し本発明に至った。
【0010】
即ち、本発明の多層配線基板の製造方法は、所定の転写基材の表面に、少なくとも大気と接触する表面側に厚さ0.003〜1μmの酸化防止膜が形成された金属箔を接着する工程と、該金属箔を所定の回路パターンに加工して配線回路層を形成する工程と、所定のセラミック成分を含むグリーンシートを作製する工程と、前記配線回路層表面の酸化防止膜を除去する工程と、前記配線回路層の前記酸化防止膜が除去された面を前記グリーンシートに圧着させた後、前記転写基材を除去して前記配線回路層を前記グリーンシートに転写する工程と、前記配線回路層が転写されたグリーンシートを積層し、焼成する工程とを具備することを特徴とするものである。
【0011】
なお、前記酸化防止膜としては、Ag、Ni、Zn、Sn、Cr、Pb、Alのいずれかを主成分とする金属層からなることが好適に用いられる。また、前記金属箔表面の酸化防止膜の除去は、有機酸による溶解によって行うことが効率的である。
【0012】
さらに、焼成後の多層配線基板の表層配線回路層の表面には、Cu、Ni、Au、Agのうちの少なくとも1種からなるめっき層を被覆することによって、半田濡れ性、ワイヤボンディング性および耐環境性の高い多層配線基板を得ることができる。その際、表層用の配線回路層の酸化防止膜を除去した後に、めっき層を被覆することが望ましい。
【0013】
なお、前記金属箔としては、厚さ30μm以下の銅箔からなることが、回路パターンの微細化に有利であり、あるいは層間剥離の防止に有利である。
【0014】
本発明は、特に、前記回路パターン化された金属箔を転写する前に、前記グリーンシートに対して貫通孔を形成し、該貫通孔内に導電性ペーストを充填してなるビアホール導体を具備する多層配線基板に対して有効である。
【0015】
また、本発明によれば、表層配線回路層を形成する場合、前記金属箔の前記転写基材と接触する表面に酸化防止剤が形成されていることが望ましい。
【0016】
本発明における多層配線基板における前記グリーンシート中のセラミック成分は、ガラス成分、またはガラス成分とセラミックフィラー成分との混合物からなることによって、銅などの低抵抗金属との同時焼成が可能である。
【0017】
【発明の実施の形態】
以下、本発明の多層配線基板について、図面に基づいて説明する。図1は本発明の多層配線基板の一例を示す概略断面図である。図1の多層配線基板1によれば、絶縁基板2は、複数のセラミック絶縁層2a〜2cを積層してなる積層体から構成され、その絶縁層2a〜2c間および絶縁基板2表面には、厚みが30μm以下、特に5〜20μmの高純度金属箔からなる表層配線回路層3a、内層配線回路層3bが被着形成されている。さらに、各セラミック絶縁層2a〜2cには、厚み方向を貫くように形成された直径が80〜200μmのビアホール導体4が形成され、これにより、配線回路層3a、3b間を接続し所定回路を達成するための回路網が形成される。また配線回路層3aの表面には半導体素子などの電子部品5が実装搭載される。
【0018】
本発明では、セラミック絶縁層2a〜2cからなる絶縁基板2は、ガラス成分、あるいはガラス成分とセラミックフィラー成分との混合物を焼成してなるガラスセラミックスによって形成されたものであることが望ましく、特に、ガラス成分10〜70質量%と、セラミックフィラー成分30〜90質量%の割合からなる組成物を焼成したものであることが望ましい。このようなガラスセラミックスは、焼成温度が800〜1050℃と低いために、後述する低抵抗導体との同時焼成が可能である点で有利であり、また、概して誘電率が低いために、高周波信号などの伝送損失を低減することができる。
【0019】
ここで、用いられるガラス成分としては、少なくともSiO2を含み、Al2O3、B2O3、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種を含有したものであって、例えば、SiO2−B2O3系、SiO2−B2O3−Al2O3系−MO系(但し、MはCa、Sr、Mg、BaまたはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等が挙げられる。
【0020】
これらのガラス成分は、焼成処理することによっても非晶質のままである非晶質ガラス、また焼成処理によって、リチウムシリケート、クォーツ、クリストバライト、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種類を析出する結晶化ガラスのいずれでも用いられる。
【0021】
また、セラミックフィラー成分としては、クォーツ、クリストバライト等のSiO2や、Al2O3、ZrO2、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、ジルコン酸カルシウム、珪酸ストロンチウム、チタン酸カルシウム、チタン酸バリウムの群から選ばれる少なくとも1種が好適に用いられる。
【0022】
配線回路層3a、3bは、99.5質量%以上の高純度の金属からなる金属箔からなり、特にCuを使用することが可能である。またビアホール導体4は、上記の配線回路層3a、3bと同様の成分からなる導体が充填されていることが望ましい。
【0023】
また、本発明の多層配線基板において、表面の配線回路層3aは、ICチップなどの各種電子部品5を搭載するためのパッドとして、シールド用導体膜として、さらには、外部回路と接続する端子電極として用いられ、配線回路層3aに各種電子部品5が半田や導電性接着剤などを介して接合される。尚、図示していないが、必要に応じて、配線基板の表面には、さらに珪化タンタル、珪化モリブデンなどの厚膜抵抗体膜や配線保護膜などを形成しても構わない。
【0024】
本発明によれば、上記の配線基板を製造する方法について図2、図3をもとに説明する。まず、上述したような結晶化ガラス成分又は非晶質ガラス成分と前記のセラミックフィラー成分を混合してセラミック組成物を調製し、その混合物に有機バインダー等を加えた後、ドクターブレード法、圧延法、プレス法などによりシート状に成形して厚さ約50〜500μmのグリーンシート11を作製する(図2(a))。
【0025】
そして、このグリーンシート11にレーザーやマイクロドリル、パンチングなどにより、直径80〜200μmの貫通孔を形成し、その内部に導体ペーストを充填してビアホール導体12を形成する(図2(b))。導体ペースト中には、Cu、Ag等の金属成分以外に、アクリル樹脂などからなる有機バインダーとトルエン、イソプロピルアルコール、アセトン、テルピネオール、フタル酸エステルなどの有機溶剤とを均質混合して形成される。有機バインダーは、金属成分100質量部に対して、0.5〜15.0質量部、有機溶剤は、固形成分及び有機バインダー100質量部に対して、5〜100質量部の割合で混合されることが望ましい。なお、この導体ペースト中には若干のガラス成分等を添加してもよい。
【0026】
次に、配線回路層13の形成方法としては、図3に示すように、まず、厚み3〜30μmの高純度金属導体からなる金属箔13を準備し、これを高分子材料等のフィルムからなる転写基材14の表面に貼り合わせる。本発明においては、この金属箔13の表面に酸化防止膜15を形成することが重要である。この酸化防止膜15の厚みは、酸化を有効に防止する上で、0.003〜1μm、特に0.01〜0.1μmであることが必要である。この酸化防止膜15の厚みが0.003μmよりも薄いと、酸化防止効果が小さく、1μmを超えると、酸化防止膜の除去が困難となち、無理にこれを除去すると下地の金属箔も部分的に除去されるために金属箔のシート抵抗が増大したり、加工コストが高くなるなどの問題がある。このような酸化防止膜の形成によって、配線回路層を形成する工程時に金属箔表面が酸化されるのを防止することができる。
【0027】
なお、金属箔13は、多層配線基板の表層配線回路層3a用の場合には、図3(a1)に示すように、前記酸化防止膜15は、金属箔13の両面に形成することが望ましく、その一方の面を転写基材14に接着する。また、多層配線基板の内層用配線回路層3b用としては、図3(b1)に示すように、転写基材14に接着した時に、大気と接触する表面側にのみ酸化防止膜15を形成すればよい。それは、内層配線回路層3b用の場合には転写前の回路パターン形成時にのみ酸化防止を行えばよく、グリーンシートに転写した後には、直ちに他のグリーンシートと積層され2枚のグリーンシート間に挟まれ、大気と接触することがないためである。
【0028】
これに対して、表層配線回路層3aの場合、転写後においても、その露出表面は、大気と接触した状態となるために酸化が進行してしまうために、両面に酸化防止膜が必要となるのである。
【0029】
本発明において用いられる酸化防止膜15は、Ag、Ni、Zn、Sn、Cr、Pb、Alのいずれかを主成分とする金属からなる。特にこの中でも、Ni、Znの群から選ばれる少なくとも1種、さらには、Sn、Crの群から選ばれる少なくとも1種が挙げられる。
【0030】
次に、転写基材14表面に形成された金属箔13表面にレジスト16を回路パターン状に被着した後(a2)(b2)、塩酸あるいは塩化第二鉄によりエッチングを行い不要な部分を溶解除去する。その後、レジスト16の除去およびレジスト除去液の洗浄を行い鏡像の回路パターンの配線回路層17a、17bを形成する(a3)(b3)。
【0031】
次に、上記のようにして作製した配線回路層17a、17bをグリーンシート11に転写するにあたり、配線回路層17a、17bの表面に存在する酸化防止膜15を除去する(a4)(b4)。この酸化防止膜15を除去するには、蟻酸、酢酸、硝酸、塩酸、硫酸の群から選ばれる少なくとも1種の有機酸を配線回路層17a、17bの表面に塗布して除去するか、または転写基材14ごと、上記有機酸の溶液中に浸漬して溶解除去することによって、酸化防止膜15を溶解除去することが容易にかつ効率的に除去することができる。
【0032】
その後、図2(c1)(c2)に示すように、直ちに、配線回路層17a、17bを形成した転写基材14をビアホール導体12が形成されたグリーンシート11a、11bの表面に位置合わせして積層圧着した後、転写基材14を剥がすことにより、配線回路層17a、17bを表面が酸化されない状態でグリーンシート11表面に形成することができる。
【0033】
また、同様にして配線基板の表層用の配線回路層17aはグリーンシート11aに接する面のみの酸化防止膜が除去され、グリーンシート11aと接する側と反対側の面、つまり、常に大気と接する側には酸化防止膜15を残したまま、グリーンシート11a表面に形成することができる。
【0034】
この時、金属箔からなる配線回路層17の転写性を高めるために、金属箔からなる配線回路層17のグリーンシート11a、11bと接触する側の表面粗さRzを3〜6μmとすることによって、配線回路層17のグリーンシート11a、11bへの密着性を高めることができる。
【0035】
次に、上記と同様にして作製された複数のグリーンシート11a、11bを積層圧着して積層体18を形成する(図2(d))。グリーンシートの積層には、積み重ねられたグリーンシートに熱と圧力を加えて熱圧着する方法、有機バインダー、可塑剤、溶剤等からなる接着剤をシート間に塗布して熱圧着する方法等が採用可能である。
【0036】
その後、この積層体18を焼成するが、金属箔からなる配線回路層17を有する場合、金属箔自体が非常に緻密体であり、グリーンシートのように焼成収縮しないために、配線回路層と絶縁層間で歪みが発生し、反りやクラックなどが発生してしまうおそれがある。そのために、焼成にあたっては、平面方向への焼成収縮を抑制しながら焼成することが望ましい。
【0037】
平面方向の収縮を抑制しながら焼成する方法としては、例えば、1)積層体に対して積層方向に10〜30MPaの圧力を印加しながら焼成する、2)図2(e)に示すように、焼成温度で焼成収縮しないアルミナなどの難焼結性セラミックシート19を上記の積層体18の表面、あるいは表裏面に接着して焼成する方法が挙げられる。加圧手段などが不要な点では2)の方が有利である。
【0038】
この2)の方法における難焼結性セラミックシート19は、難焼結性セラミック材料を主成分とするセラミック成分に、有機バインダー、可塑剤、溶剤等を加えたスラリーをシート状に成形して得られる。難焼結性セラミック材料としては、具体的には1100℃以下の温度で緻密化しないようなセラミック組成物から構成され、具体的にはAl2O3、SiO2、MgO、ZrO2、BN、TiO2の少なくとも1種又はその化合物(フォルステライト、エンスタタイト等)の粉末が挙げられる。また、有機バインダー、可塑剤及び溶剤としてはガラスセラミックグリーンシートで使用したのと同様の材料が使用可能である。また、この難焼結性セラミックシート中には、ガラス成分を0.5〜15体積%加えることによって、グリーンシートとの密着性が高くなり、収縮を抑制する作用が大きくなり、またグリーンシート表面のガラス成分の拡散によるボイドの発生を抑制できるなどの利点を有する。
【0039】
焼成は、100〜850℃、特に400〜750℃の窒素雰囲気中で加熱処理してグリーンシート内やビアホール導体ペースト中の有機成分を分解除去した後、800〜1100℃の窒素雰囲気中で焼成する。また、配線回路層としてAg導体を用いる場合、焼成雰囲気は大気中で行うことができる。
【0040】
その後、適宜、難焼結性セラミックシート19を超音波洗浄、研磨、ウォータージェット、ケミカルブラスト、サンドブラスト、ウェットブラスト等によって除去することによって図2(f)の多層配線基板20を作製することができる。
【0041】
このようにして得られる多層配線基板20は、焼成時の収縮が圧力または難焼結性セラミックシートによって厚さ方向だけに抑えられているので、その平面方向の収縮を0.5%以下に抑えることが可能となり、しかもガラスセラミックグリーンシートは拘束シートによって全面にわたって均一にかつ確実に結合されているので、拘束シートの一部剥離等によって反りや変形が起こるのを防止することができる。
【0042】
次に、上記のようにして作製された多層配線基板18の表面に露出する配線回路層13bには、多層配線基板の耐環境性を高めたり、ハンダ濡れ性等を高めるために、Cu、Ni、Au、Agのうちの少なくとも1種からなるめっき層17cを被覆することが望ましいが、その場合には、酸化防止膜15は不要であるために、めっき層17cを形成する前に、前述と同様の方法で酸化防止膜15を溶解除去することによって、図2(g)に示すように、配線抵抗の小さい多層配線基板20を得ることができる。
【0043】
また、この酸化防止膜15は、前記難焼結性セラミックシート19を除去するのと同時に除去することも可能である。
【0044】
【実施例】
SiO2:37質量%、Al2O3:27質量%、CaO:11質量%、ZnO:12質量%、B2O3:13質量%の組成を有する平均粒径3μmの結晶化ガラス粉末(軟化点850℃)73質量%と、セラミックフィラーとして、平均粒径2μmのクオーツ27質量%からなるガラスセラミック原料粉末100質量部に対して、有機バインダーとしてメタクリル酸イソブチル樹脂を固形分で11質量部、可塑剤としてフタル酸ジブチルを5質量部添加し、トルエンを有機溶剤としてボールミルにより36時間混合しスラリーを調整した。得られたスラリーをドクターブレード法により厚さ0.2mmのグリーンシートA、Bを形成した。
【0045】
次に、厚み0.02mmの銅箔に対して、内層用のものに対しては、そのグリーンシートと接合する面に電解めっき法によって厚み0.001〜2μmののZn、Sn、Cr、Ni、Pb、Ag、Alの群から選ばれる少なくとも1種の酸化防止膜を形成し、多層配線基板の表層用のものに対しては、その両面に厚み0.001〜2μmのZn、Sn、Cr、Ni、Pb、Ag、Alの群から選ばれる少なくとも1種の酸化防止膜を形成した。そして、これらの銅箔を樹脂フィルム上に接着し、フォトエッチング法により、配線幅が0.2mmの配線回路層パターンを形成した。
【0046】
一方、厚さ0.2mmのグリーンシートAに直径が100μmの貫通孔を200個形成し、この貫通孔内に銅粉末を主成分とし、銅粉末100質量部に対して、ガラス粉末5質量部とバインダー2質量部を加えた銅ぺーストを充填してビアホール導体22を形成した。これに前述した配線幅0.2mmの表層用の配線回路層23を加熱圧着した。
【0047】
また、上記と同様にしてグリーンシートBを作製し、図4に示す配線幅0.2mmの内層用配線回路層24を転写形成した。
【0048】
なお、転写にあたっては、グリーンシートA、Bへの転写前に、樹脂フィルムの表面の配線回路層の表面に形成された酸化防止膜を蟻酸を塗布して溶解除去した。
【0049】
そして、ビアホール導体22と表層配線回路層23が形成されたグリーンシートAと、内層配線回路層24が形成されたグリーンシートBとを積層して80℃、10MPaで加熱圧着を行い積層体を形成した。
【0050】
次に、アルミナ粉末100質量部に対して有機バインダーとしてメタクリル酸イソブチル樹脂を固形分で12質量部、可塑剤としてフタル酸ジブチルを7質量部添加などの難焼結性セラミックシート19をグリーンシートと同様のドクターブレード法により0.3mmの厚みに形成し、これを先の積層体の両面に加圧積層した。
【0051】
その後、この積層体中の有機成分(バインダー、可塑剤等)を分解除去するために水蒸気を含んだ窒素雰囲気中で750℃、3時間の熱処理を行い残留炭素量を300ppm以下に低減せしめた後、930℃で1時間の焼成を行った後、ウェットブラストを行い難焼結性セラミックシートの除去を行い、一対の測定用端子25を200個のビアホール導体24で直列に接続したディジーチェーンを具備する配線基板21を作製した。その後、表層配線回路層23の酸化防止膜を蟻酸を塗布して溶解除去した後に、厚み3μmのCuメッキ層及び厚み2μmのAuメッキ層を無電解メッキ法により被着した。
【0052】
次に、配線基板の測定用端子25間の電気抵抗を測定した。また、表層配線回路層に対するメッキ性について80%以上にめっきが形成されているものを〇、80%未満のものを×とした。さらに、配線回路層と絶縁との界面付近のボイドの有無を確認し、表1に示した。
【0053】
【表1】
【0054】
表1の結果によれば、酸化防止膜を施さなかった従来の配線基板(試料No.1)および酸化防止膜の厚みの薄い試料No.2では、配線回路層とセラミックの界面付近にボイドの発生が認められた。また、酸化防止膜の除去を行わずに転写を行った試料No.14では抵抗値が高くなった。また、酸化防止膜の厚みの厚い試料No.7では酸化防止膜を溶解する際に配線層も部分的に溶解したため抵抗値が高くなった。これに対して、試料No.3〜6および8〜13はボイドもなく、良好な抵抗値を示した。また、表層配線回路層においてもメッキの欠けも小さく良好なものであった。
【0055】
【発明の効果】
以上詳述した通り、本発明の多層配線基板の製造方法によれば、金属箔からなる配線回路層の表面を酸化防止膜で被覆し、パターン加工を行い、酸化防止膜を除去した後、グリーンシートに転写あるいは、メッキ前に基板表面に露出する配線層表面の酸化防止膜を除去した後、転写することにより配線抵抗の小さいセラミック多層配線基板を作製することができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一例を示す概略断面図である。
【図2】本発明の多層配線基板の製造方法における製造工程図である。
【図3】本発明の多層配線基板の製造方法における回路形成の工程図である。
【図4】評価用の配線回路のパターン図である。
【符号の説明】
1 多層配線基板
2 絶縁基板
2a〜2c 絶縁層
3 配線回路層
4 ビアホール導体
5 半導体素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer wiring board in which a wiring circuit layer made of a metal foil is disposed inside a ceramic insulating substrate such as glass ceramic.
[0002]
[Prior art]
One of the methods of manufacturing a co-fired ceramic multilayer wiring board with internal wiring with low wiring resistance and high wiring density, through-hole processing on a green sheet, filling this hole with conductive paste, A technique is known in which a patterned metal foil is transferred to the surface of a green sheet, and a plurality of these are laminated and fired.
[0003]
Specifically, as a method for obtaining a metal foil pattern used in this method, a method of performing vapor deposition, plating or metal foil pressure bonding on the entire surface of a resin or metal carrier film and etching it into a pattern shape is a special feature. Reported in Kaihei 11-224984.
[0004]
This method of transferring a metal foil to form a circuit has advantages such as a dense circuit and low sheet resistance as compared with a conventional method in which a circuit pattern is printed by a conductive paste. is there.
[0005]
[Problems to be solved by the invention]
However, in the method reported in Japanese Patent Application Laid-Open No. 11-224984, etc., in the step of processing the pattern after forming or press-bonding the metal foil on the carrier film, for example, the etching of the metal foil by moisture or heat of the etching process. Since the surface is oxidized, when this is transferred to a green sheet and fired, voids are generated at the joint between the metal foil and the ceramic insulating layer, resulting in a problem that the bonding strength of the metal foil to the ceramic insulating layer is reduced.
[0006]
Further, the surface of the metal foil exposed on the surface of the multilayer wiring board has a problem that the surface of the metal foil is oxidized before the plating process is performed, so that the plating cannot be stably performed.
[0007]
In order to solve this problem, it is conceivable to form an antioxidant film on the surface of the metal foil, perform pattern processing, transfer this to a green sheet, laminate and fire, but in that case, in the multilayer wiring board There is a problem that the wiring resistance in the circuit increases. In particular, the contact resistance between the metal foil and the via-hole conductor increases due to the presence of the anti-oxidation film at the connection portion between the metal foil and the via-hole conductor formed in the ceramic insulating layer.
[0008]
Accordingly, the present invention provides a method for manufacturing a multilayer wiring board capable of preventing formation of an oxide film on the surface of a metal foil and reducing contact resistance with a via-hole conductor or the like when forming a circuit pattern using the metal foil. Is intended to provide.
[0009]
[Means for Solving the Problems]
As a result of repeated investigations in view of the above problems, the present inventors formed a metal foil having an antioxidant film formed on the surface of the transfer substrate on the surface in contact with the atmosphere, and this antioxidant film was still formed. By removing the anti-oxidation film on the transfer side surface before processing into a circuit pattern and transferring it to the ceramic green sheet, the connection resistance due to the anti-oxidation film can be reduced and the reliability of the circuit pattern made of metal foil As a result, the present invention has been found.
[0010]
That is, in the method for producing a multilayer wiring board according to the present invention, a metal foil having an anti-oxidation film having a thickness of 0.003 to 1 μm formed on at least the surface side in contact with the atmosphere is bonded to the surface of a predetermined transfer substrate. A step of processing the metal foil into a predetermined circuit pattern to form a wiring circuit layer, a step of producing a green sheet containing a predetermined ceramic component, and removing the antioxidant film on the surface of the wiring circuit layer And a step of pressure-bonding the surface of the wiring circuit layer from which the antioxidant film has been removed to the green sheet, then removing the transfer substrate and transferring the wiring circuit layer to the green sheet, And a step of laminating and firing a green sheet onto which the wiring circuit layer has been transferred.
[0011]
The antioxidant film is preferably made of a metal layer mainly composed of any one of Ag, Ni, Zn, Sn, Cr, Pb, and Al. Also, it is efficient to remove the antioxidant film on the surface of the metal foil by dissolution with an organic acid.
[0012]
Further, the surface of the surface wiring circuit layer of the fired multilayer wiring board is coated with a plating layer made of at least one of Cu, Ni, Au, and Ag, so that the solder wettability, the wire bonding property and the resistance to resistance are increased. A multilayer wiring board with high environmental performance can be obtained. At this time, it is desirable to cover the plating layer after removing the antioxidant film of the wiring circuit layer for the surface layer.
[0013]
The metal foil made of a copper foil having a thickness of 30 μm or less is advantageous for miniaturization of circuit patterns or for prevention of delamination.
[0014]
In particular, the present invention includes a via-hole conductor in which a through hole is formed in the green sheet before the circuit-patterned metal foil is transferred, and a conductive paste is filled in the through hole. This is effective for multilayer wiring boards.
[0015]
According to the present invention, when the surface wiring circuit layer is formed, it is desirable that an antioxidant be formed on the surface of the metal foil that contacts the transfer substrate.
[0016]
The ceramic component in the green sheet in the multilayer wiring board according to the present invention is made of a glass component or a mixture of a glass component and a ceramic filler component, so that simultaneous firing with a low-resistance metal such as copper is possible.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a multilayer wiring board of the present invention will be described with reference to the drawings. FIG. 1 is a schematic sectional view showing an example of the multilayer wiring board of the present invention. According to the
[0018]
In the present invention, the
[0019]
Here, the glass component used contains at least SiO 2 and contains at least one of Al 2 O 3 , B 2 O 3 , ZnO, PbO, alkaline earth metal oxide, and alkali metal oxide. For example, SiO 2 —B 2 O 3 system, SiO 2 —B 2 O 3 —Al 2 O 3 system—MO system (where M represents Ca, Sr, Mg, Ba or Zn), etc. Borosilicate glass, alkali silicate glass, Ba glass, Pb glass, Bi glass and the like.
[0020]
These glass components are amorphous glass that remains amorphous even when fired, and by firing, lithium silicate, quartz, cristobalite, cordierite, mullite, anorthite, serdian, spinel, garnite, Any crystallized glass that precipitates at least one crystal of willemite, dolomite, petalite, and substituted derivatives thereof can be used.
[0021]
As the ceramic filler components, quartz, SiO 2 or cristobalite, Al 2 O 3, ZrO 2 , mullite, forsterite, enstatite, spinel, magnesia, calcium zirconate, strontium silicate, calcium titanate, At least one selected from the group of barium is preferably used.
[0022]
The
[0023]
In the multilayer wiring board of the present invention, the
[0024]
According to the present invention, a method of manufacturing the above wiring board will be described with reference to FIGS. First, a ceramic composition is prepared by mixing a crystallized glass component or an amorphous glass component as described above and the ceramic filler component, and after adding an organic binder or the like to the mixture, a doctor blade method, a rolling method Then, a
[0025]
Then, a through hole having a diameter of 80 to 200 μm is formed in the
[0026]
Next, as a method of forming the wiring circuit layer 13, as shown in FIG. 3, first, a metal foil 13 made of a high-purity metal conductor having a thickness of 3 to 30 μm is prepared, and this is made of a film made of a polymer material or the like. Affixed to the surface of the
[0027]
When the metal foil 13 is used for the surface
[0028]
On the other hand, in the case of the surface
[0029]
The
[0030]
Next, a resist 16 is deposited in a circuit pattern on the surface of the metal foil 13 formed on the surface of the transfer substrate 14 (a2) (b2), and then etching is performed with hydrochloric acid or ferric chloride to dissolve unnecessary portions. Remove. Thereafter, the resist 16 is removed and the resist remover is washed to form
[0031]
Next, when the
[0032]
Thereafter, as shown in FIGS. 2 (c1) and 2 (c2), the
[0033]
Similarly, in the
[0034]
At this time, in order to improve the transferability of the wiring circuit layer 17 made of metal foil, the surface roughness Rz of the wiring circuit layer 17 made of metal foil on the side in contact with the green sheets 11a and 11b is set to 3 to 6 μm. The adhesion of the wiring circuit layer 17 to the green sheets 11a and 11b can be improved.
[0035]
Next, a plurality of green sheets 11a and 11b produced in the same manner as described above are stacked and pressure-bonded to form a stacked body 18 (FIG. 2D). For the lamination of green sheets, a method of applying heat and pressure to the stacked green sheets and thermocompression bonding, a method of applying an adhesive composed of organic binder, plasticizer, solvent, etc. between the sheets, and thermocompression bonding are adopted. Is possible.
[0036]
Thereafter, the laminate 18 is fired. When the wiring circuit layer 17 made of a metal foil is provided, the metal foil itself is a very dense body and is not shrunk and fired like a green sheet. There is a risk that distortion occurs between the layers, and warping or cracking may occur. Therefore, in firing, it is desirable to fire while suppressing firing shrinkage in the planar direction.
[0037]
As a method of firing while suppressing shrinkage in the planar direction, for example, 1) firing while applying a pressure of 10 to 30 MPa in the lamination direction to the laminate, and 2) as shown in FIG. There is a method in which a non-sinterable
[0038]
The hardly sinterable
[0039]
Firing is performed in a nitrogen atmosphere at 100 to 850 ° C., particularly 400 to 750 ° C. to decompose and remove organic components in the green sheet and via-hole conductor paste, and then fired in a nitrogen atmosphere at 800 to 1100 ° C. . When an Ag conductor is used as the wiring circuit layer, the firing atmosphere can be performed in the air.
[0040]
Thereafter, the
[0041]
In the
[0042]
Next, the
[0043]
Further, the
[0044]
【Example】
Crystallized glass powder having a composition of SiO 2 : 37% by mass, Al 2 O 3 : 27% by mass, CaO: 11% by mass, ZnO: 12% by mass, B 2 O 3 : 13% by mass and having an average particle diameter of 3 μm ( 11 parts by mass of solid isobutyl methacrylate as an organic binder with respect to 100 parts by mass of glass ceramic raw material powder consisting of 73% by mass of softening point (850 ° C.) and 27% by mass of quartz having an average particle diameter of 2 μm as ceramic filler Then, 5 parts by mass of dibutyl phthalate was added as a plasticizer, and toluene was mixed as an organic solvent for 36 hours by a ball mill to prepare a slurry. Green sheets A and B having a thickness of 0.2 mm were formed from the obtained slurry by a doctor blade method.
[0045]
Next, with respect to the copper foil having a thickness of 0.02 mm, for the inner layer, Zn, Sn, Cr, Ni having a thickness of 0.001 to 2 μm by electrolytic plating on the surface to be bonded to the green sheet. , Pb, Ag, Al, and at least one kind of antioxidant film selected from the group consisting of Zn, Sn, Cr having a thickness of 0.001 to 2 μm on both sides for the surface layer of the multilayer wiring board At least one kind of antioxidant film selected from the group consisting of Ni, Pb, Ag and Al was formed. And these copper foils were adhere | attached on the resin film, and the wiring circuit layer pattern whose wiring width is 0.2 mm was formed with the photo-etching method.
[0046]
On the other hand, 200 through holes having a diameter of 100 μm are formed in green sheet A having a thickness of 0.2 mm, and copper powder is the main component in the through holes, and 5 parts by mass of glass powder with respect to 100 parts by mass of copper powder. And the via-
[0047]
Further, a green sheet B was prepared in the same manner as described above, and the inner
[0048]
In the transfer, the antioxidant film formed on the surface of the wiring circuit layer on the surface of the resin film was dissolved and removed by applying formic acid before transferring to the green sheets A and B.
[0049]
Then, the green sheet A on which the via-
[0050]
Next, 12 parts by mass of isobutyl methacrylate resin as an organic binder as an organic binder with respect to 100 parts by mass of alumina powder and 7 parts by mass of dibutyl phthalate as a plasticizer are added as a green sheet. The same doctor blade method was used to form a thickness of 0.3 mm, and this was pressure laminated on both sides of the previous laminate.
[0051]
Then, after decomposing and removing the organic components (binder, plasticizer, etc.) in the laminate, heat treatment is performed at 750 ° C. for 3 hours in a nitrogen atmosphere containing water vapor to reduce the residual carbon content to 300 ppm or less. After calcination at 930 ° C. for 1 hour, wet blasting is performed to remove the non-sinterable ceramic sheet, and a pair of measuring
[0052]
Next, the electrical resistance between the
[0053]
[Table 1]
[0054]
According to the results in Table 1, a conventional wiring board (sample No. 1) that was not provided with the antioxidant film and a sample No. 1 with a thin antioxidant film were used. In No. 2, voids were observed near the interface between the wiring circuit layer and the ceramic. In addition, the sample No. 1 was transferred without removing the antioxidant film. In 14, the resistance value increased. In addition, Sample No. with a thick antioxidant film was used. In No. 7, the resistance value increased because the wiring layer was partially dissolved when the antioxidant film was dissolved. In contrast, sample no. 3 to 6 and 8 to 13 had no voids and exhibited good resistance values. Also, the surface wiring circuit layer was good with small lack of plating.
[0055]
【The invention's effect】
As described above in detail, according to the method for manufacturing a multilayer wiring board of the present invention, the surface of the wiring circuit layer made of metal foil is coated with an antioxidant film, patterned, removed the antioxidant film, A ceramic multilayer wiring board having a low wiring resistance can be produced by transferring to a sheet or removing the anti-oxidation film on the surface of the wiring layer exposed on the surface of the board before plating.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an example of a multilayer wiring board of the present invention.
FIG. 2 is a manufacturing process diagram in the method for manufacturing a multilayer wiring board according to the present invention.
FIG. 3 is a process diagram of circuit formation in the method for manufacturing a multilayer wiring board according to the present invention.
FIG. 4 is a pattern diagram of a wiring circuit for evaluation.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001363635A JP3886791B2 (en) | 2001-11-29 | 2001-11-29 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001363635A JP3886791B2 (en) | 2001-11-29 | 2001-11-29 | Manufacturing method of multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163456A JP2003163456A (en) | 2003-06-06 |
JP3886791B2 true JP3886791B2 (en) | 2007-02-28 |
Family
ID=19173946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001363635A Expired - Fee Related JP3886791B2 (en) | 2001-11-29 | 2001-11-29 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3886791B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091082A (en) * | 2009-10-20 | 2011-05-06 | Shin Etsu Polymer Co Ltd | Method of manufacturing printed wiring board |
TW201118059A (en) * | 2009-11-20 | 2011-06-01 | Holy Stone Entpr Co Ltd | Manufacturing process for high precision ceramic substrate |
JP6332630B2 (en) * | 2014-06-16 | 2018-05-30 | 東芝ライテック株式会社 | Lamp device and lighting device |
KR102496717B1 (en) * | 2015-10-27 | 2023-02-07 | 주식회사 아모센스 | Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof |
KR20190089206A (en) * | 2017-02-27 | 2019-07-30 | 후지필름 가부시키가이샤 | METHOD FOR MANUFACTURING CONDUCTIVE FILM, |
-
2001
- 2001-11-29 JP JP2001363635A patent/JP3886791B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003163456A (en) | 2003-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3771099B2 (en) | Green sheet and manufacturing method thereof, manufacturing method of multilayer wiring board, manufacturing method of double-sided wiring board | |
JP2006060147A (en) | Ceramic electronic component and capacitor | |
JP3652196B2 (en) | Manufacturing method of ceramic wiring board | |
JP4454105B2 (en) | Manufacturing method of multilayer wiring board | |
JP3886791B2 (en) | Manufacturing method of multilayer wiring board | |
JP4535098B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP4610114B2 (en) | Manufacturing method of ceramic wiring board | |
JP4535576B2 (en) | Manufacturing method of multilayer wiring board | |
JP4029163B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP4028810B2 (en) | Manufacturing method of multilayer wiring board | |
JP4693284B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2004087989A (en) | Multilayer wiring substrate | |
JP4688314B2 (en) | Wiring board manufacturing method | |
JPH11284296A (en) | Wiring board | |
JP2004063811A (en) | Wiring substrate and its manufacturing method | |
JP4587562B2 (en) | Manufacturing method of multilayer wiring board | |
JP2001015895A (en) | Wiring board and its manufacture | |
JP4071908B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2006066626A (en) | Composite, manufacturing method thereof, manufacturing method of composite sheet, laminate, and lamination component | |
JP2002050865A (en) | Glass-ceramic wiring board and method of manufacturing it | |
JP4339139B2 (en) | Ceramic wiring board | |
JP2004241432A (en) | Multilayered ceramic board and its manufacturing method | |
JP2003046239A (en) | Multilayer wiring board and method of manufacturing it | |
JP2004235346A (en) | Manufacturing method of multilayer wiring board | |
JP2003318541A (en) | Method for manufacturing ceramic multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061122 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |