JP4693284B2

JP4693284B2 - Multilayer wiring board and manufacturing method thereof

Info

Publication number: JP4693284B2
Application number: JP2001159631A
Authority: JP
Inventors: 俊昭重岡; 哲也木村; 智濱野
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-05-28
Filing date: 2001-05-28
Publication date: 2011-06-01
Anticipated expiration: 2021-05-28
Also published as: JP2002353626A

Description

【０００１】
【発明の属する技術分野】
本発明は、ガラスセラミックなどのセラミック絶縁基板の内部に金属箔からなる配線回路層を配設した多層配線基板とその製造方法に関するものである。
【０００２】
【従来技術】
セラミック配線基板は、一般に次のような方法で製造される。１）セラミック組成物に樹脂成分あるいは溶剤を混錬し、ドクターブレード法によりグリーンシートを成形する。２）得られたグリーンシートに穴あけ加工を行い、この穴に導体ペーストを充填してビアホール導体を形成する。３）このグリーンシートの表面に導体ペーストをスクリーン印刷を行うことにより、グリーンシート上に配線回路層を被着する。４）これを複数枚位置合わせして脱バインダーを行った後、焼成する。
【０００３】
また、最近では、配線抵抗の軽減あるいは配線の微細化、高精度化を行うため、配線回路層を導体ペーストに代えて金属箔によって形成する試みが行われている。例えば特開平１１−２２４９８４号、特開２０００−２００９６９号等では、樹脂フィルム上に接着した金属箔をエッチング処理して所定のパターンの配線回路層に加工した後、これをセラミックグリーンシートに加圧転写した後、それらを複数枚積層、焼成してセラミック配線基板を得る方法が報告されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、金属箔を配線回路層に使用する方法では、図５に示すように、絶縁基板３１内に金属箔からなる配線回路層３２を形成した場合、積層面における配線回路層３２の外周部に隙間３３が発生しやすいという問題があった。
【０００５】
通常、金属粉末等より構成される導体ペーストをグリーンシートにスクリーン印刷法等により被着形成して配線回路層を形成した場合、グリーンシートを積層して加熱圧着することによってグリーンシートと導体ペーストからなる配線回路層が変形して互いに隙間のない積層体が形成できるが、金属箔は、それ自体、剛性が非常に高いために、積層時の圧力で金属箔が変形することがほとんどなく、また、焼成時に収縮することがないために、金属箔周辺も焼成収縮しにくいために隙間やボイドが発生しやすい。
【０００６】
この問題に対して、金属箔からなる配線回路層を圧力の印加によってグリーンシート表面に埋設することも提案されているが、グリーンシート表面に埋設するために高い圧力を付与するか、またはグリーンシートを柔かくする必要があるためにグリーンシートの性質を損ねたり、寸法安定性に欠けるなどの問題があった。
【０００７】
また、上記隙間の発生は、金属箔からなる配線回路層の厚みを薄くするほど小さくなるが、隙間の発生を完全に防止するためには、非常に薄くする必要があり、その結果、配線回路層の電気抵抗が増大するという問題があった。
【０００８】
また、金属箔からなる配線回路層は、エッチングによって微細な配線パターンが形成できるために非常に配線回路層間が近接するが、この配線回路層間に挟まれた絶縁層は焼成収縮が非常にしにくいために焼結不良が発生しやすく、ボイドが生成されやすいという問題があった。
【０００９】
そのために、メッキ処理や高湿度雰囲気下でメッキ液や水分が、配線回路層周辺の上記隙間やボイドに侵入して配線回路層間の絶縁性が低下するという問題があった。
【００１０】
従って、本発明は、少なくとも内部に金属箔からなる配線回路層が配設された多層配線基板において、内部の配線回路層の周囲に隙間が発生したり、焼結不良によるボイドの発生によってメッキ処理や高湿雰囲気での水分の侵入によって配線回路層間の絶縁不良が発生することのない多層配線基板とその製造方法を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、上記課題に対して検討を重ねた結果、絶縁基板内部に配設される金属箔からなる配線回路層と同一平面内の周囲に、焼結性に優れたセラミック層を設けておくことによって、配線回路層の周囲での隙間の発生が効果的に抑制できることを見出し、本発明に至った。
【００１２】
即ち、本発明の多層配線基板は、セラミック絶縁層を積層してなる絶縁基板の少なくとも前記絶縁層間に金属箔からなる配線回路層を形成してなるものであって、前記金属箔からなる配線回路層と同一平面内の前記配線回路層周辺に、前記セラミック絶縁層よりも焼結性に優れたセラミック層が配設されており、前記セラミック絶縁層および前記焼結性に優れたセラミック層がガラスとセラミックフィラーとの混合物からなっているとともに、前記焼結性に優れたセラミック層におけるセラミックフィラーの平均粒径が、前記セラミック絶縁層におけるセラミックフィラーの平均粒径よりも大きいことを特徴とするものである。
【００１４】
また、前記焼結性に優れたセラミック層におけるセラミックフィラーの平均粒径が、前記セラミック絶縁層におけるセラミックフィラーの平均粒径よりも１０％以上大きいことが好ましい。
【００１６】
また、本発明の多層配線基板の製造方法は、ガラスとセラミックフィラーとを含むセラミック絶縁層用のグリーンシートの表面に、金属箔からなる配線回路層を被着形成するとともに、該配線回路層の周囲に、ガラスと前記セラミック絶縁層用のグリーンシートにおけるセラミックフィラーの平均粒径よりも大きい平均粒径を有するセラミックフィラーとを含有するとともに、前記セラミック絶縁層用のグリーンシートよりも焼結性に優れたセラミック層用のグリーンシートを形成した後、それらのグリーンシートを積層し、焼成することを特徴とするものである。
【００１８】
また、前記焼結性に優れたセラミック層用のグリーンシートにおけるセラミックフィラーの平均粒径を、前記セラミック絶縁層用のグリーンシートにおけるセラミックフィラーの平均粒径よりも１０％以上大きいものにすることによって、配線基板の特性等に悪影響を及ぼすことなく、焼結性を高めることができる。
【００１９】
また、上記の多層配線基板の製造方法においては、前記焼結性に優れたセラミック層用のグリーンシートを、前記配線回路層の周囲に３０μｍ以上の幅で形成することによって隙間の発生を効果的に抑制することができる。また、その結果、上記の多層配線基板においては、隙間の発生を少なくなくすることができる。
【００２０】
また、前記金属箔としては、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄから選ばれる少なくとも１種からなることが配線回路層の低抵抗化を図る上で望ましい。
【００２１】
【発明の実施の形態】
以下、本発明の多層配線基板について、図面に基づいて説明する。図１は本発明の多層配線基板の一例を示す概略断面図である。図１の多層配線基板１によれば、絶縁基板２は、複数のセラミック絶縁層２ａ〜２ｄを積層してなる積層体から構成され、その絶縁層２ａ〜２ｄ間および絶縁基板２表面には、厚みが５〜２０μｍの高純度金属箔からなる配線回路層３が被着形成されている。さらに、各セラミック絶縁層２ａ〜２ｄには、厚み方向を貫くように形成された直径が８０〜２００μｍのビアホール導体４が形成され、これにより、配線回路層３間を接続し所定回路を達成するための回路網が形成される。また配線回路層３の表面には半導体素子５が実装搭載される。
【００２２】
本発明では、セラミック絶縁層２ａ〜２ｄからなる絶縁基板２は、ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物を焼成してなるガラスセラミックスによって形成されたものであることが望ましく、特に、ガラス成分１０〜７０重量％と、セラミックフィラー成分３０〜９０重量％の割合からなる組成物を焼成したものであることが望ましい。このようなガラスセラミックスは、焼成温度が８００〜１０５０℃と低いために、後述する低抵抗導体との同時焼成が可能である点で有利であり、また、概して誘電率が低いために、高周波信号などの伝送損失を低減することができる。
【００２３】
ここで、用いられるガラス成分としては、少なくともＳｉＯ₂を含み、Ａｌ₂Ｏ₃、Ｂ₂Ｏ₃、ＺｎＯ、ＰｂＯ、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも１種を含有したものであって、例えば、ＳｉＯ₂−Ｂ₂Ｏ₃系、ＳｉＯ₂−Ｂ₂Ｏ₃−Ａｌ₂Ｏ₃系−ＭＯ系（但し、ＭはＣａ、Ｓｒ、Ｍｇ、ＢａまたはＺｎを示す）等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ｂａ系ガラス、Ｐｂ系ガラス、Ｂｉ系ガラス等が挙げられる。
【００２４】
これらのガラスは、焼成処理することによっても非晶質のままである非晶質ガラス、また焼成処理によって、リチウムシリケート、クォーツ、クリストバライト、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも１種類を析出する結晶化ガラスのいずれでも用いられる。
【００２５】
また、セラミックフィラーとしては、クォーツ、クリストバライト等のＳｉＯ₂や、Ａｌ₂Ｏ₃、ＺｒＯ₂、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、ジルコン酸カルシウム、珪酸ストロンチウム、チタン酸カルシウム、チタン酸バリウム、等が好適に用いられる。
【００２６】
配線回路層３は、９９．５重量％以上の高純度の金属からなる金属箔からなり、特にＣｕ、Ａｇ、Ａｌ、Ａｕ、Ｎｉ、ＰｔおよびＰｄの群から選ばれる少なくとも１種を使用することが可能である。またビアホール導体４は、上記の配線回路層３と同様の成分からなる導体が充填されていることが望ましい。
【００２７】
また、本発明の多層配線基板において、表面の配線回路層は、ＩＣチップなどの各種電子部品５を搭載するためのパッドとして、シールド用導体膜として、さらには、外部回路と接続する端子電極として用いられ、各種電子部品５が配線回路層３に半田や導電性接着剤などを介して接合される。尚、図示していないが、必要に応じて、配線基板の表面には、さらに珪化タンタル、珪化モリブデンなどの厚膜抵抗体膜や配線保護膜などを形成しても構わない。
【００２８】
本発明の多層配線基板においては、配線回路層３のうち、絶縁基板２内部に配設れた配線回路層３ａと同一平面内の配線回路層３ａ周辺に、セラミック絶縁層２ａ〜２ｄよりも焼結性に優れたセラミック層６を配設してなる。本発明においては、セラミック絶縁層２ａ〜２ｄ自体は、所定の焼成温度で実質的には気孔率が０．５％以下、特に０．１％以下の緻密質となるように組成等が決定されるものであり、それ自体焼結性に優れたものであるが、本発明において、この配線回路層３ａの周辺における焼結性を高めるとは、セラミック絶縁層２ａ〜２ｄに比較して、焼結開始温度が低いこと、あるいはセラミック絶縁層２ａ〜２ｄよりも低い温度で液相が生成されて焼結が進行することを意味する。
【００２９】
本発明によれば、配線回路層３ａの周囲に配設されたセラミック層６において、焼結過程で、セラミック絶縁層２ａ〜２ｄの焼結開始温度よりも低い温度で液相が生成される結果、ボイドの発生を防止することができる。
【００３０】
このセラミック層６は、セラミック絶縁層２ａ〜２ｄと同様に、ガラス、またはガラスとセラミックフィラー成分と混合物からなることが同時に焼成できる点で望ましく、また焼結性の調整も絶縁基板の特性に悪影響を及ぼすことなく、容易に行うことができる点で有利である。
【００３１】
本発明においては、このセラミック層６の焼結性をセラミック絶縁層２ａ〜２ｄよりも高めるためには、セラミック層６を以下のようにする。
【００３２】
第１には、セラミック層６とセラミック絶縁層２ａ〜２ｄとを同一種あるいは類似種のガラス種とフィラー種との組み合わせによって形成し、そのセラミック層６におけるガラス量を、セラミック絶縁層２ａ〜２ｄにおけるガラス量よりも多くする。ガラス量が増加すると焼成開始温度を低くすることができる。より具体的には、セラミック絶縁層２ａ〜２ｄ中のガラス量に対して１０体積％以上多く含ませることが効果的である。（例えば、ガラス量が全量５０体積％であった場合、セラミック層中のガラス量を全量中５５体積％以上とする。）なお、ガラス量を多くするとは、セラミックフィラー量を少なくすると同じ意味である。
【００３３】
第２に、セラミック層６中のガラスとして、前記セラミック絶縁層２ａ〜２ｄにおけるガラスの軟化点よりも低い軟化点を有するガラスを選択して用いる。この軟化点は、ガラスの組成によって決定される。軟化点を低下させる成分としては、特に、ＢａＯ、ＣａＯ、ＳｒＯなどのアルカリ土類金属酸化物や、Ｌｉ₂Ｏ、Ｎａ₂Ｏなどのアルカリ金属酸化物、Ｂ₂Ｏ₃等が挙げられ、これらの成分量が相対的に多くなると軟化点が低下する傾向がある。
【００３４】
第３に、セラミック層６に分散含有されたセラミックフィラーの平均粒径が、セラミック絶縁層２ａ〜２ｄに含まれるセラミックフィラーの平均粒径よりも大きくすることによっても焼結性を高めることができる。通常、セラミックフィラーの平均粒径は、取り扱いおよび焼結性の点で、０．５〜５μｍが適当であるが、この平均粒径が上記の範囲内でかつセラミック絶縁層２ａ〜２ｄのセラミックフィラーの平均粒径よりも１０％以上大きいことが適当である。
【００３５】
第４に、セラミック層を形成する場合のガラス粉末の平均粒径が、セラミック絶縁層２ａ〜２ｄを形成する場合のガラス粉末の平均粒径よりも小さいことが望ましい。ガラス粉末の平均粒径が小さくなるほど焼結性が高くなる傾向にある。ガラス粉末の平均粒径は、取り扱いおよびシート化の容易性などの点で１〜５μｍが適当であるが、この平均粒径が上記の範囲内でかつセラミック絶縁層２ａ〜２ｄを形成する場合のガラス粉末の平均粒径よりも小さい１０％以上小さいことが適当である。
【００３６】
本発明においては、このセラミック層６は、図２に示すように、金属箔からなる配線回路層３ａの同一平面内の少なくとも周囲に設けることが必要であるが、その他、配線回路層３ａの周囲のみならず、配線回路層３ａの上下に積層されていてもよい。
【００３７】
また、このセラミック層６は配線回路層３ａの周囲において、３０μｍ以上、特に５０μｍ以上の幅をもって形成されていることによって隙間の発生を効果的に防止することができる。また、金属箔からなる配線回路層３ａの厚みは、３０μｍ以下であることが、配線回路層のパターン加工性の点で望ましい。そして、セラミック層６の厚みは、この配線回路層の厚みｔに対して０．５ｔ〜２ｔとすることによって、配線回路層２ａの周辺の隙間の発生を効果的に防止することができる。
【００３８】
なお、本発明における配線回路層３ａを形成する金属箔は、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄから選ばれる少なくとも１種からなることが望ましい。
【００３９】
次に、本発明の配線基板を作製する方法について図３をもとに説明する。まず、上述したような結晶化ガラス又は非結晶ガラスと前記のセラミックフィラー成分を混合してセラミック組成物を調製し、その混合物に有機バインダー等を加えた後、ドクターブレード法、圧延法、プレス法などによりシート状に成形して厚さ約５０〜５００μｍのグリーンシート１１を作製する（図３ａ）。
【００４０】
そして、このグリーンシート１１にレーザーやマイクロドリル、パンチングなどにより、直径８０〜２００μｍの貫通孔を形成し、その内部に導体ペーストを充填してビアホール導体１２を形成する（図３ｂ）。導体ペースト中には、Ｃｕ、Ａｇ等の金属成分以外に、アクリル樹脂などからなる有機バインダーとトルエン、イソプロピルアルコール、アセトンなどの有機溶剤とを均質混合して形成される。有機バインダーは、金属成分１００重量部に対して、０．５〜１５．０重量部、有機溶剤は、固形成分及び有機バインダー１００重量部に対して、５〜１００重量部の割合で混合されることが望ましい。なお、この導体ペースト中には若干のガラス成分等を添加してもよい。
【００４１】
次に、このグリーンシート１１の表面に高純度金属導体、特に金属箔からなる配線回路層１３を形成する（図３ｃ）。このような金属箔からなる配線回路層１３は、グリーンシートの表面に金属箔を接着した後に周知のフォトエッチング法等の手法によって所望の回路を形成する方法が知られているが、かかる方法ではエッチング液によってグリーンシートを変質させてしまうため、本発明においては転写法にて形成する。
【００４２】
転写法による配線回路層の形成方法としては、まず、高分子材料等からなる転写フィルム上に高純度金属導体、特に金属箔を接着した後、この金属導体の表面にレジストを回路パターン状に被着した後、エッチング処理およびレジスト除去を行って配線回路層を形成する。
【００４３】
そして、鏡像の配線回路層を形成した転写フィルムをビアホール導体１２が形成されたグリーンシート１１の表面に位置合わせして積層圧着した後、転写フィルムを剥がすことにより、配線回路層１３をグリーンシート１１表面に形成することができる。この時、金属箔からなる配線回路層１３の転写性を高めるために、金属箔からなる配線回路層のグリーンシート１１と接触する側の表面粗さＲｚを３〜６μｍとすることによって、配線回路層１３のグリーンシート１１への密着性を高めることができる。
【００４４】
次に、配線回路層１３を形成したグリーンシート１１の表面における配線回路層１３の少なくとも周囲に、グリーンシート１１中のセラミック成分よりも焼結性に優れたセラミック成分を含有するセラミック層１４を形成する（図３ｄ）。
【００４５】
このセラミック層１４は、セラミック成分と、必要に応じて有機バインダーや有機溶媒等を添加したスラリーをスクリーン印刷等によって形成することができる。
【００４６】
本発明によれば、セラミック層１４におけるセラミック成分として、前述した第１〜第４の手法に従って、ガラス量、フィラー量、ガラスの軟化点、フィラーの平均粒径、ガラス粉末の平均粒径を調整することによって、グリーンシート１１中のセラミック成分よりも焼結性に優れたセラミック成分を含有するセラミック層１４を形成する。即ち、セラミック層１４を形成するセラミック成分において、１）ガラス量を、前記グリーンシート中のセラミック成分におけるガラス量よりも多くする、２）軟化点が、前記グリーンシート中のセラミック成分におけるガラスよりも低いガラスを用いる、３）セラミックフィラーの平均粒径を前記グリーンシート中のセラミック成分におけるセラミックフィラーの平均粒径よりも小さくする、ガラスの平均粒径を前記グリーンシート中のセラミック成分におけるガラスの平均粒径よりも小さくする、のうち少なくとも１つの手法を用いてセラミック成分を構成し、これを用いてセラミック層１４を形成すればよい。
【００４７】
なお、このセラミック層１４の形成は、配線基板の最表面、最裏面に位置するグリーンシートに対しては、層間剥離などの現象が生じないために必ずしも必要ではない。
【００４８】
次に、上記と同様にして作製された複数のグリーンシートを積層圧着して積層体１５を形成する（図３ｅ）。グリーンシートの積層には、積み重ねられたグリーンシートに熱と圧力を加えて熱圧着する方法、有機バインダー、可塑剤、溶剤等からなる接着剤をシート間に塗布して熱圧着する方法等が採用可能である。
【００４９】
その後、この積層体１５を焼成するが、金属箔からなる配線回路層を有する場合、金属箔自体が非常に緻密体であり、グリーンシートのように焼成収縮しないために、配線回路層と絶縁層間で歪みが発生し、反りやクラックなどが発生してしまうおそれがある。そのために、焼成にあたっては、平面方向への焼成収縮を抑制しながら焼成することが望ましい。
【００５０】
平面方向の収縮を抑制しながら焼成する方法としては、例えば、１）積層体に対して積層方向に１０〜３０ＭＰａの圧力を印加しながら焼成する、２）図３ｆに示すように、焼成温度で焼成収縮しないアルミナなどの難焼結性セラミックシート１６を上記の積層体１５の表面、あるいは表裏面に接着するして焼成する方法が挙げられる。加圧手段などが不要な点では２）の方が有利である。
【００５１】
この２）の方法における難焼結性セラミックシート１６は、難焼結性セラミック材料を主成分とするセラミック成分に、有機バインダー、可塑剤、溶剤等を加えたスラリーをシート状に成形して得られる。難焼結性セラミック材料としては、具体的には１１００℃以下の温度で緻密化しないようなセラミック組成物から構成され、具体的にはＡｌ₂Ｏ₃、ＳｉＯ₂、ＭｇＯ、ＺｒＯ₂、ＢＮ、ＴｉＯ₂の少なくとも１種又はその化合物（フォルステライト、エンスタタイト等）の粉末が挙げられる。また、有機バインダー、可塑剤及び溶剤としてはガラスセラミックグリーンシートで使用したのと同様の材料が使用可能である。また、この難焼結性セラミックシート中には、ガラス成分を０．５〜１５体積％加えることによって、グリーンシートとの密着性が高くなり、収縮を抑制する作用が大きくなり、またグリーンシート表面のガラス成分の拡散によるボイドの発生を抑制できるなどの利点を有する。
【００５２】
焼成は、１００〜８５０℃、特に４００〜７５０℃の窒素雰囲気中で加熱処理してグリーンシート内やビアホール導体ペースト中の有機成分を分解除去した後、８００〜１１００℃の窒素雰囲気中で焼成する。また、配線回路層としてＡｇ導体を用いる場合、焼成雰囲気は大気中で行うことができる。
【００５３】
その後、適宜、難焼結性セラミックシートを超音波洗浄、研磨、ウォータージェット、ケミカルブラスト、サンドブラスト、ウェットブラスト等によって除去することによって多層配線基板１７を作製することができる。
【００５４】
このようにして得られる多層配線基板１７は、焼成時の収縮が圧力または難焼結性セラミックシートによって厚さ方向だけに抑えられているので、その平面方向の収縮を０．５％以下に抑えることが可能となり、しかもガラスセラミックグリーンシートは拘束シートによって全面にわたって均一にかつ確実に結合されているので、拘束シートの一部剥離等によって反りや変形が起こるのを防止することができる。
【００５５】
【実施例】
ＳｉＯ₂：３７重量％、Ａｌ₂Ｏ₃：２７重量％、ＣａＯ：１１重量％、ＺｎＯ：１２重量％、Ｂ₂Ｏ₃：１３重量％の組成を有する平均粒径３μｍの結晶性ガラスＡ粉末（軟化点８５０℃）７３重量％と、セラミックフィラーとして、平均粒径２μｍのシリカ２７重量％からなるガラスセラミック原料粉末１００重量部に対して、有機バインダーとしてメタクリル酸イソブチル樹脂を固形分で１１重量部、可塑剤としてフタル酸ジブチルを５重量部添加し、トルエンを溶媒としてボールミルにより３６時間混合しスラリーを調整した。得られたスラリーをドクターブレード法により厚さ０．２ｍｍのグリーンシートＡを形成した。
【００５６】
次に、ＰＥＴフィルム上に形成された厚み０．０２ｍｍの銅箔にフォトエッチング法により、図４に示す形状の長さ３０ｍｍの３本の並走する配線部２１および測定端子２２を具備する配線回路層２３を作製した。３本の並走する配線部２１の配線幅は各々１ｍｍ、間隔は各々１ｍｍとした。このＰＥＴフィルム上に形成した配線回路層２３をグリーンシートＡに加熱圧着し、ＰＥＴフィルムを剥離して配線回路層をグリーンシートＡ表面に転写させた。
【００５７】
そして、適宜、グリーンシートＡの表面の配線回路層２３の周辺に、最大幅１ｍｍで、所定の組成物からなるセラミック成分１００重量部に対して、メタクリル系バインダーを６重量部、テルピネオールを４０重量部混合したセラミックペーストをスクリーン印刷法によって１５μｍの厚みで塗布し、セラミック層２４を形成した。
【００５８】
なお、セラミック層２４の形成にあたって、セラミック成分としては、グリーンシートの形成に用いたガラスと同一の組成からなる平均粒径０．６〜３．５μｍのガラスと、平均粒径が０．８〜３μｍのＳｉＯ₂粉末を用いた。
【００５９】
また、ガラスとして、ＳｉＯ₂：３７重量％、Ａｌ₂Ｏ₃：２５重量％、ＣａＯ：１５重量％、ＺｎＯ：１０重量％、Ｂ₂Ｏ₃：１３重量％の軟化点が８３０℃のガラスＢを用いた。
【００６０】
また、上記と同様にして厚さ０．２ｍｍのグリーンシートＢを作製し、このグリーンシートＢの上記のグリーンシートＡの配線回路層２３の測定端子２２に対向する部分に貫通孔を形成し、この貫通孔内に銅ペーストを充填してビアホール導体２５を形成した。また、上記と同様にしてグリーンシートＢの表面にも配線回路層を転写形成した。
【００６１】
そして、配線回路層２３およびセラミック層２４が形成されたグリーンシートＡの上に、上記グリーンシートＢを積層して８０℃、１０ＭＰａで加熱圧着を行い、配線部２２を基板内部に埋設させ、測定端子２２をビアホール導体２５を経由して、表面の測定用電極２６に接続した積層体２７を得た。
【００６２】
その後、この積層体２７中の有機成分（バインダー、可塑剤等）を分解除去するために水蒸気を含んだ窒素雰囲気中で７５０℃、３時間の熱処理を行い残留炭素量を３００ｐｐｍ以下に低減せしめた後、９３０℃で１時間の焼成を行い、配線回路層２３を具備する配線基板を作製した。
【００６３】
また、この配線基板における表面の配線回路層に対して、厚み３μｍのＮｉメッキ層及び厚み２μｍのＡｕメッキ層を無電解めっき法により被着した。
【００６４】
次に、配線基板の測定用電極２６にリード線を付け、温湿度サイクルバイアス試験を行い、２つの測定用電極２６間の電気抵抗を測定し、絶縁性の評価を行った。温湿度サイクルバイアス試験は、２つの測定用電極２６間に５Ｖの電圧を負荷した状態で温度５℃、湿度４０％および温度８５℃、湿度９５％の雰囲気にそれぞれ２時間づつ繰り返し晒した。温湿度サイクルバイアス試験は５００サイクルまで行い、測定用電極２６間の電気抵抗を測定して抵抗値が１ＭΩ以上であるものを良品と判断し、抵抗値が１ＭΩ未満のものを不良と判断してその結果を表１に示した。
【００６５】
また、上記によって作製した配線基板における配線回路層の周辺部分を走査型電子顕微鏡写真によって観察し、金属箔からなる配線回路層の周辺部のボイド数を測定した。ボイド数のカウントは、１０μｍ×１００μｍの３箇所の観察領域におけるボイド数の平均を求めた。結果は、表１に示した。
【００６６】
【表１】

【００６７】
表１の結果によれば、配線回路層の周辺にセラミック層を形成しなかった従来の配線基板は、配線回路層の周辺に隙間の発生が認められ、その隙間にメッキ液や水分が侵入しており、それによって初期の段階で絶縁不良が確認された。
【００６８】
これに対して、セラミック層を形成するにあたり、セラミック絶縁層と同じ材料からなるセラミック層を形成した試料Ｎｏ．２では、配線回路層の周辺にボイドの発生が認められた。
【００６９】
そこで、試料Ｎｏ．２〜５から、セラミック層におけるガラスの含有量を変化させた結果、ガラス量がセラミック絶縁層中のガラス量よりも少ないと全く効果がなかったが、ガラス量を多くすることによって、焼結性が改善され、配線回路層間に隙間やボイドの発生が抑制され、配線回路層間での絶縁不良の発生が改善された。
【００７０】
また、試料Ｎｏ．６〜９から、ガラスとして軟化点の異なるガラスを用いた結果、軟化点の低いガラスＢを用いることによっても、焼結性が改善され、ボイドの発生がなく、配線回路層間での絶縁不良の発生が改善された。
【００７１】
さらに、試料Ｎｏ．１１〜１４、１５〜１９の結果から、シリカの平均粒径をセラミック絶縁層におけるセラミックフィラーの平均粒径よりも小さくする、ガラス粉末の平均粒径を小さくすることによっても同様に改善効果が見られた。
【００７２】
【発明の効果】
以上詳述した通り、本発明の多層配線基板によれば、金属箔からなる配線回路層の周辺における隙間の発生や層間剥離によって、近接する配線回路層間の絶縁性がメッキ処理や高湿雰囲気中に保持されることによる水分の侵入によって損なわれるのを有効に防止することができ、信頼性の高い配線基板を得ることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一例を示す概略断面図である。
【図２】本発明の多層配線基板における配線回路層の周辺の拡大断面図である。
【図３】本発明の多層配線基板の製造方法における製造工程図である。
【図４】評価用の配線回路のパターン図である。
【図５】従来の多層配線基板の概略断面図である。
【符号の説明】
１多層配線基板
２絶縁基板
２ａ〜２ｄ絶縁層
３配線回路層
４ビアホール導体
５半導体素子
６セラミック層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board in which a wiring circuit layer made of a metal foil is disposed inside a ceramic insulating substrate such as glass ceramic, and a method for manufacturing the same.
[0002]
[Prior art]
A ceramic wiring board is generally manufactured by the following method. 1) A resin component or a solvent is kneaded into the ceramic composition, and a green sheet is formed by a doctor blade method. 2) A drilling process is performed on the obtained green sheet, and a conductor paste is filled in the hole to form a via-hole conductor. 3) Conductor paste is screen-printed on the surface of the green sheet to deposit a wiring circuit layer on the green sheet. 4) A plurality of these are aligned, debindered, and then fired.
[0003]
In recent years, attempts have been made to form a wiring circuit layer with a metal foil in place of a conductor paste in order to reduce wiring resistance or to make wiring finer and more accurate. For example, in JP-A-11-224984 and JP-A-2000-200969, a metal foil adhered on a resin film is processed by etching into a wiring circuit layer having a predetermined pattern, and then pressed onto a ceramic green sheet. A method for obtaining a ceramic wiring board by laminating and firing a plurality of them after transfer has been reported.
[0004]
[Problems to be solved by the invention]
However, in the method of using the metal foil for the wiring circuit layer, as shown in FIG. 5, when the wiring circuit layer 32 made of the metal foil is formed in the insulating substrate 31, the outer periphery of the wiring circuit layer 32 on the laminated surface is formed. There was a problem that the gap 33 was likely to occur.
[0005]
Usually, when a wiring circuit layer is formed by depositing a conductive paste made of metal powder or the like on a green sheet by screen printing or the like, the green sheet and the conductive paste are laminated by thermocompression bonding. However, the metal foil itself has very high rigidity, so that the metal foil is hardly deformed by the pressure during lamination. Since the metal foil does not shrink during firing, the periphery of the metal foil does not easily shrink during firing, and therefore gaps and voids are likely to occur.
[0006]
In order to solve this problem, it has been proposed to embed a wiring circuit layer made of metal foil on the surface of the green sheet by applying pressure. However, a high pressure is applied to embed the surface of the green sheet on the surface of the green sheet. Therefore, there is a problem that the properties of the green sheet are impaired and the dimensional stability is lacking.
[0007]
In addition, the generation of the gap is reduced as the thickness of the wiring circuit layer made of metal foil is reduced. However, in order to completely prevent the generation of the gap, it is necessary to make the wiring circuit very thin. There was a problem that the electrical resistance of the layer increased.
[0008]
In addition, the wiring circuit layer made of metal foil is very close to the wiring circuit layer because a fine wiring pattern can be formed by etching. However, the insulating layer sandwiched between the wiring circuit layers is extremely difficult to shrink by firing. There is a problem that defective sintering is likely to occur and voids are easily generated.
[0009]
For this reason, there has been a problem that the plating solution or moisture enters the gaps or voids around the wiring circuit layer in a plating process or in a high humidity atmosphere and the insulation between the wiring circuit layers is lowered.
[0010]
Accordingly, the present invention provides a multi-layered wiring board having a wiring circuit layer made of metal foil at least inside, and a plating process is performed due to the generation of voids around the internal wiring circuit layer or the generation of voids due to poor sintering. Another object of the present invention is to provide a multilayer wiring board and a method for manufacturing the same, in which insulation failure between wiring circuit layers does not occur due to the intrusion of moisture in a high humidity atmosphere.
[0011]
[Means for Solving the Problems]
In the present invention, as a result of repeated studies on the above problems, a ceramic layer excellent in sinterability is provided around the same plane as the wiring circuit layer made of metal foil disposed inside the insulating substrate. Thus, the inventors have found that the generation of gaps around the wiring circuit layer can be effectively suppressed, and have reached the present invention.
[0012]
  That is, the multilayer wiring board of the present invention is formed by forming a wiring circuit layer made of a metal foil between at least the insulating layers of an insulating substrate formed by laminating ceramic insulating layers, and the wiring circuit made of the metal foil. In the same plane as the layerSaidAround the wiring circuit layer, a ceramic layer with better sinterability than the ceramic insulating layerButArrangementThe ceramic insulating layer and the ceramic layer excellent in sinterability are made of a mixture of glass and ceramic filler, and the average particle size of the ceramic filler in the ceramic layer excellent in sinterability is Larger than the average particle size of the ceramic filler in the ceramic insulating layerIt is characterized by this.
[0014]
  The ceramic layer having excellent sinterabilityThe average particle size of the ceramic filler in the ceramic insulating layer is preferably 10% or more larger than the average particle size of the ceramic filler in the ceramic insulating layer.
[0016]
  Also, a method for producing a multilayer wiring board of the present inventionIs,Glass and ceramic fillerincludingFor ceramic insulation layerA wiring circuit layer made of metal foil is deposited on the surface of the green sheet, and around the wiring circuit layer.And containing a ceramic filler having an average particle size larger than the average particle size of the ceramic filler in the glass and the green sheet for the ceramic insulating layer,AboveFor ceramic insulation layerGreen seaToExcellent sinterabilityTLamic layerGreen sheet forAfter forming, the green sheets are laminated and fired.
[0018]
  In addition, ceramic with excellent sinterabilityThe average particle size of the ceramic filler in the green sheet for the layer is 10% or more larger than the average particle size of the ceramic filler in the green sheet for the ceramic insulating layerBy doing so, the sinterability can be enhanced without adversely affecting the characteristics of the wiring board.
[0019]
  In addition, the above multilayer wiring boardPlankIn the manufacturing method, the ceramic layer having excellent sinterabilityGreen sheet forIs formed with a width of 30 μm or more around the wiring circuit layer, so that the generation of gaps can be effectively suppressed.As a result, it is possible to reduce the generation of gaps in the multilayer wiring board.
[0020]
The metal foil is preferably made of at least one selected from Cu, Ag, Au, Ni, Pt, and Pd in order to reduce the resistance of the wiring circuit layer.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a multilayer wiring board of the present invention will be described with reference to the drawings. FIG. 1 is a schematic sectional view showing an example of the multilayer wiring board of the present invention. According to the multilayer wiring board 1 of FIG. 1, the insulating substrate 2 is composed of a laminate formed by laminating a plurality of ceramic insulating layers 2 a to 2 d, and between the insulating layers 2 a to 2 d and the surface of the insulating substrate 2, A wiring circuit layer 3 made of a high-purity metal foil having a thickness of 5 to 20 μm is deposited. Further, each ceramic insulating layer 2a to 2d is formed with a via-hole conductor 4 having a diameter of 80 to 200 μm so as to penetrate the thickness direction, thereby connecting the wiring circuit layers 3 to achieve a predetermined circuit. A network is formed. A semiconductor element 5 is mounted on the surface of the wiring circuit layer 3.
[0022]
In the present invention, the insulating substrate 2 composed of the ceramic insulating layers 2a to 2d is desirably formed of glass ceramics formed by firing glass powder or a mixture of glass powder and ceramic filler powder, It is desirable to fire a composition comprising 10 to 70% by weight of a glass component and 30 to 90% by weight of a ceramic filler component. Such a glass ceramic is advantageous in that the firing temperature is as low as 800 to 1050 ° C., so that it can be co-fired with a low-resistance conductor, which will be described later, and because the dielectric constant is generally low, Transmission loss such as can be reduced.
[0023]
Here, the glass component used is at least SiO.₂Including Al₂O_Three, B₂O_Three, ZnO, PbO, alkaline earth metal oxides, alkali metal oxides containing at least one kind, for example, SiO₂-B₂O_ThreeSystem, SiO₂-B₂O_Three-Al₂O_ThreeExamples include borosilicate glass, alkali silicate glass, Ba glass, Pb glass, Bi glass, etc., such as system-MO system (where M represents Ca, Sr, Mg, Ba, or Zn).
[0024]
These glasses are amorphous glass that remains amorphous even when fired. Any crystallized glass that precipitates at least one kind of crystals of dolomite, petalite, and substituted derivatives thereof.
[0025]
In addition, as ceramic filler, SiO such as quartz and cristobalite₂Al₂O_Three, ZrO₂Mullite, forsterite, enstatite, spinel, magnesia, calcium zirconate, strontium silicate, calcium titanate, barium titanate and the like are preferably used.
[0026]
The wiring circuit layer 3 is made of a metal foil made of high-purity metal of 99.5% by weight or more, and at least one selected from the group consisting of Cu, Ag, Al, Au, Ni, Pt and Pd is used. Is possible. The via-hole conductor 4 is preferably filled with a conductor made of the same component as the wiring circuit layer 3 described above.
[0027]
In the multilayer wiring board of the present invention, the wiring circuit layer on the surface is used as a pad for mounting various electronic components 5 such as an IC chip, as a conductor film for shielding, and as a terminal electrode connected to an external circuit. Used, various electronic components 5 are joined to the wiring circuit layer 3 via solder, conductive adhesive or the like. Although not shown, if necessary, a thick film resistor film such as tantalum silicide or molybdenum silicide, a wiring protective film, or the like may be formed on the surface of the wiring board.
[0028]
In the multilayer wiring board of the present invention, among the wiring circuit layers 3, the wiring circuit layer 3a disposed in the same plane as the wiring circuit layer 3a disposed inside the insulating substrate 2 is baked around the ceramic insulating layers 2a to 2d. A ceramic layer 6 having excellent binding properties is provided. In the present invention, the composition and the like of the ceramic insulating layers 2a to 2d themselves are determined so that the porosity is substantially 0.5% or less, particularly 0.1% or less at a predetermined firing temperature. Although it is excellent in sinterability in itself, in the present invention, to improve the sinterability in the periphery of the wiring circuit layer 3a is compared with the ceramic insulating layers 2a to 2d. It means that the sintering start temperature is low, or a liquid phase is generated at a temperature lower than that of the ceramic insulating layers 2a to 2d, and sintering proceeds.
[0029]
According to the present invention, in the ceramic layer 6 disposed around the wiring circuit layer 3a, a liquid phase is generated at a temperature lower than the sintering start temperature of the ceramic insulating layers 2a to 2d in the sintering process. Generation of voids can be prevented.
[0030]
The ceramic layer 6 is desirable in that it can be fired at the same time as glass or a mixture of glass and a ceramic filler component, like the ceramic insulating layers 2a to 2d, and the adjustment of sinterability also adversely affects the characteristics of the insulating substrate. This is advantageous in that it can be carried out easily without affecting
[0031]
In the present invention, in order to enhance the sinterability of the ceramic layer 6 as compared with the ceramic insulating layers 2a to 2d, the ceramic layer 6 is as follows.
[0032]
First, the ceramic layer 6 and the ceramic insulating layers 2a to 2d are formed by a combination of the same or similar glass type and filler type, and the amount of glass in the ceramic layer 6 is determined by the ceramic insulating layers 2a to 2d. More than the amount of glass in When the amount of glass increases, the firing start temperature can be lowered. More specifically, it is effective to include 10% by volume or more with respect to the amount of glass in the ceramic insulating layers 2a to 2d. (For example, when the total amount of glass is 50% by volume, the amount of glass in the ceramic layer is 55% by volume or more in the total amount.) Note that increasing the amount of glass has the same meaning as decreasing the amount of ceramic filler. is there.
[0033]
Secondly, as the glass in the ceramic layer 6, a glass having a softening point lower than the softening point of the glass in the ceramic insulating layers 2a to 2d is selected and used. This softening point is determined by the composition of the glass. Examples of components that lower the softening point include alkaline earth metal oxides such as BaO, CaO, and SrO, and LiO.₂O, Na₂Alkali metal oxides such as O, B₂O_ThreeWhen the amount of these components is relatively large, the softening point tends to decrease.
[0034]
Thirdly, the sinterability can also be improved by making the average particle size of the ceramic filler dispersed and contained in the ceramic layer 6 larger than the average particle size of the ceramic filler contained in the ceramic insulating layers 2a to 2d. . Usually, the average particle size of the ceramic filler is suitably 0.5 to 5 μm from the viewpoint of handling and sinterability, but the average particle size is within the above range and the ceramic filler of the ceramic insulating layers 2a to 2d. It is appropriate that the average particle size is 10% or more larger.
[0035]
Fourth, it is desirable that the average particle diameter of the glass powder when forming the ceramic layer is smaller than the average particle diameter of the glass powder when forming the ceramic insulating layers 2a to 2d. As the average particle size of the glass powder decreases, the sinterability tends to increase. The average particle diameter of the glass powder is suitably 1 to 5 μm from the viewpoint of easy handling and sheeting, but the average particle diameter is within the above range and the ceramic insulating layers 2a to 2d are formed. It is appropriate that it is smaller than the average particle diameter of the glass powder by 10% or more.
[0036]
In the present invention, as shown in FIG. 2, the ceramic layer 6 needs to be provided at least around the same plane of the wiring circuit layer 3a made of metal foil. Not only that, the wiring circuit layers 3a may be stacked above and below.
[0037]
Further, the ceramic layer 6 is formed with a width of 30 μm or more, particularly 50 μm or more around the wiring circuit layer 3a, so that generation of a gap can be effectively prevented. In addition, the thickness of the wiring circuit layer 3a made of metal foil is preferably 30 μm or less from the viewpoint of pattern processability of the wiring circuit layer. Then, by setting the thickness of the ceramic layer 6 to 0.5 t to 2 t with respect to the thickness t of the wiring circuit layer, generation of gaps around the wiring circuit layer 2 a can be effectively prevented.
[0038]
In addition, as for the metal foil which forms the wiring circuit layer 3a in this invention, it is desirable to consist of at least 1 sort (s) chosen from Cu, Ag, Au, Ni, Pt, and Pd.
[0039]
Next, a method for producing the wiring board of the present invention will be described with reference to FIG. First, a ceramic composition is prepared by mixing the above-mentioned crystallized glass or amorphous glass and the above ceramic filler component, and after adding an organic binder or the like to the mixture, the doctor blade method, rolling method, pressing method The green sheet 11 having a thickness of about 50 to 500 μm is formed by forming into a sheet shape by the process (FIG. 3a).
[0040]
Then, a through-hole having a diameter of 80 to 200 μm is formed in the green sheet 11 by laser, micro drilling, punching, or the like, and a conductor paste is filled therein to form a via-hole conductor 12 (FIG. 3b). In the conductor paste, in addition to metal components such as Cu and Ag, an organic binder such as an acrylic resin and an organic solvent such as toluene, isopropyl alcohol, and acetone are homogeneously mixed. The organic binder is mixed at 0.5 to 15.0 parts by weight with respect to 100 parts by weight of the metal component, and the organic solvent is mixed at a ratio of 5 to 100 parts by weight with respect to 100 parts by weight of the solid component and the organic binder. It is desirable. In addition, you may add some glass components etc. in this conductor paste.
[0041]
Next, a wiring circuit layer 13 made of a high-purity metal conductor, particularly a metal foil, is formed on the surface of the green sheet 11 (FIG. 3c). For the wiring circuit layer 13 made of such a metal foil, a method of forming a desired circuit by a known method such as a photo-etching method after bonding the metal foil to the surface of the green sheet is known. Since the green sheet is denatured by the etching solution, in the present invention, the green sheet is formed by a transfer method.
[0042]
As a method for forming a wiring circuit layer by a transfer method, first, a high-purity metal conductor, particularly a metal foil, is bonded onto a transfer film made of a polymer material or the like, and then a resist is coated on the surface of the metal conductor in a circuit pattern. After the deposition, an etching process and resist removal are performed to form a wiring circuit layer.
[0043]
Then, the transfer film on which the mirror image wiring circuit layer is formed is aligned with the surface of the green sheet 11 on which the via-hole conductor 12 is formed, and is laminated and pressure-bonded. It can be formed on the surface. At this time, in order to improve the transferability of the wiring circuit layer 13 made of metal foil, the surface roughness Rz of the wiring circuit layer made of metal foil on the side in contact with the green sheet 11 is set to 3 to 6 μm. The adhesion of the layer 13 to the green sheet 11 can be improved.
[0044]
Next, a ceramic layer 14 containing a ceramic component that is superior to the ceramic component in the green sheet 11 is formed at least around the wiring circuit layer 13 on the surface of the green sheet 11 on which the wiring circuit layer 13 is formed. (FIG. 3d).
[0045]
The ceramic layer 14 can be formed by screen printing or the like with a ceramic component and a slurry to which an organic binder or an organic solvent is added as necessary.
[0046]
According to the present invention, as a ceramic component in the ceramic layer 14, the glass amount, filler amount, glass softening point, filler average particle size, and glass powder average particle size are adjusted according to the first to fourth methods described above. By doing so, the ceramic layer 14 containing the ceramic component superior in sinterability than the ceramic component in the green sheet 11 is formed. That is, in the ceramic component forming the ceramic layer 14, 1) the amount of glass is made larger than the amount of glass in the ceramic component in the green sheet, and 2) the softening point is higher than that in the ceramic component in the green sheet. 3) The average particle size of the ceramic filler in the green sheet is set to be smaller than the average particle size of the ceramic filler in the ceramic component in the green sheet. What is necessary is just to form a ceramic component using at least 1 method among making it smaller than a particle size, and to form the ceramic layer 14 using this.
[0047]
The formation of the ceramic layer 14 is not always necessary because a phenomenon such as delamination does not occur on the green sheets located on the outermost surface and the outermost surface of the wiring board.
[0048]
Next, a plurality of green sheets produced in the same manner as described above are laminated and pressure-bonded to form a laminate 15 (FIG. 3e). For the lamination of green sheets, a method of applying heat and pressure to the stacked green sheets and thermocompression bonding, a method of applying an adhesive composed of organic binder, plasticizer, solvent, etc. between the sheets, and thermocompression bonding are adopted. Is possible.
[0049]
Thereafter, the laminate 15 is fired. When the wiring circuit layer is made of a metal foil, the metal foil itself is a very dense body and does not shrink by firing like a green sheet. Distortion may occur, and warping or cracking may occur. Therefore, in firing, it is desirable to fire while suppressing firing shrinkage in the planar direction.
[0050]
As a method for firing while suppressing shrinkage in the plane direction, for example, 1) firing while applying a pressure of 10 to 30 MPa on the laminate in the lamination direction, and 2) at a firing temperature as shown in FIG. There is a method in which a non-sinterable ceramic sheet 16 such as alumina that does not shrink by firing is adhered to the surface of the laminate 15 or the front and back surfaces and fired. 2) is more advantageous in that no pressurizing means is required.
[0051]
The hardly sinterable ceramic sheet 16 in the method 2) is obtained by forming a slurry in which an organic binder, a plasticizer, a solvent and the like are added to a ceramic component whose main component is a hardly sinterable ceramic material. It is done. The hardly sinterable ceramic material is specifically composed of a ceramic composition that does not become densified at a temperature of 1100 ° C. or lower, specifically Al₂O_Three, SiO₂, MgO, ZrO₂, BN, TiO₂Or at least one compound thereof (forsterite, enstatite, etc.). In addition, as the organic binder, the plasticizer, and the solvent, the same materials as used in the glass ceramic green sheet can be used. In addition, in this hardly sinterable ceramic sheet, by adding 0.5 to 15% by volume of a glass component, the adhesion to the green sheet is increased, and the action of suppressing shrinkage is increased. It has the advantage that the generation of voids due to the diffusion of the glass component can be suppressed.
[0052]
Firing is performed in a nitrogen atmosphere at 100 to 850 ° C., particularly 400 to 750 ° C. to decompose and remove organic components in the green sheet and via-hole conductor paste, and then fired in a nitrogen atmosphere at 800 to 1100 ° C. . When an Ag conductor is used as the wiring circuit layer, the firing atmosphere can be performed in the air.
[0053]
Thereafter, the multilayer wiring board 17 can be produced by appropriately removing the hardly sinterable ceramic sheet by ultrasonic cleaning, polishing, water jet, chemical blasting, sand blasting, wet blasting or the like.
[0054]
In the multilayer wiring board 17 thus obtained, since shrinkage during firing is suppressed only in the thickness direction by pressure or a hardly sinterable ceramic sheet, the shrinkage in the planar direction is suppressed to 0.5% or less. In addition, since the glass ceramic green sheet is uniformly and reliably bonded to the entire surface by the constraining sheet, it is possible to prevent warping or deformation due to partial peeling of the constraining sheet.
[0055]
【Example】
SiO₂: 37% by weight, Al₂O_Three: 27 wt%, CaO: 11 wt%, ZnO: 12 wt%, B₂O_Three100 wt. Of glass ceramic raw material powder comprising 73 wt.% Of crystalline glass A powder (softening point 850 ° C.) having an average particle diameter of 3 μm having a composition of 13 wt.% And 27 wt.% Of silica having an average particle diameter of 2 μm as a ceramic filler. 11 parts by weight of an isobutyl methacrylate resin as an organic binder and 5 parts by weight of dibutyl phthalate as a plasticizer were added to the part, and a slurry was prepared by mixing for 36 hours with a ball mill using toluene as a solvent. A green sheet A having a thickness of 0.2 mm was formed from the obtained slurry by a doctor blade method.
[0056]
Next, a wiring having three parallel wiring portions 21 having a length of 30 mm and measuring terminals 22 having a shape shown in FIG. 4 is formed on a copper foil having a thickness of 0.02 mm formed on the PET film by a photoetching method. A circuit layer 23 was produced. The wiring widths of the three parallel wiring portions 21 were 1 mm each, and the interval was 1 mm each. The wiring circuit layer 23 formed on the PET film was thermocompression bonded to the green sheet A, and the PET film was peeled off to transfer the wiring circuit layer onto the green sheet A surface.
[0057]
Then, 6 parts by weight of methacrylic binder and 40 parts by weight of terpineol are appropriately provided around the wiring circuit layer 23 on the surface of the green sheet A with respect to 100 parts by weight of a ceramic component having a maximum width of 1 mm and made of a predetermined composition. Part of the mixed ceramic paste was applied to a thickness of 15 μm by screen printing to form a ceramic layer 24.
[0058]
In forming the ceramic layer 24, as ceramic components, glass having an average particle size of 0.6 to 3.5 μm having the same composition as the glass used for forming the green sheet, and an average particle size of 0.8 to 3 μm SiO₂Powder was used.
[0059]
Also, as glass, SiO₂: 37% by weight, Al₂O_Three: 25 wt%, CaO: 15 wt%, ZnO: 10 wt%, B₂O_Three: Glass B having a softening point of 13% by weight of 830 ° C. was used.
[0060]
Further, a green sheet B having a thickness of 0.2 mm is produced in the same manner as described above, and a through hole is formed in a portion of the green sheet B facing the measurement terminal 22 of the wiring circuit layer 23 of the green sheet A, The via hole conductor 25 was formed by filling the through hole with a copper paste. Further, a wiring circuit layer was also transferred and formed on the surface of the green sheet B in the same manner as described above.
[0061]
Then, the green sheet B is laminated on the green sheet A on which the wiring circuit layer 23 and the ceramic layer 24 are formed, and thermocompression bonding is performed at 80 ° C. and 10 MPa, and the wiring part 22 is embedded in the substrate to measure. A laminated body 27 in which the terminal 22 was connected to the measurement electrode 26 on the surface via the via-hole conductor 25 was obtained.
[0062]
Thereafter, in order to decompose and remove the organic components (binder, plasticizer, etc.) in the laminate 27, heat treatment was performed at 750 ° C. for 3 hours in a nitrogen atmosphere containing water vapor to reduce the residual carbon content to 300 ppm or less. Thereafter, baking was performed at 930 ° C. for 1 hour, and a wiring board provided with the wiring circuit layer 23 was produced.
[0063]
Further, a Ni plating layer having a thickness of 3 μm and an Au plating layer having a thickness of 2 μm were applied to the wiring circuit layer on the surface of the wiring board by an electroless plating method.
[0064]
Next, a lead wire was attached to the measurement electrode 26 of the wiring board, a temperature and humidity cycle bias test was performed, the electrical resistance between the two measurement electrodes 26 was measured, and the insulation was evaluated. In the temperature / humidity cycle bias test, a voltage of 5 V was applied between the two measuring electrodes 26, and each was repeatedly exposed to an atmosphere of temperature 5 ° C., humidity 40%, temperature 85 ° C., and humidity 95% for 2 hours each. The temperature / humidity cycle bias test is performed up to 500 cycles, the electrical resistance between the measuring electrodes 26 is measured, and a resistance value of 1 MΩ or more is judged as a non-defective product, and a resistance value of less than 1 MΩ is judged as defective. The results are shown in Table 1.
[0065]
Moreover, the peripheral part of the wiring circuit layer in the wiring board produced by the above was observed with a scanning electron micrograph, and the number of voids in the peripheral part of the wiring circuit layer made of metal foil was measured. The number of voids was determined by averaging the number of voids in three observation regions of 10 μm × 100 μm. The results are shown in Table 1.
[0066]
[Table 1]

[0067]
According to the results in Table 1, in the conventional wiring board in which the ceramic layer is not formed around the wiring circuit layer, a gap is observed around the wiring circuit layer, and the plating solution or moisture enters the gap. As a result, an insulation failure was confirmed at an early stage.
[0068]
On the other hand, in forming the ceramic layer, the sample No. 1 in which the ceramic layer made of the same material as the ceramic insulating layer was formed. In No. 2, voids were observed around the wiring circuit layer.
[0069]
Therefore, sample no. As a result of changing the glass content in the ceramic layer from 2 to 5, there was no effect if the glass amount was less than the glass amount in the ceramic insulating layer, but by increasing the glass amount, sinterability The generation of gaps and voids between wiring circuit layers was suppressed, and the occurrence of insulation defects between wiring circuit layers was improved.
[0070]
Sample No. As a result of using glass having a different softening point as the glass from 6 to 9, the use of glass B having a low softening point also improves the sinterability, does not generate voids, and causes poor insulation between wiring circuit layers. Occurrence has been improved.
[0071]
Furthermore, sample no. From the results of 11 to 14 and 15 to 19, the improvement effect is also seen by making the average particle size of silica smaller than the average particle size of the ceramic filler in the ceramic insulating layer, or by reducing the average particle size of the glass powder. It was.
[0072]
【The invention's effect】
As described above in detail, according to the multilayer wiring board of the present invention, the insulation between adjacent wiring circuit layers is caused by plating treatment or high humidity atmosphere due to the generation of gaps or delamination in the periphery of the wiring circuit layer made of metal foil. It is possible to effectively prevent damage caused by intrusion of moisture due to being held in the substrate, and to obtain a highly reliable wiring board.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an example of a multilayer wiring board of the present invention.
FIG. 2 is an enlarged cross-sectional view of the periphery of a wiring circuit layer in the multilayer wiring board of the present invention.
FIG. 3 is a manufacturing process diagram in the method for manufacturing a multilayer wiring board according to the present invention.
FIG. 4 is a pattern diagram of a wiring circuit for evaluation.
FIG. 5 is a schematic cross-sectional view of a conventional multilayer wiring board.
[Explanation of symbols]
1 Multilayer wiring board
2 Insulating substrate
2a to 2d insulation layer
3 Wiring circuit layer
4 Via-hole conductor
5 Semiconductor elements
6 Ceramic layer

Claims

In the multilayer wiring substrate obtained by forming at least the insulating wiring circuit layer made of a metal foil between layers of insulating substrate formed by laminating a ceramic insulating layer, the wiring circuit layer in the wiring circuit layer flush consisting of the metal foil A ceramic layer having better sinterability than the ceramic insulating layer is disposed around the ceramic insulating layer, and the ceramic insulating layer and the ceramic layer having excellent sinterability are made of a mixture of glass and ceramic filler. In addition, the multilayer wiring board is characterized in that an average particle size of the ceramic filler in the ceramic layer having excellent sinterability is larger than an average particle size of the ceramic filler in the ceramic insulating layer .

2. The multilayer wiring board according to claim 1 , wherein an average particle size of the ceramic filler in the ceramic layer having excellent sinterability is 10% or more larger than an average particle size of the ceramic filler in the ceramic insulating layer .

Ceramic layer excellent in the sintering properties, according to claim 1 or claim 2 multilayer wiring board according to, characterized in that it is formed by more than the width 30μm around the wiring circuit layer.

Wherein the metal foil, Cu, Ag, Au, Ni , Pt, multilayer wiring board according to any one of claims 1 to 3, characterized in that it consists of at least one selected from Pd.

The multilayer wiring board according to any one of claims 1 to 4, wherein the thickness of the wiring circuit layer is 30μm or less.

A wiring circuit layer made of metal foil is deposited on the surface of a green sheet for a ceramic insulating layer containing glass and a ceramic filler, and the green sheet for the glass and the ceramic insulating layer is formed around the wiring circuit layer. formed with containing a ceramic filler, a green sheet for the green sheet by remote sintering excellent in ceramic layers of the ceramic insulating layer having an average particle size larger than the average particle size of the ceramic filler in Then, a method for producing a multilayer wiring board, wherein the green sheets are laminated and fired.

The average particle size of the ceramic filler in the green sheet for the ceramic layer having excellent sinterability is set to be 10% or more larger than the average particle size of the ceramic filler in the green sheet for the ceramic insulating layer, A method for producing a multilayer wiring board according to claim 6.

The green sheet for the ceramic layer excellent in the sinterability, claim 6 or claim 7 method for manufacturing a multilayer wiring board, wherein a formed in the above width 30μm around the wiring circuit layer.

Wherein the metal foil, Cu, Ag, Au, Ni , Pt, a method for manufacturing a multilayer wiring board according to any one of claims 6 to 8, characterized in that it consists of at least one selected from Pd.

Claims 1-6 or a method for manufacturing a multilayer wiring board according to claim 9, wherein the thickness of the wiring circuit layer is 30μm or less.