JP2003101226A - Method for manufacturing multilayer wiring board - Google Patents

Method for manufacturing multilayer wiring board

Info

Publication number
JP2003101226A
JP2003101226A JP2001294747A JP2001294747A JP2003101226A JP 2003101226 A JP2003101226 A JP 2003101226A JP 2001294747 A JP2001294747 A JP 2001294747A JP 2001294747 A JP2001294747 A JP 2001294747A JP 2003101226 A JP2003101226 A JP 2003101226A
Authority
JP
Japan
Prior art keywords
circuit layer
wiring circuit
green sheet
wiring board
plasticizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001294747A
Other languages
Japanese (ja)
Inventor
Toshiaki Shigeoka
俊昭 重岡
Tetsuya Kimura
哲也 木村
Satoshi Hamano
智 濱野
Yasuhide Tami
保秀 民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001294747A priority Critical patent/JP2003101226A/en
Publication of JP2003101226A publication Critical patent/JP2003101226A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a multilayer wiring board which has a wiring circuit layer made of a metal foil arranged at least therein, and in which an insulation fault between wiring circuit layers due to the invasion of a moisture does not occur in plating or in a high humidity atmosphere, by generating a gap at the periphery of the internal wiring circuit layer. SOLUTION: A method for manufacturing the multilayer wiring board comprises the steps of coating to form the wring circuit layer 13 made of the metal foil on the surface of a green sheet 11 containing a vitreous component or a mixture of the vitreous component and a ceramic filler component, coating a plasticizer together with an organic binder on the periphery of the layer 13 in a width of 30 μm or more to form a plasticizer-containing layer 14, then laminating the green sheets, and baking the laminate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ガラスセラミック
などのセラミック絶縁基板の内部に金属箔からなる配線
回路層を配設した多層配線基板の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board in which a wiring circuit layer made of metal foil is provided inside a ceramic insulating substrate such as glass ceramic.

【0002】[0002]

【従来技術】セラミック配線基板は、一般に次のような
方法で製造される。1)セラミック組成物に樹脂成分あ
るいは溶剤を混錬し、ドクターブレード法によりグリー
ンシートを成形する。2)得られたグリーンシートに穴
あけ加工を行い、この穴に導体ペーストを充填してビア
ホール導体を形成する。3)このグリーンシートの表面
に導体ペーストをスクリーン印刷を行うことにより、グ
リーンシート上に配線回路層を被着する。4)これを複
数枚位置合わせして脱バインダーを行った後、焼成す
る。
2. Description of the Related Art Ceramic wiring boards are generally manufactured by the following method. 1) A ceramic composition is kneaded with a resin component or a solvent, and a green sheet is formed by a doctor blade method. 2) The obtained green sheet is perforated, and the hole is filled with a conductor paste to form a via-hole conductor. 3) A conductor circuit layer is screen-printed on the surface of the green sheet to deposit a wiring circuit layer on the green sheet. 4) A plurality of these are aligned to remove the binder, and then fired.

【0003】また、最近では、配線抵抗の軽減あるいは
配線の微細化、高精度化を行うため、配線回路層を導体
ペーストに代えて金属箔によって形成する試みが行われ
ている。例えば特開平11−224984号、特開20
00−200969号等では、樹脂フィルム上に接着し
た金属箔をエッチング処理して所定のパターンの配線回
路層に加工した後、これをセラミックグリーンシートに
加圧転写した後、それらを複数枚積層、焼成してセラミ
ック配線基板を得る方法が報告されている。
Recently, in order to reduce wiring resistance, miniaturize wiring, and improve accuracy, attempts have been made to form a wiring circuit layer by a metal foil instead of a conductor paste. For example, Japanese Patent Laid-Open Nos. 11-224984 and 20
No. 00-200969, etc., a metal foil adhered on a resin film is etched to form a wiring circuit layer having a predetermined pattern, which is pressure-transferred onto a ceramic green sheet, and then a plurality of them are laminated, A method of firing to obtain a ceramic wiring board has been reported.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、金属箔
を配線回路層に使用する方法では、図4に示すように、
絶縁基板31内に金属箔からなる配線回路層32を形成
した場合、積層面における配線回路層32の外周部に隙
間33が発生しやすいという問題があった。
However, in the method of using the metal foil for the wiring circuit layer, as shown in FIG.
When the wiring circuit layer 32 made of metal foil is formed in the insulating substrate 31, there is a problem that a gap 33 is likely to occur in the outer peripheral portion of the wiring circuit layer 32 on the laminated surface.

【0005】通常、金属粉末等より構成される導体ペー
ストを有機バインダーを含有するセラミックグリーンシ
ートにスクリーン印刷法等により被着形成して配線回路
層を形成した場合、グリーンシートを積層して加熱圧着
することによってグリーンシートと導体ペーストからな
る配線回路層が変形して互いに隙間のない積層体が形成
でき、また有機バインダーの除去も容易に行われるが、
金属箔は、それ自体、剛性が非常に高く、緻密質である
ために、積層時の圧力で金属箔が変形したり焼成時に収
縮することがほとんどなく、また、有機バインダー時に
分解ガスを通さないことから金属箔周辺は、隙間やボイ
ドが発生しやすい。
Usually, when a wiring paste is formed by depositing a conductor paste made of metal powder or the like on a ceramic green sheet containing an organic binder by a screen printing method or the like to form a wiring circuit layer, the green sheets are laminated and thermocompression bonded. By doing so, the wiring circuit layer composed of the green sheet and the conductor paste is deformed to form a laminated body with no gap therebetween, and the organic binder is easily removed.
Since the metal foil itself has extremely high rigidity and is dense, the metal foil hardly deforms due to the pressure during lamination or shrinks during firing, and does not pass decomposition gas during the organic binder. Therefore, gaps and voids are likely to occur around the metal foil.

【0006】この問題に対して、金属箔からなる配線回
路層を圧力の印加によってグリーンシート表面に埋設す
ることも提案されているが、グリーンシート表面に埋設
するために高い圧力を付与するか、またはグリーンシー
トを柔かくする必要があるためにグリーンシートの性質
を損ねたり、寸法安定性に欠けるなどの問題があった。
To address this problem, it has been proposed to embed a wiring circuit layer made of a metal foil on the surface of the green sheet by applying pressure. However, a high pressure is applied to embed the wiring circuit layer on the surface of the green sheet. Alternatively, there is a problem that the properties of the green sheet are impaired because the green sheet needs to be soft, and the dimensional stability is lacking.

【0007】また、上記隙間の発生は、金属箔からなる
配線回路層の厚みを薄くするほど小さくなるが、隙間の
発生を完全に防止するためには、非常に薄くする必要が
あり、その結果、配線回路層の電気抵抗が増大するとい
う問題があった。
Further, the generation of the gap becomes smaller as the thickness of the wiring circuit layer made of the metal foil is made thinner, but it is necessary to make it very thin in order to completely prevent the formation of the gap. However, there is a problem that the electric resistance of the wiring circuit layer increases.

【0008】また、金属箔からなる配線回路層は、エッ
チングによって微細な配線パターンが形成できるために
非常に配線回路層間が近接するが、この配線回路層間に
挟まれた絶縁層は有機バインダーの除去が非常にしにく
いために焼結不良が発生しやすく、ボイドが生成されや
すいという問題があった。
Further, since the wiring circuit layer made of a metal foil can form a fine wiring pattern by etching, the wiring circuit layers are very close to each other. However, the insulating layer sandwiched between the wiring circuit layers has the organic binder removed. However, there is a problem in that sintering defects are likely to occur and voids are easily generated.

【0009】そのために、メッキ処理や高湿度雰囲気下
でメッキ液や水分が、配線回路層周辺の上記隙間やボイ
ドに侵入して配線回路層間の絶縁性が低下するという問
題があった。
Therefore, there is a problem that the plating liquid or water enters the above-mentioned gaps or voids around the wiring circuit layer in the plating process or in a high humidity atmosphere to deteriorate the insulation between the wiring circuit layers.

【0010】従って、本発明は、少なくとも内部に金属
箔からなる配線回路層が配設された多層配線基板におい
て、内部の配線回路層の周囲に隙間が発生したり、有機
バインダの除去不良によるボイドの発生によってメッキ
処理や高湿雰囲気での水分の侵入によって配線回路層間
の絶縁不良が発生することのない多層配線基板の製造方
法を提供することを目的とするものである。
Therefore, according to the present invention, in a multilayer wiring board in which a wiring circuit layer made of a metal foil is provided at least inside, a void is generated around the wiring circuit layer inside or a void due to defective removal of the organic binder. It is an object of the present invention to provide a method of manufacturing a multilayer wiring board in which insulation failure between wiring circuit layers does not occur due to plating treatment or ingress of moisture in a high humidity atmosphere due to the occurrence of the above.

【0011】[0011]

【課題を解決するための手段】本発明は、上記課題に対
して検討を重ねた結果、絶縁基板内部に配設される金属
箔からなる配線回路層と同一平面内の周囲に、可塑剤を
施すことによって、配線回路層の周囲での隙間の発生が
効果的に抑制できることを見出し、本発明に至った。
As a result of repeated studies on the above problems, the present invention provides a plasticizer around the same plane as a wiring circuit layer made of a metal foil disposed inside an insulating substrate. The present invention has been found out that the application can effectively suppress the generation of a gap around the wiring circuit layer, and has completed the present invention.

【0012】即ち、本発明の多層配線基板の製造方法
は、所定のセラミック成分を含むグリーンシートの表面
に、金属箔からなる配線回路層を被着形成するととも
に、前記配線回路層の周囲に可塑剤を施した後、それら
のグリーンシートを積層し、焼成することを特徴とする
ものである。
That is, in the method for manufacturing a multilayer wiring board of the present invention, a wiring circuit layer made of a metal foil is adhered and formed on the surface of a green sheet containing a predetermined ceramic component, and a plastic circuit is formed around the wiring circuit layer. After applying the agent, the green sheets are laminated and fired.

【0013】なお、前記可塑剤は、有機樹脂とともに塗
布することによって作業性および塗布領域の制御を容易
に行うことができ、前記配線回路層の周囲に30μm以
上の幅で塗布することが効果的である。
By applying the plasticizer together with the organic resin, the workability and application area can be easily controlled, and it is effective to apply the plasticizer with a width of 30 μm or more around the wiring circuit layer. Is.

【0014】なお、前記配線回路層は、Cu、Ag、A
l、Au、Ni、Pt、Pdから選ばれる少なくとも1
種からなることが低抵抗化の点で望ましく、その厚みは
30μm以下であることが剥離防止を図る上で望まし
い。また、前記グリーンシート中のセラミック成分を、
ガラス成分、またはガラス成分とセラミックフィラー成
分との混合物によって形成することによって、上記低抵
抗の金属箔と同時焼成して形成することができる。
The wiring circuit layer is made of Cu, Ag, A
1, at least 1 selected from Au, Ni, Pt, and Pd
It is desirable that it is made of a seed from the viewpoint of lowering the resistance, and it is desirable that its thickness is 30 μm or less in order to prevent peeling. In addition, the ceramic component in the green sheet,
By forming a glass component or a mixture of a glass component and a ceramic filler component, it can be formed by cofiring with the low resistance metal foil.

【0015】[0015]

【発明の実施の形態】以下、本発明の多層配線基板につ
いて、図面に基づいて説明する。図1は本発明の多層配
線基板の一例を示す概略断面図である。図1の多層配線
基板1によれば、絶縁基板2は、複数のセラミック絶縁
層2a〜2cを積層してなる積層体から構成され、その
絶縁層2a〜2c間および絶縁基板2表面には、厚みが
30μm以下、特に5〜20μmの高純度金属箔からな
る配線回路層3が被着形成されている。さらに、各セラ
ミック絶縁層2a〜2cには、厚み方向を貫くように形
成された直径が80〜200μmのビアホール導体4が
形成され、これにより、配線回路層3間を接続し所定回
路を達成するための回路網が形成される。また配線回路
層3の表面には半導体素子などの電子部品5が実装搭載
される。
BEST MODE FOR CARRYING OUT THE INVENTION A multilayer wiring board of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic sectional view showing an example of the multilayer wiring board of the present invention. According to the multilayer wiring board 1 of FIG. 1, the insulating substrate 2 is composed of a laminated body formed by laminating a plurality of ceramic insulating layers 2a to 2c, and between the insulating layers 2a to 2c and on the surface of the insulating substrate 2, A wiring circuit layer 3 made of a high-purity metal foil having a thickness of 30 μm or less, particularly 5 to 20 μm, is adhered and formed. Furthermore, via-hole conductors 4 having a diameter of 80 to 200 μm formed so as to penetrate in the thickness direction are formed in each of the ceramic insulating layers 2a to 2c, thereby connecting the wiring circuit layers 3 to achieve a predetermined circuit. A network for An electronic component 5 such as a semiconductor element is mounted and mounted on the surface of the wiring circuit layer 3.

【0016】本発明では、セラミック絶縁層2a〜2c
からなる絶縁基板2は、ガラス成分、あるいはガラス成
分とセラミックフィラー成分との混合物を焼成してなる
ガラスセラミックスによって形成されたものであること
が望ましく、特に、ガラス成分10〜70重量%と、セ
ラミックフィラー成分30〜90重量%の割合からなる
組成物を焼成したものであることが望ましい。このよう
なガラスセラミックスは、焼成温度が800〜1050
℃と低いために、後述する低抵抗導体との同時焼成が可
能である点で有利であり、また、概して誘電率が低いた
めに、高周波信号などの伝送損失を低減することができ
る。
In the present invention, the ceramic insulating layers 2a to 2c are used.
It is desirable that the insulating substrate 2 is made of glass ceramics obtained by firing a glass component or a mixture of a glass component and a ceramic filler component. It is desirable that the composition composed of 30 to 90% by weight of the filler component be fired. Such glass ceramics has a firing temperature of 800 to 1050.
Since it is as low as ℃, it is advantageous in that it can be fired at the same time as a low-resistance conductor described later. Moreover, since the dielectric constant is generally low, transmission loss of high-frequency signals can be reduced.

【0017】ここで、用いられるガラス成分としては、
少なくともSiO2を含み、Al2 3、B23、Zn
O、PbO、アルカリ土類金属酸化物、アルカリ金属酸
化物のうちの少なくとも1種を含有したものであって、
例えば、SiO2−B23系、SiO2−B23−Al2
3系−MO系(但し、MはCa、Sr、Mg、Baま
たはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸
ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等
が挙げられる。
Here, as the glass component used,
At least SiO2Including, Al2O 3, B2O3, Zn
O, PbO, alkaline earth metal oxides, alkali metal acids
Containing at least one of the following compounds:
For example, SiO2-B2O3System, SiO2-B2O3-Al2
O3System-MO system (M is Ca, Sr, Mg, Ba or
Or Zn), etc., borosilicate glass, alkali silicic acid
Glass, Ba-based glass, Pb-based glass, Bi-based glass, etc.
Is mentioned.

【0018】これらのガラス成分は、焼成処理すること
によっても非晶質のままである非晶質ガラス、また焼成
処理によって、リチウムシリケート、クォーツ、クリス
トバライト、コージェライト、ムライト、アノーサイ
ト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶を
少なくとも1種類を析出する結晶化ガラスのいずれでも
用いられる。
These glass components are amorphous glasses that remain amorphous even after firing, and lithium silicate, quartz, cristobalite, cordierite, mullite, anorthite, sergian and spinel by firing. , Glassite, willemite, dolomite, petalite, or any crystallized glass that precipitates at least one crystal of a derivative thereof.

【0019】また、セラミックフィラー成分としては、
クォーツ、クリストバライト等のSiO2や、Al
23、ZrO2、ムライト、フォルステライト、エンス
タタイト、スピネル、マグネシア、ジルコン酸カルシウ
ム、珪酸ストロンチウム、チタン酸カルシウム、チタン
酸バリウム、等が好適に用いられる。
As the ceramic filler component,
SiO 2 , such as quartz and cristobalite, and Al
2 O 3 , ZrO 2 , mullite, forsterite, enstatite, spinel, magnesia, calcium zirconate, strontium silicate, calcium titanate, barium titanate, etc. are preferably used.

【0020】配線回路層3は、99.5重量%以上の高
純度の金属からなる金属箔からなり、特にCu、Ag、
Al、Au、Ni、PtおよびPdの群から選ばれる少
なくとも1種を使用することが可能である。またビアホ
ール導体4は、上記の配線回路層3と同様の成分からな
る導体が充填されていることが望ましい。
The wiring circuit layer 3 is made of a metal foil made of high-purity metal of 99.5% by weight or more, and particularly Cu, Ag,
It is possible to use at least one selected from the group consisting of Al, Au, Ni, Pt and Pd. Further, it is desirable that the via-hole conductor 4 be filled with a conductor having the same component as that of the wiring circuit layer 3.

【0021】また、本発明の多層配線基板において、表
面の配線回路層3は、ICチップなどの各種電子部品5
を搭載するためのパッドとして、シールド用導体膜とし
て、さらには、外部回路と接続する端子電極として用い
られ、各種電子部品5が配線回路層3に半田や導電性接
着剤などを介して接合される。尚、図示していないが、
必要に応じて、配線基板の表面には、さらに珪化タンタ
ル、珪化モリブデンなどの厚膜抵抗体膜や配線保護膜な
どを形成しても構わない。
Further, in the multilayer wiring board of the present invention, the wiring circuit layer 3 on the surface has various electronic parts 5 such as IC chips.
Is used as a pad for mounting the wiring, as a shield conductor film, and as a terminal electrode for connecting to an external circuit, and various electronic components 5 are bonded to the wiring circuit layer 3 via solder or a conductive adhesive. It Although not shown,
If necessary, a thick film resistor film such as tantalum silicide or molybdenum silicide, a wiring protective film, or the like may be further formed on the surface of the wiring board.

【0022】また、この可塑剤は、配線回路層3aの周
囲において、30μm以上、特に50μm以上の幅をも
って施すことによって隙間の発生を効果的に防止するこ
とができる。
Further, by applying this plasticizer with a width of 30 μm or more, particularly 50 μm or more around the wiring circuit layer 3a, it is possible to effectively prevent the formation of gaps.

【0023】本発明によれば、上記の配線基板を製造す
る方法について図2をもとに説明する。まず、上述した
ような結晶化ガラス成分又は非晶質ガラス成分と前記の
セラミックフィラー成分を混合してセラミック組成物を
調製し、その混合物に有機バインダー等を加えた後、ド
クターブレード法、圧延法、プレス法などによりシート
状に成形して厚さ約50〜500μmのグリーンシート
11を作製する(図2(a))。
According to the present invention, a method for manufacturing the above wiring board will be described with reference to FIG. First, a crystallized glass component or an amorphous glass component as described above is mixed with the ceramic filler component to prepare a ceramic composition, and an organic binder or the like is added to the mixture, and then a doctor blade method or a rolling method. Then, the green sheet 11 having a thickness of about 50 to 500 μm is formed by forming into a sheet by a pressing method or the like (FIG. 2A).

【0024】そして、このグリーンシート11にレーザ
ーやマイクロドリル、パンチングなどにより、直径80
〜200μmの貫通孔を形成し、その内部に導体ペース
トを充填してビアホール導体12を形成する(図2
(b))。導体ペースト中には、Cu、Ag等の金属成
分以外に、アクリル樹脂などからなる有機バインダーと
トルエン、イソプロピルアルコール、アセトン、テルピ
ネオールなどの有機溶剤とを均質混合して形成される。
有機バインダーは、金属成分100重量部に対して、
0.5〜15.0重量部、有機溶剤は、固形成分及び有
機バインダー100重量部に対して、5〜100重量部
の割合で混合されることが望ましい。なお、この導体ペ
ースト中には若干のガラス成分等を添加してもよい。
Then, the diameter of the green sheet 11 is reduced to 80 by laser, microdrill, punching or the like.
A through hole having a thickness of up to 200 μm is formed, and a conductor paste is filled in the through hole to form a via hole conductor 12 (FIG. 2).
(B)). In the conductor paste, in addition to metal components such as Cu and Ag, an organic binder such as an acrylic resin and an organic solvent such as toluene, isopropyl alcohol, acetone, and terpineol are homogeneously mixed and formed.
The organic binder is based on 100 parts by weight of the metal component,
0.5 to 15.0 parts by weight, and the organic solvent is preferably mixed in a ratio of 5 to 100 parts by weight with respect to 100 parts by weight of the solid component and the organic binder. A slight amount of glass component or the like may be added to this conductor paste.

【0025】次に、このグリーンシート11の表面に高
純度金属導体、特に金属箔からなる配線回路層13を形
成する(図2(c))。このような金属箔からなる配線
回路層13は、グリーンシート11の表面に金属箔を接
着した後に周知のフォトエッチング法等の手法によって
所望の回路を形成する方法が知られているが、かかる方
法ではエッチング液によってグリーンシートを変質させ
てしまうため、本発明においては転写法にて形成する。
Next, a wiring circuit layer 13 made of a high-purity metal conductor, especially a metal foil is formed on the surface of the green sheet 11 (FIG. 2 (c)). For the wiring circuit layer 13 made of such a metal foil, a method of forming a desired circuit by a known photo-etching method or the like after the metal foil is bonded to the surface of the green sheet 11 is known. However, since the green sheet is altered by the etching solution, the transfer method is used in the present invention.

【0026】転写法による配線回路層13の形成方法と
しては、まず、高分子材料等からなる転写フィルム上に
高純度金属導体、特に金属箔を接着した後、この金属導
体の表面にレジストを回路パターン状に被着した後、エ
ッチング処理およびレジスト除去を行って配線回路層1
3を形成する。
As a method of forming the wiring circuit layer 13 by the transfer method, first, a high-purity metal conductor, particularly a metal foil, is bonded onto a transfer film made of a polymer material or the like, and then a resist is formed on the surface of the metal conductor by a circuit. After depositing in a pattern, the wiring circuit layer 1 is subjected to etching treatment and resist removal.
3 is formed.

【0027】そして、鏡像の配線回路層13を形成した
転写フィルムをビアホール導体12が形成されたグリー
ンシート11の表面に位置合わせして積層圧着した後、
転写フィルムを剥がすことにより、配線回路層13をグ
リーンシート11表面に形成することができる。この
時、金属箔からなる配線回路層13の転写性を高めるた
めに、金属箔からなる配線回路層13のグリーンシート
11と接触する側の表面粗さRzを3〜6μmとするこ
とによって、配線回路層13のグリーンシート11への
密着性を高めることができる。
Then, after the transfer film having the mirror image wiring circuit layer 13 is aligned with the surface of the green sheet 11 having the via-hole conductor 12 and laminated and pressure-bonded,
By peeling off the transfer film, the wiring circuit layer 13 can be formed on the surface of the green sheet 11. At this time, in order to enhance the transferability of the wiring circuit layer 13 made of a metal foil, the surface roughness Rz of the side of the wiring circuit layer 13 made of a metal foil that comes into contact with the green sheet 11 is set to 3 to 6 μm, and thus the wiring is formed. The adhesion of the circuit layer 13 to the green sheet 11 can be improved.

【0028】次に、配線回路層13を形成したグリーン
シート11の表面における配線回路層13の少なくとも
周囲に、可塑剤を塗布する。グリーンシート11は可塑
剤が浸透するとその部分が軟化あるいは溶解するため、
可塑変形が容易となる。このため、後述する積層過程
で、グリーンシートを複数枚積層する時の圧力の印加に
より配線回路層3の形状に整合するように可塑変形する
ため、層間の隙間発生を防止することができる。
Next, a plasticizer is applied to at least the periphery of the wiring circuit layer 13 on the surface of the green sheet 11 on which the wiring circuit layer 13 is formed. When the plasticizer penetrates into the green sheet 11, the part softens or dissolves,
Plastic deformation becomes easy. For this reason, in the laminating process described later, plastic deformation is performed so as to match the shape of the wiring circuit layer 3 by applying pressure when laminating a plurality of green sheets, so that it is possible to prevent the generation of a gap between layers.

【0029】また、配線回路層13の周囲に可塑剤を施
す方法としては、可塑剤を有機バインダとともに混合し
て粘度調整したペーストを調製し、これをスクリーン印
刷法、オフセット印刷法の方法で配線回路層13の周囲
の配線回路層13とに所定の幅で塗布して可塑剤含有層
14を形成することが、作業性および可塑剤の不要部分
への塗布を防止できることから好ましい。特に、十分な
塗布量を得るためにはスクリーン印刷法が効果的であ
る。
As a method of applying a plasticizer around the wiring circuit layer 13, a plasticizer is mixed with an organic binder to prepare a viscosity-adjusted paste, which is then printed by a screen printing method or an offset printing method. It is preferable to apply the plasticizer-containing layer 14 to the wiring circuit layer 13 around the circuit layer 13 with a predetermined width to form the plasticizer-containing layer 14 because workability and application of the plasticizer to unnecessary portions can be prevented. In particular, the screen printing method is effective for obtaining a sufficient coating amount.

【0030】可塑剤とともに混合する有機バインダの種
類としては熱分解性の良好な例えばメタクリレート、ア
クリレート、α−メチルスチレン、カーボネート等が好
適に使用され、この有機バインダは可塑剤100質量部
に対して、2〜20質量部の割合で添加されることが適
当である。
As the type of the organic binder mixed with the plasticizer, for example, methacrylate, acrylate, α-methylstyrene, carbonate or the like, which has good thermal decomposability, is preferably used, and this organic binder is based on 100 parts by mass of the plasticizer. , 2 to 20 parts by mass is suitable.

【0031】またこの可塑剤の塗布量は、5g/m2
上であることが望ましいが、可塑剤が多すぎると、グリ
ーンシートが柔かくなりすぎて保形性が悪くなったり、
グリーンシートにクラックが発生する場合があるため
に、50g/m2以下であることが望ましい。
The amount of the plasticizer applied is preferably 5 g / m 2 or more, but if the amount of plasticizer is too large, the green sheet becomes too soft and the shape retention becomes poor.
Since the green sheet may be cracked, it is preferably 50 g / m 2 or less.

【0032】また、この可塑剤は、配線回路層13の周
囲において、幅30μm以上の領域に塗布することによ
ってグリーンシートの塑性変形によって配線回路層13
の周囲における隙間の発生を防止することができる。
The plasticizer is applied to a region having a width of 30 μm or more around the wiring circuit layer 13 to cause plastic deformation of the green sheet to cause the wiring circuit layer 13 to undergo plastic deformation.
It is possible to prevent the formation of gaps around the.

【0033】なお、上記の可塑剤は、グリーンシート1
1の表面に形成された配線回路層13の周囲に塗布した
が、本発明によれば、これに限定されるものでなく、例
えば、配線回路層13を形成する前に、予めグリーンシ
ートにおける配線回路層形成箇所の周囲に塗布してもよ
いし、また、この配線回路層13の上に積層される他の
グリーンシート(図示せず)における配線回路層13の
周囲と対向する部分に塗布してもよい。
The above plasticizer is used for the green sheet 1.
Although it is applied around the wiring circuit layer 13 formed on the surface of No. 1, according to the present invention, the present invention is not limited to this. It may be applied to the periphery of the circuit layer forming portion, or may be applied to a portion of another green sheet (not shown) laminated on the wiring circuit layer 13 that faces the periphery of the wiring circuit layer 13. May be.

【0034】また、可塑剤含有層14中には、上記可塑
剤、有機バインダ以外に、グリーンシート中のセラミッ
ク成分であるガラスおよび/またはフィラーを添加する
ことも可能である。
In addition to the above plasticizer and organic binder, it is possible to add glass and / or filler, which are the ceramic components in the green sheet, to the plasticizer-containing layer 14.

【0035】なお、この可塑剤含有層14の形成は、配
線基板の最表面、最裏面に位置するグリーンシートに対
しては、層間剥離などの現象が生じないために必ずしも
必要ではない。
The formation of the plasticizer-containing layer 14 is not always necessary for the green sheets located on the outermost surface and the lowermost surface of the wiring board, because the phenomenon such as delamination does not occur.

【0036】次に、上記と同様にして作製された複数の
グリーンシートを積層圧着して積層体15を形成する
(図2(e))。グリーンシートの積層には、積み重ね
られたグリーンシートに熱と圧力を加えて熱圧着する方
法、有機バインダー、可塑剤、溶剤等からなる接着剤を
シート間に塗布して熱圧着する方法等が採用可能であ
る。
Next, a plurality of green sheets produced in the same manner as above are laminated and pressure-bonded to form a laminated body 15 (FIG. 2 (e)). For stacking green sheets, a method of applying heat and pressure to the stacked green sheets to perform thermocompression bonding, a method of applying an adhesive consisting of an organic binder, plasticizer, solvent, etc. between the sheets and performing thermocompression bonding, etc. are adopted. It is possible.

【0037】その後、この積層体15を焼成するが、金
属箔からなる配線回路層13を有する場合、金属箔自体
が非常に緻密体であり、グリーンシートのように焼成収
縮しないために、配線回路層と絶縁層間で歪みが発生
し、反りやクラックなどが発生してしまうおそれがあ
る。そのために、焼成にあたっては、平面方向への焼成
収縮を抑制しながら焼成することが望ましい。
Thereafter, the laminated body 15 is fired. When the wiring circuit layer 13 made of a metal foil is provided, the metal foil itself is a very dense body and does not shrink by firing like a green sheet. Strain may occur between the insulating layer and the insulating layer, and warpage or cracks may occur. Therefore, upon firing, it is desirable to perform firing while suppressing firing shrinkage in the plane direction.

【0038】平面方向の収縮を抑制しながら焼成する方
法としては、例えば、1)積層体に対して積層方向に1
0〜30MPaの圧力を印加しながら焼成する、2)図
3fに示すように、焼成温度で焼成収縮しないアルミナ
などの難焼結性セラミックシート16を上記の積層体1
5の表面、あるいは表裏面に接着するして焼成する方法
が挙げられる。加圧手段などが不要な点では2)の方が
有利である。
As a method for firing while suppressing shrinkage in the plane direction, for example, 1)
Firing is performed while applying a pressure of 0 to 30 MPa. 2) As shown in FIG. 3f, the non-sinterable ceramic sheet 16 made of alumina or the like that does not shrink by firing at the firing temperature is laminated 1 above.
A method of adhering to the front surface or the front and back surfaces of No. 5 and firing is mentioned. 2) is more advantageous in that no pressurizing means is required.

【0039】この2)の方法における難焼結性セラミッ
クシート16は、難焼結性セラミック材料を主成分とす
るセラミック成分に、有機バインダー、可塑剤、溶剤等
を加えたスラリーをシート状に成形して得られる。難焼
結性セラミック材料としては、具体的には1100℃以
下の温度で緻密化しないようなセラミック組成物から構
成され、具体的にはAl23、SiO2、MgO、Zr
2、BN、TiO2の少なくとも1種又はその化合物
(フォルステライト、エンスタタイト等)の粉末が挙げ
られる。また、有機バインダー、可塑剤及び溶剤として
はガラスセラミックグリーンシートで使用したのと同様
の材料が使用可能である。また、この難焼結性セラミッ
クシート中には、ガラス成分を0.5〜15体積%加え
ることによって、グリーンシートとの密着性が高くな
り、収縮を抑制する作用が大きくなり、またグリーンシ
ート表面のガラス成分の拡散によるボイドの発生を抑制
できるなどの利点を有する。
The hard-to-sinter ceramic sheet 16 in the method 2) is formed into a sheet-like slurry by adding an organic binder, a plasticizer, a solvent and the like to a ceramic component containing a hard-to-sinter ceramic material as a main component. Obtained. The non-sinterable ceramic material is specifically composed of a ceramic composition that does not densify at a temperature of 1100 ° C. or lower, and specifically, Al 2 O 3 , SiO 2 , MgO, Zr.
Powders of at least one of O 2 , BN and TiO 2 or a compound thereof (forsterite, enstatite, etc.) can be mentioned. Further, as the organic binder, the plasticizer and the solvent, the same materials as those used for the glass ceramic green sheet can be used. Further, by adding 0.5 to 15% by volume of a glass component in the hardly-sinterable ceramic sheet, the adhesion with the green sheet is increased, the effect of suppressing shrinkage is increased, and the surface of the green sheet is increased. It has an advantage that the generation of voids due to the diffusion of the glass component can be suppressed.

【0040】焼成は、100〜850℃、特に400〜
750℃の窒素雰囲気中で加熱処理してグリーンシート
内やビアホール導体ペースト中の有機成分を分解除去し
た後、800〜1100℃の窒素雰囲気中で焼成する。
また、配線回路層としてAg導体を用いる場合、焼成雰
囲気は大気中で行うことができる。
The firing temperature is 100 to 850 ° C., especially 400 to 850 ° C.
After heat treatment in a nitrogen atmosphere at 750 ° C. to decompose and remove organic components in the green sheet and the via-hole conductor paste, firing is performed in a nitrogen atmosphere at 800 to 1100 ° C.
When an Ag conductor is used for the wiring circuit layer, the firing atmosphere can be performed in the air.

【0041】その後、適宜、難焼結性セラミックシート
16を超音波洗浄、研磨、ウォータージェット、ケミカ
ルブラスト、サンドブラスト、ウェットブラスト等によ
って除去することによって多層配線基板17を作製する
ことができる。
After that, the multilayer ceramic substrate 17 can be manufactured by appropriately removing the hardly-sinterable ceramic sheet 16 by ultrasonic cleaning, polishing, water jet, chemical blast, sand blast, wet blast, or the like.

【0042】このようにして得られる多層配線基板17
は、焼成時の収縮が圧力または難焼結性セラミックシー
トによって厚さ方向だけに抑えられているので、その平
面方向の収縮を0.5%以下に抑えることが可能とな
り、しかもガラスセラミックグリーンシートは拘束シー
トによって全面にわたって均一にかつ確実に結合されて
いるので、拘束シートの一部剥離等によって反りや変形
が起こるのを防止することができる。
The multilayer wiring board 17 thus obtained
Since the shrinkage during firing is suppressed only in the thickness direction by the pressure or the hardly-sinterable ceramic sheet, the shrinkage in the plane direction can be suppressed to 0.5% or less, and the glass ceramic green sheet Since the binding sheet is uniformly and surely bonded to the entire surface by the binding sheet, it is possible to prevent the binding sheet from being warped or deformed due to partial peeling or the like.

【0043】[0043]

【実施例】SiO2:37重量%、Al23:27重量
%、CaO:11重量%、ZnO:12重量%、B
23:13重量%の組成を有する平均粒径3μmの結晶
化ガラスA粉末(軟化点850℃)73重量%と、セラ
ミックフィラーとして、平均粒径2μmのシリカ27重
量%からなるガラスセラミック原料粉末100重量部に
対して、有機バインダーとしてメタクリル酸イソブチル
樹脂を固形分で11重量部、可塑剤としてフタル酸ジブ
チルを5重量部添加し、トルエンを有機溶剤としてボー
ルミルにより36時間混合しスラリーを調整した。得ら
れたスラリーをドクターブレード法により厚さ0.2m
mのグリーンシートAを形成した。
EXAMPLES SiO 2 : 37% by weight, Al 2 O 3 : 27% by weight, CaO: 11% by weight, ZnO: 12% by weight, B
2 O 3 : A glass ceramic raw material composed of 73% by weight of a crystallized glass A powder (softening point 850 ° C.) having a composition of 13% by weight and an average particle size of 3 μm, and 27% by weight of silica having an average particle size of 2 μm as a ceramic filler. 11 parts by weight of isobutyl methacrylate resin as an organic binder and 5 parts by weight of dibutyl phthalate as a plasticizer were added to 100 parts by weight of powder as an organic binder, and toluene was mixed as an organic solvent for 36 hours by a ball mill to prepare a slurry. did. The obtained slurry is 0.2m thick by the doctor blade method.
m green sheet A was formed.

【0044】次に、PETフィルム上に形成された厚み
0.02mmの銅箔にフォトエッチング法により、図3
に示す形状の長さ30mmの3本の並走する配線部21
および測定端子22を具備する配線回路層23を作製し
た。3本の並走する配線部21の配線幅は各々1mm、
間隔は各々1mmとした。このPETフィルム上に形成
した配線回路層23をグリーンシートAに加熱圧着し、
PETフィルムを剥離して配線回路層をグリーンシート
A表面に転写させた。
Next, a copper foil having a thickness of 0.02 mm formed on the PET film was formed by photoetching as shown in FIG.
Three parallel wiring parts 21 having a length of 30 mm shown in FIG.
A wiring circuit layer 23 including the measurement terminals 22 was manufactured. The wiring width of each of the three parallel wiring portions 21 is 1 mm,
The intervals were each 1 mm. The printed circuit layer 23 formed on this PET film is heat-pressed onto the green sheet A,
The PET film was peeled off and the wiring circuit layer was transferred onto the surface of the green sheet A.

【0045】一方、表1に示す種々の可塑剤100質量
部に対して、メタクリル酸イソブチル樹脂からなる有機
バインダを10質量部の割合で添加、混合して、粘度8
Pa・Sのペーストを調製した。
On the other hand, with respect to 100 parts by mass of various plasticizers shown in Table 1, 10 parts by mass of an organic binder made of isobutyl methacrylate resin was added and mixed to give a viscosity of 8
A Pa · S paste was prepared.

【0046】そして、グリーンシートAの表面の配線回
路層23の周辺に、最大幅2mmで、上記可塑剤を含有
するペーストを塗布した。
Then, the paste containing the plasticizer having a maximum width of 2 mm was applied around the wiring circuit layer 23 on the surface of the green sheet A.

【0047】また、上記と同様にして厚さ0.2mmの
グリーンシートBを作製し、このグリーンシートBの上
記のグリーンシートAの配線回路層23の測定端子22
に対向する部分に貫通孔を形成し、この貫通孔内に銅ペ
ーストを充填してビアホール導体25を形成した。ま
た、上記と同様にしてグリーンシートBの表面にも配線
回路層を転写形成した。
Further, a green sheet B having a thickness of 0.2 mm is prepared in the same manner as described above, and the measurement terminals 22 of the wiring circuit layer 23 of the green sheet A of the green sheet B are manufactured.
A through hole was formed in a portion opposite to, and a copper paste was filled in the through hole to form a via hole conductor 25. Further, a wiring circuit layer was transferred and formed on the surface of the green sheet B in the same manner as above.

【0048】そして、配線回路層23およびセラミック
層24が形成されたグリーンシートAの上に、上記グリ
ーンシートBを積層して80℃、10MPaで加熱圧着
を行い、配線部22を基板内部に埋設させ、測定端子2
2をビアホール導体25を経由して、表面の測定用電極
26に接続した積層体27を得た。
Then, the green sheet B is laminated on the green sheet A on which the wiring circuit layer 23 and the ceramic layer 24 are formed, and thermocompression bonding is performed at 80 ° C. and 10 MPa to embed the wiring portion 22 inside the substrate. And measuring terminal 2
2 was connected to the measurement electrode 26 on the surface via the via-hole conductor 25 to obtain a laminated body 27.

【0049】その後、この積層体27中の有機成分(バ
インダー、可塑剤等)を分解除去するために水蒸気を含
んだ窒素雰囲気中で750℃、3時間の熱処理を行い残
留炭素量を300ppm以下に低減せしめた後、930
℃で1時間の焼成を行い、配線回路層23を具備する配
線基板を作製した。
After that, in order to decompose and remove the organic components (binder, plasticizer, etc.) in the laminate 27, heat treatment is performed at 750 ° C. for 3 hours in a nitrogen atmosphere containing water vapor to reduce the residual carbon amount to 300 ppm or less. 930 after reducing
Firing was carried out at 1 ° C. for 1 hour to produce a wiring board having the wiring circuit layer 23.

【0050】また、この配線基板における表面の配線回
路層に対して、厚み3μmのNiメッキ層及び厚み2μ
mのAuメッキ層を無電解メッキ法により被着した。 (評価)次に、配線基板の測定用電極26にリード線を
付け、温湿度サイクルバイアス試験を行い、2つの測定
用電極26間の電気抵抗を測定し、絶縁性の評価を行っ
た。温湿度サイクルバイアス試験は、2つの測定用電極
26間に5Vの電圧を負荷した状態で温度5℃、湿度4
0%および温度85℃、湿度95%の雰囲気にそれぞれ
2時間づつ繰り返し晒した。温湿度サイクルバイアス試
験は最高1000サイクルまで行い、測定用電極26間
の電気抵抗を測定して抵抗値が1MΩ以上であるものを
良品(〇)と判断し、抵抗値が1MΩ未満のものを不良
(×)と判断してその結果を表1に示した。
Further, with respect to the wiring circuit layer on the surface of this wiring board, a Ni plating layer having a thickness of 3 μm and a thickness of 2 μm
m Au plating layer was deposited by electroless plating. (Evaluation) Next, a lead wire was attached to the measurement electrode 26 of the wiring board, a temperature / humidity cycle bias test was performed, and the electrical resistance between the two measurement electrodes 26 was measured to evaluate the insulation property. The temperature / humidity cycle bias test is performed at a temperature of 5 ° C. and a humidity of 4 with a voltage of 5 V applied between the two measurement electrodes 26.
It was repeatedly exposed to an atmosphere of 0%, a temperature of 85 ° C., and a humidity of 95% for 2 hours each. The temperature / humidity cycle bias test is performed up to 1000 cycles, the electrical resistance between the measuring electrodes 26 is measured, and the one having a resistance value of 1 MΩ or more is judged as a good product (◯), and the one having a resistance value of less than 1 MΩ is defective. It was judged as (x) and the results are shown in Table 1.

【0051】また、上記によって作製した配線基板にお
ける配線回路層の周辺部分を走査型電子顕微鏡写真によ
って観察し、金属箔からなる配線回路層の周辺部のボイ
ド数を測定した。ボイド数のカウントは、10μm×1
00μmの3箇所の観察領域におけるボイド数の平均を
求めた。結果は、表1に示した。
Further, the peripheral portion of the wiring circuit layer in the wiring board manufactured as described above was observed by a scanning electron microscope photograph, and the number of voids in the peripheral portion of the wiring circuit layer made of metal foil was measured. The number of voids is 10 μm x 1
The average of the number of voids in three observation areas of 00 μm was obtained. The results are shown in Table 1.

【0052】[0052]

【表1】 [Table 1]

【0053】表1の結果によれば、可塑剤を塗布しなか
った従来の配線基板(試料No.1)は、配線回路層の
周辺に隙間の発生が認められ、その隙間にメッキ液や水
分が侵入しており、それによって初期の段階で絶縁不良
が確認された。
According to the results shown in Table 1, in the conventional wiring board (Sample No. 1) in which the plasticizer was not applied, a gap was found around the wiring circuit layer, and the plating liquid or the moisture was found in the gap. Has invaded, which confirmed poor insulation at an early stage.

【0054】これに対して、配線回路層の周囲に可塑剤
を塗布した本発明品では、いずれも試料No.1に比較
して、配線回路層間に隙間やボイドの発生が抑制され、
配線回路層間での絶縁不良の発生が改善された。
On the other hand, in the case of the product of the present invention in which the plasticizer was applied to the periphery of the wiring circuit layer, Sample No. Compared with 1, the generation of gaps and voids between the wiring circuit layers is suppressed,
The occurrence of insulation failure between wiring circuit layers was improved.

【0055】[0055]

【発明の効果】以上詳述した通り、本発明の多層配線基
板の製造方法によれば、金属箔からなる配線回路層の周
辺における隙間の発生や層間剥離によって、近接する配
線回路層間の絶縁性がメッキ処理や高湿雰囲気中に保持
されることによる水分の侵入によって損なわれるのを有
効に防止することができ、信頼性の高い配線基板を得る
ことができる。
As described above in detail, according to the method for manufacturing a multilayer wiring board of the present invention, the insulation between adjacent wiring circuit layers is generated due to the formation of gaps or the delamination in the periphery of the wiring circuit layer made of a metal foil. Can be effectively prevented from being damaged by the penetration of water due to the plating treatment or being kept in a high humidity atmosphere, and a highly reliable wiring board can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の多層配線基板の一例を示す概略断面図
である。
FIG. 1 is a schematic cross-sectional view showing an example of a multilayer wiring board of the present invention.

【図2】本発明の多層配線基板の製造方法における製造
工程図である。
FIG. 2 is a manufacturing process diagram in the method of manufacturing a multilayer wiring board according to the present invention.

【図3】評価用の配線回路のパターン図である。FIG. 3 is a pattern diagram of a wiring circuit for evaluation.

【図4】従来の多層配線基板の概略断面図である。FIG. 4 is a schematic cross-sectional view of a conventional multilayer wiring board.

【符号の説明】[Explanation of symbols]

1 多層配線基板 2 絶縁基板 2a〜2d 絶縁層 3 配線回路層 4 ビアホール導体 5 半導体素子 6 セラミック層 1 Multilayer wiring board 2 insulating substrate 2a-2d insulating layer 3 wiring circuit layer 4 Via hole conductor 5 Semiconductor element 6 Ceramic layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 民 保秀 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 5E346 AA12 AA15 AA60 CC31 CC32 CC34 CC37 CC38 CC39 DD12 DD23 GG09 GG17 HH11    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yasuhide Minmin             Kyocera Co., Ltd. 1-4 Yamashita Town, Kokubun City, Kagoshima Prefecture             Shikisha Research Institute F-term (reference) 5E346 AA12 AA15 AA60 CC31 CC32                       CC34 CC37 CC38 CC39 DD12                       DD23 GG09 GG17 HH11

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】所定のセラミック成分を含むグリーンシー
トの表面に、金属箔からなる配線回路層を被着形成する
とともに、前記配線回路層の周囲に、可塑剤を施した
後、それらのグリーンシートを積層し、焼成することを
特徴とする多層配線基板の製造方法。
1. A green sheet containing a predetermined ceramic component, a wiring circuit layer made of a metal foil is formed on the surface of the green sheet, and a plasticizer is applied to the periphery of the wiring circuit layer. A method for manufacturing a multilayer wiring board, comprising laminating and firing.
【請求項2】前記可塑剤を有機バインダと混合して塗布
することを特徴とする請求項1記載の多層配線基板の製
造方法。
2. The method of manufacturing a multilayer wiring board according to claim 1, wherein the plasticizer is mixed with an organic binder and applied.
【請求項3】前記可塑剤を、前記配線回路層の周囲に3
0μm以上の幅で施すことを特徴とする請求項1または
請求項2記載の多層配線基板の製造方法。
3. The plasticizer is applied around the wiring circuit layer in an amount of 3 times.
The method for manufacturing a multilayer wiring board according to claim 1 or 2, wherein the width is 0 μm or more.
【請求項4】前記配線回路層の厚みが30μm以下であ
ることを特徴とする請求項1乃至請求項3のいずれか記
載の多層配線基板の製造方法。
4. The method for manufacturing a multilayer wiring board according to claim 1, wherein the wiring circuit layer has a thickness of 30 μm or less.
【請求項5】前記配線回路層が、Cu、Ag、Al,A
u、Ni、Pt、Pdから選ばれる少なくとも1種から
なることを特徴とする請求項1乃至請求項4のいずれか
記載の多層配線基板の製造方法。
5. The wiring circuit layer comprises Cu, Ag, Al, A
5. The method for manufacturing a multilayer wiring board according to claim 1, comprising at least one selected from u, Ni, Pt, and Pd.
【請求項6】前記グリーンシート中のセラミック成分
が、ガラス成分、またはガラス成分とセラミックフィラ
ー成分との混合物からなることを特徴とする請求項1乃
至請求項5のいずれか記載の多層配線基板の製造方法。
6. The multilayer wiring board according to claim 1, wherein the ceramic component in the green sheet is a glass component or a mixture of a glass component and a ceramic filler component. Production method.
JP2001294747A 2001-09-26 2001-09-26 Method for manufacturing multilayer wiring board Pending JP2003101226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294747A JP2003101226A (en) 2001-09-26 2001-09-26 Method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294747A JP2003101226A (en) 2001-09-26 2001-09-26 Method for manufacturing multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2003101226A true JP2003101226A (en) 2003-04-04

Family

ID=19116299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294747A Pending JP2003101226A (en) 2001-09-26 2001-09-26 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2003101226A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04305996A (en) * 1991-04-02 1992-10-28 Matsushita Electric Ind Co Ltd Fabrication of multilayer interconnection board
JPH07211577A (en) * 1994-01-14 1995-08-11 Matsushita Electric Ind Co Ltd Manufacture of laminated ceramic capacitor
JP2001185824A (en) * 1999-12-24 2001-07-06 Kyocera Corp Ceramic wiring board and method of manufacturing it
JP2001232617A (en) * 1999-12-13 2001-08-28 Murata Mfg Co Ltd Laminated ceramic electronic component, manufacturing method for the same, ceramic paste, and manufacturing method for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04305996A (en) * 1991-04-02 1992-10-28 Matsushita Electric Ind Co Ltd Fabrication of multilayer interconnection board
JPH07211577A (en) * 1994-01-14 1995-08-11 Matsushita Electric Ind Co Ltd Manufacture of laminated ceramic capacitor
JP2001232617A (en) * 1999-12-13 2001-08-28 Murata Mfg Co Ltd Laminated ceramic electronic component, manufacturing method for the same, ceramic paste, and manufacturing method for the same
JP2001185824A (en) * 1999-12-24 2001-07-06 Kyocera Corp Ceramic wiring board and method of manufacturing it

Similar Documents

Publication Publication Date Title
US6413620B1 (en) Ceramic wiring substrate and method of producing the same
JPH1075060A (en) Method for manufacturing multi-layer glass/ceramic substrate
JP4703212B2 (en) Wiring board and manufacturing method thereof
JP3652196B2 (en) Manufacturing method of ceramic wiring board
JP4454105B2 (en) Manufacturing method of multilayer wiring board
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JP4693284B2 (en) Multilayer wiring board and manufacturing method thereof
JP3886791B2 (en) Manufacturing method of multilayer wiring board
JP4028810B2 (en) Manufacturing method of multilayer wiring board
JP2004087989A (en) Multilayer wiring substrate
JP2004063811A (en) Wiring substrate and its manufacturing method
JP2003101226A (en) Method for manufacturing multilayer wiring board
JP2807976B2 (en) Manufacturing method of through hole filled with conductor
JP2002050869A (en) Method of manufacturing multilayered wiring board
JP2003249755A (en) Method for producing ceramic multilayer printed wiring board and ceramic multilayer printed wiring board
JP2008159726A (en) Multilayer wiring substrate
JP2004235347A (en) Insulating ceramics and multilayer ceramic substrate using the same
JP3111865B2 (en) Manufacturing method of ceramic substrate
JP2006066626A (en) Composite, manufacturing method thereof, manufacturing method of composite sheet, laminate, and lamination component
JP2004235346A (en) Manufacturing method of multilayer wiring board
JP4339139B2 (en) Ceramic wiring board
JP2003318541A (en) Method for manufacturing ceramic multilayer wiring board
JP2003078245A (en) Method of manufacturing multilayer wiring substrate
JP2001102756A (en) Multilayer wiring board and manufacturing method thereof
JP2001185852A (en) Producing method for multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A977 Report on retrieval

Effective date: 20100916

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Effective date: 20101115

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20110531

Free format text: JAPANESE INTERMEDIATE CODE: A02