JP2001102756A - Multilayer wiring board and manufacturing method thereof - Google Patents

Multilayer wiring board and manufacturing method thereof

Info

Publication number
JP2001102756A
JP2001102756A JP27505599A JP27505599A JP2001102756A JP 2001102756 A JP2001102756 A JP 2001102756A JP 27505599 A JP27505599 A JP 27505599A JP 27505599 A JP27505599 A JP 27505599A JP 2001102756 A JP2001102756 A JP 2001102756A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
circuit layer
conductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27505599A
Other languages
Japanese (ja)
Inventor
Tetsuya Kimura
哲也 木村
Katsuhiko Onizuka
克彦 鬼塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP27505599A priority Critical patent/JP2001102756A/en
Priority to US09/607,151 priority patent/US6413620B1/en
Publication of JP2001102756A publication Critical patent/JP2001102756A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board which attains a fine wiring structure and the dimension stability of a glass ceramic wiring board, can be stably manufactured by simultaneously baking metal foils and glass ceramic moldings, and has superior mounting reliability also for external circuit boards such as printed wiring boards. SOLUTION: This wiring board comprises a glass ceramic insulation board 2 and wiring circuit layers 3 formed in the insulation board 2. The insulation board comprises, at least in the interior, inner wiring layers composed of high- purity metal conductors having a metal content of 99.5 wt.% or more which are composed of foils, of at least one metal selected from among Cu, Ag, Al, Au, Ni, Pt and Pd. The insulation board 1 is made of glass ceramics, having a Young's modulus of 120 GPa or less.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層配線基板及び
半導体素子収納用パッケージなどに適した多層配線基板
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board suitable for a multilayer wiring board and a package for accommodating a semiconductor device.

【0002】[0002]

【従来技術】従来、配線基板、例えば、半導体素子を収
納するパッケージに使用される多層配線基板として、比
較的高密度の配線が可能な多層セラミック配線基板が多
用されている。この多層セラミック配線基板は、アルミ
ナやガラスセラミックなどの絶縁基板と、その表面に形
成されたWやMo、Cu、Ag等の金属からなる配線導
体とから構成されるもので、この絶縁基板の一部にキャ
ビティが形成され、このキャビティ内に半導体素子が収
納され、蓋体によってキャビティを気密に封止されるも
のである。
2. Description of the Related Art Conventionally, a multilayer ceramic wiring board capable of relatively high-density wiring has been frequently used as a wiring board, for example, a multilayer wiring board used for a package for housing a semiconductor element. This multilayer ceramic wiring board is composed of an insulating substrate such as alumina or glass ceramic, and a wiring conductor formed on the surface thereof and made of a metal such as W, Mo, Cu, or Ag. A cavity is formed in the portion, the semiconductor element is accommodated in the cavity, and the cavity is hermetically sealed by the lid.

【0003】近年、高集積化が進むICやLSI等の半
導体素子を搭載する半導体素子収納用パッケージや、各
種電子部品が搭載される混成集積回路装置等に適用され
る配線基板においては、高密度化、低抵抗化、小型軽量
化が要求されており、アルミナ系セラミック材料に比較
して低い誘電率が得られ、配線層の低抵抗化が可能なガ
ラスセラミック配線基板が一層注目されている。
In recent years, high-density packaging has been required for semiconductor element storage packages for mounting semiconductor elements such as ICs and LSIs, and for hybrid integrated circuit devices on which various electronic components are mounted. Glass ceramic wiring boards, which are required to have a lower dielectric constant, a lower dielectric constant, and a lower resistance of the wiring layer than alumina-based ceramic materials, are attracting more attention.

【0004】ところが、このようなガラスセラミック配
線基板において、配線導体層を形成する手法としては、
Cu、Ag等の金属からなる配線導体を主成分とするメ
タライズペーストを、スクリーン印刷法等によって絶縁
基板上に印刷する。しかし、このような手法を用いた場
合、配線幅100μm以下を形成するのが困難であり、
今後必要とされる更なる高密度化、小型軽量化の達成を
阻む原因であった。電気抵抗についてもペーストで配線
導体層を形成させるために空隙が多く存在し、低抵抗化
が困難という問題があった。
However, in such a glass-ceramic wiring board, a technique for forming a wiring conductor layer is as follows.
A metallized paste mainly composed of a wiring conductor made of a metal such as Cu or Ag is printed on an insulating substrate by a screen printing method or the like. However, when such a method is used, it is difficult to form a wiring width of 100 μm or less,
This was a factor that hindered the achievement of higher density, smaller size and lighter weight, which are required in the future. Regarding the electric resistance, there are many voids because the wiring conductor layer is formed by the paste, and there is a problem that it is difficult to reduce the resistance.

【0005】この問題を解決する手法として、ガラスセ
ラミックグリーンシートにおける配線回路層を、金属箔
のエッチングによって形成する手法が知られている(特
開昭63−14493号)。しかし、金属箔とガラスセ
ラミックを同時焼成すると、金属箔自体は実質的に緻密
質であってほとんど収縮しないために、基板に反り、ク
ラックが発生し、実用化が困難という問題があった。
As a method for solving this problem, a method is known in which a wiring circuit layer in a glass ceramic green sheet is formed by etching a metal foil (Japanese Patent Laid-Open No. 63-14493). However, when the metal foil and the glass ceramic are co-fired, the metal foil itself is substantially dense and hardly shrinks, so that there is a problem that the substrate is warped and cracks occur, which makes practical use difficult.

【0006】そこで、ガラスセラミック配線基板の両面
に、該配線基板の焼成温度では焼結しない無機組成物の
層を形成した後、同時に焼成し、配線基板における平面
方向の収縮を抑制することで、金属箔とガラスセラミッ
クスとの同時焼成を可能とする手法が知られている(特
開平7−86743号)。
Therefore, a layer of an inorganic composition that does not sinter at the firing temperature of the wiring board is formed on both sides of the glass ceramic wiring board, and then fired at the same time to suppress shrinkage of the wiring board in the planar direction. There is known a technique which enables simultaneous firing of a metal foil and a glass ceramic (Japanese Patent Laid-Open No. 7-86743).

【0007】[0007]

【発明が解決しようとする課題】ガラスセラミック成形
体と銅ペーストからなる配線回路層との同時焼結性の場
合には両者の焼結過程で吸収されるが、金属箔からなる
配線回路層を用いる場合には、配線回路層自体が高い剛
性の緻密体からなるために、その熱応力のほとんどがガ
ラスセラミックス側に付加されるために、同時焼成した
後の冷却過程において、ガラスセラミック基板の配線回
路層形成面にクラックが発生し、場合によっては基板の
破壊に至るという問題があった。
In the case of simultaneous sintering of the glass ceramic molded body and the wiring circuit layer made of copper paste, it is absorbed in the sintering process of both, but the wiring circuit layer made of metal foil is not absorbed. When used, the wiring circuit layer itself is made of a dense body having high rigidity, and most of its thermal stress is applied to the glass ceramic side. There has been a problem that cracks are generated on the circuit layer formation surface, and in some cases, the substrate is broken.

【0008】また、焼成に対して焼成温度で焼結しない
無機組成物を積層し、その後、その組成物を除去する場
合に、ガラスセラミックスにクラックが発生しやすい等
の問題もあった。
In addition, when an inorganic composition that is not sintered at the firing temperature is laminated with respect to the firing, and then the composition is removed, there is another problem that cracks are easily generated in the glass ceramic.

【0009】従来のガラスセラミック配線基板の40〜
400℃付近の熱膨張係数は、4〜7ppm/℃である
のに対して、配線基板が実装される外部回路基板として
最も多用されているガラス−エポキシ絶縁層にCu配線
層が形成されたプリント基板の熱膨張係数は、12〜1
8ppm/℃と非常に大きい。そのため、配線基板や半
導体素子収納用パッケ−ジに半導体素子を収納し、しか
る後、プリント基板等に実装した場合、半導体素子の作
動時に発する熱が絶縁基板とプリント基板の両方に繰り
返し印加されると前記絶縁基板とプリント基板との熱膨
張差に起因する大きな熱応力が発生する。
Conventional glass ceramic wiring boards
The thermal expansion coefficient at around 400 ° C. is 4 to 7 ppm / ° C., whereas the printed circuit in which a Cu wiring layer is formed on a glass-epoxy insulating layer most frequently used as an external circuit board on which a wiring board is mounted. The coefficient of thermal expansion of the substrate is 12 to 1
Very large at 8 ppm / ° C. Therefore, when a semiconductor element is housed in a wiring board or a package for housing a semiconductor element and then mounted on a printed board or the like, heat generated when the semiconductor element is operated is repeatedly applied to both the insulating board and the printed board. Then, a large thermal stress is generated due to a difference in thermal expansion between the insulating substrate and the printed board.

【0010】そのために、半導体素子の作動および停止
の繰り返しにより熱応力が絶縁基板下面の接続パッドの
外周部、および、外部電気回路基板の配線導体と端子と
の接合界面に作用し、接続パッドが絶縁基板より剥離し
たり、端子が配線導体より剥離し、配線基板やパッケー
ジをプリント基板に長期にわたり安定に電気的接続させ
ることができないという欠点を有していた。
[0010] For this purpose, thermal stress acts on the outer peripheral portion of the connection pad on the lower surface of the insulating substrate and the joint interface between the wiring conductor and the terminal of the external electric circuit board due to the repetition of the operation and stop of the semiconductor element. There is a drawback that the wiring substrate and the package cannot be stably electrically connected to the printed circuit board for a long period of time, because the wiring substrate and the package are separated from the insulating substrate and the terminals are separated from the wiring conductor.

【0011】従って、本発明の目的は、ガラスセラミッ
ク配線基板において、微細配線化、寸法安定化を達成
し、且つ金属箔とガラスセラミック成形体とを同時焼成
によって安定して作製することができるとともに、プリ
ント配線基板などの外部回路基板に対しても優れた実装
信頼性を有する多層配線基板とそれを作製するための方
法を提供することにある。
Accordingly, an object of the present invention is to provide a glass-ceramic wiring board that can achieve fine wiring and dimensional stability, and can stably produce a metal foil and a glass-ceramic molded body by simultaneous firing. Another object of the present invention is to provide a multilayer wiring board having excellent mounting reliability even for an external circuit board such as a printed wiring board, and a method for manufacturing the same.

【0012】[0012]

【課題を解決するための手段】本発明者等は、上記のよ
うな課題について鋭意検討した結果、絶縁基板として用
いるガラスセラミックスとして、低ヤング率のガラスセ
ラミックスを用いることにより、上記の目的が達成でき
ることを見いだし、本発明に至った。
Means for Solving the Problems As a result of intensive studies on the above problems, the present inventors have achieved the above object by using a glass ceramic having a low Young's modulus as a glass ceramic used as an insulating substrate. They found what they could do and led to the present invention.

【0013】即ち、本発明の多層配線基板は、ガラスセ
ラミックから成る絶縁基板と、該絶縁基板の表面及び/
または内部に形成された配線回路層とを具備する配線基
板であって、該絶縁基板の少なくとも内部に、金属成分
の含有量が99.5重量%以上の高純度金属導体からな
る内部配線回路層を具備し、且つ該絶縁基板のヤング率
が120GPa以下であることを特徴とするものであ
り、特に前記内部配線回路層としては金属箔からなるこ
と、また、前記絶縁基板内部には、金属粉末を含有する
導体ペーストを充填してなるビアホール導体を具備する
とともに、該ビアホール導体の少なくとも一方の端部
が、前記高純度金属導体からなる内部配線回路層と接続
されてなることを特徴とするものである。
That is, the multilayer wiring board of the present invention comprises an insulating substrate made of glass ceramic, a surface of the insulating substrate and / or
Or a wiring circuit layer including a wiring circuit layer formed therein, wherein at least the inside of the insulating substrate is made of a high-purity metal conductor having a metal component content of 99.5% by weight or more. And wherein the Young's modulus of the insulating substrate is 120 GPa or less, and in particular, the internal wiring circuit layer is made of metal foil, and the inside of the insulating substrate has metal powder. And a via-hole conductor filled with a conductor paste containing the same, and at least one end of the via-hole conductor is connected to an internal wiring circuit layer made of the high-purity metal conductor. It is.

【0014】また、多層配線基板の製造方法としては、
(a)焼成後のヤング率が120GPa以下のガラスセ
ラミック組成物からなるグリーンシートを作製する工程
と、(b)所定の転写フィルム表面に金属成分の含有量
が99.5重量%以上の高純度金属導体からなる配線回
路層を形成する工程と、(c)前記グリーンシート表面
に、前記転写フイルム表面の配線回路層を転写する工程
と、(d)(a)〜(c)工程を経て作製したグリーン
シートを積層し、積層体を作製する工程と、(e)積層
体の両面又は片面に前記積層体の焼成温度では焼結しな
い無機組成物を積層する工程と、(f)該積層物を前記
高純度金属導体の融点未満の温度で焼成する工程と、
(g)焼結体表面の前記焼結しない無機組成物を除去す
る工程を具備することを特徴とするものであり、前記焼
結しない無機組成物が、Al2 3、SiO2 、Mg
O、ZrO2 、BN、TiO2 の群から選ばれる少なく
とも1種を主体とすることが望ましい。
Further, as a method of manufacturing a multilayer wiring board,
(A) a step of producing a green sheet made of a glass ceramic composition having a Young's modulus of 120 GPa or less after firing; and (b) a high purity of 99.5% by weight or more of a metal component on a predetermined transfer film surface. Forming a wiring circuit layer made of a metal conductor, (c) transferring the wiring circuit layer on the transfer film surface to the green sheet surface, and (d) steps (a) to (c). (E) laminating an inorganic composition that does not sinter at the firing temperature of the laminate on both surfaces or one surface of the laminate, and (f) laminating the laminated green sheets. Baking at a temperature lower than the melting point of the high-purity metal conductor,
(G) a step of removing the unsintered inorganic composition on the surface of the sintered body, wherein the unsintered inorganic composition is formed of Al 2 O 3 , SiO 2 , Mg
It is preferable that at least one selected from the group consisting of O, ZrO 2 , BN, and TiO 2 is mainly used.

【0015】なお、上記構成において前記金属成分の含
有量が99.5重量%以上の高純度金属導体としては、
Cu、Ag、Al、Au、Ni、Pt、Pdから選ばれ
る少なくとも一種以上の金属箔からなることが望まし
い。
In the above structure, the high-purity metal conductor having a content of the metal component of 99.5% by weight or more includes:
It is desirable to be made of at least one or more metal foils selected from Cu, Ag, Al, Au, Ni, Pt, and Pd.

【0016】[0016]

【発明の実施の形態】以下、本発明の多層配線基板につ
いて、図面に基づいて説明する。尚、説明では、本発明
の多層配線基板1によれば、絶縁基板2は、複数のガラ
スセラミック絶縁層2a〜2dを積層してなる積層体か
ら構成され、その絶縁層間および絶縁基板表面には、厚
みが10〜15μm程度の高純度金属箔からなる配線回
路層3が被着形成されている。さらに、各ガラスセラミ
ック絶縁層2a〜2dの厚み方向を貫くように形成され
た直径が80〜200μmのビアホ−ル導体4が形成さ
れ、これにより、所定回路を達成するための回路網が形
成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer wiring board according to the present invention will be described with reference to the drawings. In the description, according to the multilayer wiring board 1 of the present invention, the insulating substrate 2 is composed of a laminated body formed by laminating a plurality of glass ceramic insulating layers 2a to 2d. And a wiring circuit layer 3 made of a high-purity metal foil having a thickness of about 10 to 15 μm. Further, via-hole conductors 4 having a diameter of 80 to 200 μm are formed so as to penetrate through the thickness direction of each of the glass ceramic insulating layers 2 a to 2 d, thereby forming a circuit network for achieving a predetermined circuit. You.

【0017】本発明では、絶縁基板2は、ガラスセラミ
ックスから形成されるものであるが、このガラスセラミ
ックスのヤング率が120GPa以下、特に110GP
a以下、さらに100GPa以下の低ヤング率の材質か
ら構成されることが大きな特徴である。
In the present invention, the insulating substrate 2 is formed from glass ceramics, and the Young's modulus of the glass ceramics is 120 GPa or less, especially 110 GPa.
It is a great feature that it is made of a material having a low Young's modulus of not more than a and not more than 100 GPa.

【0018】このヤング率が120GPaよりも大きい
と、高純度金属導体からなる配線回路層3との同時焼成
後の冷却過程で、ガラスセラミックスからなる絶縁基板
2にクラックや割れが発生しやすくなるためである。
If the Young's modulus is greater than 120 GPa, cracks and cracks are likely to occur in the insulating substrate 2 made of glass ceramic in the cooling process after the simultaneous firing with the wiring circuit layer 3 made of a high-purity metal conductor. It is.

【0019】また、上記ガラスセラミックスとしては、
ガラス成分が10〜70重量%と、フィラー成分が30
〜90重量%の割合で含有することが望ましい。
Further, as the above glass ceramics,
10 to 70% by weight of glass component and 30 of filler component
It is desirable to contain it in a proportion of up to 90% by weight.

【0020】なお、ガラスセラミックスを構成する前記
ガラスとしては、少なくともSiO2 を含み、Al2
3 、B2 3 、ZnO、PbO、アルカリ土類金属酸化
物、アルカリ金属酸化物のうちの少なくとも1種以上を
含有し、焼成処理することによっても非晶質ガラスであ
るもの、また焼成処理によってリチウムシリケート、コ
−ジェライト、ムライト、アノ−サイト、セルジアン、
スピネル、ガ−ナイト、ウイレマイト、ドロマイト、ペ
タライトやその置換誘導体の結晶を少なくとも1種を析
出するものが知られている。
The glass constituting the glass ceramic contains at least SiO 2 and Al 2 O
3 , containing at least one of B 2 O 3 , ZnO, PbO, alkaline earth metal oxides and alkali metal oxides, and being an amorphous glass by firing, and firing Lithium silicate, cordierite, mullite, anorthite, Celsian,
It is known to precipitate at least one crystal of spinel, ganite, willemite, dolomite, petalite or a substituted derivative thereof.

【0021】また、無機質フィラーとしては、石英、石
英ガラス、クオーツ、クリストバライトなどのSi
2 、Al2 3 、ZrO2 、ムライト、フォルステラ
イト、エンスタタイト等が知られている。
Inorganic fillers such as quartz, quartz glass, quartz, cristobalite, etc.
O 2 , Al 2 O 3 , ZrO 2 , mullite, forsterite, enstatite and the like are known.

【0022】ガラスセラミックスのヤング率は、上記の
うちガラス、無機質フィラーの各材質および配合比率に
よって種々変化する。例えば、無機質フィラーとして
は、Al2 3 はヤング率が高いために50重量%以上
配合するとヤング率は120GPaよりも大きくなる。
特に、高熱膨張化と低ヤング率化を図る上では、フィラ
ーとしては前記SiO2 やフォルステライト、エンスタ
タイトのうちの少なくとも1種を含有することが望まし
い。
The Young's modulus of the glass ceramic varies depending on the material and the mixing ratio of the glass and the inorganic filler. For example, as an inorganic filler, Al 2 O 3 has a high Young's modulus, so that if it is added in an amount of 50% by weight or more, the Young's modulus becomes larger than 120 GPa.
In particular, in order to achieve a high thermal expansion and a low Young's modulus, it is desirable to contain at least one of the above-mentioned SiO 2 , forsterite, and enstatite as a filler.

【0023】配線回路層3は、99.5重量%以上の高
純度な金属導体からなるもので、Cu、Ag、Al、A
u、Ni、Pt、Pdから選ばれる少なくとも一種以上
の金属箔からなることが望ましい。またビアホ−ル導体
4は、上記の配線回路層3と同様の成分からなる導体が
充填されていることが望ましい。
The wiring circuit layer 3 is made of a high-purity metal conductor of 99.5% by weight or more, and includes Cu, Ag, Al, A
It is desirable to be made of at least one or more metal foils selected from u, Ni, Pt, and Pd. It is desirable that the via hole conductor 4 is filled with a conductor having the same components as those of the above-described wiring circuit layer 3.

【0024】また、多層配線基板の表面の配線回路層
は、ICチップなどの各種電子部品5を搭載するための
パッドとして、シ−ルド用導体膜として、さらには、外
部回路と接続する端子電極として用いられ、各種電子部
品5が配線回路層3に半田や導電性接着剤などを介して
接合される。尚、図示していないが、必要に応じて、配
線基板の表面には、さらに珪化タンタル、珪化モリブデ
ンなどの厚膜抵抗体膜や配線保護膜などを形成しても構
わない。
The wiring circuit layer on the surface of the multilayer wiring board serves as a pad for mounting various electronic components 5 such as an IC chip, a shielding conductor film, and a terminal electrode for connecting to an external circuit. And various electronic components 5 are joined to the wiring circuit layer 3 via solder, a conductive adhesive, or the like. Although not shown, a thick-film resistor film such as tantalum silicide or molybdenum silicide, a wiring protection film, or the like may be further formed on the surface of the wiring substrate as necessary.

【0025】次に、本発明の多層配線基板を作製する方
法について説明する。まず、上述したような結晶化ガラ
ス又は非結晶ガラスと前記の無機質フィラー成分を混合
してガラスセラミック組成物を調製し、その混合物に有
機バインダー等を加えた後、ドクターブレード法、圧延
法、プレス法などによりシート状に成形してグリーンシ
ートを作製する。
Next, a method for manufacturing the multilayer wiring board of the present invention will be described. First, a glass-ceramic composition is prepared by mixing the above-mentioned inorganic filler component with the above-mentioned crystallized glass or amorphous glass, and after adding an organic binder or the like to the mixture, doctor blade method, rolling method, pressing It is formed into a sheet by a method or the like to produce a green sheet.

【0026】次に、このグリーンシートにレーザーやマ
イクロドリル、パンチングなどにより、直径80〜20
0μmの貫通孔を形成し、その内部に導体ペーストを充
填する。導体ペースト中には、CuまたはAgを主成分
とする金属粉末以外に、アクリル樹脂などからなる有機
バインダーとトルエン、イソプロピルアルコール、アセ
トンなどの有機溶剤とを均質混合して形成される。有機
バインダーは、金属成分100重量部に対して、0.5
〜5.0重量部、有機溶剤は、固形成分及び有機バイン
ダー100重量部に対して、5〜100重量部の割合で
混合されることが望ましい。なお、この導体ペースト中
には若干のガラス成分等を添加してもよい。
Next, a diameter of 80 to 20 is applied to the green sheet by laser, micro drill, punching or the like.
A through hole of 0 μm is formed, and the inside thereof is filled with a conductive paste. The conductive paste is formed by homogeneously mixing an organic binder such as an acrylic resin and an organic solvent such as toluene, isopropyl alcohol, and acetone, in addition to the metal powder containing Cu or Ag as a main component. The organic binder is used in an amount of 0.5 to 100 parts by weight of the metal component.
Preferably, the organic solvent is mixed at a ratio of 5 to 100 parts by weight with respect to 100 parts by weight of the solid component and the organic binder. Note that a slight glass component or the like may be added to the conductor paste.

【0027】次に、このグリーンシートの表面に高純度
金属導体からなる配線回路層を転写する。転写の方法と
しては、まず、高分子材料等からなる転写フィルム上に
高純度金属導体、特に金属箔を接着した後、この金属導
体の表面に鏡像のレジストを回路パターン状に塗布した
後、エッチング処理およびレジスト除去を行って鏡像の
配線回路層を形成する。
Next, a wiring circuit layer made of a high-purity metal conductor is transferred onto the surface of the green sheet. As a method of transfer, first, a high-purity metal conductor, particularly a metal foil, is bonded onto a transfer film made of a polymer material or the like, and then a mirror image resist is applied in a circuit pattern on the surface of the metal conductor, and then etched. Processing and resist removal are performed to form a mirror image of the wiring circuit layer.

【0028】鏡像の配線回路層を形成した転写フィルム
を前記ビアホール導体が形成されたグリーンシートの表
面に位置合わせして積層圧着した後、転写フィルムを剥
がすことにより、ビアホール導体と接続した配線回路層
を具備する一単位のグリーンシートを形成することがで
きる。その後、同様にして得られた複数のグリーンシー
トを積層圧着して積層体1を形成する。
After the transfer film having the mirror image wiring circuit layer formed thereon is positioned on the surface of the green sheet on which the via hole conductor is formed and pressure-bonded by lamination, the transfer film is peeled off to form a wiring circuit layer connected to the via hole conductor. Can be formed as one unit of green sheet. Thereafter, a plurality of green sheets obtained in the same manner are laminated and pressed to form a laminate 1.

【0029】次に、平面方向の収縮を抑制するため、積
層体1の焼成温度では焼結しない無機組成物として、A
2 3 、SiO2 、MgO、ZrO2 、BN、TiO
2 の群から選ばれる少なくとも1種を主体とするセラミ
ック粉末に有機バインダーを添加し、ドクターブレード
法等により、シート状に成形してグリーンシートを作製
する。そして、このグリーンシートを積層体の両面又は
片面に加圧積層して積層体を作製する。
Next, in order to suppress shrinkage in the plane direction, an inorganic composition that does not sinter at the firing temperature of the laminate 1 is A
l 2 O 3 , SiO 2 , MgO, ZrO 2 , BN, TiO
An organic binder is added to a ceramic powder mainly composed of at least one selected from the group 2 and formed into a sheet by a doctor blade method or the like to produce a green sheet. Then, the green sheet is pressure-laminated on both sides or one side of the laminate to produce a laminate.

【0030】次に、この積層体を400〜750℃の窒
素雰囲気中で加熱処理してグリーンシート内やビアホー
ル導体ペースト中の有機成分を分解除去した後、800
〜1000℃の窒素雰囲気中で同時焼成する。また、配
線回路層としてAg導体を用いる場合には、焼成雰囲気
は大気中でおこなうことができる。この焼成後の冷却速
度が、早すぎると、絶縁基板と配線回路層の熱膨張差に
よるクラックが発生するために、冷却速度は、400℃
/hr以下であることが望ましい。
Next, the laminate is heated in a nitrogen atmosphere at 400 to 750 ° C. to decompose and remove the organic components in the green sheet and the via-hole conductor paste.
Co-firing in a nitrogen atmosphere at ~ 1000 ° C. When an Ag conductor is used as the wiring circuit layer, the firing can be performed in the air. If the cooling rate after the firing is too fast, cracks occur due to the difference in thermal expansion between the insulating substrate and the wiring circuit layer.
/ Hr or less.

【0031】その後、焼結しない無機組成物を超音波洗
浄又は、ブラスト処理等で除去することにより、配線回
路層およびビアホール導体を具備する多層配線基板を作
製することができる。
Thereafter, the non-sintered inorganic composition is removed by ultrasonic cleaning or blasting, whereby a multilayer wiring board having a wiring circuit layer and a via-hole conductor can be manufactured.

【0032】[0032]

【実施例】実施例1 本発明のガラスセラミック配線基板について、一実施例
に基づき評価する。
EXAMPLE 1 The glass ceramic wiring board of the present invention is evaluated based on one example.

【0033】先ず、表1に示すように、ヤング率を調整
するために、数種類のガラスとセラミック成分としてA
2 3 、フォルステライト、SiO2 を秤量し、ガラ
スセラミックA〜Gを作製した。それらに、バインダー
としてアクリル樹脂、可塑剤としてDBP(ジブチルフ
タレート)、溶媒としてトルエンとイソプロピルアルコ
ールを加えて調製したスラリーを用いて、ドクターブレ
ード法により厚さ500μmのグリーンシートを作製し
た。
First, as shown in Table 1, in order to adjust the Young's modulus, several kinds of glass and ceramic components
l 2 O 3 , forsterite, and SiO 2 were weighed to produce glass ceramics A to G. Using a slurry prepared by adding an acrylic resin as a binder, DBP (dibutyl phthalate) as a plasticizer, and toluene and isopropyl alcohol as a solvent, a green sheet having a thickness of 500 μm was prepared by a doctor blade method.

【0034】まず、ヤング率を測定するために各グリー
ンシートを積層して900℃で焼成し、3×4×40m
mのJIS抗折試験片を作製した。得られた試験片をア
ルキメデス法で比重の測定を行った。次に試験片の表面
を、鏡面研磨仕上げを行い、超音波パルス法(JISR
1602−1995に準拠)と、先の比重の結果よりそ
れぞれのヤング率の測定を行った。測定結果を表1に示
す。
First, in order to measure the Young's modulus, each green sheet is laminated and fired at 900 ° C., and 3 × 4 × 40 m
m JIS bending test pieces were prepared. The specific gravity of the obtained test piece was measured by the Archimedes method. Next, the surface of the test piece is mirror-polished and subjected to an ultrasonic pulse method (JISR).
1602-1995), and each Young's modulus was measured from the result of the specific gravity. Table 1 shows the measurement results.

【0035】[0035]

【表1】 [Table 1]

【0036】次に、平均粒径が5μmのCu単体それに
有機バインダーとしてアクリル樹脂を、溶媒としてDB
Pを添加混練し、ペースト状のビアホール導体用ペース
ト試料を作製した。尚、前記ビアホール用ペースト試料
中の有機バインダーは、Cu単体100重量部に対して
2.0重量部加え、さらに溶剤をCu単体、有機バイン
ダー100重量部に対して75重量部加えた。
Next, Cu alone having an average particle size of 5 μm, an acrylic resin as an organic binder, and DB as a solvent
P was added and kneaded to prepare a paste-like paste sample for via-hole conductor. The organic binder in the via hole paste sample was added in an amount of 2.0 parts by weight based on 100 parts by weight of Cu alone, and a solvent was added in an amount of 75 parts by weight based on 100 parts by weight of Cu alone and the organic binder.

【0037】上記のグリーンシートの所定個所にビアホ
ールを形成し、そのビアホール内に先のCuペーストを
充填した。
A via hole was formed at a predetermined portion of the green sheet, and the via hole was filled with the Cu paste.

【0038】次に、PETからなる転写フィルムに純度
99.9%以上の厚み15μmのCu箔を接着し、配線
パターンの鏡像のレジストを塗布後、エッチング処理、
レジスト除去を行い、鏡像の配線回路層を形成した。配
線幅は0.05mmとしたが、エッチングによる形成の
ため従来のスクリーン印刷法と比較して、非常に微細な
配線回路層を形成することができた。
Next, a 15 μm-thick Cu foil having a purity of 99.9% or more is adhered to a transfer film made of PET, and a mirror image resist of a wiring pattern is applied.
The resist was removed to form a mirror image wiring circuit layer. Although the wiring width was 0.05 mm, an extremely fine wiring circuit layer could be formed as compared with the conventional screen printing method due to the formation by etching.

【0039】そして、ビアホールが形成されたグリーン
シートにビアホールの位置あわせを行いながら転写フィ
ルムを積層し、60℃、150kgf/cm2 で熱圧着
した。転写フィルムを剥がすことにより、ビアホール導
体を接続した配線回路層を具備する一単位のグリーンシ
ートを形成した。
Then, a transfer film was laminated on the green sheet having the via hole formed therein while the via hole was being positioned, and was thermocompression-bonded at 60 ° C. and 150 kgf / cm 2 . By peeling off the transfer film, one unit of a green sheet having a wiring circuit layer connected to the via-hole conductor was formed.

【0040】同様にして作製した5枚のグリーンシート
とともに積層圧着した。次に焼結しない無機組成物とし
て、純度92重量%以上のAl2 3 を用い、ガラスセ
ラミックグリーンシートと同じ仕様でグリーンシートを
作製した。得られた無機組成物のグリーンシートをガラ
スセラミックスの積層体の両面に60℃、200kgf
/cm2 で加圧積層して積層体を作製した。
[0040] Five green sheets produced in the same manner were laminated and pressed together. Next, a green sheet was produced in the same specification as the glass ceramic green sheet using Al 2 O 3 having a purity of 92% by weight or more as an inorganic composition not to be sintered. A green sheet of the obtained inorganic composition was applied on both sides of the glass ceramic laminate at 60 ° C. and 200 kgf.
/ Cm 2 to produce a laminate.

【0041】次いで、この未焼成状態の積層体を、有機
バインダー等の有機成分を分解除去するために、窒素雰
囲気中、700℃で焼成し、次に窒素雰囲気中、900
℃で焼成を行った。その後、焼結しない無機組成物をブ
ラスト処理で除去し、配線基板を作製した。
Next, the unfired laminate is fired at 700 ° C. in a nitrogen atmosphere in order to decompose and remove organic components such as an organic binder.
Firing was performed at ℃. Thereafter, the inorganic composition that did not sinter was removed by blasting to produce a wiring substrate.

【0042】得られた配線基板の表面を走査型電子顕微
鏡(SEM)を用い、クラックの有無を確認した。クラ
ック無しを良品とした。
The surface of the obtained wiring board was checked for cracks using a scanning electron microscope (SEM). No crack was defined as a good product.

【0043】次に、得られた配線基板を用いて配線回路
層の導通抵抗の評価を行った。評価については、幅0.
05mm、長さ20mmの銅配線回路層を予め形成し、
配線抵抗をテスターもちいて測定し、銅配線回路層の断
面を走査型電子顕微鏡(SEM)、銅配線回路層の長さ
を40倍の顕微鏡を用いて測定し、得られた面積、長さ
から抵抗率を算出した。尚、良否の判断としては、抵抗
率が2.5μΩ・cm以下を良品とした。
Next, the conduction resistance of the wiring circuit layer was evaluated using the obtained wiring board. For the evaluation, a width of 0.
A copper wiring circuit layer having a length of 05 mm and a length of 20 mm is formed in advance,
The wiring resistance was measured using a tester, the cross section of the copper wiring circuit layer was measured using a scanning electron microscope (SEM), and the length of the copper wiring circuit layer was measured using a 40 × microscope. The resistivity was calculated. In addition, as a judgment of good or bad, a product having a resistivity of 2.5 μΩ · cm or less was defined as a good product.

【0044】接続信頼性評価は、接続パッドに半田(錫
10〜60%、鉛40〜90%)からなる接続端子を取
り付けた。なお、接続端子は、1cm2 あたり30端子
の密度で配線基板の下面全体に形成した。一方、ガラス
−エポキシ基板からなる配線導体が形成されたプリント
基板を準備し、上記の配線基板をプリント基板上の配線
導体と、それぞれの接続端子が接続されるように位置あ
わせし、これを、N2雰囲気中260℃で3分間熱処理
し、ガラスセラミック配線基板をプリント基板表面に実
装した。この熱処理により、配線基板の半田からなる接
続端子が融けてプリント基板の配線導体と電気的に接続
されたことを確認した。
In connection reliability evaluation, connection terminals made of solder (10 to 60% of tin, 40 to 90% of lead) were attached to connection pads. The connection terminals were formed on the entire lower surface of the wiring board at a density of 30 terminals per 1 cm 2 . On the other hand, a printed circuit board on which a wiring conductor made of a glass-epoxy substrate is formed is prepared, and the above-mentioned wiring board is aligned with the wiring conductor on the printed board and each connection terminal is connected. Heat treatment was performed at 260 ° C. for 3 minutes in an N 2 atmosphere, and the glass ceramic wiring board was mounted on the surface of the printed board. By this heat treatment, it was confirmed that the connection terminal made of solder on the wiring board was melted and electrically connected to the wiring conductor on the printed board.

【0045】このように、ガラスセラミック配線基板を
プリント基板表面に実装したものを、大気中にて、−4
0と125℃の各温度に制御した恒温槽に試験サンプル
を15分/15分の保持を1 サイクルとして最高100
0サイクル繰り返した。そして各サイクル毎にプリント
基板の配線導体とガラスセラミック配線基板との電気抵
抗を測定し、電気抵抗に変化が現れるまでのサイクル数
を表2に示した。500サイクルを越えるものを良品と
した。
As described above, the glass-ceramic wiring board mounted on the surface of the printed circuit board was subjected to -4 in air.
The test sample is held in a thermostat controlled at a temperature of 0 and 125 ° C. for 15 minutes / 15 minutes as one cycle.
Repeated 0 cycles. Then, the electrical resistance between the wiring conductor of the printed circuit board and the glass ceramic wiring substrate was measured for each cycle, and the number of cycles until the electrical resistance changed was shown in Table 2. Those that exceeded 500 cycles were regarded as good products.

【0046】実施例2、3、4 配線回路層を形成する高純度金属導体として、純度が9
9.9%以上のAg、Ag−Pd、Ag−Ptの各金属
箔を用い、実施例1と同様の仕様で多層配線基板を作製
した。焼成についてはいずれも大気中、900℃で焼成
を行った。評価結果については表2に示す。
Examples 2, 3, and 4 As the high-purity metal conductor forming the wiring circuit layer, the purity was 9%.
Using a metal foil of 9.9% or more of Ag, Ag-Pd, and Ag-Pt, a multilayer wiring board was manufactured in the same specifications as in Example 1. The firing was performed at 900 ° C. in the air. Table 2 shows the evaluation results.

【0047】実施例5、6、7 実施例1と同様の仕様で、焼結しない無機組成物とし
て、SiO2 、ZrO2、MgOの各グリーンシートを
用いて同様に多層配線基板を作製した。評価結果につい
ては表2に示す。
Examples 5, 6, 7 A multilayer wiring board was produced in the same manner as in Example 1 except that green sheets of SiO 2 , ZrO 2 , and MgO were used as the non-sintered inorganic composition. Table 2 shows the evaluation results.

【0048】比較例1 実施例1と同様の仕様とし、配線回路層のの形成方法を
金属箔の転写に代えて従来の銅ペーストによるスクリー
ン印刷法で行った。評価結果については表2に示す。
Comparative Example 1 The same specifications as in Example 1 were used, and the wiring circuit layer was formed by screen printing using a conventional copper paste instead of transferring a metal foil. Table 2 shows the evaluation results.

【0049】[0049]

【表2】 [Table 2]

【0050】表2より、絶縁基板材料のヤング率が12
0GPaを越える試料No.1、2は、焼結しない無機
組成物を除去した後の配線基板の表面にクラックの発生
が多数認められた。しかも、温度サイクル試験において
500サイクル未満で抵抗変化が現れていた。スクリー
ン印刷法で配線回路層を形成した試料No.14では断線
が発生しており、配線幅0.05mmの微細配線が形成
できなかった。
According to Table 2, the Young's modulus of the insulating substrate material is 12
Sample No. exceeding 0 GPa In Nos. 1 and 2, a large number of cracks were observed on the surface of the wiring board after removing the non-sintered inorganic composition. Moreover, in the temperature cycle test, a resistance change appeared in less than 500 cycles. In Sample No. 14 in which the wiring circuit layer was formed by the screen printing method, disconnection occurred, and fine wiring having a wiring width of 0.05 mm could not be formed.

【0051】これらの比較例に対して、本発明の多層配
線基板によれば、金属箔を用いた場合においても焼成後
にクラックの発生を減少させることができ、特にヤング
率を100GPa以下とすることによりクラックの発生
を皆無とすることができた。しかも、プリント基板との
接続信頼性も優れたものであった。
In contrast to these comparative examples, according to the multilayer wiring board of the present invention, even when a metal foil is used, the occurrence of cracks after firing can be reduced, and in particular, the Young's modulus is set to 100 GPa or less. As a result, the generation of cracks was completely eliminated. Moreover, the connection reliability with the printed circuit board was excellent.

【0052】[0052]

【発明の効果】以上詳述したとおり、本発明によれば、
配線回路層として金属成分の含有量が99.5重量%以
上の高純度金属導体を形成した場合、絶縁基板を低ヤン
グ率化することにより、微細配線化を可能とし、導体の
低抵抗化を満足し、且つクラック等の発生がなく、また
プリント配線基板に実装した場合において接続信頼性に
優れた多層配線基板を提供することができる。
As described in detail above, according to the present invention,
When a high-purity metal conductor having a metal component content of 99.5% by weight or more is formed as a wiring circuit layer, the insulating substrate is made to have a low Young's modulus, thereby enabling fine wiring and reducing the resistance of the conductor. It is possible to provide a multilayer wiring board which satisfies no cracks or the like and has excellent connection reliability when mounted on a printed wiring board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層配線基板を説明するための概略図
である。
FIG. 1 is a schematic diagram for explaining a multilayer wiring board of the present invention.

【符号の説明】[Explanation of symbols]

1 多層配線基板 2 絶縁基板 3 配線回路層 4 ビアホール導体 5 電子部品 DESCRIPTION OF SYMBOLS 1 Multilayer wiring board 2 Insulating board 3 Wiring circuit layer 4 Via hole conductor 5 Electronic component

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/09 H05K 1/09 A 1/11 1/11 N Fターム(参考) 4E351 AA07 AA12 AA13 BB01 BB30 BB49 CC12 CC17 CC31 DD01 DD04 DD05 DD06 DD19 DD20 DD42 DD45 DD47 DD52 EE08 GG09 GG11 5E317 AA24 BB04 BB12 BB13 BB14 BB15 BB19 BB24 CC13 CC22 CC25 GG11 GG14 GG17 5E346 AA12 AA15 AA24 AA43 BB01 CC18 CC31 CC32 CC34 CC37 CC38 CC39 CC60 DD02 DD11 DD33 EE24 EE25 EE27 EE29 FF18 GG03 GG08 GG09 HH11──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 1/09 H05K 1/09 A 1/11 1/11 NF term (Reference) 4E351 AA07 AA12 AA13 BB01 BB30 BB49 CC12 CC17 CC31 DD01 DD04 DD05 DD06 DD19 DD20 DD42 DD45 DD47 DD52 EE08 GG09 GG11 5E317 AA24 BB04 BB12 BB13 BB14 BB15 BB19 BB24 CC13 CC22 CC25 GG11 GG14 GG17 5E346 AA12 AA15 CCA31 CC32 CC01 DDCC EE25 EE27 EE29 FF18 GG03 GG08 GG09 HH11

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】ガラスセラミックスから成る絶縁基板と、
該絶縁基板の表面及び/または内部に形成された配線回
路層とを具備する配線基板であって、該絶縁基板の少な
くとも内部に、金属成分の含有量が99.5重量%以上
の高純度金属導体からなる内部配線回路層を具備し、且
つ該絶縁基板のヤング率が120GPa以下であること
を特徴とする多層配線基板。
An insulating substrate made of glass ceramics,
A wiring board comprising a wiring circuit layer formed on the surface and / or inside of the insulating substrate, wherein at least the inside of the insulating substrate has a metal component content of 99.5% by weight or more. A multilayer wiring board comprising an internal wiring circuit layer made of a conductor, wherein the Young's modulus of the insulating substrate is 120 GPa or less.
【請求項2】前記内部配線回路層が、Cu、Ag、A
l、Au、Ni、Pt、Pdから選ばれる少なくとも一
種以上の金属箔からなることを特徴とする請求項1記載
の多層配線基板。
2. The semiconductor device according to claim 1, wherein said internal wiring circuit layer comprises Cu, Ag, A
2. The multilayer wiring board according to claim 1, comprising at least one or more metal foils selected from the group consisting of 1, Au, Ni, Pt, and Pd.
【請求項3】前記絶縁基板内部に、金属粉末を含有する
導体ペーストを充填してなるビアホール導体を具備する
とともに、該ビアホール導体の少なくとも一方の端部
が、前記高純度金属導体からなる内部配線回路層と接続
されてなることを特徴とする請求項1記載の多層配線基
板。
3. An internal wiring comprising a via-hole conductor filled with a conductive paste containing metal powder inside said insulating substrate, wherein at least one end of said via-hole conductor is made of said high-purity metal conductor. 2. The multilayer wiring board according to claim 1, wherein the multilayer wiring board is connected to a circuit layer.
【請求項4】(a)焼成後のヤング率が120GPa以
下のガラスセラミック組成物からなるグリーンシートを
作製する工程と、(b)所定の転写フィルム表面に金属
成分の含有量が99.5重量%以上の高純度金属導体か
らなる配線回路層を形成する工程と、(c)前記グリー
ンシート表面に、前記転写フイルム表面の配線回路層を
転写する工程と、(d)(a)〜(c)工程を経て作製
したグリーンシートを積層し、積層体を作製する工程
と、(e)積層体の両面又は片面に前記積層体の焼成温
度では焼結しない無機組成物を積層する工程と、(f)
該積層物を前記高純度金属導体の融点未満の温度で焼成
する工程と、(g)焼結体表面の前記焼結しない無機組
成物を除去する工程を具備することを特徴とする多層配
線基板の製造方法。
4. A process for producing a green sheet comprising a glass-ceramic composition having a Young's modulus of 120 GPa or less after firing, and (b) a content of a metal component on a predetermined transfer film surface of 99.5% by weight. % Of a high-purity metal conductor, and (c) transferring the wiring circuit layer on the transfer film surface to the green sheet surface; and (d) (a) to (c). )) Laminating the green sheets produced through the step to produce a laminate; and (e) laminating an inorganic composition that does not sinter at the firing temperature of the laminate on both surfaces or one surface of the laminate. f)
A step of firing the laminate at a temperature lower than the melting point of the high-purity metal conductor; and (g) a step of removing the unsintered inorganic composition on the surface of the sintered body. Manufacturing method.
【請求項5】前記金属成分の含有量が99.5重量%以
上の高純度金属導体が、Cu、Ag、Al、Au、N
i、Pt、Pdから選ばれる少なくとも一種以上の金属
箔からなることを特徴とする請求項4記載の多層配線基
板の製造方法。
5. The high-purity metal conductor having a metal component content of 99.5% by weight or more is made of Cu, Ag, Al, Au, N
5. The method for manufacturing a multilayer wiring board according to claim 4, comprising at least one kind of metal foil selected from i, Pt, and Pd.
【請求項6】前記焼結しない無機組成物が、Al
2 3 、SiO2 、MgO、ZrO2 、BN、TiO2
の群から選ばれる少なくとも1種を主体とすることを特
徴とする請求項4記載の多層配線基板の製造方法。
6. The non-sintered inorganic composition comprises Al
2 O 3 , SiO 2 , MgO, ZrO 2 , BN, TiO 2
5. The method according to claim 4, wherein at least one member selected from the group consisting of:
JP27505599A 1999-06-30 1999-09-28 Multilayer wiring board and manufacturing method thereof Pending JP2001102756A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27505599A JP2001102756A (en) 1999-09-28 1999-09-28 Multilayer wiring board and manufacturing method thereof
US09/607,151 US6413620B1 (en) 1999-06-30 2000-06-29 Ceramic wiring substrate and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27505599A JP2001102756A (en) 1999-09-28 1999-09-28 Multilayer wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2001102756A true JP2001102756A (en) 2001-04-13

Family

ID=17550227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27505599A Pending JP2001102756A (en) 1999-06-30 1999-09-28 Multilayer wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2001102756A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353626A (en) * 2001-05-28 2002-12-06 Kyocera Corp Multilayer wiring board and method of manufacturing the same
JP2003051647A (en) * 2001-08-06 2003-02-21 Sumitomo Metal Ind Ltd Ceramic circuit board and manufacturing method therefor
JP2004256346A (en) * 2003-02-25 2004-09-16 Kyocera Corp Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact body, and its mounting structure
JP2015095572A (en) * 2013-11-13 2015-05-18 田中貴金属工業株式会社 Method for manufacturing multilayer substrate arranged by use of through-electrode

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353626A (en) * 2001-05-28 2002-12-06 Kyocera Corp Multilayer wiring board and method of manufacturing the same
JP4693284B2 (en) * 2001-05-28 2011-06-01 京セラ株式会社 Multilayer wiring board and manufacturing method thereof
JP2003051647A (en) * 2001-08-06 2003-02-21 Sumitomo Metal Ind Ltd Ceramic circuit board and manufacturing method therefor
JP4644989B2 (en) * 2001-08-06 2011-03-09 株式会社村田製作所 Manufacturing method of ceramic circuit board
JP2004256346A (en) * 2003-02-25 2004-09-16 Kyocera Corp Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact body, and its mounting structure
JP4549028B2 (en) * 2003-02-25 2010-09-22 京セラ株式会社 Glass ceramic composition, glass ceramic sintered body, method for producing glass ceramic sintered body, and wiring board
JP2015095572A (en) * 2013-11-13 2015-05-18 田中貴金属工業株式会社 Method for manufacturing multilayer substrate arranged by use of through-electrode
WO2015072422A1 (en) * 2013-11-13 2015-05-21 田中貴金属工業株式会社 Through electrode and method for producing multilayer substrate using through electrode
KR101832639B1 (en) * 2013-11-13 2018-02-26 다나카 기킨조쿠 고교 가부시키가이샤 Through electrode and method for producing multilayer substrate using through electrode

Similar Documents

Publication Publication Date Title
JP2002198660A (en) Circuit board and method of manufacturing the same
JP3652196B2 (en) Manufacturing method of ceramic wiring board
JP4454105B2 (en) Manufacturing method of multilayer wiring board
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JP2001102756A (en) Multilayer wiring board and manufacturing method thereof
JP4535576B2 (en) Manufacturing method of multilayer wiring board
JP2004087989A (en) Multilayer wiring substrate
JP2001015895A (en) Wiring board and its manufacture
JP4028810B2 (en) Manufacturing method of multilayer wiring board
JP4071908B2 (en) Multilayer wiring board and manufacturing method thereof
JP4587562B2 (en) Manufacturing method of multilayer wiring board
JP2001015878A (en) High-frequency wiring board and its manufacture
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP3426920B2 (en) Wiring board
JP2004235347A (en) Insulating ceramics and multilayer ceramic substrate using the same
JP2004235346A (en) Manufacturing method of multilayer wiring board
JP2003078245A (en) Method of manufacturing multilayer wiring substrate
JPH11186727A (en) Wiring board and manufacture thereof
JP2001068852A (en) Multi-layered wiring board and its manufacture
JP3339999B2 (en) Wiring board, semiconductor device storage package using the same, and mounting structure thereof
JP2001185852A (en) Producing method for multilayer wiring board
JP3905991B2 (en) Glass ceramic wiring board
JP2002329970A (en) Method of manufacturing multilayer wiring board
JP2002252461A (en) Wiring board and its manufacturing method
JP3420447B2 (en) Wiring board mounting structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040524

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

A02 Decision of refusal

Effective date: 20050215

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20050418

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050422

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20050610

Free format text: JAPANESE INTERMEDIATE CODE: A912