JP6408606B2 - マスキングされたエッジを有する支持リング - Google Patents

マスキングされたエッジを有する支持リング Download PDF

Info

Publication number
JP6408606B2
JP6408606B2 JP2016561588A JP2016561588A JP6408606B2 JP 6408606 B2 JP6408606 B2 JP 6408606B2 JP 2016561588 A JP2016561588 A JP 2016561588A JP 2016561588 A JP2016561588 A JP 2016561588A JP 6408606 B2 JP6408606 B2 JP 6408606B2
Authority
JP
Japan
Prior art keywords
coating
tapered
region
thickness
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016561588A
Other languages
English (en)
Other versions
JP2017508303A5 (ja
JP2017508303A (ja
Inventor
メヘラン ベジャット,
メヘラン ベジャット,
ノーマン エル. タム,
ノーマン エル. タム,
アーロン ミュアー ハンター,
アーロン ミュアー ハンター,
ジョゼフ エム. ラニッシュ,
ジョゼフ エム. ラニッシュ,
中西 孝之
孝之 中西
中川 敏之
敏之 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017508303A publication Critical patent/JP2017508303A/ja
Publication of JP2017508303A5 publication Critical patent/JP2017508303A5/ja
Application granted granted Critical
Publication of JP6408606B2 publication Critical patent/JP6408606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Description

[0001]本発明の態様は概して、基板の支持に使用されるデバイス、及び上記デバイスを形成するための方法に関する。更に具体的には、本発明の実施形態は、熱処理チャンバ内でエッジリングを支持する支持リングに関する。
[0002]例えば半導体ウエハ等の基板の処理において、処理チャンバ内で適切な処理条件が維持されている間、基板は処理チャンバ内の支持体に配置される。急速熱処理(RTP)チャンバを使用して、基板の下に配置されたランプで基板を加熱することができる。例えば、基板を、摂氏250度から摂氏1350度の温度範囲内の高温に急速に加熱することができる。熱プロセスの間、例えばエッジリングなどの基板のエッジ領域周囲の支持構造によって、基板を支持することができる。エッジリングは、例えば支持リング等の別の支持構造によって支持されうる。
[0003]エッジリング及び支持リングは、数えきれないほどの急速な加熱及び冷却サイクルに耐えることができる材料で構成される。石英(例えばアモルファスシリカ)は、支持リング構造にしばしば使われる材料である。RTPチャンバ内のランプで下から基板を加熱している時は通常、RTPチャンバ内の基板の上のエリアにランプの放射線が入らないように遮断することが望ましい。基板の上のエリアでは、例えばパイロメータ等の基板によって放射された放射線に敏感な放射線センサがしばしば使用される。基板の上のエリアにランプの放射線が入るのを防ぐことにより、放射線によって温度センサの性能が妨げられるのが防止される。石英は光と赤外線エネルギーを透過させるので、石英の支持リングの上面は多くの場合、例えばシリコン等の材料でコーティングされ、ランプの放射線に対して不透明となる。
[0004]繰り返し加熱され冷却された後、シリコンでコーティングされた石英の支持リングに半径方向の亀裂が生じ始める。亀裂は、ほんの数回の加熱サイクルの後に生じ始める場合がある。亀裂により、シリコンでコーティングされた石英の支持リングが最終的に使用不能となり、支持リングを頻繁に交換することはコスト効率が悪い。
[0005]従って、不透明なコーティングを有する、改善された石英の支持リングが必要である。
[0006]一実施形態では、半導体処理のための支持リングが提供される。支持リングは、内側エッジと外側エッジとを有するリング状本体を含み、内側エッジと外側エッジは中央軸を同心とする。リング状本体は更に第1の側面と、第2の側面と、内側エッジにおいてリング状本体の第1の側面から延在している隆起した環状肩部を含む。支持リングはまた、第1の側面上のコーティングを含み、コーティングは、隆起した環状肩部に当接する低下した厚さの領域の内側領域を有する。
[0007]別の実施形態では、半導体処理のための支持リングが提供される。支持リングは、内側エッジと外側エッジとを有するリング状本体を含み、内側エッジと外側エッジは中央軸を同心とする。リング状本体は更に、第1の側面と第2の側面とを含む。支持リングはまた、第1の側面上のコーティングも含み、コーティングは、均一厚さの外部放射線遮断領域と、エッジリングを支持するように構成された低下した厚さの内側領域とを有する。
[0008]別の実施形態では、堆積チャンバにおいてリング状本体をコーティングする方法が提供される。本方法は、堆積チャンバにリング状本体を提供することであって、リング状本体は中央軸を同心とする内側エッジ及び外側エッジと、第1の側面及び第2の側面を有する、提供することと、内側エッジにおいて第1の側面の上にマスクを配置することであって、マスクと第1の側面との間の距離は約500ミクロン未満である、配置することと、第1の側面にコーティングを形成することとを含み、マスクにより、マスク下の第1の側面上のコーティングの厚さが縮小する。
[0009]本発明の上述の特徴を詳細に理解し得るように、上記に簡単に要約されている本発明のより詳細な説明を、一部が付随の図面に示される実施形態を参照することによって行いうる。しかしながら、本発明は他の等しく有効な実施形態も許容し得ることから、付随する図面は本発明の典型的な実施形態のみを例示し、従って発明の範囲を限定すると見なすべきではないことに、留意されたい。
本発明の一実施形態による支持リングの断面図である。 本発明の一実施形態を作製するために使用されるリング状本体とマスクの断面図である。 本発明の一実施形態によるコーティングを有する支持リングの断面図である。 本発明の一実施形態を作製するために使用されるリング状本体とテーパー状マスクの断面図である。 本発明の一実施形態によるテーパー状コーティングを有する支持リングの断面図である。
[0015]理解しやすくするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。一実施形態で開示する要素は、具体的な記述がなくとも、他の実施形態で有益に利用できることが企図されている。
[0016]加熱及び冷却の繰り返しに対する耐久性が改善された支持リングと、上記支持リングを作製する方法が記載される。本明細書に記載された支持リングは、繰り返し約250℃と約1350℃の間の温度まで加熱し、周囲温度まで冷却することによって生じる熱応力下の亀裂に耐性がある。
[0017]図1は、一実施形態による支持リング100の断面図である。支持リング100は、熱処理チャンバ(図示せず)でエッジリング160を支持するように構成される。エッジリング160は、チャンバ内部で処理されうる基板150を支持するのに使用される。一般に、支持リング100は、例えばシリンダ170等のチャンバの構成要素上に配置される。
[0018]支持リング100はリング状本体110を含む。リング状本体110は、内側エッジ112と外側エッジ114とによって画定することができ、内側エッジ112と外側エッジ114は、リング状本体110の中央軸を同心とするものであってよい。リング状本体110は更に、第1の側面116、第2の側面118、及び内側エッジ112においてリング状本体110の第1の側面116から延在している隆起した環状肩部120を含む。支持リング100はまた、第1の側面116上にコーティング140も含み、コーティング140は、均一厚さ144の外側領域と、隆起した環状肩部120に当接した低下した厚さの142内側領域とを有する。均一厚さ144の外側領域は、低下した厚さの142内側領域の向こうに半径方向外向きに延在する。均一厚さ144の外側領域は、低下した厚さの142内側領域よりも厚みがある。均一厚さ144の外側領域と、低下した厚さの142内側領域はリング状であってよい。低下した厚さの142内側領域は、エッジリング160を支持するように構成可能である。支持リング100はまた、支持リング100をシリンダ170上に位置決めする位置決めリム130も含みうる。
[0019]リング状本体110は、石英(例えばアモルファスシリカ)、炭化ケイ素、酸化ケイ素(例えばアモルファスガラス)、セラミック、又は任意の他の耐熱材料からなるものであってよい。上記材料の組み合わせも使用可能である。
[0020]コーティング140は、例えば多結晶シリコン、単結晶シリコン、微結晶シリコン、ナノ結晶性シリコン、アモルファスシリコン等の任意の使いやすい形態を有しうるシリコンからなるものであってよい。均一厚さ144の外側領域は、外部放射線遮断領域でありうる。25ミクロン以上のシリコンコーティングにより、支持リング100のコーティングされた面が、処理チャンバ内部の温度を測定するのに使用される一又は複数のパイロメータ(図示せず)の動作範囲の放射線の波長に対して不透明になりうる。一又は複数のパイロメータは、支持リング100の上から温度を測定することができ、加熱源(図示せず)は支持リング100の下に位置づけすることができる。不透明とは、支持リング100の下に配置された加熱源、例えばランプ(図示せず)からコーティング140を通過するパイロメータの動作範囲の放射線の平均強度が、例えば加熱源に面する第2の側面118等の面の支持リング100が受ける入射放射線よりも少なくとも6桁小さいことを意味する。コーティング140の厚さとその他の特性は、コーティング140を通過する放射線が、加熱源から支持リング100が受ける入射放射線よりも少なくとも12桁小さくなるように設定されうる。パイロメータが感知可能な波長に対して不透明なコーティングを使用することで、加熱源から直接来る波長範囲の放射線が一又は複数のパイロメータに実質的に到達しないようにすることができる。
[0021]均一厚さ144の外側領域のコーティング140の厚さは、25ミクロンと75ミクロンの間、例えば約30ミクロンと約60ミクロンの間、例えば50ミクロンであってよい。幾つかの実施形態では、均一厚さの外側領域のコーティング140の厚さは、約50ミクロンと500ミクロンの間、例えば150ミクロンであってよい。均一厚さ144の外側領域のコーティング140の厚さは実質的に均一であるが、一定の厚さである必要はない。例えば、均一厚さ144の外側領域の厚さは、支持リング100の半径方向の寸法に沿って変化しうる。均一厚さ144の外側領域のコーティング140の厚さは、加熱源から支持リング100の第2の側面118へ方向づけされた放射エネルギーの少なくとも一部の波長に対して、均一厚さの外側領域が実質的に不透明となるほど十分な厚さであってよい。低下した厚さの142の内側領域のコーティング140の厚さは、約1ミクロンと約30ミクロンの間、例えば、約5ミクロンと約20ミクロンの間、例えば10ミクロン等であってよい。低下した厚さの142内側領域を、最小厚さの内側領域と記載することもできる。
[0022]図2Aに、リング状本体110上にコーティング140を形成するのに使用されうるマスク210の断面図を示す。図2Bに、マスク210の使用を通して形成されうるコーティング140を有する支持リング100の断面図を示す。マスク210はリング状であり、コーティング140の形成中に、隆起した環状肩部120上にマスク210を支持するのに使用されうる支持面212を含みうる。マスク210はまた、コーティング140の形成中に、低下した厚さの142内側領域のコーティング140の厚さを低下させるのに使用されるマスキング面214も含む。マスク210はまた、コーティング140が形成された時に、低下した厚さの142内側領域と、均一厚さ144の外側領域の間に均一厚さの境界218を生じさせる外面216も含む。
[0023]図1及び2Bを参照する。エッジリング160の支持面の外側エッジが支持されうる場所に、均一厚さの境界218が形成されうる。エッジリング160も放射線の一部の波長又はスペクトルに対して不透明でありうる放射線遮断材料、例えば炭化ケイ素からなる場合、熱処理チャンバの支持リング100の下から放射している光及び赤外線エネルギーのほぼ全てが、基板150、エッジリング160、又は均一厚さ144の外側領域によって遮断される、又は吸収される。
[0024]図1、2A及び2Bを参照する。リング状本体110上にコーティング140を形成する方法は、リング状本体110を堆積チャンバ(図示せず)に提供することと、マスク210を内側エッジ112の第1の側面116の上に配置することと、第1の側面116上にコーティング140を形成することとを含みうる。マスク210により、マスキング面214の下の第1の側面116のコーティング140の厚さが低下する。マスキング面214と第1の側面116の間の距離は、約10ミクロンと約500ミクロンの間、例えば約200ミクロンであってよい。幾つかの実施形態では、マスキング面214と第1の側面116の間の距離は、約1ミクロンと約30ミクロンの間、例えば約5ミクロンと約20ミクロンの間、例えば10ミクロンであって良い。
[0025]図3Aに、リング状本体110のテーパー状コーティング340を形成するのに使用されうるテーパー状マスク310の断面図を示す。図3Bに、テーパー状マスク310の使用を通して形成されうる、テーパー状コーティング340を有する支持リング300の断面図を示す。テーパー状マスク310はリング状であり、テーパー状コーティング340の形成中に、隆起した環状肩部120にテーパー状マスク310を支持するのに使用されうるテーパー状マスク支持面312を含みうる。テーパー状マスク310は、テーパー状コーティング340が内側エッジ112に近づくにつれテーパー状コーティング340の厚さが低下するようにテーパー状になっている。テーパー状マスク310はまた、テーパー状コーティング340の形成中にテーパー状領域342のテーパー状コーティング340の厚さを低下させるのに使用されるテーパー状マスキング面314も含む。テーパー状マスキング面314は、第1の側面116に対してほぼ直線の傾斜を有しうる。テーパー状マスク310はまた、テーパー状コーティング340が形成されると、テーパー状領域342と、均一厚さ344の外側領域の間に外側テーパー境界318ができる外面316も含む。従って、テーパー状領域342(すなわちリング状本体110の半径寸法に沿った内側領域)は、外側テーパー境界318において均一厚さ344の外側領域と境を接する。
[0026]均一厚さ344の外側領域のテーパー状コーティング340の厚さは、25ミクロンと200ミクロンの間、例えば60ミクロンの厚さであってよい。幾つかの実施形態では、均一厚さ344の外側領域のテーパー状コーティング340の厚さは、約200ミクロンと500ミクロンの間、例えば400ミクロンの厚さでありうる。
[0027]テーパー状マスク310は、テーパー状コーティング340が形成された時に、隆起した環状肩部120に当接する最小厚さ346の領域を生じさせるのに使用されうる最小厚さのマスキング面313も含みうる。最小厚さのマスキング面313は、リング状本体110の第1の側面116とほぼ平行し、テーパー状コーティング340の厚さは最小厚さ346の領域においてほぼ均一となりうる。最小厚さ346の領域のテーパー状コーティング340の厚さはほぼ均一であるが、一定の厚さである必要はない。例えば、最小厚さ346の領域のテーパー状コーティング340の厚さは、支持リング300の半径寸法に沿って変化しうる。テーパー状コーティング340が形成された後、テーパー状マスキング面314の、最小厚さのマスキング面313との接点により、内側テーパー境界320ができる。内側テーパー境界320は、テーパー状領域342と、最小厚さ346の領域(すなわち内側領域)との間である。従って、テーパー状コーティング340は外側テーパー境界318の均一厚さ344の領域から、リング状本体110の内側領域に位置づけされる内側テーパー境界320の低下した厚さ又は最小厚さまでテーパー状となる。テーパー状コーティング340は、内側テーパー境界320と内側エッジ112の間の最小厚さにほぼ等しい内側厚さを有しうる。
[0028]内側テーパー境界320は、リング状本体110の内側エッジ112から第1の距離にあってよく、第1の距離は約0.1mmと約20mmとの間、例えば約0.5mmと約15mmの間、例えば約5mmである。幾つかの実施形態では、最小厚さ346の領域のテーパー状コーティング340の厚さが、約1ミクロンと約30ミクロンの間、例えば5ミクロンと約20ミクロンの間、例えば10ミクロンであってよい。外側テーパー境界318は、リング状本体110の内側エッジ112から第2の距離にあってよく、第2の距離は約0.2mmと約25mmとの間、例えば約0.5mmと約20mmの間、例えば約10mmである。幾つかの実施形態では、テーパー状マスク310により、テーパー状コーティング340の厚さが、中央軸から半径寸法に沿って0.1mmと24mmの間、例えば0.5mmと5mmの間で低下しうる。
[0029]内側テーパー境界320におけるテーパー状コーティング340の厚さは、約1ミクロンと約30ミクロンの間、例えば約5ミクロンと約20ミクロンの間、例えば10ミクロンであってよい。外側テーパー境界318におけるテーパー状コーティング340の厚さは、約25ミクロンと約75ミクロンの間、例えば約30ミクロンと約60ミクロンの間、例えば50ミクロンであってよい。幾つかの実施形態では、外側テーパー境界318におけるテーパー状コーティング340の厚さは60ミクロンと500ミクロンの間、例えば250ミクロンの厚さでありうる。
[0030]図1、3A及び3Bを参照する。テーパー状コーティング340を形成する方法は、リング状本体110を堆積チャンバ(図示せず)に提供することと、テーパー状マスク310を第1の側面116の上に配置することと、第1の側面116上にテーパー状コーティング340を形成することとを含みうる。テーパー状マスク310により、テーパー状マスキング面314と最小厚さのマスキング面313の下の第1の側面116上のテーパー状コーティング340の厚さが低下する。テーパー状マスキング面314と第1の側面116の間の距離は、第1の値から第2の値までテーパー状になっていてよく、第1の値は約300ミクロンと約500ミクロンの間、例えば400ミクロンであってよく、第2の値は約10ミクロンと約200ミクロンの間、例えば50ミクロンであってよい。幾つかの実施形態では、テーパー状マスキング面314と第1の側面116の間の距離は、第1の値から第2の値までテーパー状になっていてよく、第1の値は約25ミクロンと約75ミクロンの間、例えば50ミクロンであってよく、第2の値は約1ミクロンと約30ミクロンの間、例えば10ミクロンであってよい。幾つかの実施形態では、テーパー状マスキング面314と、第1の側面116との間の距離は、10ミクロンと300ミクロンの間、例えば50ミクロンであってよい。幾つかの実施形態では、最小厚さのマスキング面313と、第1の側面116との間の距離は、10ミクロンと200ミクロンの間、例えば60ミクロンであってよい。幾つかの実施形態では、最小厚さのマスキング面313と、第1の側面116との間の距離は、約1ミクロンと約30ミクロンの間、例えば約5ミクロンと約20ミクロンの間等の例えば10ミクロンであってよい。
[0031]第1の側面116をシリコン前駆体材料に曝露して、コーティング140又はテーパー状コーティング340を形成しうる。第1の側面116をシリコン前駆体材料に曝露するプロセスは、CVDプロセス又はPVDプロセスであってよい。一態様では、例えばプラズマスプレープロセス又はプラズマCVDプロセス等のプラズマプロセスが使用されうる。プラズマCVDプロセスでは、シラン等のシリコン堆積前駆体、例えばトリメチルシラン、又はジシランが処理チャンバに提供され、処理チャンバは、その上に位置決めされたマスク210又はテーパー状マスク310を有するリング状本体110を含む。シリコン堆積前駆体は、アルゴン又はヘリウム等のプラズマ形成ガスと共に提供されうる。処理チャンバに容量結合プラズマ又は誘導プラズマが形成され、コーティング140又はテーパー状コーティング340が形成される。
[0032]図1を参照する。例えばリング状本体110等の石英の支持リングの上面がほぼ均一厚さのシリコン層でコーティングされ、例えば少なくとも900℃の温度等の高温に繰り返し加熱されると、わずか数回のサイクルの後で、亀裂が半径方向に形成され始めることが観察されている。亀裂により最終的に支持リングが使用不能となる。同じ支持リングが例えば薄い142内側領域等の内側エッジ112近辺に低下した厚さの領域を有するシリコンコーティングを有し、支持リングが繰り返し高温に加熱されると、亀裂の形成が大幅に遅くなる、又は低下することも観察されている。
[0033]上記の記述は本発明の実施形態を対象としているが、本発明のその他の及び更なる実施形態が、本発明の基本的な範囲を逸脱することなく、考案され、本発明の範囲は、以下の特許請求の範囲によって定められる。

Claims (15)

  1. 半導体処理のための支持リングであって、
    リング状本体であって、
    中央軸を同心とする内側エッジ及び外側エッジと、
    第1の側面と第2の側面と
    を備えたリング状本体、
    前記内側エッジにおいて、前記リング状本体の第1の側面から延在している隆起した環状肩部、及び
    前記第1の側面上のコーティングであって、前記肩部に当接している減少した厚さの内側領域を有するコーティング
    を備える支持リング。
  2. 減少した厚さの前記内側領域はリング状である、請求項1に記載の支持リング。
  3. 前記リング状本体は石英を含む、請求項2に記載の支持リング。
  4. 前記コーティングはポリシリコンである、請求項3に記載の支持リング。
  5. 前記コーティングは、減少した厚さの前記内側領域の向こうに半径方向外向きに延在している、均一厚さの外側領域を有する、請求項4に記載の支持リング。
  6. 前記外側領域における前記コーティングの前記厚さは、30ミクロンと60ミクロンの間であり、前記内側領域における前記コーティングの前記厚さは、1ミクロンと30ミクロンの間である、請求項5に記載の支持リング。
  7. 前記外側領域及び前記内側領域との間にある、テーパー状領域であって、前記外側領域と前記テーパー状領域との間に外側テーパー境界を形成し、前記テーパー状領域と前記内側領域との間に内側テーパー境界を形成するテーパー状領域を更に備え、前記コーティングは、前記外側テーパー境界における前記均一厚さから、前記内側テーパー境界における前記減少した厚さまでテーパー状になっている、請求項5に記載の支持リング。
  8. 前記内側テーパー境界は前記内側エッジから第1の距離にあり、前記外側テーパー境界は前記内側エッジから第2の距離にあり、前記第1の距離は0.1mmと20mmの間であり、前記第2の距離は0.2mmと25mmまでの間である、請求項7に記載の支持リング。
  9. 前記外側領域における前記コーティングの前記厚さは30ミクロンと60ミクロンの間であり、前記内側領域における前記コーティングの前記厚さは1ミクロンと30ミクロンの間である、請求項7に記載の支持リング。
  10. 前記内側テーパー境界は前記内側エッジから第1の距離にあり、前記外側テーパー境界は前記内側エッジから第2の距離にあり、前記第1の距離は0.1mmと20mmの間であり、前記第2の距離は0.2mmと25mmまでの間である、請求項9に記載の支持リング。
  11. 半導体処理のための支持リングであって、
    リング状本体であって、
    中央軸を同心とする内側エッジ及び外側エッジと、第1の側面と第2の側面と
    を備えたリング状本体及び、
    前記第1の側面上のコーティングであって、均一厚さの外部放射線遮断領域と、エッジリングを支持するように構成された減少した厚さの内側領域を有するコーティング
    を備える支持リング。
  12. 前記内側領域は、外側テーパー境界において前記外部放射線遮断領域と境を接し、前記コーティングの厚さは、前記外側テーパー境界における前記均一厚さから、前記内側領域に位置づけされた内側テーパー境界における最小厚さまで半径方向内向きにテーパー状になっており、前記コーティングは前記内側テーパー境界と前記内側エッジとの間の前記最小厚さと等しい内側厚さを有する、請求項11に記載の支持リング。
  13. リング状本体を堆積チャンバ内でコーティングする方法であって、
    中央軸を同心とする内側エッジと外側エッジ、及び第1の側面と第2の側面とを有する前記リング状本体を前記堆積チャンバに提供することと、
    前記内側エッジにおいて前記第1の側面の上にマスクを配置することであって、前記マスクと前記第1の側面との間の距離は500ミクロン未満である、配置することと、
    前記第1の側面上にコーティングを形成することであって、前記マスクにより、前記マスクの下の前記第1の側面上のコーティングの厚さが減少する、形成することと
    を含む方法。
  14. 前記マスクは、前記コーティングが前記内側エッジに近づくにつれ前記コーティングの前記厚さが減少するようにテーパー状になる、請求項13に記載の方法。
  15. 前記マスクと前記第1の側面との間の距離が第1の値から第2の値までテーパー状になっており、前記第1の値は300ミクロンと500ミクロンの間であり、前記第2の値は10ミクロンと200ミクロンの間である、請求項14に記載の方法。
JP2016561588A 2013-12-31 2014-11-25 マスキングされたエッジを有する支持リング Active JP6408606B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361922451P 2013-12-31 2013-12-31
US61/922,451 2013-12-31
US14/218,597 US9330955B2 (en) 2013-12-31 2014-03-18 Support ring with masked edge
US14/218,597 2014-03-18
PCT/US2014/067367 WO2015102781A1 (en) 2013-12-31 2014-11-25 Support ring with masked edge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018176528A Division JP6758353B2 (ja) 2013-12-31 2018-09-20 マスキングされたエッジを有する支持リング

Publications (3)

Publication Number Publication Date
JP2017508303A JP2017508303A (ja) 2017-03-23
JP2017508303A5 JP2017508303A5 (ja) 2018-01-18
JP6408606B2 true JP6408606B2 (ja) 2018-10-17

Family

ID=53482656

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016561588A Active JP6408606B2 (ja) 2013-12-31 2014-11-25 マスキングされたエッジを有する支持リング
JP2018176528A Active JP6758353B2 (ja) 2013-12-31 2018-09-20 マスキングされたエッジを有する支持リング

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018176528A Active JP6758353B2 (ja) 2013-12-31 2018-09-20 マスキングされたエッジを有する支持リング

Country Status (6)

Country Link
US (4) US9330955B2 (ja)
JP (2) JP6408606B2 (ja)
KR (3) KR102279150B1 (ja)
CN (2) CN105830207B (ja)
TW (3) TWI594361B (ja)
WO (1) WO2015102781A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030125B2 (ja) * 2011-05-13 2016-11-24 ダウ グローバル テクノロジーズ エルエルシー 絶縁配合物
US9330955B2 (en) * 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge
CN110249416B (zh) 2017-04-07 2023-09-12 应用材料公司 在基板边缘上的等离子体密度控制
CN107121892B (zh) * 2017-04-26 2018-12-28 武汉华星光电技术有限公司 一种基板曝边设备
WO2019177837A1 (en) * 2018-03-13 2019-09-19 Applied Materials, Inc Support ring with plasma spray coating
CN110920254B (zh) 2018-09-19 2021-03-16 精工爱普生株式会社 打印头控制电路及液体喷出装置
US20230066087A1 (en) * 2021-09-01 2023-03-02 Applied Materials, Inc. Quartz susceptor for accurate non-contact temperature measurement

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61217561A (ja) * 1985-03-25 1986-09-27 Sumitomo Metal Ind Ltd Ni基合金の製造方法
US5690795A (en) * 1995-06-05 1997-11-25 Applied Materials, Inc. Screwless shield assembly for vacuum processing chambers
US5884412A (en) * 1996-07-24 1999-03-23 Applied Materials, Inc. Method and apparatus for purging the back side of a substrate during chemical vapor processing
US5848889A (en) * 1996-07-24 1998-12-15 Applied Materials Inc. Semiconductor wafer support with graded thermal mass
US6395363B1 (en) * 1996-11-05 2002-05-28 Applied Materials, Inc. Sloped substrate support
US6530994B1 (en) 1997-08-15 2003-03-11 Micro C Technologies, Inc. Platform for supporting a semiconductor substrate and method of supporting a substrate during rapid high temperature processing
JP2001522142A (ja) 1997-11-03 2001-11-13 エーエスエム アメリカ インコーポレイテッド 改良された低質量ウェハ支持システム
US6200388B1 (en) * 1998-02-11 2001-03-13 Applied Materials, Inc. Substrate support for a thermal processing chamber
US6048403A (en) * 1998-04-01 2000-04-11 Applied Materials, Inc. Multi-ledge substrate support for a thermal processing chamber
US6280183B1 (en) * 1998-04-01 2001-08-28 Applied Materials, Inc. Substrate support for a thermal processing chamber
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
KR20010087542A (ko) 2000-03-07 2001-09-21 윤종용 반도체 확산 공정용 석영 보트의 웨이퍼 지지장치
KR20020073814A (ko) * 2001-03-16 2002-09-28 삼성전자 주식회사 웨이퍼 열처리 장치
JP4323764B2 (ja) 2002-07-16 2009-09-02 大日本スクリーン製造株式会社 熱処理装置
JP4067858B2 (ja) * 2002-04-16 2008-03-26 東京エレクトロン株式会社 Ald成膜装置およびald成膜方法
US7734439B2 (en) 2002-06-24 2010-06-08 Mattson Technology, Inc. System and process for calibrating pyrometers in thermal processing chambers
US7704327B2 (en) 2002-09-30 2010-04-27 Applied Materials, Inc. High temperature anneal with improved substrate support
US7241345B2 (en) 2003-06-16 2007-07-10 Applied Materials, Inc. Cylinder for thermal processing chamber
ATE514801T1 (de) * 2003-08-01 2011-07-15 Sgl Carbon Se Halter zum tragen von wafern während der halbleiterherstellung
JPWO2005017988A1 (ja) * 2003-08-15 2006-10-12 株式会社日立国際電気 基板処理装置および半導体デバイスの製造方法
US6888104B1 (en) * 2004-02-05 2005-05-03 Applied Materials, Inc. Thermally matched support ring for substrate processing chamber
US7648579B2 (en) * 2004-02-13 2010-01-19 Asm America, Inc. Substrate support system for reduced autodoping and backside deposition
KR100733269B1 (ko) * 2005-08-18 2007-06-28 피에스케이 주식회사 반도체 식각 장비의 척 조립체
KR101122347B1 (ko) * 2006-05-31 2012-03-23 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR101070568B1 (ko) * 2006-09-29 2011-10-05 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5238688B2 (ja) * 2007-03-28 2013-07-17 東京エレクトロン株式会社 Cvd成膜装置
KR100856019B1 (ko) * 2008-02-22 2008-09-02 (주)타이닉스 플라즈마 처리장치의 기판 홀더
JP2010114190A (ja) 2008-11-05 2010-05-20 Mitsubishi Heavy Ind Ltd 光電変換装置の製造方法および光電変換装置
KR100940544B1 (ko) 2009-07-01 2010-02-10 (주)앤피에스 기판 지지 유닛
DE202010015933U1 (de) * 2009-12-01 2011-03-31 Lam Research Corp.(N.D.Ges.D.Staates Delaware), Fremont Eine Randringanordnung für Plasmaätzkammern
US8744250B2 (en) * 2011-02-23 2014-06-03 Applied Materials, Inc. Edge ring for a thermal processing chamber
US8979087B2 (en) * 2011-07-29 2015-03-17 Applied Materials, Inc. Substrate supporting edge ring with coating for improved soak performance
EP2891173B1 (en) * 2012-08-31 2019-03-27 Semiconductor Technologies & Instruments Pte Ltd. Multifunction wafer and film frame handling system
TWI635929B (zh) * 2013-07-11 2018-09-21 日商荏原製作所股份有限公司 研磨裝置及研磨狀態監視方法
US9385004B2 (en) * 2013-08-15 2016-07-05 Applied Materials, Inc. Support cylinder for thermal processing chamber
US9330955B2 (en) * 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge

Also Published As

Publication number Publication date
US20180102274A1 (en) 2018-04-12
KR20160103128A (ko) 2016-08-31
TWI594361B (zh) 2017-08-01
KR20220107084A (ko) 2022-08-01
US20160247708A1 (en) 2016-08-25
TWI578437B (zh) 2017-04-11
JP6758353B2 (ja) 2020-09-23
CN105830207A (zh) 2016-08-03
JP2019036736A (ja) 2019-03-07
TW201532183A (zh) 2015-08-16
US10056286B2 (en) 2018-08-21
US20150187630A1 (en) 2015-07-02
TW201639073A (zh) 2016-11-01
CN110223949A (zh) 2019-09-10
TWI667735B (zh) 2019-08-01
US20180315639A1 (en) 2018-11-01
KR102569159B1 (ko) 2023-08-23
KR20210091360A (ko) 2021-07-21
WO2015102781A1 (en) 2015-07-09
JP2017508303A (ja) 2017-03-23
CN110223949B (zh) 2023-03-21
US10373859B2 (en) 2019-08-06
KR102279150B1 (ko) 2021-07-19
US9842759B2 (en) 2017-12-12
US9330955B2 (en) 2016-05-03
KR102424719B1 (ko) 2022-07-25
TW201737409A (zh) 2017-10-16
CN105830207B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
JP6758353B2 (ja) マスキングされたエッジを有する支持リング
TWI601233B (zh) 用於急速熱處理的最小接觸邊緣環
JP6688865B2 (ja) 熱処理チャンバのための支持シリンダー
US10330535B2 (en) Pyrometer background elimination
US9786529B2 (en) Pyrometry filter for thermal process chamber

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6408606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250