JP6397033B2 - 撮像装置および撮像システム - Google Patents
撮像装置および撮像システム Download PDFInfo
- Publication number
- JP6397033B2 JP6397033B2 JP2016545209A JP2016545209A JP6397033B2 JP 6397033 B2 JP6397033 B2 JP 6397033B2 JP 2016545209 A JP2016545209 A JP 2016545209A JP 2016545209 A JP2016545209 A JP 2016545209A JP 6397033 B2 JP6397033 B2 JP 6397033B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- comparison
- signal
- voltage line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 83
- 238000006243 chemical reaction Methods 0.000 claims description 75
- 230000007423 decrease Effects 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 101150110971 CIN7 gene Proteins 0.000 description 52
- 101150110298 INV1 gene Proteins 0.000 description 52
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 52
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 44
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 44
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 44
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 26
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 26
- 238000012545 processing Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 21
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 15
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 7
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 4
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 2
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 2
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 2
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
図1は、本発明の第1の実施形態の撮像装置1の構成の一例を示している。図1に示すように、撮像装置1は、撮像部2、垂直選択部12、水平選択部14、カラム処理部15、出力部17、クロック生成部18、参照信号生成部19、制御部20を有する。
複数の単位画素3の配列における任意の行の単位画素3から垂直信号線13に出力された画素信号(リセットレベル)が安定した後、制御部20は、参照信号生成部19に対して、参照信号生成の制御データを供給する。これによって、参照信号生成部19は、波形が全体として時間的にランプ状に変化する参照信号を出力する。参照信号は、比較部31の第1の入力端子に与えられる。画素信号は、比較部31の第2の入力端子に与えられる。比較部31は、この参照信号と画素信号とを比較する。ラッチ制御部32は、比較部31により比較が開始されたタイミング(第1のタイミング)でラッチ部34のラッチ回路L_7をイネーブル(有効、トグル)状態とする。また、カウント部35は、クロック生成部18からの位相信号CK[7]をカウントクロックとしてカウントを行う。
複数の単位画素3の配列における任意の行の単位画素3から垂直信号線13に出力された画素信号(信号レベル)が安定した後、制御部20は、参照信号生成部19に対して、参照信号生成の制御データを供給する。これによって、参照信号生成部19は、波形が全体として時間的にランプ状に変化する参照信号を出力する。参照信号は、比較部31の第1の入力端子に与えられる。画素信号は、比較部31の第2の入力端子に与えられる。比較部31は、この参照信号と画素信号とを比較する。ラッチ制御部32は、比較部31により比較が開始されたタイミング(第1のタイミング)でラッチ部34のラッチ回路L_7をイネーブル状態とする。また、カウント部35は、クロック生成部18からの位相信号CK[7]をカウントクロックとしてカウントを行う。
図3は、比較遅延部33の他の構成の一例である比較遅延部33aの構成を示している。図3では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33aが示されている。3つの比較遅延部33aは同一である。図3では、3つの比較遅延部33aのうち中央の比較遅延部33aのみの構成が示されている。便宜のため、他の2つの比較遅延部33aの構成は省略されている。
図4は、本発明の第2の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33bの構成を示している。図4では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33bが示されている。3つの比較遅延部33bは同一である。図4では、3つの比較遅延部33bのうち中央の比較遅延部33bのみの構成が示されている。便宜のため、他の2つの比較遅延部33bの構成は省略されている。
図5は、本発明の第3の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33cの構成を示している。図5では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33cが示されている。3つの比較遅延部33cは同一である。図5では、3つの比較遅延部33cのうち中央の比較遅延部33cのみの構成が示されている。便宜のため、他の2つの比較遅延部33cの構成は省略されている。
図6は、本発明の第4の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33dの構成を示している。図6では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33dが示されている。3つの比較遅延部33dは同一である。図6では、3つの比較遅延部33dのうち中央の比較遅延部33dのみの構成が示されている。便宜のため、他の2つの比較遅延部33dの構成は省略されている。
図7は、本発明の第5の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33eの構成を示している。図7では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33eが示されている。3つの比較遅延部33eは同一である。図7では、3つの比較遅延部33eのうち中央の比較遅延部33eのみの構成が示されている。便宜のため、他の2つの比較遅延部33eの構成は省略されている。
図8は、本発明の第6の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33fの構成を示している。図8では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33fが示されている。3つの比較遅延部33fは同一である。図8では、3つの比較遅延部33fのうち中央の比較遅延部33fのみの構成が示されている。便宜のため、他の2つの比較遅延部33fの構成は省略されている。
図9は、本発明の第7の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33gの構成を示している。図9では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33gが示されている。3つの比較遅延部33gは同一である。図9では、3つの比較遅延部33gのうち中央の比較遅延部33gのみの構成が示されている。便宜のため、他の2つの比較遅延部33gの構成は省略されている。
図10は、本発明の第8の実施形態の撮像装置1における比較遅延部33の他の構成の一例である比較遅延部33hの構成を示している。図10では、複数の単位画素3の配列の3列に対応する3つの比較遅延部33hが示されている。3つの比較遅延部33hは同一である。図10では、3つの比較遅延部33hのうち中央の比較遅延部33hのみの構成が示されている。便宜のため、他の2つの比較遅延部33hの構成は省略されている。
図11は、本発明の第9の実施形態の撮像装置1におけるラッチ部34の構成の一例を示している。図11では、複数の単位画素3の配列の3列に対応する3つのラッチ部34が示されている。3つのラッチ部34は同一である。図11では、3つのラッチ部34のうち中央のラッチ部34のみの構成が示されている。便宜のため、他の2つのラッチ部34の構成は省略されている。
図12は、本発明の第10の実施形態の撮像装置1におけるカウント部35の構成の一例を示している。図12では、複数の単位画素3の配列の3列に対応する3つのカウント部35が示されている。3つのカウント部35は同一である。図12では、3つのカウント部35のうち中央のカウント部35のみの構成が示されている。便宜のため、他の2つのカウント部35の構成は省略されている。
図13は、本発明の第11の実施形態の撮像装置1aの一例を示している。図13に示すように、撮像装置1aは、撮像部2、垂直選択部12、水平選択部14、カラム処理部15a、出力部17、制御部20を有する。
図14は、第1から第10の実施形態のいずれか1つの撮像装置1または第11の実施形態の撮像装置1aを適用した撮像システムの一例であるデジタルカメラ200の構成を示している。撮像システムは、撮像機能を有する電子機器であればよく、デジタルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。図14に示すデジタルカメラ200は、レンズ部101、レンズ制御装置102、撮像装置103、駆動回路104、メモリ105、信号処理回路106、記録装置107、制御装置108、表示装置109を有する。
2 撮像部
3 単位画素
12 垂直選択部
14 水平選択部
15,15a カラム処理部
16,16a 列AD変換部
17 出力部
18 クロック生成部
19 参照信号生成部
20 制御部
31,1031 比較部
32,1032 ラッチ制御部
33,33a,33b,33c,33d,33e,33f,33g,33h 比較遅延部
34,1033 ラッチ部
35,42,1034 カウント部
41 V/F部
43,105 メモリ
100 VCO
101 レンズ部
102 レンズ制御装置
104 駆動回路
106 信号処理回路
107 記録装置
108 制御装置
109 表示装置
200 デジタルカメラ
Claims (9)
- 行列状に配置された複数の画素を有し、複数の前記画素は光電変換素子を有する撮像部と、
複数の前記画素の配列の1列または複数列毎に配置され、対応する列の前記画素から出力される画素信号に対応するデジタル信号を出力する列回路と、
を有し、
前記列回路は、
複数の機能回路部と、
一定の第1の電圧を供給する第1の電圧線と、
前記第1の電圧よりも低く一定の第2の電圧を供給する第2の電圧線と、
前記第1の電圧線および前記第2の電圧線と異なる電圧線であって一定の第3の電圧を供給する第3の電圧線と、
前記第1の電圧線および前記第2の電圧線と異なる電圧線であって前記第3の電圧よりも低く一定の第4の電圧を供給する第4の電圧線と、
前記第1の電圧線がドレインに電気的に接続され、前記第3の電圧線がゲートに電気的に接続されたNMOSトランジスタと、
前記第2の電圧線がドレインに電気的に接続され、前記第4の電圧線がゲートに電気的に接続されたPMOSトランジスタと、
を有し、
複数の前記機能回路部の少なくとも1つは、第1の電源端子と第2の電源端子とを有する論理回路を有し、
前記第1の電源端子は前記NMOSトランジスタのソースに電気的に接続され、前記第2の電源端子は前記PMOSトランジスタのソースに電気的に接続されている
撮像装置。 - 複数の位相信号を出力するクロック生成部と、
時間の経過とともに増加または減少する参照信号を生成する参照信号生成部と、
をさらに有し、
複数の前記機能回路部は、
前記画素信号と前記参照信号とを比較し、前記参照信号が前記画素信号に対して所定の条件を満たしたタイミングで比較信号を出力する第1の機能回路部と、
前記第1の機能回路部に対応して配置され、複数の前記位相信号の論理状態をラッチする第2の機能回路部と、
前記第1の機能回路部に対応して配置され、前記比較信号を所定の時間だけ遅延させることにより遅延比較信号を生成する第3の機能回路部と、
前記比較信号に基づくタイミングで前記第2の機能回路部を有効にし、前記遅延比較信号に基づくタイミングで前記第2の機能回路部にラッチを実行させる第4の機能回路部と、
を有し、
前記第3の機能回路部は、入力された信号を遅延させて出力する複数の前記論理回路を有する、
請求項1に記載の撮像装置。 - 前記NMOSトランジスタと前記PMOSトランジスタとは、複数の前記論理回路の各々に対応して配置されている、または複数の前記論理回路のうちの2つ以上の前記論理回路に対応して配置されている、
請求項1に記載の撮像装置。 - 複数の前記列回路を有し、
前記第1の電圧と前記第3の電圧とは同一であり、
前記第1の電圧線と前記第3の電圧線とは、複数の前記第3の機能回路部に対して共通に配置され、かつ、複数の前記第3の機能回路部の各々において電気的に分離されており、
前記第2の電圧と前記第4の電圧とは同一であり、
前記第2の電圧線と前記第4の電圧線とは、複数の前記第3の機能回路部に対して共通に配置され、かつ、複数の前記第3の機能回路部の各々において電気的に分離されている、
請求項2に記載の撮像装置。 - 複数の前記列回路を有し、
前記第1の電圧と前記第3の電圧とは同一であり、
前記第1の電圧線と前記第3の電圧線とは、複数の前記列回路に対して共通に配置され、かつ、複数の前記列回路の各々において電気的に分離されており、
前記第2の電圧と前記第4の電圧とは同一であり、
前記第2の電圧線と前記第4の電圧線とは、複数の前記列回路に対して共通に配置され、かつ、複数の前記列回路の各々において電気的に分離されている、
請求項1に記載の撮像装置。 - 前記NMOSトランジスタのバックゲートには、前記第2の電圧と異なる一定の第5の電圧を供給する第5の電圧線が電気的に接続され、
前記PMOSトランジスタのバックゲートには、前記第1の電圧と異なる一定の第6の電圧を供給する第6の電圧線が電気的に接続される、
請求項1または請求項2に記載の撮像装置。 - 前記論理回路を有する前記機能回路部は、前記デジタル信号をラッチする、請求項1に記載の撮像装置。
- 前記論理回路を有する前記機能回路部は、所定の時間にパルス信号が通過した遅延回路の数に応じたカウントを行う、請求項1に記載の撮像装置。
- 請求項1に記載の撮像装置を有する撮像システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/072799 WO2016031066A1 (ja) | 2014-08-29 | 2014-08-29 | 撮像装置および撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016031066A1 JPWO2016031066A1 (ja) | 2017-06-15 |
JP6397033B2 true JP6397033B2 (ja) | 2018-09-26 |
Family
ID=55399001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016545209A Active JP6397033B2 (ja) | 2014-08-29 | 2014-08-29 | 撮像装置および撮像システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9967491B2 (ja) |
JP (1) | JP6397033B2 (ja) |
WO (1) | WO2016031066A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3471086B1 (en) | 2017-08-16 | 2020-06-10 | Shenzhen Goodix Technology Co., Ltd. | Image sensing circuit and image depth sensing system |
EP3462730B1 (en) | 2017-08-18 | 2020-05-13 | Shenzhen Goodix Technology Co., Ltd. | Image sensing circuit and image depth sensing system |
JP7419309B2 (ja) * | 2021-09-08 | 2024-01-22 | キヤノン株式会社 | 固体撮像装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5372667B2 (ja) | 2009-09-01 | 2013-12-18 | オリンパス株式会社 | Ad変換器および固体撮像装置 |
JP5306141B2 (ja) * | 2009-10-19 | 2013-10-02 | 株式会社東芝 | 固体撮像装置 |
JP5536584B2 (ja) | 2010-08-06 | 2014-07-02 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
US8599292B2 (en) * | 2010-08-18 | 2013-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS sensor with low partition noise and low disturbance between adjacent row control signals in a pixel array |
JP5979896B2 (ja) * | 2012-02-09 | 2016-08-31 | キヤノン株式会社 | 固体撮像装置 |
JP5903988B2 (ja) * | 2012-03-30 | 2016-04-13 | セイコーエプソン株式会社 | A/d変換回路及び電子機器 |
JP6019870B2 (ja) * | 2012-07-20 | 2016-11-02 | ソニー株式会社 | 固体撮像装置、及び、製造方法 |
JP5941816B2 (ja) * | 2012-10-04 | 2016-06-29 | オリンパス株式会社 | Ad変換回路および固体撮像装置 |
JP6153830B2 (ja) * | 2013-09-13 | 2017-06-28 | 株式会社ジャパンディスプレイ | 表示装置及びその駆動方法 |
US9800810B2 (en) * | 2015-08-20 | 2017-10-24 | Canon Kabushiki Kaisha | Imaging apparatus and imaging system |
-
2014
- 2014-08-29 WO PCT/JP2014/072799 patent/WO2016031066A1/ja active Application Filing
- 2014-08-29 JP JP2016545209A patent/JP6397033B2/ja active Active
-
2017
- 2017-02-17 US US15/435,614 patent/US9967491B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9967491B2 (en) | 2018-05-08 |
WO2016031066A1 (ja) | 2016-03-03 |
JPWO2016031066A1 (ja) | 2017-06-15 |
US20170163922A1 (en) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9584748B2 (en) | Solid-state imaging apparatus and imaging device | |
US9918032B2 (en) | Imaging device for reducing deterioration of A/D conversion accuracy | |
JP5372667B2 (ja) | Ad変換器および固体撮像装置 | |
JP4449565B2 (ja) | 物理量分布検知の半導体装置 | |
TWI399088B (zh) | 資料處理器,固態成像裝置,成像裝置,及電子設備 | |
JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
KR101455400B1 (ko) | 고체 촬상 장치, 촬상 기기, 전자 기기 | |
JP5941816B2 (ja) | Ad変換回路および固体撮像装置 | |
US8749680B2 (en) | Image pickup device | |
KR20090033117A (ko) | 고체 촬상 소자 및 그 구동 방법, 그리고 카메라 시스템 | |
US9609258B2 (en) | A/D conversion circuit and image-capturing device | |
JP7190499B2 (ja) | 半導体装置 | |
JP6397033B2 (ja) | 撮像装置および撮像システム | |
US10129496B2 (en) | Imaging device and imaging system | |
US9204076B2 (en) | Imaging apparatus | |
JP5904899B2 (ja) | 撮像装置 | |
JP2007060080A (ja) | 半導体装置 | |
JP5070945B2 (ja) | 固体撮像装置、撮像装置 | |
JP5731043B1 (ja) | Ad変換回路および固体撮像装置 | |
JP2024006550A (ja) | 固体撮像素子、および、撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180830 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6397033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |