JP6386265B2 - 電源回生装置 - Google Patents

電源回生装置 Download PDF

Info

Publication number
JP6386265B2
JP6386265B2 JP2014132637A JP2014132637A JP6386265B2 JP 6386265 B2 JP6386265 B2 JP 6386265B2 JP 2014132637 A JP2014132637 A JP 2014132637A JP 2014132637 A JP2014132637 A JP 2014132637A JP 6386265 B2 JP6386265 B2 JP 6386265B2
Authority
JP
Japan
Prior art keywords
signal
phase
gate
gate signal
regeneration device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014132637A
Other languages
English (en)
Other versions
JP2016012961A (ja
Inventor
成一 白井
成一 白井
Original Assignee
東芝シュネデール・インバータ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝シュネデール・インバータ株式会社 filed Critical 東芝シュネデール・インバータ株式会社
Priority to JP2014132637A priority Critical patent/JP6386265B2/ja
Publication of JP2016012961A publication Critical patent/JP2016012961A/ja
Application granted granted Critical
Publication of JP6386265B2 publication Critical patent/JP6386265B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、直流電力を3相交流電力に変換して交流電源に回生させる電源回生装置に関する。
図15は、例えばインバータ装置の直流側に接続される電源回生装置の一般的な構成である。3相交流電源1の各相巻線(R,S,T)は、それぞれ電源内部インダクタンス2R,2S,2Tを有する。インバータ装置3が備える整流回路4の交流入力端子は3相交流電源1の各相端子(R,S,T)に接続されている。整流回路4は、6個のダイオードを3相ブリッジ接続して構成されており、直流出力端子は、直流電源線5A,5Bを介してインバータ回路6に接続されている。直流電源線5A,5B間には、平滑コンデンサ7が接続されている。
インバータ回路6は、6個のIGBT8(U,V,W/X,Y,Z)を3相ブリッジ接続して構成されており、各IGBT8のコレクタ,エミッタ間には還流ダイオード9(U,V,W/X,Y,Z)が接続されている。そして、インバータ回路6の各相出力端子は、モータ10の各相巻線(図示せず)にそれぞれ接続されている。
電源回生装置11は、直流電源線5A,5Bと、3相交流電源1の各相端子(R,S,T)との間に接続されている。インバータ回路12は、インバータ回路6と同様に、6個のIGBT13(U,V,W/X,Y,Z)を3相ブリッジ接続して構成されており、各IGBT13のコレクタ,エミッタ間には還流ダイオード14(U,V,W/X,Y,Z)が接続されている。インバータ回路12の各相出力端子は、それぞれ出力リアクトル15U,15V,15Wを介して整流回路4の交流入力端子に接続されている。
電源回生制御ブロック16が備える電源位相検出回路17の各相入力端子は、それぞれ整流回路4の交流入力端子に接続されており、電源位相検出回路17は、3相交流電圧の位相関係に基づいて120度位相信号を生成し、ゲート信号生成回路18に出力する。ゲート信号生成回路18は、120度位相信号に基づいて必要な信号処理を行うことで120度通電信号を生成すると、ゲートドライブ回路19を介してインバータ回路12を構成する各IGBT13のゲートに出力する。
電源回生制御ブロック16は、直流電源線5A,5B間の電圧を監視しており、モータ10が回生動作したことで直流電源線間電圧が上昇し、閾値を超えると3相交流電源1への電力回生動作を開始する。この時、インバータ回路12を構成する各IGBT13のゲートにゲート信号を出力して、直流側で発生した電力を3相交流電源1側に回生させる。
図16に示すように、例えばU相ゲート信号は、U相電源電圧が他の相の電源電圧よりも高い期間にIGBT13Uがオンするように出力され、X相ゲート信号は、U相電源電圧が他の相の電源電圧よりも低い期間にIGBT13Xがオンするように出力される。この時、UV間の出力電圧波形には、スイッチングする相が切り替わるタイミングで歪が発生している(図17参照)。
図17は、図16に示す区間Aを拡大して示しているが、上アームのU相がオンしている期間に下アームのY相がオンしていると(状態1,図18(a))、回生電流はIGBT13U、出力リアクトル15U、電源インダクタンス2T、3相交流電源1のT−S相、出力リアクトル15V、IGBT13Yを経由して流れる。
その状態1から、Y相がオンからオフに切り替わると(状態2,図18(b))、回生電流は還流ダイオード14Vに転流して、U−V相が短絡状態となる。これにより、交流電圧波形の歪;電圧振幅の落ち込みが発生する。同時にZ相がオフからオンに切り替わり、図18(b)に示す破線ルートの電流が流れる。その後、還流電流の通電期間が終了する。(状態3,図18(c))。
このように、電源回生装置11が回生動作を行ったことに起因して3相交流電源1の電圧波形に歪が生じると、同じ3相交流電源1の電源系統に接続されている他の機器が誤動作するなど、影響を及ぼす。電圧振幅の落ち込み(電圧落ち込み)は、おおよそ出力リアクトル15と電源インダクタンス2との比率で決まるので、出力リアクトル15のリアクトル値(インダクタンス)を大きくすれば電圧落ち込みを軽減できる。しかし、リアクトル値を大きくすると、電源回生装置11の回生能力に影響が及ぶと共に、リアクトルの外形サイズが大きくなり、消費電力が増加するなどの問題がある。
例えば、出力リアクトル15の後段にフィルタを接続して電圧落ち込みを改善することも考えられるが、電圧落ち込みの時間幅が長いと電圧波形が振動するためフィルタが有効に機能しなくなるおそれがある。例えば特許文献1,2では、上記の問題を解決するために、例えば図17に示す期間で言えば、Y相のオン期間を延長してZ相のオン期間冒頭にオーバーラップさせるように通電信号を形成している。
ここで、図19に示すように、120度通電信号を、他相のスイッチングのタイミングで一旦オフさせることで分割し、60度通電信号を2連続で出力させる構成とする場合もある(ゲート信号生成回路18がこのような加工処理を行う)。この場合も上記と同様な問題がある。
特開平6−113552号公報 特開平6−327291号公報
特許文献1,2のような対策では、2相のオン期間のオーバーラップタイミングが正確である必要があり、場合によってはスイッチング素子にダメージを与えてしまう。
そこで、より簡単な構成で交流電源波形の電圧落ち込みを軽減できる電源回生装置を提供する。
実施形態の電源回生装置によれば、通電信号加工手段は、通電信号生成手段が3相交流電源の電圧位相に基づいて生成した3相の通電信号について、オンレベルからオフレベルに移行する直前の一定期間のみにチョッピング加工を施す。そして、信号変換手段は、チョッピング加工された信号を、インバータ回路を構成する各スイッチング素子をオンオフさせる信号に変換する。尚、ここで言う「通電信号」とは、120度位相信号に基づいて生成された信号で、120度通電制御又はそれと類似の制御を行うための信号である。
第1実施形態であり、電源回生装置の電気的構成を示す図 ゲート信号加工部の詳細構成を示す図 (a)ゲート信号加工部によりチョッピング加工されたゲート信号波形を示す図、(b)は(a)の一部を拡大して示す図 120度通電信号でY相がターンオフすると共にZ相がターンオンするタイミングのZ,Y,U相の各ゲート電圧波形と、UV相間電圧波形とを示す図 従来技術に対応する図4相当図 第2実施形態であり、(a)ゲート信号加工部によりチョッピング加工されたゲート信号波形を示す図、(b)は(a)の一部を拡大して示す図 ゲート信号加工部の詳細構成を示す図 120度通電信号でY相がターンオフすると共にZ相がターンオンするタイミングのZ,Y,U相の各ゲート電圧波形と、UV相間電圧波形とを示す図 第3実施形態であり、(a)ゲート信号加工部によりチョッピング加工されたゲート信号波形を示す図、(b)は(a)の一部を拡大して示す図 ゲート信号加工部の詳細構成を示す図 120度通電信号でY相がターンオフすると共にZ相がターンオンするタイミングのZ,Y,U相の各ゲート電圧波形と、UV相間電圧波形とを示す図 第4実施形態であり、(a)ゲート信号加工部によりチョッピング加工されたゲート信号波形を示す図、(b)は(a)の一部を拡大して示す図 ゲート信号加工部の詳細構成を示す図 120度通電信号でY相がターンオフすると共にZ相がターンオンするタイミングのZ,Y,U相の各ゲート電圧波形と、UV相間電圧波形とを示す図 従来技術であり、電源回生装置の電気的構成を示す図 U,V,W及びX,Y,Z各相のゲート信号波形と、UV相間電圧波形とを示す図 図16におけるUV相間電圧波形の区間Aを拡大して示す図 図17に示す状態1〜3に対応するインバータ回路と3相交流電源との間の電流経路を示す図 60度通電信号を2連続で出力させる構成を採用した場合のZ,Y,U相ゲート信号波形を示す図
(第1実施形態)
以下、第1実施形態について図1から図5を参照して説明するが、図15と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図1に示す電源回生装置21は、電源回生制御ブロック22において、ゲート信号生成回路18(通電信号生成手段)とゲートドライブ回路19(信号変換手段)との間に、ゲート信号加工部23(通電信号加工手段)を備えている。ゲート信号加工部23は、ゲート信号生成回路18が出力する120度通電信号(通電信号)を一部の期間についてチョッピングするように加工してゲートドライブ回路19に出力する。また、出力リアクトル15の電源側には、コンデンサ24(U,V,W)と抵抗素子25(U,V,W)とを直列に接続してスター結線してなるRCフィルタ26が接続されている。
図2は、ゲート信号加工部23の詳細構成を示すものである。ゲート信号生成回路18より120度位相のゲート信号(a)が入力されると、そのゲート信号を積分器31により積分する。積分信号(b)は、比較器32により基準信号(c)と比較されて、ゲート信号がオンレベル(ハイ)からオフレベル(ロー)に移行する直前の一定期間αに対応するパルス幅を有するパルス信号(e)が生成される。そして、パルス信号(e)と、矩形波信号発生部33より与えられる矩形波信号(d)とのAND信号(g)がANDゲート34より出力される。矩形波信号(d)の周波数は、ゲート信号(a)の周波数よりも高く設定されており、例えば数kHz〜十数kHz程度である。
また、パルス信号(e)をNOTゲート35により反転させた信号(f)が、もう1つのANDゲート36に入力される。ANDゲート36は、反転信号(f)とゲート信号(a)とのAND信号(h)を出力する。AND信号(g)及び(h)はORゲート37に入力されて、それらのOR信号(i)が出力される。
これにより、図3に示すように信号(i)は、ゲート信号がオンレベルからオフレベルに移行する直前の一定期間αが矩形波信号(d)の周波数で、一定のデューティ比でオンオフを繰り返すような波形となる。つまり、ゲート信号の一定期間αが矩形波信号(d)によりチョッピング加工された波形となる。このチョッピング加工を、U,V,W及びX,Y,Zの各相全てのゲート信号について行う。
次に、本実施形態の作用について図4及び図5を参照して説明する。これらはシミュレーション結果を示す。図4に示すように、(c)U相(のIGBT13U)がオンしている期間内に、(a)Z相がオフからオンに移行するタイミングに合わせて、(b)Y相(のIGBT13Y)がオンからオフに移行する直前の期間αに、Y相のゲート信号がゲート信号加工部23によりチョッピング加工される。この時のUV相間電圧は、(d)に示すようになる。尚、図4(d)には、電源回生装置21がRCフィルタ26を備えている場合と備えていない場合との双方の波形を示している。
RCフィルタ26が無い場合のUV相間電圧は、Y相ゲート信号のチョッピング期間に応じてハイ,ローの二値レベル的な変化を繰り返す(尚、UV相間電圧振幅は随時変化しており、ローレベルも中間的なレベルとなるから、一般的な意味の二値レベル変化とは異なる)。これにより、図5(d)に示す従来の電圧波形に比較して、電圧波形がロー側に落ち込む期間が細かく刻まれるようになり電圧波形の歪が抑制され、3相交流電源1の同じ系統に接続されている他の機器への影響が軽減される。
また、RCフィルタ26が有る場合のUV相間電圧波形では、二値レベル的な変化が緩和されたより滑らかな波形になる。従来の電源回生装置11にRCフィルタ26を接続しただけでは、図5(d)に示すように、矩形波的な波形の落ち込みはなくなるものの、波形が振動的に大きく変化する。これに対して本実施形態では、図4(d)に示すように波形が示す振動的な変化がより小さくなり、振幅の変動が良好に抑制されている。
以上のように本実施形態によれば、電源回生装置21にゲート信号加工部23を備え、
ゲート信号生成回路18が3相交流電源1の電圧位相に基づいて生成した3相のゲート信号について、オンレベルからオフレベルに移行する直前の一定期間に固定デューティでチョッピングする加工を施し、ゲートドライブ回路19を介してインバータ回路12を構成する各IGBT13(スイッチング素子)に出力する。
これにより、電源回生装置21が回生動作を行う際に、インバータ回路12の上下アーム間でターンオンとターンオフとが切り替わるタイミングで、IGBT13に接続されている還流ダイオード14を介して流れる電流を細切れに流し、電圧波形がロー側に落ち込む期間を細かく刻んで波形の変動を緩和する。したがって、3相交流電源1の同じ系統に接続されている他の機器への影響を軽減できる。
そして、電源回生装置21にRCフィルタ26を備えることで、ゲート信号がチョッピング加工されている期間の電圧波形の二値レベル的な変化を緩和し、電圧波形の変動を更に抑制して他の機器への影響をより軽減できる。
(第2実施形態)
図6から図8は第2実施形態であり、第1実施形態と異なる部分について説明する。図6に示すように、第2実施形態では、ゲート信号がオンレベルからオフレベルに移行するタイミング直前の一定期間に、ゲート信号に対して可変デューティでチョッピングする加工を施す。すなわち、時間の経過に伴いハイレベル(オン)デューティが順次減少する波形となるようにチョッピングする。
図7に示すゲート信号加工部41(通電信号加工手段)は、比較器32以降の構成がゲート信号加工部23と相違している。比較器32の出力信号(d)は、NOTゲート35で反転されて(e)積分器42に入力される。積分器42は、一定期間αのローレベルパルス幅を有する信号(e)を積分した信号(f)を比較器43に入力する。比較器43は、積分信号(f)を、三角波信号発生部44より入力される三角波(g)と比較し、後者のレベルが前者レベルを下回る期間にハイレベルとなる信号(h)をANDゲート34に出力する。ANDゲート34は、ゲート信号(a)と信号(h)とのAND信号(i)を出力する。
次に、第2実施形態の作用について図8を参照して説明する。上述したように、ゲート信号加工部41がゲート信号を可変デューティでチョッピング加工することで(図8(b)参照)、図8(d)に示すように、RCフィルタ26が無い場合のUV相間電圧は、Y相ゲート信号のチョッピング期間に応じた二値レベル的な変化の度合いが、第1実施形態の図4(d)に示す波形よりも小さくなっている。また、RCフィルタ26が有る場合のUV相間電圧波形についても、二値レベル的な変化の度合いがより小さくなったことに対応して、振幅の変動が抑制されている。
以上のように第2実施形態によれば、ゲート信号加工部41は、ゲート信号がオンレベルからオフレベルに移行する直前の一定期間に、可変デューティによりチョッピング加工を施すので、電圧波形振幅の変動を更に抑制できる。
(第3実施形態)
図9から図11は第3実施形態である。図9に示すように、第3実施形態では、ゲート信号がオフレベルからオンレベルに移行した直後の一定期間にも、ゲート信号に対し固定デューティでチョッピングする加工を施す。図10に示すように、ゲート信号加工部51(通電信号加工手段)は、位相信号作成部52において、ゲート信号(a)から(120度−2α)位相信号(b)を生成して、XORゲート53に入力する。信号(b)は、位相幅120度のゲート信号(a)より立上りが一定期間α遅れると共に、立下りが一定期間α速くなる信号である。
XORゲート53は、ゲート信号(a)と(120度−2α)位相信号(b)とのXOR信号(c)をANDゲート34に入力し、ANDゲート34は、XOR信号(c)と矩形波信号(d)とのAND信号(e)をORゲート37に入力する。ORゲート37は、信号(e)と信号(b)とのOR信号(e)を出力する。これにより、信号(e)は、図9及び図11(a)(b)に示すように、ゲート信号がオフからオンに変化した直後の一定期間αと、オンからオフに変化する直前の一定期間αとの双方について、固定デューティでチョッピングされた波形となる。
次に、第3実施形態の作用について図11を参照して説明する。上述のように、ターンオフ側のゲート信号(Y相)と、ターンオン側のゲート信号(Z相)とが双方ともにチョッピングされることで、UV相間電圧は図11(d)に示すようになる。以上のように第3実施形態によれば、第1実施形態と同様の効果が得られる。
(第4実施形態)
図12から図14は第3実施形態である。図12に示すように、第4実施形態では、第3実施形態と同様に、ゲート信号がオフレベルからオンレベルに移行した直後の一定期間にもゲート信号にチョッピング加工を施すが、そのチョッピングを可変デューティで行う。ターンオン後に行うチョッピングのハイレベルデューティは、最初は小さく次第に大きくなるように変化させる。
図13に示すように、ゲート信号加工部61(通電信号加工手段)は、第3実施形態のゲート信号加工部51を変形したもので、ゲート信号(a)を積分器31により積分した信号(d)を、極性信号生成部62に入力する。極性信号生成部62には、積分信号(d)の最大振幅の1/2に相当する基準信号(e)も入力されており、極性信号生成部62は、積分信号(d)が基準信号(e)を下回るとハイレベル(+)、積分信号(d)が基準信号(e)を上回るとローレベルとなる(−)となる極性信号(f)を乗算器63に入力する。乗算器63は、極性信号(f)とXOR信号(c)とを乗算した信号(g)を積分器42に入力する。以降の構成は、第2実施形態のゲート信号加工部21と同様である。
乗算器63が出力する乗算信号(g)は、ゲート信号(a)の立上りから一定期間αはハイレベル(+)となり、その後中間レベルになると、ゲート信号(a)の立下り手前の一定期間αはローレベル(−)となる信号である。したがって、乗算信号(g)を積分した信号(h)は台形波となる。そして、比較器43が台形波信号(h)と三角波信号(i)とを比較して出力する信号(j)は、ターンオン後はハイレベルデューティが小から大に変化し、ターンオフ前はハイレベルデューティが大から小に変化するようにチョッピングされた波形となる。
次に、第4実施形態の作用について図14を参照して説明する。図14(a)、(b)に示すように、第4実施形態では、第3実施形態と同様にゲート信号のターンオン側とターンオフ側との双方について行うチョピングを、それぞれ可変デューティで行う。これにより、第3実施形態と比較して波形の変動をより抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
通電信号加工手段は、例えばマイクロコンピュータのソフトウェア処理によって実現しても良い。
RCフィルタは、Δ結線されているものでも良い。
第3及び第4実施形態において、ゲート信号がターンオン変化した直後にチョッピング加工する一定期間と、ターンオフ変化する直前にチョッピング加工する一定期間とを、異なる期間に設定しても良い。
通電信号は120度通電信号に限ることなく、120度位相信号に基づいて生成された信号で、120度通電制御又はそれと類似の制御を行うための信号であれば良い。
スイッチング素子は、IGBTに限ることなく、MOSFETやバイポーラトランジスタでも良い。
図面中、1は3相交流電源、12はインバータ回路、13はIGBT(スイッチング素子)、14は還流ダイオード、15は出力リアクトル、18はゲート信号生成回路(通電信号生成手段)、19はゲートドライブ回路(信号変換手段)、21は電源回生装置、23はゲート信号加工部(通電信号加工手段)、26はRCフィルタ、41,51,61はゲート信号加工部(通電信号加工手段)を示す。

Claims (4)

  1. それぞれに還流ダイオードが並列接続されている6個のスイッチング素子を3相ブリッジ接続して構成され、一対の直流電源線に接続されるインバータ回路と、
    一端が前記インバータ回路の各相出力端子に接続され、他端が3相交流電源に接続可能に設けられた出力リアクトルと、
    前記3相交流電源の電圧位相に基づいて、3相の通電信号を生成する通電信号生成手段と、
    前記通電信号がオンレベルからオフレベルに移行する直前のみに、前記通電信号を一定期間チョッピングする通電信号加工手段と、
    この通電信号加工手段によりチョッピングされた信号を、前記各スイッチング素子をオンオフさせる信号に変換する信号変換手段とを備えることを特徴とする電源回生装置。
  2. 前記通電信号加工手段は、固定のデューティ比で前記通電信号を一定期間チョッピングすることを特徴とする請求項1記載の電源回生装置。
  3. 前記通電信号加工手段は、デューティ比を順次変化させながら前記通電信号を一定期間チョッピングすることを特徴とする請求項1記載の電源回生装置。
  4. 前記出力リアクトルと前記3相交流電源との間に、コンデンサ及び抵抗素子の直列回路をΔ又はY結線してなるフィルタを備えることを特徴とする請求項1からの何れか一項に記載の電源回生装置。
JP2014132637A 2014-06-27 2014-06-27 電源回生装置 Expired - Fee Related JP6386265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014132637A JP6386265B2 (ja) 2014-06-27 2014-06-27 電源回生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014132637A JP6386265B2 (ja) 2014-06-27 2014-06-27 電源回生装置

Publications (2)

Publication Number Publication Date
JP2016012961A JP2016012961A (ja) 2016-01-21
JP6386265B2 true JP6386265B2 (ja) 2018-09-05

Family

ID=55229357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014132637A Expired - Fee Related JP6386265B2 (ja) 2014-06-27 2014-06-27 電源回生装置

Country Status (1)

Country Link
JP (1) JP6386265B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173584A (ja) * 1984-09-17 1986-04-15 Shinko Electric Co Ltd 電力回生回路の制御方法
JP2003143862A (ja) * 2001-11-01 2003-05-16 Hitachi Ltd インバータ駆動回転電機システム
JP2006340466A (ja) * 2005-06-01 2006-12-14 Fuji Electric Fa Components & Systems Co Ltd Pwmコンバータ制御装置

Also Published As

Publication number Publication date
JP2016012961A (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
JP5108995B2 (ja) 電力変換装置
JP5047582B2 (ja) インバータ装置
JP6067402B2 (ja) モータ制御装置
JP4818489B1 (ja) 電力変換装置
EP2775595B1 (en) Drive device for a power conversion device, and drive method for a power conversion device
JP2013520150A (ja) スナバ回路を有する3レベルパルス幅変調インバータ
US9071166B2 (en) Power converter with surge voltage suppression
US10090778B2 (en) Multi-phase power device with two-phase modulation scheme
WO2017168522A1 (ja) 電力変換装置
JP5768934B2 (ja) 電力変換装置
JP6176495B2 (ja) 3レベルインバータの制御方法及び制御装置
JP2015019478A (ja) モータ制御装置及び空気調和機
CN108471247B (zh) 三电平逆变器的控制方法、装置和系统
JP5413472B2 (ja) 半導体装置
JP2014217151A (ja) 電力変換装置およびその過電流保護方法
JP6386265B2 (ja) 電源回生装置
US9673735B2 (en) Power converter
JP6009833B2 (ja) 電力変換装置
JP2012182874A (ja) モータ制御装置
JP7402009B2 (ja) Pwm制御インバータ
JP6311401B2 (ja) Pwm信号発生装置
JP2006296181A (ja) Ac−dc変換装置
JP7236855B2 (ja) 三相交流制御装置および三相交流制御システム
JP5910001B2 (ja) 電力変換装置
WO2020012787A1 (ja) コンバータ装置、制御信号特定方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180809

R150 Certificate of patent or registration of utility model

Ref document number: 6386265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees