JP6363951B2 - 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 - Google Patents

感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 Download PDF

Info

Publication number
JP6363951B2
JP6363951B2 JP2014544981A JP2014544981A JP6363951B2 JP 6363951 B2 JP6363951 B2 JP 6363951B2 JP 2014544981 A JP2014544981 A JP 2014544981A JP 2014544981 A JP2014544981 A JP 2014544981A JP 6363951 B2 JP6363951 B2 JP 6363951B2
Authority
JP
Japan
Prior art keywords
layer
coupled
chip
circuit system
communication media
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014544981A
Other languages
English (en)
Other versions
JP2015503098A (ja
Inventor
バッシン,エウゲニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Technologies LLC
Original Assignee
SanDisk Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Technologies LLC filed Critical SanDisk Technologies LLC
Publication of JP2015503098A publication Critical patent/JP2015503098A/ja
Application granted granted Critical
Publication of JP6363951B2 publication Critical patent/JP6363951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Transceivers (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、感知ポイントへのアクセスがないときにホストデバイスでまたはプラグインカードのインターフェイス上で伝達される信号を感知するシステムおよび方法に関する。
私的目的およびビジネス目的にセルラー電話機、デジタルカメラ、およびタブレットなどの様々な電子デバイスが使われている。電子デバイスの使用を楽しむ人たちもいるし、仕事関連の目的で電子デバイスを使う人たちもいる。電子デバイスには集積回路が使用される。そのような集積回路は、メモリチップから受け取られメモリチップ内に格納される情報を処理する。メモリチップは、イメージ、ビデオ、アニメーション、およびテキストなどの様々な情報を格納するために使用される。
コントローラは、集積回路とメモリチップとの間でインターフェイスとして動作する。例えば、コントローラは、集積回路から受け取られた信号をメモリチップが解釈するように設計された形に移し、メモリチップから受け取られた信号を集積回路が解釈するように設計された形に移す。コントローラが意図されたとおりに動作するとともに集積回路およびメモリチップもそのようにすることが重要である。
本発明の種々の実施形態が生じるのは、この背景の中である。
本発明の実施形態は、感知ポイントへのアクセスがないときにホストデバイスでまたはプラグインカードのインターフェイス上で伝達される信号を感知するシステムおよび方法を提供する。
一実施形態では、感知回路は、あたかもホストデバイスの内側へのアクセスが存在するかのように測定を可能にするように、プラグインカードと統合される。測定値を得るために、信号を感知するための特別の層がプラグインカードに付け加えられ、延長部もプラグインカードに付け加えられる。延長部は、1つ以上のRFコネクタの配置のために付け加えられる。特別の層および延長部を用いることにより、ホストデバイスを開く必要もなく、複雑な測定を実行する必要もなく、ホストデバイスの内側の信号が観察され得る。
一実施形態において、チップを試験するための回路システムが提供される。この回路システムは、複数の接地通信媒体と結合される第1の層を備える。各接地通信媒体は、接地信号の伝達を容易にする。この回路システムは、第1の集積回路チップと結合される第2の層を備える。この第2の層は、複数の無線周波数(RF)通信媒体と結合される。RF通信媒体は、RF信号の伝達を容易にする。第1の集積回路チップは、RF信号のうちの1つおよび接地信号を介して第2の集積回路チップと通信する。第1の層および第2の層は、RF信号および接地信号を調べるために使用される。
別の実施形態では、チップを試験するための回路システムが提供される。この回路システムは、第1の層と、複数の接地通信媒体と結合される第2の層とを備える。この第2の層は、第1の層に関して配置される。さらに、各接地通信媒体は、接地信号の伝達を容易にする。この回路システムは、チップと結合された第3の層をも備える。この第3の層は、複数の無線周波数(RF)通信媒体と結合される。RF通信媒体は、RF信号の伝達を容易にする。第2の層および第3の層は、RF信号および接地信号を調べるために使用される。
さらに別の実施形態では、チップを試験するための回路システムが提供される。この回路システムは、第1の層と、第1の層の上の第2の層と、複数の接地通信媒体と結合される第3の層とを備える。各接地通信媒体は、接地信号を伝達するために使用される。回路システムはチップと結合される第4の層を備え、この第4の層は複数のRF通信媒体と結合される。RF通信媒体は、RF信号の伝達を容易にする。第3の層は第2の層の上にあり、第4の層は第3の層の上にある。さらに、第3の層および第4の層は、RF信号および接地信号を調べるために使用される。
いくつかの実施形態において、システムおよび方法は2つ以上の追加の層を層構造に提供する。一実施形態では、層構造は1つまたは2つの層を含み、追加の層はパッケージを収容する。パッケージは、コントローラおよびメモリチップなどの被制御チップを含む。2つの追加の層は、結合RFコネクタを介してオシロスコープと結合される1つ以上の無線周波数(RF)コネクタを結合させるためのスペースを提供する。RFコネクタは、通信媒体を介してコントローラと結合され、通信媒体の一部分は最上部の追加の層の中に埋め込まれる。さらに、最下部の追加の層は、接地信号を転送する1つ以上の接地通信媒体を提供する。
コントローラとRFコネクタとの間のしっかりした結合は、層構造および2つの追加の層をデジタルカメラ、タブレット、またはセルラー電話機などのホストデバイスとともに含む回路サブシステムの、ホストデバイスが動作している間の、使用を容易にする。回路サブシステムの一部分がデバイスのスロットに挿入されているとき、回路サブシステムはオシロスコープで調べられ得る。コントローラ、被制御チップ、およびホストデバイス内のチップの間の通信信号は、ホストデバイスが動作しているときに回路サブシステムで調べることができ、通信信号を表す波形をオシロスコープで可視化することができる。
本発明の他の態様は、例を挙げて本発明の種々の実施形態の原理を示す添付図面と関連して考慮される次の詳細な説明から明らかとなる。
本発明の種々の実施形態は、添付図面と関連して考慮される次の説明を参照することにより最も良く理解され得る。
本発明の一実施形態に従って、ホストデバイス内の集積回路とチップパッケージとの間で伝達されるとともにチップパッケージ内のチップ間で伝達される信号を試験するためのシステムの実施形態のブロック図である。 本発明の一実施形態に従う、1つ以上のチップを試験するための試験システムのブロック図である。 本発明の一実施形態に従う、1つ以上のチップを試験するための回路サブシステムの等角図である。 本発明の一実施形態に従う、図3Aの回路サブシステムの一部分の等角図である。 本発明の一実施形態に従う、回路サブシステムの第1の層の実施形態の下面図である。 本発明の一実施形態に従う、回路サブシステムの第2の層の実施形態の平面図である。 本発明の一実施形態に従う、回路サブシステムの第3の層の平面図である。 本発明の一実施形態に従う、回路サブシステムの第4の層の実施形態の平面図である。 本発明の一実施形態に従う、無線周波数(RF)コネクタ、RF結合コネクタ、およびRFケーブルの実施形態の等角図である。
本発明の種々の実施形態は、これらの具体的な詳細の一部または全部がなくても実施され得るということに留意するべきである。他の場合には、本発明の種々の実施形態を不必要に不明瞭にしないために、良く知られているプロセス操作を詳しく記述していない。
図1は、回路サブシステム187を介してホストデバイス399内の集積回路から受け取る信号を試験するためのシステム700の実施形態のブロック図である。ホストデバイスの例は、デジタルカメラ、タブレット、およびスマートフォンを含む。回路サブシステム187の一部分124は、ホストデバイス399のスロットに挿入される。ホストデバイス399を試験するためにホストデバイス399を開く必要はない。回路サブシステム187の延長部122は、ホストデバイス399の外側に延びる。ホストデバイス399は、部分124がスロットに挿入されているとき、ホストデバイスの意図されている目的のために動作可能である。例えば、ホストデバイス399は、部分124がホストデバイス399のスロットに挿入されているときに、ゲームをしたり、電子メールを送ったり、ウェブを閲覧したり、あるいは電話を掛けたりするために動作することができる。
ホストデバイス399が動作可能であるとき、ホストデバイス399内のチップ792(図2に示されている)とメモリコントローラチップ112(図2に示されている)との間で伝達されるRF信号が試験される。例えば、RF信号116Bが、ホストデバイス399のチップ792からオシロスコープ190のチャネルコネクタ192Aにより受け取られる。この例では、RF信号116Bは、通信媒体384と、バイアおよび通信媒体384と結合された通信媒体の組み合わせ714と、接続媒体714と結合された抵抗器138Bと、抵抗器138Bと結合されたマイクロストリップ伝送線716と、マイクロストリップ伝送線716と結合されたRFコネクタ172Fと、RFコネクタ172Fと結合されたRFケーブル184FのRF結合コネクタ186F(図5に示されている)とを介して受け取られる。この例では、接地信号108は、チャネルコネクタ192Aにより、ホストデバイス399内のチップ792から、通信媒体386と、バイアおよび通信媒体の組み合わせ752と、マイクロストリップ伝送線716の接地通信媒体と、RFコネクタ172Fと、RFケーブル184Fとを介して、受け取られる。
ある実施形態では、RF信号はデータ信号、制御信号、または電力信号である。制御信号の例は、コマンド信号、イネーブル信号、クロック信号、およびアドレス信号を含む。データ信号は、データを転送するために使用される。電力信号は、電力を転送するために使用される。接地信号は、電力信号、データ信号、あるいは制御信号などの別の信号に対して基準電圧を提供するために使用される。一実施形態では、接地信号は、ゼロ電圧あるいは負電圧など別の低電圧を有する。
オシロスコープ190は、ディスプレイスクリーン354上に、RF信号116Bの電圧と接地信号108との差を表す差動信号を表す波形352を表示する。波形352は、ホストデバイス399内のチップが意図されたとおりに機能しているかどうかを判断するためにユーザにより調べられる。同様に、図2に関して後述するように、回路サブシステム187で伝達される他の信号がオシロスコープ190上に表される。
図2は、メモリチップ132とメモリコントローラチップ112との間、ならびにメモリコントローラチップ112とコントローラ104との間で伝達されるRF信号を試験するための試験システム100の実施形態のブロック図である。ある実施形態では、メモリコントローラチップ112およびメモリチップ132は、セキュアデジタル(SD)カードまたはマイクロSD(microSD)パッケージとして実装される。SDカードまたはマイクロSDパッケージは回路サブシステム187(図1)の一部である。一例として、メモリコントローラチップ112は、コントローラ104のプロセッサから受け取られたコマンド信号を読み出し信号および書き込み信号に移すために用いられるメモリコントローラ320を含む。読み出し信号は、メモリアレイである集積回路298に格納されているデータを読み出すためにメモリチップ132に送られ、書き込み信号はデータをメモリアレイに書き込むために集積回路298に送られる。メモリアレイの例は、不揮発性メモリ、揮発性メモリ、フラッシュメモリ、NAND形メモリ、NOR形メモリ、ランダムアクセスメモリ、読み出し専用メモリ、および電気的に消去可能でプログラム可能な読み出し専用メモリ(EEPROM)を含む。
一実施形態では、メモリコントローラ320は、コマンド信号を受け取ると、クロック信号、読み出しイネーブル信号、メモリアドレス信号、および書き込みイネーブル信号などの他の信号をもメモリアレイに送る。読み出しイネーブル信号はメモリアレイからのデータの読み出しを可能にするために読み出し信号を送る前に送られ、書き込みイネーブル信号はメモリアレイへのデータの書き込みを可能にするために書き込み信号を送る前に送られる。メモリアドレス信号は、データが読み出されるかあるいは書き込まれるメモリアレイの記憶場所の、行アドレスおよび列アドレスなどのアドレスを含む。
ホストデバイス399は、電力パッド286および接地パッド288を介してチップ132および112に電力を供給する電源284を含む。例えば、電力を集積回路298に提供するために、電源284は、メモリチップ132の電力パッド290およびI/O300を介して無線周波数(RF)信号116Bを供給する。さらに、この例では、集積回路298に電力を提供するために、電源284は、チップ132の接地パッド292およびI/O300を介して接地信号108を供給する。チップ132の集積回路298または入出力(I/O)回路300などの各回路コンポーネントは、電力パッド290を介してRF信号116Bを受け取り、接地パッド292を介して接地信号108を受け取る。別の例として、メモリコントローラチップ112に電力を提供するために、電源284は、電力パッド294およびI/O140を介してRF信号116Bをメモリコントローラ320に供給し、メモリコントローラチップ112の接地パッド296およびI/O140を介して接地信号108をコントローラ320に供給する。メモリコントローラチップ112のコントローラ320またはI/O回路140などの各回路コンポーネントは、電力パッド294を介してRF信号116Bを受け取り、接地パッド296を介して接地信号108を受け取る。
ある実施形態では、メモリチップ132は、メモリチップ132を含むチップパッケージの中に置かれる自身の電源を有する。他の実施形態では、メモリコントローラチップ112は、メモリコントローラチップ112を含むチップパッケージの中に置かれる自身の電源を有する。一実施形態では、メモリコントローラチップ112およびメモリチップ132を含むチップパッケージは、チップパッケージの中に置かれる自身の電源を有する。
I/O回路は、チップと、チップの外に置かれている回路コンポーネントとの間のインターフェイシングを可能にする。例えば、I/O回路300は、通信線304を介しての集積回路298およびメモリチップ132の間の通信を容易にする。ある実施形態では、I/O回路はトライステートバッファを含む。
一実施形態では、I/O回路300は、パッド396B、回路エレメント308およびパッド310を介して回路エレメント302と結合される。パッド396Bはメモリチップ132に取り付けられる。回路エレメントは、本願明細書において使用されるとき、1つ以上の抵抗器、1つ以上のインダクタ、および/または1つ以上のキャパシタを指す。ある実施形態では、回路エレメント同士は互いに直列に、互いに並列に、あるいはその組み合わせで、結合される。
同様に、I/O回路140は、パッド312、パッド152Aおよび回路エレメント314を介して回路エレメント302と結合される。I/O回路140はメモリコントローラ320に結合される。メモリチップ132上にあるパッド396B上のポイント394Bは、メモリチップ132と、メモリコントローラチップ112などの別のチップとの間でのRF信号の通信を容易にする。
オシロスコープ190は、パッド152A上のポイント292Bおよびパッド152B上のポイント292Cと結合される。同様に、オシロスコープ190は、ポイント394Bおよびパッド396C上の別のポイント394Cと結合される。さらに、オシロスコープ190は、メモリコントローラチップ112の接続ポイント410および接続ポイント422と結合される。オシロスコープ190の、ポイント292Bおよび292Cとの接続は、RF信号116Aおよび接地信号108のケルビンプローブ(調べ) (Kelvin probing) を容易にする。一実施形態では、RF信号116Aは、メモリチップ132などの別のチップに伝達される。同様に、オシロスコープ190のポイント394Bおよび394Cとの接続は、RF信号796および接地信号108のケルビンプローブ(調べ)を容易にする。RF信号796は、メモリチップ132と、メモリコントローラチップ112などの別のチップとの間で伝達される。さらに、オシロスコープ190の接続ポイント410および422との接続は、RF信号116Cおよび接地信号108のケルビンプローブ(調べ)を容易にする。
このようなケルビンプローブ(調べ)は、回路エレメント308、302、および/または314による信号破壊を回避する。例えば、通信線304上の信号がオシロスコープ190で調べられるならば、I/O300から出力された信号は回路エレメント308により破壊され得る。従って、そのような場合、オシロスコープ190は破壊された信号を表す波形を表示し、これは望ましくない。ある実施形態では調べ、感知、および測定は、本願明細書においては交換可能に用いられることに留意するべきである。
オシロスコープ190は、いろいろな信号を調べるためにいろいろなパッドと結合される複数のチャネルコネクタ192を受け入れる。例えば、チャネルコネクタ192CはI/O300にまたはI/O300から伝達されるRF信号796および接地信号108を調べるためにパッド396Bおよび396Cと結合され、チャネルコネクタ192BはI/O140にまたはI/O140から伝達されるRF信号116Aおよび接地信号108を調べるためにポイント292Bおよび292Cと結合される。別の例として、チャネルコネクタ192AはI/O790にまたはI/O790から伝達されるRF信号116Cを調べるために接続ポイント410と結合され、チャネルコネクタ192AはI/O790にまたはI/O790から伝達される接地信号108を調べるためにポイント410と結合される。RF信号116C、116B、またはRF信号116Aなどの調べられる信号を表す波形352は、オシロスコープ190のディスプレイスクリーン354上に提示される。
ある実施形態では、RF信号は接地信号108と関連して調べられるということに留意するべきである。例えば、後述するRFケーブルを介してオシロスコープ190に結合される同様に後述するRFコネクタは、RF信号と接地信号108とを同時に、RF信号を調べるために、受け取る。
図3Aは、RF信号796、RF信号116A、RF信号116B、およびRF信号116Cを試験するための回路サブシステム187の実施形態の等角図である。回路サブシステム187の層102は硬い層または可撓性の層であり、これをさらに後述する。
複数の通信媒体382、384、および386が層102の下に置かれている。各通信媒体382、384、および386は、コントローラ104のプロセッサ(図2)とのRF信号の通信を容易にする。層の通信媒体は、銅、銀、または金などの導電性金属から作られる導電体を含む。ある実施形態では、通信媒体はワイヤ、金属フィンガー、または金属導体トレースである。層の金属導体トレースの少なくとも一部分は層の中に埋め込まれる。種々の実施形態において、通信媒体は、ボールアレイまたはパッドアレイである。一実施形態では、通信媒体は、化学蒸着または原子層堆積などの堆積プロセスで層の上に置かれる。ある実施形態では、層の一部分はエッチング除去されて、そのエッチングされた部分の中に通信媒体を堆積させる。
種々の実施形態において、通信媒体は、RF信号の伝達を容易にするマイクロストリップ伝送線の一部分である。マイクロストリップ伝送線は、接地信号108を転送する接地通信媒体をも含む。伝送線は、高周波信号に対して例えば45オームから55オームに及ぶ一定のインピーダンスを有する。例えば、伝送線は50オームのインピーダンスを有する。
通信媒体382はRF信号116Bを伝導し、通信媒体384はRF信号116Cを伝導し、通信媒体386は接地信号108を伝導する。種々の実施形態において、任意の数の通信媒体が層102の下に置かれる。
層120は、層102と層106との間に位置するように層102上に置かれる。一例として、層120は硬い層である。他の一例として、層120は可撓性である。一例として、層106は硬い層または可撓性である。一実施形態において、1つ以上のメモリ、1つ以上のメモリコントローラ、1つ以上のプロセッサ、1つ以上のI/O、および/または1つ以上のRFオシレータなどの種々の回路コンポーネントが層120上に置かれ、層120の1つ以上の通信媒体を介して互いに電気的に接続される。ある実施形態では、層120は回路コンポーネントを排除する。
層106は接地信号108と結合される。一実施形態では、層106は接地信号108を転送する複数の接地接続媒体142(以下で図4Cに示される)を含み、層106は接地信号108以外の他の信号を転送しない。種々の実施形態において、各接地通信媒体142A、142B、142C、142D、142E、142F、142G、および142Hは、接地信号108を伝導する金属の層である。接地通信媒体142の各々は、接地通信媒体142の各々の少なくとも一部分が層106に埋め込まれるように層106の上に置かれる。ある実施形態では、接地通信媒体142の各々は堆積プロセスで置かれる。
層110は、層106の上に置かれ、メモリコントローラチップ112と結合される。層110は硬い層または可撓性である。硬い層の例は、基板あるいはプリント回路基板(PCB)の基板を含む。可撓性の層の例は可撓性ケーブルを含む。メモリチップ132は層110の上に置かれ、層110に取り付けられる。ある実施形態では、チップはボールグリッドアレイまたは別の導体アレイを通して層に取り付けられる。他の実施形態では、チップは、層内に埋め込まれたパッドを介して、層に取り付けられる。
メモリコントローラチップ112はメモリチップ132の上に置かれてメモリチップ132に取り付けられる。ある実施形態では、メモリチップ132の上に置かれる代わりに、メモリコントローラチップ112はメモリチップ132の近くで層110の上に置かれる。これらの実施形態では、メモリコントローラチップ112は層110に取り付けられる。一実施形態では、コントローラで制御されるチップがメモリチップ132の代わりに使用される。
パッド152A上のポイント292Aは、メモリコントローラチップ112と別のチップとの間でのRF信号116Aの伝達を容易にする。パッド152Aはメモリコントローラチップ112に取り付けられる。ある実施形態では、チップまたは層の表面へのパッドの取り付けは、パッドの材料を表面に堆積させる堆積プロセスにより行われる。ワイヤ154Aがポイント292Aと結合される。ワイヤ154Aはさらにパッド283Aと結合され、パッドは層110に取り付けられる。パッド283Aは、通信媒体290A、接続ポイント146、およびバイア144Aを通して層120に結合される。ある実施形態では、接続ポイントはパッドである。
バイア144AはRF信号116Aを層120上の接続ポイントに伝達するために層110および106を通って延びる。ある実施形態では、バイア144Aは層120内の1つ以上の通信媒体と結合され、1つ以上の通信媒体は、RF信号116Aを伝達するために層120上に置かれている1つ以上の回路コンポーネントと結合される。
一実施形態では、バイア144Aは層120内の1つ以上の通信媒体と結合され、1つ以上の通信媒体は1つ以上のバイアを通して通信媒体382、384、および386と結合される。
種々の実施形態において、バイア144Aは、メモリコントローラチップ112が層120上に置かれたときにメモリコントローラチップ112に接続された通信媒体と結合される。バイア144Aは、RF信号116Aを伝導するために通信媒体と結合される。メモリコントローラチップ112が層120上に置かれたとき、メモリコントローラチップ112は層120および106の間に置かれる。
さらに、パッド152A上のポイント292Bは、メモリコントローラチップ112とオシロスコープ190(図1)との間でのRF信号の伝達を容易にする。ワイヤ154Bはポイント292Bと結合される。ワイヤ154Bはさらにパッド283Bと結合され、パッドは層110に取り付けられる。パッド283Bは通信媒体290Bを介して抵抗器138Aと結合され、抵抗器はさらに通信媒体136Aを介してRFコネクタ172Dと結合され、コネクタの少なくとも一部分は層110に埋め込まれる。一実施形態では、RFコネクタの少なくとも一部分は、層の一部分をエッチングして部分の中にRFコネクタを置くことによって、層の中に埋め込まれる。同様に、RFコネクタ172A、172B、172C、172E、172F、172G、および172Hの各々の少なくとも一部分が層110内に埋め込まれる。
図4Dに示されている結合RFコネクタ186Dは、RFコネクタ172Dと結合される。図5に示されているRFコネクタ172Dのエッジ299Dは接地通信媒体142Cと結合される。さらに、結合RFコネクタ186Dのエッジ295Dは、接地信号108をチャネルコネクタ192B(図1)に伝達するためにエッジ299Dと結合される。
同様に、RF結合コネクタ186A、186B、186C、186E、186F、186G、および186Hの各々は、RFコネクタ172A、172B、172C、172E、172F、172G、および172Hのうちの対応する1つと結合される。任意の数のコネクタ172および任意の数のRF結合コネクタ186が使用され得ることに留意するべきである。
結合RFコネクタ186Dは、下で図5に示されているケーブル184Dを介してチャネルコネクタ192B(図1)と結合される。同様に、残りの結合RFコネクタ186A、186B、186C、186E、186F、186G、および186Hの各々は、それぞれのケーブル184A、184B、184C、184E、184F、184G、および184Hを介してオシロスコープ190のそれぞれのチャネルコネクタに結合される。
ある実施形態では、RFコネクタ172の各々の一部分を埋め込む代わりに、RFコネクタ172は延長部のエッジ401と結合されるとともに対応する通信媒体136と結合され、RFコネクタ172のエッジは対応する接地通信媒体142と結合される。
回路サブシステム187の延長部122は、層102の一部分、層120の一部分、層106の一部分、および層110の一部分を含む。回路サブシステム187の残りの部分124は、層102の残りの部分、層120の残りの部分、層106の残りの部分、および層110の残りの部分を含む。
一実施形態では、層106および110の部分124、メモリチップ132、およびメモリコントローラチップ112は、SDカードまたはマイクロSDカードなどのメモリチップカードとして実装される。この実施形態では、層106および110の延長部122は層106および110の部分124に加えられる。例えば、層106および110の延長部122は層106および110の部分124にはんだ付けされる。
図3Bは、図3Aの回路サブシステム187の部分602の実施形態の等角図である。ワイヤ602Aはパッド152B上のポイント292Cと結合される。パッド152Bはメモリコントローラチップ112(図2A)に取り付けられる。ワイヤ602Aはさらにパッド604Aと結合され、パッドは層110(図2A)に取り付けられる。パッド604Aは通信媒体606Aと結合され、通信媒体は接続ポイント608Aを介してバイア610Aと結合される。バイア610Aは層110(図2A)を通って延びて接地通信媒体142C(図4C)と結合する。
さらに、ワイヤ602Bはパッド152B上のポイント292Dと結合される。ワイヤ602Bはさらにパッド604Bと結合され、パッドは層110(図2A)に取り付けられる。パッド604Bは通信媒体606Bと結合され、通信媒体は接続ポイント608Bを通してバイア610Bと結合される。バイア601Aは、層110および106を通って層120まで延びて、電源284(図1)からの接地信号108を受け取る通信媒体と結合する。
メモリコントローラチップ112が層120上に置かれる実施形態において、チップは、層120内に埋め込まれている通信媒体を介して電源284から接地信号108を受け取る。バイア601Aは、層120内に埋め込まれている通信媒体と結合される。
RF信号116Aおよび接地信号108を調べることによって差動信号が提供される。接地信号108は、接地パッド296(図2)からバイア610B、接続ポイント608B、通信媒体606B、パッド604B、ワイヤ602B、パッド152B、ワイヤ602A、パッド604A、通信媒体606A、接続ポイント608A、バイア610A、接地通信媒体142C、RFコネクタ172Dのエッジ299D、結合RFコネクタ186Dのエッジ295D、およびケーブル184Dを通してチャネルコネクタ192B(図1)に伝達される。さらに、図3Aを参照すると、RF信号116Aは、層120からバイア144A、接続ポイント146、通信媒体290A、パッド283A、ワイヤ154A、パッド152A、ワイヤ154B、パッド283B、通信媒体290B、抵抗器138A、通信媒体136A、RFコネクタ172D、結合RFコネクタ186D、およびケーブル184Dを通してチャネルコネクタ192B(図1)に伝達される。
バイア158は、層102、120、106、および110を通って延びて、層110の上にある接続ポイント156と結合する。接続ポイント156は、通信媒体404を介して、層110の上に位置する抵抗器138Bと結合される。抵抗器138Bは通信媒体136Bを介してRFコネクタ172Fと結合される。図4Dに示されている結合RFコネクタ186FはRFコネクタ172Fと結合される。結合RFコネクタ186Fは、ケーブル184Fを介してチャネルコネクタ192D(図1)と結合される。
別のバイア166は、層102、120、106、および110を通って延びて、層110の上にある接続ポイント422と結合する。接続ポイント422は、通信媒体420を介して、層110の上に位置する接続ポイント162と結合される。接続ポイント162は、バイア160を通して接地通信媒体142Fに結合される。図4Dに示されているRFコネクタ172FはRFコネクタ172Fのエッジ299F(図5)を介して接地通信媒体142Eと結合され、結合RFコネクタ186Fはエッジ295Fを介してエッジ299Fと結合される。結合RFコネクタ186Fは、ケーブル184Fを介してチャネルコネクタ192D(図1)と結合される。
さらに、バイア408は層102、120、106、および110を通って延びて接続ポイント410と結合する。接続ポイント410は通信媒体412と結合され、通信媒体は抵抗器138Cを介して別の通信媒体136Cに結合される。通信媒体136CはRFコネクタ172Eに結合され、RFコネクタは、図5に示されている結合RFコネクタ186Eと結合される。結合RFコネクタ186Eは、ケーブル184Eを介して、図1に示されているチャネルコネクタ192Aに結合される。さらに、RFコネクタ172Eのエッジ299Eは層110を介して接地プレーン142Fに結合され、結合RFコネクタ186Eのエッジ295Eはエッジ299Eと結合される。
一実施形態では、接続ポイント156、410、および422の数は通信媒体382、384、および386の数に等しい。ある実施形態では、通信媒体382、384、および386などの追加の通信媒体が層102の下に置かれ、接続ポイント156、410、および422などの数個の接続ポイントは層102の下の通信媒体に合わせられる。
RF信号116Cおよび接地信号108を受け取って調べることにより差動信号が提供される。接地信号108は、バイア166から接続ポイント422、通信媒体420、接続ポイント162、バイア160、接地通信媒体142F、RFコネクタ172Eのエッジ299E、結合RFコネクタ186Eのエッジ295E、およびケーブル184Eを通してチャネルコネクタ192A(図1)に伝達される。同様に、RF信号116Cは、バイア408(図3A)、接続ポイント410、通信媒体412、抵抗器138C、通信媒体136C、RFコネクタ172E、RF結合コネクタ186E、ケーブル184Eからチャネルコネクタ192A(図1)に伝達される。
さらに、RF信号116Bは、バイア158から接続ポイント156、通信媒体404、抵抗器138B、通信媒体136B、RFコネクタ172F、結合RFコネクタ186F、およびケーブル184Fを通してチャネルコネクタ192D(図1)に伝達される。
種々の実施形態において、RF信号116CはRF信号116Bとは異なる。例えば、RF信号116Bが電力信号であるならば、RF信号116Cは制御信号またはデータ信号である。
ある実施形態では、どの2つの隣接する層の間にも誘電体層が置かれる。例えば、層102および120の間に誘電体が置かれ、別の誘電体層が層120および106の間に置かれ、さらに別の誘電体層が層106および110の間に置かれる。
一実施形態では、各抵抗器138A、138B、138C、および138Dは、抵抗器を介してオシロスコープ190に伝達されるRF信号の電圧を下げるための抵抗を有することに留意するべきである。例えば、どの抵抗器138も、3キロオームから7キロオームに及ぶ抵抗を有する。別の一例として、どの抵抗器138もキロオームの抵抗を有する。ポイント292B(図3A)、接続ポイント156および接続ポイント410などの感知ポイントに負荷をかけすぎることを避けるために、複数の抵抗器138が各通信媒体136A、136B、および136Cの端部に取り付けられる。抵抗器138の使用は、高インピーダンス接続を容易にし、同時にRF信号116などの測定信号を減衰させる。
さらに、各通信媒体290A(図3A)、606A、606B、および420(図3A)は、対応する信号116A、108、および116Cの高周波数部分を減衰させ得る寄生インダクタンスを有するトレースとして作用し、通常はその長さが短いということに留意するべきである。例えば、通信媒体290A、606A、および606Bの長さは通信媒体136Aより短い。さらに、通信媒体420の長さは、通信媒体136Bおよび404(図2A)の組み合わせより短く、かつ、通信媒体136Cおよび412(図2A)の組み合わせより短い。
さらに、他の実施形態では、メモリコントローラチップ112を調べるのと同様の仕方で他のどんなチップも調べられ得るということに留意するべきである。例えば、メモリチップ132は、メモリコントローラチップ112のものと同様の仕方で調べられる。
さらに、前述した実施形態では層102、120、106、および110はある順序で配置されていると記述したけれども、ある実施形態では層102、120、106、および110は図3Aに示されているのとは異なる順序で配置される。例えば、層110は層106より下に置かれる。さらに、層106は、層102の上に置かれる層120の上に置かれる。これらの実施形態では、バイア158、408、および166は層110、120、および102を通って延びる。さらに、バイア144Aは層110を通って延びて層120と結合する。さらに、バイア610Aおよび160は、前述した仕方で層106を通って延びて対応する接地通信媒体142と結合する。バイア610Bは、層110を通って延びて層120の通信媒体に結合する。
別の実施形態では、回路サブシステム187は層102および120を排除する。この実施形態では、メモリコントローラチップ112は、バイア144Aおよび1つ以上の通信媒体を通して層106の回路コンポーネントと結合される。この実施形態では、層106は、接地信号108と、1つ以上の通信媒体を介して伝達されるRF信号116Aなどの他のRF信号とを伝達する。
さらに別の実施形態では、層102および120が排除されること、ならびに、メモリコントローラチップ112と層106の回路コンポーネントとが結合されることに加えて、通信媒体382、384、および386は層106の下に置かれ、バイア158、408、および166は層106へ延びる。さらに、この実施形態では、前述したのと同様の仕方で信号を伝達するために通信媒体382、384、および396が使用される。
別の実施形態では、回路サブシステム187は層102および120を排除する。さらに、メモリコントローラチップ112および/またはメモリチップ132は層110と結合されない。さらに、通信媒体382、384、および386は層106の下に置かれ、バイア158、408、および166は層106へ延びる。
回路サブシステム187が層102および120を排除する実施形態では、延長部122は層110および106の部分を含み、部分124は層110および106の残りの部分を含む。
さらに別の実施形態では、回路サブシステム187は層102ならびにバイア158、408および166を排除する。
別の実施形態では、回路サブシステム187は層102を排除し、通信媒体382、384、および386は層120の下に置かれる。さらに、この実施形態では、バイア158、408、および166は層120へ延びる。
回路サブシステム187が層102を排除する実施形態では、延長部122は層120、106、および110の部分を含み、部分124は層120、106、および110の残りの部分を含む。
図4Aは、層102の実施形態の下面図である。通信媒体382、384、および386が下面図に見られる。
図4Bは、層120の実施形態の平面図である。
図4Cは、層106の実施形態の平面図である。接地通信媒体142は、接地信号108を伝達するために層106の上に置かれている。
図4Dは、層110の実施形態の平面図である。図に示されているように、層110は、RF結合コネクタ186を受け入れるRFコネクタ172を収容している。
図5は、RFコネクタ172、RF結合コネクタ186、およびケーブル184の実施形態の等角図である。各RFコネクタは、接地信号108と結合されるエッジを含む。例えば、RFコネクタ172Aはエッジ299Aを含み、RFコネクタ172Bはエッジ299Bを含み、RFコネクタ172Cはエッジ299Cを含み、RFコネクタ172Dはエッジ299Dを含み、RFコネクタ172Eはエッジ299Eを含み、RFコネクタ172Fはエッジ299Fを含み、RFコネクタ172Gはエッジ299Gを含み、RFコネクタ172Hはエッジ299Hを含む。
各RF結合コネクタは、対応するRFコネクタのエッジと結合されているエッジを含む。例えば、RF結合コネクタ186Aはエッジ299Aと結合されているエッジ295Aを含み、RF結合コネクタ186Bはエッジ299Bと結合されているエッジ295Bを含み、RF結合コネクタ186Cはエッジ299Cと結合されているエッジ295Cを含み、RF結合コネクタ186Dはエッジ299Dと結合されているエッジ295Dを含み、RF結合コネクタ186Eはエッジ299Eと結合されているエッジ295Eを含み、RF結合コネクタ186Fはエッジ299Fと結合されているエッジ295Fを含み、RF結合コネクタ186Gはエッジ299Gと結合されているエッジ295Gを含み、RF結合コネクタ186Hはエッジ299Hと結合されているエッジ295Hを含む。
前述した実施形態は、信号の測定のためのI/Oインターフェイスを有するどんなSIMカード(加入者識別モジュールカード)にも適用され得ることに留意するべきである。
前述した発明は明確な理解を目的としてある程度詳しく記述されているけれども、添付
されている特許請求の範囲内で一定の変更および改変を実施し得ることは明らかである。
したがって、本願明細書に記載された実施形態は説明をするためのものであって限定をす
るためのものではないと見なされるべきであり、これら実施形態は、本願明細書に示され
ている詳細な事項に限定されるべきではなく、添付されている特許請求の範囲および同等
物の中で改変され得る。
以下の項目は、出願当初の特許請求の範囲に記載の要素である。
(項目1)
チップを試験するための回路システムであって、
接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
第1の集積回路チップと結合された第2の層と、を備え、
前記第2の層は複数の無線周波数(RF)通信媒体と結合され、前記RF通信媒体はRF信号の伝達を容易にするためのものであり、前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介して第2の集積回路チップと通信し、第1の層および第2の層は前記RF信号および前記接地信号を調べるために使用される回路システム。
(項目2)
項目1記載の回路システムにおいて、
前記第1の層は、前記第2の層の下にある回路システム。
(項目3)
項目2記載の回路システムにおいて、
延長部は、前記第1の層の部分および前記第2の層の部分を含み、また複数のプリント回路基板、複数の基板、または複数の可撓性ケーブルを含む回路システム。
(項目4)
項目1記載の回路システムにおいて、
前記第1の層は、前記第2の集積回路チップと結合される回路システム。
(項目5)
項目1記載の回路システムにおいて、
前記第1の層は、RF信号を伝達するために使用される回路システム。
(項目6)
項目1記載の回路システムにおいて、
前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれる回路システム。
(項目7)
項目1記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を介して前記第1の集積回路チップ上のパッドに結合され、前記パッドは前記第1の集積回路チップの入出力(I/O)インターフェイスと結合される回路システム。
(項目8)
項目7記載の回路システムにおいて、
前記接地通信媒体のうちの1つはバイアを通して前記第2の層上の接続ポイントと結合され、前記接続ポイントは通信媒体、前記第2の層上のパッド、およびワイヤを通して前記チップ上のパッドに結合される回路システム。
(項目9)
項目1記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を通して前記第2の層上のパッドに結合され、前記パッドは前記第2の層および前記第1の層の間のバイアを通して第3の集積回路チップに結合される回路システム。
(項目10)
項目1記載の回路システムにおいて、
前記接地通信媒体のうちの1つは第1のバイアを通して前記第2の層上の接続ポイントに結合され、前記接続ポイントは前記第2の層上にある通信媒体と結合され、前記通信媒体は第2のバイアと結合され、前記第2のバイアは前記第2の層および前記第1の層の間に位置し、前記第2のバイアは第3の集積回路チップの接地接続と結合される回路システム。
(項目11)
項目1記載の回路システムにおいて、
前記第2の層は複数のコネクタを含み、前記複数のコネクタは複数のケーブルを介してオシロスコープに結合される複数の結合コネクタを受け入れるように構成される回路システム。
(項目12)
項目1記載の回路システムにおいて、
前記RF信号および接地信号は、オシロスコープで調べられる回路システム。
(項目13)
チップを試験するための回路システムであって、
第1の層と、
前記第1の層に関して配置された、複数の接地通信媒体と結合される第2の層と、
前記第2の層に関して配置された、チップと結合される第3の層と、を備え、
各接地通信媒体は、接地信号を伝達するためのものであり、
前記第3の層は複数の無線周波数(RF)通信媒体と結合され、前記RF通信媒体はRF信号の伝達を容易にするためのものであり、前記第2の層および前記第3の層は前記RF信号および前記接地信号を調べるために使用される回路システム。
(項目14)
項目13記載の回路システムにおいて、
前記第2の層は、前記第1の層および前記第3の層の間にある回路システム。
(項目15)
項目14記載の回路システムにおいて、
延長部は、前記第1の層の部分、前記第2の層の部分、および前記第3の層の部分を含み、また複数のプリント回路基板、複数の基板、または複数の可撓性ケーブルを含む回路システム。
(項目16)
項目13記載の回路システムにおいて、
前記第1の層は、第2のチップと結合される回路システム。
(項目17)
項目13記載の回路システムにおいて、
前記第2の層は、接地信号だけを伝達するために使用される回路システム。
(項目18)
項目13記載の回路システムにおいて、
前記チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第3の層の上に置かれる回路システム。
(項目19)
項目13記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を介して前記チップ上のパッドに結合され、前記パッドは前記チップの入出力(I/O)インターフェイスと結合される回路システム。
(項目20)
チップを試験するための回路システムであって、
第1の層と、
前記第1の層上の第2の層と、
接地信号をそれぞれ伝達するための複数の接地通信媒体と結合される第3の層と、
チップと結合される第4の層と、を備え、
前記第4の層は複数の無線周波数(RF)通信媒体と結合され、前記RF通信媒体はRF信号の伝達を容易にするためのものであり、前記第3の層は前記第2の層の上にあり、
前記第4の層は前記第3の層の上にあり、前記第3の層および前記第4の層は前記RF信号および前記接地信号を調べるために使用される回路システム。

Claims (16)

  1. 回路システムであって、
    接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
    導電部材を介して第1の集積回路チップと電気的に結合された第2の層と、を備え、
    前記第2の層は複数の無線周波数(RF)通信媒体と結合され、
    前記第1の層および前記第2の層は、延長部と挿入部とを含み、
    前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
    前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介してホストデバイスの内側に置かれる第2の集積回路チップと通信し、
    前記ホストデバイスは、前記回路システムの外側にあり、
    前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれ、
    前記回路システムは、さらに、オシロスコープに結合するために前記第2の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
    前記挿入部は、前記ホストデバイスに挿入され、
    前記延長部は、前記RF信号のうちの1つの前記オシロスコープへの転送を容易にするために前記ホストデバイスから延出する、回路システム。
  2. 回路システムであって、
    接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
    導電部材を介して第1の集積回路チップと電気的に結合された第2の層と、を備え、
    前記第2の層は複数の無線周波数(RF)通信媒体と結合され、
    前記第1の層および前記第2の層は、延長部と挿入部とを含み、
    前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
    前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介してホストデバイスの内側に置かれる第2の集積回路チップと通信し、
    前記ホストデバイスは、前記回路システムの外側にあり、
    前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれ、
    前記回路システムは、さらに、オシロスコープに結合するために前記第2の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
    前記挿入部は、前記ホストデバイスに挿入され、
    前記延長部は、前記RF信号のうちの1つの前記オシロスコープへの転送を容易にするために前記ホストデバイスから延出し、
    前記接地通信媒体のうちの1つはバイアを通して前記第2の層上の接続ポイントと結合され、前記接続ポイントは前記第2の層上のパッド、およびワイヤを通して前記第1の集積回路チップ上のパッドに結合される、回路システム。
  3. 回路システムであって、
    接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
    導電部材を介して第1の集積回路チップと電気的に結合された第2の層と、を備え、
    前記第2の層は複数の無線周波数(RF)通信媒体と結合され、
    前記第1の層および前記第2の層は、延長部と挿入部とを含み、
    前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
    前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介してホストデバイスの内側に置かれる第2の集積回路チップと通信し、
    前記ホストデバイスは、前記回路システムの外側にあり、
    前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれ、
    前記回路システムは、さらに、オシロスコープに結合するために前記第2の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
    前記挿入部は、前記ホストデバイスに挿入され、
    前記延長部は、前記RF信号のうちの1つの前記オシロスコープへの転送を容易にするために前記ホストデバイスから延出し、
    前記RF通信媒体のうちの1つは抵抗器を通して前記第2の層上のパッドに結合され、
    前記パッドは前記第2の層および前記第1の層の間のバイアに結合される回路システム。
  4. 請求項1から3のいずれか一項に記載の回路システムにおいて、
    前記第1の層は、前記第2の層の下にある回路システム。
  5. 請求項4記載の回路システムにおいて、
    前記第1の層は、プリント回路基板(PCB)の基板を含み、
    前記第2の層は、プリント回路基板(PCB)の基板を含む、回路システム。
  6. 請求項1から5のいずれか一項に記載の回路システムにおいて、
    前記RF通信媒体のうちの1つは抵抗器を介して前記第1の集積回路チップ上のパッドに結合され、前記パッドは前記第1の集積回路チップの入出力(I/O)インターフェイスと結合される回路システム。
  7. 請求項1から6のいずれか一項に記載の回路システムにおいて、
    前記接地通信媒体のうちの1つはバイアを通して前記第2の層上の接続ポイントと結合され、前記接続ポイントは前記第2の層上のパッド、およびワイヤを通して前記第1の集積回路チップ上のパッドに結合される回路システム。
  8. 請求項1から5のいずれか一項に記載の回路システムにおいて、
    前記RF通信媒体のうちの1つは抵抗器を通して前記第2の層上のパッドに結合され、
    前記パッドは前記第2の層および前記第1の層の間のバイアに結合される回路システム。
  9. 請求項1から8のいずれか一項に記載の回路システムにおいて、
    前記複数のRFコネクタは複数のケーブルを介してオシロスコープに結合される複数の結合コネクタを受け入れるように構成される回路システム。
  10. 請求項1から9のいずれか一項に記載の回路システムにおいて、
    前記RF信号および接地信号は、オシロスコープで調べられる回路システム。
  11. 回路システムであって、
    互いに電気的に結合される回路コンポーネントが配置された第1の層と、
    前記第1の層の上に配置された、複数の接地通信媒体と結合される第2の層と、
    前記第2の層の上に配置された第3の層であって、導電部材を介して第1のチップと電気的に結合される前記第3の層と、を備え、
    各接地通信媒体は、接地信号を伝達するためのものであり、
    前記第1の層、前記第2の層、および前記第3の層は、延長部と挿入部とを含み、
    前記第3の層は複数の無線周波数(RF)通信媒体と結合され、
    前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
    前記第1のチップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第3の層の上に置かれ、
    前記第1のチップは前記RF信号のうちの1つを介して、ホストデバイスの内側に置かれる第2のチップと通信し、
    前記ホストデバイスは、前記回路システムの外側にあり、
    前記回路システムは、さらに、前記第3の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
    前記挿入部は、前記ホストデバイスに挿入され、
    前記延長部は、前記RF信号のうちの1つのオシロスコープへの転送を容易にするために前記ホストデバイスから延出する、回路システム。
  12. 請求項11記載の回路システムにおいて、
    前記第2の層は、前記第1の層および前記第3の層の間にある回路システム。
  13. 請求項12記載の回路システムにおいて、
    前記第1の層は、プリント回路基板(PCB)の基板を含み、
    前記第2の層は、プリント回路基板(PCB)の基板を含み、
    前記第3の層は、プリント回路基板(PCB)の基板を含む、回路システム。
  14. 請求項11から13のいずれか一項に記載の回路システムにおいて、
    前記第2の層は、接地信号だけを伝達するために使用される回路システム。
  15. 請求項11から14のいずれか一項に記載の回路システムにおいて、
    前記RF通信媒体のうちの1つは抵抗器を介して前記第1のチップ上のパッドに結合され、前記パッドは前記第1のチップの入出力(I/O)インターフェイスと結合される回路システム。
  16. 回路システムであって、
    信号の通信を容易にする通信媒体が下に置かれている第1の層と、
    前記第1の層上の第2の層であって、互いに電気的に結合される回路コンポーネントが配置された前記第2の層と、
    前記第2の層上の第3の層であって、接地信号をそれぞれ伝達するための複数の接地通信媒体と結合される前記第3の層と、
    前記第3の層上の第4の層であって、導電部材を介して第1のチップと電気的に結合される前記第4の層と、を備え、
    前記第4の層は複数の無線周波数(RF)通信媒体と結合され、
    前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
    前記第1のチップは前記RF信号のうちの1つを介して、ホストデバイスの内側に置かれる第2のチップと通信し、
    前記ホストデバイスは、前記回路システムの外側にあり、
    前記第1の層、前記第2の層、前記第3の層、および前記第4の層は、延長部と挿入部とを含み、
    前記第1のチップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第4の層の上に置かれ、
    前記回路システムは、さらに、オシロスコープに結合するために前記第4の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
    前記挿入部は、前記ホストデバイスに挿入され、
    前記延長部は、前記RF信号のうちの1つのオシロスコープへの転送を容易にするために前記ホストデバイスから延出する、回路システム。
JP2014544981A 2011-12-02 2012-12-03 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 Active JP6363951B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161566571P 2011-12-02 2011-12-02
US61/566,571 2011-12-02
US13/648,209 2012-10-09
US13/648,209 US9121900B2 (en) 2011-12-02 2012-10-09 Systems and methods for sensing signals communicated with a host device or on an interface of plug-in card when there is lack of access to sensing points
PCT/US2012/067620 WO2013082607A1 (en) 2011-12-02 2012-12-03 Systems and methods for sensing signals communicated with an interface of a plug-in card without sensing points

Publications (2)

Publication Number Publication Date
JP2015503098A JP2015503098A (ja) 2015-01-29
JP6363951B2 true JP6363951B2 (ja) 2018-07-25

Family

ID=48523536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544981A Active JP6363951B2 (ja) 2011-12-02 2012-12-03 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法

Country Status (6)

Country Link
US (1) US9121900B2 (ja)
JP (1) JP6363951B2 (ja)
KR (1) KR101873088B1 (ja)
CN (1) CN103959076B (ja)
TW (1) TWI575244B (ja)
WO (1) WO2013082607A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730162B1 (ko) * 2016-02-16 2017-05-11 주식회사 위드웨이브 네트워크 분석기용 캘리브레이션 장치 및 그 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726215Y2 (ja) * 1976-08-27 1982-06-07
JPH08313579A (ja) * 1995-05-19 1996-11-29 Ricoh Co Ltd Pcカードのテスト装置
US7788553B2 (en) 2000-01-06 2010-08-31 Super Talent Electronics, Inc. Mass production testing of USB flash cards with various flash memory cells
JP4094957B2 (ja) * 2001-02-02 2008-06-04 株式会社ルネサステクノロジ メモリカード
JP4804643B2 (ja) 2001-05-08 2011-11-02 三菱電機株式会社 高周波回路装置とその製造方法
US7127550B1 (en) 2001-10-31 2006-10-24 Sandisk Corporation Multi-module simultaneous program, erase test, and performance method for flash memory
TW561271B (en) * 2002-03-06 2003-11-11 Advanced Semiconductor Eng Testing chip and its testing method
US6724205B1 (en) 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
US6791317B1 (en) * 2002-12-02 2004-09-14 Cisco Technology, Inc. Load board for testing of RF chips
US7096393B2 (en) 2002-12-20 2006-08-22 Sun Microsystems, Inc. Built-in self-test (BIST) of memory interconnect
JP2004281735A (ja) * 2003-03-17 2004-10-07 Nec Saitama Ltd カードコネクタの接続検査方法
US7539900B1 (en) 2003-07-29 2009-05-26 Altera Corporation Embedded microprocessor for integrated circuit testing and debugging
JP2005100332A (ja) * 2003-08-29 2005-04-14 Kyodo Printing Co Ltd 接触式icカードまたはicモジュールに内蔵されたicチップの電気特性の検査・測定方法及び検査・測定システム並びにこれに用いる安定化電源
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
US7502965B2 (en) 2005-02-07 2009-03-10 Broadcom Corporation Computer chip set having on board wireless interfaces to support test operations
KR100674972B1 (ko) 2005-05-24 2007-01-29 삼성전자주식회사 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법
US7436724B2 (en) 2006-08-04 2008-10-14 Sandisk Corporation Method and system for independent control of voltage and its temperature co-efficient in non-volatile memory devices
US7623078B2 (en) * 2006-12-15 2009-11-24 Apple Inc. Antenna for portable electronic device wireless communications adapter
GB2445166A (en) 2006-12-27 2008-07-02 Advanced Risc Mach Ltd Integrated circuit with an interface that can selectively communicate a diagnostic signal or a functional signal to external devices.
US7872483B2 (en) * 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
JP5166903B2 (ja) * 2008-02-08 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置
US8035409B2 (en) * 2009-04-29 2011-10-11 International Business Machines Corporation System and method implementing short-pulse propagation technique on production-level boards with incremental accuracy and productivity levels
CN102103149A (zh) * 2009-12-16 2011-06-22 深圳富泰宏精密工业有限公司 测试线路板
US8564322B2 (en) 2009-12-21 2013-10-22 International Business Machines Corporation Receiver signal probing using a shared probe point

Also Published As

Publication number Publication date
KR101873088B1 (ko) 2018-06-29
TWI575244B (zh) 2017-03-21
TW201329474A (zh) 2013-07-16
US20130141134A1 (en) 2013-06-06
WO2013082607A1 (en) 2013-06-06
CN103959076A (zh) 2014-07-30
JP2015503098A (ja) 2015-01-29
CN103959076B (zh) 2017-03-01
KR20140097549A (ko) 2014-08-06
US9121900B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
TW440696B (en) Probe contactor formed by photolithography process and method for producing the same
US9759741B2 (en) Test board, test system including the same, and manufacturing method thereof
JP2000323629A (ja) インタポーザ・アセンブリのアセンブル方法
US9261535B2 (en) Active probe adaptor
CN101135701A (zh) 垂直式高频探针卡
US20120013346A1 (en) Signal test device for motherboards
US8659314B2 (en) Test apparatus for peripheral component interconnect expansion slot
CN111385964B (zh) 电路装置及转接卡
CN203365483U (zh) 用于电路板的金手指探测的探测装置
JP6363951B2 (ja) 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法
TWI301543B (ja)
CN117491738B (zh) 芯片插座安装接触电阻测试装置及方法
US7868625B2 (en) Slot interposer probe
US9759746B2 (en) Probe module
CN109478173A (zh) 用于串扰减少的电容性结构
US9622336B2 (en) Releasable probe connection
US8736290B2 (en) Signal detection apparatus for SAS devices
TW201239368A (en) Auxiliary test apparatus
CN109840170A (zh) Pcie信号量测电路
US20110291689A1 (en) Sas interface output signal detecting apparatus
TW200533935A (en) The testing apparatus and method of the high frequency probe
TW201102663A (en) A vertical probe card
CN103000229A (zh) 测试卡
TWM309136U (en) Extension card structure
TWI617811B (zh) 探針卡

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151110

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180629

R150 Certificate of patent or registration of utility model

Ref document number: 6363951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250