JP6363951B2 - 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 - Google Patents
感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 Download PDFInfo
- Publication number
- JP6363951B2 JP6363951B2 JP2014544981A JP2014544981A JP6363951B2 JP 6363951 B2 JP6363951 B2 JP 6363951B2 JP 2014544981 A JP2014544981 A JP 2014544981A JP 2014544981 A JP2014544981 A JP 2014544981A JP 6363951 B2 JP6363951 B2 JP 6363951B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- coupled
- chip
- circuit system
- communication media
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 5
- 238000004891 communication Methods 0.000 claims description 152
- 230000015654 memory Effects 0.000 claims description 70
- 230000008878 coupling Effects 0.000 claims description 25
- 238000010168 coupling process Methods 0.000 claims description 25
- 238000005859 coupling reaction Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000012546 transfer Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims 10
- 230000037431 insertion Effects 0.000 claims 10
- 238000012360 testing method Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Transceivers (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Measuring Leads Or Probes (AREA)
Description
本発明の種々の実施形態が生じるのは、この背景の中である。
本発明の種々の実施形態は、添付図面と関連して考慮される次の説明を参照することにより最も良く理解され得る。
種々の実施形態において、バイア144Aは、メモリコントローラチップ112が層120上に置かれたときにメモリコントローラチップ112に接続された通信媒体と結合される。バイア144Aは、RF信号116Aを伝導するために通信媒体と結合される。メモリコントローラチップ112が層120上に置かれたとき、メモリコントローラチップ112は層120および106の間に置かれる。
ある実施形態では、どの2つの隣接する層の間にも誘電体層が置かれる。例えば、層102および120の間に誘電体が置かれ、別の誘電体層が層120および106の間に置かれ、さらに別の誘電体層が層106および110の間に置かれる。
さらに別の実施形態では、回路サブシステム187は層102ならびにバイア158、408および166を排除する。
別の実施形態では、回路サブシステム187は層102を排除し、通信媒体382、384、および386は層120の下に置かれる。さらに、この実施形態では、バイア158、408、および166は層120へ延びる。
回路サブシステム187が層102を排除する実施形態では、延長部122は層120、106、および110の部分を含み、部分124は層120、106、および110の残りの部分を含む。
図4Bは、層120の実施形態の平面図である。
図4Cは、層106の実施形態の平面図である。接地通信媒体142は、接地信号108を伝達するために層106の上に置かれている。
図4Dは、層110の実施形態の平面図である。図に示されているように、層110は、RF結合コネクタ186を受け入れるRFコネクタ172を収容している。
されている特許請求の範囲内で一定の変更および改変を実施し得ることは明らかである。
したがって、本願明細書に記載された実施形態は説明をするためのものであって限定をす
るためのものではないと見なされるべきであり、これら実施形態は、本願明細書に示され
ている詳細な事項に限定されるべきではなく、添付されている特許請求の範囲および同等
物の中で改変され得る。
以下の項目は、出願当初の特許請求の範囲に記載の要素である。
(項目1)
チップを試験するための回路システムであって、
接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
第1の集積回路チップと結合された第2の層と、を備え、
前記第2の層は複数の無線周波数(RF)通信媒体と結合され、前記RF通信媒体はRF信号の伝達を容易にするためのものであり、前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介して第2の集積回路チップと通信し、第1の層および第2の層は前記RF信号および前記接地信号を調べるために使用される回路システム。
(項目2)
項目1記載の回路システムにおいて、
前記第1の層は、前記第2の層の下にある回路システム。
(項目3)
項目2記載の回路システムにおいて、
延長部は、前記第1の層の部分および前記第2の層の部分を含み、また複数のプリント回路基板、複数の基板、または複数の可撓性ケーブルを含む回路システム。
(項目4)
項目1記載の回路システムにおいて、
前記第1の層は、前記第2の集積回路チップと結合される回路システム。
(項目5)
項目1記載の回路システムにおいて、
前記第1の層は、RF信号を伝達するために使用される回路システム。
(項目6)
項目1記載の回路システムにおいて、
前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれる回路システム。
(項目7)
項目1記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を介して前記第1の集積回路チップ上のパッドに結合され、前記パッドは前記第1の集積回路チップの入出力(I/O)インターフェイスと結合される回路システム。
(項目8)
項目7記載の回路システムにおいて、
前記接地通信媒体のうちの1つはバイアを通して前記第2の層上の接続ポイントと結合され、前記接続ポイントは通信媒体、前記第2の層上のパッド、およびワイヤを通して前記チップ上のパッドに結合される回路システム。
(項目9)
項目1記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を通して前記第2の層上のパッドに結合され、前記パッドは前記第2の層および前記第1の層の間のバイアを通して第3の集積回路チップに結合される回路システム。
(項目10)
項目1記載の回路システムにおいて、
前記接地通信媒体のうちの1つは第1のバイアを通して前記第2の層上の接続ポイントに結合され、前記接続ポイントは前記第2の層上にある通信媒体と結合され、前記通信媒体は第2のバイアと結合され、前記第2のバイアは前記第2の層および前記第1の層の間に位置し、前記第2のバイアは第3の集積回路チップの接地接続と結合される回路システム。
(項目11)
項目1記載の回路システムにおいて、
前記第2の層は複数のコネクタを含み、前記複数のコネクタは複数のケーブルを介してオシロスコープに結合される複数の結合コネクタを受け入れるように構成される回路システム。
(項目12)
項目1記載の回路システムにおいて、
前記RF信号および接地信号は、オシロスコープで調べられる回路システム。
(項目13)
チップを試験するための回路システムであって、
第1の層と、
前記第1の層に関して配置された、複数の接地通信媒体と結合される第2の層と、
前記第2の層に関して配置された、チップと結合される第3の層と、を備え、
各接地通信媒体は、接地信号を伝達するためのものであり、
前記第3の層は複数の無線周波数(RF)通信媒体と結合され、前記RF通信媒体はRF信号の伝達を容易にするためのものであり、前記第2の層および前記第3の層は前記RF信号および前記接地信号を調べるために使用される回路システム。
(項目14)
項目13記載の回路システムにおいて、
前記第2の層は、前記第1の層および前記第3の層の間にある回路システム。
(項目15)
項目14記載の回路システムにおいて、
延長部は、前記第1の層の部分、前記第2の層の部分、および前記第3の層の部分を含み、また複数のプリント回路基板、複数の基板、または複数の可撓性ケーブルを含む回路システム。
(項目16)
項目13記載の回路システムにおいて、
前記第1の層は、第2のチップと結合される回路システム。
(項目17)
項目13記載の回路システムにおいて、
前記第2の層は、接地信号だけを伝達するために使用される回路システム。
(項目18)
項目13記載の回路システムにおいて、
前記チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第3の層の上に置かれる回路システム。
(項目19)
項目13記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を介して前記チップ上のパッドに結合され、前記パッドは前記チップの入出力(I/O)インターフェイスと結合される回路システム。
(項目20)
チップを試験するための回路システムであって、
第1の層と、
前記第1の層上の第2の層と、
接地信号をそれぞれ伝達するための複数の接地通信媒体と結合される第3の層と、
チップと結合される第4の層と、を備え、
前記第4の層は複数の無線周波数(RF)通信媒体と結合され、前記RF通信媒体はRF信号の伝達を容易にするためのものであり、前記第3の層は前記第2の層の上にあり、
前記第4の層は前記第3の層の上にあり、前記第3の層および前記第4の層は前記RF信号および前記接地信号を調べるために使用される回路システム。
Claims (16)
- 回路システムであって、
接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
導電部材を介して第1の集積回路チップと電気的に結合された第2の層と、を備え、
前記第2の層は複数の無線周波数(RF)通信媒体と結合され、
前記第1の層および前記第2の層は、延長部と挿入部とを含み、
前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介してホストデバイスの内側に置かれる第2の集積回路チップと通信し、
前記ホストデバイスは、前記回路システムの外側にあり、
前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれ、
前記回路システムは、さらに、オシロスコープに結合するために前記第2の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
前記挿入部は、前記ホストデバイスに挿入され、
前記延長部は、前記RF信号のうちの1つの前記オシロスコープへの転送を容易にするために前記ホストデバイスから延出する、回路システム。 - 回路システムであって、
接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
導電部材を介して第1の集積回路チップと電気的に結合された第2の層と、を備え、
前記第2の層は複数の無線周波数(RF)通信媒体と結合され、
前記第1の層および前記第2の層は、延長部と挿入部とを含み、
前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介してホストデバイスの内側に置かれる第2の集積回路チップと通信し、
前記ホストデバイスは、前記回路システムの外側にあり、
前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれ、
前記回路システムは、さらに、オシロスコープに結合するために前記第2の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
前記挿入部は、前記ホストデバイスに挿入され、
前記延長部は、前記RF信号のうちの1つの前記オシロスコープへの転送を容易にするために前記ホストデバイスから延出し、
前記接地通信媒体のうちの1つはバイアを通して前記第2の層上の接続ポイントと結合され、前記接続ポイントは前記第2の層上のパッド、およびワイヤを通して前記第1の集積回路チップ上のパッドに結合される、回路システム。 - 回路システムであって、
接地信号をそれぞれ伝達する複数の接地通信媒体と結合された第1の層と、
導電部材を介して第1の集積回路チップと電気的に結合された第2の層と、を備え、
前記第2の層は複数の無線周波数(RF)通信媒体と結合され、
前記第1の層および前記第2の層は、延長部と挿入部とを含み、
前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
前記第1の集積回路チップは前記RF信号のうちの1つおよび前記接地信号を介してホストデバイスの内側に置かれる第2の集積回路チップと通信し、
前記ホストデバイスは、前記回路システムの外側にあり、
前記第1の集積回路チップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第2の層の上に置かれ、
前記回路システムは、さらに、オシロスコープに結合するために前記第2の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
前記挿入部は、前記ホストデバイスに挿入され、
前記延長部は、前記RF信号のうちの1つの前記オシロスコープへの転送を容易にするために前記ホストデバイスから延出し、
前記RF通信媒体のうちの1つは抵抗器を通して前記第2の層上のパッドに結合され、
前記パッドは前記第2の層および前記第1の層の間のバイアに結合される回路システム。 - 請求項1から3のいずれか一項に記載の回路システムにおいて、
前記第1の層は、前記第2の層の下にある回路システム。 - 請求項4記載の回路システムにおいて、
前記第1の層は、プリント回路基板(PCB)の基板を含み、
前記第2の層は、プリント回路基板(PCB)の基板を含む、回路システム。 - 請求項1から5のいずれか一項に記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を介して前記第1の集積回路チップ上のパッドに結合され、前記パッドは前記第1の集積回路チップの入出力(I/O)インターフェイスと結合される回路システム。 - 請求項1から6のいずれか一項に記載の回路システムにおいて、
前記接地通信媒体のうちの1つはバイアを通して前記第2の層上の接続ポイントと結合され、前記接続ポイントは前記第2の層上のパッド、およびワイヤを通して前記第1の集積回路チップ上のパッドに結合される回路システム。 - 請求項1から5のいずれか一項に記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を通して前記第2の層上のパッドに結合され、
前記パッドは前記第2の層および前記第1の層の間のバイアに結合される回路システム。 - 請求項1から8のいずれか一項に記載の回路システムにおいて、
前記複数のRFコネクタは複数のケーブルを介してオシロスコープに結合される複数の結合コネクタを受け入れるように構成される回路システム。 - 請求項1から9のいずれか一項に記載の回路システムにおいて、
前記RF信号および接地信号は、オシロスコープで調べられる回路システム。 - 回路システムであって、
互いに電気的に結合される回路コンポーネントが配置された第1の層と、
前記第1の層の上に配置された、複数の接地通信媒体と結合される第2の層と、
前記第2の層の上に配置された第3の層であって、導電部材を介して第1のチップと電気的に結合される前記第3の層と、を備え、
各接地通信媒体は、接地信号を伝達するためのものであり、
前記第1の層、前記第2の層、および前記第3の層は、延長部と挿入部とを含み、
前記第3の層は複数の無線周波数(RF)通信媒体と結合され、
前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
前記第1のチップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第3の層の上に置かれ、
前記第1のチップは前記RF信号のうちの1つを介して、ホストデバイスの内側に置かれる第2のチップと通信し、
前記ホストデバイスは、前記回路システムの外側にあり、
前記回路システムは、さらに、前記第3の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
前記挿入部は、前記ホストデバイスに挿入され、
前記延長部は、前記RF信号のうちの1つのオシロスコープへの転送を容易にするために前記ホストデバイスから延出する、回路システム。 - 請求項11記載の回路システムにおいて、
前記第2の層は、前記第1の層および前記第3の層の間にある回路システム。 - 請求項12記載の回路システムにおいて、
前記第1の層は、プリント回路基板(PCB)の基板を含み、
前記第2の層は、プリント回路基板(PCB)の基板を含み、
前記第3の層は、プリント回路基板(PCB)の基板を含む、回路システム。 - 請求項11から13のいずれか一項に記載の回路システムにおいて、
前記第2の層は、接地信号だけを伝達するために使用される回路システム。 - 請求項11から14のいずれか一項に記載の回路システムにおいて、
前記RF通信媒体のうちの1つは抵抗器を介して前記第1のチップ上のパッドに結合され、前記パッドは前記第1のチップの入出力(I/O)インターフェイスと結合される回路システム。 - 回路システムであって、
信号の通信を容易にする通信媒体が下に置かれている第1の層と、
前記第1の層上の第2の層であって、互いに電気的に結合される回路コンポーネントが配置された前記第2の層と、
前記第2の層上の第3の層であって、接地信号をそれぞれ伝達するための複数の接地通信媒体と結合される前記第3の層と、
前記第3の層上の第4の層であって、導電部材を介して第1のチップと電気的に結合される前記第4の層と、を備え、
前記第4の層は複数の無線周波数(RF)通信媒体と結合され、
前記複数のRF通信媒体はRF信号の伝達を容易にするためのものであり、
前記第1のチップは前記RF信号のうちの1つを介して、ホストデバイスの内側に置かれる第2のチップと通信し、
前記ホストデバイスは、前記回路システムの外側にあり、
前記第1の層、前記第2の層、前記第3の層、および前記第4の層は、延長部と挿入部とを含み、
前記第1のチップはメモリコントローラを含み、前記メモリコントローラはメモリチップの上に置かれ、前記メモリチップは前記第4の層の上に置かれ、
前記回路システムは、さらに、オシロスコープに結合するために前記第4の層の前記延長部の上に置かれる複数のRFコネクタであって、前記複数のRF通信媒体に結合される前記複数のRFコネクタを備え、
前記挿入部は、前記ホストデバイスに挿入され、
前記延長部は、前記RF信号のうちの1つのオシロスコープへの転送を容易にするために前記ホストデバイスから延出する、回路システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161566571P | 2011-12-02 | 2011-12-02 | |
US61/566,571 | 2011-12-02 | ||
US13/648,209 | 2012-10-09 | ||
US13/648,209 US9121900B2 (en) | 2011-12-02 | 2012-10-09 | Systems and methods for sensing signals communicated with a host device or on an interface of plug-in card when there is lack of access to sensing points |
PCT/US2012/067620 WO2013082607A1 (en) | 2011-12-02 | 2012-12-03 | Systems and methods for sensing signals communicated with an interface of a plug-in card without sensing points |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015503098A JP2015503098A (ja) | 2015-01-29 |
JP6363951B2 true JP6363951B2 (ja) | 2018-07-25 |
Family
ID=48523536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014544981A Active JP6363951B2 (ja) | 2011-12-02 | 2012-12-03 | 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9121900B2 (ja) |
JP (1) | JP6363951B2 (ja) |
KR (1) | KR101873088B1 (ja) |
CN (1) | CN103959076B (ja) |
TW (1) | TWI575244B (ja) |
WO (1) | WO2013082607A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101730162B1 (ko) * | 2016-02-16 | 2017-05-11 | 주식회사 위드웨이브 | 네트워크 분석기용 캘리브레이션 장치 및 그 방법 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5726215Y2 (ja) * | 1976-08-27 | 1982-06-07 | ||
JPH08313579A (ja) * | 1995-05-19 | 1996-11-29 | Ricoh Co Ltd | Pcカードのテスト装置 |
US7788553B2 (en) | 2000-01-06 | 2010-08-31 | Super Talent Electronics, Inc. | Mass production testing of USB flash cards with various flash memory cells |
JP4094957B2 (ja) * | 2001-02-02 | 2008-06-04 | 株式会社ルネサステクノロジ | メモリカード |
JP4804643B2 (ja) | 2001-05-08 | 2011-11-02 | 三菱電機株式会社 | 高周波回路装置とその製造方法 |
US7127550B1 (en) | 2001-10-31 | 2006-10-24 | Sandisk Corporation | Multi-module simultaneous program, erase test, and performance method for flash memory |
TW561271B (en) * | 2002-03-06 | 2003-11-11 | Advanced Semiconductor Eng | Testing chip and its testing method |
US6724205B1 (en) | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
US6791317B1 (en) * | 2002-12-02 | 2004-09-14 | Cisco Technology, Inc. | Load board for testing of RF chips |
US7096393B2 (en) | 2002-12-20 | 2006-08-22 | Sun Microsystems, Inc. | Built-in self-test (BIST) of memory interconnect |
JP2004281735A (ja) * | 2003-03-17 | 2004-10-07 | Nec Saitama Ltd | カードコネクタの接続検査方法 |
US7539900B1 (en) | 2003-07-29 | 2009-05-26 | Altera Corporation | Embedded microprocessor for integrated circuit testing and debugging |
JP2005100332A (ja) * | 2003-08-29 | 2005-04-14 | Kyodo Printing Co Ltd | 接触式icカードまたはicモジュールに内蔵されたicチップの電気特性の検査・測定方法及び検査・測定システム並びにこれに用いる安定化電源 |
US7615856B2 (en) * | 2004-09-01 | 2009-11-10 | Sanyo Electric Co., Ltd. | Integrated antenna type circuit apparatus |
US7502965B2 (en) | 2005-02-07 | 2009-03-10 | Broadcom Corporation | Computer chip set having on board wireless interfaces to support test operations |
KR100674972B1 (ko) | 2005-05-24 | 2007-01-29 | 삼성전자주식회사 | 반도체 소자의 펄스 특성 측정 시스템 및 측정 방법 |
US7436724B2 (en) | 2006-08-04 | 2008-10-14 | Sandisk Corporation | Method and system for independent control of voltage and its temperature co-efficient in non-volatile memory devices |
US7623078B2 (en) * | 2006-12-15 | 2009-11-24 | Apple Inc. | Antenna for portable electronic device wireless communications adapter |
GB2445166A (en) | 2006-12-27 | 2008-07-02 | Advanced Risc Mach Ltd | Integrated circuit with an interface that can selectively communicate a diagnostic signal or a functional signal to external devices. |
US7872483B2 (en) * | 2007-12-12 | 2011-01-18 | Samsung Electronics Co., Ltd. | Circuit board having bypass pad |
JP5166903B2 (ja) * | 2008-02-08 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8035409B2 (en) * | 2009-04-29 | 2011-10-11 | International Business Machines Corporation | System and method implementing short-pulse propagation technique on production-level boards with incremental accuracy and productivity levels |
CN102103149A (zh) * | 2009-12-16 | 2011-06-22 | 深圳富泰宏精密工业有限公司 | 测试线路板 |
US8564322B2 (en) | 2009-12-21 | 2013-10-22 | International Business Machines Corporation | Receiver signal probing using a shared probe point |
-
2012
- 2012-10-09 US US13/648,209 patent/US9121900B2/en active Active
- 2012-12-03 TW TW101145331A patent/TWI575244B/zh not_active IP Right Cessation
- 2012-12-03 CN CN201280059483.1A patent/CN103959076B/zh not_active Expired - Fee Related
- 2012-12-03 JP JP2014544981A patent/JP6363951B2/ja active Active
- 2012-12-03 KR KR1020147018268A patent/KR101873088B1/ko active IP Right Grant
- 2012-12-03 WO PCT/US2012/067620 patent/WO2013082607A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR101873088B1 (ko) | 2018-06-29 |
TWI575244B (zh) | 2017-03-21 |
TW201329474A (zh) | 2013-07-16 |
US20130141134A1 (en) | 2013-06-06 |
WO2013082607A1 (en) | 2013-06-06 |
CN103959076A (zh) | 2014-07-30 |
JP2015503098A (ja) | 2015-01-29 |
CN103959076B (zh) | 2017-03-01 |
KR20140097549A (ko) | 2014-08-06 |
US9121900B2 (en) | 2015-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW440696B (en) | Probe contactor formed by photolithography process and method for producing the same | |
US9759741B2 (en) | Test board, test system including the same, and manufacturing method thereof | |
JP2000323629A (ja) | インタポーザ・アセンブリのアセンブル方法 | |
US9261535B2 (en) | Active probe adaptor | |
CN101135701A (zh) | 垂直式高频探针卡 | |
US20120013346A1 (en) | Signal test device for motherboards | |
US8659314B2 (en) | Test apparatus for peripheral component interconnect expansion slot | |
CN111385964B (zh) | 电路装置及转接卡 | |
CN203365483U (zh) | 用于电路板的金手指探测的探测装置 | |
JP6363951B2 (ja) | 感知ポイントなしでプラグインカードのインターフェイスを用いて伝達される信号を感知するシステムおよび方法 | |
TWI301543B (ja) | ||
CN117491738B (zh) | 芯片插座安装接触电阻测试装置及方法 | |
US7868625B2 (en) | Slot interposer probe | |
US9759746B2 (en) | Probe module | |
CN109478173A (zh) | 用于串扰减少的电容性结构 | |
US9622336B2 (en) | Releasable probe connection | |
US8736290B2 (en) | Signal detection apparatus for SAS devices | |
TW201239368A (en) | Auxiliary test apparatus | |
CN109840170A (zh) | Pcie信号量测电路 | |
US20110291689A1 (en) | Sas interface output signal detecting apparatus | |
TW200533935A (en) | The testing apparatus and method of the high frequency probe | |
TW201102663A (en) | A vertical probe card | |
CN103000229A (zh) | 测试卡 | |
TWM309136U (en) | Extension card structure | |
TWI617811B (zh) | 探針卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151110 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20151110 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20161212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6363951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |