JP6362111B2 - Lead frame manufacturing method - Google Patents

Lead frame manufacturing method Download PDF

Info

Publication number
JP6362111B2
JP6362111B2 JP2014242864A JP2014242864A JP6362111B2 JP 6362111 B2 JP6362111 B2 JP 6362111B2 JP 2014242864 A JP2014242864 A JP 2014242864A JP 2014242864 A JP2014242864 A JP 2014242864A JP 6362111 B2 JP6362111 B2 JP 6362111B2
Authority
JP
Japan
Prior art keywords
etching
lead frame
mask
metal plate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014242864A
Other languages
Japanese (ja)
Other versions
JP2016105432A (en
Inventor
高橋　俊弘
俊弘 高橋
Original Assignee
大口マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大口マテリアル株式会社 filed Critical 大口マテリアル株式会社
Priority to JP2014242864A priority Critical patent/JP6362111B2/en
Priority to TW104138669A priority patent/TWI600131B/en
Priority to CN201510859485.4A priority patent/CN105655259B/en
Priority to KR1020150169367A priority patent/KR101773260B1/en
Publication of JP2016105432A publication Critical patent/JP2016105432A/en
Application granted granted Critical
Publication of JP6362111B2 publication Critical patent/JP6362111B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は、リードフレームの製造方法に関し、特に、表面に粗化処理を施したリードフレームの製造方法に関する。   The present invention relates to a method for manufacturing a lead frame, and more particularly to a method for manufacturing a lead frame whose surface has been roughened.

従来から、半導体素子を搭載して樹脂封止した半導体パッケージに用いられるリードフレームにおいて、リードフレームに樹脂との密着力を向上させる目的で粗化処理を行う場合、まず素材となる金属材料表裏面全体を粗化処理し、この材料を用いてリードフレームを成形していた。この場合、リードフレームを形成するエッチング加工面あるいはプレス加工面は粗化処理が成されないリードフレームが形成されていた。   Conventionally, in a lead frame used for a semiconductor package in which a semiconductor element is mounted and resin-sealed, when roughening is performed for the purpose of improving the adhesion between the lead frame and the resin, first the metal material front and back surfaces The whole was roughened and a lead frame was molded using this material. In this case, a lead frame that is not subjected to a roughening process is formed on the etching processed surface or the press processed surface forming the lead frame.

また、リードフレーム形状を形成した後に粗化処理を施す場合は、表裏面と側面の全面が粗化されたリードフレームが形成されていた。   Further, when the roughening process is performed after the lead frame shape is formed, a lead frame in which the entire front and back surfaces and side surfaces are roughened is formed.

いずれの方法においても、リードフレーム表面が粗化されることから、光沢度が必要なリードフレームでは表面にめっきを施しても、要求される光沢度が得られない場合があるという問題があった。また、半導体素子を搭載する部分（ＰＡＤ部）では、搭載した半導体素子を接着するためのペーストがＰＡＤ部から流れ出る場合があるという問題もあった。   In either method, the surface of the lead frame is roughened, so that there is a problem that the required glossiness may not be obtained even if the surface of the leadframe that requires glossiness is plated. . In addition, there is a problem that a paste for adhering the mounted semiconductor element may flow out from the PAD part in the part (PAD part) where the semiconductor element is mounted.

このような問題に対し、特許文献１では、めっきを先に形成し、そのめっきをマスクとしてエッチング液によりリードフレームを粗化する技術が開示されている。   In order to solve such a problem, Patent Document 1 discloses a technique in which plating is first formed and the lead frame is roughened with an etching solution using the plating as a mask.

特開２００８−１８７０４５号公報JP 2008-187045 A

しかしながら、特許文献１に記載の構成では、要求されるめっきの種類によってはめっき面が粗化される場合があり、エッチング液の選定も必要となる場合があり汎用的ではないという問題があった。また、粗化が不要な部分にめっきを形成する必要もあることからコストアップに繋がるという問題もあった。   However, the configuration described in Patent Document 1 has a problem that the plating surface may be roughened depending on the type of plating required, and the selection of an etching solution may be necessary, which is not general. . Moreover, since it is necessary to form a plating in a portion that does not require roughening, there is also a problem that leads to an increase in cost.

ところで、近年、半導体パッケージの小型・薄型化が要求されることから、そのパッケージに用いられる樹脂とリードフレームとは熱膨張係数の差などによってその境界面から剥離が生じる問題が発生した。例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ）タイプのパッケージでは、使用されるリードフレームの側面と表面は樹脂と接し、裏面はパッケージ下面に露出することから、リードフレームの表面側は、半導体素子を搭載し接着するためのペーストが流れ出る問題から粗化が必要とされない。同様に、半導体素子とワイヤボンディングにより電気的な接続が必要とされる部位も、ボンディングのために粗化が必要とされない。そして、樹脂と接する側面と、上述した通り、半導体素子の接着やボンディングに影響しない部位において表面粗化が要求されている。   By the way, in recent years, since the semiconductor package is required to be small and thin, there has been a problem that the resin used for the package and the lead frame are separated from the boundary surface due to a difference in thermal expansion coefficient. For example, in a QFN (Quad Flat Non-Leaded) type package, the side surface and the surface of the lead frame used are in contact with the resin, and the back surface is exposed on the bottom surface of the package. However, roughening is not required due to the problem that the paste for bonding flows out. Similarly, a portion that requires electrical connection to the semiconductor element by wire bonding does not require roughening for bonding. Further, as described above, surface roughening is required at the side surface that is in contact with the resin and at a portion that does not affect the bonding or bonding of the semiconductor element.

しかしながら、リードフレームの表面と裏面を覆うマスクを形成して側面を粗化する方法や、全面を粗化したリードフレームの表面を平坦に戻す方法では、工程数の増加やコストアップとなることは明らかであり、これらの方法をそのまま採用することはできない。   However, the method of roughening the side surfaces by forming a mask that covers the front and back surfaces of the lead frame and the method of returning the surface of the lead frame that has been roughened to the entire surface to a flat surface can increase the number of processes and increase the cost. Obviously, these methods cannot be employed as they are.

そこで、本発明は、工程数や製造コストを増加させることなく、必要な箇所にのみ表面粗化処理を施すことが可能なリードフレームの製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a lead frame manufacturing method capable of performing surface roughening treatment only on necessary portions without increasing the number of steps and manufacturing cost.

上記目的を達成するため、本発明の一態様に係るリードフレームの製造方法は、ハーフエッチング加工により形成された凹部を有するとともに、部分的に表面が粗化処理されたリードフレームの製造方法であって、
金属板にレジストによるめっきマスクを形成し、所定領域のみに部分的にめっきを形成する工程と、
前記めっきマスクを除去する工程と、
形成した前記めっきを覆うハーフエッチング加工用パターンと貫通エッチング加工用パターンとを有するエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記金属板をエッチングし、該金属板に前記凹部と貫通パターンを形成するエッチング工程と、
前記ハーフエッチング加工用パターンを粗化処理用の開口に変形するマスク変形工程と、
前記ハーフエッチング加工用パターンが前記粗化処理用の開口に変形された前記エッチングマスクを用いて前記金属板を粗化処理する粗化処理工程と、
変形された前記エッチングマスクを除去する工程と、を有する。
In order to achieve the above object, a method for manufacturing a lead frame according to one aspect of the present invention is a method for manufacturing a lead frame having a recess formed by half-etching and having a partially roughened surface. And
Forming a plating mask with a resist on a metal plate and partially plating only in a predetermined area;
Removing the plating mask;
Forming an etching mask having a half-etching pattern and a through-etching pattern covering the formed plating ; and
An etching step of etching the metal plate using the etching mask to form the recess and the through-pattern to the metal plate,
A mask deformation step for deforming the half-etching pattern into a roughening opening;
A roughening treatment step of roughening the metal plate using the etching mask in which the half-etching pattern is transformed into the roughening opening;
Removing the deformed etching mask .

本発明によれば、新たな工程を追加すること無く、必要な領域にのみ粗化処理が施されたリードフレームを得ることができる。   According to the present invention, it is possible to obtain a lead frame in which a roughening process is performed only on a necessary region without adding a new process.

本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームを用いた半導体パッケージの一例を示した図である。It is the figure which showed an example of the semiconductor package using the lead frame manufactured by the manufacturing method of the lead frame concerning the embodiment of the present invention. 本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームの半導体素子搭載部の粗化処理層の形成部分を拡大して示した図である。It is the figure which expanded and showed the formation part of the roughening process layer of the semiconductor element mounting part of the lead frame manufactured by the manufacturing method of the lead frame which concerns on embodiment of this invention. 本発明の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。図３（ａ）は、めっき層形成工程及びエッチングマスク形成工程の一例を示した図である。図３（ｂ）は、エッチング工程及びエッチングマスク変形工程の一例を示した図である。図３（ｃ）は、粗化処理工程の一例を示した図である。図３（ｄ）は、マスク除去工程の一例を示した図である。It is the figure which showed a series of processes of an example of the manufacturing method of the lead frame which concerns on embodiment of this invention. FIG. 3A is a diagram illustrating an example of a plating layer forming process and an etching mask forming process. FIG. 3B is a diagram showing an example of the etching process and the etching mask deformation process. FIG. 3C is a diagram illustrating an example of the roughening process. FIG. 3D is a diagram showing an example of the mask removal process.

以下、図面を参照して、本発明を実施するための形態の説明を行う。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

図１は、本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームを用いた半導体パッケージの一例を示した図である。   FIG. 1 is a view showing an example of a semiconductor package using a lead frame manufactured by a lead frame manufacturing method according to an embodiment of the present invention.

本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームを用いた半導体パッケージ７０は、リードフレーム１５と、粗化処理層２０と、めっき層３０と、半導体素子４０と、ボンディングワイヤ５０と、樹脂６０とを有する。また、リードフレーム１５は、半導体素子搭載部１１と、端子部１２とを有する。半導体素子搭載部１１と端子部１２との間には、貫通パターン１３が形成され、半導体素子搭載部１１の表面には、凹部１４が形成されている。   A semiconductor package 70 using a lead frame manufactured by the lead frame manufacturing method according to the embodiment of the present invention includes a lead frame 15, a roughened layer 20, a plating layer 30, a semiconductor element 40, and a bonding wire. 50 and resin 60. The lead frame 15 includes a semiconductor element mounting portion 11 and a terminal portion 12. A penetration pattern 13 is formed between the semiconductor element mounting portion 11 and the terminal portion 12, and a recess 14 is formed on the surface of the semiconductor element mounting portion 11.

リードフレーム１５は、表面上に半導体素子４０が搭載されるとともに、半導体素子４０の端子を端子部１２と電気的に接続し、端子部１２から放射状に外側に延びるリードを形成することにより、半導体素子４０の端子からの配線を外部に引き出す役割を果たす。よって、リードフレーム１５は、中央に半導体素子４０を搭載する半導体素子搭載部１１を有し、その周囲に配線を引き出すための端子部１２を有する。   The lead frame 15 has a semiconductor element 40 mounted on its surface, electrically connects the terminals of the semiconductor element 40 to the terminal portion 12, and forms leads that extend radially outward from the terminal portion 12. It plays a role of drawing the wiring from the terminal of the element 40 to the outside. Therefore, the lead frame 15 has the semiconductor element mounting part 11 for mounting the semiconductor element 40 in the center, and has the terminal part 12 for drawing out the wiring around it.

半導体素子搭載部１１の表面１１ａ及び端子部１２の表面１２ａには、それぞれ窪んだ形状を有する凹部１４が形成されている。凹部１４は、半導体素子搭載部１１の表面積を増加させ、樹脂６０との接合性及び密着性を高めるために形成された構造部である。よって、凹部１４は、樹脂６０と接触する表面（上面）１１ａ、１２ａ側、即ち半導体素子搭載面側の面１１ａ、１２ａにのみ形成されており、樹脂６０と接触しない裏面（下面）１１ｂ側、即ち半導体素子非搭載面側の面１１ｂ、１２ｂには形成されていない。   On the surface 11a of the semiconductor element mounting portion 11 and the surface 12a of the terminal portion 12, concave portions 14 each having a recessed shape are formed. The concave portion 14 is a structural portion that is formed to increase the surface area of the semiconductor element mounting portion 11 and improve the bondability and adhesion to the resin 60. Therefore, the recess 14 is formed only on the front surface (upper surface) 11a, 12a side in contact with the resin 60, that is, on the surface 11a, 12a on the semiconductor element mounting surface side, and on the back surface (lower surface) 11b side not in contact with the resin 60. That is, it is not formed on the surfaces 11b and 12b on the non-mounting surface side of the semiconductor element.

なお、図１においては、半導体素子搭載部１１及び端子部１２の双方の表面１１ａ、１２ａの各々に凹部１４が形成された例が示されているが、用途に応じて、半導体素子搭載部１１の表面１１ａ又は端子部１２の表面１２ａのいずれか一方に凹部１４を形成してもよい。また、一般的に、端子部１２は複数存在するので、任意の端子部１２を選択し、任意の端子部１２の表面１２ａに選択的に凹部１４を形成してもよい。   1 shows an example in which a recess 14 is formed on each of the surfaces 11a and 12a of both the semiconductor element mounting portion 11 and the terminal portion 12, but the semiconductor element mounting portion 11 may be used depending on the application. The concave portion 14 may be formed on either the surface 11a of the terminal 12 or the surface 12a of the terminal portion 12. In general, since there are a plurality of terminal portions 12, an arbitrary terminal portion 12 may be selected, and the concave portion 14 may be selectively formed on the surface 12 a of the arbitrary terminal portion 12.

粗化処理層２０は、凹部１４と同様、樹脂６０との接合性及び密着性を高めるために形成される。粗化処理層２０は、半導体素子搭載部１１及び端子部１２の側面１１ｃ、１２ｃと、凹部１４の窪んでいる領域の表面に形成されるが、半導体素子４０と直接接触する半導体素子搭載部１１の表面上及びボンディングワイヤ５０と直接接触する端子部１２の表面上には形成されない。半導体素子４０が接触する領域は、樹脂６０と接触しないため、粗化処理層２０を形成する必要が無く、また、ボンディングワイヤ５０が接触する領域には、めっき層３０を形成する必要があるためである。よって、本実施形態に係るリードフレーム１５の製造方法により製造されたリードフレーム１５では、樹脂６０と接触し、かつ、めっき層３０が形成されていない半導体素子搭載部１１及び端子部１２の側面１１ｃ、１２ｃと、凹部１４の表面にのみ粗化処理層２０を形成している。   The roughening treatment layer 20 is formed in order to improve the bondability and adhesiveness with the resin 60 as in the case of the concave portion 14. The roughening layer 20 is formed on the side surfaces 11 c and 12 c of the semiconductor element mounting portion 11 and the terminal portion 12 and the surface of the region where the recess 14 is depressed, but the semiconductor element mounting portion 11 that is in direct contact with the semiconductor element 40. And on the surface of the terminal portion 12 that is in direct contact with the bonding wire 50. Since the region where the semiconductor element 40 is in contact does not come into contact with the resin 60, it is not necessary to form the roughening layer 20, and the plating layer 30 must be formed in the region where the bonding wire 50 is in contact. It is. Therefore, in the lead frame 15 manufactured by the manufacturing method of the lead frame 15 according to the present embodiment, the side surface 11c of the semiconductor element mounting portion 11 and the terminal portion 12 that are in contact with the resin 60 and in which the plating layer 30 is not formed. 12c and the roughening layer 20 is formed only on the surface of the recess 14.

粗化処理層２０は、リードフレーム１０の表面を粗化することができれば、種々の方法及び材料より形成されてよいが、例えば、粗化処理溶液をリードフレーム１０の表面に供給することにより形成してもよい。   The roughening layer 20 may be formed from various methods and materials as long as the surface of the lead frame 10 can be roughened. For example, the roughening layer 20 is formed by supplying a roughening solution to the surface of the lead frame 10. May be.

めっき層３０は、半導体素子４０の底面に設けられた端子（図示せず）と半導体素子搭載部１１との電気的接続、及びワイヤボンディングによるボンディングワイヤ５０と端子部１２との電気的接続を良好にするために設けられる。よって、めっき層３０は、電気的接続を行う箇所に設けられる。   The plating layer 30 has good electrical connection between a terminal (not shown) provided on the bottom surface of the semiconductor element 40 and the semiconductor element mounting portion 11 and electrical connection between the bonding wire 50 and the terminal portion 12 by wire bonding. It is provided to make it. Therefore, the plating layer 30 is provided at a place where electrical connection is performed.

半導体素子４０は、半導体を含み、所定の機能を実現するための素子である。本実施形態に係るリードフレームの製造方法においては、半導体素子４０が発光ダイオード（ＬＥＤ、Light-emitting Diode）として構成された例を挙げて説明する。半導体素子４０が発光ダイオードとして構成されている場合、発光ダイオードはアノードとカソードの２端子を有する素子であり、一方の端子は半導体素子搭載部１１、他方の端子は端子部１２に電気的に接続される。よって、図１においては、半導体素子搭載部１１と半導体素子４０との間には、めっき層３０が設けられている。   The semiconductor element 40 includes a semiconductor and is an element for realizing a predetermined function. In the lead frame manufacturing method according to the present embodiment, an example in which the semiconductor element 40 is configured as a light-emitting diode (LED) will be described. When the semiconductor element 40 is configured as a light emitting diode, the light emitting diode is an element having two terminals of an anode and a cathode, one terminal is electrically connected to the semiconductor element mounting portion 11, and the other terminal is electrically connected to the terminal portion 12. Is done. Therefore, in FIG. 1, the plating layer 30 is provided between the semiconductor element mounting portion 11 and the semiconductor element 40.

一方、半導体素子４０が所定の機能を実現する電子回路を搭載した集積回路（ＩＣ、Integrated Circuit）である場合、半導体素子４０は、半導体素子搭載部１１上に接着剤で端子が上面になるように接着され、上面にある複数の端子と端子部１２とがボンディングワイヤ５０を介して電気的に接続される。この場合、半導体素子４０と半導体素子搭載部１１との間には、めっき層３０ではなく、接着層が設けられる。本発明は、半導体素子４０が発光ダイオードとして構成された場合と、集積回路として構成された場合の双方に適用できる。以後の説明では、半導体素子４０が発光ダイオードとして構成され、半導体素子４０と半導体素子搭載部１１との間はめっき層３０である例について説明するが、めっき層３０を接着層に置き換えることにより、半導体素子４０が集積回路として構成された場合にも適用することができる。   On the other hand, when the semiconductor element 40 is an integrated circuit (IC) in which an electronic circuit that realizes a predetermined function is mounted, the terminal of the semiconductor element 40 is placed on the upper surface of the semiconductor element mounting portion 11 with an adhesive. The plurality of terminals on the upper surface and the terminal portion 12 are electrically connected via the bonding wires 50. In this case, not the plating layer 30 but an adhesive layer is provided between the semiconductor element 40 and the semiconductor element mounting portion 11. The present invention can be applied both when the semiconductor element 40 is configured as a light emitting diode and when it is configured as an integrated circuit. In the following description, an example in which the semiconductor element 40 is configured as a light emitting diode and the plating layer 30 is provided between the semiconductor element 40 and the semiconductor element mounting portion 11 will be described, but by replacing the plating layer 30 with an adhesive layer, The present invention can also be applied when the semiconductor element 40 is configured as an integrated circuit.

ボンディングワイヤ５０は、半導体素子４０の上面にある端子と、端子部１２上に形成されためっき層３０との電気的接続を行うための接続線である。半導体素子４０の上面の端子がボンディングワイヤ５０の一端に接続され、ボンディングワイヤ５０の他端が端子部１２のめっき層３０に接続されることにより、半導体素子４０の上面の端子と端子部１２との電気的接続がなされる。   The bonding wire 50 is a connection line for electrical connection between a terminal on the upper surface of the semiconductor element 40 and the plating layer 30 formed on the terminal portion 12. The terminal on the upper surface of the semiconductor element 40 is connected to one end of the bonding wire 50, and the other end of the bonding wire 50 is connected to the plating layer 30 of the terminal portion 12. The electrical connection is made.

樹脂６０は、半導体素子４０を搭載したリードフレーム１０を封止し、半導体素子４０を保護するとともに、１つの半導体パッケージ７０として成形し、部品化するための手段である。かかる樹脂６０による封止により、半導体パッケージ７０の取り扱いが容易となる。   The resin 60 is a means for sealing the lead frame 10 on which the semiconductor element 40 is mounted, protecting the semiconductor element 40, forming as one semiconductor package 70, and forming a component. The sealing with the resin 60 facilitates handling of the semiconductor package 70.

図２は、本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレーム１５の半導体素子搭載部１１の粗化処理層２０の形成部分を拡大して示した図である。図２に示すように、リードフレーム１５の半導体素子搭載部１１において、樹脂６０と接合する表面１１ａ側に凹部１４が形成され、表面１１ａ上にめっき層３０が形成されている。一方、樹脂６０との接合が行われない半導体素子搭載部１１の裏面１１ｂには、凹部１４もめっき層３０も形成されず、何ら加工が施されていない平坦面のままである。なお、凹部１４は、ハーフエッチング加工で形成される。   FIG. 2 is an enlarged view showing a formation portion of the roughening layer 20 of the semiconductor element mounting portion 11 of the lead frame 15 manufactured by the lead frame manufacturing method according to the embodiment of the present invention. As shown in FIG. 2, in the semiconductor element mounting portion 11 of the lead frame 15, the concave portion 14 is formed on the surface 11a side to be bonded to the resin 60, and the plating layer 30 is formed on the surface 11a. On the other hand, neither the concave portion 14 nor the plating layer 30 is formed on the back surface 11b of the semiconductor element mounting portion 11 that is not bonded to the resin 60, and the flat surface remains unprocessed. The recess 14 is formed by half etching.

また、側面１１ｃは、貫通エッチング加工により貫通穴による貫通パターン１３が形成され、エッチングにより削れた側面１１ｃが形成される。そして、めっき層３０が形成されず、かつ樹脂６０と接触する側面１１ｃ及び凹部１４の表面上に粗化処理層２０が形成されている。かかる構成により、めっき層３０には何ら粗化処理の影響を与えず十分な電気的接続機能を確保するとともに、樹脂６０と接触する側面１１ｃ及び凹部１４の表面に粗化処理を施して粗化処理層２０を形成し、樹脂６０との接合性及び密着性を高めることができる。   Further, the side surface 11c has a through pattern 13 formed by through holes by through etching, and a side surface 11c cut by etching. And the roughening process layer 20 is formed on the surface of the side surface 11c and the recessed part 14 which the plating layer 30 is not formed, and contacts with the resin 60. FIG. With this configuration, the plating layer 30 is not affected by any roughening treatment, and a sufficient electrical connection function is ensured, and the surface of the side surface 11c and the recess 14 in contact with the resin 60 is roughened by roughening treatment. The treatment layer 20 can be formed to improve the bondability and adhesion with the resin 60.

次に、図３を用いて、かかる構成を有するリードフレームの製造方法について説明する。図３は、本発明の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。なお、今まで説明した構成要素と同様の構成要素には、今までの説明と同一の参照符号を付し、その説明を省略する。   Next, a manufacturing method of a lead frame having such a configuration will be described with reference to FIG. FIG. 3 is a diagram showing a series of steps of an example of the lead frame manufacturing method according to the embodiment of the present invention. The same constituent elements as those described so far are denoted by the same reference numerals as those described so far, and the description thereof is omitted.

図３（ａ）は、めっき層形成工程及びエッチングマスク形成工程の一例を示した図である。めっき層形成工程及びエッチングマスク形成工程においては、リードフレーム１５の材料となる金属板１０の表面上にめっき層３０及びエッチングマスク８０が形成される。   FIG. 3A is a diagram illustrating an example of a plating layer forming process and an etching mask forming process. In the plating layer forming step and the etching mask forming step, the plating layer 30 and the etching mask 80 are formed on the surface of the metal plate 10 that is the material of the lead frame 15.

まず、リードフレーム１５の材料となる金属板１０であるが、例えば、銅材又は銅を含む合金からなる金属板１０が用いられてよい。金属板１０が用意されたら、金属板１０の表面上に所定領域にめっき層３０が形成される。めっき層３０は、上述のように、半導体素子４０が搭載される領域や、ボンディングワイヤ５０が接続される領域に形成される。めっき層３０は、種々の金属材料から構成されてよいが、例えば、金属板１０の表面上にＮｉめっき層を形成し、Ｎｉめっき層上にＰｄめっき層、更にＰｄめっき層上にＡｕめっき層を形成した３層から構成されてもよい。その他、用途に応じて種々のめっき材を用いることができる。   First, the metal plate 10 used as the material of the lead frame 15 is used. For example, the metal plate 10 made of a copper material or an alloy containing copper may be used. When the metal plate 10 is prepared, the plating layer 30 is formed in a predetermined region on the surface of the metal plate 10. As described above, the plating layer 30 is formed in a region where the semiconductor element 40 is mounted or a region where the bonding wire 50 is connected. The plating layer 30 may be composed of various metal materials. For example, a Ni plating layer is formed on the surface of the metal plate 10, a Pd plating layer is formed on the Ni plating layer, and an Au plating layer is further formed on the Pd plating layer. It may be composed of three layers formed. In addition, various plating materials can be used according to applications.

なお、めっき層３０の形成においては、めっき用のマスクを用いてめっき処理を行い、所定領域のみにめっき層３０を形成してもよい。   In forming the plating layer 30, the plating layer 30 may be formed only in a predetermined region by performing plating using a plating mask.

めっき層形成工程でめっき層３０を形成した後は、めっき層３０を含む金属板１０の表面上にレジスト層８１を形成する。レジスト層８１は、用途に応じて種々のレジスト材を用いることができるが、例えば、ドライフィルムレジストを金属板１０の表面に貼り付けてレジスト層８１を形成してもよい。   After forming the plating layer 30 in the plating layer forming step, the resist layer 81 is formed on the surface of the metal plate 10 including the plating layer 30. Various resist materials can be used for the resist layer 81 depending on the application. For example, the resist layer 81 may be formed by attaching a dry film resist to the surface of the metal plate 10.

レジスト層８１は、露光及び現像により、不要部分が除去されることにより、所定のパターンを有するエッチングマスク８０に成形される。エッチングマスク８０は、残留したレジスト層８１と、除去されて開口８２となった部分とで、マスクパターンを形成する。なお、レジスト層８１がマスクパターンのマスク部、開口８２がマスクパターンの開口部を構成する。   The resist layer 81 is formed into an etching mask 80 having a predetermined pattern by removing unnecessary portions by exposure and development. The etching mask 80 forms a mask pattern with the remaining resist layer 81 and the portion that has been removed to form the opening 82. The resist layer 81 constitutes a mask portion of the mask pattern, and the opening 82 constitutes an opening portion of the mask pattern.

開口８２は、貫通エッチング加工が施され、貫通エッチング加工用パターン８３として形成される領域である。一方、レジスト層８１と開口８２とを交互に形成し、レジスト層８１が縞状をなす、又は島残しのような状態となる部分を、ハーフエッチング加工用パターン８４として形成する。開口８２とレジスト層８１を交互に配置したレジストパターンにより、エッチング液の金属板１０との接触が通常の開口８２よりも制限され、大きく形成された開口８２よりもエッチングレートを小さくし、窪み形状を形成するハーフエッチング加工を行うことができる。なお、かかるハーフエッチング加工用パターン８４は、金属板１０の表面１０ａ側にのみ形成される。よって、表面１０ａ側には、大きな開口８２を含む貫通エッチング加工用パターン８３と、細いパターンのレジスト層８１と小さな開口８２とが交互に縞状又は島残し状に形成されたハーフエッチング加工用パターン８４の双方が形成される。   The opening 82 is a region formed as a through-etching pattern 83 by being subjected to through-etching. On the other hand, the resist layer 81 and the opening 82 are alternately formed, and a portion where the resist layer 81 is striped or is left as an island is formed as a half-etching pattern 84. Due to the resist pattern in which the openings 82 and the resist layers 81 are alternately arranged, the contact of the etching solution with the metal plate 10 is limited as compared with the normal opening 82, the etching rate is lower than the large opening 82, and the depression shape is formed. The half etching process which forms can be performed. The half etching pattern 84 is formed only on the surface 10 a side of the metal plate 10. Therefore, on the surface 10a side, a through etching pattern 83 including a large opening 82, a thin resist pattern 81, and a small opening 82 are alternately formed in a striped pattern or an island leaving pattern. 84 is formed.

一方、金属板１０の裏面１０ｂ側には、大きな開口８２を有する貫通エッチング加工用パターン８３のみが形成される。   On the other hand, only the through-etching pattern 83 having a large opening 82 is formed on the back surface 10 b side of the metal plate 10.

図３（ｂ）は、エッチング工程及びエッチングマスク変形工程の一例を示した図である。エッチング工程においては、湿式のエッチング処理が行われ、貫通エッチングパターン１３及び凹部１４が形成される。エッチング処理は、エッチングマスク８０に両面が覆われた金属板１０にエッチング液が供給され、金属板１０が両面からエッチング処理される。同じ時間エッチング液が供給された場合、大きな開口８２が形成された貫通エッチング加工用パターン８３の領域には貫通穴が形成されて貫通エッチングパターン１３が形成され。小さなレジスト層８１と開口８２が交互に形成されたハーフエッチング加工用パターン８４では、窪み形状の凹部１４が形成される。なお、貫通エッチングパターン１３の形成により、半導体素子搭載部１１と端子部１２が分離形成され、金属板１０はリードフレーム１５の形状に成形される。   FIG. 3B is a diagram showing an example of the etching process and the etching mask deformation process. In the etching process, a wet etching process is performed, and the through etching pattern 13 and the recess 14 are formed. In the etching process, an etching solution is supplied to the metal plate 10 whose both surfaces are covered with the etching mask 80, and the metal plate 10 is etched from both surfaces. When the etching solution is supplied for the same time, a through-hole is formed in the region of the through-etching pattern 83 where the large opening 82 is formed, and the through-etching pattern 13 is formed. In the half-etching pattern 84 in which the small resist layers 81 and the openings 82 are alternately formed, the depressions 14 having a depression shape are formed. The through-etching pattern 13 forms the semiconductor element mounting portion 11 and the terminal portion 12 separately, and the metal plate 10 is formed into the shape of the lead frame 15.

なお、エッチング液は、金属板１０の材料に応じて、適切に金属板１０を食刻できるエッチング液が用いられてよく、例えば、金属板１０が銅材の場合。塩化第二鉄液を用いてもよい。また、エッチング処理は、エッチングマスク８０で覆われた金属板１０の両面にスプレーでエッチング液を所定時間噴射供給するスプレーエッチングにより行われてもよいし、エッチングマスク８０で覆われた金属板１０をエッチング液に所定時間浸漬させる浸漬式エッチングにより行ってもよい。エッチング方法は、用途に応じて種々の方法を採用することができる。   In addition, the etching liquid which can etch the metal plate 10 appropriately according to the material of the metal plate 10 may be used for the etching liquid, for example, when the metal plate 10 is a copper material. A ferric chloride solution may be used. In addition, the etching process may be performed by spray etching in which an etching solution is sprayed on the both surfaces of the metal plate 10 covered with the etching mask 80 for a predetermined time, or the metal plate 10 covered with the etching mask 80 is removed. You may carry out by the immersion type etching immersed in etching liquid for a predetermined time. As the etching method, various methods can be adopted depending on applications.

エッチング処理が終了した後、ハーフエッチング加工用パターン８４にあるレジスト層８１（マスク部）が除去され、ハーフエッチング加工用パターン８４は、粗化処理用の開口８２に変形される。これにより、エッチングマスク８０は、粗化処理用のマスク８０ａに変形され、凹部１４の窪み形状部分の表面全体に粗化処理を施すことが可能となる。   After the etching process is completed, the resist layer 81 (mask portion) in the half-etching pattern 84 is removed, and the half-etching pattern 84 is transformed into a roughening opening 82. As a result, the etching mask 80 is transformed into a roughening mask 80a, and the entire surface of the recessed portion of the recess 14 can be roughened.

図３（ｃ）は、粗化処理工程の一例を示した図である。粗化処理工程においては、変形された粗化処理用のマスク８０ａに覆われたリードフレーム１５の形状を有する金属板１０（以下、「リードフレーム１５」と呼ぶ。）の表面に粗化処理液が供給され、マスク８０で覆われていない領域が粗化処理される。粗化処理液は、リードフレーム１５を粗化処理可能な種々の溶液が用いられてよい。また、粗化処理液の供給は、例えばスプレー噴射により行ってもよいし、マスク８０ａで覆われたリードフレーム１５を粗化処理液に浸漬させて行ってもよい。かかる粗化処理により、半導体素子搭載部１１の側面１１ａ、端子部１２の側面１２ｃ及び凹部１４の表面に粗化処理層２０が形成される。   FIG. 3C is a diagram illustrating an example of the roughening process. In the roughening treatment step, a roughening treatment liquid is applied to the surface of the metal plate 10 (hereinafter referred to as “lead frame 15”) having the shape of the lead frame 15 covered with the deformed roughening mask 80a. Is supplied, and the region not covered with the mask 80 is roughened. As the roughening treatment liquid, various solutions that can roughen the lead frame 15 may be used. The supply of the roughening treatment liquid may be performed, for example, by spraying, or the lead frame 15 covered with the mask 80a may be immersed in the roughening treatment liquid. By the roughening treatment, the roughening treatment layer 20 is formed on the side surface 11a of the semiconductor element mounting portion 11, the side surface 12c of the terminal portion 12, and the surface of the recess 14.

図３（ｄ）は、マスク除去工程の一例を示した図である。マスク除去工程においては、粗化処理用のマスク８０ａが剥離除去される。マスク８０ａの除去は、例えば、剥離溶液にリードフレーム１５を浸漬させ、マスク８０ａを剥離除去してもよい。剥離溶液は、種々のものを用いてよいが、例えば、水酸化ナトリウム溶液を用いてもよい。   FIG. 3D is a diagram showing an example of the mask removal process. In the mask removing step, the roughening mask 80a is peeled off. For removing the mask 80a, for example, the lead frame 15 may be immersed in a stripping solution, and the mask 80a may be stripped and removed. Various stripping solutions may be used. For example, a sodium hydroxide solution may be used.

このようにして、リードフレーム１５が製造される。なお、図３の例においては、最初にめっき層３０を形成し、その後にリードフレーム１５の形状を形成したが、先にリードフレーム１５の形状を形成し、最後にめっき層を形成してもよい。この場合には、図３（ａ）において、めっき層３０を形成する工程を行わず、エッチングマスク８０を形成する工程のみを行う。そして、図３（ｄ）までの工程を終了した後、めっき層３０を形成すればよい。その際、形成したリードフレーム１５の全面にめっき層３０を形成することも可能であるし、めっきマスクを用いてめっき層３０が必要な所定領域にのみめっき層３０を形成することも可能である。   In this way, the lead frame 15 is manufactured. In the example of FIG. 3, the plating layer 30 is formed first, and then the shape of the lead frame 15 is formed. However, the shape of the lead frame 15 is formed first, and the plating layer is finally formed. Good. In this case, only the step of forming the etching mask 80 is performed without performing the step of forming the plating layer 30 in FIG. And after the process to FIG.3 (d) is complete | finished, the plating layer 30 should just be formed. At that time, it is possible to form the plating layer 30 on the entire surface of the formed lead frame 15, or it is also possible to form the plating layer 30 only in a predetermined region where the plating layer 30 is necessary using a plating mask. .

本実施形態に係るリードフレームの製造方法によれば、粗化処理の影響を与えることなくめっき層３０を形成するとともに、樹脂６０との接触面に凹部１４及び粗化処理層２０を形成し、樹脂６０との接合性及び密着性を向上させることができる。しかも、この製造方法は、新たな工程を追加すること無く簡素な工程のみで実現することができ、コストアップすること無く良好な密着性を有するリードフレームを製造することができる。   According to the lead frame manufacturing method of the present embodiment, the plating layer 30 is formed without affecting the roughening treatment, and the recess 14 and the roughening treatment layer 20 are formed on the contact surface with the resin 60. Bondability and adhesion with the resin 60 can be improved. In addition, this manufacturing method can be realized with only a simple process without adding a new process, and a lead frame having good adhesion can be manufactured without increasing the cost.

次に、本発明の実施形態に係るリードフレームの製造方法を実施した実施例について説明する。   Next, examples in which the lead frame manufacturing method according to the embodiment of the present invention is implemented will be described.

金属板として厚さが０．２ｍｍの銅材を用いて、両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社：ＡＱ−２０５８）を貼り付け、レジスト層を形成した。   Using a copper material having a thickness of 0.2 mm as a metal plate, a dry film resist (Asahi Kasei E-Materials Co., Ltd .: AQ-2058) was pasted on both sides to form a resist layer.

次に、めっきを形成するためのパターンが形成された上面側用と裏面側用のガラスマスクを用いて、露光・現像を行うことで、めっきを形成する部分のレジストを除去して部分的に金属板表面を露出させためっきマスクを形成した。   Next, by using the glass mask for the upper surface side and the back surface side on which the pattern for forming the plating is formed, exposure and development are performed to remove the resist in the portion where the plating is to be formed. A plating mask with the metal plate surface exposed was formed.

そしてめっき加工を行なって金属板表面の露出部分にめっき層を形成した。本実施例では、金属板側から順に、設定値１．０μｍのＮｉめっき、設定値０．０５μｍのＰｄめっき、設定値０．０２μｍのＡｕめっきを施して、３層のめっき層を形成した。   And the plating process was performed and the plating layer was formed in the exposed part of the metal plate surface. In this example, Ni plating with a set value of 1.0 μm, Pd plating with a set value of 0.05 μm, and Au plating with a set value of 0.02 μm were performed in order from the metal plate side to form three plating layers.

次に、金属板の両面に形成されているめっきマスクを３％の水酸化ナトリウム水溶液により剥離し、更に３％の硫酸による洗浄処理も行なった。   Next, the plating mask formed on both surfaces of the metal plate was peeled off with a 3% aqueous sodium hydroxide solution, and further washed with 3% sulfuric acid.

そして、めっきが形成された金属板の両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社：ＡＱ−４０９６）を再び貼り付け、レジスト層を形成し、リードフレームの形状とハーフエッチング処理用のパターンが形成されたガラスマスクを用いて両面を露光し現像を行って形成しためっきを覆うエッチングマスクを形成した。この時ハーフエッチングが行われる部位は、貫通エッチングと同じ量のエッチング液は不要であり、エッチング液量をコントロールするために独立した島残しの様な状態のマスクとして形成した。   Then, a dry film resist (Asahi Kasei E-Materials Co., Ltd .: AQ-4096) is pasted again on both surfaces of the metal plate on which the plating is formed, a resist layer is formed, and the shape of the lead frame and the pattern for the half etching process are An etching mask was formed to cover the formed plating by exposing and developing both sides using the formed glass mask. At this time, the portion where half etching is performed does not require the same amount of etching solution as through etching, and is formed as a mask in a state like an independent island leaving in order to control the amount of etching solution.

そして、塩化第二鉄液を用いてスプレーエッチング加工を行い、リードフレームの形成を行った。このエッチング加工は、液温７０℃、比重１．４７の塩化第二鉄液を用い、搖動するスプレーノズルによって０．３ＭＰａの設定圧力で噴射させ、約１６０秒間の処理を行なった。このエッチング加工によりエッチングマスクは、新たな粗化処理用マスクとなった。   Then, a spray etching process was performed using a ferric chloride solution to form a lead frame. In this etching process, a ferric chloride liquid having a liquid temperature of 70 ° C. and a specific gravity of 1.47 was used, sprayed at a set pressure of 0.3 MPa by a peristaltic spray nozzle, and was processed for about 160 seconds. By this etching process, the etching mask became a new roughening mask.

次にエッチング溶解面に付着した銅結晶をスプレー噴射による塩酸洗浄にて除去した後、粗化処理液（メック株式会社：ＣＺ８１００）にてスプレー噴射による粗化処理を行った。この粗化処理液は液温３５℃、比重１．１４５、銅濃度３５ｇ／Ｌに調液し、スプレー噴射にて２０秒の粗化処理を行った。粗化面の表面粗さはＳＲａ０．２〜０．４となった。   Next, after removing the copper crystal adhering to the etching dissolution surface by hydrochloric acid washing by spraying, a roughening treatment by spraying was performed with a roughening solution (MEC Co., Ltd .: CZ8100). This roughening treatment liquid was prepared at a liquid temperature of 35 ° C., a specific gravity of 1.145 and a copper concentration of 35 g / L, and was subjected to a roughening treatment for 20 seconds by spray injection. The surface roughness of the roughened surface was SRa 0.2 to 0.4.

次に粗化面に付着した粗化処理液の残渣物をスプレー噴射による塩酸洗浄にて除去し、その後、水酸化ナトリウム水溶液を用いて粗化処理用マスクを剥離した。その後、硫酸による酸処理を行い、表面を乾燥させることによりエッチング溶解面が部分的に粗化されたリードフレームが完成した。   Next, the residue of the roughening treatment liquid adhering to the roughening surface was removed by washing with hydrochloric acid by spraying, and then the roughening treatment mask was peeled off using a sodium hydroxide aqueous solution. Thereafter, an acid treatment with sulfuric acid was performed and the surface was dried to complete a lead frame in which the etching-dissolved surface was partially roughened.

なお、上述のように、本実施例は、めっきを形成した後にリードフレーム形状を形成した例であるが、先にリードフレームを形成する場合は、めっきマスクの形成工程とめっき工程とめっきマスクの除去工程を使用せずエッチングマスクの形成工程からスタートすることで可能である。そして形成したリードフレームの全面にめっきを形成することも可能であり、めっきマスクを用いて必要な部位にめっきを形成することも可能である。   As described above, the present embodiment is an example in which the lead frame shape is formed after the plating is formed. However, when the lead frame is formed first, the plating mask forming process, the plating process, and the plating mask are formed. This is possible by starting from the etching mask forming process without using the removing process. It is also possible to form plating on the entire surface of the formed lead frame, and it is also possible to form plating on a necessary portion using a plating mask.

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。   The preferred embodiments and examples of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments and examples, and the above-described embodiments and examples can be performed without departing from the scope of the present invention. Various modifications and substitutions can be made to the embodiments.

１０ 金属板
１１ 半導体素子搭載部
１２ 端子部
１１ａ、１２ａ 表面
１１ｂ、１２ｂ 裏面
１１ｃ、１２ｃ 側面
１３ 貫通パターン
１４ 凹部
１５ リードフレーム
２０ 粗化処理層
３０ めっき層
４０ 半導体素子
５０ ボンディングワイヤ
６０ 樹脂
７０ 半導体パッケージ
８０、８０ａ マスク
８１ レジスト層
８２ 開口
８３ 貫通エッチング加工用パターン
８４ ハーフエッチング加工用パターン DESCRIPTION OF SYMBOLS 10 Metal plate 11 Semiconductor element mounting part 12 Terminal part 11a, 12a Front surface 11b, 12b Back surface 11c, 12c Side surface 13 Penetration pattern 14 Recessed part 15 Lead frame 20 Roughening process layer 30 Plating layer 40 Semiconductor element 50 Bonding wire 60 Resin 70 Semiconductor package 80, 80a Mask 81 Resist layer 82 Opening 83 Pattern for through etching processing 84 Pattern for half etching processing

Claims (10)

ハーフエッチング加工により形成された凹部を有するとともに、部分的に表面が粗化処理されたリードフレームの製造方法であって、
金属板にレジストによるめっきマスクを形成し、所定領域のみに部分的にめっきを形成する工程と、
前記めっきマスクを除去する工程と、
形成した前記めっきを覆うハーフエッチング加工用パターンと貫通エッチング加工用パターンとを有するエッチングマスクを形成する工程と、
前記エッチングマスクを用いて前記金属板をエッチングし、該金属板に前記凹部と貫通パターンを形成するエッチング工程と、
前記ハーフエッチング加工用パターンを粗化処理用の開口に変形するマスク変形工程と、
前記ハーフエッチング加工用パターンが前記粗化処理用の開口に変形された前記エッチングマスクを用いて前記金属板を粗化処理する粗化処理工程と、
変形された前記エッチングマスクを除去する工程と、を有するリードフレームの製造方法。 A method of manufacturing a lead frame having a recess formed by half-etching and having a partially roughened surface,
Forming a plating mask with a resist on a metal plate and partially plating only in a predetermined area;
Removing the plating mask;
Forming an etching mask having a half-etching pattern and a through-etching pattern covering the formed plating ; and
An etching step of etching the metal plate using the etching mask to form the recess and the through-pattern to the metal plate,
A mask deformation step for deforming the half-etching pattern into a roughening opening;
A roughening treatment step of roughening the metal plate using the etching mask in which the half-etching pattern is transformed into the roughening opening;
Removing the deformed etching mask . A method for manufacturing a lead frame. 前記ハーフエッチング加工用パターンは、前記凹部を覆う領域内に開口部とマスク部とが交互に形成されたパターンを有する請求項１に記載のリードフレームの製造方法。   The lead frame manufacturing method according to claim 1, wherein the half-etching pattern has a pattern in which openings and masks are alternately formed in a region covering the recess. 前記貫通エッチング加工用パターンは、前記リードフレームの外形に対応したパターンである請求項１又は２に記載のリードフレームの製造方法。   The lead frame manufacturing method according to claim 1, wherein the through-etching pattern is a pattern corresponding to an outer shape of the lead frame. 前記ハーフエッチング加工用パターンと貫通エッチング加工用の開口とを有するマスクは、前記金属板の一方の面にのみ用いられる請求項１乃至３のいずれか一項に記載のリードフレームの製造方法。   The lead frame manufacturing method according to any one of claims 1 to 3, wherein the mask having the half-etching pattern and the through-etching opening is used only on one surface of the metal plate. 前記金属板の他方の面には、前記貫通エッチング加工用パターンを有するとともに前記ハーフエッチング加工用パターンを有しない第２のマスクが用いられ、
前記エッチング工程における前記金属板のエッチングは、前記金属板の両面から同時に行われる請求項４に記載のリードフレームの製造方法。 On the other surface of the metal plate, a second mask having the through etching processing pattern and not having the half etching processing pattern is used.
The lead frame manufacturing method according to claim 4, wherein the etching of the metal plate in the etching step is performed simultaneously from both surfaces of the metal plate. 前記金属板を粗化処理する工程は、前記エッチングマスクで覆われた前記金属板に粗化処理液を供給することにより行われる請求項１乃至５のいずれか一項に記載のリードフレームの製造方法。 The lead frame manufacturing according to claim 1, wherein the step of roughening the metal plate is performed by supplying a roughening solution to the metal plate covered with the etching mask. Method. 前記めっきマスク及び前記エッチングマスクは、前記金属板の表面に形成されたレジスト層をパターニングすることにより形成される請求項１乃至６のいずれか一項に記載のリードフレームの製造方法。 The plating mask and the etching mask, the manufacturing method of lead frame according to any one of claims 1 to 6 is formed by patterning a resist layer formed on the surface of the metal plate. 前記エッチング工程において形成される貫通パターンにより、半導体素子を搭載可能な半導体素子搭載部と、ワイヤボンディング接続が可能な端子部とが形成され、
前記凹部は、前記半導体素子搭載部と前記端子部の少なくとも一方に形成される請求項１乃至７のいずれか一項に記載のリードフレームの製造方法。 With the through pattern formed in the etching step, a semiconductor element mounting portion capable of mounting a semiconductor element and a terminal portion capable of wire bonding connection are formed,
The recess, the method for producing a lead frame according to any one of claims 1 to 7 and the semiconductor element mounting portion is formed on at least one of the terminal portions. 前記粗化処理工程は、前記半導体素子搭載部及び前記端子部の側面と、前記凹部の表面とに施される請求項８に記載のリードフレームの製造方法。 The lead frame manufacturing method according to claim 8 , wherein the roughening treatment step is performed on side surfaces of the semiconductor element mounting portion and the terminal portion and on a surface of the concave portion. 前記粗化処理液は、スプレー噴射により前記金属板に供給される請求項６に記載のリードフレームの製造方法。   The lead frame manufacturing method according to claim 6, wherein the roughening treatment liquid is supplied to the metal plate by spraying.
JP2014242864A 2014-12-01 2014-12-01 Lead frame manufacturing method Active JP6362111B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014242864A JP6362111B2 (en) 2014-12-01 2014-12-01 Lead frame manufacturing method
TW104138669A TWI600131B (en) 2014-12-01 2015-11-23 Lead frame manufacturing method
CN201510859485.4A CN105655259B (en) 2014-12-01 2015-11-30 The manufacturing method of lead frame
KR1020150169367A KR101773260B1 (en) 2014-12-01 2015-11-30 Method of manufacturing lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014242864A JP6362111B2 (en) 2014-12-01 2014-12-01 Lead frame manufacturing method

Publications (2)

Publication Number Publication Date
JP2016105432A JP2016105432A (en) 2016-06-09
JP6362111B2 true JP6362111B2 (en) 2018-07-25

Family

ID=56102785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242864A Active JP6362111B2 (en) 2014-12-01 2014-12-01 Lead frame manufacturing method

Country Status (4)

Country Link
JP (1) JP6362111B2 (en)
KR (1) KR101773260B1 (en)
CN (1) CN105655259B (en)
TW (1) TWI600131B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259139B1 (en) * 2017-03-24 2018-01-10 シチズンファインデバイス株式会社 Plate member, member, rectangular piece, member manufacturing method, and fluid ejection orifice plate manufacturing method
JP6724851B2 (en) * 2017-04-14 2020-07-15 株式会社デンソー Base material, mold package using the same, base material manufacturing method, and mold package manufacturing method
JP7353794B2 (en) * 2019-05-13 2023-10-02 ローム株式会社 Semiconductor device, its manufacturing method, and module
TW202129077A (en) * 2019-10-11 2021-08-01 日商聯合精密科技股份有限公司 Metal machined component, component-mounted module equipped with same, and method for manufacturing same
CN113534612B (en) * 2020-04-17 2023-02-17 中铝洛阳铜加工有限公司 Rapid method for detecting flatness of high-precision lead frame material for etching
CN112151489B (en) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 Lead frame, method for forming lead frame, and lead frame package
DE112021005724T5 (en) * 2020-11-30 2023-08-10 Rohm Co., Ltd. SEMICONDUCTOR COMPONENT
JP7413626B1 (en) 2023-05-02 2024-01-16 長華科技股▲ふん▼有限公司 Lead frame and its manufacturing method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231844B2 (en) * 1986-08-18 1990-07-17 Toppan Printing Co Ltd HANDOTAISOCHORIIDOFUREEMUNOSEIZOHOHO
JP3077918B2 (en) * 1991-07-04 2000-08-21 共同印刷株式会社 Etching method
JPH11126859A (en) * 1997-10-23 1999-05-11 Toppan Printing Co Ltd Manufacture of lead frame
JP2000195984A (en) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd Semiconductor device, its manufacture carrier substrate therefor and its manufacture
JP3879410B2 (en) * 2001-02-06 2007-02-14 凸版印刷株式会社 Lead frame manufacturing method
JP3963655B2 (en) * 2001-03-22 2007-08-22 三洋電機株式会社 Circuit device manufacturing method
JP4534984B2 (en) * 2003-01-17 2010-09-01 凸版印刷株式会社 Method for producing metal photoetched product
JP4857594B2 (en) * 2005-04-26 2012-01-18 大日本印刷株式会社 Circuit member and method of manufacturing circuit member
JP2008187045A (en) 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd Lead frame for semiconductor device, manufacturing method therefor, and the semiconductor device
JP5087787B2 (en) * 2008-02-12 2012-12-05 住友金属鉱山株式会社 Method for manufacturing partially plated lead frame
JP2009302209A (en) * 2008-06-11 2009-12-24 Nec Electronics Corp Lead frame, semiconductor device, manufacturing method of lead frame, and manufacturing method of semiconductor device
JP2010010634A (en) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd Lead frame, and method of manufacturing semiconductor device
JP5387374B2 (en) * 2009-12-04 2014-01-15 住友金属鉱山株式会社 Lead frame manufacturing method
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP5813335B2 (en) * 2011-02-08 2015-11-17 新光電気工業株式会社 Lead frame, semiconductor device, lead frame manufacturing method, and semiconductor device manufacturing method
JP6052734B2 (en) * 2013-03-18 2016-12-27 Ｓｈマテリアル株式会社 Lead frame for mounting a semiconductor element and manufacturing method thereof
JP2014187122A (en) * 2013-03-22 2014-10-02 Toppan Printing Co Ltd Led package and method for producing the same
JP6347960B2 (en) * 2014-01-29 2018-06-27 Ａｓｔｉ株式会社 Microneedle unit and injection device

Also Published As

Publication number Publication date
TW201631725A (en) 2016-09-01
CN105655259B (en) 2019-01-11
TWI600131B (en) 2017-09-21
KR20160065763A (en) 2016-06-09
JP2016105432A (en) 2016-06-09
KR101773260B1 (en) 2017-08-31
CN105655259A (en) 2016-06-08

Similar Documents

Publication Publication Date Title
JP6362111B2 (en) Lead frame manufacturing method
TWI408788B (en) Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof
TW201126618A (en) Method and system for manufacturing an IC package
JP2010080895A (en) Lead frame type substrate and method for manufacturing the same, and semiconductor substrate
JP2022120854A (en) Substrate for semiconductor device and semiconductor device
JP4670931B2 (en) Lead frame
JP2014187122A (en) Led package and method for producing the same
JP4620584B2 (en) Circuit member manufacturing method
JP2020053420A (en) Lead frame and manufacturing method thereof
JP2011108818A (en) Manufacturing method of lead frame and manufacturing method of semiconductor device
JP2011198977A (en) Manufacturing method of semiconductor device
JP2009099871A (en) Lead frame and manufacturing method thereof, and resin-sealed semiconductor device and manufacturing method thereof
JP5991712B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
JP2015162656A (en) Lead frame for led
JP5299411B2 (en) Lead frame manufacturing method
JP5954871B2 (en) Manufacturing method of semiconductor device, semiconductor element mounting substrate used therefor, and manufacturing method thereof
JP2017188604A (en) Lead frame and semiconductor device, and manufacturing method of lead frame and semiconductor device
JP6644978B2 (en) Semiconductor element mounting substrate, semiconductor device, and manufacturing method thereof
JP5098452B2 (en) Manufacturing method of semiconductor device
JP5846655B2 (en) Manufacturing method of semiconductor device
JP6156745B2 (en) Lead frame for semiconductor device and manufacturing method thereof
JP2018081961A (en) Lead frame for semiconductor device, method for manufacturing the same, and resin sealing type semiconductor device
JP7404763B2 (en) Lead frame, lead frame manufacturing method, and semiconductor device manufacturing method
JP2012084938A (en) Substrate for manufacturing semiconductor device
JP6418601B2 (en) Manufacturing method of semiconductor device mounting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180619

R150 Certificate of patent or registration of utility model

Ref document number: 6362111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350