JP6355321B2 - 画像処理装置、画像処理方法及びプログラム - Google Patents

画像処理装置、画像処理方法及びプログラム Download PDF

Info

Publication number
JP6355321B2
JP6355321B2 JP2013246212A JP2013246212A JP6355321B2 JP 6355321 B2 JP6355321 B2 JP 6355321B2 JP 2013246212 A JP2013246212 A JP 2013246212A JP 2013246212 A JP2013246212 A JP 2013246212A JP 6355321 B2 JP6355321 B2 JP 6355321B2
Authority
JP
Japan
Prior art keywords
matrix
threshold
sub
rotated
threshold value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013246212A
Other languages
English (en)
Other versions
JP2015104804A (ja
Inventor
健一郎 春田
健一郎 春田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013246212A priority Critical patent/JP6355321B2/ja
Publication of JP2015104804A publication Critical patent/JP2015104804A/ja
Application granted granted Critical
Publication of JP6355321B2 publication Critical patent/JP6355321B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、画像処理装置、画像処理方法及びプログラムに関する。
従来から知られている階調再現方法のなかで、最もよく用いられているものの一つは、誤差拡散法である。誤差拡散法は、入力画像を一画素毎に閾値と比較することによって二値あるいは多値画像に変換し、その際に出力値と入力値との間に生じた誤差(量子化誤差)を所定の近傍の画素群に重みづけして拡散することによって、画像濃度を保存しようとするものである。この方法による出力画像は画質がよく解像性もよいが、処理が煩雑であるために処理速度が遅い。
処理が簡便で速度が速い階調再現方法としては、独立決定型ディザ法が知られている。独立決定型ディザ法では入力画像の画素値と閾値とを一点対一点で比較し、出力値を決定する。この方法は、注目する画素のみを独立で処理し、周囲の画素に関する処理を行わないため処理速度が速い。この方法は閾値の与え方の違いにより、ランダムディザ法と組織的ディザ法の二つに分類される。
ランダムディザ法は、閾値を画素毎にランダムに変える手法である。この方法で生成されたドットパターンはホワイトノイズ特性をもち、モアレが発生しないという長所があるが、粒状性が目立つため画質はよくなく、現在ほとんど用いられていない。
一方、組織的ディザ法は閾値を配列した閾値マトリクス(ディザマトリクス、マスクなどとも呼ばれる)を用いる方法であり、閾値マトリクスにおける閾値の配列の仕方によって、ドット集中型とドット分散型に大別される。
ドット集中型は、階調数が増えるにつれ、閾値マトリクスの中心に対応する位置にドットが密集して増えていくものである。この方法で生成されるドットパターンは空間周波数が低いために、比較的精細度の低い出力機器の場合は画質が悪く、精細度の高い印刷分野などで用いられている。
ドット分散型では、閾値マトリクスは出力パターンのドット配列が空間的に分散するように設計される。ドット分散型の代表的なものとしてBayer型組織的ディザ法が従来から知られている。Bayer型組織的ディザ法では閾値配列が極めて規則的なために、一様なグレイレベルの入力画像を中間階調処理すると、すべての階調の入力画像に対して極めて規則的な出力パターンが生成される。そのため、ドットパターンの一様性は良いが、出力機器の精細度が低いと、閾値マトリクスのサイズ(256階調用のものは16×16)の周期で目障りなテクスチャ(ディザパターン)が知覚される。また、入力画像に周期パターンが含まれると出力画像にモアレが発生しやすいという問題もある。そのため、数百dpiといった比較的低い精細度の出力機器では、誤差拡散法に比べ画質が劣り、高画質な中間調画像を得る目的では使用されていない。
これに対し近年、出力画像のドットパターンがブルーノイズパターンである場合に、良好な画質が得られることが知られるようになった。ブルーノイズパターンは、非周期的、等方的で、低周波成分の少ないノイズ成分で構成されるパワースペクトル(ブルーノイズ特性)を持つという特徴を有している。Ulichneyは従来の誤差拡散法に不規則性を導入した摂動誤差拡散法を考案し、ブルーノイズパターンを実現した。
このブルーノイズパターンを組織的ディザ法の手法を用いて実現するために提案された方法が、ブルーノイズマスク法である。ブルーノイズマスク法を用いてマスクサイズの一様なグレイレベルの入力画像を処理すると、出力されたドットパターンはブルーノイズ特性を持つ。したがって、Ulichneyの摂動誤差拡散法と同様にモアレは発生せず、ランダムディザ法に比べて粒状感は少ない。また、摂動誤差拡散法に比べ、演算が簡便で処理速度が速い。
特開2001−298616号公報
C. Kittel,Introduction to Solid State Physics, 6th ed. (John Wiley & Sons, 1986):邦訳、固体物理学入門(上) 第6版、宇野良清他 (丸善、1988)
人間は視覚特性上、10mm周期以上のものは視認しにくいことが一般的に知られている。よって、ブルーノイズマスク法で良好なブルーノイズ特性を得るためには、例えば600dpiであれば256×256以上のサイズのディザマトリクスを生成する必要がある。そうなると、ブルーノイズマスク法を用いるためには、多くのメモリ容量が必要になってしまうという欠点があった。
本発明に係る装置は、多階調の入力画像に対してブルーノイズ法を用いてハーフトーン画像を生成する装置であって、前記入力画像における注目画素の座標を生成する座標生成手段と、生成された座標と、第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置を示す配置情報とに基づいて、アドレスを生成するアドレス生成手段と、前記複数の第2の閾値マトリクスのうち基準となる1つの閾値マトリクスを保持し、当該基準となる閾値マトリクスを参照することによって、前記アドレス生成手段が生成したアドレスに応じて閾値を出力するマトリクス保持手段と、前記注目画素の多階調の色信号と出力された閾値とを比較して前記ハーフトーン画像の画像信号を出力する比較手段と、を備え、前記配置情報では、前記基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなる複数の前記第2の閾値マトリクスの配置が示され、前記基準となる閾値マトリクスは、当該基準となる閾値マトリクスよりもサイズが小さい複数のサブマトリクスで構成され、前記第2の閾値マトリクスの端部に位置する第1のサブマトリクスの閾値は、所定の濃度で作成されたドットパターンを評価した結果に基づき決定された閾値であり、前記ドットパターンは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って、前記第1のサブマトリクスに隣接する位置に配置した状態で作成される、ことを特徴とする。
本発明によれば、高画質を維持しながら、少ないメモリ容量でブルーノイズマスク法を用いることが可能となる。
画像形成装置の構成の一例を示す図である。 画像処理部の内部構成を示すブロック図である。 画像形成部の主要な構成を示すブロック図である。 実施例1に係る、マトリクス配置情報生成処理の流れを示すフローチャートである。 実施例1に係る、メインマトリクスの中にローテッドマトリクスがどのように配置されるのかを説明する図である。 実施例1における、ローテッドマトリクスの配置の一例を示す図である。 実施例1における、注目ローテッドマトリクスに隣接するローテッドマトリクスの配置形状の一例を示す図である。 図7の(a)の拡大図である。 図7の(b)の拡大図である。 実施例1におけるローテッドマトリクスの生成処理の流れを示すフローチャートである。 ローテッドマトリクスをローテッドサブマトリクスに分割した状態を示した図である。 ローテッドサブマトリクスに対して初期ドットが設定された状態を示す図である。 全てのローテッドサブマトリクスに対する初期ドットの設定がなされた状態を示す図である。 ドットパターンの一例を示す図である。 斥力ポテンシャルの係数を示す、31x31のテーブルの一例である。 図7の(a)の配置における各ローテッドサブマトリクスのドットパターンの各位置に対する評価結果を示す図である。 図7の(b)の配置におけるローテッドサブマトリクスのドットパターンの各位置に対する評価結果を示す図である。 各位置におけるポテンシャルエネルギーの平均値を算出した結果を示す図である。 初期ドットが打たれた状態のドットパターンに対して、2個目のドットを打った状態を示す図である。 注目ローテッドサブマトリクスに対して、閾値を代入した結果を示した図である。 完成したローテッドマトリクスの一例を示した図である。 中間調処理部の内部構成を示す図である。 中間調処理の流れを示すフローチャートである。 実施例2に係る、サブマトリクスの中にローテッドマトリクスがどのように配置されるのかを説明する図である。 実施例2における、ローテッドマトリクスの配置の一例を示す図である。 実施例2における、注目ローテッドマトリクスの周辺のマトリクスの配置形状を説明する図である。 実施例2におけるローテッドマトリクスの生成処理の流れを示すフローチャートである。
以下、本発明を実施するための形態について図面を用いて説明する。
本実施例では、600dpiの解像度で画像を形成する、電子写真方式のカラー画像形成装置(以下、画像形成装置)を例に説明するものとする。
図1は、本実施例に係る画像形成装置の構成の一例を示す図である。図1に示すように、画像形成装置104は、画像処理部102と画像形成部103により構成される。ホストPC101と画像処理部102との間では、ホストPC101から画像処理部102に対するプリント指示や、画像処理部102からホストPC101に対する状態の通知等、各種の通信が行われる。また、プリント時にはホストPC101から画像信号が画像処理部102に送信される。画像処理部102と画像形成部103との間では、画像処理部102から画像形成部103に対する各種制御の指示や、画像形成部103から画像処理部102に対する状態の通知等、各種の通信が行われる。また、プリント時には画像処理部102から後述する画像処理を施されたレーザ駆動信号が画像形成部103に送信される。
続いて、画像処理部102の詳細について説明する。
図2は、画像処理部102の内部構成を示すブロック図である。
CPU206は、ROM208に格納されたプログラムに基づいて、後述する各処理部及び全体を統括制御する。
RAM207は、CPU206の作業領域として使用される。
通信部209は、ホストPC101との間で各種通信を行う。例えば、ホストPC101からのプリント指示を受けとり、これによりプリントが開始される。
カラーマッチング処理部201は、ホストPC101から送られてくる多階調の入力画像の色を表す色信号としてのRGB信号を、画像形成装置104の色再現域に合わせたデバイスRGB信号(以下、DevRGB信号)に変換する。
色分解処理部202は、予めROM208に用意されている色分解テーブルにより、DevRGB信号を画像形成装置104のトナー色材色であるCyan、Magenta、Yellow、Blackを表すCMYK信号に変換する。
γ補正処理部203は、ROM208に格納されている階調値−濃度特性を補正するγ補正テーブルによって、CMYK信号に対して階調値−濃度特性が一定の関係になるような補正を加えたC’M’Y’K’信号へ変換する。
中間調処理部204は、入力画像のC’M’Y’K’信号に対し中間調処理を行い、C’’M’’Y’’K’’信号へ変換して、中間調の画像(ハーフトーン画像)を生成する。上述のとおり本発明では、多階調の入力画像に対してブルーノイズ法を用いた中間調処理を施すことにより、ブルーノイズ特性を有するハーフトーン画像が生成される。
PWM処理部205は、PWM(Pulse Width Modulation)により、C’’M’’Y’’K’’信号に対応する不図示のレーザの露光時間を表すレーザ駆動信号Tc、Tm、Ty、Tkを生成し、画像形成部103へ送信する。
画像処理部102を構成する上記各部(カラーマッチング処理部201、色分解処理部202、γ補正処理部203、中間調処理部204、PWM処理部205)は、ロジック回路で構成することで高速処理を可能としている。
次に、画像形成部103の詳細について説明する。
図3は、画像形成部103の主要な構成を示すブロック図である。
制御部301は、画像形成部103の全体を制御し、画像処理部102からの指示によりレーザスキャナ部304、作像部303、給紙・搬送部302を制御する。
制御部301は、画像処理部102からプリント指示があると、レーザ駆動信号を受信し、レーザスキャナ部304を制御してレーザを駆動すると同時に作像部303を制御して、帯電、露光、現像、用紙への転写、定着プロセスを順に行う。さらに同時に給紙・搬送部302を制御し、用紙の給紙、搬送、排紙を行う。以上の動作により、用紙上に画像が形成される。
次に、中間調処理部204に設定されるディザマトリクスについて説明する。
まず、ディザマトリクスの生成時に参照される、マトリクス配置情報の生成について説明する。
図4は、本実施例に係る、マトリクス配置情報生成処理の流れを示すフローチャートである。なお、この一連の処理は、以下に示す手順を記述したコンピュータ実行可能なプログラムをROM208からRAM207上に読み込んだ後に、CPU206によって該プログラムを実行することによって実施される。
ステップ401において、CPU206は、メインマトリクスのサイズを設定する。メインマトリクスとは、実際に繰り返されるパターンのマトリクス形状を示すものである。メインマトリクスのサイズは人間の視覚特性を考慮し、パターンの周期が視認されにくいサイズに設定される。600dpiの解像度での画像形成を前提とする本実施例では、メインマトリクスのサイズを256×256に設定する。
ステップ402において、CPU206は、ローテッドマトリクスのサイズを設定する。ローテッドマトリクスとは、上述のメインマトリクスを構成する閾値マトリクスであって、中間調処理部204で保持される閾値マトリクスである。本実施例では、128×128にローテッドマトリクスのサイズを設定する。ステップ401でメインマトリクスのサイズを256×256に設定しているので、メインマトリクスの中には、4つのローテッドマトリクスが配置されることになる。
ステップ403において、CPU206は、メインマトリクス内のローテッドマトリクスの配置を決定する。図5は、メインマトリクスの中にローテッドマトリクスがどのように配置されるのかを説明する図である。図5において、太線の矩形501はメインマトリクスを示しており、その中を4分割した各位置(a〜d)にローテッドマトリクスがそれぞれ配置される。図5に示されるように、本実施例におけるローテッドマトリクスには、向き等が異なる全8種類(A〜H)のマトリクスが存在する。ローテッドマトリクスAは、正位置のローテッドマトリクスである。ローテッドマトリクスBは、ローテッドマトリクスAを時計回りに90度回転させたものである。ローテッドマトリクスCは、ローテッドマトリクスAを時計回りに180度回転させたものである。ローテッドマトリクスDは、ローテッドマトリクスAを時計回りに270度回転させたものである。ローテッドマトリクスEは、ローテッドマトリクスAを左右反転させたものである。ローテッドマトリクスFは、ローテッドマトリクスEを時計回りに90度回転させたものである。ローテッドマトリクスGは、ローテッドマトリクスEを時計回りに180度回転させたものである。ローテッドマトリクスHは、ローテッドマトリクスEを時計回りに270度回転させたものである。
本ステップでは、まず、位置aに配置するローテッドマトリクスを、上述のローテッドマトリクスA〜Hの中からランダムに選択して決定する。なお、ランダムに選択するのではなく、任意のローテッドマトリクスを選択してもよい。本実施例では、位置aに配置するローテッドマトリクスが決まれば、その対角線となる位置dにも同じ向きのローテッドマトリクスが配置される。次に、位置aに配置されることとなったローテッドマトリクス以外の残りのローテッドマトリクスの中から、位置bに配置するローテッドマトリクスを決定する。そして、位置bに配置するローテッドマトリクスが決まれば、その対角線となる位置cにも同じ向きのローテッドマトリクスが配置されることになる。このようにして、ローテッドマトリクスの配置が決定される。なお、ローテッドマトリクスの配置は上述の例に限るものではなく、例えば4つすべての位置で異なる向きのローテッドマトリクスを配置するようにしてもよい。つまり、4つのうちの任意のマトリクス(例えば最初にその配置を決定したマトリクス)を基準となるローテッドマトリクスとした場合に、他のマトリクスはそれを変形(回転、反転、又はその両方)させたマトリクスとなる。
図6は、本実施例における、決定後のローテッドマトリクスの配置を示している。上述のとおり、図6では、位置aのローテッドマトリクス601としてローテッドマトリクスA、位置bのローテッドマトリクス602としてローテッドマトリクスBが配置されている。そして、位置cのローテッドマトリクス603としてローテッドマトリクスB、位置dのローテッドマトリクス604としてローテッドマトリクスAが配置されている。
ステップ404において、CPU206は、決定された配置における各ローテッドマトリクスに注目した場合の、周辺のローテッドマトリクスの配置形状を導出する。図7は、本実施例における、注目ローテッドマトリクスに隣接するローテッドマトリクスの配置形状を示す図である。例えば、位置aに配置されたローテッドマトリクスA(601)を注目ローテッドマトリクスとした場合、隣接する各ローテッドマトリクスの配置形状は、図7の(a)のようになる。同様に、位置bに配置されたローテッドマトリクスB(602)を注目ローテッドマトリクスとした場合、隣接する各ローテッドマトリクスの配置形状は、図7の(b)のようになる。同様に、位置cに配置されたローテッドマトリクスB(603)を注目ローテッドマトリクスとした場合、隣接する各ローテッドマトリクスの配置形状は、図7の(d)のようになる。同様に、位置dに配置されたローテッドマトリクスA(604)を注目ローテッドマトリクスとした場合、隣接する各ローテッドマトリクスの配置形状は、図7の(c)のようになる。図7の(a)〜(d)を比較すると、(a)と(c)、(b)と(d)がそれぞれ同じ配置形状となっており、この場合、注目ローテッドマトリクスに隣接する各ローテッドマトリクスの配置形状として、2種類の状態があることが分かる。
図8は図7の(a)の拡大図であり、図9は図7の(b)の拡大図である。図8において、注目ローテッドマトリクス601の閾値801[th(0、0)]に隣接する閾値は、以下のとおりである。すなわち、閾値801の左上から時計廻りにth(127、127)、th(127、127)、th(127、126)、th(1、0)、th(1、1)、th(0、1)、th(1、0)、th(0、0)である。同様に図9では、閾値901に隣接する閾値は、閾値901の左上から時計廻りにth(127、127)、th(0、0)、th(0、1)、th(1、0)、th(1、1)、th(0、1)、th(126、127)、th(127、127)である。
以上のようにして、メインマトリクスを構成する各ローテッドマトリクスの配置を示すマトリクス配置情報が生成される。本ステップで作成されたマトリクス配置情報は、中間調処理部204に保持されるディザマトリクスの生成時に参照される。
続いて、本実施例に係る、中間調処理部204に設定されるディザマトリクス(ローテッドマトリクス)の生成について説明する。図10は、本実施例におけるローテッドマトリクスの生成処理の流れを示すフローチャートである。
ステップ1001において、CPU206は、各ローテッドマトリクスをさらに小さい単位のマトリクス(以下、ローテッドサブマトリクス)に分割する。256階調のローテッドマトリクスを生成する本実施例では、128x128のローテッドマトリクスを、16x16のローテッドサブマトリクスに分割する。図11は、本実施例に係る64x64のローテッドマトリクスを16x16のローテッドサブマトリクスに分割した状態を示した図である。図11に示すとおり、本実施例では、メインマトリクスが64個のローテッドサブマトリクスに分割され、各ローテッドサブマトリクスに対して0〜255の閾値が割り当てられることとなる。なお、1024階調のローテッドマトリクスを生成する場合であれば、ローテッドサブマトリクスの大きさは32x32となる。
ステップ1002において、CPU206は、各ローテッドサブマトリクスに初期値を設定する。256階調のローテッドマトリクスを生成する本実施例では、ローテッドサブマトリクスの各閾値に初期値として「256」が設定される。
ステップ1003において、CPU206は、各ローテッドサブマトリクス内に初期ドットを設定する。本実施例では、左上端のローテッドサブマトリクスから順番に、1つの初期ドットを設定する。初期ドットをローテッドサブマトリクス内のどこに設定するかは、例えば、x座標とy座標に対して乱数を発生させ、16で除算した余りを座標位置とするなどして決定する。図12の(a)は、左上端にあるローテッドサブマトリクス1101に対して初期ドットが設定された状態を示す図である。初期ドットが割り当てられた位置には、閾値として「0」が上書きされる。
ステップ1004において、CPU206は、全てのローテッドサブマトリクスに初期ドットが設定されたかどうかを判定する。全てのローテッドサブマトリクスに初期ドットが設定されていない場合は、ステップ1003に戻り、次のローテッドサブマトリクスに対して初期ドットの設定を行う。例えば、ローテッドサブマトリクス1101の次は、その右隣のローテッドサブマトリクス1102に対して初期ドットの設定がなされる(図12の(b)を参照)。図13は、全てのローテッドサブマトリクスに対する初期ドットの設定がなされた状態を示す図である。図13のように全てのローテッドサブマトリクスに初期ドットが設定されると、ステップ1005に進む。
ステップ1005において、CPU206は、評価濃度Dnに初期値として「0」を設定する。なお、初期ドットの数に応じて、ここで設定する初期値は変化する。初期ドットの数が1つである本実施例では「0」となる。
ステップ1006において、CPU206は、評価対象とする注目ローテッドサブマトリクスを決定する。例えば、初期ドットを設定した際と同様に、左上端のローテッドサブマトリクスから順番に右へと評価対象を移し、右端まで到達したら、一段下の左端にあるローテッドサブマトリクスへと移るといった具合に、注目ローテッドサブマトリクスを決定する。なお、注目ローテッドサブマトリクスの決定方法はこれに限定するものではなく、ランダムに選択してもよい。
ステップ1007において、CPU206は、決定された注目ローテッドサブマトリクスについて、設定された評価濃度Dnでドットパターンを作成する。具体的には、閾値と評価濃度Dnとを比較し、評価濃度Dnの方が大きい場合は「1」、小さい場合は「0」として、ドットパターンを作成する。例えば、各位置のドットパターンP(x,y,Dn)を、次式のような演算によって決定する。
if(Dn≧Th(x,y)){
P(x,y,Dn)=1
}else{
P(x,y,Dn)=0
}
図14は、作成したドットパターンの一例を示す図である。
ステップ1008において、CPU206は、作成されたドットパターンを評価関数で評価する。本実施例では、評価関数として斥力ポテンシャルを用いる。ここで、斥力ポテンシャルについて説明する。斥力ポテンシャルは、固体物理学で使われるポテンシャルであり(非特許文献1を参照)、以下の式(1)で与えられる。
3次元と2次元の違いはあるが、本実施例で用いる斥力ポテンシャルを以下の式(2)で定義する。
ただし、階調数を g として、α=β/√(256/g)とする。ここで、√(256/g)は、各階調 gにおいて、ドットが一様に分布しているとしたとき、ドット間の平均距離が比例すべき長さ(距離)に相当する。この場合、階調数が大きくなる程ドットの密度が上がり、αが大きくなるので、斥力ポテンシャルはr に関し急速に減衰する関数となる。斥力ポテンシャルの階調数依存性をなくす場合には、機械的に、g = 256 とすればよい。なお、使用する評価関数は、斥力ポテンシャルの他、フーリエスペクトルや濃度偏差などでも構わない。図15は、斥力ポテンシャルの係数を示す、31x31のテーブルの一例である。
実際には、注目する位置を中心に、以下のようにして評価が行われる。まず、各位置のポテンシャルエネルギーであるE(x,y,n,h)は、以下の式(3)で求められる。
ここで、F(i+15,j+15)は評価関数の係数であり、本実施例では上述の図15のテーブルに示された係数を用いる。本実施例において、係数として31x31のテーブルを用いたのは、ローテッドサブマトリクスのサイズが16x16であり、ローテッドサブマトリクス内のどの位置でもローテッドサブマトリクス内のあらゆる位置の影響が反映できる大きさだからである。
図16は、図7の(a)の配置における各ローテッドサブマトリクスのドットパターンの各位置に対する評価結果であり、図17は、図7の(b)の配置におけるローテッドサブマトリクスのドットパターンの各位置に対する評価結果を示している。
図16において、1605は注目するローテッドサブマトリクス1101のドットパターンの各位置に対する評価結果を示したものである。
1601は、ローテッドサブマトリクス1108のドットパターンの各位置に対する評価結果を示したものである。
1602は、ローテッドサブマトリクス1108を時計回りに90度回転させたドットパターンの各位置に対する評価結果を示したものである。
1603は、ローテッドサブマトリクス1106を時計回りに90度回転させたドットパターンの各位置に対する評価結果を示したものである。
1604は、ローテッドサブマトリクス1101を時計回りに90度回転させたドットパターンの各位置に対する評価結果を示したものである。
1606は、ローテッドサブマトリクス1102のドットパターンの各位置に対する評価結果を示したものである。
1607は、ローテッドサブマトリクス1102を時計回りに90度回転させたドットパターンの各位置に対する評価結果を示したものである。
1608は、ローテッドサブマトリクス1104のドットパターンの各位置に対する評価結果を示したものである。
1609は、ローテッドサブマトリクス1105のドットパターンの各位置に対する評価結果を示したものである。
図17において、1715は注目するローテッドサブマトリクス1101のドットパターンの各位置に対する評価結果を示したものである。
1711は、ローテッドサブマトリクス1108のドットパターンの各位置に対する評価結果を示したものである。
1712は、ローテッドサブマトリクス1101を時計回りに270度回転させたドットパターンの各位置に対する評価結果を示したものである。
1713は、ローテッドサブマトリクス1104を時計回りに270度回転させたドットパターンの各位置に対する評価結果を示したものである。
1714は、ローテッドサブマトリクス1108を時計回りに270度回転させたドットパターンの各位置に対する評価結果を示したものである。
1716は、ローテッドサブマトリクス1102のドットパターンの各位置に対する評価結果を示したものである。
1717は、ローテッドサブマトリクス1107を時計回りに270度回転させたドットパターンの各位置に対する評価結果を示したものである。
1718は、ローテッドサブマトリクス1104のドットパターンの各位置に対する評価結果を示したものである。
1719は、ローテッドサブマトリクス1105のドットパターンの各位置に対する評価結果を示したものである。
図16及び図17において、1601〜1609及び1701〜1709の各評価結果における枠で囲まれた評価値は初期ドットが設定された位置の評価値であり、その周辺の評価値よりも高い値になっている。そして、初期ドットから遠ざかるに従って評価値は低下しており、評価値が最も低いところが、次のドットを打つべき位置となる。
ステップ1009において、CPU206は、マトリクス配置情報を参照し、全ての配置形状について評価が行われたかどうかを判定する。本実施例では、注目ローテッドマトリクスに隣接する各ローテッドマトリクスの配置形状として、2種類の状態があるので、2種類の配置形状について評価がなされれば、ステップ1010に進む。一方、評価を行なっていない配置形状があればステップ1007に戻り、次の配置形状の評価を行う。このように、マトリクス配置情報を参照して、考慮し得る全ての配置形状について評価を行うことで、メインマトリクスの切り替わりを目立ちにくくしている。
ステップ1010において、CPU206は、得られた評価結果に基づいて、各位置におけるポテンシャルエネルギーの平均値Eave(x,y,n)を算出する。各位置のポテンシャルエネルギーの平均値Eave(x,y,n)は、次の式(4)によって求められる。
こうして、各位置のポテンシャルエネルギーの平均値が算出される。図18の(a)は、図16における評価結果1605と図17における評価結果1715についての各位置における平均値を示したものである。枠内の評価値「0.27」がこの注目ローテッドサブマトリクス1101内で一番値が小さいので、次のドットを打つ位置に相応しいと判定される。同様に、図18の(b)は、図16における評価結果1606と図17における評価結果1116についての各位置における平均値を示したものである。枠内の評価値「0.16」がこの注目ローテッドサブマトリクス1102内で一番値が小さいので、次のドットのドットを打つ位置に相応しいと判定される。図19は、初期ドットが打たれた状態(前述の図13を参照)のドットパターンに対して、図18の(a)及び(b)における各枠で示された位置に2個目のドットを打った状態を示す図である。
ステップ1011において、CPU206は、注目ローテッドサブマトリクスの中でポテンシャルエネルギーの平均値が最小となる位置を判断し、その位置のローテッドサブマトリクスの閾値として評価濃度Dnに「1」を足した値を代入する。図20は、注目ローテッドサブマトリクス1101に対して、図18の(a)で示される結果(枠で示す最小評価値「0.27」)を受けて、その対応する位置に閾値(ここでは、0+1=1)を代入した結果を示したものである。
ステップ1012において、CPU206は、全てのローテッドサブマトリクスについて評価が行われたかどうかを判定する。全てのローテッドサブマトリクスについて評価が行われていた場合には、ステップ1013へ進む。一方、評価を行なっていないローテッドサブマトリクスがあればステップ1006に戻り、次のローテッドサブマトリクスの評価を行う。
ステップ1013において、CPU206は、評価濃度Dnの値をインクリメント(+1)して、評価濃度Dnを更新する。
ステップ1014において、CPU206は、評価濃度Dnの値が256に達したかどうかを判定する。評価濃度Dnの値が256に達していない場合は、ステップ1006に戻り、次の評価濃度Dnで閾値を作成する。
以上のようにして、ローテッドマトリクスが生成される。図21は、完成したローテッドマトリクスの一例を示したものであり、太線の枠内(16x16)の各位置に閾値として0〜255のいずれかの値が入っている。
上記のようにして生成されたローテッドマトリクスが、後述のマトリクス保持部2202に設定されることになる。そして、生成されたローテッドマトリクスは、マトリクス配置情報に基づいて良好なブルーノイズ特性が得られるように最適化されているので、マトリクスの境界でドットが不連続になることがなく、高画質の画像を得ることが可能となる。
なお、本実施例では、濃度Dnが0の状態から開始したが、例えば、中間の濃度である128や高濃度の255から開始してもよい。
次に、中間調処理部204における中間調処理について説明する。
図22は、中間調処理部204の内部構成を示す図である。中間調処理部204は、アドレス生成部2201、マトリクス保持部2202、比較部2203、座標生成部2204で構成される。図22から明らかなように、アドレス生成部2201、マトリクス保持部2202及び比較部2203は、CMYKのそれぞれについて存在する。
アドレス生成部2201は、マトリクス配置情報に基づいて、注目画素が所属する位置の判定を行う。
マトリクス保持部2202は、前述の図10のフローチャートで生成されたローテッドマトリクスを保持し、アドレス生成部2201で生成されたアドレスに従って、閾値を比較部2203へ出力する。
比較部2203は、γ補正処理部203から入力された信号(C’M’Y’K’)とマトリクス保持部2202から入力された閾値とを比較し、C’’M’’Y’’K’’の信号を出力する。
図23は、本実施例に係る中間調処理の流れを示すフローチャートである。
ステップ2301において、CPU206は、初期設定を行なう。具体的には、前述の図4のフローチャートで生成されたマトリクス配置情報を取得してアドレス生成部2201に設定し、前述の図10のフローチャートで生成されたローテッドマトリクスを取得してマトリクス保持部2202に設定する。
ステップ2302において、座標生成部2204は、注目画素の位置する座標を生成する。ここでは、生成される座標の主走査方向をxi、副走査方向をyiとする。
ステップ2303において、アドレス生成部1101は、設定されたマトリクス配置情報を基に、注目画素が所属するローテッドマトリクス(本実施例では、位置a〜位置dのどのローテッドマトリクスに属するか)を判定する。具体的には、以下の式を用いて、注目画素の属するローテッドマトリクスが判定される。
if(mod(xi,2*winx)<winx&&mod(yi,2*winy)<winy){
注目画素が属するローテッドマトリクス=位置a
}esleif(mod(xi,2*winx)>winx&&mod(yi,2*winy)<winy){
注目画素が属するローテッドマトリクス=位置b
}esleif(mod(xi,2*winx)<winx&&mod(yi,2*winy)>winy){
注目画素が属するローテッドマトリクス=位置c
}esleif(mod(xi,2*winx)>winx&&mod(yi,2*winy)>winy){
注目画素が属するローテッドマトリクス=位置d
ステップ2304において、アドレス生成部2201は、ステップ2302で生成した注目画素の座標とレジスタなどに予め設定・保持されているマトリクス配置情報を基に、アドレスを生成する。アドレスの生成方法は、注目画素の属するローテッドマトリクスに応じて異なる。具体的には、以下の各式でアドレスがそれぞれ求められる。
注目画素の属するローテッドマトリクスが位置aの場合
addr=(mod(xi,winx)<<7)+mod(yi,winy)
注目画素の属するローテッドマトリクスが位置bの場合
addr=(mod(yi,winy)<<7)+winx−mod(xi,winx)
注目画素の属するローテッドマトリクスが位置cの場合
addr=(mod(xi,winx)<<7)+mod(yi,winy)
注目画素の属するローテッドマトリクスが位置dの場合
addr=(mod(yi,winy)<<7)+winx−mod(xi,winx)
なお、7ビットシフトしているのは、本実施例では、winx、winyがともに128であるからである。ここで、“<<”は左ビットシフトである。アドレスは14ビットで、上位7ビットが主走査座標、下位7ビットが副走査座標を表している。
ステップ2305において、マトリクス保持部2202は、保持しているローテッドマトリクスに基づき、ステップ2304で生成したアドレスに従って、閾値を決定する。決定された閾値は比較部2203へ出力される。
ステップ2306において、比較部2203は、入力信号(C’M’Y’K’の各信号)と入力された閾値とを比較し、出力信号(C’’M’’Y’’K’’の各信号)を決定する。具体的には、閾値よりも入力信号の方が大きい場合は「1」を、入力信号が閾値以下の場合は「0」を出力する。
ステップ2307において、CPU206は、プリント指示に係る画像データ内の全ての画素が処理されたかどうかを判定する。未処理の画素がある場合は、ステップ2302へ戻り、処理を続行する。全ての画素について処理が完了していた場合は、本処理を終了する。
以上が、本実施例における中間調処理の内容である。
本実施例では、メインマトリクスを構成するローテッドマトリクスの配置情報に基づいて、最適化されたローテッドマトリクスが生成される。そして、マトリクス配置情報に応じてローテッドマトリクスのアドレスを求め、入力信号との比較に用いる閾値を決定している。これにより、高画質を確保したまま、中間調処理部で保持する閾値テーブルのサイズを削減することが可能となる。例えば、本実施例で述べた、メインマトリクスのサイズが256×256で、それを128×128のローテッドマトリクス4つで構成する場合、マトリクスに必要な情報量は1/4で済むことになる。また、ローテッドマトリクス生成時に、その配置を考慮しているので、マトリクス間に不自然なつなぎ目が生じることもなく、高画質を維持することが可能となる。
次に、メインマトリクスを複数のサブマトリクスで構成し、そのサブマトリクスを複数のローテッドマトリクスで構成する態様について、実施例2として説明する。なお、実施例1と共通する部分については説明を省略ないしは簡略化し、以下では差異点を中心に説明するものとする。
本実施例では、メインマトリクスが4個のサブマトリクスで構成され、さらにサブマトリクスが4個のローテッドマトリクスで構成される場合を例に説明する。画像処理部102や中間調処理部204の構成は実施例1と同じであるので説明を省く。
まず、本実施例におけるマトリクス配置情報の生成について、実施例1で用いた図4のフローチャートに沿って説明する。
ステップ401において、CPU206は、メインマトリクスのサイズを決定する。本実施例では、実施例1と同様、256×256とする。
ステップ402において、CPU206は、ローテッドマトリクスのサイズを決定する。本実施例ではメインマトリクスを4個のサブマトリクスで構成するので、サブマトリクスのサイズは128x128である。そして、サブマトリクスを4個のローテッドマトリクスで構成するので、そのサイズは実施例1よりも小さい64×64となる。
ステップ403において、CPU206は、サブマトリクス内のローテッドマトリクスの配置を決定する。具体的には、メインマトリクスを4分割した各位置(位置a〜d)に対し、その中をさらに4分割した各位置(位置a1〜a4、位置b1〜b4、位置c1〜c4、位置d1〜d4)に、ローテッドマトリクスを配置する。図24は、本実施例に係る、サブマトリクスの中にローテッドマトリクスがどのように配置されるのかを説明する図である。図24に示されるように、本実施例におけるメインマトリクスは、位置a〜dの4つのサブマトリクスで構成される。そして、各サブマトリクスの中は、位置a1〜a4、b1〜b4、c1〜c4、d1〜d4の各4個のローテッドマトリクスで構成される。ここで、位置a1〜a4は、実施例1における位置a(図5の501)をさらに4分割したものであり、全8種類(A1〜A8)の中から選択されたいずれかのローテッドマトリクスが配置される。同様に位置b1〜b4は、実施例1における位置bをさらに4分割したものであり、全8種類(B1〜B8)の中から選択されたいずれかのローテッドマトリクスが配置される。同様に位置c1〜c4は、実施例1における位置cをさらに4分割したものであり、全8種類(C1〜C8)の中から選択されたいずれかのローテッドマトリクスが配置される。同様に位置d1〜d4は、実施例1における位置dをさらに4分割したものであり、全8種類(D1〜D8)の中から選択されたいずれかのローテッドマトリクスが配置される。そして、ローテッドマトリクスA1、B1、C1、D1は、正位置のローテッドマトリクスである。ローテッドマトリクスA2、B2、C2、D2は、ローテッドマトリクスA1〜D1をそれぞれ時計回りに90度回転させたものである。ローテッドマトリクスA3、B3、C3、D3は、ローテッドマトリクスA1〜D1をそれぞれ時計回りに180度回転させたものである。ローテッドマトリクスA4、B4、C4、D4は、ローテッドマトリクスA1〜D1をそれぞれ時計回りに270度回転させたものである。ローテッドマトリクスA5、B5、C5、D5は、ローテッドマトリクスA1〜A4をそれぞれ左右反転させたものである。ローテッドマトリクスA6、B6、C6、D6は、ローテッドマトリクスA5〜D5をそれぞれ時計回りに90度回転させたものである。ローテッドマトリクスA7、B7、C7、D7は、ローテッドマトリクスA5〜D5をそれぞれ時計回りに180度回転させたものである。ローテッドマトリクスA8、B8、C8、D8は、ローテッドマトリクスA5〜D5を時計回りに270度回転させたものである。ローテッドマトリクスをどのように配置するのかについては、実施例1と考え方は同じである。図25は、本実施例における、ローテッドマトリクスの配置の一例を示す図である。図25の例では、位置a1にローテッドマトリクスA1、位置a2にローテッドマトリクスA2、位置a3にローテッドマトリクスA2、位置a4にローテッドマトリクスA1が配置されている。同様に、位置b1にローテッドマトリクスB1、位置b2にローテッドマトリクスB2、位置b3にローテッドマトリクスB2、位置b4にローテッドマトリクスB1が配置されている。同様に、位置c1にローテッドマトリクスC1、位置c2にローテッドマトリクスC2、位置c3にローテッドマトリクスC2、位置c4にローテッドマトリクスC1が配置されている。同様に、位置d1にローテッドマトリクスD1、位置d2にローテッドマトリクスD2、位置d3にローテッドマトリクスD2、位置d4にローテッドマトリクスD1が配置されている。
ステップ404において、CPU206は、注目ローテッドマトリクスの周辺のマトリクスの配置を導出する。図26は、本実施例における、注目ローテッドマトリクスの周辺のマトリクスの配置形状を説明する図である。例えば、位置a1に配置されたローテッドマトリクス2511を注目ローテッドマトリクスとした場合、隣接するマトリクスの配置形状は、図26の(a)のようになる。同様に、他のローテッドマトリクス(2512〜2514、2521〜2524、2531〜2534、2541〜2544)を注目ローテッドマトリクスとした場合に隣接するマトリクスの配置形状は、それぞれ図26の(b)〜(p)のようになる。すなわち、位置aに関して図26の(a)〜(d)、位置bに関して同(e)〜(h)、位置cに関して同(i)〜(l)、位置dに関して同(m)〜(p)といった具合に、サブマトリクス毎にそれぞれ4種類の配置形状が存在することが分かる。
以上のようにして、サブマトリクスを構成する各ローテッドマトリクスの配置を示すマトリクス配置情報が生成される。
続いて、本実施例に係る、中間調処理部204に設定されるディザマトリクス(ローテッドマトリクス)の生成について説明する。図27は、本実施例におけるローテッドマトリクスの生成処理の流れを示すフローチャートである。
ステップ2701において、CPU206は、64x64のローテッドマトリクスをローテッドサブマトリクスに分割する。ここでも、256階調のローテッドマトリクスを生成するので、64x64のローテッドマトリクスを、16x16のローテッドサブマトリクスに分割する。
ステップ2702において、CPU206は、各ローテッドマトリクスに初期値を設定する。256階調のローテッドマトリクスを生成するので、各閾値には「256」が設定される。
ステップ2703において、CPU206は、各ローテッドサブマトリクス内に初期ドットを設定する。
ステップ2704において、CPU206は、全てのローテッドサブマトリクスに初期ドットが設定されたかどうかを判定する。全てのローテッドサブマトリクスに初期ドットが設定されていない場合は、ステップ2703に戻り、次のローテッドサブマトリクスに対して初期ドットの設定を行う。一方、全てのローテッドサブマトリクスに初期ドットが設定されている場合は、ステップ2705に進む。
ステップ2705において、CPU206は、評価濃度Dnに初期値として「0」を設定する。
ステップ2706において、CPU206は、評価するサブマトリクスを決定する。本実施例では、サブマトリクス(位置a)、サブマトリクス(位置d)、サブマトリクス(位置b)、サブマトリクス(位置c)の順番で評価、閾値の決定を行うものとする。もちろん、評価の順は、これに限られるものではない。
ステップ2707において、CPU206は、評価を行う注目ローテッドサブマトリクスを決定する。
ステップ2708において、CPU206は、決定された注目ローテッドサブマトリクスについて、設定された評価濃度Dnでドットパターンを作成する。
ステップ2709において、CPU206は、評価関数を用いて、作成されたドットパターンの評価を行う。
ステップ2710において、CPU206は、マトリクス配置情報を参照し、全ての配置形状について評価が行われたかどうかを判定する。全ての配置形状について評価が行われていた場合は、ステップ2711に進む。一方、評価を行なっていない配置形状があればステップ2708に戻り、次の配置形状の評価を行なう。本実施例では、位置a〜dの各サブマトリクスにおいて、それぞれ4種類の配置形状で評価がなされることになる。
ステップ2711において、CPU206は、得られた評価結果に基づいて、各位置におけるポテンシャルエネルギーの平均値Eave(x,y,n)を算出する。
ステップ2712において、CPU206は、注目ローテッドサブマトリクスの中でポテンシャルエネルギーの平均値が最小となる位置を判断し、その位置のローテッドサブマトリクスの閾値として評価濃度Dnに「1」を足した値を代入する。
ステップ2713において、CPU206は、全てのローテッドサブマトリクスについて評価が行われたかどうかを判定する。全てのローテッドサブマトリクスについて評価が行われていた場合には、ステップ2714へ進む。一方、評価を行なっていないローテッドサブマトリクスがあればステップ2707に戻り、次のローテッドサブマトリクスの評価を行う。
ステップ2714において、CPU206は、全てのサブマトリクスに対して評価が行われたかどうかを判定する。全てのサブマトリクス(ここでは位置a〜dの4つ)で評価が行われたと判定された場合は、ステップ2715に進む。一方、未処理のサブマトリクスが存在すると判断された場合はステップ2706に戻り、次のサブマトリクスを評価対象のサブマトリクスに決定する。
ステップ2715において、CPU206は、評価濃度Dnの値をインクリメント(+1)して、評価濃度Dnを更新する。
ステップ2716において、CPU206は、評価濃度Dnの値が「256」に達したかどうかを判定する。評価濃度Dnの値が「256」に達していない場合は、ステップ2706に戻り、次の評価濃度Dnで閾値を作成する。
以上が、本実施例におけるローテッドマトリクスの生成処理の流れである。
そして、上記のような処理によって生成された64×64のローテッドマトリクスで構成される128×128のサブマトリクスが、決定された配置に従ってマトリクス保持部2202に設定され、中間調処理がなされることになる。なお、中間調処理部204における中間調処理の流れについては実施例1の図23のフローチャートで示したとおりである。
本実施例によれば、メインマトリクスが複数のサブマトリクスで構成され、さらにそのサブマトリクスが複数のローテッドマトリクスで構成される。これにより、中間調処理部で保持する閾値テーブルの大きさを変えずに、さらにパターンが人の目につきにくい高画質な画像を得ることが可能となる。
(その他の実施例)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (16)

  1. 多階調の入力画像に対してブルーノイズ法を用いてハーフトーン画像を生成する装置であって、
    前記入力画像における注目画素の座標を生成する座標生成手段と、
    生成された座標と、第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置を示す配置情報とに基づいて、アドレスを生成するアドレス生成手段と、
    前記複数の第2の閾値マトリクスのうち基準となる1つの閾値マトリクスを保持し、当該基準となる閾値マトリクスを参照することによって、前記アドレス生成手段が生成したアドレスに応じて閾値を出力するマトリクス保持手段と、
    前記注目画素の多階調の色信号と出力された閾値とを比較して前記ハーフトーン画像の画像信号を出力する比較手段と、
    を備え、
    前記配置情報では、前記基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなる複数の前記第2の閾値マトリクスの配置が示され、
    前記基準となる閾値マトリクスは、当該基準となる閾値マトリクスよりもサイズが小さい複数のサブマトリクスで構成され、
    前記第2の閾値マトリクスの端部に位置する第1のサブマトリクスの閾値は、所定の濃度で作成されたドットパターンを評価した結果に基づき決定された閾値であり、
    前記ドットパターンは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って、前記第1のサブマトリクスに隣接する位置に配置した状態で作成される、
    ことを特徴とする装置。
  2. 前記第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの数は4つであり、対角線に位置する対の閾値マトリクスの向きは同じである
    ことを特徴とする請求項に記載の装置。
  3. 多階調の入力画像に対してブルーノイズ法を用いてハーフトーン画像を生成する装置であって、
    前記入力画像における注目画素の座標を生成する座標生成手段と、
    生成された座標と、第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置及び当該第2の閾値マトリクスを構成する複数の第3の閾値マトリクスの配置を示す配置情報とに基づいて、アドレスを生成するアドレス生成手段と、
    前記配置情報に従って前記複数の第3の閾値マトリクスを配置した前記第2の閾値マトリクスを保持し、当該第2の閾値マトリクスを参照することによって、前記アドレス生成手段が生成したアドレスに応じて閾値を出力するマトリクス保持手段と、
    前記注目画素の多階調の色信号と出力された閾値とを比較して前記ハーフトーン画像の画像信号を出力する比較手段と、
    を備え、
    前記配置情報における前記複数の第3の閾値マトリクスは、任意の基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなり、
    前記基準となる閾値マトリクスは、当該基準となる閾値マトリクスよりもサイズが小さい複数のサブマトリクスで構成され、
    前記第3の閾値マトリクスの端部に位置する第1のサブマトリクスの閾値は、所定の濃度で作成されたドットパターンの評価の結果に基づき決定された閾値であり、
    前記ドットパターンは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って、前記第1のサブマトリクスに隣接する位置に配置した状態で作成される、
    ことを特徴とする装置。
  4. 前記複数の第3の閾値マトリクスの数は4つであり、対角線に位置する対の閾値マトリクスの向きは同じであることを特徴とする請求項に記載の装置。
  5. 前記評価には、評価関数を用いることを特徴とする請求項1乃至4のいずれか1項に記載の装置。
  6. 多階調の入力画像に対してブルーノイズ法を用いてハーフトーン画像を生成する方法であって、
    前記入力画像における 注目画素の座標を生成するステップと、
    生成された座標と、第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置を示す配置情報とに基づいて、アドレスを生成するステップと、
    前記複数の第2の閾値マトリクスのうち基準となる1つの閾値マトリクスを参照することによって、生成されたアドレスに応じた閾値を出力するステップと、
    前記注目画素の多階調の色信号と出力された閾値とを比較して前記ハーフトーン画像の画像信号を出力するステップと、
    を含み、
    前記配置情報では、前記基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなる複数の前記第2の閾値マトリクスの配置が示され、
    前記基準となる閾値マトリクスは、当該基準となる閾値マトリクスよりもサイズが小さい複数のサブマトリクスで構成され、
    前記第2の閾値マトリクスの端部に位置する第1のサブマトリクスの閾値は、所定の濃度で作成されたドットパターンの評価の結果に基づき決定された閾値であり、
    前記ドットパターンは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って、前記第1のサブマトリクスに隣接する位置に配置した状態で作成される、 ことを特徴とする方法。
  7. 前記第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの数は4つであり、対角線に位置する対の閾値マトリクスの向きは同じである
    ことを特徴とする請求項6に記載の方法。
  8. 多階調の入力画像に対してブルーノイズ法を用いてハーフトーン画像を生成する方法であって、
    前記入力画像における注目画素の座標を生成するステップと、
    生成された座標と、第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置及び当該第2の閾値マトリクスを構成する複数の第3の閾値マトリクスの配置を示す配置情報とに基づいて、アドレスを生成するステップと、
    前記配置情報に従って前記複数の第3の閾値マトリクスを配置した前記第2の閾値マトリクスを参照することによって、生成されたアドレスに応じた閾値を出力するステップと、
    前記注目画素の多階調の色信号と出力された閾値とを比較して前記ハーフトーン画像の画像信号を出力するステップと、
    を含み、
    前記配置情報における前記複数の第3の閾値マトリクスは、任意の基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなり、
    前記基準となる閾値マトリクスは、当該基準となる閾値マトリクスよりもサイズが小さい複数のサブマトリクスで構成され、
    前記第3の閾値マトリクスの端部に位置する第1のサブマトリクスの閾値は、所定の濃度で作成されたドットパターンの評価の結果に基づき決定された閾値であり、
    前記ドットパターンは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って、前記第1のサブマトリクスに隣接する位置に配置した状態で作成される、
    ことを特徴とする方法。
  9. 前記複数の第3の閾値マトリクスの数は4つであり、対角線に位置する対の閾値マトリクスの向きは同じであることを特徴とする請求項8に記載の方法。
  10. 前記評価には、評価関数を用いることを特徴とする請求項6乃至9のいずれか1項に記載の方法。
  11. 多階調の入力画像からハーフトーン画像を生成するための中間調処理で用いるディザマトリクスの生成方法であって、
    第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置を示す配置情報に基づいて、所定の濃度のドットパターンを生成する作成ステップと、
    前記ドットパターンを評価する評価ステップと、
    前記第2の閾値マトリクスを構成するサブマトリクスの閾値であって、前記第2の閾値マトリクスの端部に位置する第1のサブマトリクスの閾値を、前記評価の結果に基づき決定する決定ステップと、
    を含み、
    前記第2の閾値マトリクスは、前記サブマトリクスで構成される基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなり、
    前記作成ステップでは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って前記第1のサブマトリクスに隣接する位置に配置した状態で前記ドットパターンが作成される、
    ことを特徴とする生成方法。
  12. 前記第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの数は4つであり、対角線に位置する対の閾値マトリクスの向きは同じである
    ことを特徴とする請求項11に記載の生成方法。
  13. 多階調の入力画像からハーフトーン画像を生成するための中間調処理で用いるディザマトリクスの生成方法であって、
    第1の閾値マトリクスを構成する複数の第2の閾値マトリクスの配置及び当該第2の閾値マトリクスを構成する複数の第3の閾値マトリクスの配置を示す配置情報に基づいて、所定の濃度のドットパターンを生成する作成ステップと、
    前記ドットパターンを評価する評価ステップと、
    を含み、
    前記第3の閾値マトリクスは、前記サブマトリクスで構成される基準となる閾値マトリクスと、当該基準となる閾値マトリクスを回転した他の閾値マトリクスとからなり、
    前記作成ステップでは、第2のサブマトリクスを回転したサブマトリクスを、前記配置情報に従って前記第1のサブマトリクスに隣接する位置に配置した状態で前記ドットパターンが作成される、
    ことを特徴とする生成方法。
  14. 前記複数の第3の閾値マトリクスの数は4つであり、対角線に位置する対の閾値マトリクスの向きは同じであることを特徴とする請求項13に記載の生成方法。
  15. 前記評価には、評価関数を用いることを特徴とする請求項11乃至14のいずれか1項に記載の生成方法。
  16. コンピュータを、請求項1乃至のいずれか1項に記載の装置として機能させるためのプログラム。
JP2013246212A 2013-11-28 2013-11-28 画像処理装置、画像処理方法及びプログラム Active JP6355321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013246212A JP6355321B2 (ja) 2013-11-28 2013-11-28 画像処理装置、画像処理方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013246212A JP6355321B2 (ja) 2013-11-28 2013-11-28 画像処理装置、画像処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2015104804A JP2015104804A (ja) 2015-06-08
JP6355321B2 true JP6355321B2 (ja) 2018-07-11

Family

ID=53435245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013246212A Active JP6355321B2 (ja) 2013-11-28 2013-11-28 画像処理装置、画像処理方法及びプログラム

Country Status (1)

Country Link
JP (1) JP6355321B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6632345B2 (ja) * 2015-11-20 2020-01-22 キヤノン株式会社 画像処理装置、方法、プログラム及びデータ構造
JP6800726B2 (ja) * 2016-12-08 2020-12-16 キヤノン株式会社 画像形成装置、方法およびプログラム
CN111917934B (zh) * 2020-08-12 2022-08-30 珠海奔图电子有限公司 图像处理方法、装置、图像形成装置及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111310A (en) * 1990-12-04 1992-05-05 Research Technologies Corporation, Inc. Method and apparatus for halftone rendering of a gray scale image using a blue noise mask
JP2000261669A (ja) * 1999-03-11 2000-09-22 Fuji Xerox Co Ltd 閾値マトリックス作成方法
JP2001298617A (ja) * 2000-04-13 2001-10-26 Canon Inc 閾値マトリクス、及びそれを利用した階調再現方法とその装置
JP4243633B2 (ja) * 2001-04-19 2009-03-25 エーユー オプトロニクス コーポレイション 離散パターン生成方法、プログラム、記録媒体および離散パターン生成システム
US6865325B2 (en) * 2001-04-19 2005-03-08 International Business Machines Corporation Discrete pattern, apparatus, method, and program storage device for generating and implementing the discrete pattern
JP2004120133A (ja) * 2002-09-24 2004-04-15 Canon Inc 画像処理方法及び画像処理装置
JP5603613B2 (ja) * 2010-02-19 2014-10-08 キヤノン株式会社 画像処理装置および画像処理方法

Also Published As

Publication number Publication date
JP2015104804A (ja) 2015-06-08

Similar Documents

Publication Publication Date Title
JP2003046777A (ja) マスク作成方法、画像処理装置、ソフトウェアプログラム、並びにマスクデータ
JP4107059B2 (ja) 画像処理方法および画像処理装置
JP2007158843A (ja) 画像処理装置、画像処理方法、その方法をコンピュータに実行させるプログラム
JP4172932B2 (ja) カラーハーフトーン用確率的スクリーンの設計方法及び装置
EP0817466B1 (en) Edge enhanced error diffusion
US20020145758A1 (en) Error diffusion with partial dots method and system
JP6355321B2 (ja) 画像処理装置、画像処理方法及びプログラム
KR102307264B1 (ko) 화상 처리 장치, 화상 처리 방법 및 저장 매체
JP5124268B2 (ja) 好ましいパターンの間での補間によってディザ・マスクを生成する方法および装置
JPH11250244A (ja) 出力装置へ出力する文書イメ―ジを準備する処理装置
US6956670B1 (en) Method, system, program, and data structures for halftoning with line screens having different lines per inch (LPI)
US20070279652A1 (en) System and method for patterned encoded halftoning
US8379273B2 (en) Image processing apparatus and image processing method
JP4108517B2 (ja) ハーフトーン化処理方法及びハーフトーン化処理システム
US7911646B2 (en) Multilevel halftoning for tint graphic, line art and text rendering
JP4775909B2 (ja) 画像処理装置、画像処理方法、プログラム、記録媒体および画像形成装置
Park et al. Halftone blending between smooth and detail screens to improve print quality with electrophotographic printers
US7394572B2 (en) Method and apparatus for processing of half-tone image
JP2004282344A (ja) 画像処理方法
US10838339B2 (en) Image forming apparatus, dither matrix generation method, and dither matrix generation apparatus
Zhuge et al. Halftoning via Error Diffusion using Circular Dot-overlap Model
JP5434697B2 (ja) 画像処理方法、画像処理装置及びプログラム
JP4549306B2 (ja) 画像処理方法、画像処理装置、画像形成装置、及びコンピュータプログラム
JP2001309188A (ja) 画像処理装置と画像処理方法
JP4238660B2 (ja) 画像処理装置、画像処理方法及び画像処理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180612

R151 Written notification of patent or utility model registration

Ref document number: 6355321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151