JP6347162B2 - 半導体装置及び半導体装置の制御方法 - Google Patents
半導体装置及び半導体装置の制御方法 Download PDFInfo
- Publication number
- JP6347162B2 JP6347162B2 JP2014138709A JP2014138709A JP6347162B2 JP 6347162 B2 JP6347162 B2 JP 6347162B2 JP 2014138709 A JP2014138709 A JP 2014138709A JP 2014138709 A JP2014138709 A JP 2014138709A JP 6347162 B2 JP6347162 B2 JP 6347162B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- noise
- circuit
- component
- variable circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Noise Elimination (AREA)
Description
半導体装置内の回路の動作電流によって電源ノイズが発生するが、電源ノイズの周波数によって半導体装置内の回路の発生するジッタは変わる。そこで、以下に説明する実施形態では、電源ノイズにおいてジッタに影響を与える(ジッタ感度の高い)周波数成分が大きい場合、ジッタに影響を及ぼさない別の周波数の成分に変換し効果的にジッタ感度の高いノイズ周波数を避けるようにすることで、電源供給網の構成を最適化し半導体装置全体の安定した動作を実現する。
本発明の第1の実施形態について説明する。
図1は、第1の実施形態における半導体装置(半導体チップ)の構成例を示す図である。半導体装置内にて、ノイズ源となり、かつノイズをもらいたくない回路11は、電源線PWAに接続され、電源線PWAから電力の供給を受けて動作する。回路11は、例えばトランスミッターやSERDESである。電源線PWAは、電源電圧(理想電源)が供給される、チップに形成されたバンプ等の電源端子12Aに接続されている。
次に、本発明の第2の実施形態について説明する。
図8は、第2の実施形態における半導体装置の構成例を示す図である。図8において、図1に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。第2の実施形態における半導体装置は、前述した第1の実施形態における半導体装置(半導体チップ)が搭載されるパッケージ側にも可変回路32を設けている。
半導体装置内の回路が動作し、その動作電流によって電源ノイズが発生する(901)。動作電流によって発生する電源ノイズのうち、ジッタ感度の高い周波数成分をバンドパスフィルタ13により取り出す(902)。なお、ジッタ感度の高い周波数成分は、設計段階でシミュレーション等によりジッタ感度特性を算出することで予め把握しておき、その周波数成分が通過するようにバンドパスフィルタ13の周波数特性を設定する。
13 バンドパスフィルタ
14 増幅器
15 整流器・平滑回路
18 コンパレータ
19 基準電圧回路
20 制御回路
21、32 可変回路
23 ヒューズ
PWA、PWB、PWC、PWD 電源線
12A、12B、31A、31B 電源端子
Claims (6)
- 電源線に接続され、内部の容量成分及び抵抗成分の少なくとも一方を変更可能な可変回路と、
前記電源線により供給される電源電圧に重畳されたノイズのうち、第1の周波数成分を有する第1のノイズを通過させるフィルタと、
前記第1のノイズが第1の大きさより大きいか否かを判定する判定回路と、
前記判定回路により前記第1のノイズが第1の大きさより大きいと判定された場合、前記可変回路の前記容量成分及び前記抵抗成分の少なくとも一方を変更する、前記可変回路に接続する制御回路とを有することを特徴とする半導体装置。 - 前記第1のノイズを整流及び平滑化し、前記第1のノイズの大きさに応じた出力電圧を出力する平滑回路を有し、
前記判定回路は、前記平滑回路の前記出力電圧と、供給される基準電圧とを比較することによって判定を行うことを特徴とする請求項1記載の半導体装置。 - 前記フィルタ、前記判定回路、及び前記制御回路が形成されたチップと、前記チップを搭載するインターポーザとの双方に前記可変回路を設けることを特徴とする請求項1又は2記載の半導体装置。
- 前記第1の周波数成分は、前記電源電圧に重畳されたノイズのうち、予め半導体装置におけるジッタ感度特性を求めて決定したジッタに影響を与える周波数成分であることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 電源線により供給される電源電圧に重畳されたノイズのうち、第1の周波数成分を有する第1のノイズをフィルタにより通過させ、
前記第1のノイズが第1の大きさより大きいか否かを判定回路により判定し、
前記第1のノイズが前記第1の大きさより大きいと判定された場合、前記電源線に接続され、内部の容量成分及び抵抗成分の少なくとも一方を変更可能な可変回路の前記容量成分及び前記抵抗成分の少なくとも一方を、前記可変回路に接続する制御回路により変更することを特徴とする半導体装置の制御方法。 - 前記制御回路は、前記可変回路の前記容量成分及び前記抵抗成分の少なくとも一方を変更した後に、前記判定回路による判定結果を確認し、前記第1のノイズが前記第1の大きさより大きいと判定された場合、前記可変回路の前記容量成分及び前記抵抗成分の少なくとも一方をさらに変更することを特徴とする請求項5記載の半導体装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138709A JP6347162B2 (ja) | 2014-07-04 | 2014-07-04 | 半導体装置及び半導体装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138709A JP6347162B2 (ja) | 2014-07-04 | 2014-07-04 | 半導体装置及び半導体装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016018804A JP2016018804A (ja) | 2016-02-01 |
JP6347162B2 true JP6347162B2 (ja) | 2018-06-27 |
Family
ID=55233853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138709A Active JP6347162B2 (ja) | 2014-07-04 | 2014-07-04 | 半導体装置及び半導体装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6347162B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7237217B2 (en) * | 2003-11-24 | 2007-06-26 | International Business Machines Corporation | Resonant tree driven clock distribution grid |
JP4632122B2 (ja) * | 2004-12-16 | 2011-02-16 | エルピーダメモリ株式会社 | モジュール |
JP2008072263A (ja) * | 2006-09-13 | 2008-03-27 | Nec Saitama Ltd | ノイズ監視・除去回路及びその方法 |
JP2008283122A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | ノイズ検出回路 |
JP4524303B2 (ja) * | 2007-10-04 | 2010-08-18 | 富士通株式会社 | 共振点を動的に変更する半導体集積回路 |
JP6220681B2 (ja) * | 2014-01-16 | 2017-10-25 | 株式会社メガチップス | 電源インピーダンス最適化装置 |
-
2014
- 2014-07-04 JP JP2014138709A patent/JP6347162B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016018804A (ja) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5055787B2 (ja) | 半導体装置 | |
JP6076645B2 (ja) | 可変容量素子、実装回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器 | |
TWI644513B (zh) | 晶片及計算平台 | |
US20170077933A1 (en) | Phase-Locked Loop Circuit, Data Recovery Circuit, and Control Method for Phase-Locked Loop Circuit | |
US9215111B2 (en) | Transmission circuit for I/O interface and signal transmission method thereof | |
JP6347162B2 (ja) | 半導体装置及び半導体装置の制御方法 | |
TWI552529B (zh) | 解調電路及使用其的無線充電裝置 | |
US20070127169A1 (en) | Integrated circuit with configurable bypass capacitance | |
JP5691670B2 (ja) | 半導体集積回路の電源制御システムおよび電源制御方法 | |
US10122472B2 (en) | Apparatus and method for recovering data at an optical receiver with automatic tuning | |
KR20210102252A (ko) | 직접 피드포워드 회로를 갖는 위상 고정 루프(pll) | |
CN108667438B (zh) | 可补偿带宽的电子装置及相关方法 | |
CN106534007B (zh) | 一种模拟均衡器、通信接口及芯片 | |
US7482882B2 (en) | Voltage control oscillation circuit and adjusting method for the same | |
JP2017038157A (ja) | 半導体装置、及びpll回路の制御方法 | |
JP5017436B2 (ja) | フィルタ調整装置、電源制御システム、およびフィルタ調整方法、 | |
US9400537B2 (en) | Power supply impedance optimizing apparatus | |
CN203368415U (zh) | 电调谐滤波器 | |
JP4048377B2 (ja) | イコライザ装置、およびイコライザ回路の調整方法 | |
US7212012B1 (en) | Method of and system for regulating output voltage | |
US10116293B2 (en) | Input buffer circuit | |
WO2012004935A1 (ja) | 半導体集積回路およびそれを備えた電子機器 | |
US9859900B2 (en) | Jitter control circuit within chip and associated jitter control method | |
JP2015198303A (ja) | 同軸通信装置 | |
JP2009188881A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6347162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |