JP6340463B1 - 電源装置 - Google Patents

Abstract

【課題】異常時には平滑部に含まれるコンデンサを速やかに放電させ、且つ平時における損失を低減可能な電源装置を提供する。【解決手段】順変換部３と、平滑部４と、逆変換部５と、これらを収納している筐体７と、順変換部３、逆変換部５、及び筐体７の少なくとも一つの異常を検出する異常検出部と、を備え、平滑部４は、順変換部３の出力に並列に接続されているコンデンサ１０と、コンデンサ１０を放電する第１放電抵抗１２と、第１放電抵抗１２と直列に接続されている開閉素子１４と、を含み、異常検出部によって異常が検出された場合に、開閉素子１４は異常検出部によって閉じられ、開閉素子１４が閉じられている場合に、コンデンサ１０は第１放電抵抗１２によって放電される。【選択図】図２

Description

本発明は、電源装置に関する。

特許文献１に記載されたインバータ装置は、交流電源から直流電源を生成し、リアクタ及び平滑コンデンサからなる平滑回路を介して出力される直流出力から、インバータ回路のスイッチング素子をオンオフ制御して交流出力を得て、誘導加熱用の加熱コイルに高周波の交流電力を供給する。このインバータ装置では、平滑コンデンサを所定の放電時定数で放電する放電用抵抗が、平滑コンデンサに並列に接続されている。

特許第３４１９６４１号公報

特許文献１に記載されたインバータ装置のように、放電用抵抗が平滑コンデンサに並列に接続されていると、電力が放電用抵抗によって常に消費されてしまう。放電用抵抗によって消費される電力を低減するために放電用抵抗の抵抗値を大きくすると、放電時定数が大きくなり、平滑コンデンサの放電に要する時間が長くなる。平滑コンデンサに電荷が残っていると回路の点検及び修理の妨げとなることから、装置に異常が発生した際には、平滑コンデンサは速やかに（例えば１０秒以内に）放電されることが要請される。

特許文献１に記載されたインバータ装置は、鍋等の調理器具の誘導加熱に用いられ、その出力は比較的小さく、平滑コンデンサの静電容量もまた比較的小さい。このため、放電用抵抗の抵抗値を大きくすることによって放電時定数が大きくなるとしても、その影響は軽微である。特許文献１に一例として記載された、平滑コンデンサの静電容量が９μＦ、放電用抵抗の抵抗値が２４０ＫΩである場合に、放電時定数は２秒程である。

しかし、鋼材の熱処理、電縫管の溶接等に用いられるような、出力が比較的大きい電源装置では、平滑コンデンサの静電容量もまた大きい。特に、電縫管の溶接に用いられる電源装置は低リップルであることが要請され、この種の電源装置に用いられる平滑コンデンサの静電容量は、数万μＦと極めて大きい。平滑コンデンサの静電容量がこれほどまでに大きいと、放電用抵抗の抵抗値の増大は、放電時定数の著しい増大をもたらす。一方で、放電用抵抗の抵抗値を小さくすると、放電用抵抗によって消費される電力量が増加し、また、消費電力と抵抗器の定格との関係で多数の抵抗器が必要となり、電源装置の製造コスト及び運転コストの上昇、並びに電源装置の大型化が懸念される。

本発明は、上述した事情に鑑みなされたものであり、異常時には平滑部に含まれるコンデンサを速やかに放電させ、且つ平時における損失を低減可能な電源装置を提供することを目的とする。

本発明の一態様の電源装置は、交流電源から供給される交流電力を直流電力に変換する順変換部と、前記順変換部から出力されるリップルを含んだ直流電力を平滑する平滑部と、前記平滑部によって平滑された直流電力を交流電力に変換する逆変換部と、前記順変換部、前記平滑部、及び前記逆変換部を収納している筐体と、前記順変換部、前記逆変換部、及び前記筐体の少なくとも一つの異常を検出する異常検出部と、を備え、前記平滑部は、前記順変換部の出力に並列に接続されている少なくとも一つのコンデンサと、前記コンデンサを放電する第１放電抵抗と、前記第１放電抵抗と直列に接続されている開閉素子と、を含み、前記異常検出部によって異常が検出された場合に、前記開閉素子は前記異常検出部によって閉じられ、前記開閉素子が閉じられている場合に、前記コンデンサは前記第１放電抵抗によって放電され、前記平滑部は、前記コンデンサとして、前記順変換部の出力に順方向バイアスとなるように接続されたダイオードを介して接続されている第１コンデンサを含み、前記第１放電抵抗は、前記第１コンデンサと並列に接続されている。

本発明によれば、異常時には平滑部に含まれるコンデンサを速やかに放電させ、且つ平時における損失を低減可能な電源装置を提供することができる。

本発明の実施形態を説明するための、電源装置の一例のブロック図である。 図１の電源装置の平滑部の回路図である。 図１の電源装置の平滑部の変形例の回路図である。 本発明の実施形態を説明するための、電源装置の他の例のブロック図である。 図４の電源装置の制御部の回路図である。 図４の電源装置の制御部の回路図である。

図１は、本発明の実施形態を説明するための、電源装置の一例を示し、図２は、平滑部の一例を示す。

電源装置１は、交流電源２から供給される交流電力を直流電力に変換する順変換部３と、順変換部３から出力されるリップルを含んだ直流電力を平滑する平滑部４と、平滑部４によって平滑された直流電力を交流電力に変換する逆変換部５と、を備える。本例では、電源装置１は、交流電源２から順変換部３に過電流が流れた場合に順変換部３に対する電力供給を遮断するブレーカ６をさらに備え、順変換部３、平滑部４、逆変換部５、及びブレーカ６は、筐体７に収納されている。

順変換部３は、例えばダイオードブリッジを用いて整流するものであってもよいし、外部信号に基づいて導通の制御が可能なサイリスタ等の半導体素子を用いて平滑後の直流電圧を可変に整流するものであってもよい。半導体素子が用いられる場合に、半導体素子の導通は、制御部８によって制御される。

逆変換部５は、例えばスイッチング動作可能な４つのパワー半導体素子を主体とするフルブリッジ回路によって構成され、４つのパワー半導体素子の所定のスイッチング動作によって高周波の交流電力が生成される。また、高周波の出力は、６つのパワー半導体素子を使用して、三相出力とされてもよい。パワー半導体素子のスイッチング動作は、制御部８によって制御される。

パワー半導体素子としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ）や、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor、金属酸化物半導体電界効果トランジスタ）といったスイッチング動作可能な各種のパワー半導体素子が使用可能であり、半導体材料として、例えばＳｉ（シリコン）を用いたものや、ＳｉＣ（シリコンカーバイト）を用いたものがある。

逆変換部５の出力には、加熱コイルを含む負荷９が接続され、逆変換部５によって生成された高周波の交流電力が加熱コイルに供給される。そして、加熱コイルによって加熱対象物が誘導加熱される。加熱対象物及び加熱目的は、特に限定されないが、鋼材の熱処理（焼入れ等）、電縫管の溶接等を例示することができる。

平滑部４は、図２に示す例では、コンデンサ１０と、リアクトル１１と、第１放電抵抗１２と、第２放電抵抗１３と、開閉素子１４とを含む。

コンデンサ１０は、順変換部３の出力に並列に接続されており、順変換部３の直流出力に含まれるリップルを除去ないし軽減する。コンデンサ１０の静電容量は、電源装置１の出力に応じて適宜設定され、例えば電源装置１の出力が３００ｋＷ程度であるものとして、コンデンサ１０の静電容量は２００００μＦ程度とすることができる（ただし、この静電容量は、かなりの低リップルの電源装置での値である）。コンデンサ１０としては、例えば大容量化が容易な電解コンデンサが用いられるが、電解コンデンサに限定されるものではない。

さらに本例では、リアクトル１１が、順変換部３の出力の正極と、この正極側に接続されているコンデンサ１０の端子との間に介在している。リアクトル１１は、コンデンサ１０と協働してローパスフィルタを形成し、リップルの除去能を高めている。

第１放電抵抗１２と開閉素子１４とは直列に接続されており、直列に接続された第１放電抵抗１２及び開閉素子１４は、順変換部３の出力に並列に接続されている。開閉素子１４は、外部信号に基づいて開閉可能であり、制御部８によって開閉される。そして、開閉素子１４が閉じられている（導通されている）場合に、コンデンサ１０は第１放電抵抗１２及び開閉素子１４を通して放電される。

開閉素子１４としては、例えば電磁石による可動鉄片の吸引を利用して開閉されるマグネットスイッチ等の機械的接点を有する素子、又はサイリスタ等の半導体素子を用いることができるが、機械的接点を有する素子に比べて素子の寿命が長い半導体素子が好適に用いられる。

第２放電抵抗１３は、第１放電抵抗１２と並列に接続されており、コンデンサ１０は第２放電抵抗１３を通して常に放電される。第２放電抵抗１３の抵抗値は、第１放電抵抗１２の抵抗値よりも大きく、例えば第１放電抵抗１２の抵抗値は数百Ωであり、第２放電抵抗１３の抵抗値は数十ｋΩ〜数百ｋΩである。

ブレーカ６は、交流電源２から順変換部３に過電流が流れた場合に順変換部３に対する電力供給を遮断し、順変換部３に対する電力供給を遮断した際に、順変換部３の異常を示す異常信号を制御部８に送出する。

制御部８は、例えばプロセッサを主体として構成され、逆変換部５のパワー半導体素子のスイッチング動作を制御し、また、順変換部３にサイリスタ等の半導体素子が用いられる場合には半導体素子の導通を制御する。また、制御部８は、異常信号がブレーカ６から入力された際に開閉素子１４を閉じる。

開閉素子１４が閉じられることにより、コンデンサ１０は、第２放電抵抗１３に加え、第１放電抵抗１２を通して放電される。第１放電抵抗１２の抵抗値（例えば数百Ω）は、第２放電抵抗１３の抵抗値（例えば数十ｋΩ〜数百ｋΩ）よりも小さく、コンデンサ１０に蓄積された電荷の殆どは第１放電抵抗１２に流れる。コンデンサ１０の端子間電圧に対して放電抵抗の抵抗値が小さいほど放電抵抗に流れる電流は大きくなり、ブレーカ６及び制御部８によって順変換部３の異常が検出された際に、抵抗値が小さい第１放電抵抗１２によってコンデンサ１０を速やかに放電することができる。例えばコンデンサ１０の静電容量が２００００μＦであり、第１放電抵抗１２の抵抗値が３００Ωである場合に、放電時定数は６秒程である。

また、常時通電される抵抗器は、発熱に対する安全性の観点から、一般に定格電力の１／４程度で運用されるが、第１放電抵抗１２には、異常時において開閉素子１４が閉じられた時点でコンデンサ１０に蓄積されている電荷が流れるだけであり、第１放電抵抗１２の通電に伴う発熱は一時的であるため、第１放電抵抗１２は、定格電力の上限又は上限近傍で運用可能である。これにより、第１放電抵抗１２を構成する抵抗器の本数を削減することができ、電源装置１の製造コストの削減及び電源装置１の小型化が可能である。例えば、交流電源２の出力電圧が４４０Ｖであり、順変換部３がダイオードブリッジを用いて整流するものである場合に、順変換部３の出力電圧は約６００Ｖとなる。そして、第１放電抵抗１２の抵抗値が３００Ωである場合に、第１放電抵抗１２に流れる電流は最大で２Ａとなり、第１放電抵抗１２の消費電力は最大で１２００Ｗとなる。この場合に、例えばホーロー抵抗器等の定格電力が比較的大きい抵抗器を用いれば、第１放電抵抗１２を一本の抵抗器によって構成することができる。なぜなら、第１放電抵抗１２は、放電時に使用されるのみであり、非常に使用率の低い方法で使用されるからである。

そして、平時、すなわち異常が検出されずに電源装置１が正常に動作及び停止している際には、第１放電抵抗１２は通電されず、第１放電抵抗１２によって電力が消費されることもない。これにより、電源装置１の運転コストの削減が可能である。

なお、異常時にコンデンサ１０を速やかに放電する観点では、第２放電抵抗１３は省略されてもよいが、好ましくは、第２放電抵抗１３が設けられ、電源装置１が正常に動作及び停止している際に、コンデンサ１０は第２放電抵抗１３を通して常に放電される。例えばコンデンサ１０の充電が開始された際などの過渡状態においてコンデンサ１０の端子間電圧が一時的に高くなる場合があるが、コンデンサ１０が第２放電抵抗１３を通して放電されることにより、逆変換部５に過大な電圧が印加されることを抑制でき、逆変換部５のパワー半導体素子を保護することができる。

そして、第２放電抵抗１３の抵抗値は、第１放電抵抗１２の抵抗値よりも十分に大きく、例えば数十ｋΩ〜数百ｋΩであるので、第２放電抵抗１３に流れる電流は極めて小さく、例えば数ｍＡ〜数十ｍＡとなるので、第２放電抵抗１３によって常に電力が消費されるとしても、消費される電力量は僅かである。

図３は、平滑部４の変形例を示す。

図３に示す例では、平滑部４は、順変換部３の出力に並列に接続されるコンデンサとして、ダイオード２０を介して接続されている第１コンデンサ２１と、直接接続されている第２コンデンサ２２とを含み、さらに、第１放電抵抗２３と、第２放電抵抗２４と、第３放電抵抗２５と、開閉素子２６とを含む。

第１放電抵抗２３と開閉素子２６とは直列に接続されており、直列に接続された第１放電抵抗２３及び開閉素子２６は、第１コンデンサ２１と並列に接続されている。開閉素子２６は、外部信号に基づいて開閉可能であり、制御部８によって開閉される。

第２放電抵抗２４は、第１放電抵抗２３と並列に接続されており、第１コンデンサ２１は第２放電抵抗２４を通して常に放電される。第２放電抵抗２４によって消費される電力量を削減する観点から、第２放電抵抗２４の抵抗値は第１放電抵抗２３の抵抗値よりも大きく、例えば第１放電抵抗２３の抵抗値は数百Ωであり、第２放電抵抗２４の抵抗値は数十ｋΩ〜数百ｋΩである。

第３放電抵抗２５は、第２コンデンサ２２と並列に接続されており、第２コンデンサ２２は第３放電抵抗２５を通して常に放電される。第３放電抵抗２５によって消費される電力量を削減する観点から、第３放電抵抗２５の抵抗値は第１放電抵抗２３の抵抗値よりも大きく、例えば第１放電抵抗２３の抵抗値は数百Ωであり、第３放電抵抗２５の抵抗値は数十ｋΩ〜数百ｋΩである。

ダイオード２０を介して順変換部３の出力に並列に接続されている第１コンデンサ２１は、第１コンデンサ２１の端子間電圧が第２コンデンサ２２の端子間電圧よりも低い場合に充電される。したがって、順変換部３の出力に含まれるリップルは、基本的には第２コンデンサ２２によって除去ないし軽減される。図２に示した平滑部４のコンデンサ１０と同様に、第２コンデンサ２２が第３放電抵抗２５を通して常に放電されることにより、過渡状態における第２コンデンサ２２の端子間電圧の上昇が抑制され、逆変換部５のパワー半導体素子が保護される。第１コンデンサ２１は、ダイオード２０と、第２放電抵抗２４と協働して過渡電圧抑制回路を形成し、過渡状態における第２コンデンサ２２の端子間電圧の上昇をさらに抑制する。なお、過渡状態における第２コンデンサ２２の端子間電圧の上昇は、上記過渡電圧抑制回路によって抑制されるので、第３放電抵抗２５は省略されてもよい。

好ましくは、第１コンデンサ２１の静電容量は、第２コンデンサ２２の静電容量よりも小さく、静電容量が相対的に小さい第１コンデンサ２１としては、例えば電解コンデンサに比べて長寿命なフィルムコンデンサが好適である。

図３に示す例においても、交流電源２から順変換部３に過電流が流れた場合に、順変換部３に対する電力供給がブレーカ６によって遮断され、異常信号がブレーカ６から制御部８に送出され、開閉素子２６が制御部８によって閉じられる。開閉素子２６が閉じられることにより、まず、第１コンデンサ２１が、第２放電抵抗２４に加え、第１放電抵抗２３を通して放電される。第１放電抵抗２３の抵抗値（例えば数百Ω）は、第２放電抵抗２４の抵抗値（例えば数十ｋΩ〜数百ｋΩ）よりも小さく、第１コンデンサ２１に蓄積された電荷の殆どは第１放電抵抗２３に流れ、第１コンデンサ２１は第１放電抵抗２３を通して速やかに放電される。そして、第１コンデンサ２１が放電されて第１コンデンサ２１の端子間電圧が第２コンデンサ２２の端子間電圧よりも低くなることにより、第２コンデンサ２２もまた、第１放電抵抗２３を通して速やかに放電される。例えば第１コンデンサ２１の静電容量が７０００μＦであり、第２コンデンサ２２の静電容量が２００００μＦであり、第１放電抵抗２３の抵抗値が３００Ωである場合に、放電時定数は８秒程である。

ここまで、電源装置１の異常として、交流電源２から順変換部３に過電流が流れる場合を例にし、この順変換部３の異常がブレーカ６と制御部８とによって検出されるものとして説明したが、電源装置１の異常として、筐体７の開扉が検出されてもよい。例えば適宜なスイッチ又はセンサからなる開扉検出部が筐体７の扉又は扉枠に設けられ、筐体７の開扉に応じて開扉検出部がＯＮ又はＯＦＦされ、開扉検出部のＯＮ状態及びＯＦＦ状態に基づき、筐体７の開扉が制御部８によって検出される。筐体７の開扉が検出された場合に、図２に示した平滑部４では、開閉素子１４が制御部８によって閉じられ、コンデンサ１０が第１放電抵抗１２を通して速やかに放電され、また図３に示した平滑部４では、開閉素子２６が制御部８によって閉じられ、第１コンデンサ２１及び第２コンデンサ２２が第１放電抵抗２３を通して速やかに放電される。

また、電源装置１の異常として、逆変換部５の異常が検出されてもよく、図４から図６を参照して、逆変換部５の異常と、その検出方法の一例を説明する。なお、上述した電源装置１と共通する要素には共通の符号を付し、説明を省略又は簡略する。

制御部８は、逆変換部５から出力される交流電力の周波数を、逆変換部５に接続される負荷９の共振周波数となるように制御する位相同期ループ回路（以下、「ＰＬＬ回路」と略す。）３０と、異常検出回路３１とを有する。また、逆変換部５には、負荷９に供給される電流Ｉ１を検出する変流器３２と、負荷９に印加される電圧Ｖ１を検出する変圧器３３が設けられている。

図５に示すように、ＰＬＬ回路３０には、変流器３２によって検出される電流Ｉ１と、変圧器３３によって検出される電圧Ｖ１の位相を検出する位相比較回路４０と、位相比較回路４０によって検出される位相に応じて、予め設定された周波数設定値を加減するアナログ加減算器４１と、このアナログ加減算器４１から出力される電圧に応じた周波数の信号を出力する電圧制御発振器４２と、電圧制御発振器４２から出力される信号の周波数に応じて、逆変換部５のパワー半導体素子Ｍ１〜Ｍ４の制御端子ｇ１〜ｇ４に制御信号を送出する制御信号回路４３とが設けられている。

ＰＬＬ回路３０によって、負荷９に供給される電流Ｉ１及び負荷９に印加される電圧Ｖ１の位相ずれがなくなるように逆変換部５の作動周波数が制御され、逆変換部５から出力される交流電力の周波数が、インダクタンス成分Ｌおよびキャパシタンス成分Ｃを含む負荷９の共振周波数と一致する。これにより、電源装置１０１の効率を高めることが可能となる。

しかし、負荷９側の回路の一部が短絡し、又は開放されるといった異常が発生すると、負荷９のインピーダンスが急激に変化し、共振周波数が大きく変動する。すると、ＰＬＬ回路３０は、負荷９の共振周波数に追従するように逆変換部５の作動周波数を調節し、過渡状態において、瞬間的に大きな電流や電圧が逆変換部５に発生し、パワー半導体素子Ｍ１〜Ｍ４が破壊される虞がある。特に、負荷９のインピーダンスの変化により、電流Ｉ１の位相が電圧Ｖ１の位相に対して進むと、大きなサージ電圧が発生し、このサージ電圧でパワー半導体素子Ｍ１〜Ｍ４が破壊される虞がある。そこで、異常検出回路３１は、変流器３２及び変圧器３３と協働して位相ずれ検出部を構成し、変流器３２によって検出される電流Ｉ１と変圧器３３によって検出される電圧Ｖ１との位相ずれを検出する。

異常検出回路３１には、変流器３２によって検出される電流Ｉ１及び変圧器３３によって検出される電圧Ｖ１が入力され、図６に示すように、入力された電圧Ｖ１の波形を所定の方形波に整える波形整形器５０と、入力された電流Ｉ１の波形を所定の方形波に整える波形整形器５１と、電圧Ｖ１及び電流Ｉ１の位相ずれを検出する位相ずれ検出手段としてのデータフリップフロップ５２と、このデータフリップフロップ５２の出力をホールドするラッチとしてのフリップフロップ５３と、電流Ｉ１の大きさが基準値に達したか否かを検出する比較器５４と、この比較器５４の出力信号を反転する反転器５５とが設けられている。

波形整形器５０は、データフリップフロップ５２に入力する電圧に応じた直流抵抗値を有する抵抗器５０Ａや、電圧Ｖ１の波形に含まれる不要な高調波分をカットするためのコンデンサ５０Ｂ等を備える。波形整形器５１は、波形整形器５０と同様に、データフリップフロップ５２に入力する電圧に応じた直流抵抗値を有する抵抗器５１Ａや、電流Ｉ１の波形に含まれる不要な高調波分をカットするためのコンデンサ５１Ｂ等を備える。

データフリップフロップ５２は、クロック信号が入力されるクロック入力ポートＣＬと、データ信号が入力されるデータ入力ポートＤと、セット信号が入力されるセット入力ポートＳと、リセット信号が入力されるリセット入力ポートＲと、セット状態となるとセット信号を送出するセット信号ポートＱとを有し、クロック信号と同時にデータ信号が入力されると、セット状態となって、セット信号ポートＱからセット信号を送出する。

比較器５４は、二つの入力ポートにそれぞれ入力される交流信号の大きさを比較するものである。比較器５４の一方の入力ポートには、負荷９に供給される電流Ｉ１の値を示す交流信号が入力されている。比較器５４の他方の入力ポートには、予め設定された基準値として、所定の交流電圧Ｖ２を可変抵抗器５６で分圧した交流信号が入力されている。電流Ｉ１が基準値よりも大きくなると、比較器５４から定常運転信号が出力されるようになっている。この定常運転信号は、反転器５５で反転されてデータフリップフロップ５２のリセット入力ポートＲに送られる。比較器５４、反転器５５及び可変抵抗器５６により、電流Ｉ１の値が基準値よりも大きくなるまで、データフリップフロップ５２にリセット信号を出力し続けるマスク手段５７が形成されている。

以上の構成において、電源装置１の起動後、電源装置１の運転が定常状態に達するまで、具体的には、逆変換部５の作動周波数が負荷９の共振周波数に一致し、且つ負荷９に供給される電流Ｉ１が基準値よりも大きくなるまで、マスク手段５７がデータフリップフロップ５２にリセット信号を出力し続け、異常検出回路３１による位相ずれ検出動作は休止される。これにより、負荷９に供給される電流Ｉ１が不安定となり、位相が電圧と一致しない電源装置１の起動直後に強制的に停止されるといった不具合が解消される。そして、電源装置１の運転が定常状態に達すると、異常検出回路３１による位相ずれ検出動作が開始される。

ここで、負荷９の共振周波数が逆変換部５の作動周波数に一致し、電圧Ｖ１の位相と電流Ｉ１の位相とが相互に一致した状態となっている場合には、データフリップフロップ５２は、リセット状態のままとなり、セット状態へ移行することがなく、セット信号ポートＱからセット信号が送出されず、電源装置１は、そのまま運転が継続される。

一方、負荷９に異常が発生し、負荷９の共振周波数が逆変換部５の作動周波数からずれると、電圧Ｖ１の位相と電流Ｉ１の位相とが相互に一致せず、逆変換部５の異常となる。このような状態となった場合には、データフリップフロップ５２は、セット状態へ移行し、セット信号ポートＱからセット信号が送出され、このセット信号は、フリップフロップ５３を介して、逆変換部５の異常を示す異常信号としてＰＬＬ回路３０に入力される。

異常信号が入力されたＰＬＬ回路３０は、パワー半導体素子Ｍ１〜Ｍ４を適宜オフ状態として、負荷９への電力供給を停止し、パワー半導体素子Ｍ１〜Ｍ４を保護する。なお、異常信号は、フリップフロップ５３がリセットされるまで出力され続ける。そして、異常信号が内部のＰＬＬ回路３０と異常検出回路３１との間で授受される制御部８により、図２に示した平滑部４では開閉素子１４が閉じられ、コンデンサ１０が第１放電抵抗１２を通して速やかに放電され、また図３に示した平滑部４では、開閉素子２６が閉じられ、第１コンデンサ２１及び第２コンデンサ２２が第１放電抵抗２３を通して速やかに放電される。

上述した逆変換部５の異常の検出方法によれば、負荷９の共振周波数の変動に起因する電流Ｉ１と電圧Ｖ１との位相ずれから逆変換部５の異常を迅速に検出可能であり、逆変換部５の作動周波数を負荷９の共振周波数に追従させるＰＬＬ回路３０の動作が完了する前に、逆変換部５の異常を確実に検出することができる。そして、逆変換部５の異常を検出した場合に、逆変換部５のパワー半導体素子Ｍ１〜Ｍ４が適宜オフ状態とすることにより、パワー半導体素子Ｍ１〜Ｍ４の破壊を未然に防止できる。

また、電流Ｉ１と電圧Ｖ１との位相ずれを検出する異常検出回路３１が、クロック信号と同時に入力されるデータ信号によりセット状態となり、セット状態の信号であるセット出力を送出するデータフリップフロップ５２を含み、電流Ｉ１と電圧Ｖ１との位相がずれたときのみ、データフリップフロップ５２からセット信号（異常信号）が出力され、これにより、電流Ｉ１と電圧Ｖ１との位相ずれが、簡単な回路構成で検出可能となる。

さらに、異常検出回路３１は、負荷９に供給される電流Ｉ１の電流値と、予め設定された基準値とを比較し、電流Ｉ１の値が基準値よりも大きくなるまで、データフリップフロップ５２にリセット信号を出力し続けるマスク手段５７を含み、電流Ｉ１が不安定となり、電流Ｉ１の位相と電圧Ｖ１の位相とが相互に一致しない電源装置１の起動時には、異常検出回路３１の位相ずれ検出動作が一時的に休止されるので、起動直後に電源装置１が強制的に停止されるといった不都合も解消できる。

以上説明した、ブレーカ６と制御部８とによって構成され、順変換部３の異常を検出する異常検出部、上記開扉検出部と制御部８とによって構成され、筐体７の異常を検出する異常検出部、異常検出回路３１を含む制御部８と変流器３２と変圧器３３とによって構成され、逆変換部５の異常を検出する異常検出部は、それぞれ単独で用いられてもよいし、複数組み合わされて用いられてもよい。

１ 電源装置
２ 交流電源
３ 順変換部
４ 平滑部
５ 逆変換部
６ ブレーカ
７ 筐体
８ 制御部
９ 負荷
１０ コンデンサ
１１ リアクトル
１２ 第１放電抵抗
１３ 第２放電抵抗
１４ 開閉素子
２０ ダイオード
２１ 第１コンデンサ
２２ 第２コンデンサ
２３ 第１放電抵抗
２４ 第２放電抵抗
２５ 第３放電抵抗
２６ 開閉素子
３０ ＰＬＬ回路
３１ 異常検出回路
３２ 変流器
３３ 変圧器
４０ 位相比較回路
４１ アナログ加減算器
４２ 電圧制御発振器
４３ 信号制御回路
５０ 波形整形器
５０Ａ 抵抗器
５０Ｂ コンデンサ
５１ 波形整形器
５１Ａ 抵抗器
５１Ｂ コンデンサ
５２ データフリップフロップ
５３ フリップフロップ
５４ 比較器
５５ 反転器
５６ 可変抵抗器
５７ マスク手段
ＣＬ クロック入力ポート
Ｄ データ入力ポート
ｇ１〜ｇ４ 制御端子
Ｍ１〜Ｍ４ パワー半導体素子
Ｑ セット信号ポート
Ｒ リセット入力ポート
Ｓ セット入力ポート

Claims (9)

1. 交流電源から供給される交流電力を直流電力に変換する順変換部と、
   前記順変換部から出力されるリップルを含んだ直流電力を平滑する平滑部と、
   前記平滑部によって平滑された直流電力を交流電力に変換する逆変換部と、
   前記順変換部、前記平滑部、及び前記逆変換部を収納している筐体と、
   前記順変換部、前記逆変換部、及び前記筐体の少なくとも一つの異常を検出する異常検出部と、
   を備え、
   前記平滑部は、
   前記順変換部の出力に並列に接続されている少なくとも一つのコンデンサと、
   前記コンデンサを放電する第１放電抵抗と、
   前記第１放電抵抗と直列に接続されている開閉素子と、
   を含み、
   前記異常検出部によって異常が検出された場合に、前記開閉素子は前記異常検出部によって閉じられ、前記開閉素子が閉じられている場合に、前記コンデンサは前記第１放電抵抗によって放電され、
   前記平滑部は、前記コンデンサとして、前記順変換部の出力に順方向バイアスとなるように接続されたダイオードを介して接続されている第１コンデンサを含み、
   前記第１放電抵抗は、前記第１コンデンサと並列に接続されている電源装置。
2. 請求項１記載の電源装置であって、
   前記平滑部は、前記第１放電抵抗と並列に接続されており、且つ前記コンデンサを常に放電する第２放電抵抗をさらに含み、
   前記第２放電抵抗の抵抗値は、前記第１放電抵抗の抵抗値よりも大きい電源装置。
3. 請求項１又は２記載の電源装置であって、
   前記平滑部は、前記コンデンサとして、前記順変換部の出力に直接接続されており且つ前記第１コンデンサよりも静電容量が大きい第２コンデンサを含む電源装置。
4. 請求項３記載の電源装置であって、
   前記平滑部は、前記第２コンデンサと並列に接続されており、且つ前記第２コンデンサを常に放電する第３放電抵抗をさらに含み、
   前記第３放電抵抗の抵抗値は、前記第１放電抵抗の抵抗値よりも大きい電源装置。
5. 請求項１から４のいずれか一項記載の電源装置であって、
   前記開閉素子は、機械的接点を有する電源装置。
6. 請求項１から４のいずれか一項記載の電源装置であって、
   前記開閉素子は、半導体素子である電源装置。
7. 請求項１から６のいずれか一項記載の電源装置であって、
   前記異常検出部は、前記交流電源から前記順変換部に過電流が流れた場合に前記順変換部に対する電力供給を遮断するブレーカを含み、前記順変換部に対する電力供給が前記ブレーカによって遮断された場合に前記開閉素子を閉じる電源装置。
8. 請求項１から６のいずれか一項記載の電源装置であって、
   前記異常検出部は、前記筐体が開扉された場合に開扉を検出する開扉検出部を含み、開扉が前記開扉検出部によって検出された場合に前記開閉素子を閉じる電源装置。
9. 請求項１から６のいずれか一項記載の電源装置であって、
   前記逆変換部は、当該逆変換部の出力周波数が当該電源装置に接続される負荷の共振周波数となるように制御され、
   前記異常検出部は、前記逆変換部の出力電圧と出力電流との位相ずれを検出する位相ずれ検出部を含み、位相ずれが前記位相ずれ検出部によって検出された場合に前記開閉素子を閉じる電源装置。

Images