JP6339829B2 - 磁気接合 - Google Patents
磁気接合 Download PDFInfo
- Publication number
- JP6339829B2 JP6339829B2 JP2014051725A JP2014051725A JP6339829B2 JP 6339829 B2 JP6339829 B2 JP 6339829B2 JP 2014051725 A JP2014051725 A JP 2014051725A JP 2014051725 A JP2014051725 A JP 2014051725A JP 6339829 B2 JP6339829 B2 JP 6339829B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- substructure
- junction
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Description
MRAMは磁気物質を情報格納媒体として利用し、情報を格納することができる。MRAMの一種類としてSTT−RAM(Spin Transfer Torque Random Access Memory)がある。
STT−RAMは磁気接合を通過する電流によって少なくとも一部が記録される磁気接合を利用する。磁気接合を通過するスピン分極された電流は磁気接合内の磁気モ−メントにスピントルクを加える。したがって、スピントルクに反応する磁気モ−メントを有する層は望む状態にスイッチングされる。
一般的なシード層12は一般的に、AFM層14のような、所望の結晶構造を有するその次の層の成長を助けるために活用される。一般的なトンネル障壁層18は非磁性であり、一例としてMgOのような薄い絶縁体である。
一例として、一般的な被固定層16は、ルテニウムRuのような薄い導電層を通じて反強磁性的又は強磁性的に結合された磁性層を含む合成反強磁性層(synthetic antiferromagnetic layer:SAF)であり得る。ルテニウムRu薄膜が挿入された複数の磁性層がこのようなSAF層に使用され得る。
さらに一般的な(MTJ)10の他のバージョンは、追加的な非磁性障壁層又は導電層(図示せず)によって自由層20から分離された追加的な被固定層(図示せず)を包含することができる。
一例として、一般的な自由層20は、ルテニウムRuのような導電性薄膜層を通じて反強磁性又は強磁性的に結合された磁性層を含む合成層であり得る。一般的な自由層20の符号21の矢印で示す磁化が面内(in−plane)であるように図に示したが、一般的な自由層20の符号21の矢印で示す磁化は垂直異方性(perpendicular anisotropy)を有してもよい。
したがって、被固定層16及び自由層20は、各々各層の面と垂直である方向の磁気モ−メント(符号17、符号21の矢印)を有することもある。
十分な電流が上部コンタクト24から下部コンタクト11に流れると、一般的な自由層20の磁化21は一般的な被固定層16の磁化17と平行にスイッチ(switch)される。十分な電流が下部コンタクト11から上部コンタクト24に流れると、自由層の符号21の矢印で示す磁化は被固定層16の符号17の矢印で示す磁化と反平行にスイッチされる。
磁気的配置(magnetic configuration)の相違点は異なる磁気抵抗(magnetoresistances)とこれにしたがう一般的な(MTJ)10の異なる論理状態(例えば、論理0と論理1)に相応する。
一例として、臨界スイッチング電流IC0は数mA又はその以下の単位(order)であることが要求される。これに加えて高いデータ速度で一般的な磁気装置をプログラミングするのに使用するために短い電流パルスが要求される。
一般的な(MTJ)10は面内の磁気モ−メント(符号17、符号21の矢印)を有する。スイッチング特性を改善させるために、磁気モ−メント(符号17、符号21の矢印)は面と垂直である(即ち、z方向)ことが望ましい。しかし、このような方向で一般的な(MTJ)10からの信号(signal)は要求されるものよりさらに低いことがあり得る。また、このような垂直方向の一般的な(MTJ)10は普通高い減衰(damping)を示す。そのような意味で、スイッチング性能は悪影響を受ける。したがって、一般的な(MTJ)10を使用するメモリの性能は相変わらず改善が要求される。
そのような理由で、スピン伝達トルクに基づいたメモリの性能を改善することができる方法及びシステムが必要とされる。ここで、説明する方法及びシステムはこのようなニーズを取り扱う。
本明細書に記載した例示的な実施形態及びそれに対する原理及び形態の多様な変形は、本発明が属する技術分野で通常の知識を有する者に明確である。例示的な実施形態は主に特定な実施形態に提供される特定な方法及びシステムとして記述したが、前記方法及びシステムは他の実施形態でも有効に作用することができる。
“例示的な実施形態”、“一実施形態”、及び“他の実施形態”のような表現は複数の実施形態のみならず、同一であるか、或いは他の実施形態に対することであり得る。実施形態は一定の構成を有するシステム及び/又は装置に対して記述するが、システム及び/又は装置は図示した構成より多いか、或いは少ない構成を包含することがあり得、配置及び構成の形態に対する変化が本発明の範囲内で行われ得る。
また、例示的な実施形態は一定の段階を有する特定方法の脈絡で記述することがあるが、このような方法及びシステムは他の及び/又は追加的な段階を有するか、或いは例示的な実施形態に矛盾しない他の順番の段階を有する他の方法で有効に作用する。したがって、本発明に図示した実施形態に限定する意図ではなく、本明細書に記載した原理及び形態と矛盾しない最も広い範囲にしたがう。
磁気接合は基準層、非磁性スペース層及び自由層を含む。非磁性スペース層は基準層と自由層との間に配置される。磁気接合は書込み電流が磁気接合を通じて流れる時、複数の安定した磁気状態間で自由層がスイッチすることができるように構成される。磁気接合の一部分は少なくとも1つの磁気サブ構造を含む。磁気サブ構造は少なくとも1つのFe層と少なくとも1つの非磁性挿入層を含む。少なくとも1つのFe層と少なくとも1つの非磁性挿入層とは少なくとも1つの界面を共有する。少なくとも1つの非磁性挿入層の各々はW、I、Hf、Bi、Zn、Mo、Ag、Cd、Os、及びInからなる群から選ばれるいずれか1つ以上で構成される。
本発明が属する技術分野で通常の知識を有する者は、本発明が他の及び/又は追加的な構成及び/又は本発明と矛盾しない他の特徴を有する磁気接合と磁気メモリの使用に一貫することを容易に理解する。
また、前記方法及びシステムは、スピン伝達現象、磁気異方性、及び他の物理的現像の理解の脈絡内で説明される。その結果として、本発明が属する技術分野で通常の知識を有する者は、前記方法及びシステムの稼動に対する理論的な説明がスピン伝達、磁気異方性、及び他の物理的な現象のこのような現在の理解に基づいて行っていることを容易に理解するはずである。
しかし、本発明が属する技術分野で通常の知識を有する者は、前記方法とシステムが他の構造と一貫することを容易に理解する。
また、前記方法とシステムとは合成された及び/又は単一のいずれかの層の脈絡内で説明される。しかし、本発明が属する技術分野で通常の知識を有する者は、前記層が他の構造を有することを容易に理解するはずである。
さらに、前記方法とシステムは特別な層を有する磁気接合及び/又は下部構造の脈絡内で説明される。しかし、本発明が属する技術分野で通常の知識を有する者は、前記方法とシステムに矛盾しない追加的な及び/又は他の層を有する磁気接合及び/又は下部構造もまた使用されることを容易に理解するはずである。
前記方法とシステムとはまた単一磁気接合と下部構造の脈絡内で説明される。しかし、本発明が属する技術分野で通常の知識を有する者は、前記方法とシステムとが複数の磁気接合を有し、複数の下部構造を使用する磁気メモリの使用に関連することを容易に理解するはずである。
さらに、ここで使用する、“面内(in−plane)”は実質的に磁気接合の1つ以上の層の面内にあるか、或いはその面に平行である。反対に、“垂直である(perpendicular)”は磁気接合の1つ以上の層と実質的に垂直になる方向に該当する。
磁気サブ構造100が使用される磁気装置は多様なアプリケーションに使用される。一例として、磁気装置及びこのような磁気サブ構造はSTT−RAMのような磁気メモリに使用される。
図2は実際の大きさの比率ではなく、理解を助けるためである。磁気サブ構造はFe層102及び非磁性挿入層104を含む。層(102、104)は界面103を共有する。したがって、非磁性挿入層104はFe層102と境界を成す。図2に示す実施形態で、Fe層102は下部の基板(図示せず)上に先ず蒸着される。層(102、104)は特定方向に積層されるように示したが、この方向は他の実施形態で変更され得る。
このような実施形態で、Fe層102の磁気モ−メントは面と垂直である方向(z軸方向)を有する。
一例として、垂直異方性エネルギーは面を外れる反磁化エネルギーの少なくとも40パーセント以上100パーセント未満であり得る。このような一部の実施形態で、垂直異方性エネルギーは反磁化エネルギーの90パーセント以下であり得る。
一例として、一部の実施形態で他の特性(層102及び/又は104のストレイン(strain)を包含するが、これに制限されない)は層102の磁気異方性に寄与する。その上に、鉄Feで構成されているので、Fe層102は低い磁気減衰(damping)を有する。
一部の実施形態で、強磁性層102は常温で安定になるように構成される。一例として、強磁性層102の磁気異方性エネルギーはkbTの最小限60倍になり得る。一部の実施形態で、強磁性層102の磁気異方性エネルギーは常温(大略30℃)でkbTの最小限80倍になる。しかし、他の実施形態で、層102の熱的安定性(thermal stability)は層102が他の磁性層(図2に図示せず)と磁気的に結合することによって達成されることができる。
一部の実施形態で、Fe層102は1〜14Åの厚さを有する。このような一部の実施形態で、Fe層102は4〜10Åの厚さを有する。
非磁性挿入層104は1〜8Åの厚さを有する。このような一部の実施形態で、非磁性挿入層104は2〜6のÅ厚さを有する。したがって、一体の膜として図示されているが、層102及び/又は104は実際に不連続的であり得る。一例として、非磁性挿入層104はFe層102上に薄い厚さの島として存在してもよい。
さらに、一部の実施形態で、磁気サブ構造100は、面と垂直である方向から一定の角度で安定した磁気モ−メントを有する自由層を提供するのに利用され得る。したがって、磁気装置のスイッチング特性が向上される。
磁気サブ構造100はまた磁気装置の磁性層とのスピン軌道結合(spin−orbit coupling)を提供するのに利用されることがあり得る。したがって、スピン伝達トルクと共に又はこれの代わりに利用されるスイッチングのための他のメカニズムが提供されることがある。
磁気サブ構造100Aが使用される磁気装置は多様なアプリケーションに使用され得る。一例として、磁気装置のような磁気サブ構造はSTT−RAMのような磁気メモリに使用され得る。
図3は実際の大きさの比率ではなく、理解を助けるためである。磁気サブ構造100Aは磁気サブ構造100と同様である。したがって、同様な構成は同様な図面符号を有する。磁気サブ構造100AはこのようにFe層102a、及びFe層102aと界面103aとを共有する非磁性挿入層104aを含む。
しかし、下部層に対する層(102a、104a)の積層方向は変更され得る。したがって、Fe層102aは非磁性挿入層104a上に提供される。磁気サブ構造100Aは磁気サブ構造100と同様な効用(benefit)を有する。
磁気サブ構造100Bが使用される磁気装置は多様なアプリケーションに使用されることができる。一例として、磁気装置のような磁気サブ構造はSTT−RAMのような磁気メモリに使用され得る。
図4は実際の大きさの比率ではなく、理解を助けるためである。磁気サブ構造100Bは磁気サブ構造100、100Aと同様である。したがって、類似な構成は類似な図面符号を有する。磁気サブ構造100Bはこのように(第1)Fe層102b、非磁性挿入層104b、及び(第2)Fe層106を含む。界面103bは層(102b、104b)の間にある反面、界面105は層(104b、106)の間にある。
非磁性挿入層104bはまたFe層(102b、106)が強磁性的に結合するように十分に薄いことが要求される。したがって、先に説明したように、非磁性挿入層は1〜8Åの厚さを有する。一部の実施形態で、非磁性挿入層104bは2〜6Åの厚さを有する。
さらに強い垂直異方性は、少なくとも部分的に界面(103b、105)の存在に基づくものと看做されるので、磁気サブ構造100Bは磁気サブ構造100よりさらに強い垂直磁気異方性を有するものと看做される。したがって、磁気サブ構造100Bは磁気サブ構造(100、100A)の効用(benefit)を共有することができる。
磁気サブ構造100Cが使用される磁気装置は、多様なアプリケーションに使用されることができる。一例として、磁気装置のような磁気サブ構造はSTT−RAMのような磁気メモリに使用され得る。
図5は実際の大きさの比率ではなく、理解を助けるためである。磁気サブ構造100Cは磁気サブ構造(100、100A、100B)と同様である。したがって、同様な構成は同様な図面符号を有する。磁気サブ構造100Cは、このように(第1)非磁性挿入層104c、Fe層106a、及び(第2)非磁性挿入層108を含む。界面105aは層(104c、106a)の間にある反面、界面107は層(106a、108)の間にある。
磁気サブ構造(100、100A、100B、及び/又は100C)は結合され得る。このような結合は追加的な界面を有することができ、したがって向上された磁気特性を有することができる。磁気サブ構造(100、100A、100B、又は100C)の中で特定な一構造の多重反複が使用され得る。
図6の磁気構造110は3つの同じ磁気サブ構造100の結合によって形成される。同様に、図7は磁気サブ構造100、100Bの結合によって形成される磁気構造110Aを示す。
磁気構造(110、110A)及び他の同様な磁気構造の特性は、他の磁性及び/又は非磁性層のみならず磁気サブ構造(100、100A、100B、及び/又は100C)の多様な結合を通じて調整される。したがって、磁気サブ構造(100、100A、100B、及び/又は100C)を利用することによって磁気構造の所望の特性が達成される。
一例として、所望の磁気異方性及び磁気モ−メントの方向(面内、弱い面内面と垂直である、又は容易コーン(easy−cone))が達成される。したがって、このようなサブ構造を利用する磁気接合及びこのような磁気接合を利用する磁気メモリは改善される。
図8は実際の大きさの比率ではなく、理解を助けるためである。磁気接合150は選択的なシード層152、選択的な固定層154、基準層156、非磁性スペーサー層158、(磁気サブ構造を含む)自由層160、及び選択的なキャッピング層162を含む。
層(156、158、160)は特定方向に積層されるように図示したが、この方向は他の実施形態で変更され得る。一例として、基準層156は磁気接合150の上部(図示しない基板から最も遠く離れている)に近くなり得る。
しかし、他の実施形態で、選択的な固定層154は省略されるか、或いは他の構造が使用され得る。磁気接合150はまた書込み電流が磁気接合150を通じて流れる時、自由層160が安定した磁性状態の間でスイッチされるよう構成される。したがって、自由層160はスピン伝達トルクを利用してスイッチングが可能である。
図8に磁化は示さないが、基準層156は面を外れる反磁化エネルギーを超過する垂直異方性エネルギーを有することができる。したがって、基準層156は面と垂直である方向の磁気モ−メントを有することができる。他の実施形態で基準層156の磁気モ−メントは面内(in−plane)である。基準層156の異なる方向の磁化が可能である。
他の実施形態で、非磁性スペーサー層158はCuのような導電体であり得る。他の代替実施形態で、非磁性スペーサー層158は他の構造、例えば、絶縁性マトリックス内に導電性チャンネルを含む果粒層(granular layer)を有することができる。
自由層160に磁気サブ構造(100、100A、100B、及び/又は100C)が使用されるので、磁気接合150は磁気サブ構造(100、100A、100B、及び/又は100C)の効用を共有することができる。特に、磁気接合150は熱的安定性、所望の磁気モ−メント、非磁性スペーサー層158として使用されるMgO障壁層との改善された格子整合、所望の磁気異方性、及び/又は低い磁気減衰を有することができる。したがって、磁気接合150の性能は向上される。
図9は実際の大きさの比率ではなく、理解を助けるためである。磁気接合150Aは選択的なシード層152、選択的な固定層154、(磁気サブ構造を含む)基準層156a、非磁性スペーサー層158、自由層160a、及び選択的なキャッピング層162を含む。
層(156a、158、160a)は特定方向に積層されるように図示したが、この方向は他の実施形態で変更され得る。一例として、基準層156aは磁気接合150Aの上部(図示しない基板から最も遠く離れている)に近くなり得る。
基準層156aに磁気サブ構造(100、100A、100B、及び/又は100C)が使用されるので、磁気接合150Aは磁気サブ構造(100、100A、100B、及び/又は100C)の効用を共有することができる。特に、磁気接合150Aは熱的安定性、所望の磁気モ−メント、非磁性スペーサー層158として使用されるMgO障壁層との改善された格子整合、所望の磁気異方性、及び/又は低い磁気減衰を有することができる。したがって、磁気接合150Aの性能は向上される。
図10は実際の大きさの比率ではなく、理解を助けるためである。磁気接合150Bは選択的なシード層152、選択的な固定層154、(磁気サブ構造を含む)基準層156b、非磁性スペーサー層158、(磁気サブ構造を含む)自由層160b、及び選択的なキャッピング層162を含む。
層(156b、158、160b)は特定方向に積層されるように図示したが、この方向は他の実施形態で変更され得る。一例として、基準層156bは磁気接合150Bの上部(図示しない基板から最も遠く離れている)に近くなり得る。選択的なシード層152、選択的な固定層154及び選択的なキャッピング層162は先に説明したものと同様である。
図11は実際の大きさの比率ではなく、理解を助けるためである。特定回数の反復のみを図示したが、サブ構造の各々は複数回反復され得る。磁気接合200はMgOのような選択的な絶縁シード層202、自由層210、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220、基準層230、及び選択的なキャッピング層240を含む。選択的なキャッピング層240はMgOであり得る。このようなキャッピング層は基準層の垂直磁気異方性を高めることができる。
しかし、他の実施形態で他のキャッピング層が使用されるか、或いはキャッピング層が使用されないこともあり得る。
図12は実際の大きさの比率ではなく、理解を助けるためである。特定回数の反復のみを図示したが、サブ構造の各々は異なる回数で反復され得る。磁気接合200AはMgOのような選択的な絶縁シード層202a、自由層210a、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220a、及び基準層230aを含む。図示しないが、選択的なキャッピング層を設けることもできる。選択的なキャッピング層はMgOであり得る。このようなキャッピング層は基準層の垂直磁気異方性を高めることができる。
自由層210aは分極強化層(212a、214a)のみでなく、複数の磁気サブ構造100を含む。分極強化層212a及び/又は214aはCoFeB又はFeBのいずれか1つ以上を包含する。
しかし、他の障壁物質が使用されることもできる。層216及び/又は218のために使用される物質の例としてはW、Cr、Ta、Bi、Nb、Mo、Zn、Zr及びHfがあるが、これに制限されるものではない。その上、非磁性挿入層104及び層(216、218)の厚さは強磁性層(212a、102、106b、214a)の間の強磁性的な結合が可能なように十分に薄いことが要求される。したがって、層(102、104、106b)の物質及び厚さは先に説明したものと同様である。
図13は実際の大きさの比率ではなく、理解を助けるためである。特定回数の反復のみを図示したが、サブ構造の各々は異なる回数で反復され得る。
磁気接合200Bは自由層210b、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220b、及び基準層230bを含む。
磁気接合200Bは磁気接合(200、200A)の効用を共有することができる。基準層230bに磁気サブ構造100が使用されるので、磁気接合200Bは磁気サブ構造100の効用を共有することができる。特に、磁気接合200Bは熱的安定性、所望の磁気モ−メント、非磁性スペーサー層220bとして使用されるMgO障壁層との改善された格子整合、所望の磁気異方性、及び/又は低い磁気減衰を有する。したがって、磁気接合220Bの性能は向上される。
図14は実際の大きさの比率ではなく、理解を助けるためである。磁気接合210Bは自由層210b、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220b、及び基準層230bを含む。
層(210b、220b、230b)は特定方向に積層されるように図示したが、この方向は他の実施形態で変更され得る。一部の実施形態で一例として、磁気モ−メントは面内にあり、選択的な固定層(図示せず)は基準層230bの磁化(図示せず)を固定するのに使用される。これに加えて、単一層として図示したが、自由層210bはSAF層又は他の複数の層であり得る。自由層210bはまた磁気サブ構造(100、100A、100B、及び/又は100C)の一部組み合わせを包含することができる。磁気接合210Bはまた書込み電流が磁気接合210Bを通じて流れる時、自由層210bが安定した磁性状態の間でスイッチされるように構成される。したがって、自由層210bはスピン伝達トルクを利用してスイッチングが可能である。
図15は実際の大きさの比率ではなく、理解を助けるためである。1回分の積層構造のみを図示したが、サブ構造は複数回反復され得る。磁気接合220Bは、自由層210b、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220b、及び基準層230bを含む。図示しないが、選択的なキャッピング層及び/又はシード層を設けてもよい。選択的なキャッピング層及び/又はシード層は層(230b、210b)の垂直磁気異方性を高めるMgOであり得る。
自由層210bはまた磁気サブ構造(100、100A、100c及び/又は100C)の一部結合を包含することができる。磁気接合220Bはまた書込み電流が磁気接合220Bを通じて流れる時、自由層210bが安定した磁性状態の間でスイッチされるよう構成される。したがって、自由層210bはスピン伝達トルクを利用してスイッチングが可能である。
分極強化層232aはCoFeB及びFeBのいずれか1つ以上を包含する。非磁性挿入層(104、236)の厚さは強磁性層(232a、102)の間の強磁性的な結合が可能なように十分に薄いことが要求される。したがって、層230bは1つの磁気的な凝集層を形成する。したがって、層102及び/又は104の物質及び厚さは先に説明したものと同様である。
図16は実際の大きさの比率ではなく、理解を助けるためである。1回分の積層構造のみを図示したが、サブ構造は複数回反復され得る。磁気接合200Cは自由層210c、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220c及び基準層230cを含む。図示しないが、選択的なキャッピング層及び/又はシード層を設けてもよい。選択的なキャッピング層及び/又はシード層は層(230c、210c)の垂直磁気異方性を高めるMgOであり得る。
磁気接合200Cは磁気接合(200、200A、200B)の効用を共有することができる。基準層230cに磁気サブ構造100が使用されるので、磁気接合200Cは磁気サブ構造100の効用を共有することができる。特に、磁気接合200Cは、熱的安定性、所望の磁気モ−メント、非磁性スペーサー層220dとして使用されるMgO障壁層との改善された格子整合、所望の磁気異方性、及び/又は低い磁気減衰を有する。その上、磁気接合200Cは、SAF層及び分極強化層232aから望ましくない物質の拡散を減少させるか、或いは防止するための障壁層を包含することができる。したがって、磁気接合200Cの性能及び信頼性は向上され得る。
図17は実際の大きさの比率ではなく、理解を助けるためである。磁気接合200Dは自由層210d、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220d及び基準層230dを含む。図示しないが、選択的なシード層を設けてもよい。選択的なシード層は層(230d、210d)の垂直磁気異方性を高めるMgOであり得る。
分極強化層212b及び/又は214bはCoFeB及びFeBのいずれか1つ以上を包含することができる。非磁性挿入層104bの厚さは強磁性層(212b、102b、214b、106)の間の強磁性的な結合が可能なように十分に薄いことが要求される。
結晶性MgOキャッピング層240bによって提供される垂直磁気異方性は必要としないことがあり得る。したがって、導電性キャッピング層240bが使用され得る。磁気接合200Dに関連された問題及びMgOキャッピング層に起因する他の同様な問題はこのように回避され得る。したがって、磁気接合200Dの性能及び生産能力は向上され得る。
図18は実際の大きさの比率ではなく、理解を助けるためである。磁気接合200Eは自由層210e、結晶性MgOのような絶縁スペーサー層であり得る非磁性スペーサー層220e、及び基準層230eを含む。
図示しないが、選択的なキャッピング層を設けてもよい。選択的なキャッピング層は層230eの垂直磁気異方性を高めるMgOであり得る。
図19は磁気サブ構造(100、100A、100B、及び/又は100C)を包含することができる磁性層250の例示的な一実施形態を示す。
図19は実際の大きさの比率ではなく、理解を助けるためである。磁性層250は装置内で自由層、基準層、又は他の磁性層として使用され得る。磁性層250は1つ以上の磁気サブ構造100、シード層252、キャッピング層258、及び分極強化層(254、256)を含む。
図20は実際の大きさの比率ではなく、理解を助けるためである。磁性層250Aは装置内で自由層、基準層、又は他の磁性層として使用され得る。磁性層250Aは1つ以上の磁気サブ構造100A、シード層252a、キャッピング層258a、及び分極強化層(254a、256a)を包含することができる。
層250Aを利用する磁気接合は磁気接合(200、200A、200B、200C、200D)及び磁気サブ構造(100、100A、100B、100C)の効用を共有することができる。特に、層250Aは熱的安定性、所望の磁気モ−メント、MgO障壁層との改善された格子整合、所望の磁気異方性、及び/又は低い磁気減衰を有することができる。したがって、層250Aを利用する磁気接合の性能生産能力、及び信頼性は向上され得る。
図21は実際の大きさの比率ではなく、理解を助けるためである。磁性層250Bは装置内で自由層、基準層、又は他の磁性層として使用され得る。磁性層250Bは1つ以上の磁気サブ構造100B、シード層252b、キャッピング層258b、及び分極強化層(254b、256b)を包含することができる。1回分の積層構造のみを図示したが、サブ構造100Bの各々は複数回反復され得る。その上、先に説明したように他の磁気サブ構造が結合され得る。したがって、磁気サブ構造100Bは磁性層250Bの一部として役割をするように構成される。
一部の実施形態でシード層252b及び/又はキャッピング層258bは結晶性MgOを包含することができる。一例として、層252b及び/又は258bは磁気接合内のトンネル障壁層であり得る。
図22は実際の大きさの比率ではなく、理解を助けるためである。磁性層250Cは装置内で自由層、基準層、又は他の磁性層として使用され得る。磁性層250Cは1つ以上の磁気サブ構造100B、シード層252c、キャッピング層258c、及び分極強化層(254c、256c)を包含することができる。したがって、磁性層250Cは磁性層250Bと同様であり得る。これに加えて、磁性層250Cは2つの追加的なFe層(260、262)を含む。追加的なFe層(260、262)は磁性層(254c、256c)のスピン分極を高めるのに利用されることがあり得る。したがって、スピン伝達トルクを利用するスイッチングが低い電流で発生することができる。
図23は実際の大きさの比率ではなく、理解を助けるためである。磁性層250Dは装置内で自由層、基準層、又は他の磁性層として使用されることができる。磁性層250Dは1つ以上の磁気サブ構造100C、シード層252d、キャッピング層258d、及び分極強化層(254d、256d)を包含することができる。したがって、磁性層250Dは磁性層250Bと同様であり得る。これに加えて、磁性層250Dは2つの選択的な拡散障壁層(261、264)を包含することができる。一例として、拡散障壁層はTa、Hf、及びZrのような物質を包含できるが、これに制限されることではない。選択的な拡散障壁層(261、264)が存在するので、ホウ素Bのような望まない元素が層(260、262)から接合の残る部分に拡散されることを防止することができる。
図24は実際の大きさの比率ではなく、理解を助けるためである。磁気接合300は選択的なシード層302、(第1)選択的な固定層304、(磁気サブ構造を含む)(第1)基準層310、(第1)非磁性スペーサー層320、(磁気サブ構造を含む)自由層330、(第2)非磁性スペーサー層340、(磁気サブ構造を含む)(第2)基準層350、(第2)選択的な固定層306、及び選択的なキャッピング層308を包含する。選択的な固定層(304、306)は各々基準層(310、350)の磁化(図示せず)を固定するのに使用される。
しかし、他の実施形態で、選択的な固定層(304、306)は省略されるか、或いは他の構造が使用され得る。磁気接合300はまた書込み電流が磁気接合300を通じて流れる時、安定な磁気状態の間で自由層330がスイッチングされるよう構成される。したがって、自由層330はスピン伝達トルクを利用してスイッチングが可能である。
他の実施形態で、非磁性スペーサー層はCuのような導電体であり得る。
他の代替実施形態で、非磁性スペーサー層(320、340)は他の構造、例えば絶縁性マトリックス内に導電性チャンネルを含む果粒層(granular layer)を有することができる。
他の実施形態で分極強化層のような他の層が自由層330、(第1)基準層310、及び/又は(第2)基準層350に提供される。一例として、自由層330は1つ以上のCoFeB又はFeB分極強化層を包含することができる。
図25は実際の大きさの比率ではなく、理解を助けるためである。層360はより速い書込み時間及びより低い書込みエラー率が要求される磁気接合に使用され得る。一例として、層360は磁気サブ構造100Cを包含する。しかし、他の実施形態で他の磁気サブ構造が使用される。
層360は選択的なシード層362、及び軟強磁性層(364、366)を包含することができる。一例として、軟強磁性層(364、366)は30パーセント以下のBを含有するCoFeBを包含することができる。図示した実施形態で層(364、366)は弱い面内(in−plane)異方性を有する。したがって、軟強磁性層(364、366)の磁化は面内であることもある。
図25に示したように、符号365、符号367のそれぞれの矢印で示す磁化は面内ではない。これは層(364/366、106a)の間の磁気結合のためである。結果的に、層(364、366)の最終の磁気モーメント(符号365、符号367)は面内及び面と垂直である要素を有する。特に、磁気モ−メント(符号365、符号367)はz軸から一定の角度のコーン(cone)上で安定される。
図26は実際の大きさの比率ではなく、理解を助けるためである。さらにビットライン、ワードライン、ローセレクタ、及びカラムセレクタのような磁気メモリ380の一部は図示していないか、或いは表示していない。磁気メモリ380は磁気格納セル382を含む。磁気格納セル382はアレイに整列された多数の磁気格納セルの中の1つであり得る。磁気格納セルの各々は磁気接合390を含み選択素子384を包含する。
他の実施形態で、非磁性挿入層104aはライン381から分離される。一例として、非磁性挿入層104aは磁気接合390とライン381との間にあり得る。他の実施形態で、非磁性挿入層104aは格納セル382の部分として包含される。
しかし、他の実施形態で主なスイッチングメカニズムはスピン軌道相互作用によって誘導されたトルクである。このような実施形態で、他の効果(スピン伝達トルクを包含するが、これに限定されない)は磁気接合390のスイッチング及び/又は選択を助けることがあり得る。その他の実施形態で、自由層の磁気モ−メントは単なるスピン軌道相互作用効果のみを利用してスイッチングされる。
一例として、スピン軌道活性層104aは先に説明した物質を包含することができる。そのような物質の中でタングステンWが特に望ましい。スピン軌道活性層104aはスピン軌道フィールド(spin−orbit field、HSO)を生成するのに使用される。さらに具体的に、電流はスピン軌道活性層104aを通じて面内で駆動される。これはライン381を通じて電流JSOを駆動することによって達成される。
この互に相関がある(mutually correlated)トルクとフィールド(field)とは互いに交換的に本明細書でスピン軌道フィールド(spin orbit field)とスピン軌道トルク(spin orbit torque)とであると言及する。これはスピン軌道相互作用がスピン軌道トルクとスピン軌道フィールドとの元である事実を反映する。
反対に、スピン伝達トルクは磁気接合390を通過して流れ、磁気接合にスピン分極電荷キャリヤーを注入する面と垂直である電流に起因する。図に示した実施形態で、スピン伝達トルクは電流密度JSTTに起因する。ライン381を通過し、したがってスピン軌道活性層104aを通過して流れる電流は非常に大きい電流密度を有することができる(最大108A/cm2単位まで)。それはMTJセルの障壁を通過して流れる電流密度より一般的にもっと大きい。
他のスピン軌道効果もまた適用されることがある。スピンホール効果は一般的にバルク(bulk)効果であると看做される。しばしばスピンホール効果を示す物質は重い金属又は重い金属がドーピングされた物質を含む。
スピン軌道活性層104a内のスピン軌道フィールドHSOの他のソースは界面での相互作用と関連する。この場合、スピン軌道フィールドの強さはしばしば結晶フィールド(crystal field)の強さと関連し、しばしば界面で大きい。
しかし、ここで使用したようにそれの起点と方向に関わらず、ラシュバ効果は界面でのスピン軌道相互作用を言う。少なくとも一部の実施形態で相当な大きさのラシュバ効果得るために、スピン軌道活性層104aのための界面は相違させなければならない。
他の実施形態でスピン軌道活性層104aは、A/Bの表面合金(一例として、上部の原子層がAとBの混合物であるように主物質であるBの111表面に配置されたAの原子)を含む。
AはCu、Zn、Ga、Ge、As、Se、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、I、Lu、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg、Tl、Pb、Bi、Po、At、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Ybからなる群から選ばれるいずれか1つ以上を含み、BはSi、Zn、Cu、Ag、Au、W、Zn、Cr、Pt、Pdからなる群から選ばれるいずれか1つ以上を含む。
他の実施形態でスピン軌道活性層104aは、InGaAs、HgCdTe、又は二重層LaAlO3/SrTiO3、LaTiO3/SrTiO3のような化合物を包含することができる。他の実施形態で他の物質が使用され得る。一部の実施形態でラシュバ効果が自由層でのスピン軌道トルクTSO及び関連したスピン軌道フィールドHSOをもたらす。
このような実施形態は、強い垂直異方性及びスピン軌道相互作用によって提供されるトルク(両者は層(102a、104a)の間の界面を起点とする)から利益を得る。
結果的に、ここで使用したように“スピン軌道効果”、“スピン軌道フィールド”及び/又は“スピン軌道相互作用”のような用語は、ラシュバ効果、スピンホール効果、2つの効果の一部組み合わせ及び/又は他のスピン軌道相互作用又はスピン軌道相互作用と同様な効果を通じてスピン軌道結合(spin orbit coupling)を包含することができる。
しかし、一部の実施形態で、スピン軌道トルクはスピン伝達トルクのような他のメカニズムによって補助(assisted)され得る。補助は自由層の磁気モ−メントをスイッチすること及び/又はスイッチングされた磁気接合を選択することであり得る。
スピン軌道トルクは通常的に高効率PSOを有し、電流JSOに比例する。この電流密度は面内にあり、スペーサー層を通過して流れないので、スピン軌道電流は磁気接合390に損傷を与えなく、増加することができる。
仮に層102aが磁気接合390をための基準層の一部又は全部であれば、スピン軌道トルクは基準層を平衡位置から他の位置にスイッチするか、又は一時的に平衡位置から基準層の方向を変化させるのに利用されることがある。これはまた書込み速度及び書込み確率の向上及び/又は読出し信号の向上及び読出しエラー率を減少させるのに利用される。したがって、メモリ380の性能は向上される。
図27は実際の大きさの比率ではなく、理解を助けるためである。さらにビットライン、ワードライン、ローセレクタ、及びカラムセレクタのような磁気メモリ380Aの一部は図示していないか、或いは表示していない。
しかし、図示した実施形態で、磁気接合390aは非磁性挿入層104/スピン軌道活性層104を含むライン381aの下にある。メモリ380Aはメモリ380と同様な方式に機能する。したがって、同様な効用を有する。
磁気メモリ400は読出し/書込みカラムセレクタ/ドライバ(402、406)のみでなく、ワードラインセレクタ/ドライバ404を包含する。他の及び/又は異なる構成が提供され得ることを注意しなければならない。メモリ400の格納領域は磁気格納素子410を包含する。各々の磁気格納素子は少なくとも1つの磁気接合412及び少なくとも1つの選択素子414を包含する。
説明の単純化のために、一部の段階は省略されるか、或いは結合される。方法500は磁気サブ構造100の脈絡で記述される。しかし、方法500は磁気サブ構造(100A、100B、及び/又は100C)のような他の磁気サブ構造に使用され得る。その上、方法500は磁気メモリの製造に包含され得る。したがって、方法500はSTT−RAM又は他の磁気メモリの製造に使用され得る。
説明の単純化のために一部段階は省略されるか、或いは結合される。方法510は磁気接合150Bの脈絡で記述される。しかし、方法510は他の磁気接合に使用され得る。その上、方法510は磁気メモリの製造に包含され得る。したがって、方法510はSTT−RAM又は他の磁気メモリの製造に使用され得る。方法510は選択的なシード層152及び選択的な固定層154が提供された後に、開始することができる。
非磁性スペーサー層158が段階S514によって提供される。段階S514は所望の非磁性物質(結晶性MgOを包含するが、これに限定されない)を蒸着することを包含する。これに加えて、段階S514で物質の所望の厚さが蒸着される。
一部の実施形態で、段階S520は追加的な基準層内に1つ以上のサブ構造(100、100A、100B、及び/又は100C)を形成することを包含する。その後、段階S522によって製造は完成される。
103、103a、103b、105、105a、107 界面
104,104a、104b、104c、108、236 (第1)、(第2)非磁性挿入層
152 選択的なシード層
154 選択的な固定層
156、156a、156b、230、230a、230b、230c、230d,230e (磁気サブ構造を含む)基準層
158、220、220a、220b、220c、220d、320,340 非磁性スペーサー層
160、160a、160b、210a、210b、210c、210d、210e、330 (磁気サブ構造を含む)自由層
162 選択的なキャッピング層
212b、212c、214b、214c、232、232a、254、254a、254b、254c、254d、256、256a、256b、256c、256d 分極強化層
402、406 読出し/書込みカラムセレクタ/ドライバ
404 ワードラインセレクタ/ドライバ
Claims (9)
- 磁気装置に用いる磁気接合において、
基準層と、
非磁性スペーサー層と、
自由層と、を有し、
前記非磁性スペーサー層は、前記基準層と前記自由層との間に配置され、書込み電流が前記磁気接合を通過して流れる時、前記自由層が複数の安定した磁気状態の間でスイッチング可能なように構成され、
前記磁気接合の一部は、少なくとも1つの磁気サブ構造を有し、前記磁気サブ構造は、少なくとも1つのFe層及び少なくとも1つの非磁性挿入層を含み、
前記少なくとも1つのFe層は、体心立方格子の結晶構造を有するFeで構成されて前記少なくとも1つの非磁性挿入層と少なくとも1つの界面を共有し、前記少なくとも1つの非磁性挿入層の各々は、体心立方格子の結晶構造を有して、I、Hf、Bi、Zn、Ag、Cd、及びInからなる群から選ばれるいずれか1つ以上で構成され、
前記少なくとも1つのFe層は4Å(オングストローム)〜10Åの厚さを有し、前記少なくとも1つの非磁性挿入層は2Å(オングストローム)〜6Åの厚さを有することを特徴とする磁気接合。 - 前記少なくとも1つの磁気サブ構造を含む前記磁気接合の一部は、前記基準層及び前記自由層の少なくとも1つであることを特徴とする請求項1に記載の磁気接合。
- 前記少なくとも1つの磁気サブ構造は、複数の磁気サブ構造を含むことを特徴とする請求項2に記載の磁気接合。
- 前記少なくとも1つのFe層は、第1Fe層及び第2Fe層を含み、
前記少なくとも1つの非磁性挿入層の中の1つの非磁性挿入層は、前記第1Fe層と前記第2Fe層との間に配置され、
前記少なくとも1つの界面は、前記第1Fe層と前記非磁性挿入層との間の第1界面及び前記第2Fe層と前記非磁性挿入層との間の第2界面を含み、
前記第1Fe層は、前記第2Fe層と強磁性的に結合されることを特徴とする請求項2に記載の磁気接合。 - 前記少なくとも1つの非磁性挿入層は、第1非磁性挿入層及び第2非磁性挿入層を含み、
前記少なくとも1つのFe層の中の1つのFe層は、前記第1非磁性挿入層と前記第2非磁性挿入層との間に提供され、
前記少なくとも1つの界面は、前記第1非磁性挿入層と前記Fe層との間の第1界面及び前記第2非磁性挿入層と前記Fe層との間の第2界面を有することを特徴とする請求項2に記載の磁気接合。 - 前記基準層及び前記自由層の前記少なくとも1つは、分極強化層を含み、
前記少なくとも1つのFe層は、前記分極強化層と強磁性的に結合されることを特徴とする請求項2に記載の磁気接合。 - 前記自由層は、前記少なくとも1つの磁気サブ構造及び追加的な分極強化層を含み、
前記少なくとも1つの磁気サブ構造は、前記分極強化層と前記追加的な分極強化層との間にあり、前記少なくとも1つのFe層は、前記追加的な分極強化層と強磁性的に結合されることを特徴とする請求項6に記載の磁気接合。 - 追加的な基準層と、
追加的な非磁性スペーサー層と、をさらに有し、
前記追加的な非磁性スペーサー層は、前記追加的な基準層と前記自由層との間にあることを特徴とする請求項2に記載の磁気接合。 - 前記追加的な基準層は、少なくとも1つの追加的な磁気サブ構造を含み、
前記少なくとも1つの追加的な磁気サブ構造は、少なくとも1つの追加的なFe層及び少なくとも1つの追加的な非磁性挿入層を含み、
前記少なくとも1つの追加的なFe層は、体心立方格子の結晶構造を有するFeで構成されて前記少なくとも1つの追加的な非磁性挿入層と少なくとも1つの追加的な界面を共有し、前記少なくとも1つの追加的な非磁性挿入層の各々は、体心立方格子の結晶構造を有して、I、Hf、Bi、Zn、Ag、Cd、及びInからなる群から選ばれるいずれか1つ以上で構成され、
前記少なくとも1つの追加的なFe層は4Å(オングストローム)〜10Åの厚さを有し、前記少なくとも1つの追加的な非磁性挿入層は2Å(オングストローム)〜6Åの厚さを有することを特徴とする請求項8に記載の磁気接合。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361793743P | 2013-03-15 | 2013-03-15 | |
US61/793,743 | 2013-03-15 | ||
US14/048,329 US9130155B2 (en) | 2013-03-15 | 2013-10-08 | Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions |
US14/048,329 | 2013-10-08 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014183319A JP2014183319A (ja) | 2014-09-29 |
JP2014183319A5 JP2014183319A5 (ja) | 2017-02-16 |
JP6339829B2 true JP6339829B2 (ja) | 2018-06-06 |
Family
ID=51419092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014051725A Active JP6339829B2 (ja) | 2013-03-15 | 2014-03-14 | 磁気接合 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9130155B2 (ja) |
JP (1) | JP6339829B2 (ja) |
KR (1) | KR102223189B1 (ja) |
CN (1) | CN104051610B (ja) |
DE (1) | DE102014103119A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10693058B2 (en) | 2016-10-20 | 2020-06-23 | Korea University Research And Business Foundation | Magnetic tunnel junction device and magnetic memory device |
Families Citing this family (129)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102078849B1 (ko) * | 2013-03-11 | 2020-02-18 | 삼성전자 주식회사 | 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법 |
KR20140142929A (ko) | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
KR20160122915A (ko) * | 2015-04-14 | 2016-10-25 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
KR20150102302A (ko) | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
KR20160073782A (ko) | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
KR102126975B1 (ko) * | 2013-12-09 | 2020-06-25 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
US9384812B2 (en) * | 2014-01-28 | 2016-07-05 | Qualcomm Incorporated | Three-phase GSHE-MTJ non-volatile flip-flop |
US9251883B2 (en) * | 2014-01-28 | 2016-02-02 | Qualcomm Incorporated | Single phase GSHE-MTJ non-volatile flip-flop |
US20150287426A1 (en) * | 2014-04-07 | 2015-10-08 | HGST Netherlands B.V. | Magnetic read head having spin hall effect layer |
US10008248B2 (en) | 2014-07-17 | 2018-06-26 | Cornell University | Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque |
EP3198600A4 (en) * | 2014-09-26 | 2018-05-30 | Intel Corporation | Magnetic diffusion barriers and filter in psttm mtj construction |
US9929339B2 (en) * | 2015-01-01 | 2018-03-27 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including self-initializing reference layers |
US9559143B2 (en) * | 2015-01-05 | 2017-01-31 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including free layers that are cobalt-free |
KR102433984B1 (ko) * | 2015-01-05 | 2022-08-18 | 삼성전자주식회사 | 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템 |
US9542987B2 (en) * | 2015-02-02 | 2017-01-10 | Globalfoundries Singapore Pte. Ltd. | Magnetic memory cells with low switching current density |
US9337415B1 (en) | 2015-03-20 | 2016-05-10 | HGST Netherlands B.V. | Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy |
CN104766923B (zh) * | 2015-04-01 | 2017-12-15 | 上海磁宇信息科技有限公司 | 一种三层结构记忆层的磁电阻元件 |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) * | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
CN104993046A (zh) * | 2015-06-25 | 2015-10-21 | 华中科技大学 | 一种磁隧道结单元及其制备方法 |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
CN108055872B (zh) * | 2015-09-09 | 2022-05-13 | 英特尔公司 | 具有自旋霍尔电极和电荷互连的自旋逻辑 |
US20170082697A1 (en) * | 2015-09-18 | 2017-03-23 | Regents Of The University Of Minnesota | Spin hall effect magnetic structures |
US9768229B2 (en) | 2015-10-22 | 2017-09-19 | Western Digital Technologies, Inc. | Bottom pinned SOT-MRAM bit structure and method of fabrication |
US9830966B2 (en) | 2015-10-29 | 2017-11-28 | Western Digital Technologies, Inc. | Three terminal SOT memory cell with anomalous Hall effect |
US10134808B2 (en) * | 2015-11-02 | 2018-11-20 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM) |
JPWO2017090728A1 (ja) * | 2015-11-27 | 2018-09-13 | Tdk株式会社 | スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ |
US9837602B2 (en) * | 2015-12-16 | 2017-12-05 | Western Digital Technologies, Inc. | Spin-orbit torque bit design for improved switching efficiency |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US10276225B2 (en) * | 2016-03-09 | 2019-04-30 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic junction usable in spin transfer or spin-orbit torque applications and including a magnetic barrier layer |
US9917249B2 (en) * | 2016-03-09 | 2018-03-13 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic junction usable in spin transfer torque applications and including a magnetic barrier layer |
KR102567975B1 (ko) * | 2016-07-12 | 2023-08-17 | 삼성전자주식회사 | 자기 소자 |
US9858975B1 (en) * | 2016-08-24 | 2018-01-02 | Samsung Electronics Co., Ltd. | Zero transistor transverse current bi-directional bitcell |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
JP2018056389A (ja) * | 2016-09-29 | 2018-04-05 | Tdk株式会社 | 磁気抵抗効果素子 |
JP6733496B2 (ja) * | 2016-10-27 | 2020-07-29 | Tdk株式会社 | スピン軌道トルク型磁化反転素子及び磁気メモリ |
KR102612437B1 (ko) | 2016-10-31 | 2023-12-13 | 삼성전자주식회사 | 자기 기억 소자 |
EP3319134B1 (en) | 2016-11-02 | 2021-06-09 | IMEC vzw | An sot-stt mram device and a method of forming an mtj |
JP6801405B2 (ja) * | 2016-11-30 | 2020-12-16 | Tdk株式会社 | スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ |
US9947383B1 (en) | 2017-02-23 | 2018-04-17 | International Business Machines Corporation | Spin hall write select for magneto-resistive random access memory |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
JP7055303B2 (ja) * | 2017-03-31 | 2022-04-18 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ |
JP7177040B2 (ja) * | 2017-04-03 | 2022-11-22 | ソニーセミコンダクタソリューションズ株式会社 | 磁気記憶素子、および電子機器 |
US10014465B1 (en) | 2017-04-03 | 2018-07-03 | Headway Technologies, Inc. | Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy |
JP7024204B2 (ja) * | 2017-04-21 | 2022-02-24 | Tdk株式会社 | スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US11171628B2 (en) * | 2017-07-04 | 2021-11-09 | Samsung Electro-Mechanics Co., Ltd. | Acoustic resonator and method for manufacturing the same |
US10297301B2 (en) * | 2017-08-28 | 2019-05-21 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s) |
US9972773B1 (en) * | 2017-08-28 | 2018-05-15 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s) |
KR101856906B1 (ko) * | 2017-08-31 | 2018-05-10 | 연세대학교 산학협력단 | 스핀-궤도 토크 자기 소자 |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US11424404B2 (en) | 2018-02-27 | 2022-08-23 | Tdk Corporation | Ferromagnetic laminated film, spin current magnetization rotating element, magnetoresistance effect element, and magnetic memory |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10790002B2 (en) | 2018-06-21 | 2020-09-29 | Samsung Electronics Co., Ltd. | Giant spin hall-based compact neuromorphic cell optimized for differential read inference |
CN110660435B (zh) * | 2018-06-28 | 2021-09-21 | 中电海康集团有限公司 | Mram存储器单元、阵列及存储器 |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
WO2020082223A1 (zh) * | 2018-10-23 | 2020-04-30 | 南方科技大学 | 一种黑磷相超薄铋纳米片改性的复合膜及其制备方法 |
US11165012B2 (en) * | 2018-10-29 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic device and magnetic random access memory |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
WO2020142898A1 (zh) * | 2019-01-08 | 2020-07-16 | 南方科技大学 | 一种可调控的磁性斯格明子材料及其制备方法和用途 |
JP7398770B2 (ja) * | 2019-04-11 | 2023-12-15 | 国立大学法人東北大学 | 磁気抵抗効果素子及び磁気メモリ |
KR102632986B1 (ko) | 2019-10-01 | 2024-02-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
US11302863B2 (en) | 2020-02-14 | 2022-04-12 | International Business Machines Corporation | STT MRAM matertails with heavy metal insertion |
US11805705B2 (en) | 2020-05-12 | 2023-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained ferromagnetic hall metal SOT layer |
US11844287B2 (en) * | 2020-05-20 | 2023-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic tunneling junction with synthetic free layer for SOT-MRAM |
KR102377598B1 (ko) * | 2020-07-30 | 2022-03-23 | 한국과학기술연구원 | 스핀 싱커를 포함하는 자기 소자 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4024499B2 (ja) * | 2001-08-15 | 2007-12-19 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置 |
US6831312B2 (en) | 2002-08-30 | 2004-12-14 | Freescale Semiconductor, Inc. | Amorphous alloys for magnetic devices |
US6985385B2 (en) | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
US7105372B2 (en) | 2004-01-20 | 2006-09-12 | Headway Technologies, Inc. | Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy |
US7576956B2 (en) | 2004-07-26 | 2009-08-18 | Grandis Inc. | Magnetic tunnel junction having diffusion stop layer |
US7973349B2 (en) | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
JP2008283207A (ja) * | 2005-10-19 | 2008-11-20 | Toshiba Corp | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
US8058696B2 (en) | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
US8058697B2 (en) | 2007-03-26 | 2011-11-15 | Magic Technologies, Inc. | Spin transfer MRAM device with novel magnetic synthetic free layer |
US7602033B2 (en) | 2007-05-29 | 2009-10-13 | Headway Technologies, Inc. | Low resistance tunneling magnetoresistive sensor with composite inner pinned layer |
US8045366B2 (en) * | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US8445979B2 (en) * | 2009-09-11 | 2013-05-21 | Samsung Electronics Co., Ltd. | Magnetic memory devices including magnetic layers separated by tunnel barriers |
US8159866B2 (en) * | 2009-10-30 | 2012-04-17 | Grandis, Inc. | Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories |
KR20110071710A (ko) * | 2009-12-21 | 2011-06-29 | 삼성전자주식회사 | 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법 |
JP5600344B2 (ja) * | 2010-03-10 | 2014-10-01 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
US8546896B2 (en) * | 2010-07-16 | 2013-10-01 | Grandis, Inc. | Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements |
JP2012099741A (ja) * | 2010-11-04 | 2012-05-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US8432009B2 (en) * | 2010-12-31 | 2013-04-30 | Grandis, Inc. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
US8766383B2 (en) * | 2011-07-07 | 2014-07-01 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic junction using half metallic ferromagnets |
JP2012074716A (ja) * | 2011-11-15 | 2012-04-12 | Sony Corp | 記憶素子及びメモリ |
US8710602B2 (en) * | 2011-12-20 | 2014-04-29 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
US9281467B2 (en) * | 2012-06-29 | 2016-03-08 | Intel Corporation | Spin hall effect memory |
US8890267B2 (en) * | 2012-12-03 | 2014-11-18 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having a graded magnetic free layer |
US9166146B2 (en) * | 2013-03-01 | 2015-10-20 | Avalanche Technology, Inc. | Electric field assisted MRAM and method for using the same |
US20140252439A1 (en) * | 2013-03-08 | 2014-09-11 | T3Memory, Inc. | Mram having spin hall effect writing and method of making the same |
US9076954B2 (en) * | 2013-08-08 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices |
-
2013
- 2013-10-08 US US14/048,329 patent/US9130155B2/en active Active
-
2014
- 2014-03-04 KR KR1020140025637A patent/KR102223189B1/ko active IP Right Grant
- 2014-03-10 DE DE201410103119 patent/DE102014103119A1/de active Pending
- 2014-03-14 CN CN201410096320.1A patent/CN104051610B/zh active Active
- 2014-03-14 JP JP2014051725A patent/JP6339829B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10693058B2 (en) | 2016-10-20 | 2020-06-23 | Korea University Research And Business Foundation | Magnetic tunnel junction device and magnetic memory device |
US10879452B2 (en) | 2016-10-20 | 2020-12-29 | Korea University Research And Business Foundation | Magnetic tunnel junction device and magnetic memory device |
Also Published As
Publication number | Publication date |
---|---|
KR102223189B1 (ko) | 2021-03-08 |
US20140264671A1 (en) | 2014-09-18 |
US9130155B2 (en) | 2015-09-08 |
DE102014103119A1 (de) | 2014-09-18 |
KR20140115246A (ko) | 2014-09-30 |
JP2014183319A (ja) | 2014-09-29 |
CN104051610A (zh) | 2014-09-17 |
CN104051610B (zh) | 2018-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6339829B2 (ja) | 磁気接合 | |
EP2593938B1 (en) | Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements | |
US9577181B2 (en) | Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories | |
KR101953791B1 (ko) | 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템 | |
US8786039B2 (en) | Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy | |
KR101893908B1 (ko) | 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템 | |
KR102145269B1 (ko) | 스핀 전달 토크 자기 램의 응용 분야들에서 사용할 수 있는 이중 수직 자기 이방성 자기 접합 | |
CN103887424B (zh) | 磁性结及其提供方法以及磁存储器 | |
CN103855297B (zh) | 磁性结及其提供方法以及包含该磁性结的磁存储器 | |
CN108376736A (zh) | 磁装置和用于设置磁装置的方法 | |
US8704319B2 (en) | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories | |
US20150041933A1 (en) | Method and system for providing magnetic junctions using bcc cobalt and suitable for use in spin transfer torque memories | |
KR20150054664A (ko) | 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템 | |
JP6548415B2 (ja) | 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 | |
US10297301B2 (en) | Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s) | |
KR102263785B1 (ko) | 자기 소자에 사용하기 위한 자기 접합 및 이를 프로그래밍하는 방법 및 이를 포함하는 전자 장치 | |
US9478730B2 (en) | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories | |
CN109427962B (zh) | 磁性结及提供所述磁性结的方法和磁性存储器 | |
TW201639205A (zh) | 磁性接合、磁性記憶體、用於提供磁性接合的方法 | |
CN103109322B (zh) | 用于提供具有层叠的自由层的磁隧穿结元件的方法和系统以及使用这样的磁性元件的存储器 | |
KR102176797B1 (ko) | 스핀 전달 토크 메모리에 사용되는 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6339829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |