KR20140115246A - 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리 - Google Patents

삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리 Download PDF

Info

Publication number
KR20140115246A
KR20140115246A KR20140025637A KR20140025637A KR20140115246A KR 20140115246 A KR20140115246 A KR 20140115246A KR 20140025637 A KR20140025637 A KR 20140025637A KR 20140025637 A KR20140025637 A KR 20140025637A KR 20140115246 A KR20140115246 A KR 20140115246A
Authority
KR
South Korea
Prior art keywords
layer
magnetic
sub
free
layers
Prior art date
Application number
KR20140025637A
Other languages
English (en)
Other versions
KR102223189B1 (ko
Inventor
로만 채플스키
슈에티 탕
드미트로 아팔코브
알렉시 바실예비히 크발코브스키
블라디미르 니키틴
모하매드 토우픽 크로운비
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20140115246A publication Critical patent/KR20140115246A/ko
Application granted granted Critical
Publication of KR102223189B1 publication Critical patent/KR102223189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 장치에 사용될 수 있는 자기 접합을 제공하는 방법 및 시스템이 설명된다. 자기 접합은 기준층, 비자성 스페이서층 및 자유층을 포함한다. 비자성 스페이서층은 기준층과 자유층 사이에 있다. 자기 접합은 쓰기 전류가 자기 접합을 통과하여 흐를 때 자유층이 복수의 안정된 자기 상태들 사이에서 스위칭될 수 있도록 구성된다. 자기 접합의 일부는 적어도 하나의 자기 서브구조를 포함한다. 자기 서브구조는 적어도 하나의 Fe 층 및 적어도 하나의 비자성 삽입층을 포함한다. 적어도 하나의 Fe 층은 적어도 하나의 비자성 삽입층과 적어도 하나의 계면을 공유한다. 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성된다.

Description

삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리 {Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions}
본 발명은 자기 접합 및 자기메모리에 관한 것으로, 특히 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리에 관한 것이다.
자기 메모리들, 특히 자기 램들(Magnetic Random Access Memories: MRAMs)은 높은 읽기/쓰기 속도, 뛰어난 내구성, 비휘발성 및 동작 시의 낮은 전력 소모의 잠재력 때문에 점점 더 주목 받고 있다. MRAM은 자기 물질들을 정보 저장매체로 이용하여 정보를 저장할 수 있다. MRAM의 한 종류로 STT-RAM(Spin Transfer Torque Random Access Memory)이 있다. STT-RAM은 자기 접합을 통과하는 전류에 의하여 적어도 일부가 기록되는 자기 접합을 이용한다. 자기 접합을 통과하는 스핀 분극된 전류는 자기 접합 내의 자기 모멘트에 스핀 토크를 가한다. 따라서, 스핀 토크에 반응하는 자기 모멘트를 갖는 층(들)은 원하는 상태로 스위칭 될 수 있다.
일 예로, 도 1은 일반적인 STT-RAM에서 사용될 수 있는 일반적인 자기터널접합(Magnetic tunneling junction: MTJ, 10)을 도시한다. 일반적인 MTJ(10)는 일반적으로 하부 콘택(11) 상에 배치되고, 일반적인 씨드(seed)층(들)(12)을 이용하고, 일반적인 반강자성층(antiferromagnetic layer: AFM, 14), 일반적인 피고정층(pined layer, 16), 일반적인 터널링 장벽층(tunneling barrier layer, 18), 일반적인 자유층(free layer, 20), 및 일반적인 캡핑층(capping layer, 22)을 포함한다. 또한 상부 콘택(24)도 도시된다.
일반적인 콘택들(11, 24)은 면 수직 전류(current-perpendicular-to-plane: CPP) 방향, 또는 도 1에서 도시된 z 축으로 전류를 구동하도록 사용된다. 일반적인 씨드층(들)(12)은 일반적으로, AFM층(14)과 같은, 원하는 결정 구조를 갖는 그 다음 층들의 성장을 돕는데 활용된다. 일반적인 터널링 장벽층(18)은 비자성이며, 일 예로 MgO와 같은 얇은 절연체이다.
일반적인 피고정층(16)과 일반적인 자유층(20)은 자성을 갖는다. 일반적인 피고정층(16)의 자화(17)는 일반적으로 AFM층(14)과의 교환- 바이어스(exchange-bias) 상호작용에 의해 특정 방향으로 고정(fixed)되거나 피닝된다(pinned). 비록 단일층으로 도시되었으나, 일반적인 피고정층(16)은 복수의 층들을 포함할 수 있다. 일 예로, 일반적인 피고정층(16)은 루테늄(Ru)과 같은 얇은 도전층들을 통하여 반강자성적 또는 강자성적으로 결합된 자성층들을 포함하는 합성 반강자성층(synthetic antiferromagnetic layer: SAF)일 수 있다. 루테늄(Ru) 박막이 삽입된 복수의 자성층들이 이와 같은 SAF층에 사용될 수 있다. 나아가, 일반적인 MTJ(10)의 다른 버전들은 추가적인 비자성 장벽층 또는 도전층(미도시)에 의해 자유층(20)으로부터 분리된 추가적인 피고정층(미도시)을 포함할 수 있다.
일반적인 자유층(20)은 변화 가능한 자화(21)를 갖는다. 비록 단일층으로 도시되었으나, 일반적인 자유층(20)은 또한 복수의 층들을 포함할 수 있다. 일 예로, 일반적인 자유층(20)은 루테늄(Ru)과 같은 도전성 박막층들을 통하여 반강자성적 또는 강자성적으로 결합된 자성층들을 포함하는 합성층일 수 있다. 비록 일반적인 자유층(20)의 자화(21)가 면 내(in-plane)로 도시되었지만, 일반적인 자유층(20)의 자화(21)는 수직 이방성(perpendicular anisotropy)을 가질 수 있다. 따라서, 피고정층(16) 및 자유층(20)은 각각 각 층의 면에 수직인 방향의 자기 모멘트들(17, 21)을 가질 수 있다.
일반적인 자유층(20)의 자화(21)를 스위치하기 위하여, 면에 수직인 방향으로(Z 방향) 전류가 구동된다. 충분한 전류가 상부 콘택(24)으로부터 하부 콘택(11)으로 흐를 때, 일반적인 자유층(20)의 자화(21)는 일반적인 피고정층(16)의 자화(17)에 평행하게 스위치(switch)될 수 있다. 충분한 전류가 하부 콘택(11)으로부터 상부 콘택(24)으로 흐를 때, 자유층의 자화(21)는 피고정층(16)의 자화(17)에 반평행하게 스위치될 수 있다. 자기적 배치(magnetic configuration)들의 차이점들은 다른 자기저항들(magnetoresistances)과 이에 따른 일반적인 MTJ(10)의 다른 논리 상태들(예를 들어, 논리 0와 논리 1)에 상응한다.
STT-RAM 어플리케이션들에 사용될 때, 일반적인 MTJ(10)의 자유층(20)은 비교적 상대적으로 낮은 전류에서 스위치되는 것이 요구된다. 임계 스위칭 전류(IC0)는 평형 방향(equilibrium orientation) 주위에서의 자유층 자화(21)의 극미한 세차 운동(precession)이 불안정해지는 점에서의 가장 낮은 전류이다. 일 예로, 임계 스위칭 전류(IC0)는 몇 mA 또는 그 이하의 단위(order)일 것이 요구될 수 있다. 이에 더해, 높은 데이터 속도에서 일반적인 자기 장치(10)를 프로그래밍 하는데 사용하기 위하여 짧은 전류 펄스가 요구된다
일반적인 MTJ(10)는 스핀 전달(spin transfer)을 사용하여 기록될 수 있고 STT-RAM에 사용될 수 있으나, 이에는 문제점들이 있다. 일반적인 MTJ(10)는 면 내의 자기 모멘트들(17, 21)을 갖는다. 스위칭 특성들을 개선시키기 위하여, 자기 모멘트들(17, 21)은 면에 수직인(즉, z 방향) 것이 바람직할 수 있다. 그러나, 이와 같은 방향에서, 일반적인 MTJ(10)로 부터의 신호(signal)는 요구되는 것보다 더 낮을 수 있다. 또한, 이러한 수직 방향의 일반적인 MTJ들(10)은 보통 높은 감쇠(damping)를 보인다. 그런 의미에서, 스위칭 성능은 불리한 영향을 받는다. 따라서, 일반적인 MTJ(10)를 사용하는 메모리의 성능은 여전히 개선이 요구된다.
그러한 이유로, 스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법 및 시스템이 필요하다. 여기에서 설명된 방법 및 시스템은 이러한 필요를 다룬다.
본 발명이 해결하고자 하는 과제는 스핀 전달 토크에 기반한 메모리들의 성능을 개선할 수 있는 방법 및 시스템을 제공하는데 있다.
자기 장치에 사용될 수 있는 자기 접합을 제공하는 방법 및 시스템이 설명된다. 자기 접합은 기준층, 비자성 스페이서층 및 자유층을 포함한다. 비자성 스페이서층은 기준층과 자유층 사이에 있다. 자기 접합은 쓰기 전류가 자기 접합을 통과하여 흐를 때 자유층이 복수의 안정된 자기 상태들 사이에서 스위칭될 수 있도록 구성된다. 자기 접합의 일부는 적어도 하나의 자기 서브구조를 포함한다. 자기 서브구조는 적어도 하나의 Fe 층 및 적어도 하나의 비자성 삽입층을 포함한다. 적어도 하나의 Fe 층은 적어도 하나의 비자성 삽입층과 적어도 하나의 계면을 공유한다. 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성된다.
본 발명의 실시예들에 따르면, 스핀 전달 토크에 기반한 메모리들의 성능이 개선될 수 있다.
도 1은 일반적인 자기 접합을 도시한다.
도 2는 자기 서브구조의 예시적인 일 실시예를 도시한다.
도 3은 자기 서브구조의 예시적인 다른 실시예를 도시한다.
도 4는 자기 서브구조의 예시적인 또 다른 실시예를 도시한다.
도 5는 자기 서브구조의 예시적인 또 다른 실시예를 도시한다.
도 6은 자기 서브구조의 예시적인 또 다른 실시예를 도시한다.
도 7은 자기 서브구조의 예시적인 또 다른 실시예를 도시한다.
도 8은 자기 서브구조를 포함하는 자기 접합의 예시적인 일 실시예를 도시한다.
도 9는 자기 서브구조를 포함하는 자기 접합의 예시적인 다른 실시예를 도시한다.
도 10은 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 11은 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 12는 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 13은 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 14는 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 15는 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 16은 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 17은 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 18은 자기 서브구조를 포함하는 자기 접합의 예시적인 또 다른 실시예를 도시한다.
도 19는 자기 서브구조를 포함하는 자기 접합을 위한 층의 예시적인 일 실시예를 도시한다.
도 20은 자기 서브구조를 포함하는 자기 접합을 위한 층의 예시적인 다른 실시예를 도시한다.
도 21은 자기 서브구조를 포함하는 자기 접합을 위한 층의 예시적인 또 다른 실시예를 도시한다.
도 22는 자기 서브구조를 포함하는 자기 접합을 위한 층의 예시적인 또 다른 실시예를 도시한다.
도 23은 자기 서브구조를 포함하는 자기 접합의 예시적인 일 실시예를 도시한다.
도 24는 자기 서브구조를 포함하는 이중 자기 접합의 예시적인 일 실시예를 도시한다.
도 25는 자기 서브구조를 포함하는 자기 접합을 위한 층의 예시적인 일 실시예를 도시한다.
도 26은 자기 서브구조를 포함하는 자기 메모리의 예시적인 일 실시예를 도시한다.
도 27은 자기 서브구조를 포함하는 자기 메모리의 예시적인 다른 실시예를 도시한다.
도 28은 저장 셀(들)의 메모리 소자(들)에 자기 접합들을 이용한 메모리의 예시적인 일 실시예를 도시한다.
도 29는 자기 서브구조를 포함하는 자기 접합의 제조 방법에 관한 예시적인 일 실시예를 도시한다.
도 30은 자기 서브구조를 포함하는 자기 접합의 제조 방법에 관한 예시적인 일 실시예를 도시한다.
예시적인 실시예들은 자기 메모리들과 같은 자기 장치들에 사용될 수 있는 자기 접합들 및 그와 같은 자기 접합들을 사용하는 장치들에 관한 것이다. 이하 설명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있도록 제공되었으며 특허 출원과 그 요구사항의 일부로 제공된다. 본 명세서에 기재된 예시적인 실시예들 및 그에 대한 원리 및 형태들의 다양한 변형들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 수 있다. 예시적인 실시예들은 주로 특정한 실시예에 제공되는 특정한 방법들 및 시스템들로 기술되었으나, 상기 방법들 및 시스템들은 다른 실시에서도 유효하게 작동할 수 있다. "예시적인 실시예", "일 실시예", 및 "다른 실시예"와 같은 문구는 복수의 실시예들 뿐 아니라 동일하거나 다른 실시예들에 대한 것일 수 있다. 실시예들은 일정 구성들을 갖는 시스템들 및/또는 장치들에 대하여 기술될 것이나, 시스템들 및/또는 장치들은 도시된 구성들보다 많거나 적은 구성들을 포함할 수 있고, 배치 및 구성들의 형태에 대한 변화가 본 발명의 범위 내에서 이루어질 수 있다. 또한, 예시적인 실시예들은 일정 단계들을 갖는 특정 방법들의 맥락에서 기술될 수 있으나, 이러한 방법 및 시스템은 다른 및/또는 추가적인 단계들을 갖거나 예시적인 실시예들에 모순되지 않는 다른 순서들의 단계들을 갖는 다른 방법들에서 유효하게 작동할 것이다. 따라서, 본 발명은 도시된 실시예들에 한정할 의도가 아니며, 본 명세서에 기재된 원리들 및 형태들과 모순되지 않는 가장 넓은 범위에 따른다.
자기 접합을 이용하는 자기 메모리는 물론 자기 접합을 제공하는 방법들 및 시스템들이 설명된다. 자기 장치 내에서 사용 가능한 자기 접합을 제공하는 예시적인 실시예들이 설명된다. 자기 접합은 기준층, 비자성 스페이스층 및 자유층을 포함한다. 비자성 스페이스층은 기준층과 자유층 사이에 배치된다. 자기접합은 쓰기 전류가 자기 접합을 통하여 흐를 때 복수의 안정된 자기 상태들 사이에서 자유층이 스위치될 수 있도록 구성된다. 자기 접합의 일부분은 적어도 하나의 자기 서브구조를 포함한다. 자기 서브구조는 적어도 하나의 Fe 층과 적어도 하나의 비자성 삽입층을 포함한다. 적어도 하나의 Fe 층과 적어도 하나의 비자성 삽입층은 적어도 하나의 계면을 공유한다. 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성된다.
예시적인 실시예들은 특정 자기 접합들과 어떤 구성들을 가지는 자기 메모리들의 맥락 내에서 설명된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는, 본 발명이 다른 및/또는 추가적인 구성들 및/또는 본 발명과 모순되지 않는 다른 특징들을 가지는 자기 접합들과 자기 메모리들의 사용에 일관됨을 쉽게 알 것이다. 또한, 상기 방법 및 시스템은 스핀 전달 현상, 자기 이방성 및 다른 물리적 현상의 이해의 맥락 내에서 설명된다. 그 결과로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법 및 시스템의 가동에 대한 이론적 설명들이 스핀 전달, 자기 이방성 및 다른 물리적 현상의 이러한 현재의 이해를 바탕으로 이루어 짐을 쉽게 알 것이다. 그러나, 여기에서 설명된 방법과 시스템은 특정한 물리적 설명에 의존하지 않는다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 또한 상기 방법과 시스템은 기판에 특정한 관계를 가지는 구조의 맥락 내에서 설명됨을 쉽게 알 것이다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템이 다른 구조들과 일관됨을 쉽게 알 것이다. 또한, 상기 방법과 시스템은 합성된 및/또는 단일의 어떤 층들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 층들이 다른 구조를 가질 수 있음을 쉽게 알 것이다. 나아가, 상기 방법과 시스템은 특별한 층들을 가지는 자기 접합들 및/또는 하부 구조들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템에 모순되지 않는 추가적인 및/또는 다른 층들을 가지는 자기 접합들 및/또는 하부 구조들 또한 사용될 수 있음을 쉽게 알 것이다. 게다가, 어떤 구성들은 자성(magnetic), 강자성(ferromagnetic) 및 페리자성(ferrimagnetic)으로 설명된다. 여기에서 사용된 것과 같이, 자성이란 용어는 강자성, 페리자성 또는 유사한 구조들을 포함할 수 있다. 이렇게, 여기에서 사용되는 바와 같이, 상기 ?靡? 또는 ??靡?이라는 용어는 강자성체들 및 페리자성체들을 포함하나, 그에 한정되지 않는다. 상기 방법과 시스템은 또한 단일 자기 접합들과 하부 구조들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템이 복수의 자기 접합들을 가지고 복수의 하부 구조들을 사용하는 자기 메모리들의 사용에 관련됨을 쉽게 알 것이다. 나아가, 여기서 사용된 대로, " 면 내(in-plane)"는 실질적으로 자기 접합의 하나 이상의 층들의 면 내에 있거나 그 면에 평행한 것이다. 반대로, "수직인(perpendicular)"은 자기 접합의 하나 이상의 층들에 실질적으로 수직한 방향에 해당한다.
도 2는 자기 장치, 일 예로, 자기 터널 접합(MTJ), 스핀 밸브, 또는 탄도 자기저항(ballistic magnetoresistance) 구조, 또는 이들의 조합에서 사용 가능한 자기 서브구조(100)의 예시적인 일 실시예를 도시한다. 자기 서브구조(100)가 사용되는 자기 장치는 다양한 어플리케이션들에 사용될 수 있다. 일 예로, 자기 장치, 그리고 이러한 자기 서브구조는 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 도 2는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 서브구조는 Fe 층(102) 및 비자성 삽입층(104)을 포함한다. 층들(102, 104)은 계면(103)을 공유한다. 따라서, 비자성 삽입층(104)은 Fe 층(102)과 경계를 이룬다. 도 2 에 도시된 실시예에서, Fe 층(102)은 하부의 기판(미도시) 상에 먼저 증착될 수 있다. 층들(102, 104)은 특정 방향으로 적층되는 것으로 도시되어 있지만, 이 방향은 다른 실시예들에서 달라질 수 있다.
층(102)은 강자성을 가지는 반면에, 층(104)은 비자성을 가진다. 더 구체적으로, 자성층(102)은 철(Fe)이지만, 비자성층(104)은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 하나 이상을 포함한다. 도시된 자기 서브구조(100)에서, Fe 층(102)은 강한 수직 자기 이방성을 가진다. 달리 말하면, Fe 층(102)의 수직 이방성 에너지는 면을 벗어나는 반자화 에너지(out-of-plane demagnetization energy, 4πMs)보다 더 강할 수 있다. 이러한 실시예들에서, Fe 층(102)의 자기 모멘트는 면에 수직인 방향(z 축 방향)을 가진다. 다른 실시예들에 있어서, Fe 층(102)의 수직 자기 이방성은 중간 범위에 있을 수 있다. 이러한 실시예들에서, 수직 자기 이방성 에너지는 면을 벗어나는 반자화 에너지에 근접하지만 이 보다 작을 수 있다. 일 예로, 수직 이방성 에너지는 면을 벗어나는 반자화 에너지의 적어도 40 퍼센트 이상, 100 퍼센트 미만일 수 있다. 이러한 일부 실시예들에서, 수직 이방성 에너지는 반자화 에너지의 90 퍼센트 이하일 수 있다. Fe 층(102)의 강한 수직 이방성은 계면(103)에서의 전자 혼성화(electron hybridization)에 기인하는 것일 수 있다고 여겨진다. 따라서, 강한 수직 이방성은 계면 현상(interfacial phenomenon)에 기인하는 것으로 여겨진다. 그러나, 자기 접합들, 자기 메모리, 및 여기에서 설명된 방법들이 특정한 물리적 현상에 의존하는 것은 아니다. 일 예로, 일부 실시예들에서, 다른 특성들(층들(102 및/또는 104)의 스트레인(strain)을 포함하나, 이에 제한되지 않는다)은 층(102)의 자기 이방성에 기여할 수 있다. 게다가, 철(Fe)로 구성되기 때문에 Fe 층(102)은 낮은 자기 감쇠(damping)를 가질 수 있다.
비자성 삽입층(104)뿐만 아니라 Fe 층(102)의 결정 구조는 체심입방격자(body centered cubic; BCC)일 수 있다. 층들(102, 104)은 또한 최대 5 퍼센트의 격자 상수 불일치(mismatch of lattice parameters)를 가질 수 있다. 이는 Fe 층(102)이 철(Fe)로부터 선택되고, 비자성 삽입층(104)이 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 또는 In 중 하나 이상으로부터 선택된 것에 기인한다. 일부 이와 같은 실시예들에서, 삽입층(104)은 W 로 구성될 수 있다.
일부 실시예들에서, 강자성층(102)은 상온에서 안정하도록 구성된다. 일 예로, 강자성층(102)의 자기 이방성 에너지는 kbT의 최소한 60배가 될 수 있다. 일부 실시예들에서, 강자성층(102)의 자기 이방성 에너지들은 상온(대략 섭씨 30도)에서 kbT의 최소한 80배가 된다. 그러나, 다른 실시예들에서, 층(102)의 열적 안정성(thermal stability)은 층(102)이 다른 자성층(도 2에 미도시)과 자기적으로 결합함으로써 달성될 수 있다.
Fe 층(102) 및/또는 비자성 삽입층(104)의 두께는 수직 자기 이방성, 열적 안정성, 층들(102, 104)사이의 결합 및/또는 다른 특성들이 원하는 대로 제공되도록 조정될 수 있다. 일부 실시예들에서, Fe 층(102)은 1 내지 14 Å의 두께를 가진다. 일부 이와 같은 실시예들에서, Fe 층(102)은 4 내지 10 Å의 두께를 가진다. 비자성 삽입층(104)은 1 내지 8 Å의 두께를 가질 수 있다. 일부 이와 같은 실시예들에서, 비자성 삽입층(104)은 2 내지 6의 Å 두께를 가진다. 따라서, 전체 막들로 도시되어 있지만, 층들(102 및/또는 104)은 실제로 불연속적일 수 있다. 일 예로, 비자성 삽입층(104)은 Fe 층(102) 상에 작은 두께의 섬들로서 존재할 수 있다.
자기 서브구조(100)의 특성들은 비자성 삽입층(104)과 Fe 층(102)의 결합을 이용하여 조정될 수 있다. 결과적으로, 자기 서브구조(100)를 이용하는 자기 장치의 특성들은 원하는 대로 설정될 수 있다. 일 예로, 자기 서브구조(100)를 이용하는 자기 장치의 터널링 자기저항(tunneling magnetoresistance: TMR)은 개선된 자유층의 결정화 및 터널링 접합과의 격자 정합 때문에 향상될 수 있다. 자유층 및/또는 피고정층들과 같은 층들의 수직 이방성 및 감쇠 역시 계획대로 조정될 수 있다. 나아가, 일부 실시예들에서, 자기 서브구조(100)는 면에 수직인 방향으로부터 일정 각도에서 안정된 자기 모멘트를 갖는 자유층을 제공하는데 이용될 수 있다. 따라서, 자기 장치의 스위칭 특성들이 향상될 수 있다. 자기 서브구조(100)는 또한 자기 장치의 자성층(들)과의 스핀 궤도 결합(spin-orbit coupling)을 제공하는데 이용될 수 있다. 따라서, 스핀 전달 토크와 함께 또는 이에 대신하여 이용될 수 있는 스위칭을 위한 다른 메커니즘들이 제공될 수 있다.
도 3은 자기 장치, 일 예로, 자기 터널 접합(MTJ), 스핀 밸브 또는 탄도 자기저항(ballistic magnetoresistance) 구조 또는 이들의 조합에서 사용 가능한 자기 서브구조(100A)의 예시적인 일 실시예를 도시한다. 자기 서브구조(100A)가 사용되는 자기 장치는 다양한 어플리케이션들에 사용될 수 있다. 일 예로, 자기 장치, 그리고 이러한 자기 서브구조는 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 도 3은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 서브구조(100A)는 자기 서브구조(100)와 유사하다. 따라서, 유사한 구성들은 비슷한 도면 부호들을 갖는다. 자기 서브구조(100A)는 이렇게 Fe 층(102a), 및 Fe 층(102a)과 계면(103a)을 공유하는 비자성 삽입층(104a)을 포함한다. 그러나, 하부층들에 대한 층들(102a, 104a)의 적층 방향은 달라진다. 따라서, Fe 층(102a)은 비자성 삽입층(104a) 상에 제공된다. 자기 서브구조(100A)는 자기 서브구조(100)와 유사한 효용들을 가진다.
도 4는 자기 장치, 일 예로, 자기 터널 접합(MTJ), 스핀 밸브 또는 탄도 자기저항(ballistic magnetoresistance) 구조 또는 이들의 조합에서 사용 가능한 자기 서브구조(100B)의 예시적인 일 실시예를 도시한다. 자기 서브구조(100B)가 사용되는 자기 장치는 다양한 어플리케이션들에 사용될 수 있다. 일 예로, 자기 장치, 그리고 이러한 자기 서브구조는 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 도 4는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 서브구조(100B)는 자기 서브구조들(100, 100A)과 유사하다. 따라서, 유사한 구성들은 비슷한 도면 부호들을 갖는다. 자기 서브구조(100B)는 이렇게 제1 Fe 층(102b), 비자성 삽입층(104b) 및 제2 Fe 층(106)을 포함한다. 계면(103b)은 층들(102b, 104b) 사이에 있는 반면, 계면(105)은 층들(104b, 106) 사이에 있다.
제2 Fe 층(106)은 제1 Fe 층(102b)와 유사하다. 일부 실시예들에서, 제2 Fe 층(106)은 제1 Fe 층(102b)과 동일한 두께 및 동일한 다른 특성들을 가진다. 게다가, 제2 Fe 층(106)은 제1 Fe 층(102b)와 유사한 강한 수직 이방성을 가질 수 있다. 비자성 삽입층(104b)은 또한 Fe 층들(102b, 106)이 강자성적으로 결합하도록 충분하게 얇을 것이 요구된다. 따라서, 앞서 논의한 바와 같이, 비자성 삽입층은 1 내지 8 Å의 두께를 가진다. 일부 실시예들에서, 비자성 삽입층(104b)은 2 내지 6 Å의 두께를 가진다. 나아가, 강한 수직 이방성은 적어도 부분적으로 계면들(103b, 105)의 존재에 근거하는 것으로 여겨지기 때문에, 자기 서브구조(100B)는 자기 서브구조(100)보다 더 강한 수직 자기 이방성을 가지는 것으로 여겨진다. 따라서, 자기 서브구조(100B)는 자기 서브구조들(100, 100A)의 효용들을 공유할 수 있다.
도 5는 자기 장치, 일 예로, 자기 터널 접합(MTJ), 스핀 밸브 또는 탄도 자기저항(ballistic magnetoresistance) 구조 또는 이들의 조합에서 사용 가능한 자기 서브구조(100C)의 예시적인 일 실시예를 도시한다. 자기 서브구조(100C)가 사용되는 자기 장치는 다양한 어플리케이션들에 사용될 수 있다. 일 예로, 자기 장치, 그리고 이러한 자기 서브구조는 STT-RAM과 같은 자기 메모리에 사용될 수 있다. 도 5는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 서브구조(100C)는 자기 서브구조들(100, 100A, 100B)과 유사하다. 따라서, 유사한 구성들은 비슷한 도면 부호들을 갖는다. 자기 서브구조(100C)는 이렇게 제 1 비자성 삽입층(104c), Fe 층(106a) 및 제 2 비자성 삽입층(108)을 포함한다. 계면(105a)은 층들(104c, 106a) 사이에 있는 반면, 계면(107)은 층들(106a, 108) 사이에 있다.
비자성 삽입층(108)은 비자성 삽입층(104c)과 유사하다. 일부 실시예들에서, 비자성 삽입층(108)은 비자성 삽입층(104c)과 동일한 두께 및 동일한 다른 특성들을 가진다. 나아가, 강한 수직 이방성은 적어도 부분적으로 계면들(105a, 107)의 존재에 근거하는 것으로 여겨지기 때문에, 자기 서브구조(100C)는 향상된 수직 자기 이방성을 가지는 것으로 여겨진다. 따라서, 자기 서브구조(100C)는 자기 서브구조들(100, 100A, 100B)의 효용들을 공유할 수 있다.
자기 서브구조들(100, 100A, 100B 및/또는 100C)은 결합될 수 있다. 이러한 결합은 추가적인 계면들을 가질 수 있고, 따라서 향상된 자기 특성들을 가질 수 있다. 자기 서브구조들(100, 100A, 100B 또는 100C) 중 특정한 일 구조의 다중 반복이 사용될 수 있다. 이와 달리, 다른 자기 서브구조들(100, 100A, 100B 및 100C)의 반복(들)이 혼합되고, 매치될 수 있다. 일 예로, 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)이 한번 이상 반복된 결합들을 활용함으로써, 자기 메모리의 자성층들의 특성들이 조정될 수 있다. 일 예로, 수직 자기 이방성은 다수의 자기 서브구조들(100, 100A, 100B 및/또는 100C)을 결합함으로써 증가될 수 있다. 도 6은 이와 같은 자기 구조(110)의 예시적인 일 실시예를 도시한다. 자기 구조(110)는 세 개의 동일한 자기 서브구조들(100)의 결합에 의해 형성된다. 마찬가지로, 도 7은 자기 서브구조들(100, 100B)의 결합에 의해 형성되는 자기 구조(110A)를 도시한다. 자기 구조들(110, 110A) 및 다른 유사한 자기 구조들의 특성들은 다른 자성 및/또는 비자성층들뿐만 아니라 자기 서브구조들(100, 100A, 100B 및/또는 100C)의 다양한 결합들을 통해서 조정될 수 있다. 따라서, 자기 서브구조들(100, 100A, 100B 및/또는 100C)을 이용함으로써, 자기 구조들의 원하는 특성들이 달성될 수 있다. 일 예로, 원하는 자기 이방성 및 자기 모멘트들의 방향(면 내, 약한 면 내, 면에 수직인, 또는 용이-콘)이 달성될 수 있다. 따라서, 이러한 서브구조들을 이용하는 자기 접합들, 및 이러한 자기 접합들을 이용하는 자기 메모리들은 개선될 수 있다.
예를 들면, 도 8은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(150)의 예시적인 일 실시예를 도시한다. 도 8은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(150)은 선택적 씨드층(152), 선택적 고정층(154), 기준층(156), 비자성 스페이서층(158), 자유층(160) 및 선택적 캡핑층(162)을 포함한다. 층들(156, 158, 160)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일 예로, 기준층(156)은 자기 접합(150)의 상부(미도시된 기판으로부터 가장 멀리 있는)에 더 가까울 수 있다. 선택적 고정층(154)은 피고정층(156, 기준층)의 자화(미도시)를 고정하는데 사용될 수 있다. 일부 실시예들에서, 선택적 고정층(154)은 교환-바이어스 상호작용에 의하여 피고정층(156)의 자화(미도시)를 고정시키는 AFM층 또는 복수의 층일 수 있다. 그러나, 다른 실시예들에서, 선택적 고정층(154)은 생략되거나, 다른 구조가 사용될 수 있다. 자기 접합(150)은 또한 쓰기 전류가 자기 접합(150)을 통하여 흐를 때 자유층(160)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성된다. 따라서, 자유층(160)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
비록 단일층으로 도시되었으나, 기준층(156)은 복수의 층들을 포함할 수 있다. 일 예로, 기준층(156)은 루테늄(Ru) 같은 얇은 층들을 통하여 반강자성적 또는 강자성적으로 결합된(coupled) 자성층들을 포함하는 합성 반강자성층(Sythetic AntiFerromagnetic layer: 이하 SAF층)일 수 있다. 루테늄(Ru) 박막(들) 또는 다른 물질들이 삽입된 복수의 자성층들이 이와 같은 SAF층에 사용될 수 있다. 기준층(156)은 또한 다른 복수의 층일 수 있다. 도 8에 자화가 도시되지 않았지만, 기준층(156)은 면을 벗어나는 반자화 에너지를 초과하는 수직 이방성 에너지를 가질 수 있다. 따라서, 기준층(156)은 면에 수직인 방향의 자기 모멘트를 가질 수 있다. 다른 실시예들에서, 기준층(156)의 자기 모멘트는 면 내(in-plane)이다. 피고정층(156)의 다른 방향들의 자화들이 가능하다.
스페이서층(158)은 비자성이다. 일부 실시예들에서, 스페이서층(158)은 절연체(예를 들면, 터널링 장벽층)이다. 이와 같은 실시예들에서, 스페이서층(158)은 자기 접합의 터널링 자기 저항(tunneling magnetoresistance: TMR)을 강화할 수 있는 결정성 MgO를 포함할 수 있다. 다른 실시예들에서, 스페이서층(158)은 Cu와 같은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층(158)은 다른 구조, 예를 들면 절연성 매트릭스 내에 도전성 채널들을 포함하는 과립층(granular layer)을 가질 수 있다.
자유층(160)은 자기 서브구조(100, 100A, 100B 및/또는 100C)를 포함한다. 일부 실시예들에서, 자유층(160)은 자기 서브구조(100, 100A, 100B 및/또는 100C)로 구성된다. 나아가, 자유층(160)은 자기 서브구조들(100, 100A, 100B 및/또는 100C)의 결합들을 포함할 수 있다. 게다가, 분극 강화층들(polarization enhancement layers)과 같은 다른 층들도 제공될 수 있다. 일 예로, 자유층(160)은 CoFeB 또는 FeB을 하나 이상 포함할 수 있다.
자유층(160)에 자기 서브구조(100, 100A, 100B 및/또는 100C)가 사용되기 때문에, 자기 접합(150)은 자기 서브구조(100, 100A, 100B 및/또는 100C)의 효용들을 공유할 수 있다. 특히, 자기 접합(150)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(158)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(150)의 성능은 향상될 수 있다.
도 9는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)을 포함할 수 있는 자기 접합(150A)의 예시적인 일 실시예를 도시한다. 도 9는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(150A)은 선택적 씨드층(152), 선택적 고정층(154), 기준층(156a), 비자성 스페이서층(158), 자유층(160a) 및 선택적 캡핑층(162)을 포함한다. 층들(156a, 158, 160a)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일 예로, 기준층(156a)은 자기 접합(150A)의 상부(미도시된 기판으로부터 가장 멀리 있는)에 더 가까울 수 있다. 선택적 고정층(154)은 피고정층(156a, 기준층)의 자화(미도시)를 고정하는데 사용될 수 있다. 일부 실시예들에서, 선택적 고정층(154)은 교환-바이어스 상호작용에 의하여 피고정층(156a)의 자화(미도시)를 고정시키는 AFM층 또는 복수의 층일 수 있다. 그러나, 다른 실시예들에서, 선택적 고정층(154)은 생략되거나, 다른 구조가 사용될 수 있다. 자기 접합(150A)은 또한 쓰기 전류가 자기 접합(150A)을 통하여 흐를 때 자유층(160a)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성된다. 따라서, 자유층(160a)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
비록 단일층으로 도시되었으나, 자유층(160a)은 복수의 층들을 포함할 수 있다. 일 예로, 자유층(160a)은 루테늄(Ru) 같은 얇은 층들을 통하여 반강자성적 또는 강자성적으로 결합된(coupled) 자성층들을 포함하는 합성 반강자성층(Sythetic AntiFerromagnetic layer: 이하 SAF층)일 수 있다. 루테늄(Ru) 박막(들) 또는 다른 물질들이 삽입된 복수의 자성층들이 이와 같은 SAF층에 사용될 수 있다. 자유층(160a)은 또한 다른 복수의 층일 수 있다. 스페이서층(158)은 비자성이고, 도 8의 비자성 스페이서층(158)과 유사하다.
기준층(156a)은 자기 서브구조(100, 100A, 100B 및/또는 100C)를 포함한다. 일부 실시예들에서, 기준층(156a)은 자기 서브구조(100, 100A, 100B 및/또는 100C)로 구성된다. 나아가, 기준층(156a)은 자기 서브구조들(100, 100A, 100B 및/또는 100C)의 결합들을 포함할 수 있다. 게다가, 분극 강화층들(polarization enhancement layers)과 같은 다른 층들도 제공될 수 있다. 일 예로, 기준층(156a)은 CoFeB 또는 FeB을 하나 이상 포함할 수 있다.
기준층(156a)에 자기 서브구조(100, 100A, 100B 및/또는 100C)가 사용되기 때문에, 자기 접합(150A)은 자기 서브구조(100, 100A, 100B 및/또는 100C)의 효용들을 공유할 수 있다. 특히, 자기 접합(150A)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(158)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(150A)의 성능은 향상될 수 있다.
도 10은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(150B)의 예시적인 일 실시예를 도시한다. 도 10은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(150B)은 선택적 씨드층(152), 선택적 고정층(154), 기준층(156b), 비자성 스페이서층(158), 자유층(160b) 및 선택적 캡핑층(162)을 포함한다. 층들(156b, 158, 160b)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일 예로, 기준층(156b)은 자기 접합(150B)의 상부(미도시된 기판으로부터 가장 멀리 있는)에 더 가까울 수 있다. 선택적 씨드층(152), 선택적 고정층(154) 및 선택적 캡핑층(162)은 앞서 설명한 것들과 유사하다.
기준층(156b) 및 자유층(160b)은 모두 자기 서브구조(100, 100A, 100B 및/또는 100C)를 포함한다. 일부 실시예들에서, 기준층(156b) 및/또는 자유층(160b)은 자기 서브구조(100, 100A, 100B 및/또는 100C)로 구성된다. 나아가, 기준층(156b) 및/또는 자유층(160b)은 자기 서브구조들(100, 100A, 100B 및/또는 100C)의 결합들을 포함할 수 있다. 게다가, 분극 강화층들(polarization enhancement layers)과 같은 다른 층들도 제공될 수 있다. 일 예로, 기준층(156b) 및/또는 자유층(160b)은 CoFeB 또는 FeB을 하나 이상 포함할 수 있다. 그러나, 기준층(156b)은 자유층(160b)과 여전히 다를 수 있음을 주의한다. 따라서, 기준층(156b)에 사용되는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C) 및 다른 층들의 특정한 결합은 자유층(160b)에서 사용되는 것과 다를 수 있다.
기준층(156b) 및/또는 자유층(160b)에 자기 서브구조(100, 100A, 100B 및/또는 100C)가 사용되기 때문에, 자기 접합(150B)은 자기 서브구조(100, 100A, 100B 및/또는 100C)의 효용들을 공유할 수 있다. 특히, 자기 접합(150B)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(158)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(150B)의 성능은 향상될 수 있다.
도 11은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)을 포함할 수 있는 자기 접합(200)의 예시적인 일 실시예를 도시한다. 도 11은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 비록 특정 횟수의 반복만 도시되었지만, 서브구조들 각각은 여러 번 반복될 수 있다. 자기 접합(200)은 MgO와 같은 선택적 절연 씨드층(202), 자유층(210), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220), 기준층(230) 및 선택적 캡핑층(240)을 포함한다. 선택적 캡핑층(240)은 MgO 일 수 있다. 이러한 캡핑층은 기준층의 수직 자기 이방성을 강화할 수 있다. 그러나, 다른 실시예들에서, 다른 캡핑층이 사용되거나 캡핑층이 사용되지 않을 수 있다. 층들(210, 220, 230)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일 예로, 기준층(230)은 자기 접합(200)의 하부(미도시된 기판으로부터 가장 가까이 있는)에 더 가까울 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 기준층(230)은 SAF층 또는 다른 복수의 층일 수 있다. 자기 접합(200)은 또한 쓰기 전류가 자기 접합(200)을 통하여 흐를 때 자유층(210)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
자유층(210)은 분극 강화층들(212, 214)뿐만 아니라 자기 서브구조(100C)를 포함한다. 분극 강화층(212 및/또는 214)은 CoFeB 또는 FeB을 하나 이상 포함할 수 있다. 게다가, 비자성 삽입층들(104c, 108)의 두께는 강자성층들(212, 106c) 사이 및 강자성층들(106c, 214) 사이의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 따라서, 자기 서브구조(100C)의 층들(104c, 106c, 108c)의 물질들 및 두께들은 앞서 설명한 것들과 유사하다.
자유층(210)에 자기 서브구조(100C)가 사용되기 때문에, 자기 접합(200)은 자기 서브구조(100C)의 효용들을 공유할 수 있다. 특히, 자기 접합(200)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(220)의 성능은 향상될 수 있다. 게다가, 층들(212, 106c, 214)의 이방성은 자유층(210)의 원하는 스위칭을 달성하기 위하여 조정될 수 있다. 일 예로, 분극 강화층(214)은 층들(106c, 212)보다 낮은 이방성을 가지도록 요구될 수 있다. 즉, 층들(214, 106c, 212) 사이에서 원하는 자기 이방성의 구배(gradient)가 달성될 수 있다. 따라서, 원하는 스위칭 특성들이 달성될 수 있다.
도 12는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)을 포함할 수 있는 자기 접합(200A)의 예시적인 일 실시예를 도시한다. 도 12는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 비록 특정 횟수의 반복만 도시되었지만, 서브구조들 각각은 다른 횟수로 반복될 수 있다. 자기 접합(200A)은 MgO와 같은 선택적 절연 씨드층(202a), 자유층(210a), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220a) 및 기준층(230a)을 포함한다. 도시하지는 않았지만, 선택적 캡핑층 또한 제공될 수 있다. 선택적 캡핑층은 MgO 일 수 있다. 이러한 캡핑층은 기준층의 수직 자기 이방성을 강화할 수 있다. 층들(210a, 220a, 230a)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230a)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 기준층(230a)은 SAF층 또는 다른 복수의 층일 수 있다. 자기 접합(200A)은 또한 쓰기 전류가 자기 접합(200A)을 통하여 흐를 때 자유층(210a)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210a)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
자유층(210a)은 분극 강화층들(212a, 214a)뿐만 아니라 복수의 자기 서브구조들(100)을 포함한다. 분극 강화층(212a 및/또는 214a)은 CoFeB 또는 FeB을 하나 이상 포함할 수 있다. 또한, 삽입층/장벽층들(216, 218)이 도시된다. 이 층들은 붕소(B)와 같은 물질들이 분극 강화층들(212a, 214a)로부터 나머지 자성층들 내로 확산되는 것을 방지하기 위해 사용될 수 있다. 일부 실시예들에서, 이러한 층들에 W 또는 Hf이 사용될 수 있고, 층들(216, 218)은 또한 서브구조의 일부인 비자성 삽입층으로서 기능할 수 있다. 그러나, 다른 장벽 물질들이 사용될 수 있다. 층들(216 및/또는 218)을 위해 사용될 수 있는 물질들의 예로는 W, Cr, Ta, Bi, Nb, Mo, Zn, Zr 및 Hf 을 포함할 수 있으나, 이에 제한되는 것은 아니다. 게다가, 비자성 삽입층들(104) 및 층들(216, 218)의 두께들은 강자성층들(212a, 102, 106b, 214a) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 따라서, 층들(102, 104, 106b)의 물질들 및 두께들은 앞서 설명한 것들과 유사하다.
자기 접합(200A)은 자기 접합(200)의 효용들을 공유할 수 있다. 자유층(210a)에 자기 서브구조(100)가 사용되기 때문에, 자기 접합(200A)은 자기 서브구조(100)의 효용들을 공유할 수 있다. 특히, 자기 접합(200A)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220a)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(200A)의 성능은 향상될 수 있다. 게다가, 층들(212a, 102, 214a)의 이방성은 원하는 자유층(210a)의 스위칭을 달성하기 위하여 조정될 수 있다. 일 예로, 분극 강화층(214a)은 층들(102, 212a)보다 낮은 이방성을 가지도록 요구될 수 있다. 즉, 층들(214a, 102, 212a) 사이에서 원하는 자기 이방성의 구배(gradient)가 달성될 수 있다. 따라서, 원하는 스위칭 특성들이 달성될 수 있다.
도 13은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(200B)의 예시적인 일 실시예를 도시한다. 도 13은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 비록 특정 횟수의 반복만 도시되었지만, 서브구조들 각각은 다른 횟수로 반복될 수 있다. 자기 접합(200B)은 자유층(210b), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220b) 및 기준층(230b)을 포함한다. 도시하지는 않았지만, 선택적 캡핑층 및/또는 씨드층들이 또한 제공될 수 있다. 선택적 캡핑층 및/또는 씨드층들은 층(230b, 210b)의 수직 자기 이방성을 강화하는 MgO 일 수 있다. 층들(210b, 220b, 230b)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230b)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 자유층(210b)은 SAF층 또는 다른 복수의 층일 수 있다. 자유층(210b)은 또한 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)의 일부 결합들을 포함할 수 있다. 자기 접합(200B)은 또한 쓰기 전류가 자기 접합(200B)을 통하여 흐를 때 자유층(210b)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210b)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
기준층(230b)은 분극 강화층(232)뿐만 아니라 하나 이상의 자기 서브구조들(100)을 포함한다. 분극 강화층(232)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층들(104)의 두께들은 강자성층들(232, 102) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 따라서, 층들(102 및/또는 104)의 물질들 및 두께들은 앞서 설명한 것들과 유사하다.
자기 접합(200B)은 자기 접합(200, 200A)의 효용들을 공유할 수 있다. 기준층(230b)에 자기 서브구조(100)가 사용되기 때문에, 자기 접합(200B)은 자기 서브구조(100)의 효용들을 공유할 수 있다. 특히, 자기 접합(200B)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220b)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(220b)의 성능은 향상될 수 있다.
도 14는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(200B)의 예시적인 일 실시예를 도시한다. 도 14는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(200B)은 자유층(210b), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220b) 및 기준층(230b)을 포함한다. 도시하지는 않았지만, 선택적 캡핑층 및/또는 씨드층들이 또한 제공될 수 있다. 선택적 캡핑층 및/또는 씨드층들은 층(230b, 210b)의 수직 자기 이방성을 강화하는 MgO 일 수 있다. 층들(210b, 220b, 230b)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230b)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 자유층(210b)은 SAF층 또는 다른 복수의 층일 수 있다. 자유층(210b)은 또한 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)의 일부 조합들을 포함할 수 있다. 자기 접합(200B)은 또한 쓰기 전류가 자기 접합(200B)을 통하여 흐를 때 자유층(210b)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210b)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
기준층(230b)은 분극 강화층(232) 및 비자성층(236)뿐만 아니라 하나 이상의 자기 서브구조들(100)을 포함한다. 비록 한번만 도시되었지만, 서브구조들(100)의 각각은 여러 번 반복될 수 있다. 따라서, 자기 서브구조들(100)은 SAF층을 형성하는 자성층들(234, 238)의 일부로서 역할을 하도록 구성된다. 분극 강화층(232)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층들(104)의 두께들은 강자성층들(232, 102) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 따라서, 층(238)은 SAF층 내에서 하나의 자기적 응집층(magnetically cohesive layer)을 형성한다. 따라서, 층들(102 및/또는 104)의 물질들 및 두께들은 앞서 설명한 것들과 유사하다.
자기 접합(200B)은 자기 접합(200, 200A)의 효용들을 공유할 수 있다. 기준층(230b)에 자기 서브구조(100)가 사용되기 때문에, 자기 접합(200B)은 자기 서브구조(100)의 효용들을 공유할 수 있다. 특히, 자기 접합(200B)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220b)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 자기 접합(200B)의 성능은 향상될 수 있다.
도 15는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(200B)의 예시적인 또 다른 실시예를 도시한다. 도 15는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 비록 한번만 도시되었지만, 서브구조들은 여러 번 반복될 수 있다. 자기 접합(200B)은 자유층(210b), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220b) 및 기준층(230b)을 포함한다. 도시하지는 않았지만, 선택적 캡핑층 및/또는 씨드층들이 또한 제공될 수 있다. 선택적 캡핑층 및/또는 씨드층들은 층(230b, 210b)의 수직 자기 이방성을 강화하는 MgO 일 수 있다. 층들(210b, 220b, 230b)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230b)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 자유층(210b)은 SAF층 또는 다른 복수의 층일 수 있다. 자유층(210b)은 또한 자기 서브구조(들)(100, 100A, 100c 및/또는 100C)의 일부 결합들을 포함할 수 있다. 자기 접합(200B)은 또한 쓰기 전류가 자기 접합(200B)을 통하여 흐를 때 자유층(210b)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210b)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
기준층(230b)은 분극 강화층(232a) 및 비자성층(236)뿐만 아니라 하나 이상의 자기 서브구조들(100)을 포함한다. 비록 한번만 도시되었지만, 서브구조들(100)의 각각은 여러 번 반복될 수 있다. 분극 강화층(232a)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층들(104, 236)의 두께들은 강자성층들(232a, 102) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 따라서, 층(230b)은 하나의 자기적 응집층을 형성한다. 따라서, 층들(102 및/또는 104)의 물질들 및 두께들은 앞서 설명한 것들과 유사하다.
자기 접합(200B)은 자기 접합(200, 200A)의 효용들을 공유할 수 있다. 기준층(230b)에 자기 서브구조(100)가 사용되기 때문에, 자기 접합(200B)은 자기 서브구조(100)의 효용들을 공유할 수 있다. 특히, 자기 접합(200B)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220b)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 게다가, 이런 성능은 기준층(230b)에서 조밀 육방 격자(Hexagonal closed packed lattice) 결정 구조를 갖는 물질들의 사용 없이 달성될 수 있다. 이러한 물질들은 적절하게 제조하는 것을 어렵게 할 수 있다. 따라서, 자기 접합(200B)의 성능 및 제조가 개선될 수 있다.
도 16은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(200C)의 예시적인 일 실시예를 도시한다. 도 16은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 비록 한번만 도시되었지만, 서브구조들은 여러 번 반복될 수 있다. 자기 접합(200C)은 자유층(210c), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220c) 및 기준층(230c)을 포함한다. 도시하지는 않았지만, 선택적 캡핑층 및/또는 씨드층들이 또한 제공될 수 있다. 선택적 캡핑층 및/또는 씨드층들은 층(230c, 210c)의 수직 자기 이방성을 강화하는 MgO 일 수 있다. 층들(210c, 220c, 230c)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230c)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 자유층(210c)은 SAF층 또는 다른 복수의 층일 수 있다. 자유층(210c)은 또한 자기 서브구조(들)(100, 100A, 100c 및/또는 100C)의 일부 결합들을 포함할 수 있다. 자기 접합(200C)은 또한 쓰기 전류가 자기 접합(200C)을 통하여 흐를 때 자유층(210c)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210c)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
기준층(230c)은 분극 강화층(232a) 및 비자성층(236a)뿐만 아니라 하나 이상의 자기 서브구조들(100)을 포함한다. 비록 한번만 도시되었지만, 서브구조들(100)의 각각은 여러 번 반복될 수 있다. 따라서, 자기 서브구조들(100)은 SAF층을 형성하는 자성층들(234a, 238a)의 일부로서 역할을 하도록 구성된다. 분극 강화층(232a)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층(104)의 두께들은 강자성층들(232a, 102) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 층(238a)은 SAF층에 하나의 자기적 응집층을 형성한다. 따라서, 층들(102 및/또는 104)의 물질들 및 두께들은 앞서 설명한 것들과 유사하다. 게다가, 비자성층(236a)은 Cr 또는 이와 유사한 물질(들)일 수 있다. 유사한 물질들은 Ru, Rh, Re, V, Mo 및 Ir 중 하나 이상을 포함할 수 있다. 이러한 비자성층(236a)은 층들(238a, 234a) 간의 반강자성적(예를 들어, Ruderman-Kittel-Kasuya-Yosida: RKKY) 결합을 가능하게 한다. 이에 더해, 층(236a)은 체심입방격자(BCC) 결정 구조를 가진다. 그런 의미에서, 층(236a)은 Fe 층(102)에 대해 씨드층의 역할을 할 수 있다. 비자성 삽입층/장벽층(239)은 W 및/또는 Ta와 같은 물질들을 포함할 수 있다. 이러한 층은 분극 강화층(232a)의 붕소(B)와 같은 물질들의 확산을 감소시키거나 방지하는 장벽층으로서의 역할을 할 수 있다. 더욱이, 층(232a)이 W 을 포함한다면, Fe 층(102)과 층(239) 사이의 계면은 자기 접합(200C)의 자기 이방성을 더욱 강화시킬 수 있다.
자기 접합(200C)은 자기 접합(200, 200A, 200B)의 효용들을 공유할 수 있다. 기준층(230c)에 자기 서브구조(100)가 사용되기 때문에, 자기 접합(200C)은 자기 서브구조(100)의 효용들을 공유할 수 있다. 특히, 자기 접합(200C)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220d)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 게다가, 자기 접합(200C)은 SAF층, 및 분극 강화층(232a)로부터 바람직하지 않은 물질들의 확산을 감소시키거나 방지하기 위한 장벽층을 포함할 수 있다. 따라서, 자기 접합(200C)의 성능 및 신뢰성은 향상될 수 있다.
도 17은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(200D)의 예시적인 다른 실시예를 도시한다. 도 17은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(200D)은 자유층(210d), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220d) 및 기준층(230d)을 포함한다. 도시하지는 않았지만, 선택적 씨드층이 또한 제공될 수 있다. 선택적 씨드층은 층(230d, 210d)의 수직 자기 이방성을 강화하는 MgO 일 수 있다. 층들(210d, 220d, 230d)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230d)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 기준층(230d)은 SAF층 또는 다른 복수의 층일 수 있다. 기준층(230d)은 또한 자기 서브구조(들)(100, 100A, 100c 및/또는 100C)의 일부 결합들을 포함할 수 있다. 자기 접합(200D)은 또한 쓰기 전류가 자기 접합(200D)을 통하여 흐를 때 자유층(210d)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210d)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
자유층(210d)은 분극 강화층들(212b, 214b) 뿐만 아니라 하나 이상의 자기 서브구조들(100B)을 포함한다. 비록 한번만 도시되었지만, 서브구조들(100B)의 각각은 여러 번 반복될 수 있다. 따라서, 자기 서브구조들(100B)은 자유층(210d)의 자성층들의 일부로서 역할을 하도록 구성된다. 분극 강화층(212b 및/또는 214b)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층들(104b)의 두께들은 강자성층들(212b, 102b, 214b, 106) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 상부 캡핑층(240b)이 또한 도시된다. 일부 실시예들에서, 캡핍층(240b)은 분극 강화층(214b)의 자기 이방성을 강화시키기 위한 결정성 MgO 일 수 있다. 그러나, 도시된 실시예에서, 캡핑층(240b)은 도전성일 수 있다. Ta, W, V 또는 다른 도전성 캡핑층들과 같은 물질들이 사용될 수 있다. 그러한 실시예들에서, 자유층에 대한 원하는 수직 자기 이방성이 원하는 자기 서브구조(들)(100B)에 의해 제공될 수 있다. 결정성 MgO 캡핑층(240b)에 의해 제공되는 수직 자기 이방성은 필요치 않을 수 있다. 따라서, 도전성 캡핑층(240b)이 사용될 수 있다. 자기 접합(200D)에 관련된 문제들, 및 MgO 캡핑층에 기인하는 다른 유사한 문제들은 이렇게 회피될 수 있다. 따라서, 자기 접합(200D)의 성능 및 생산능력은 향상될 수 있다.
자기 접합(200D)은 자기 접합(200, 200A, 200B, 200C)의 효용들을 공유할 수 있다. 자유층(210d)에 자기 서브구조(100B)가 사용되기 때문에, 자기 접합(200D)은 자기 서브구조(100B)의 효용들을 공유할 수 있다. 특히, 자기 접합(200D)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220d)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 게다가, 적층 상태의 절연 씨드층 및/또는 캡핑층들의 사용을 피할 수 있다. 따라서, 자기 접합(200D)의 성능, 생산능력 및 신뢰성이 향상될 수 있다.
도 18은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자기 접합(200E)의 예시적인 다른 실시예를 도시한다. 도 18은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(200E)은 자유층(210e), 결정성 MgO와 같은 절연 스페이서층일 수 있는 비자성 스페이서층(220e) 및 기준층(230e)을 포함한다. 도시하지는 않았지만, 선택적 캡핑층이 또한 제공될 수 있다. 선택적 캡핑층은 층(230e)의 수직 자기 이방성을 강화하는 MgO 일 수 있다. 층들(210e, 220e, 230e)은 특정 방향으로 적층되는 것으로 도시되었지만, 이 방향은 다른 실시예들에서 달라질 수 있다. 일부 실시예들에서, 일 예로 자기 모멘트는 면 내에 있고, 선택적 고정층(미도시)은 기준층(230e)의 자화(미도시)를 고정하는데 사용될 수 있다. 이에 더해, 비록 단일층으로 도시되었지만, 기준층(230e)은 SAF층 또는 다른 복수의 층일 수 있다. 기준층(230e)은 또한 자기 서브구조(들)(100, 100A, 100c 및/또는 100C)의 일부 결합들을 포함할 수 있다. 자기 접합(200E)은 또한 쓰기 전류가 자기 접합(200E)을 통하여 흐를 때 자유층(210e)이 안정된 자성 상태들 사이에서 스위치될 수 있도록 구성될 수 있다. 따라서, 자유층(210e)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
자유층(210e)은 분극 강화층들(212c, 214c) 뿐만 아니라 하나 이상의 자기 서브구조들(100B)을 포함한다. 비록 한번만 도시되었지만, 서브구조들(100B)의 각각은 여러 번 반복될 수 있다. 따라서, 자기 서브구조들(100B)은 자유층(210e)의 자성층들의 일부로서 역할을 하도록 구성된다. 분극 강화층(212c 및/또는 214c)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층들(104)의 두께들은 강자성층들(212c, 102b, 214c, 106) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 씨드층(240c)이 또한 도시된다. 일부 실시예들에서, 씨드층(240c)은 분극 강화층(214c)의 자기 이방성을 강화시키기 위한 결정성 MgO 일 수 있다. 그러나, 도시된 실시예에서, 씨드층(240c)은 도전성일 수 있다. Ta, W, V 또는 다른 도전성 씨드층들과 같은 물질들이 사용될 수 있다. 그러한 실시예들에서, 자유층에 대한 원하는 수직 자기 이방성이 원하는 자기 서브구조(들)(100B)에 의해 제공될 수 있다. 결정성 MgO 씨드층(240c)에 의해 제공되는 수직 자기 이방성은 필요치 않을 수 있다. 따라서, 도전성 씨드층(240c)이 사용될 수 있다. 자기 접합(200E)에 관련된 문제들, 및 MgO 씨드층에 기인하는 다른 유사한 문제들은 이렇게 회피될 수 있다. 따라서, 자기 접합(200E)의 성능 및 생산능력은 향상될 수 있다.
자기 접합(200E)은 자기 접합(200, 200A, 200B, 200C, 200D)의 효용들을 공유할 수 있다. 자유층(210e)에 자기 서브구조(100B)가 사용되기 때문에, 자기 접합(200E)은 자기 서브구조(100B)의 효용들을 공유할 수 있다. 특히, 자기 접합(200E)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층(220e)으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 게다가, 적층 상태의 절연 씨드층의 사용을 피할 수 있다. 따라서, 자기 접합(200E)의 성능, 생산능력 및 신뢰성이 향상될 수 있다.
도 19 내지 도 22는 자기 서브구조의 실시예들을 하나 이상 사용하는 층들에 대한 예시적인 실시예들을 도시한다. 도 19는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자성층(250)의 예시적인 일 실시예를 도시한다. 도 19는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자성층(250)은 장치 내에서 자유층, 기준층 또는 다른 자성층으로 사용될 수 있다. 자성층(250)은 하나 이상의 자기 서브구조들(100), 씨드층(252), 캡핑층(258) 및 분극 강화층들(254, 256)을 포함한다. 비록 한번만 도시되었지만, 서브구조들(100)의 각각은 여러 번 반복될 수 있다. 게다가, 앞서 설명한 바와 같이, 다른 자기 서브구조들이 결합될 수 있다. 따라서, 자기 서브구조(100)는 자성층(250)의 일부로서 역할을 하도록 구성된다. 분극 강화층(254 및/또는 256)은 CoFeB 및 FeB 중 하나 이상 포함할 수 있다. 비자성 삽입층들(104)의 두께들은 강자성층들(256, 102) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 일부 실시예들에서, 씨드층(252) 및/또는 캡핑층(258)은 결정성 MgO일 수 있다. 일 예로, 층(252 및/또는 258)은 자기 접합의 터널링 장벽층(들)일 수 있다.
층(250)을 이용하는 자기 접합은 자기 접합들(200, 200A, 200B, 200C, 200D) 및 자기 서브구조들(100, 100A, 100B, 100C)의 효용들을 공유할 수 있다. 특히, 자성층(250)은 열적 안정성, 원하는 자기 모멘트, MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 층(250)을 이용하는 자기 접합의 성능, 생산능력 및 신뢰성은 향상될 수 있다.
도 20은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자성층(250A)의 예시적인 일 실시예를 도시한다. 도 20은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자성층(250A)은 장치 내에서 자유층, 기준층 또는 다른 자성층으로 사용될 수 있다. 자성층(250A)은 하나 이상의 자기 서브구조들(100A), 씨드층(252a), 캡핑층(258a), 및 분극 강화층들(254a, 256a)을 포함할 수 있다. 비록 한번만 도시되었지만, 서브구조들(100A)의 각각은 여러 번 반복될 수 있다. 게다가, 앞서 설명한 바와 같이 다른 자기 서브구조들이 결합될 수 있다. 따라서, 자기 서브구조(100A)는 자성층(250A)의 일부로서 역할을 하도록 구성된다. 분극 강화층(254a, 256a)은 하나 이상의 CoFeB 및 FeB를 포함할 수 있다. 비자성 삽입층들(104a)의 두께들은 강자성층들(254a, 102a) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 일부 실시예들에서, 씨드층(252a) 및/또는 캡핑층(258a)은 결정성 MgO를 포함할 수 있다. 일 예로, 층(252a 및/또는 258a)은 자기 접합의 터널링 장벽층(들)일 수 있다.
층(250A)을 이용하는 자기 접합은 자기 접합들(200, 200A, 200B, 200C, 200D) 및 자기 서브구조들(100, 100A, 100B, 100C)의 효용들을 공유할 수 있다. 특히, 층(250A)은 열적 안정성, 원하는 자기 모멘트, MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 층(250A)을 이용하는 자기 접합의 성능, 생산능력, 및 신뢰성은 향상될 수 있다.
도 21은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자성층(250B)의 예시적인 일 실시예를 도시한다. 도 21은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자성층(250B)은 장치 내에서 자유층, 기준층 또는 다른 자성층으로 사용될 수 있다. 자성층(250B)은 하나 이상의 자기 서브구조들(100B), 씨드층(252b), 캡핑층(258b), 및 분극 강화층들(254b, 256b)을 포함할 수 있다. 비록 한번만 도시되었지만, 서브구조들(100B)의 각각은 여러 번 반복될 수 있다. 게다가, 앞서 설명한 바와 같이 다른 자기 서브구조들이 결합될 수 있다. 따라서, 자기 서브구조(100B)는 자성층(250B)의 일부로서 역할을 하도록 구성된다. 분극 강화층(254b 및/또는 256b)은 하나 이상의 CoFeB 및 FeB를 포함할 수 있다. 비자성 삽입층들(104b)의 두께들은 강자성층들(102b, 106) 간의 강자성적 결합이 가능하도록 충분히 얇을 것이 요구된다. 따라서, 비자성 삽입층(104b)의 두께는 강자성층들(102b, 106) 간의 교환 결합을 가능하게 할 수 있다. 일부 실시예들에서, 씨드층(252b) 및/또는 캡핑층(258b)은 결정성 MgO를 포함할 수 있다. 일 예로, 층(252b 및/또는 258b)은 자기 접합 내의 터널링 장벽층(들)일 수 있다.
층(250B)을 이용하는 자기 접합은 자기 접합들(200, 200A, 200B, 200C, 200D) 및 자기 서브구조들(100, 100A, 100B, 100C)의 효용들을 공유할 수 있다. 특히, 층(250B)은 열적 안정성, 원하는 자기 모멘트, MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 층(250B)을 이용하는 자기 접합의 성능, 생산능력, 및 신뢰성은 향상될 수 있다. 게다가, 층들(250, 250A)의 경우 보다 Fe 층들(102b, 106) 및 비자성 삽입층(104b) 사이의 계면들이 더 많이 존재한다. 수직 자기 이방성은 이러한 계면들의 존재와 관련이 있다고 여겨지기 때문에, 층(250B)은 보다 강한 수직 자기 이방성을 가질 수 있다고 여겨진다.
도 22는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자성층(250C)의 예시적인 일 실시예를 도시한다. 도 22는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자성층(250C)은 장치 내에서 자유층, 기준층 또는 다른 자성층으로 사용될 수 있다. 자성층(250C)은 하나 이상의 자기 서브구조들(100B), 씨드층(252c), 캡핑층(258c), 및 분극 강화층들(254c, 256c)을 포함할 수 있다. 따라서, 자성층(250C)은 자성층(250B)과 유사할 수 있다. 이에 더해, 자성층(250C)은 두 개의 추가적인 Fe 층들(260, 262)을 포함한다. 추가적인 Fe 층들(260, 262)은 자성층들(254c, 256c)의 스핀 분극을 강화하는데 이용될 수 있다. 따라서, 스핀 전달 토크를 이용하는 스위칭이 낮은 전류에서 일어날 수 있다.
층(250C)을 이용하는 자기 접합은 자기 접합들(200, 200A, 200B, 200C, 200D, 200E) 및 자기 서브구조들(100, 100A, 100B, 100C)의 효용들을 공유할 수 있다. 특히, 층(250C)은 열적 안정성, 원하는 자기 모멘트, MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 따라서, 층(250C)을 이용하는 자기 접합의 성능, 생산능력, 및 신뢰성은 향상될 수 있다.
도 23은 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 자성층(250D)의 예시적인 일 실시예를 도시한다. 도 23은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자성층(250D)은 장치 내에서 자유층, 기준층 또는 다른 자성층으로 사용될 수 있다. 자성층(250D)은 하나 이상의 자기 서브구조들(100C), 씨드층(252d), 캡핑층(258d), 및 분극 강화층들(254d, 256d)을 포함할 수 있다. 따라서, 자성층(250D)은 자성층(250B)과 유사할 수 있다. 이에 더해, 자성층(250D)은 두 개의 선택적 확산 장벽층들(261, 264)을 포함할 수 있다. 일 예로, 확산 장벽층들은 Ta, Hf 및 Zr와 같은 물질들을 포함할 수 있으나, 이에 제한되는 것은 아니다. 장벽층들(261, 264)의 존재 때문에 붕소(B)와 같은 원하지 않은 원소들이 층들(260, 262)로부터 접합의 나머지 부분으로 확산되는 것을 방지할 수 있다.
층(250D)을 이용하는 자기 접합은 자기 접합들(200, 200A, 200B, 200C, 200D, 200E) 및 자기 서브구조들(100, 100A, 100B, 100C)의 효용들을 공유할 수 있다. 특히, 층(250D)은 열적 안정성, 원하는 자기 모멘트, MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 게다가, 붕소(B)와 같은 원하지 않은 물질들의 확산이 감소 또는 제거될 수 있다. 따라서, 층(250D)을 이용하는 자기접합의 성능, 생산능력, 및 신뢰성은 향상될 수 있다.
예를 들면, 도 24는 자기 서브구조(들)(100, 100A, 100B 및/또는 100C)를 포함할 수 있는 이중 자기 접합(300)의 일 실시예를 도시한다. 도 24는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 자기 접합(300)은 선택적 씨드층(302), 제 1 선택적 고정층(304), 제 1 기준층(310), 제 1 비자성 스페이서층(320), 자유층(330), 제 2 비자성 스페이서층(340), 제 2 기준층(350), 제 2 선택적 고정층(306), 및 선택적 캡핑층(308)을 포함할 수 있다. 선택적 고정층들(304, 306)은 각각 기준층들(310, 350)의 자화(미도시)를 고정하는데 사용될 수 있다. 그러나, 다른 실시예들에서, 선택적 고정층들(304, 306)은 생략되거나 다른 구조가 사용될 수 있다. 자기 접합(300)은 또한 쓰기 전류가 자기 접합(300)을 통해 흐를 때 안정한 자기 상태들 사이에서 자유층(330)이 스위치 되도록 구성될 수 있다. 따라서, 자유층(330)은 스핀 전달 토크를 이용하여 스위칭이 가능하다.
스페이서층들(320, 340)은 비자성이다. 일부 실시예들에서, 스페이서층들(320, 340)은 절연체(예를 들면, 터널링 장벽층들)이다. 이러한 실시예들에서, 스페이서층들(320, 340)은 자기 접합의 TMR을 강화할 수 있는 결정성 MgO를 포함할 수 있다. 다른 실시예들에서, 스페이서층은 Cu와 같은 도전체일 수 있다. 다른 대체 실시예들에서, 스페이서층들(320, 340)은 다른 구조, 예를 들면 절연성 매트릭스 내에 도전성 채널들을 포함하는 과립층(granular layer)을 가질 수 있다.
하나 이상의 자유층(330), 제 1 기준층(310), 및 제 2 기준층(350)은 하나 이상의 자기 서브구조(100, 100A, 100B 및/또는 100C)의 반복들의 일부 결합을 포함할 수 있다. 일부 실시예들에서, 자유층(330), 제 1 기준층(310) 및/또는 제 2 기준층(350)은 자기 서브구조(100, 100A, 100B 및/또는 100C)로 구성된다. 다른 실시예들에서, 분극 강화층들과 같은 다른층들이 자유층(330), 제 1 기준층(310) 및/또는 제 2 기준층(350)에 제공될 수 있다. 일 예로, 자유층(330)은 하나 이상의 CoFeB 또는 FeB 분극 강화층을 포함할 수 있다.
자기 서브구조(100, 100A, 100B 및/또는 100C)가 제 1 기준층(310), 자유층(330) 및/또는 제 2 기준층(350)에 사용되기 때문에, 자기 접합(300)은 자기 서브구조(100, 100A, 100B, 100C)의 효용들을 공유할 수 있다. 특히, 자기 접합(300)은 열적 안정성, 원하는 자기 모멘트, 비자성 스페이서층으로 사용되는 MgO 장벽층과의 개선된 격자 정합, 원하는 자기 이방성, 및/또는 낮은 자기 감쇠를 가질 수 있다. 게다가, 자기 접합(300)은 반이중 상태(antidual sate)(층들(310, 350)의 자기 모멘트들이 평행한)에서의 강화된 TMR, 및 이중 상태(dual sate)(층들(310, 350)의 자기 모멘트들이 반평행한)에서의 강화된 스핀 전달 토크와 같은 이중 자기 접합의 이점들을 가질 수 있다. 따라서, 자기 접합(300)의 성능은 향상될 수 있다.
도 25는 하나 이상의 자기 서브구조들(100, 100A, 100B 및/또는 100C)을 포함하는 층(360)의 예시적인 일 실시예를 도시한다. 도 25는 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 층(360)은 보다 빠른 쓰기 시간, 및 보다 낮은 쓰기 에러율이 요구되는 자기 접합에 사용될 수 있다. 일 예로, 층(360)은 자기 서브구조(100C)를 포함할 수 있다. 그러나, 다른 실시예들에서, 다른 자기 서브구조들이 사용될 수 있다. 층(360)은 선택적 씨드층(들)(362), 및 연강자성층들(364, 366)을 포함할 수 있다. 일 예로, 연자성층들(364, 366)은 30 퍼센트 이하의 B를 함유하는 CoFeB를 포함할 수 있다. 도시된 실시예에서, 층들(364, 366)은 약한 면 내(in-plane) 이방성을 가질 수 있다. 따라서, 강자성층들(364, 366)의 자화들은 면 내일 수도 있다. Fe 층(106a)은 자기 서브구조(100C)의 계면들 때문에 강한 수직 자기 이방성을 가진다. 일부 실시예들에서, 층(106a)은 층들(364, 366)보다 두껍다. 게다가, 자기 서브구조(100C)는 상온에서 자기적으로 안정할 수 있다. 일부 실시예들에서, 자기 서브구조(100C)의 자기 이방성 에너지는 상온에서 KbT의 적어도 60배 이다. 일부 이러한 실시예들에서, 자기 서브구조(100C)의 자기 이방성 에너지들은 상온에서 KbT의 적어도 80배 이다.
도 25는 또한 층들(364, 106a, 366)의 자화들(365, 107, 367)을 각각 도시한다. 도 25에 도시된 바와 같이, 자화들(365, 367)은 면 내가 아니다. 이는 층들(364/366, 106a) 사이의 자기 결합 때문이다. 결과적으로, 층들(364, 366)의 최종 모멘트들(365, 367)은 면 내 및 면에 수직인 요소들을 가진다. 특히, 자기 모멘트들(365, 367)은 z 축으로부터 일정 각도의 콘(cone) 상에서 안정될 수 있다. 층(360)의 자기 모멘트는 이렇게 z 축으로부터 기울어지고, 따라서 정체 지점(stagnation point)으로부터 기울어진다. 층(360)이 정체 지점에 있지 않기 때문에, 스핀 전달 토크는 층(360)의 자기 상태를 스위칭을 하는데 있어 더 신속하고 효과적으로 작용할 수 있다. 그 결과, 자기 접합의 자유층으로서 사용되는 경우, 층(360)은 향상된 스위칭 특성, 낮은 쓰기 에러율, 더 나은 열적안정성, 및 집적도를 가질 수 있다.
도 26은 자기 서브구조(100, 100A, 100B 및/또는 100C)와 함께 스위칭에 스핀 궤도 상호작용을 이용하는 자기 메모리(380)의 일부의 예시적인 일 실시예를 도시한다. 도 26은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 나아가, 비트 라인들, 워드 라인들, 로우 셀렉터들 및 컬럼 셀렉터들 같은 자기 메모리(380)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(380)는 자기 저장 셀(382)을 포함한다. 자기 저장 셀(382)은 어레이로 정렬된 다수의 자기 저장 셀들 중의 하나일 수 있다. 자기 저장 셀들 각각은 자기 접합(390)을 포함하고, 선택 소자(384)를 포함할 수 있다. 일부 실시예들에서, 복수의 자기 접합들(390) 및/또는 복수의 선택 소자들(384)이 하나의 셀에 사용될 수 있다. 또한, 텅스텐(W)과 같은 비자성 삽입층(104a) 및 Fe 층(102a)을 포함하는 자기 서브구조(100A)가 도시된다. 비자성 삽입층(104a)은 하나의 셀(382)에 국한되거나, 라인(381)을 따라 복수의 셀들(382)에 걸쳐 펼쳐있을 수 있다. 다른 실시예들에서, 비자성 삽입층(104a)은 라인(381)으로부터 분리될 수 있다. 일 예로, 비자성 삽입층(104a)은 자기 접합(390)과 라인(381) 사이에 있을 수 있다. 다른 실시예들에서, 비자성 삽입층(104a)은 저장 셀(382)의 부분으로서 포함될 수 있다. 또 다른 실시예들에서, 비자성 삽입층(104a)은 라인(381)의 구경(aperture) 내에 있을 수 있다. 비자성 삽입층(104a)의 상부 및 하부는 각각 라인(381)의 상면 및 하면의 위와 아래로 연장될 수 있다. 다른 구성들도 또한 가능하다. 게다가, Fe 층(102a)은 자기 접합(390)의 자유층 또는 기준층으로서 일부 또는 전부일 것이 요구될 수 있다. 설명의 간소화를 위해, 이하의 예시들은 Fe 층(102a)이 자기 접합(390)의 자유층의 일부 또는 전부라고 가정하나, 다른 실시예들에서, 철층(102a)은 자기 접합(390)의 기준층의 일부 또는 전부일 수 있다.
자기 접합(390) 내의 자유층의 자기 모멘트는 이하에서 설명된 스핀 궤도 상호작용 효과를 이용하여 스위칭될 수 있다. 일부 실시예들에서, 자유층은 효과들의 조합을 이용하여 스위칭될 수 있다. 일 예로, 자유층의 자기 모멘트는 스핀 궤도 상호작용에 의해 유도된 토크에 의해 보조되고 스핀 전달 토크를 주된 효과로서 이용하여 스위칭될 수 있다. 그러나, 다른 실시예들에서, 주된 스위칭 메커니즘은 스핀 궤도 상호작용에 의해 유도된 토크이다. 이러한 실시예들에서, 다른 효과(스핀 전달 토크를 포함하나, 이에 한정되지 않는다)는 자기 접합(390)의 스위칭 및/또는 선택을 도와줄 수 있다. 또 다른 실시예들에서, 자유층의 자기 모멘트는 단지 스핀 궤도 상호작용 효과만을 이용하여 스위칭될 수 있다.
비자성 삽입층(104a)은 강한 스핀 궤도 상호작용을 가지며 자유층의 자기 모멘트를 스위칭 하는데 이용될 수 있는 층이다. 따라서, 비자성 삽입층(104a)은 또한 도 26에 도시된 실시예의 목적을 위해 스핀 궤도 활성층(spin-orbit(SO) active layer, 104a)으로 간주될 수 있다. 일 예로, 스핀 궤도 활성층(104a)은 앞서 설명한 물질들을 포함할 수 있다. 그러한 물질들 중 텅스텐(W)이 특히 바람직할 수 있다. 스핀 궤도 활성층(104a)은 스핀 궤도 장(spin-orbit field, HSO)을 생성하는데 사용될 수 있다. 좀 더 구체적으로, 전류는 스핀 궤도 활성층(104a)을 통해 면 내에서 구동된다. 이는 라인(381)을 통해 전류(JSO)를 구동함으로써 달성될 수 있다. 스핀 궤도 활성층(104a)을 통과하여 흐르는 전류는 스핀 궤도 장(HSO)을 야기할 수 있는 스핀 궤도 상호작용과 관련이 있다. 이 스핀 궤도 장(HSO)은 Fe 층(102a)의 자기 모멘트(미도시)에 대한 스핀 궤도 토크(TSO)와 대등하다. 자유층에 대한 스핀 궤도 토크는 TSO= - γ[M x HSO]로 주어지며, 여기서 M은 자기 모멘트의 크기이다. 이 상호 상관된(mutually correlated) 토크와 장(field)은 상호 교환적으로 본 명세서에서 스핀 궤도 장(spin orbit field)과 스핀 궤도 토크(spin orbit torque)로 언급된다. 이는 스핀 궤도 상호작용이 스핀 궤도 토크와 스핀 궤도 장의 근원이라는 사실을 반영한다. 이러한 전문용어는 좀 더 일반적인 스핀 전달 토크(STT)와 스핀 궤도(SO) 토크를 구별한다. 만약 스핀 궤도 활성층(104a)이 높은 스핀 궤도 상호작용을 가진다면, 스핀 궤도 토크는 비자성 삽입층(104a)의 면 내에 구동된 전류에 의해 발생한다. 일 예로, 도시된 실시예에서, 스핀 궤도 토크는 전류 밀도(JSO)에 의해 발생한다. 반대로, 스핀 전달 토크는 자기 접합(390)을 통과하여 흐르고, 자기 접합에 스핀 분극 전하 캐리어들을 주입하는 면에 수직인 전류에 기인한다. 도시된 실시예에서, 스핀 전달 토크는 전류 밀도(JSTT)에 기인한다. 라인(381)을 통과하고, 따라서 스핀 궤도 활성층(104a)을 통과하여 흐르는 전류는 아주 큰 전류 밀도를 가질 수 있다(최대 108A/cm2 단위까지). 그것은 MTJ 셀의 장벽을 통과하여 흐르는 전류 밀도보다 일반적으로 훨씬 더 크다. 후자는 일반적으로 셀 트랜지스터의 크기 및 MTJ 항복 전압에 의해 제한되고, 보통 몇 MA/cm2를 초과하지 않는다. 따라서, JSO에 의해 생성되는 스핀 궤도 토크(TSO)는 MTJ 셀을 통과하여 흐르는 전류에 의해 생성되는 최대의 스핀 전달 토크(STT)보다 상당히 클 수 있다. 결과적으로, 스핀 궤도 토크(TSO)는 일반적인 스핀 전달 토크(STT)보다 상당히 빠르게 자유층의 자화를 기울일(tilt) 수 있다. 스핀 궤도 토크(TSO)는 자기 모멘트를 용이축에 평행한 평형 상태(일 예로, z-축 또는 면 내축)로부터 급속하게 편향(deflect)시킬 수 있다. 일부 실시예들에서, 스핀 전달과 같은 다른 메커니즘이 스위칭을 완료하는데 사용될 수 있다. 다른 실시예들에서, 스위칭은 스핀 궤도 토크를 사용하여 완성될 수 있다. 생성된 스핀 궤도 장/스핀 궤도 토크는 자유층의 자기 모멘트를 스위칭하는데 사용될 수 있다. 비록 도 26에서 스핀 궤도 장은 면 내에 도시되지만, 다른 실시예들에서, 스핀 궤도 장은 면에 대해 수직일 수 있음을 주의한다. 다른 실시예들에서, 스핀 궤도 장은 다른 방향을 가질 수 있다.
일부 실시예들에서, 스핀 궤도 상호작용은 스핀 홀 효과(spin Hall effet) 및 라쉬바 효과(Rashba effect)와 같은 두 효과들의 조합을 포함할 수 있다. 많은 스핀 궤도 활성층들에서, 스핀 궤도 상호작용은 스핀 홀 효과 및 라쉬바 효과를 둘 다 포함하지만, 둘 중 하나가 지배적이다. 다른 스핀 궤도 효과들 또한 적용될 수 있다. 스핀 홀 효과는 일반적으로 몸체(bulk) 효과로 여겨진다. 종종 스핀 홀 효과를 보여주는 물질들은 무거운 금속 또는 무거운 금속이 도핑된 물질을 포함한다. 일 예로, 그러한 물질들은 A 및 M(B가 도핑된) 으로부터 선택될 수 있다. A는 Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Cd, In, Sb, Te, Hf, Ta(높은 저항성 비정질의 β-Ta 포함), W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, 및/또는 그들의 조합들을 포함하고; M은 Al, Ti, V, Cr, Mn, Cu, Zn, Ag, Hf, Ta, W, Re, Pt, Au, Hg, Pb, Si, Ga, GaMn 또는 GaAs 중의 적어도 하나를 포함하며, B는 V, Cr, Mn, Fe, Co, Ni, P, S, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, InSb, Te, I, Lu Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb 중의 적어도 하나를 포함한다. 일부 실시예들에서, 스핀 궤도 활성층(104a)는 Ir이 도핑된 Cu 및/또는 Bi가 도핑된 Cu로 구성되거나 이를 포함할 수 있다. 도핑은 일반적으로 0.1부터 10 원자 퍼센트의 범위이다. 다른 실시예들에서, 다른 물질들이 사용될 수 있다.
스핀 궤도 활성층(104a) 내의 스핀 궤도 장(HSO)의 다른 소스는 계면들에서의 상호작용과 관련될 수 있다. 이 경우, 스핀 궤도 장의 세기는 종종 결정장(crystal field)의 세기와 관련되며, 종종 계면에서 크다. 인접 층들과의 격자상수 불일치, 계면에서의 무거운 금속의 존재, 및 다른 효과들 때문에, 스핀 궤도 상호작용이 어느 계면들에서 상당히 클 수 있다. 계면에서의 강한 스핀 궤도 효과는 계면 방향에 수직방향으로의 결정 장의 구배(gradient)와 관련되며, 종종 라쉬바 효과로 언급된다. 그러나, 본 명세서에 사용된 것처럼, 그것의 근원과 방향에 관계 없이, 라쉬바 효과는 계면에서의 스핀 궤도 상호작용을 말한다. 적어도 일부 실시예들에서, 상당한 크기의 라쉬바 효과를 얻기 위해서 스핀 궤도 활성층(104a)을 위한 계면들은 달라야 한다. 스핀 궤도 활성층(104a)은 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, 및/또는 그들의 조합들 중 적어도 하나를 포함할 수 있다. 다른 실시예들에서, 스핀 궤도 활성층(104a)는 A/B의 표면 합금들(일 예로, 주 물질인 B의 (111) 표면에 배치된 A의 원자들)을 포함하는데, 상부의 원자층들의 것은 A와 B의 혼합물이다. A는 Cu, Zn, Ga, Ge, As, Se, Y, Zr, Nb, Mo, Tc, Ru, Rh, Pd, Ag, Cd, In, Sn, Sb, Te, I, Lu, Hf, Ta, W, Re, Os, Ir, Pt, Au, Hg, Tl, Pb, Bi, Po, At, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 중의 적어도 하나를 포함하며, B는 Si, Zn, Cu, Ag, Au, W, Zn, Cr, Pt, Pd 중의 적어도 하나를 포함한다. 많은 실시예들에서는, A는 두개 또는 세개의 다른 물질들을 포함한다. 일부 실시예들에서는, 적어도 0.1에서 세개의 단일층들(monolayers)의 A가 증착된다. 일부 실시예들에서, 대략적으로 1/3의 단일층의 A가 증착된다. 일부 실시예들에서, 이것은 치환형 Bi/Ag, 치환형 Pb/Ag, 치환형 Sb/Ag, 치환형 Bi/Si, 치환형 Ag/Pt, 치환형 Pb/Ge, 치환형 Bi/Cu, 및 Au, Ag, Cu 또는 Si의 (111) 표면 상에 배치된 층을 포함하는 이중층 중의 하나 이상일 수 있다. 다른 실시예들에서, 스핀 궤도 활성층(104a)은 InGaAs, HgCdTe, 또는 이중층들 LaAlO3/SrTiO3, LaTiO3/SrTiO3와 같은 화합물들을 포함할 수 있다. 다른 실시예들에서, 다른 물질들이 사용될 수 있다. 일부 실시예들에서, 라쉬바 효과가 자유층에서의 스핀 궤도 토크(TSO) 및 관련된 스핀 궤도 장(HSO)을 야기한다.
앞서 설명한 바와 같이, 일부 실시예들에서, 자기 서브구조(100A)는 층들(102a, 104a) 사이의 계면에 기인한 것으로 여겨지는 강한 수직 자기 이방성을 가지는 것이 요구된다. 따라서, 일부 실시예들에서, 도 26의 비자성 삽입층/스핀 궤도 활성층(104a)은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Ox, 및 In 중에 적어도 어느 하나로 구성되도록 요구된다. 이러한 실시예들은 강한 수직 이방성, 및 스핀 궤도 상호작용에 의해 제공되는 토크(이들 모두 층들(102a, 104a) 사이의 계면에서 비롯된다)로부터 이익을 얻는다. 일부 다른 실시예들에서(미도시), 자기 접합(390)은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Ox, 및 In 중 적어도 하나를 포함하는 다른 비자성 삽입층을 포함할 수 있다. 일부 이와 같은 실시예들에서, W, I, Hf, Bi, Zn, Mo, Ag, Cd, Ox, 및 In 중 적어도 하나로 구성된 비자성 삽입층은 층들(102a) 바로 옆에 위치할 수 있다. 비자성 삽입층(104a) 및 자기 접합(390) 내의 다른 비자성 삽입층을 가지는 실시예들 또한 강한 수직 자기 이방성 및 큰 토크로부터 이익을 얻을 수 있다. 큰 토크는 스핀 궤도 활성층(104a)에 흐르는 전류에 의해 제공된다. 실시예들 중 일부, 예를 들면, 비자성 삽입층(104a) 및 자기 접합(390) 내의 다른 비자성 삽입층 모두에서 동일 원소들을 갖는 실시예들은 우수한 성장 매칭(matching) 또는 우수한 증착 매칭(matching)을 갖는 추가적인 이익을 가진다.
따라서, 자기 메모리(380)는 자유층의 자기 모멘트의 스위칭을 위해 스핀 궤도 활성층(104a)/비자성 삽입층(104a)에 의해 생성된 스핀 궤도 상호작용 및 스핀 궤도 장을 사용할 수 있다. 일부 실시예에서, 스핀 궤도 활성층(104a)은 스핀 궤도 장(HSO)을 생성하기 위해 스핀 홀 효과와 라쉬바 효과의 하나 또는 양쪽에 의존할 수 있다. 결과적으로, 본 명세서 내에서 사용된 바와 같이 "스핀 궤도 효과", "스핀 궤도 장", 및/또는 "스핀 궤도 상호 작용들" 같은 조건들은 라쉬바 효과, 스핀 홀 효과, 두 효과들의 일부 조합, 및/또는 다른 스핀 궤도 상호작용 또는 스핀궤도 상호작용과 유사한 효과를 통한 스핀 궤도 결합(spin orbit coupling)을 포함할 수 있다. 스핀 궤도 장들은 데이터 저장층/자유층의 자기 모멘트에 토크를 가한다. 스핀 궤도 토크는 자유층의 자기 모멘트를 스위치하는데 사용될 수 있다. 일부 실시예들에서, 스핀 궤도 장이 자유층의 자기 모멘트를 스위칭하는 것을 보조한다. 스핀 전달 토크와 같은, 다른 메커니즘은 주된 스위칭 메커니즘이다. 다른 실시예들에서, 스핀 궤도 토크는 자유층의 자기 모멘트를 위한 주된 스위치 메커니즘이다. 그러나, 일부 실시예들에서, 스핀 궤도 토크는 스핀 전달 토크 같은 다른 메커니즘에 의해 보조될(assisted) 수 있다. 보조는 자유층의 자기 모멘트를 스위치 하는 것 및/또는 스위치된 자기 접합을 선택하는 것일 수 있다.
스핀 궤도 토크가 자유층의 자기 모멘트를 스위치하는데 사용될 수 있기 때문에 메모리(380)의 성능은 향상될 수 있다. 위에서 논의된 것과 같이, 스핀 궤도 활성층(104a)에 의해 생성된 스핀 궤도 토크는 저장 셀(382)의 스위칭 시간을 감소시킬 수 있다. 스핀 궤도 토크는 통상적으로 고 효율(PSO)을 가지며 전류(JSO)에 비례한다. 이 전류밀도는 면 내에 있으며, 스페이서층을 통과하여 흐르지 않기 때문에, 스핀 궤도 전류는 자기 접합(390)에 손상을 주지 않고 증가할 수 있다. 결과적으로, 스핀 궤도 장 및 스핀 궤도 토크는 증가할 수 있다. 따라서, 쓰기 시간(write time)은 감소하고 쓰기 에러율은 향상될 수 있다. 만약 층(102a)이 자기 접합(390)을 위한 기준층의 일부 또는 전부라면, 스핀 궤도 토크는 기준층을 평형 위치로부터 다른 위치로 스위치 하거나, 또는 일시적으로 평형 위치들로부터 기준층의 방향을 바꾸는데 이용될 수 있다. 이는 또한 쓰기 속도 및 쓰기 확률의 향상, 및/또는 읽기 신호의 향상 및 읽기 에러율을 감소시키는데 이용될 수 있다. 따라서, 메모리(380)의 성능은 향상될 수 있다.
도 27은 자기 서브구조(100, 100A, 100B 및/또는 100C)와 함께 스위칭에 스핀 궤도 상호작용을 활용한 자기 메모리(380a)의 일부의 예시적인 일 실시예를 도시한다. 도 27은 실제 크기의 비율이 아니며, 이해를 돕기 위함이다. 나아가, 비트 라인들, 워드 라인들, 로우 셀렉터들 및 컬럼 셀렉터들 같은 자기 메모리(380a)의 일부들은 도시되지 않거나, 표시되지 않았다. 자기 메모리(380a)는 자기 메모리(380)와 유사하며 따라서 스핀 궤도 상호작용 기반의 스위칭을 이용한다. 자기 메모리(380a)은 따라서 라인(381), 저장 셀(382), 선택 소자(384), 및 자기 접합(390)과 유사한 라인(381a), 저장 셀(382a), 선택 소자(384a), 및 자기 접합(390a)을 포함할 수 있다. 그러나, 도시된 실시예에서, 자기 접합(390a)은 비자성 삽입층(104)/스핀 궤도 활성층(104)을 포함하는 라인(381a) 아래에 있다. 메모리(380a)는 메모리(380)와 유사한 방식으로 기능한다. 따라서 유사한 효용들을 향유한다.
도 28은 하나의 메모리(400)의 예시적인 일 실시예를 도시한다. 자기 메모리(400)는 읽기/쓰기 컬럼 셀렉트 드라이버들(402, 406)뿐만 아니라 워드 라인 셀렉트 드라이버(404)를 포함할 수 있다. 다른 및/또는 상이한 구성들이 제공될 수 있음을 주의한다. 메모리(400)의 저장 영역은 자기 저장 소자들(410)을 포함할 수 있다. 각각의 자기 저장 소자는 적어도 하나의 자기 접합(412) 및 적어도 하나의 선택 소자(414)를 포함할 수 있다. 일부 실시예들에서, 선택 소자(414)는 트랜지스터일 수 있다. 자기 접합들(412)은 자기 서브구조들(100, 100A, 100B 및/또는 100C)을 이용하는 본 명세서에서 개시된 자기 접합들 중의 하나일 수 있다. 비록 셀(410) 당 하나의 자기 접합(412)이 도시되지만, 다른 실시예들에서, 셀 당 다른 수의 자기 접합들(412)이 제공될 수 있다. 이와 같이, 자기 메모리(400)는 위에서 설명한 효용들을 향유할 수 있다.
도 29는 자기 서브구조를 제조하는 방법(500)의 예시적인 일 실시예를 도시한다. 설명의 단순화를 위해, 일부 단계들은 생략되거나 결합될 수 있다. 방법(500)은 자기 서브구조(100)의 맥락에서 기술된다. 그러나, 방법(500)은 자기 서브구조(100A, 100B 및/또는 100C)와 같은 다른 자기 서브구조에 사용될 수 있다. 게다가, 방법(500)은 자기 메모리들의 제조에 포함될 수 있다. 따라서 방법(500)은 STT-RAM 또는 다른 자기 메모리의 제조에 사용될 수 있다.
강자성층(102)은 단계(502)에 의하여 제공된다. 단계(502)는 강자성층(102)의 원하는 두께를 원하는 물질들로 증착시키는 것을 포함할 수 있다. 비자성 삽입층(104)은 단계(504)에 의하여 제공된다. 단계(504)는 원하는 비자성 물질들을 증착시키는 것을 포함할 수 있다. 이러한 물질들은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os, 및/또는 In 이다. 이에 더해, 물질의 원하는 두께는 단계(504)에서 증착될 수 있다. 단계(502, 504)는 단계(506)에 의해 원하는 횟수가 선택적으로 반복될 수 있다. 따라서, 원하는 수의 강자성층 및 삽입층을 갖는 하나 이상의 자기 서브구조들(100, 100A, 100B, 100C)이 제공될 수 있다. 따라서, 자기 서브구조(100, 100A, 100B 및/또는 100C)가 형성된다. 결과적으로, 자기 서브구조들의 효용들이 달성될 수 있다.
도 30은 자기 서브구조를 제조하는 방법(510)의 예시적인 일 실시예를 도시한다. 설명의 단순화를 위해, 일부 단계들은 생략되거나 결합될 수 있다. 방법(510)은 자기 접합(150B)의 맥락에서 기술된다. 그러나, 방법(510)은 다른 자기 접합들에 사용될 수 있다. 게다가, 방법(510)은 자기 메모리들의 제조에 포함될 수 있다. 따라서, 방법(510)은 STT-RAM 또는 다른 자기 메모리의 제조에 사용될 수 있다. 방법(510)은 씨드층(들)(152) 및 선택적 고정층(154)이 제공된 후 시작할 수 있다.
피고정층(156b)이 단계(512)에 의하여 제공된다. 단계(512)는 피고정층(156b)의 원하는 두께에서 원하는 물질들을 증착시키는 것을 포함할 수 있다. 게다가, 단계(512)는 SAF층을 제공하는 것을 포함할 수 있다. 일부 실시예들에서, 자기 서브구조(100, 100A, 100B 및/또는 100C)는 단계(512)의 일부로 제공될 수 있다. 비자성층(158)이 단계(514)에 의해 제공된다. 단계(514)는 원하는 비자성 물질들(결정성 MgO를 포함하나 이에 한정되지 않는)을 증착시키는 것을 포함할 수 잇다. 이에 더해, 단계(514)에서 물질의 원하는 두께가 증착될 수 있다.
단계(516)에 의하여 자기 서브구조(100, 100A, 100B 및/또는 100C)를 포함하는 자유층(160b)이 선택적으로 제공된다. 만약 이중 자기 접합이 형성된다면, 추가적인 비자성 스페이서층이 단계(518)에 의해 선택적으로 제공될 수 있다. 선택적인 추가적 피고정층 또한 단계(520)에 의해 선택적으로 제공될 수 있다. 일부 실시예들에서, 단계(520)는 추가적인 기준층 내에 하나 이상의 서브구조들(100, 100A, 100B 및/또는 100C)을 형성하는 것을 포함할 수 있다. 그리고 나서, 단계(522)에 의해 제조는 완성될 수 있다. 일 예로, 캡핑층이 제공될 수 있다. 다른 실시예들에서, 선택적 추가 피고정층이 제공될 수 있다. 일부 실시예들에서, 자기 접합의 층들이 적층 상태로 증착되고, 정의되면, 단계(522)는 자기 접합을 정의하는 것, 어닐링을 수행하는 것, 또는 그렇지 않으면 자기 접합의 제조를 완료하는 것을 포함할 수 있다. 게다가, 만약 자기 접합이 STT-RAM과 같은 메모리에 포함된다면, 단계(522)는 콘택들, 바이어스 구조들, 및 메모리의 다른 부분들을 제공하는 것을 포함할 수 있다. 결과적으로, 자기 접합의 효용들이 달성될 수 있다.
자기 메모리 및 자기 메모리 소자/자기 서브 구조를 이용하여 제조된 메모리를 제공하는 방법 및 시스템이 설명되었다. 상기 방법과 시스템은 도시된 예시적인 실시예들에 부합되게 설명되었고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 실시예들에 변형들이 있을 수 있고, 어떤 변형들이라도 방법 및 시스템의 사상 및 범위 내이어야 함을 쉽게 알 것이다. 그런 이유로, 이하 첨부된 청구항들의 사상 및 범위를 벗어남 없이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 많은 변경들이 만들어 질 수 있다.

Claims (31)

  1. 자기 장치에 사용하기 위한 자기 접합에 있어서,
    기준층;
    비자성 스페이서층; 및
    자유층을 포함하고,
    상기 비자성 스페이서층은 상기 피고정층과 상기 자유층 사이에 배치되고, 쓰기 전류가 상기 자기 접합을 통과하여 흐를 때 상기 자유층이 복수의 안정된 자기 상태들 사이에서 스위칭될 수 있도록 구성되고,
    상기 자기 접합의 일부는 적어도 하나의 자기 서브구조를 포함하고, 상기 자기 서브구조는 적어도 하나의 Fe 층 및 적어도 하나의 비자성 삽입층을 포함하되,
    상기 적어도 하나의 Fe 층은 상기 적어도 하나의 비자성 삽입층과 적어도 하나의 계면을 공유하고, 상기 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성되는 자기 접합.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 자기 서브구조를 포함하는 상기 자기 접합의 상기 일부는 상기 자유층 및 상기 기준층의 적어도 하나를 포함하는 자기 접합.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 자기 서브구조는 복수의 자기 서브구조들을 포함하는 자기 접합.
  4. 제 2 항에 있어서,
    상기 적어도 하나의 Fe 층은 제 1 Fe 층 및 제 2 Fe 층을 포함하고,
    상기 적어도 하나의 비자성 삽입층 중의 하나의 비자성 삽입층은 상기 제 1 Fe 층과 상기 제 2 Fe 층 사이에 배치되고,
    상기 적어도 하나의 계면은 상기 제 1 Fe 층과 상기 비자성 삽입층 사이의 제 1 계면, 및 상기 제 2 Fe 층과 상기 비자성 삽입층 사이의 제 2 계면을 포함하되,
    상기 제 1 Fe 층은 상기 제 2 Fe 층과 강자성적으로 결합되는 자기 접합.
  5. 제 2 항에 있어서,
    상기 적어도 하나의 비자성 삽입층은 제 1 비자성 삽입층 및 제 2 비자성 삽입층을 포함하고,
    상기 적어도 하나의 Fe 층 중의 하나의 Fe 층은 상기 제 1 비자성 삽입층과 상기 제 2 비자성 삽입층 사이에 제공되고,
    상기 적어도 하나의 계면은 상기 제 1 비자성 삽입층과 상기 Fe 층과 사이의 제 1 계면, 및 상기 제 2 비자성 삽입층과 상기 Fe 층 사이의 제 2 계면을 포함하는 자기 접합.
  6. 제 2 항에 있어서,
    상기 기준층 및 상기 자유층의 상기 적어도 하나는 분극 강화층을 포함하고,
    상기 적어도 하나의 Fe 층은 상기 분극 강화층과 강자성적으로 결합되는 자기 접합.
  7. 제 6 항에 있어서,
    상기 자유층은 상기 적어도 하나의 자기 서브구조, 및 추가적인 분극 강화층을 포함하고,
    상기 적어도 하나의 자기 서브구조는 상기 분극 강화층과 상기 추가적인 분극 강화층 사이에 있고, 상기 적어도 하나의 철층은 상기 추가적인 분극 강화층과 강자성적으로 결합되는 자기 접합.
  8. 제 7 항에 있어서,
    상기 추가적인 분극 강화층은 상기 분극 강화층보다 두꺼운 자기 접합.
  9. 제 2 항에 있어서,
    추가적인 기준층; 및
    추가적인 비자성 스페이서층을 더 포함하고,
    상기 추가적인 비자성 스페이서층은 상기 추가적인 기준층과 상기 자유층 사이에 있는 자기 접합.
  10. 제 9 항에 있어서,
    상기 추가적인 기준층은 적어도 하나의 추가적인 자기 서브구조를 포함하고,
    상기 적어도 하나의 추가적인 자기 서브구조는 적어도 하나의 추가적인 Fe 층, 및 적어도 하나의 추가적인 비자성 삽입층을 포함하고,
    상기 적어도 하나의 추가적인 Fe 층은 상기 적어도 하나의 추가적인 비자성 삽입층과 적어도 하나의 추가적인 계면을 공유하고, 상기 적어도 하나의 추가적인 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성되는 자기 접합.
  11. 제 2 항에 있어서,
    도전성 캡핍층을 더 포함하는 자기 접합.
  12. 제 2 항에 있어서,
    상기 자유층은 상기 적어도 하나의 자기 서브구조를 포함하고, 상기 자유층은 복수의 연자성층, 및 적어도 하나의 경자성층을 포함하고,
    상기 적어도 하나의 경자성층은 상기 적어도 하나의 Fe 층에 해당하고,
    상기 적어도 하나의 Fe 층은 상기 복수의 연자성층들과 강자성적으로 결합되되, 면을 벗어나는 반자화 에너지, 및 상기 면을 벗어나는 반자화 에너지를 초과하는 수직 자기 이방성 에너지를 갖는 자기 접합.
  13. 제 1 항에 있어서,
    상기 적어도 하나의 자기 서브구조는 상기 자유층에 인접하되, 상기 자유층에 스핀 궤도 토크를 가하도록 구성되고,
    상기 스핀 궤도 토크는 상기 적어도 하나의 자기 서브구조와 상기 자기 접합의 상기 자유층 사이의 방향에 수직한 방향으로 상기 적어도 하나의 자기 서브구조를 통과하여 흐르는 전류에 기인하고,
    상기 자유층은 적어도 상기 스핀 궤도 토크를 이용하여 스위칭이 가능하도록 구성되는 자기 접합.
  14. 제 1 항에 있어서,
    상기 적어도 하나의 자기 서브구조는 상기 기준층에 인접하되, 상기 기준층에 스핀 궤도 토크를 가하도록 구성되고,
    상기 스핀 궤도 토크는 상기 적어도 하나의 자기 서브구조와 상기 자기 접합의 상기 기준층 사이의 방향에 수직한 방향으로 상기 적어도 하나의 자기 서브구조를 통과하여 흐르는 전류에 기인하는 자기 접합.
  15. 복수의 자기 접합들, 상기 복수의 자기 접합들의 각각은 자유층을 포함하고; 및
    상기 복수의 자기 접합들에 인접한 적어도 하나의 자기 서브구조를 포함하고,
    상기 자기 서브구조는 적어도 하나의 비자성 삽입층이 삽입된 적어도 하나의 자성층을 포함하고, 상기 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나를 포함하고,
    상기 적어도 하나의 자기 서브구조는 상기 자유층에 스핀 궤도 상호작용 토크를 가하도록 구성되고,
    상기 스핀 궤도 토크는 상기 적어도 하나의 자기 서브구조와 상기 복수의 자기 접합들 중의 일 자기 접합의 상기 자유층 사이의 방향에 수직한 방향으로 상기 적어도 하나의 자기 서브구조를 통과하여 흐르는 전류에 기인하고,
    상기 자유층은 적어도 상기 스핀 궤도 토크를 이용하여 스위칭이 가능하도록 구성되는 자기 메모리.
  16. 복수의 자기 접합들, 상기 복수의 자기 접합들의 각각은 자유층, 기준층, 및 상기 자유층과 상기 기준층 사이의 비자성 스페이서층을 포함하고; 및
    상기 복수의 자기 접합들에 인접한 적어도 하나의 자기 서브구조를 포함하고,
    상기 자기 서브구조는 적어도 하나의 비자성 삽입층이 삽입된 적어도 하나의 자성층을 포함하고, 상기 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나를 포함하고,
    상기 적어도 하나의 자기 서브구조는 상기 기준층에 스핀 궤도 토크를 가하도록 구성되고,
    상기 스핀 궤도 토크는 상기 적어도 하나의 자기 서브구조와 상기 복수의 자기 접합들 중의 일 자기 접합의 상기 기준층 사이의 방향에 수직한 방향으로 상기 적어도 하나의 자기 서브구조를 통과하여 흐르는 전류에 기인하는 자기 메모리.
  17. 복수의 저장 셀들을 포함하고, 상기 복수의 저장 셀들 각각은 적어도 하나의 자기 접합을 포함하고,
    상기 적어도 하나의 자기 접합은 피고정층, 비자성 스페이서층 및 자유층을 포함하고, 상기 비자성 스페이서층은 상기 피고정층과 상기 자유층 사이에 배치되고,
    상기 자기 접합은 쓰기 전류가 상기 자기 접합을 통과하여 흐를 때 상기 자유층이 복수의 안정된 자기 상태들 사이에서 스위치될 수 있도록 구성되고,
    상기 자기 접합의 일부는 적어도 하나의 자기 서브구조를 포함하고, 상기 적어도 하나의 자기 서브구조는 적어도 하나의 Fe 층 및 적어도 하나의 비자성 삽입층을 포함하고,
    상기 적어도 하나의 Fe 층은 상기 적어도 하나의 비자성 삽입층과 적어도 하나의 계면을 공유하고, 상기 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성되는 자기 메모리.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 자기 서브구조를 포함하는 상기 자기 접합의 상기 일부는 상기 자유층 및 상기 기준층의 적어도 하나를 포함하는 자기 메모리.
  19. 제 18 항에 있어서,
    상기 적어도 하나의 자기 서브구조는 복수의 자기 서브구조들을 포함하는 자기 메모리.
  20. 제 18 항에 있어서,
    상기 적어도 하나의 Fe 층은 제 1 Fe 층 및 제 2 Fe 층을 포함하고,
    상기 적어도 하나의 비자성 삽입층 중의 하나의 비자성 삽입층은 상기 제 1 Fe 층과 상기 제 2 Fe 철층 사이에 배치되고,
    상기 적어도 하나의 계면은 상기 제 1 Fe 층과 상기 비자성 삽입층 사이의 제 1 계면, 및 상기 제 2 Fe 층과 상기 비자성 삽입층 사이의 제 2 계면을 포함하되,
    상기 제 1 Fe 층은 상기 제 2 Fe 층과 강자성적으로 결합되는 자기 메모리.
  21. 제 18 항에 있어서,
    상기 적어도 하나의 비자성 삽입층은 제 1 비자성 삽입층 및 제 2 비자성 삽입층을 포함하고,
    상기 적어도 하나의 Fe 층 중의 하나의 Fe 층은 상기 제 1 비자성 삽입층과 상기 제 2 비자성 삽입층 사이에 제공되고,
    상기 적어도 하나의 계면은 상기 제 1 비자성 삽입층과 상기 Fe 층과 사이의 제 1 계면, 및 상기 제 2 비자성 삽입층과 상기 Fe 층 사이의 제 2 계면을 포함하는 자기 메모리.
  22. 제 18 항에 있어서,
    상기 기준층 및 상기 자유층의 상기 적어도 하나는 분극 강화층을 포함하고,
    상기 적어도 하나의 Fe 층은 상기 분극 강화층과 강자성적으로 결합되는 자기 메모리.
  23. 제 22항에 있어서,
    상기 자유층은 상기 적어도 하나의 자기 서브구조, 및 추가적인 분극 강화층을 포함하고,
    상기 적어도 하나의 자기 서브구조는 상기 분극 강화층과 상기 추가적인 분극 강화층 사이에 있고, 상기 적어도 하나의 Fe 층은 상기 추가적인 분극 강화층 과 강자성적으로 결합되는 자기 메모리.
  24. 제 23 항에 있어서,
    상기 추가적인 분극 강화층은 상기 분극 강화층보다 두꺼운 자기 메모리.
  25. 제 18 항에 있어서,
    상기 적어도 하나의 자기 접합은:
    추가적인 기준층; 및
    추가적인 비자성 스페이서층을 더 포함하고,
    상기 추가적인 비자성 스페이서층은 상기 추가적인 기준층과 상기 자유층 사이에 있는 자기 메모리.
  26. 제 25 항에 있어서,
    상기 추가적인 기준층은 적어도 하나의 추가적인 자기 서브구조를 포함하고,
    상기 적어도 하나의 추가적인 자기 서브구조는 적어도 하나의 추가적인 Fe 층, 및 적어도 하나의 추가적인 비자성 삽입층을 포함하고,
    상기 적어도 하나의 추가적인 Fe 층은 상기 적어도 하나의 추가적인 비자성 삽입층과 적어도 하나의 추가적인 계면을 공유하고, 상기 적어도 하나의 추가적인 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성되는 자기 메모리.
  27. 제 18 항에 있어서,
    상기 적어도 하나의 자기 접합은 도전성 캡핍층을 더 포함하는 자기 메모리.
  28. 제 18 항에 있어서,
    상기 자유층은 상기 적어도 하나의 자기 서브구조를 포함하고, 상기 자유층은 복수의 연자성층, 및 적어도 하나의 경자성층을 포함하고,
    상기 적어도 하나의 경자성층은 상기 적어도 하나의 Fe 층에 해당하고,
    상기 적어도 하나의 Fe 층은 상기 복수의 연자성층들과 강자성적으로 결합되되, 면을 벗어나는 반자화 에너지, 및 상기 면을 벗어나는 반자화 에너지를 초과하는 수직 자기 이방성 에너지를 갖는 자기 메모리.
  29. 제 17 항에 있어서,
    상기 적어도 하나의 자기 서브구조는 상기 자유층에 인접하되, 상기 자유층에 스핀 궤도 토크를 가하도록 구성되고,
    상기 스핀 궤도 토크는 상기 적어도 하나의 자기 서브구조와 상기 자기 접합의 상기 자유층 사이의 방향에 수직한 방향으로 상기 적어도 하나의 자기 서브구조를 통과하여 흐르는 전류에 기인하고,
    상기 자유층은 적어도 상기 스핀 궤도 토크를 이용하여 스위칭이 가능하도록 구성되는 자기 메모리.
  30. 제 17 항에 있어서,
    상기 적어도 하나의 자기 서브구조는 상기 기준층에 인접하되, 상기 기준층에 스핀 궤도 토크를 가하도록 구성되고,
    상기 스핀 궤도 토크는 상기 적어도 하나의 자기 서브구조와 상기 자기 접합의 상기 기준층 사이의 방향에 수직한 방향으로 상기 적어도 하나의 자기 서브구조를 통과하여 흐르는 전류에 기인하는 자기 메모리.
  31. 자기 장치에서의 사용을 위한 자기 접합을 제공하는 방법에 있어서,
    기준층을 제공하는 것;
    비자성 스페이서층을 제공하는 것;
    자유층을 제공하는 것; 및
    적어도 하나의 자기 서브구조를 제공하는 것을 포함하고,
    상기 비자성 스페이서층은 상기 피고정층과 상기 자유층 사이에 배치되고, 상기 자기 접합은 쓰기 전류가 상기 자기 접합을 통과하여 흐를 때 상기 자유층이 복수의 안정된 자기 상태들 사이에서 스위치될 수 있도록 구성되고,
    상기 자기 접합의 일부는 상기 적어도 하나의 자기 서브구조를 포함하고, 상기 적어도 하나의 자기 서브구조는 적어도 하나의 Fe 층 및 적어도 하나의 비자성 삽입층을 포함하고,
    상기 적어도 하나의 Fe 층은 상기 적어도 하나의 비자성 삽입층과 적어도 하나의 계면을 공유하고, 상기 적어도 하나의 비자성 삽입층의 각각은 W, I, Hf, Bi, Zn, Mo, Ag, Cd, Os 및 In 중 적어도 하나로 구성되는 자기 접합의 제공 방법.
KR1020140025637A 2013-03-15 2014-03-04 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리 KR102223189B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361793743P 2013-03-15 2013-03-15
US61/793,743 2013-03-15
US14/048,329 US9130155B2 (en) 2013-03-15 2013-10-08 Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US14/048,329 2013-10-08

Publications (2)

Publication Number Publication Date
KR20140115246A true KR20140115246A (ko) 2014-09-30
KR102223189B1 KR102223189B1 (ko) 2021-03-08

Family

ID=51419092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140025637A KR102223189B1 (ko) 2013-03-15 2014-03-04 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리

Country Status (5)

Country Link
US (1) US9130155B2 (ko)
JP (1) JP6339829B2 (ko)
KR (1) KR102223189B1 (ko)
CN (1) CN104051610B (ko)
DE (1) DE102014103119A1 (ko)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160084320A (ko) * 2015-01-05 2016-07-13 삼성전자주식회사 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템
KR20160085218A (ko) * 2015-01-05 2016-07-15 삼성전자주식회사 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
WO2016204835A1 (en) * 2015-06-16 2016-12-22 Spin Transfer Technologies, Inc. Precessional spin current structure for mram
KR20170072138A (ko) * 2015-12-16 2017-06-26 웨스턴 디지털 테크놀로지스, 인코포레이티드 개선된 스위칭 효율을 위한 스핀-궤도 토크 비트 설계
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR20170105395A (ko) * 2016-03-09 2017-09-19 삼성전자주식회사 스핀 전달 토크 응용에 사용 가능하고 자기 배리어층을 포함하는 자기 접합을 제공하기 위한 방법 및 시스템
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
KR20180007172A (ko) * 2016-07-12 2018-01-22 삼성전자주식회사 자기 소자
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
KR20190104865A (ko) * 2018-03-02 2019-09-11 삼성전자주식회사 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US11145807B2 (en) 2019-10-01 2021-10-12 SK Hynix Inc. Electronic device
KR20220014971A (ko) * 2020-07-30 2022-02-08 한국과학기술연구원 스핀 싱커를 포함하는 자기 소자

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
KR20160122915A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR102126975B1 (ko) * 2013-12-09 2020-06-25 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9251883B2 (en) * 2014-01-28 2016-02-02 Qualcomm Incorporated Single phase GSHE-MTJ non-volatile flip-flop
US9384812B2 (en) * 2014-01-28 2016-07-05 Qualcomm Incorporated Three-phase GSHE-MTJ non-volatile flip-flop
US20150287426A1 (en) * 2014-04-07 2015-10-08 HGST Netherlands B.V. Magnetic read head having spin hall effect layer
CN107004440B (zh) 2014-07-17 2021-04-16 康奈尔大学 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
WO2016048378A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Magnetic diffusion barriers and filter in psttm mtj construction
US9929339B2 (en) * 2015-01-01 2018-03-27 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including self-initializing reference layers
US9542987B2 (en) * 2015-02-02 2017-01-10 Globalfoundries Singapore Pte. Ltd. Magnetic memory cells with low switching current density
US9337415B1 (en) 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy
CN104766923B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种三层结构记忆层的磁电阻元件
CN104993046A (zh) * 2015-06-25 2015-10-21 华中科技大学 一种磁隧道结单元及其制备方法
US10679782B2 (en) 2015-09-09 2020-06-09 Intel Corporation Spin logic with spin hall electrodes and charge interconnects
US20170082697A1 (en) * 2015-09-18 2017-03-23 Regents Of The University Of Minnesota Spin hall effect magnetic structures
US9768229B2 (en) * 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
US9830966B2 (en) 2015-10-29 2017-11-28 Western Digital Technologies, Inc. Three terminal SOT memory cell with anomalous Hall effect
US10134808B2 (en) * 2015-11-02 2018-11-20 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with heterogeneous free layer structure, particularly suited for spin-torque-transfer (STT) magnetic random access memory (MRAM) (STT MRAM)
WO2017090728A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
US10276225B2 (en) * 2016-03-09 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction usable in spin transfer or spin-orbit torque applications and including a magnetic barrier layer
US9858975B1 (en) * 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
JP2018056389A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果素子
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
JP6733496B2 (ja) * 2016-10-27 2020-07-29 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
KR102612437B1 (ko) 2016-10-31 2023-12-13 삼성전자주식회사 자기 기억 소자
EP3319134B1 (en) 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
JP6801405B2 (ja) * 2016-11-30 2020-12-16 Tdk株式会社 スピン軌道トルク型磁化反転素子、磁気抵抗効果素子及び磁気メモリ
US9947383B1 (en) 2017-02-23 2018-04-17 International Business Machines Corporation Spin hall write select for magneto-resistive random access memory
US11462253B2 (en) 2017-03-31 2022-10-04 Tohoku University Magnetoresistance effect element and magnetic memory
US10014465B1 (en) 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
JP7177040B2 (ja) * 2017-04-03 2022-11-22 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、および電子機器
JP7024204B2 (ja) * 2017-04-21 2022-02-24 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US11171628B2 (en) * 2017-07-04 2021-11-09 Samsung Electro-Mechanics Co., Ltd. Acoustic resonator and method for manufacturing the same
US10297301B2 (en) * 2017-08-28 2019-05-21 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
US9972773B1 (en) * 2017-08-28 2018-05-15 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
KR101856906B1 (ko) * 2017-08-31 2018-05-10 연세대학교 산학협력단 스핀-궤도 토크 자기 소자
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
CN111512456B (zh) * 2018-02-27 2023-09-22 Tdk株式会社 铁磁性层叠膜、自旋流磁化旋转元件、磁阻效应元件和磁存储器
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
WO2020082223A1 (zh) * 2018-10-23 2020-04-30 南方科技大学 一种黑磷相超薄铋纳米片改性的复合膜及其制备方法
US11165012B2 (en) * 2018-10-29 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
WO2020142898A1 (zh) * 2019-01-08 2020-07-16 南方科技大学 一种可调控的磁性斯格明子材料及其制备方法和用途
JP7398770B2 (ja) * 2019-04-11 2023-12-15 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US11302863B2 (en) 2020-02-14 2022-04-12 International Business Machines Corporation STT MRAM matertails with heavy metal insertion
US11805705B2 (en) 2020-05-12 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Strained ferromagnetic hall metal SOT layer
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
US20110102948A1 (en) * 2009-10-30 2011-05-05 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US20110149647A1 (en) * 2009-12-21 2011-06-23 Samsung Electronics Co., Ltd. Perpendicular magnetic tunnel junctions, magnetic devices including the same and method of manufacturing a perpendicular magnetic tunnel junction
WO2012009232A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US20120039115A1 (en) * 2008-11-05 2012-02-16 Seagate Technology Llc Stram with composite free magnetic element
US20120112297A1 (en) * 2010-11-04 2012-05-10 Kabushiki Kaisha Toshiba Magnetic random access memory and method of fabricating the same
CN102544353A (zh) * 2010-12-31 2012-07-04 格兰迪斯股份有限公司 磁性结、磁存储器及其方法
US20140001524A1 (en) * 2012-06-29 2014-01-02 Sasikanth Manipatruni Spin Hall Effect Memory
US20140247653A1 (en) * 2013-03-01 2014-09-04 Avalanche Technology Inc. Electric field assisted mram and method for using the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024499B2 (ja) * 2001-08-15 2007-12-19 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6831312B2 (en) 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US8058696B2 (en) 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8058697B2 (en) 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US9450177B2 (en) * 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP2012074716A (ja) * 2011-11-15 2012-04-12 Sony Corp 記憶素子及びメモリ
US8710602B2 (en) * 2011-12-20 2014-04-29 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US8890267B2 (en) * 2012-12-03 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a graded magnetic free layer
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
US20120039115A1 (en) * 2008-11-05 2012-02-16 Seagate Technology Llc Stram with composite free magnetic element
US20110102948A1 (en) * 2009-10-30 2011-05-05 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US20110149647A1 (en) * 2009-12-21 2011-06-23 Samsung Electronics Co., Ltd. Perpendicular magnetic tunnel junctions, magnetic devices including the same and method of manufacturing a perpendicular magnetic tunnel junction
WO2012009232A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US20120112297A1 (en) * 2010-11-04 2012-05-10 Kabushiki Kaisha Toshiba Magnetic random access memory and method of fabricating the same
CN102544353A (zh) * 2010-12-31 2012-07-04 格兰迪斯股份有限公司 磁性结、磁存储器及其方法
US20140001524A1 (en) * 2012-06-29 2014-01-02 Sasikanth Manipatruni Spin Hall Effect Memory
US20140247653A1 (en) * 2013-03-01 2014-09-04 Avalanche Technology Inc. Electric field assisted mram and method for using the same

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160085218A (ko) * 2015-01-05 2016-07-15 삼성전자주식회사 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
KR20160084320A (ko) * 2015-01-05 2016-07-13 삼성전자주식회사 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템
US10147872B2 (en) 2015-04-21 2018-12-04 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10615335B2 (en) 2015-04-21 2020-04-07 Spin Memory, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10553787B2 (en) 2015-06-16 2020-02-04 Spin Memory, Inc. Precessional spin current structure for MRAM
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10026892B2 (en) 2015-06-16 2018-07-17 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
WO2016204835A1 (en) * 2015-06-16 2016-12-22 Spin Transfer Technologies, Inc. Precessional spin current structure for mram
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10777736B2 (en) 2015-07-30 2020-09-15 Spin Memory, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10347314B2 (en) 2015-08-14 2019-07-09 Spin Memory, Inc. Method and apparatus for bipolar memory write-verify
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR20170072138A (ko) * 2015-12-16 2017-06-26 웨스턴 디지털 테크놀로지스, 인코포레이티드 개선된 스위칭 효율을 위한 스핀-궤도 토크 비트 설계
US10381553B2 (en) 2016-01-28 2019-08-13 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10643680B2 (en) 2016-01-28 2020-05-05 Spin Memory, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR20170105395A (ko) * 2016-03-09 2017-09-19 삼성전자주식회사 스핀 전달 토크 응용에 사용 가능하고 자기 배리어층을 포함하는 자기 접합을 제공하기 위한 방법 및 시스템
KR20180007172A (ko) * 2016-07-12 2018-01-22 삼성전자주식회사 자기 소자
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US11271149B2 (en) 2017-02-28 2022-03-08 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure with nonmagnetic insertion layer for MRAM
US11355699B2 (en) 2017-02-28 2022-06-07 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
KR20190104865A (ko) * 2018-03-02 2019-09-11 삼성전자주식회사 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11145807B2 (en) 2019-10-01 2021-10-12 SK Hynix Inc. Electronic device
KR20220014971A (ko) * 2020-07-30 2022-02-08 한국과학기술연구원 스핀 싱커를 포함하는 자기 소자

Also Published As

Publication number Publication date
CN104051610B (zh) 2018-10-26
JP2014183319A (ja) 2014-09-29
US20140264671A1 (en) 2014-09-18
DE102014103119A1 (de) 2014-09-18
KR102223189B1 (ko) 2021-03-08
US9130155B2 (en) 2015-09-08
CN104051610A (zh) 2014-09-17
JP6339829B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
KR102223189B1 (ko) 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리
KR101953791B1 (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
US9577181B2 (en) Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
KR102078595B1 (ko) 호이슬러층들 및 비정질 삽입층을 포함하는 설계된 자성층을 제공하는 방법 및 시스템
KR102198032B1 (ko) 개선된 분극 강화막 및 높은 pma막을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템
US8432009B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8704319B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8697484B2 (en) Method and system for setting a pinned layer in a magnetic tunneling junction
US8446761B2 (en) Method and system for providing multiple logic cells in a single stack
US8710602B2 (en) Method and system for providing magnetic junctions having improved characteristics
KR20140071252A (ko) 그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템
KR20150054664A (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템
US9818931B2 (en) Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
KR20150018390A (ko) 체심입방 코발트를 이용하며, 스핀 전달 토크 메모리들에서 사용하기 적합한 자기 접합들을 제공하는 방법 및 시스템
US9142758B2 (en) Method and system for providing a magnetic junction configured for precessional switching using a bias structure
US8987006B2 (en) Method and system for providing a magnetic junction having an engineered barrier layer
US9478730B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
KR102176797B1 (ko) 스핀 전달 토크 메모리에 사용되는 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
KR20130071400A (ko) 스핀 전달 토크 메모리에서의 사용을 위한 삽입층들을 갖는 자성층들을 제공하는 방법 및 시스템
TW201639205A (zh) 磁性接合、磁性記憶體、用於提供磁性接合的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right