KR20140071252A - 그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템 - Google Patents

그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20140071252A
KR20140071252A KR1020130148560A KR20130148560A KR20140071252A KR 20140071252 A KR20140071252 A KR 20140071252A KR 1020130148560 A KR1020130148560 A KR 1020130148560A KR 20130148560 A KR20130148560 A KR 20130148560A KR 20140071252 A KR20140071252 A KR 20140071252A
Authority
KR
South Korea
Prior art keywords
film
magnetic
free
films
thickness
Prior art date
Application number
KR1020130148560A
Other languages
English (en)
Other versions
KR102157832B1 (ko
Inventor
드미트로 아팔코브
블라디미르 니키틴
모하매드 토우픽 크로운비
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20140071252A publication Critical patent/KR20140071252A/ko
Application granted granted Critical
Publication of KR102157832B1 publication Critical patent/KR102157832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

방법 및 시스템은 자기 장치에서 사용 가능한 자기 접합을 제공한다. 자기 접합은 피고정막, 비자성 스페이서막 및 자유막을 포함한다. 비자성 스페이서막은 피고정막 및 자유막 사이에 배치된다. 자유막은 임계 스위칭 전류 밀도 내에서의 구배를 가지며, 자유막의 제1 부분의 제1 Jc0이 자유막의 제2 부분의 제2 Jc0보다 작다. 자유막의 제2부분은 제1 부분보다 비자성 스페이서막으로부터 더 떨어져 있다. 쓰기 전류가 자기 접합을 통하여 흐를 때, 자기 접합은 자유막은 복수 개의 안정된 자기 상태들 사이에서 스위칭 가능하도록 구성된다.

Description

그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR PROVIDING MAGNETIC JUNCTIONS HAVINGA GRADED MAGNETIC FREE LAYER}
자기 메모리들 및 자기 접합들을 사용하는 장치와 같은 자기 장치들에서 사용 가능한 자기 접합들에 관련된다.
자기 메모리들, 특히 자기 랜덤 엑세스 메모리들(magnetic random access memories, MRAMs)은 높은 읽기/쓰기 속도, 뛰어난 내구성, 비-휘발성 및 작동 중 낮은 전력 소모의 잠재성으로 관심이 증가하고 있다. MRAM은 자성 물질을 저장-기록 매체로 이용하여 정보를 저장할 수 있다. MRAM의 일 형태는 스핀 전달 토크 랜덤 엑세스 메모리(spin transfer torque random access memory, STT-RAM)이다. STT-RAM은 자기 접합을 통해 인가되는 전류에 의해 적어도 일부에 쓰여지는 자기 접합들을 이용한다. 자기 접합을 통해 인가되는 스핀 분극 전류(spin polarized current)는 자기 접합의 자기 모멘트에 스핀 토크를 가한다. 그 결과, 스핀 토크에 반응하는 자기 모멘트를 갖는 막(들)은 목적하는 상태로 스위치될 수 있다.
예를 들면, 도 1은 일반적인 SST-MRAM에서 사용될 수 있는 일반적인 자기 터널링 접합들(magnetic tunneling junctions, MTJ, 10)을 도시한다. 일반적인 MTJ(10)은 통상적으로 하부 콘택(11) 상에 배치되며, 일반적인 시드막(12)을 사용하며, 일반적인 반강자성체 막(antiferromagnetic, AFM, 14), 일반적인 피고정막(16), 일반적인 터널링막(18), 일반적인 자유막(20) 및 일반적인 캡핑막(22)을 포함한다. 또한, 상부 콘택(24)이 도시된다.
일반적인 콘택들(11, 24)는 면수직 전류(current-perpendicular-to-plane, CPP) 방향, 또는 도 1에서 도시된 바와 같이 z-축을 따른 전류를 인가하기 위하여 사용된다. 일반적인 시드막(들)(12)은 통상적으로 AFM 막(14)과 같은 후속막들의 성장을 돕기 위하여 사용되며, 목적하는 결정 구조를 갖는다. 일반적인 터널링 장벽막(18)은 비자성이며, 예를 들면, MgO와 같은 얇은 절연체이다.
일반적인 피고정막(16) 및 일반적인 자유막(20)은 자성이다. 일반적인 피고정막(16)의 자화(17)는, 통상적으로 AFM 막(14)의 자화와의 교환-바이어스 상호 작용(exchange-bias interaction)에 의해 특정 방향으로 고정된다(fixed 또는 pinned). 일반적인 피고정막(16)은 단일막으로 도시되었지만 다층막들을 포함할 수 있다. 예를 들면, 일반적인 피고정막(16)은 Ru과 같은 도전박막들을 통해 반강자성적으로 결합(couple)된 자성막들을 포함하는 합성 반강자성(SAF)층일 수 있다. SAF의 예로서, Ru박막이 삽입된 다층 자성막들이 사용될 수 있다. 다른 실시예에서, Ru막들의 결합은 강자성이다. 게다가, 일반적인 MTJ(10)의 다른 버전들은, 추가적인 비자성 베리어 또는 도전막(도시되지 않음)에 의해 자유막(20)과 이격되는 추가적인 피고정막(도시되지 않음)을 포함할 수 있다.
일반적인 자유막(20)은 변화 가능한 자화(21)를 갖는다. 일반적인 자유막(20)이 단일막으로 도시되었지만, 다층막들을 포함할 수 있다. 예를 들면, 일반적인 자유막(20)은 Ru과 같은 도전 박막들을 통해 반강자성적 또는 강자성적으로 결합되는 자성막들을 포함하는 합성막일 수 있다. 일반적인 자유막(20)의 자화(21)가 평면 내(in-plane)로 도시되었으나, 일반적인 자유막(20)의 자화(21)는 수직 이방(perpendicular anisotropy)을 가질 수 있다. 그래서, 피고정막(16) 및 자유막(20)은, 막들의 면에 대하여 각각 수직으로 향하는 그들의 자화들(17, 21)을 가질 수 있다.
일반적인 자유막(20)은 변화 가능한 자화(21)를 갖는다. 일반적인 자유막(20)이 단일막으로 도시되었지만, 다층막들을 포함할 수 있다. 예를 들면, 일반적인 자유막(20)은 Ru과 같은 도전 박막들을 통해 반강자성적 또는 강자성적으로 결합되는 자성막들을 포함하는 합성막일 수 있다. 일반적인 자유막(20)의 자화(21)가 평면 내(in-plane)로 도시되었으나, 일반적인 자유막(20)의 자화(21)는 수직 이방(perpendicular anisotropy)을 가질 수 있다. 그래서, 피고정막(16) 및 자유막(20)은, 막들의 면에 대하여 각각 수직으로 향하는 그들의 자화들(17, 21)을 가질 수 있다.
일반적인 자유막(20)의 자화(21)를 스위치하기 위하여, 전류가 면에 대하여 수직하게(z-방향으로) 인가된다. 상부 콘택(24)으로부터 하부 콘택(11)으로 충분한 전류가 인가될 때, 일반적인 자유막(20)의 자화(21)는 일반적인 피고정막(16)의 자화(17)와 평행하게 스위치될 수 있다. 하부 콘택(11)으로부터 상부 콘택(24)으로 충분한 전류가 인가될 때, 자유막(20)의 자화(21)는 피고정막(16)의 자화(17)와 반평행하게 스위치될 수 있다. 자기적 배치들에서의 차이는 상이한 자기저항들에 대응되고, 따라서 일반적인 MTJ(10)의 상이한 논리 상태들(예를 들면, 논리" 0" 및 논리 "1")에 대응된다. 따라서, 일반적인 MTJ(10)의 터널링 자기저항(tunneling magnetoresistance, TMR)의 읽기 동작에 의해, 일반적인 MTJ(10)의 상태가 결정될 수 있다.
일반적인 MTJ(10)가 스핀 전달을 사용하여 쓰기가 되고, 접합의 TMR 센싱에 의한 읽기가 되고, STT-MRAM 내에서 사용된다 하더라도, 단점들이 있다. 예를 들면, 일반적인 자유막(20)의 임계 스위칭 전류 밀도(critical switching current density, Jc0)는 목적된 것보다 상당히 높을 수 있다. 몇몇 경우들에서, 임계 스위칭 전류 밀도는 목적된 임계 스위칭 전류 밀도보다 대략 3배 내지 5배 이상이다. 임계 스위칭 전류 밀도는, 스핀 전달을 사용하여 일반적인 자유막(20)의 자화 모멘트(21)를 스위치시키기 위하여 필요한 전류 밀도(예를 들면, MA/cm2)이다. 예를 들면, 스위칭 동안 소모되는 전력을 감소시키고, 및/또는 스위칭 속도 또는 에러율을 개선하기 위하여, 낮은 스위칭 전류가 바람직하되. 스위칭 전류를 감소시키는 일반적인 메커니즘이 존재함에도 불구하고, 상기의 것들은 일반적으로 열적 안정성에 악영향을 미친다. 일반적인 MTJ(10)의 열적 안정성의 감소는 시간이 지날수록 정보를 확실하게 저장하는 일반적인 MTJ(10) 능력에 부정적인 영역을 준다. 따라서, 일반적인 MTJ(10)의 성능이 나빠진다.
따라서, 필요한 것은 메모리들을 기반으로 하는 스핀 전달 토크의 성능을 개선하기 위한 방법 및 시스템이다. 이하에서 기재되는 방법 및 시스템은 요구와 같은 것을 다룬다.
방법 및 시스템은 자기 장치에서 사용 가능한 자기 접합을 제공한다. 자기 접합은 피고정막, 비자성 스페이서막, 및 자유막을 포함한다. 비자성 스페이서막은 피고정막 및 자유막 사이에 있다. 자유막은 임계 스위칭 전류 밀도 critical switching current density, Jc0)에서 자유막의 제1 부분의 제1 Jc0은 자유막의 제2 부분의 제2 Jc0보다 낮은 구배(gradient)를 갖는다. 자유막의 제2 부분은 제1 부분보다 비자성 스페이서막과 더 떨어진다. 쓰기 전류가 자기 접합을 통하여 흐를 때, 자기 접합은 자유막이 복수 개의 안정된 자기 상태들 사이에서 스위치될 수 있도록 구성된다.
본 발명의 실시예들에 의하면, 자기 접합은 개선된 성능을 가질 수 있다. Jc0의 구배에 의해, 자유막에서의 전체적인 스위칭 전류가 감소될 수 있다. 비자성 스페이서막에 인접한 자유막 (예를 들면, 자성막들)의 일부는 스스로 용이하게 스위칭할 수 있다. 몇몇 실시예들에서, 자유막의 상기 부분은 열적으로 안정하지 않다. 자성막의 다른 자성 부분은 스위칭 전류가 더 높고, 열적으로 더 안정하다. 비자성 스페이서막으로부터 가장 떨어진 자유막의 부분은 열적으로 가장 안정하고 가장 큰 Jc0을 가질 수 있다. 비자성 스페이서막으로부터 더 떨어진 자유막의 자성 부분이 열정으로 안정하고 비자성 스페이서막에 더 인접한 자유막의 부분과 강자성적으로 결합되기 때문에, 자유막은 전체적으로 열적으로 안정하다. 비자성 스페이서막에 더 인접한 자유막의 자성 부분이 낮은 Jc0을 갖고 자유막의 다른 부분들과 강자성으로 결합하기 때문에, 자유막은 전체적으로 더 낮은 Jc0에서 스위칭한다. 그래서, 열적 안정성 및 더 낮은 Jc0이 획득될 수 있다. 따라서, 자기 접합의 성능이 개선될 수 있다.
도 1은 일반적인 자기 접합을 도시한다.
도 2는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막을 포함하는 자기 접합의 일 실시예를 도시한다.
도 3은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막을 포함하는 자기 접합의 다른 실시예를 도시한다.
도 4는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막을 포함하는 자기 접합의 또 다른 실시예를 도시한다.
도 5는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 일 실시예를 도시한다.
도 6은 스핀 전달을 사용하여 스위칭 가능한 자기 물질의 막 두께에 따라 자기 물질의 특징의 변화를 보여주는 상태도(phase diagram)를 도시한다.
도 7은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 다른 실시예를 도시한다.
도 8은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 또 다른 실시예를 도시한다.
도 9는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 또 다른 실시예를 도시한다.
도 10은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 또 다른 실시예를 도시한다.
도 11은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 또 다른 실시예를 도시한다.
도 12는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 또 다른 실시예를 도시한다.
도 13은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막의 또 다른 실시예를 도시한다.
도 14는 저장 셀(들)의 메모리 요소(들)로 자기 접합을 사용하는 메모리의 일 실시예를 도시한다.
도 15는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭 가능한 자유막을 포함하는 자기 접합을 제조하기 위한 방법의 일 실시예를 도시한다.
예시적 실시예들은, 자기 메모리들 및 자기 접합들을 사용하는 장치와 같은 자기 장치들에서 사용 가능한 자기 접합들에 관련된다. 하기의 기재는 당해 기술에서 숙련된 자가 발명을 만들거나 사용하도록 기술되며, 특허 명세서 및 그것의 요건들의 문맥 내에서 제공된다. 예시적 실시예들에 대한 다양한 변경들과 본 명세서에서 기술된 일반적인 개념들과 특징들은 매우 명백할 것이다. 예시적 실시예들은 주로, 특별한 실행들에서 제공되는 특별한 방법들 및 시스템들의 용어들로 기술된다. 그러나, 상기 방법들 및 시스템들은 다른 실행들에서 효율적으로 작동할 것이다. "예시적 실시예(exemplary embodiment)", "일 실시예(one embodiment)" 및 "다른 실시예(another embodiment)"와 같은 구문은 복수 개의 실시예들뿐만 아니라 동일하거나 상이한 실시예들로 간주될 수 있다. 상기 실시예들은 특정 요소들을 갖는 시스템들 및/또는 장치들에 관련하여 기술될 것이다. 그러나, 상기 시스템 및/또는 장치들은 도시된 것보다 많거나 적은 요소들이 포함될 수 있으며, 상기 요소들의 배열 및 형태에 대한 다양성들은 발명의 범위로부터 벗어나지 않도록 만들어질 수 있다. 예시적 실시예들은 또한, 특정 단계들을 갖는 특별한 방법들이 문맥 내에서 기술될 수 있다. 그러나, 상기 방법 및 시스템은 상이하고/또는 추가한 단계들 및 예시적 실시예들과는 불일치하는 다른 순서의 단계들을 갖는 다른 방법에 대하여 효율적으로 작동한다. 그래서, 본 발명은 도시된 실시예들로 한정되는 것을 의도하지 않지만, 본 명세서에서 기술된 원리들 및 특징들을 가지고 일관된 가장 넓은 범위에 부합된다.
방법들 및 시스템들은 자기 접합 및 자기 접합을 사용하는 자기 메모리를 제공한다. 자기 접합은 피고정막, 비자성 스페이서막, 및 자유막을 포함한다. 비자성 스페이서막은 피고정막 및 자유막 사이에 있다. 자유막은 임계 스위칭 전류 밀도(critical switching current density, Jc0)에서 자유막의 제1 부분의 제1 Jc0은 자유막의 제2 부분의 제2 Jc0보다 낮은 구배(gradient)를 갖는다. 자유막의 제2 부분은 제1 부분보다 비자성 스페이서막과 더 떨어진다. 쓰기 전류가 자기 접합을 통하여 흐를 때, 자기 접합은 자유막이 복수 개의 안정된 자기 상태들 사이에서 스위치될 수 있도록 구성된다.
예시적 실시예들은, 특정 요소들을 갖는 특정 자기 접합들 및 자기 메모리들의 문맥 내에서 기술된다. 본 발명이, 다른 요소들 및/또는 추가 요소들 및/또는 본 발명에 모순되지 않은 다른 특성들을 갖는 상기 자기 접합들 및 자기 메모리들의 사용에서 일관된다는 것을 당해 기술에서 숙련된 자는 용이하게 인식할 것이다. 상기 방법 및 시스템은 또한, 스핀 전달 현상, 자기 접합, 및 다른 물리적 현상을 이해하도록 문맥 내에서 기술된다. 결과적으로, 당업자는 상기 방법 및 시스템의 행동의 이론적 설명들은 스핀 전달, 자기 접합, 및 다른 물리적 현상의 이해를 기반으로 만들어진다는 것을 용이하게 인식할 것이다. 그러나, 본 명세서 내 기술된 방법 및 시스템은 특정한 물리적 설명에 의존하지 않는다. 당업자는 또한, 상기 방법 및 시스템이 기판과의 특별한 관계를 갖는 구조의 문맥 내에 기술된다는 것을 용이하게 인식할 것이다. 그러나, 당업자는 상기 방법 및 시스템이 다른 구조들에서도 일관된다는 것을 쉽게 인식할 것이다. 추가적으로, 상기 방법 및 시스템은 합성 및/또는 단순한 특정 막들을 갖는 어떤 층들의 문맥 내에서 기술된다. 그러나, 당업자는 상기 막들이 다른 구조를 가질 수 있다는 것을 용이하게 인식할 것이다. 더욱이, 상기 방법 및 시스템은 특정 막들을 갖는 자기 접합들 및/또는 자유막들의 문맥 내에서 기술된다. 그러나, 당업자는 상기 방법 및 시스템에 모순되지 않은 추가적/또는 상이한 막들을 갖는 자기 접합들 및/또는 자유막들이 또한 사용될 수 있다는 것을 용이하게 인식할 것이다. 게다가, 어떤 요소들은 자성, 강자성, 및 페리 자성인 것으로 기술된다. 본 명세서 내에서 사용된 것처럼, 상기 자성이라는 용어는 강자성, 페리 자성 또는 그와 유사한 구조들을 포함할 수 있다. 그래서, 본 명세서 내에서 사용된 바와 같이, "자성(magnetic)" 또는 "강자성(ferromagnetic)"은 강자성체(ferromagnets) 및 페리자성체(ferrimagnets)를 포함하되, 이에 한정되지는 않는다. 상기 방법 및 시스템은 또한, 단일 자기 접합들 및 자유막들의 문맥 내에서 기술된다. 그러나, 당업자는 상기 방법 및 시스템이 복수 개의 자기 접합들 및 자유막들을 갖는 자기 메모리들의 사용에 일관된다는 것을 용이하게 인식할 것이다. 게다가, 본 명세서 내에서 사용된 바와 같이, "면 내(in-plane)"는 자기 접합의 하나 이상의 막들의 실질적으로 면 내에 또는 면에 대하여 평행하다. 반대로, "수직(perpendicular)"은 자기 접합의 하나 이상의 막들에 대하여 실질적으로 수직인 방향에 대응된다.
도 2는 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 사용하여 스위칭 가능한 자유막을 포함하는 자기 접합(100)의 일 실시예를 도시한다. 예를 들면, 자기 접합은 자기 터널 접합(magnetic tunneling junction, MTJ), 스핀 밸브, 또는 탄도 자기저항 구조체(ballistic magnetoresistance structure), 또는 이들의 조합일 수 있다. 자기 접합(100)은 다양한 응용들에서 사용될 수 있다. 예를 들면, 자기 접합은 SST-MRAM과 같은 자기 메모리에서 사용될 수 있다. 명확성을 위해, 도 2는 스케일에 맞지 않는다. 자기 접합은 자유막(110), 비자성 스페이서막(120) 및 피고정막(또는 기준막, 130)을 포함한다. 자기 접합(100)은 기판(102)상에 배치된 것으로 도시된다. 몇몇 실시예들에서, 자기 접합(100)은 시드막(들) 및/또는 캡핑막(들)(도시되지 않음)을 포함할 수 있다. 막들(110, 120, 130)이 특정 방향으로 도시되었지만, 다른 실시예들에서 상기 방향은 달라질 수 있다. 예를 들면, 피고정막(130)은 자기 접합(100)의 바닥과 더 근접(기판 102과 가장 근접)할 수 있다. 고정막(도시되지 않음)이 또한 사용될 수 있다. 일반적으로, 고정막은, 피고정막(130)의 자기 모멘트가 면 내에 있는 경우에는 사용될 수 있으나, 피고정막(130)의 자기 모멘트가 평면에 대하여 수직인 경우에는 사용되지 않을 수 있다. 상기 고정막은 피고정막(130)의 자화(131)를 고정하기 위하여 사용될 수 있다. 몇몇 실시예들에서, 고정막은 교환-바이어스 상호 작용(exchange-bias interaction)에 의해 피고정막(130)의 자화(도시되지 않음)를 고정하는 AFM막 또는 다층막일 수 있다. 또한, 쓰기 전류가 자기 접합(100)을 통과하여 흐를 때, 자기 접합(100)은 자유막이 안정된 자기 상태들 사이에서 스위칭될 수 있도록 구성된다. 그래서, 자유막(110)의 자기 모멘트(111)는 스핀 전달 토크(spin transfer torque)를 사용하여 스위칭 가능하다. 자기 모멘트(111)가 스위칭 가능하기 때문에 자기 모멘트(111)는 양방향 화살(dual headed arrow)에 의해 표시된다.
비자성 스페이서막(120)은 자기저항이 자유막(110) 및 피고정막(130) 사이에 나타나도록 하는, 터널링 베리어막, 도전체 또는 다른 구조물일 수 있다. 몇몇 실시예들에서, 비자성 스페이서막(120)은 결정형 MgO 터널링 베리어막이다. 상기 비자성 스페이서막은 (100) 방향과 같은 바람직한 결정학적 방향을 가질 수 있다.
자유막(110) 및/또는 피고정막(130)이 단일막으로 도시되지만, 다층막을 포함할 수 있다. 예를 들면, 자유막(110) 및/또는 피고정막(130)은 Ru과 같은 박막들과 비강자성적으로 또는 강자성적으로 결합된 자성막들을 포함하는 SAF일 수 있다. SAF에서, Ru박막 또는 다른 물질들의 박막(들)이 삽입된 다층 자성막들이 사용될 수 있다. 또한, 자유막(110) 및/또는 피고정막(130)은 다른 다층막일 수 있다.
자유막(110) 및/또는 피고정막(130) 각각은, 면을 벗어나는 자기소거 에너지(out-of-plane demagnetization energy)를 초과하는 수직 이방성 에너지(perpendicular anisotropy energy)를 가질 수 있다. 그래서, 자유막(110) 및/또는 피고정막(130)은 자기 모멘트들(111, 131)을 각각 갖되, 도 2에서 도시된 바와 같이 자기 모멘트들(111, 131)은 평형 상태에서 면에 대하여 수직방향으로 향한다. 다르게 이야기하면, 자유막(110, 130))의 자화 용이축은 면에 수직이다. 자유막의 자기 모멘트(111)는 스핀 전달을 사용하여 스위칭 가능하여, 양방향 화살(111)로 도시된다. 피고정막(130)의 자기 모멘트(131)는 특정 방향으로 고정된다. 도시된 실시예에서, 피고정막(130)의 자기 모멘트(131)는 양의 z-축 방향에 있다. 다른 실시예에서, 피고정막(130)의 자기 모멘트(131)는 음의 z-축 방향에 있을 수 있다. 다른 실시예들에서, 자유막(110) 및/또는 피고정막(130)의 자기 모멘트는 면-내를 포함하는 다른 방향에서 안정될 수 있으나, 면-내로 한정되지는 않는다. 자유막(110) 및/또는 피고정막(130)의 자기 모멘트들의 다른 방향들이 가능하다.
자유막(110)은 임계 스위칭 전류 밀도(Jc0)에서의 구배를 갖는다. 더욱 상세하게, 임계 스위칭 전류 밀도는 비자성 스페이서막(120)에 더 가까운 부분에서 더 낮다. 그래서, 자유막(110)의 제2 부분이 자유막(110)의 제1 부분보다 비자성 스페이서막(120)으로부터 더 떨어져 있는 경우, 자유막(110)의 제1 부분의 제1 Jc0은 자유막(110)의 제2 부분의 제2 Jc0보다 낮다. 자유막(1110)은 비자성스페이서막(120)으로부터 멀어지는 방향(예를 들면, 도 2에서 음의 z-방향)으로 갈수록, Jc0이 증가한다. 몇몇 실시예들에서, Jc0이 단조 증가한다. 변화는 선형적이거나 다른 커브를 따를 수 있다. 몇몇 실시예들에서, Jc0은 자유막(110)의 특정 부분에서 일정할 수 있다. 그러나, Jc0은 전체의 자유막(110)에서 일정하지 않다. 몇몇 실시예들에서, 자유막(110)의 열적 안정성에서의 구배가 있다. Jc0와 같이, 열적 안정성은 비자성 스페이서막(120)으로부터 떨어질수록 증가할 수 있다. 몇몇 실시예들에서, 열적 안정성은 Jc0와 동일한 방식으로 증가한다. 그러나, 다른 실시예에서, 열적 안정성은 다른 방식으로 달라질 수 있다.
자유막(110) 내에서의 Jc0의 구배는 많은 방법으로 획득될 수 있다. 예를 들면, Jc0은 자기 이방성(Hk) 및 포화 자화(Ms)에 따라 달라진다. 몇몇 실시예들에서, 수직 자기 이방성과 같은 자기 이방성은 비자성 스페이서막(120)으로부터 증가하는 거리에 따라 증가할 수 있다. 다른 실시예들에서, 포화 자화는 비자성 스페이서막(120)으로부터 증가하는 거리에 따라 증가할 수 있다. 또 다른 실시예들에서, 이러한 양들은 자유막(110)을 통과하여 증가하거나 감소할 수 있다. 그러나, Jc0에서의 목적하는 구배가 얻어지는 조합이 있다. 예를 들면, 포화 자화가 자유막(110)의 몇 부분에서 증가하는 반면, 자기 이방성은 같은 부분에서 감소될 수 있다. 그러나, 이러한 변수들 및 다른 변수들의 조합은 스위칭 전류 밀도가 비자성 스페이서막(120)으로부터 증가되는 거리에 따라 증가한다.
임계 스위칭 전류 밀도에 영향을 주는 Hk, Ms및/또는 다른 특성들의 변화는 많은 방법들에서 획득될 수 있다. 몇몇 실시예들에서, 자유막(110)은 Co 및/또는 Fe와 같은 자성 구성성분들의 다양한 농도들을 갖는 합금일 수 있다. 구성 성분의 농도에 따른 이러한 구배는 많은 방식으로 획득될 수 있다. 예를 들면, 자성 및 다른 물질들은 다중 타깃으로부터 동시-스퍼터링(co-sputterd)될 수 있다. 특정 타깃으로부터의 스퍼터링 비율의 변화를 통해, 합금의 화학양론을 변화시킬 수 있다. 또한, 구배는, 자유막(110)을 적층한 후 고온 어닐링에 기인하는 원자 확산을 통해 획득될 수 있다. 어닐링은 인-시튜(in situ) 또는 엑스-시튜(ex situ)로 수행될 수 있다. 이러한 그리고 다른 기술들이 사용될 수 있다. 다른 실시예들에서, 붕소(B)와 같은 도펀트(붕소로 한정하는 것은 아니다)를 포함하는 다른 물질들의 농도는 자기 이방성 및/또는 포화 자화에서의 목적하는 구배를 획득하는데 조절될 수 있다.
몇몇 실시예들에서, 자유막(110)은 다층 자성막들을 포함하는 다층막일 수 있다. 상기 몇몇 실시예들에서, 자성막들은 비자성막들로 삽입될 수 있다. 비자성막들은 MgO와 같은 절연체, Pt 또는 Pd와 같은 도전체 또는 이들의 조합일 수 있다. 그러나, 자성막들은 비자성막들을 통해 강자성적으로 결합된다. 자성막들은, 자성막들 사이에서 Jc0의 구배가 존재하도록 구성된다. 그래서, 비자성 스페이서막(120)에 가까운 자성막은 비자성 스페이서막에서 떨어진 다른 막보다 낮은 Jc0을 갖는다. 자성막들 사이에서 Jc0의 구배는 자성 및/또는 비자성 물질들의 적절한 선택, 자성막들 두께의 다양성들, 비자성막들 두께의 다양성 및 다른 유사한 메커니즘 중 하나 이상에 의해 획득될 수 있다.
자기 접합(100)은 개선된 성능을 가질 수 있다. Jc0의 구배에 의해, 자유막(110)에서의 전체적인 스위칭 전류가 감소될 수 있다. 몇몇 실시예들에서, 전체 임계 스위칭 전류 밀도는 1 x 106 A/cm2일 수 있다. 비자성 스페이서막(120)에 인접한 자유막(110) (예를 들면, 자성막들)의 일부는 스스로 용이하게 스위칭할 수 있다. 몇몇 실시예들에서, 자유막(110)의 상기 부분은 열적으로 안정하지 않다. 자성막(110)의 다른 자성 부분은 스위칭 전류가 더 높고, 열적으로 더 안정하다. 비자성 스페이서막(120)으로부터 가장 떨어진 자유막(110)의 부분은 열적으로 가장 안정하고 가장 큰 Jc0을 가질 수 있다. 비자성 스페이서막(120)으로부터 더 떨어진 자유막(110)의 자성 부분이 열정으로 안정하고 비자성 스페이서막(120)에 더 인접한 자유막(110)의 부분과 강자성적으로 결합되기 때문에, 자유막(110)은 전체적으로 열적으로 안정하다. 비자성 스페이서막(120)에 더 인접한 자유막(110)의 자성 부분이 낮은 Jc0을 갖고 자유막(110)의 다른 부분들과 강자성으로 결합하기 때문에, 자유막(110)은 전체적으로 더 낮은 Jc0에서 스위칭한다. 그래서, 열적 안정성 및 더 낮은 Jc0이 획득될 수 있다. 따라서, 자기 접합(100)의 성능이 개선될 수 있다.
도 3은 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 이용하여 스위칭할 수 있는 자유막(110')을 포함하는 자기 접합(100')을 도시한다. 명확하게 도 3은 스케일에 맞지 않는다. 자기 접합(100')은 자기 접합(100)과 유사한다. 그래서, 유사한 막들은 유사한 도면 부호를 사용한다. 자기 접합(100')은 막들(110, 120, 130)과 각각 유사한 자유막(110'), 비자성 스페이서막(120') 및 피고정막(130')을 포함한다. 막들(110', 120' 130')은 특정 방향으로 도시되었지만, 상기 방향은 다른 실시예들에서 변화할 수 있다. 다른 실시예들에서, 추가 시드막(도시되지 않음), 추가 고정막(도시되지 않음) 및/또는 추가 캡핑막(도시되지 않음)이 포함될 수 있다. 쓰기 전류가 자기 접합(100')을 통하여 흐를 때, 자기 접합(100')은 자유막(110')이 안정된 자기 상태들 사이에서 스위칭될 수 있도록 구성된다. 그래서, 자유막(110')의 자화는 스핀 전달 토크를 사용하여 스위칭 가능하다.
자기 접합(100')에서, 피고정막(130')은 자유막(110')보다 기판(102')에 더 인접하다. 자유막(110')은 자유막(110)의 임계 스위칭 전류 밀도와 유사하게 임계 스위칭 전류 밀도에서의 구배를 갖는다. 자유막(110')의 임계 스위칭 전류 밀도는 비자성 스페이서막(120')에 가까울수록 더 낮다. 그래서, 자유막(110')의 제2 부분이 자유막(110')의 제1 부분보다 비자성 스페이서막(120')보다 더 떨어져 있는 경우, 자유막(110')의 제1 부분의 제1 Jc0은 자유막(110')의 제2 부분의 제2 Jc0보다 낮다. 그러나, 기판에 대하여 피고정막(130') 및 자유막(110')의 방향이 변화되기 때문에, 도 3에서 자유막(110')의 양의 z-방향(비자성막 120'로부터 멀어지는 방향)에 따라 Jc0은 증가한다. 몇몇 실시예들에서, Jc0이 단조 증가한다. 변화는 선형적이거나 다른 커브를 따를 수 있다. 몇몇 실시예들에서, Jc0이 자유막(110')의 특정 부분에서 일정 값을 유시할 수 있다. 그러나, Jc0은 전체의 자유막(110')에서 일정하지 않다. 몇몇 실시예들에서, 자유막(110')의 열적 안정성에서도 구배가 있다. Jc0와 같이, 열적 안정성은 비자성 스페이서막(120')으로부터 멀어질수록 증가한다. 몇몇 실시예들에서, Jc0와 동일한 방식으로 열적 안정성이 증가한다. 그러나, 다른 실시예들에서, 열적 안정성은 다른 방식에서 변할 수 있다.
자기 접합(100')은 자기 접합(100)의 효과를 공유할 수 있다. Jc0의 구배, 및 자유막(110')의 부분들 사이에서 강자성 결합 때문에, 자유막(110')의 전체적인 스위칭 전류가 감소될 수 있다. 몇몇 실시예들에서, 전체 임계 스위칭 전류 밀도는 1 x 106 A/cm2일 수 있다. 비자성 스페이서막(120')에서 더 떨어진 자유막(110')의 자성 부분들은 열적으로 안정하고 비자성 스페이서막(120')에 더 인접한 자유막(110')의 부분들과 강자성적으로 결합되기 때문에, 자유막(110')은 전체적으로 열적으로 안정하다. 그래서, 열적 안정성과 낮은 Jc0이 획득될 수 있다. 따라서, 자기 접합(100')의 성능이 개선될 수 있다.
도 4는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 이용하여 스위칭할 수 있는 자유막(110")을 포함하는 자기 접합(100")을 도시한다. 명확하게 도 4는 스케일에 맞지 않는다. 자기 접합(100")은 자기 접합(100 및/또는 100')과 유사한다. 그래서, 유사한 막들은 유사한 도면 부호를 사용한다. 자기 접합(100")은 막들(110/110', 120/120', 130/130')과 각각 유사한 자유막(110"), 비자성스페이서막(120") 및 피고정막(130")을 포함한다. 다른 실시예들에서, 추가 시드막(도시되지 않음), 추가 고정막(도시되지 않음) 및/또는 추가 캡핑막(도시되지 않음)이 포함될 수 있다. 쓰기 전류가 자기 접합(100")을 통하여 흐를 때, 자기 접합(100")은 자유막(110")이 안정된 자기 상태들 사이에서 스위칭될 수 있도록 구성된다. 그래서, 자유막(110")은 스핀 전달 토크를 사용하여 스위칭 가능하다.
막들(110", 120", 130")에 추가적으로, 자기 접합(100")은 추가 비자성 스페이서막(140) 및 추가 피고정막(150)을 포함한다. 따라서, 자기 접합(100")은 듀얼 자기 접합(dual magnetic junction)이다. 비자성 스페이서막(140)은 스페이서막들(120, 120', 120")과 유사한다. 예를 들면, 자기 접합(100")은 듀얼 MTJ또는 듀얼 스핀 밸브일 수 있다. 피고정막(150)은 피고정막(130, 130', 130")과 유사하다.
자유막(110")은 자유막(110, 110')의 임계 스위칭 전류 밀도와 유사하게 임계 스위칭 전류 밀도에서의 구배를 갖는다. 그러나, 자기 접합(100")은 두 개의 비자성 스페이서막들(120", 140)을 갖는다. 자유막(110")의 임계 스위칭 전류 밀도는 비자성 스페이서막들(120", 140)에 가까울수록 더 낮다. 그래서, 가장 큰 임계 스위칭 전류 밀도는, z-축 방향에서 자유막(110")의 중앙 또는 이에 인접한 지점에서 이다. 임계 스위칭 전류 밀도는 비자성 스페이서막들(120", 140)으로 인접할수록 떨어진다. 몇몇 실시예들에서, 적어도 z-축 방향에서 자유막(110")의 중심을 향해 단조 증가한다. 변화는 선형적이거나 다른 커브를 따를 수 있다. 몇몇 실시예들에서, Jc0 은 자유막(110")의 특정 부분에서 일정 값을 유지할 수 있다. 그러나, Jc0 은 전체의 자유막(110")에서 일정하지 않다. 몇몇 실시예들에서 자유막(110")의 열적 안정성에 대한 구배가 또한 존재한다. Jc0 와 같이, 열적 안정성은 비자성 스페이서막들(120", 140)로부터 멀어질수록 증가한다. 몇몇 실시예들에서, 열적 안정성은 Jc0와 동일한 방식으로 증가한다. 그러나, 몇몇 실시예들에서, 열적 안정성은 다른 방식으로 변화할 수 있다.
자기 접합(100")은 자기 접합들(100, 100')의 효과를 공유할 수 있다. Jc0의 구배, 및 자유막(110")의 부분들 사이에서 강자성적 결합 때문에, 전체적인 자유막(110')의 스위칭 전류가 감소될 수 있다. 몇몇 실시예들에서, 전체 임계 스위칭 전류 밀도는 1 x 106 A/cm2일 수 있다. 비자성 스페이서막(120", 140)에서 더 떨어진 자유막(110")의 자성 부분들이 열적으로 안정하고 비자성 스페이서막(120", 140)에 인접한 자유막(110")의 부분들과 강자성적으로 결합되기 때문에, 자유막(110")은 전체적으로 열적으로 안정하다. 그래서, 열적 안정성과 낮은 Jc0은 획득될 수 있다. 따라서, 자기 접합(100")의 성능이 개선될 수 있다.
앞서 논의된 바와 같이, 임계 스위칭 전류 밀도에서 목적하는 구배를 갖는 자유막(110, 110', 110")은 다양한 방법들로 획득될 수 있다. 도 5, 7 내지 13은 다양한 메커니즘의 실시예들을 도시한다. 도 5는 임계 스위칭 전류 밀도에서의 구배를 가지며 스핀 전달을 사용하여 스위칭이 가능하며 다층막들을 포함하는 자유막(200)의 예시적 실시예를 도시한다. 자유막(200)은 자유막(110, 110', 110")의 하나 이상에서 사용될 수 있다. 자유막(200)은 자성막들(202, 204, 206, 208, 210)과 그들 사이에 삽입된 비자성막들(201, 203, 205, 207)을 포함한다. 그래서, 자성막들(202, 204, 206, 208, 210)은 Co, Fe 및/또는 Ni를 포함할 수 있다. 5개의 자성막들(202, 204, 206, 208, 210) 및 4개의 비자성막들(201, 203, 205, 207)이 도시되지만, 자성막들 및/또는 비자성막들은 다른 개수로 사용될 수 있다. 논의된 바와 같이, 자성막들(202, 204, 206, 208, 210)은 막(202)에서 막(210)의 방향으로 자기 이방성(Hk)이 증가하고, 막(202)에서 막(210)의 방향으로 포화 자화(Ms)가 증가하거나 막(202)에서 막(210)의 방향으로 Hk 및 Ms의 조합이 증가하도록 구성된다. 결과적으로 임계 스위칭 전류 밀도는 막(202)에서 막(210)의 방향으로 증가한다. 임계 스위칭 전류 밀도는 비자성 스페이서막(도 5에서 도시되지 않음)으로부터 멀어질수록 증가한다. 유사하게 자성막들(202, 204, 206, 208, 210)의 열적 안정성은 비자성 스페이서막으로부터 증가되는 거리에 따라 증가할 수 있다. 더욱이, 도 5에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다.
도 6은 막의 두께에 따른 자성 물질의 특성들의 다양성의 예를 나타내는 상태도(215)를 도시한다. 도 5 및 6을 참조하면, 커브 216은 자기 이방성(Hk)의 변화를, 커브 217는 포화 자화(Ms)의 변화를 나타낸다. Hk 및 Ms은 자성막의 두께에 따라 변화한다. 자유막(200) 내에 자성물질을 포함하는 막들(202, 204, 206, 208, 210)의 두께가 선택될 수 있으며, 이로써, Hk및 Ms의 조합은 비자성 스페이서막으로부터 더 떨어진 막들보다 비자성 스페이서막에 더 인접한 막들이 높은 Jc0을 갖는 결과로 된다. 그래서, 몇몇 실시예들에서, 임계 스위칭 전류 밀도에서의 구배는 막들(202, 204, 206, 208, 210)의 두께 및/또는 막들(201, 203, 205, 207)의 두께를 변화시킴으로써 제공될 수 있다.
다른 실시예들에서, 막들(201~210)에 사용되는 물질(들)은 다양할 수 있다. 예를 들면, 막(202)는 30% 이하의 B 도핑 농도를 갖는 CoFeB를 포함하고, 막들(204, 206, 208, 210)은 CoX 및 FeX와 같은 다른 자성 물질들을 포함할 수 있다. 다른 실시예들에서, B의 성분은 막의 두께 내에서 변화할 수 있다. 몇몇 실시예들에서, CoFeB내 B 도펀트의 농도는 10% 이하이다. 증가된 수직 자기 이방성에 대하여, Co 및 Fe 막들은 Pt 및/또는 Pd의 비자성막들(201, 203, 205, 207)로 삽입될 수 있다. 그러한 몇몇 실시예들에서, 비자성막들(201, 203, 205, 207)의 두께들은 적어도 2Å일 수 있다. 그러나, 비자성 절연막들의 두께(들)는 1.5nm이하인 것이 바람직하다. 그러한 몇몇 실시예들에서, 비자성 절연막들의 두께(들)는 1nm이하인 것이 바람직하다. 몇몇 실시예들에서, MgO와 같은 절연막들이 비자성막들(201, 203, 205, 207)로 사용될 수 있다. 그러한 실시예들에서, 막들(202, 204, 206, 208, 210)의 수직 자기 이방성은 강화될 수 있다. 그러나, 막들(202, 204, 206, 208, 210) 사이의 교환 결합을 유지하기 위하여 절연 비자성막들(201, 203, 205, 207)의 두께를 더 얇게 할 수 있다. 예를 들면, 절연 비자성막들(201, 203, 205, 207)의 두께는 8Å 이하일 수 있다. 그러나 다른 두께들도 가능하다. MgO가 절연막들(201, 203, 205, 207)로 사용된 경우, MgO막들(201, 203, 205, 207) 각각은 적어도 4Å 이상, 40Å이하일 수 있다. 다른 실시예들에서, 막들(201~210)의 물질(들) 및 두께들의 다양한 조합들이 사용될 수 있다. 예를 들면, 비자성막들(201, 203, 205, 207)은 RF 적층된 MgO, NOX를 갖는 MgO또는 하이브리드 MgO를 포함할 수 있다. 하이브리드 MgO는 Mg, Mg NOX 및 RF MgO을 포함한다. 이러한 실시예들에서, X는 B, P, Si, Zr, Hf, Ta, Ti, Bi, Mg, Cr, Ru, Ge, Os, W, Rh, Ir, Zn, V, Nb, Mo, 및 Rb중 하나 이상일 수 잇다. 선택적으로 막들(201~210)에서 다른 변수들의 변화가 임계 스위칭 전류 밀도의 목적하는 구배를 획득하기 위하여 적용될 수 있다.
도 7은 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 이용하여 스위칭할 수 있고 다층막들을 포함하는 자유막(220)을 도시한다. 자유막(220)은 자유막들(110, 110', 110", 200)의 하나 이상과 유사하다. 자유막(220)은 자성막들(222, 224, 226, 228, 230)과, 그들 사이에 삽입된 비자성막(221, 223, 225, 227)을 포함할 수 있다. 5개의 자성막들(222, 224, 226, 228, 230)과 4개의 비자성막들(221, 223, 225, 227)을 도시하고 있으나, 자성막 및/또는 비자성막의 다른 개수가 사용될 수 있다. 막들(221~230)은 막들(201~210)과 각각 유사하다. 게다가 도 7에서는 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다.
도 7에서 도시된 실시예에서, 자성막들(222, 224, 226, 228, 230)의 두께들은 비자성 스페이서막(도 7에서 도시되지 않음)으로부터 거리가 증가할수록 증가한다. 몇몇 실시예들에서 막들(221~210)에서 사용된 물질(들) 또한 다양할 수 있다. 비자성막들(221, 223, 225, 227)의 두께는 실질적으로 일정하게 유지된다. 자성막들(222, 224, 226, 228, 230)의 두께들과 자성 물질(들)은, 더 두꺼운 막들이 더 큰 임계 스위칭 전류(예를 들면, 더 큰 수직 이방성 및/또는 더 큰 포화 자화)를 갖도록 선택된다. 추가적으로, 더 두꺼운 막들은 더 큰 열적 안정성을 가질 수 있다. 결과적으로, 임계 스위칭 전류 밀도는 막(222)으로부터 막(230)으로 증가하여, 임계 스위칭 전류 밀도는 비자성 스페이서막(도 7에서 도시되지 않음)으로부터 증가된 거리에 따라 증가한다. 유사하게 자성막들(222, 224, 226, 228, 230)의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가한다. 또한, 자유막(220)의 수직 자기 이방성이 면을 벗어나는 자기소거 에너지(out-of-plane demagnetization energy)보다 클 수 있다. 또한, 자유막(220)의 자기 모멘트는 면에 수직(예컨대, 실질적으로 z-축)할 수 있다.
도 8은 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 이용하여 스위칭이 가능하고 다층막들을 포함하는 자유막(220')의 일 실시예를 도시한다. 자유막(220')은 자유막(110, 110', 110", 210)의 하나 이상과 유사하다. 자유막(220')은 비자성막들(221', 223', 225', 227')이 삽입된 자성막들(222', 224', 226', 228', 230')을 포함한다. 5개의 자성막들(222', 224', 226', 228', 230')과 4개의 비자성막들(221', 223', 225', 227')을 도시하고 있으나, 자성 및/또는 비자성막들의 다른 개수가 사용될 수 이다. 막들(221'~230')은 막들(201/221, 202/222, 203/223, 204/224, 205/225, 206/226, 207/227, 208/228, 210/230)과 각각 유사하다. 더욱이, 도 8에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다.
도 8에서 도시된 실시예에서, 자성막들(222', 224', 226', 228', 230')의 두께들은 비자성 스페이서막(도 8에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 몇몇 실시예들에서, 막들(221'~230')에서 사용되는 물질(들) 또한 다양할 수 있다. 비자성막들(221', 223', 225', 227')의 두께는 실질적으로 일정하게 유지된다. 자성막들(222', 224', 226', 228', 230')의 두께들 및 자성물질(들)은 더 얇은 막들이 더 큰 임계 스위칭 전류(예를 들면, 더 큰 수직 이방성 및/또는 더 큰 포화 자화)을 갖도록 구성된다. 추가적으로, 더 얇은 막들은 더 큰 열적 안정성을 가질 수 있다. 결과적으로, 임계 스위칭 전류 밀도가 막(222')으로부터 막(230')으로 감소하며, 이로써 임계 스위칭 전류 밀도는 비자성 스페이서막(도 8에서 도시되지 않음)으로부터 증가되는 거리에 따라 증가한다. 유사하게, 자성막들(222', 224', 226', 228', 230')의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가할 수 있다. 또한, 자유막(220')의 수직 자기 이방성은 면을 벗어나는 자기소거 에너지보다 클 수 있다. 이와 같이, 자유막(220')의 자기 모멘트는 면에 수직(예를 들면, 실질적으로 z-축)할 수 있다.
도 9는 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 사용하여 스위칭할 수 있고 다층막들을 포함하는 자유막(240)의 일 실시예를 도시한다. 자유막(240)은 자유막들(110, 110', 110", 200, 220, 220')의 하나 이상과 유사하다. 자유막(240)은 비자성막들(241, 243, 245, 247)이 삽입된 자성막들(242, 244, 246, 248, 250)을 포함한다. 5개의 자성막들(242, 244, 246, 248, 250) 및 4개의 비자성막들(241, 243, 245, 247)을 도시하지만 자성 및/또는 비자성막들의 다른 개수가 사용될 수 있다. 막들(241~250)은 막들(201/221/221', 202//222/222', 203/223/223', 204/224/224', 205/225/225', 206/226/226', 207/227/227', 208/228/228', 210/230/230')과 각각 유사하다. 더욱이, 도 9에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다.
도 9에 도시된 실시예에서, 비자성막들(241, 243, 245, 247)의 두께들은 비자성 스페이서막(도 9에서 도시되지 않음)으로부터 증가되는 거리에 따라 증가한다. 다른 실시예들에서, 막들(241, 243, 245, 247)의 두게는 다른 방식에서 변화할 수 있다. 몇몇 실시예들에서, 막들(241~250)에서 사용된 물질(들) 또한 다양할 수 있다. 자성막들(242, 244, 246, 248, 250)의 두께는 실질적으로 일정하게 유지된다. 비자성막들(241, 243, 245, 247) 두께의 다양함에 의해, 막들(242, 244, 24, 248, 250) 사이의 자기 결합(magnetic coupling)이 자유막(240)의 전체에 걸쳐 변화할 수 있다. 결과적으로, 임계 스위칭 전류 밀도가 비자성 스페이서막(도 9에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 유사하게 자성막들(242, 244, 24, 248, 250)의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가한다. 또한, 자유막(240)의 수직 자기 이방성은 면을 벗어나는 자기소거 에너지보다 클 수 있다. 이와 같이, 자유막(240)의 자기 모멘트는 면에 수직(예를 들면, 실질적으로 z-축)할 수 있다.
도 10은 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 이용하여 스위칭이 가능하고 다층막을 포함하는 자유막(260)의 일 실시예를 도시한다. 자유막(260)은 자유막들(110, 110', 110", 200, 220, 220', 240)의 하나 이상과 유사하다. 자유막(260)은 비자성막들(261, 263, 265, 267)이 삽입된 자성막들(262, 264, 266, 268, 270)을 포함한다. 5 개의 자성막들(262, 264, 266, 268, 270) 및 4개의 비자성막들(261, 263, 265, 267)이 도시되지만 자성 및/또는 비자성막들의 다른 개수가 사용될 수 있다. 막들(261~270)은 막들(201/221/221'/241, 202//222/222'/242, 203/223/223'/243, 204/224/224'/244, 205/225/225'/245, 206/226/226'/246, 207/227/227'/247, 208/228/228'/248, 210/230/230'/250)과 각각 유사한다. 더욱이, 도 10에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다.
도 10에서 도시된 실시예에서, 비자성막들(261, 263, 265, 267)의 두께들은 비자성 스페이서막(도 10에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 추가적으로 자성막들(262, 264, 266, 268, 270)의 두께들 또한 비자성 스페이서막으로부터의 거리에 따라 변화한다. 다른 실시예들에서, 막들(261~270)의 두께들은 다른 방식으로 변화할 수 있다. 몇몇 실시예들에서, 막들(261~270)에서 사용된 물질(들)은 다양할 수 있다. 막들(261~270)의 두께의 다양함에 의해, 자기 결합, 자기 이방성 및/또는 포화 자화가 자유막(260)의 전체에 걸쳐 변화할 수 있다. 결과적으로 임계 스위칭 전류 밀도가 막(262)로부터 막(270)의 방향으로 증가하여, 임계 스위칭 전류 밀도가 비자성 스페이서막(도 10에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 유사하게, 자성막들(262, 264, 266, 268, 270)의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가할 수 있다. 또한, 자유막(260)의 수직 자기 이방성은 면을 벗어나는 자기소거 에너지보다 클 수 있다. 이와 같이, 자유막(260)의 자기 모멘트는 면에 수직(예를 들면, 실질적으로 z-축)할 수 있다.
도 11은 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 사용하여 스위칭할 수 있고 다층막들을 포함하는 자유막(260')의 일 실시예를 도시한다. 자유막(260')은 자유막들(110, 110', 110", 200, 220, 220', 240, 260)의 하나 이상과 유사하다. 자유막(260')은 비자성막들(261', 263', 265' 267')이 삽입된 자성막들(262', 264', 266', 268', 270')을 포함한다. 5개의 자성막들(262', 264', 266', 268', 270') 및 4개의 비자성막들(261', 263', 265' 267')을 도시하지만 자성 및/또는 비자성막들의 다른 개수가 사용될 수 있다. 막들(261', 262', 263', 264', 265', 266', 267', 268', 270')은 막들(201/221/221'/241/261, 202//222/222'/242/262, 203/223/223'/243/263, 204/224/224'/244/264, 205/225/225'/245/265, 206/226/226'/246/266, 207/227/227'/247/267, 208/228/228'/248/268, 210/230/230'/250/270)과 각각 유사하다. 더욱이, 도 11에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다.
도 11에서 도시된 실시예는 자성막들(262', 264', 266', 268', 270')의 두께들이 비자성 스페이서막(도 11에서 도시되지 않음)으로부터 증가하는 거리에 따라 감소한다. 추가적으로, 비자성막들(261', 263', 265', 267')의 두께들 또한, 비자성 스페이서막으로부터의 거리에 따라 변화한다. 다른 실시예들에서, 막들(261', 262', 263', 264', 265', 266', 267', 268', 270')의 두께들은 다른 방식으로 변화할 수 있다. 몇몇 실시예들에서 막들(261', 262', 263', 264', 265', 266', 267', 268', 270')에 사용된 물질(들) 또한 다양할 수 있다. 막들(261', 262', 263', 264', 265', 266', 267', 268', 270')의 두께의 다양함 때문에, 자기 결합, 자기 이방성 및/또는 포화 자화가 자유막(260')의 전체에 걸쳐 변화할 수 있다. 결과적으로 임계 스위칭 전류 밀도가 막(262')으로부터 막(270')의 방향으로 감소하여, 임계 스위칭 전류 밀도가 비자성 스페이서막(도 11에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 유사하게, 자성막들(262', 264', 266', 268', 270')의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가한다. 또한, 자유막(260')의 수직 자기 이방성은 면을 벗어나는 자기소거 에너지보다 클 수 있다. 이와 같이, 자유막(260')의 자기 모멘트는 면에 수직(예를 들면, 실질적으로 z-축)할 수 있다.
도 12는 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 사용하여 스위칭할 수 있고 다층막들을 포함하는 자유막(300)의 일 실시예를 도시한다. 그러나, 도 12에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다. 자유막(300)은 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260')의 하나 이상과 유사하다. 자유막(300)는 비자성막들(301, 303, 305, 307)이 삽입된 자성막들(302, 304, 306, 308, 310)을 포함한다. 5개의 자성막들(302, 304, 306, 308, 310) 및 4개의 비자성막들(301, 303, 305, 307)을 도시하지만 자성 및/또는 비자성막들의 다른 개수가 사용될 수 있다. 막들(301, 302, 303, 304, 305, 306, 307, 308, 310)은 막들(201/221/221'/241/261/261', 202//222/222'/242/262/262', 203/223/223'/243/263/263', 204/224/224'/244/264/264', 205/225/225'/245/265/265', 206/226/226'/246/266/266', 207/227/227'/247/267/267', 208/228/228'/248/268/268', 210/230/230'/250/270/270')과 각각 유사하다. 도 12에서 도시된 실시예에서, 막들(301, 302, 303, 304, 305, 306, 307, 308, 310)의 두께는 앞에서 논의된 방식에 따라 변화될 수 있다. 게다가, 막들(301, 302, 303, 304, 305, 306, 307, 308, 310)에 사용된 물질(들)은 임계 스위칭 전류 밀도에서 목적하는 구배 및 다른 특징들을 획득하기 위하여 조절될 수 있다. 또한, 자유막(300)의 수직 자기 이방성은 면을 벗어나는 자기소거 에너지보다 클 수 있다. 이와 같이, 자유막(300)의 자기 모멘트는 면에 수직(예를 들면, 실질적으로 z-축)할 수 있다.
추가적으로, 자유막(300)은 자성 삽입막(320)을 포함한다. 이러한 자성 삽입막(320)은 비자성 스페이서막(도 12에서 도시되지 않음)에 인접한다. 다른 실시예들에서, 자성 삽입막(320)은 자유막(300)내의 다른 곳에 위치할 수 있다. 추가적 자성 삽입층(들)(도시되지 않음)이 또한 사용될 수 있다. 자유막(300)은 또한 가장 가까운 자성막(302) 및 자성 삽입막(320) 사이에 배치된 비자성막(309)을 포함한다. 도시된 자성 삽입막(320)은 다른 자성막들(302, 304, 306, 308, 310)보다 큰 스핀 분극을 가질 수 있다. 예를 들면, 자성 삽입막(320)은 30 원자 퍼센트(atomic percent) 이하의B을 갖는 CoFeB를 포함할 수 있다. 몇몇 실시예들에서, CoFeB 내의 B도펀트 농도는 10% 이하이다. 다른 실시예들에서, 자성 삽입막(320)은 Co 또는 Fe으로 구성될 수 있다.
도 12에서 도시된 실시예에서, 임계 스위칭 전류 밀도는 비자성 스페이서막(도 12에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 유사하게, 자유막(300)의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가할 수 있다. 더욱이, 자유막(300)은, 높은 스핀 분극을 갖는 자성 삽입막(320)의 존재에 기인하여, 향상된 스위칭 특성 및/또는 증가된 터널링 자기저항을 나타낼 수 있다.
도 13은 임계 스위칭 전류 밀도에서의 구배를 가지며, 스핀 전달을 사용하여 스위칭할 수 있고 다층막들을 포함하는 자유막(300')의 일 실시예를 도시한다. 그러나, 도 13에서 기판(도시되지 않음)과의 특별한 관계가 언급되지 않는다. 자유막(300')은 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300)의 하나 이상과 유사하다. 자유막(300')은 비자성막들(301', 303', 305', 307')이 삽입된 자성막들(302', 304', 306', 308', 310')을 포함한다. 5개의 자성막들(302', 304', 306', 308', 310') 및 4개의 비자성막들(301', 303', 305', 307')을 도시하지만 자성 및/또는 비자성막들의 다른 개수가 사용될 수 있다. 막들(301', 302', 303', 304', 305', 306', 307', 308', 310')은 막들(201/221/221'/241/261/261'/301, 202//222/222'/242/262/262'/302, 203/223/223'/243/263/263'/303, 204/224/224'/244/264/264'/304, 205/225/225'/245/265/265'/305, 206/226/226'/246/266/266'/306, 207/227/227'/247/267/267'/307, 208/228/228'/248/268/268'/308, 210/230/230'/250/270/270'/310)과 각각 유사하다. 도 12에서 도시된 실시예에서, 막들(301', 302', 303', 304', 305', 306', 307', 308', 310')의 두께는 앞에서 논의된 방식에 따라 변화될 수 있다. 게다가, 막들(301', 302', 303', 304', 305', 306', 307', 308', 310')에 사용된 물질(들)은 임계 스위칭 전류 밀도에서 목적하는 구배 및 다른 특징들을 획득하기 위하여 조절될 수 있다. 또한, 자유막(300')의 수직 자기 이방성은 면을 벗어나는 자기소거 에너지보다 클 수 있다. 이와 같이, 자유막(300')의 자기 모멘트는 면에 수직(예를 들면, 실질적으로 z-축)할 수 있다.
게다가, 자유막(300')은, 자성 삽입막(320)과 유사한 자성 삽입막(320')을 포함한다. 상기 자성 삽입막(320')은 비자성 스페이서막(도 13에서 도시되지 않음)에 인접한다. 다른 실시예들에서, 자성 삽입막(320')은 자유막(300')내의 다른 곳에 위치할 수 있다. 추가적인 자성 삽입막(들, 도시되지 않음)이 더 사용될 수 있다. 도시된 자성 삽입막(320')은 다른 자성막들(302', 304', 306', 308', 310')보다 강화된 스핀 분극을 가질 수 있다. 예를 들면, 자성 삽입막(320')은 10 원자 퍼센트(atomic percent) 이하의 B을 갖는 CoFeB를 포함할 수 있다. 다른 실시예들에서, 자성 삽입막(320')은 Co 또는 Fe으로 구성될 수 있다.
도 13에서 도시된 실시예에서, 임계 스위칭 전류 밀도는 비자성 스페이서막(도 13에서 도시되지 않음)으로부터 증가하는 거리에 따라 증가한다. 유사하게, 자유막(300')의 열적 안정성은 비자성 스페이서막으로부터 증가하는 거리에 따라 증가할 수 있다. 더욱이, 자유막(300')은, 큰 스핀 분극을 갖는 자성 삽입막(320')의 존재에 기인하여, 향상된 스위칭 특성 및/또는 증가된 터널링 자기저항을 나타낼 수 있다.
따라서, 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 하나 이상이 자기 접합들(100, 100', 100")과 같은 자기 접합에서 사용될 수 있다. 임계 스위칭 전류 밀도에서의 구배와 자유막의 부분들 사이의 강자성 결합 때문에, 자유막(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 전체적인 스위칭 전류 밀도가 감소될 수 있다. 추가적으로 자유막(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')은 열적으로 안정한다. 그래서, 자유막(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 일부가 더 높은 스위칭 전류(통상적으로 바람직하지 않음)를 가짐에도 불구하고, 임계 스위칭 전류 밀도와 자유막(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 부분들/막들 사이의 강자성 결합의 조합으로, 열적으로 안정한 자유막을 획득할 수 있는 낮은 전체 스위칭 전류를 얻을 수 있다. 결과적으로 자기 접합(100, 100', 100")의 성능이 개선될 수 있다.
게다가, 자기 접합들(100, 100', 100") 및 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')은 자기 메모리에서 사용될 수 있다. 도 14는 일 메모리(400)의 일 실시예를 도시한다. 자기 메모리(400)는 워드 라인 선택 드라이버(404)뿐만 아니라 읽기/쓰기 칼럼 선택 드라이버들(402, 406)을 포함한다. 메모리(400)의 저장 영역은 자기 저장 셀들(410)을 포함한다. 각 자기 저장 셀은 적어도 하나의 자기 접합(412) 및 적어도 하나의 선택 소자(414)를 포함한다. 몇몇 실시예들에서, 선택 소자(414)는 트랜지스터이다. 자기 접합들(412)은 자기 접합들(100, 100', 100") 및 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 하나 이상을 포함한다. 셀(410)마다 하나의 자기 접합(412)이 도시되지만, 다른 실시예들에서, 셀마다 제공되는 자기 접합들(412)의 수는 다를 수 있다.
자기 메모리(400)는 자기 접합들(100, 100', 100") 및 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')을 이용하기 때문에, 성능이 개선될 수 있다. 특히, 메모리(400)의 열적 안정성이 유지되는 동안 낮은 스위칭 전류가 사용될 수 있다.
도 15는 자기 접합들(100, 100', 100")과 같은 자기 접합을 제조하기 위한 방법(500)의 일 실시예를 도시한다. 간결하기 위하여, 몇몇 단계들은 생략, 결합 및/또는 삽입될 수 있다. 방법(500)은 자기 접합(100)의 맥락에서 기술된다. 그러나, 방법(500)은 자기 접합들(100', 100")과 같은 다른 자기 접합들에서 사용될 수 있다. 더욱이 방법(500)은 자기 메모리들의 제조 방법 내에 포함될 수 있다. 그래서, 방법(500)은 STT-MRAM(400) 또는 다른 자기 메모리의 제조에서 사용될 수 있다. 방법(500)은 또한 추가 시드막(들), 추가 캡핑막(들) 및 추가 고정막(들)의 제공을 포함할 수 있다.
자유막(110)이 단계 502에 의해 제공된다. 단계 502는 목적하는 물질로 목적하는 두께로 자유막(110)을 적층하는 것을 포함할 수 있다. 더욱 구체적으로, 제공된 자유막(110)은 임계 스위칭 전류 밀도에서 목적하는 구배를 갖는다. 단계 502에서, 막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')이 제조된다. 단계 502는 막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 하나 이상을 사용하여 SAF를 제공하는 것을 포함한다. 비자성막(120)이 단계 504를 통해 제공된다. 단계 504는 결정화된 MgO를 포함하는 목적하는 비자성 물질을 적층하는 것을 포함한다. 다만, 결정화된 MgO로 한정하는 것을 아니다. 추가적으로 단계 504에서 목적된 두께의 물질이 적층될 수 있다.
피고정막(130)이 단계 506을 통해 제공된다. 단계 506은 목적하는 물질로 목적하는 두께로 피고정막(130)을 적층하는 것을 포함할 수 있다. 또한, 단계 508은 SAF를 제공하는 것을 포함할 수 있다.
단계 508을 통해, 제조가 완료된다. 몇몇 실시예들에서, 단계 508은 막(140)과 같은 추가 스페이서막과, 막(150)과 같은 추가 피고정막을 제조하는 것을 포함하다. 추가 캡핑막 및/또는 다른 막들은 단계 508에서 적층될 수 있다. 그래서, 방법(500)을 사용하면, 자기 접합들(100, 100', 100") 및 자유막들(110, 110', 110", 200, 220, 220', 240, 260, 260', 300, 300')의 효과를 획득할 수 있다.
임계 스위칭 전류에서의 구배를 갖는 자유막과, 자유막을 사용하는 자기 접합과, 자기 접합을 사용하여 제조된 메모리를 제공하기 위한 방법 및 시스템이 기술된다. 방법 및 시스템은 도시된 예시적인 실시예들과 함께 기술되고, 당해 기술에서 통상의 기술자는 실시예들에 대한 다양한 변형들을 용이하게 인식하며, 변형들은 방법 및 시스템의 사상 및 범위 내에 있다. 따라서, 많은 변형들은 당업자에 의해 첨부된 청구항들의 사상 및 범위로부터 벗어나지 않으면 만들어질 수 있다.
102: 기판
110: 자유막
111: 자유막의 자기 모멘트
120: 비자성 스페이서막
130: 피고정막
131: 피고정막의 자기 모멘트

Claims (44)

  1. 자기 소자에서 사용되는 자기 접합에 있어서,
    피고정막;
    비자성 스페이서막; 및
    임계 스위칭 전류 밀도에서의 구배를 갖는 자유막을 포함하되,
    상기 자유막의 제1 부분의 제1 Jc0이, 상기 비자성 스페이서막으로부터 상기 제1 부분보다 더 떨어진 상기 자유막의 제2 부분의 제2 Jc0보다 작으며,
    쓰기 전류가 상기 자기 접합을 통하여 흐를 때 상기 자기 접합은 상기 자유막이 복수 개의 안정한 자기 상태들 사이에서 스위칭 가능하도록 구성되는 자기 접합.
  2. 제1항에 있어서,
    상기 자유막은 복수 개의 자성막들을 포함하되,
    상기 복수 개의 자성막들 중의 제1 막은 상기 자유막의 상기 제1 부분에 대응하고,
    상기 복수 개의 자성막들 중의 제2 막은 상기 자유막의 상기 제2 부분에 대응하며,
    상기 제2 막은 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 자기 접합.
  3. 제2항에 있어서,
    상기 복수 개의 자성막들은 열적 안정성의 구배를 가지며,
    상기 제1 막의 제1 열적 안정성은, 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 상기 제2 막의 제2 열적 안정성보다 낮은 자기 접합.
  4. 제2항에 있어서,
    상기 임계 스위칭 전류 밀도에서의 구배는 자기 이방성(Hk)에서의 이방성 구배에 대응되고,
    상기 제1 막의 제1 Hk은 상기 제1 막보다 비자성 스페이서막으로부터 더 떨어진 제2 막의 Hk보다 낮은 자기 접합.
  5. 제2항에 있어서,
    상기 임계 스위칭 전류 밀도에서의 구배는 포화 자화(Ms)에서의 자기 구배에 대응되며,
    상기 제1 막의 제1 Ms은 상기 제1 막보다 비자성 스페이서막으로부터 더 떨어진 제2 막의 제2 Ms보다 낮은 자기 접합.
  6. 제2항에 있어서,
    상기 임계 스위칭 전류 밀도에서의 구배는 자기 이방성(Hk)에서의 이방성 구배와, 포화 자화(Ms)에서의 자화 구배에 대응되는 자기 접합.
  7. 제6항에 있어서,
    상기 제1 막의 제1 Hk의 적어도 하나는 상기 제1 막보다 상기 비자성 스페이서로부터 더 떨어진 상기 제2 막의 제2 Hk보다 낮으며,
    상기 제1 막의 제1 Ms은 상기 제1 막보다 상기 비자성 스페이서로부터 더 떨어진 상기 제2 막의 제2 Ms보다 낮은 자기 접합.
  8. 제2항에 있어서,
    상기 자유막은 특정 자기 이방성과 면을 벗어나는 자기소거 에너지를 가지며,
    상기 특정 자기 이방성은 상기 면을 벗어나는 자기소거 에너지보다 큰 자기 접합.
  9. 제2항에 있어서,
    상기 복수 개의 자성막들은 복수 개의 두께들을 가지며, 상기 제1 막은 제1 두께를 가지며, 상기 제2 막은 제2 두께를 가지며, 상기 제1 두께는 상기 제2 두께보다 큰 자기 접합.
  10. 제2항에 있어서,
    상기 복수 개의 자성막들은 복수 개의 구성요소들을 갖는 자기 접합.
  11. 제2항에 있어서,
    상기 자유막은 상기 복수 개의 자성막들 사이에 삽입되는 복수 개의 비자성막들을 더 포함하는 자기 접합.
  12. 제11항에 있어서,
    상기 복수 개의 비자성막들은 Pd, Pt, Bi, 및 Tb 중의 적어도 하나를 포함하는 자기 접합.
  13. 제11항에 있어서,
    상기 복수 개의 비자성막들은 일정한 두께를 가지며,
    상기 복수 개의 자성막들은 복수 개의 두께들을 가지며, 상기 제1 막은 제1 두께를 갖고 상기 제2 막은 제2 두께를 갖고, 상기 제1 두께는 상기 제2 두께보다 작은 자기 접합.
  14. 제11항에 있어서,
    상기 복수 개의 비자성막들은 일정한 두께를 가지며,
    상기 복수 개의 자성막들은 복수 개의 두께들을 가지며, 상기 제1 막은 제1 두께를 갖고 상기 제2 막은 제2 두께를 갖고, 상기 제1 두께는 상기 제2 두께보다 큰 자기 접합.
  15. 제11항에 있어서,
    상기 복수 개의 자성막들은 일정한 두께를 가지며,
    상기 복수 개의 비자성막들은 복수 개의 두께들을 가지며,
    상기 복수 개의 비자성막들 중의 제1 비자성막은 상기 복수 개의 비자성막들 중의 제2 비자성막보다 상기 비자성 스페이서막에 더 인접하고, 상기 제1 막은 제1 두께를 갖고 상기 제2 막은 제2 두께를 갖고, 상기 제1 두께는 상기 제2 두께보다 작은 자기 접합.
  16. 제11항에 있어서,
    상기 복수 개의 자성막들은 Co, Fe 및 Ni중 적어도 하나를 포함하는 자기 접합.
  17. 제11항에 있어서,
    상기 자유막은, Co, Fe, CoFe, FeB, CoB, 및 CoFeB 중 적어도 하나로 구성된 자성 삽입막을 더 포함하는 자기 접합.
  18. 제17항에 있어서,
    상기 자성 삽입막은 상기 비자성 스페이서막에 인접한 자기 접합.
  19. 제2항에 있어서,
    추가 비자성 스페이서막; 및
    추가 피고정막을 더 포함하되,
    상기 자유막은 상기 비자성 스페이서막 및 상기 추가 비자성 스페이서막 사이에 배치되고,
    상기 추가 비자성 스페이서막은 상기 자유막 및 상기 추가 피고정막 사이에 배치되고,
    상기 자유막 내의 상기 복수 개의 자성막들은, 상기 복수 개의 자성막들 중의 상기 제2 막의 상기 제2 Jc0보다 작은 제3 Jc0을 갖는 제3 막을 포함하되, 상기 제3 막은 상기 제2 막보다 상기 추가 비자성 스페이서막에 더 인접한 자기 접합.
  20. 제1항에 있어서,
    상기 자유막은 적어도 하나의 강자성 물질 및 적어도 하나의 추가 물질을 갖는 합금을 포함하되,
    상기 적어도 하나의 강자성 물질은 농도에서의 적어도 제1 구배를 가지고, 상기 적어도 하나의 추가 물질은 농도에서의 적어도 제2 구배를 가지고, 상기 자유막은 Jc0에서의 구배를 갖는 자기 접합.
  21. 복수 개의 자기 저장 셀들; 및
    복수 개의 비트 라인들을 포함하되,
    상기 복수 개의 자기 저장 셀들의 각각은 적어도 하나의 자기 접합을 포함하며, 상기 적어도 하나의 자기 접합은 피고정막, 비자성 스페이서막, 및 자유막을 포함하고, 상기 자유막은 임계 스위칭 전류 밀도에서의 구배를 가지며, 상기 자유막의 제1 부분의 제1 Jc0은 상기 비자성 스페이서막으로부터 상기 제1 부분보다 더 떨어진 상기 자유막의 제2 부분의 제2 Jc0보다 작으며, 상기 자기 접합은 쓰기 전류가 상기 자기 접합을 통해 흐를 때 상기 자유막이 복수 개의 안정된 자기 상태들 사이에서 스위칭 가능하도록 구성되는 자기 메모리.
  22. 제21항에 있어서,
    상기 자유막은 복수 개의 자성막들을 포함하며,
    상기 복수 개의 자성막들 중의 제1막은 상기 자유막의 제1 부분에 대응하고, 상기 복수 개의 자성막들 중의 제2막은 상기 자유막의 제2 부분에 대응하고, 상기 제2 막은 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 자기 메모리.
  23. 제22항에 있어서,
    상기 복수 개의 자성막들은 열적 안정성의 구배를 가지며,
    상기 제1 막의 제1 열적 안정성은 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 상기 제2 막의 제2 열적 안정성보다 낮은 자기 메모리.
  24. 제22항에 있어서,
    상기 임계 스위칭 전류 밀도에서의 구배는 자기 이방성(Hk)에서의 이방성 구배에 대응되고, 상기 제1 막의 제1 Hk은 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 상기 제2 막의 제2 Hk보다 낮은 자기 메모리.
  25. 제22항에 있어서,
    상기 임계 스위칭 전류 밀도에서의 구배는 포화 자화(Ms)에서의 자기 구배에 대응되고, 상기 제1 막의 제1 Ms은 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 상기 제2 막의 제2 Ms보다 낮은 자기 메모리.
  26. 제22항에 있어서,
    상기 임계 스위칭 전류 밀도는 자기 이방성(Hk)에서의 이방성 구배와, 포화 자화(Ms)에서의 자화 구배에 대응되는 자기 메모리.
  27. 제26항에 있어서,
    상기 자유막은 특정 자기 이방성과 면을 벗어나는 자기소거 에너지를 가지며, 상기 특정 자기 이방성은 상기 면을 벗어나는 자기소거 에너지보다 큰 자기 메모리.
  28. 제22항에 있어서,
    상기 복수 개의 자성막들은 복수 개의 두께들을 가지며, 상기 제1 막은 제1 두께를 가지며, 상기 제2 막은 제2 두께를 가지며, 상기 제1 두께는 상기 제2 두께보다 큰 자기 메모리.
  29. 제22항에 있어서,
    상기 복수 개의 자성막들은 복수 개의 구성요소들을 갖는 자기 메모리.
  30. 제22항에 있어서,
    상기 자유막은 상기 복수 개의 자성막들 사이에 삽입되는 복수 개의 비자성막들을 더 포함하는 자기 메모리.
  31. 제30항에 있어서,
    상기 복수 개의 비자성막들은 Pd, Pt, Bi, 및Tb중의 적어도 하나를 포함하는 자기 메모리.
  32. 제30항에 있어서,
    상기 복수 개의 비자성막들은 일정한 두께를 가지며,
    상기 복수 개의 자성막들은 복수 개의 두께들을 가지며, 상기 제1 막은 제1 두께를 갖고 상기 제2 막은 제2 두께를 갖고, 상기 제1 두께는 상기 제2 두께보다 작은 자기 메모리.
  33. 제32항에 있어서,
    상기 복수 개의 비자성막들은 일정한 두께를 가지며,
    상기 복수 개의 자성막들은 복수 개의 두께들을 가지며, 상기 제1 막은 제1 두께를 갖고 상기 제2 막은 제2 두께를 가지며, 상기 제1 두께는 상기 제2 두께보다 큰 자기 메모리.
  34. 제32항에 있어서,
    상기 복수 개의 자성막들은 일정한 두께를 가지며,
    상기 복수 개의 비자성막들은 복수 개의 두께들을 가지며,
    상기 복수 개의 비자성막들 중의 제1 비자성막은 상기 복수 개의 비자성막들 중의 제2 비자성막보다 상기 비자성 스페이서막에 더 인접하고, 상기 제1 막은 제1 두께를 갖고 상기 제2 막은 제2 두께를 가지며, 상기 제1 두께는 상기 제2 두께보다 작은 자기 메모리.
  35. 제32항에 있어서,
    상기 자유막은, Co, Fe, CoFe, FeB, CoB, 및 CoFeB 중 적어도 하나로 구성된 자성 삽입막을 더 포함하는 자기 메모리.
  36. 제22항에 있어서,
    상기 적어도 하나의 자기 접합은:
    추가 비자성 스페이서막; 및
    추가 피고정막을 더 포함하되,
    상기 자유막은 상기 비자성 스페이서막 및 상기 추가 비자성 스페이서막 사이에 배치되고,
    상기 추가 비자성 스페이서막은 상기 자유막 및 상기 추가 피고정막 사이에 배치되고,
    상기 자유막 내의 상기 복수 개의 자성막들은, 상기 복수 개의 자성막들 중 의 상기 제2 막의 상기 제2 Jc0보다 작은 제3 Jc0을 갖는 제3 막을 포함하되, 상기 제3 막은 상기 제2 막보다 상기 추가 비자성 스페이서막에 더 인접한 자기 메모리.
  37. 제1항에 있어서,
    상기 자유막은 적어도 하나의 강자성 물질 및 적어도 하나의 추가 물질을 갖는 합금을 포함하되,
    상기 적어도 하나의 강자성 물질은 농도에서의 적어도 제1 구배를 가지고, 상기 적어도 하나의 추가 물질은 농도에서의 적어도 제2 구배를 가지고, 상기 자유막은 Jc0에서의 구배를 갖는 자기 메모리.
  38. 자기 장치에서 사용되는 자기 접합을 제공하는 방법에 있어서,
    피고정막을 제공하는 것;
    비자성 스페이서막을 제공하는 것; 및
    임계 스위칭 전류 밀도에서의 구배를 갖는 자유막을 제공하는 것을 포함하되,
    상기 자유막의 제1 부분의 제1 Jc0은 상기 비자성 스페이서막으로부터 상기 제1 막보다 더 떨어진 제2 부분의 제2 Jc0보다 작으며,
    상기 자기 접합은, 쓰기 전류가 상기 자기 접합을 통해 흐를 때, 상기 자유막이 상기 복수 개의 안정된 자기 상태들 사이에서 스위칭 가능하도록 구성되는 방법.
  39. 제38항에 있어서,
    상기 자유막은 복수 개의 자성막들을 포함하되,
    상기 복수 개의 자성막들 중의 제1 막은 상기 자유막의 제1 부분에 대응하고, 상기 복수 개의 자성막들 중의 제2 막은 상기 자유막의 제2 부분에 대응하며, 상기 제2 막은 상기 제1 막보다 상기 비자성 스페이서막으로부터 더 떨어진 방법.
  40. 제38항에 있어서,
    상기 자유막은 적어도 하나의 강자성 물질 및 적어도 하나의 추가 물질을 갖는 합금을 포함하되,
    상기 적어도 하나의 강자성 물질은 농도에서의 적어도 제1 구배를 가지고, 상기 적어도 하나의 추가 물질은 농도에서의 적어도 제2 구배를 가지고, 상기 자유막은 Jc0에서의 구배를 갖는 방법.
  41. 제40항에 있어서,
    상기 자유막을 제공하는 것은:
    복수 개의 스퍼터링 타킷들로부터 상기 적어도 하나의 자성 물질 및 상기 적어도 하나의 추가 물질을 동시에 스퍼터링하는(co-sputtering) 것을 더 포함하는 방법.
  42. 제40항에 있어서,
    상기 자유막을 제공하는 것은:
    상기 자유막을 증착하는 것; 및
    상기 자유막을 증착한 후, 상기 자유막을 어닐링하는 것을 더 포함하는 방법.
  43. 제42항에 있어서,
    상기 자유막을 어닐링하는 것은:
    상기 자유막을 인-시튜로 어닐링하는 것을 더 포함하는 방법.
  44. 제42항에 있어서,
    상기 자유막을 어닐링하는 것은:
    상기 자유막은 엑스-시튜로 어닐링하는 것을 더 포함하는 방법.
KR1020130148560A 2012-12-03 2013-12-02 그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템 KR102157832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/691,873 US8890267B2 (en) 2012-12-03 2012-12-03 Method and system for providing magnetic junctions having a graded magnetic free layer
US13/691,873 2012-12-03

Publications (2)

Publication Number Publication Date
KR20140071252A true KR20140071252A (ko) 2014-06-11
KR102157832B1 KR102157832B1 (ko) 2020-09-21

Family

ID=50824641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130148560A KR102157832B1 (ko) 2012-12-03 2013-12-02 그레이디드 자성 자유막을 갖는 자기 접합을 제공하기 위한 방법 및 시스템

Country Status (4)

Country Link
US (1) US8890267B2 (ko)
KR (1) KR102157832B1 (ko)
CN (1) CN103855297B (ko)
TW (1) TWI614746B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113358A (ko) 2015-03-18 2016-09-29 한양대학교 산학협력단 스핀-오비트 토크를 이용한 자성소자

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9130155B2 (en) * 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
US9799382B2 (en) * 2014-09-21 2017-10-24 Samsung Electronics Co., Ltd. Method for providing a magnetic junction on a substrate and usable in a magnetic device
US10439133B2 (en) * 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer
JP7055303B2 (ja) * 2017-03-31 2022-04-18 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ
US9972773B1 (en) * 2017-08-28 2018-05-15 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
US10553642B2 (en) * 2017-08-28 2020-02-04 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing metal oxide layer(s)
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10424357B2 (en) * 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
CN110190182B (zh) * 2019-05-28 2023-07-25 衢州学院 一种超薄自旋阀器件的设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595966B2 (en) * 2005-09-12 2009-09-29 Fuji Electric Holdings Co., Ltd. Multi-valued data recording spin injection magnetization reversal element and device using the element
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20120170357A1 (en) * 2010-12-31 2012-07-05 Grandis, Inc. Method and system for providing multiple logic cells in a single stack

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151758A (ja) 2000-11-09 2002-05-24 Hitachi Ltd 強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッド
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
JP3563375B2 (ja) 2001-06-19 2004-09-08 アルプス電気株式会社 磁気検出素子及び前記磁気検出素子を用いた薄膜磁気ヘッド
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7433225B2 (en) 2006-07-06 2008-10-07 International Business Machines Corporation Scalable magnetic random access memory device
US7936597B2 (en) * 2008-03-25 2011-05-03 Seagate Technology Llc Multilevel magnetic storage device
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
KR101623882B1 (ko) 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
JP2011060918A (ja) 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法
US8169821B1 (en) * 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US9019758B2 (en) * 2010-09-14 2015-04-28 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595966B2 (en) * 2005-09-12 2009-09-29 Fuji Electric Holdings Co., Ltd. Multi-valued data recording spin injection magnetization reversal element and device using the element
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20120170357A1 (en) * 2010-12-31 2012-07-05 Grandis, Inc. Method and system for providing multiple logic cells in a single stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113358A (ko) 2015-03-18 2016-09-29 한양대학교 산학협력단 스핀-오비트 토크를 이용한 자성소자

Also Published As

Publication number Publication date
TWI614746B (zh) 2018-02-11
US20140151830A1 (en) 2014-06-05
KR102157832B1 (ko) 2020-09-21
TW201435869A (zh) 2014-09-16
CN103855297B (zh) 2018-02-09
US8890267B2 (en) 2014-11-18
CN103855297A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
US8890267B2 (en) Method and system for providing magnetic junctions having a graded magnetic free layer
US9577181B2 (en) Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
KR102129535B1 (ko) 열적으로 안정하고 자기 자유막을 스위치하기 용이한 자기 접합들을 제공하기 위한 방법 및 시스템
KR102198032B1 (ko) 개선된 분극 강화막 및 높은 pma막을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템
KR101893908B1 (ko) 하이브리드 자기 터널 접합 소자의 제조 방법 및 시스템
KR101953791B1 (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
US8786039B2 (en) Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US8432009B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
EP2593938B1 (en) Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US8159866B2 (en) Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8710602B2 (en) Method and system for providing magnetic junctions having improved characteristics
KR20140115246A (ko) 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리
WO2012021297A1 (en) Magnetic tunneling junction elements having a biaxial anisotropy
WO2011156031A2 (en) Method and system for providing inverted dual magnetic tunneling junction elements
KR102197970B1 (ko) Mtj 스택들에서의 무확산 전이
US20150041933A1 (en) Method and system for providing magnetic junctions using bcc cobalt and suitable for use in spin transfer torque memories
US9142758B2 (en) Method and system for providing a magnetic junction configured for precessional switching using a bias structure
US8987006B2 (en) Method and system for providing a magnetic junction having an engineered barrier layer
US9478730B2 (en) Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant