JP6333894B2 - Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method - Google Patents
Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method Download PDFInfo
- Publication number
- JP6333894B2 JP6333894B2 JP2016136037A JP2016136037A JP6333894B2 JP 6333894 B2 JP6333894 B2 JP 6333894B2 JP 2016136037 A JP2016136037 A JP 2016136037A JP 2016136037 A JP2016136037 A JP 2016136037A JP 6333894 B2 JP6333894 B2 JP 6333894B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- chip
- wiring board
- bonding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000004020 conductor Substances 0.000 claims description 166
- 229920005989 resin Polymers 0.000 claims description 36
- 239000011347 resin Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 239000003566 sealing material Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 11
- 239000011241 protective layer Substances 0.000 claims 1
- 230000001681 protective effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法に関する。 The present invention relates to a wiring board, a method for manufacturing a wiring board, an electronic component, and a method for manufacturing an electronic component.
たとえば非特許文献1には、QFN(Quad Flat Non-Leaded Package)用アセンブリテープを用いたQFNの組立工程が開示されている。なお、QFNはリード端子が外側に延びるような構成ではないノンリードタイプの電子部品の一つである。ノンリードタイプの電子部品としては、QFN以外に、SONと呼ばれるものもある。
For example, Non-Patent
しかしながら、従来のQFNよりも容易に高品質の電子部品を製造することも要望されている。 However, it is also desired to manufacture high quality electronic components more easily than conventional QFN.
ここで開示された実施形態は、第1層と、第1層の一方の面上の第2層と、を備え、第1層は、複数の第1導体部と、複数の第1導体部の間に配置されて複数の第1導体部を電気的に分離する樹脂部と、を備え、第2層は、複数の第1導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第2導体部を備え、複数の第2導体部は、それぞれ、第2導体部の第1層側の面の一部において、樹脂部と接しており、第2導体部は、導電性接着材を介して電気的に接続するようにチップをボンディングするためのチップボンディング部と、ワイヤをボンディングするためのワイヤボンディング部とを備え、チップボンディング部に接する第1導体部の面積は、第1導体部に接するチップボンディング部のチップボンディングされる面積よりも大きく、チップボンディング部が互いに交差する方向の両方それぞれに複数配列されるように、第1導体部および第2導体部のパターンが複数配列されており、QFNタイプの電子部品の製造に用いられる配線基板である。 Embodiment disclosed here is provided with the 1st layer and the 2nd layer on one side of the 1st layer, and the 1st layer has a plurality of 1st conductor parts and a plurality of 1st conductor parts. A plurality of resin portions disposed between the first conductor portions and electrically separating the plurality of first conductor portions, wherein the second layer is in contact with each of the plurality of first conductor portions and electrically separated from each other. The plurality of second conductor portions are in contact with the resin portion at a part of the surface of the second conductor portion on the first layer side, and the second conductor portion is electrically conductively bonded. A chip bonding portion for bonding the chip so as to be electrically connected through the material, and a wire bonding portion for bonding the wire, and the area of the first conductor portion in contact with the chip bonding portion is the first Chip bonding is performed at the chip bonding part in contact with the conductor part. A plurality of patterns of the first conductor part and the second conductor part are arranged so that a plurality of chip bonding parts are arranged in both directions intersecting each other, which is larger than the product, for the manufacture of QFN type electronic components. It is a wiring board used .
ここで開示された実施形態は、樹脂基材と樹脂基材上の導体層とを備えた積層構造体の樹脂基材の一部を除去する工程と、導体層の一部を除去することによって樹脂基材の一部と接するとともに互いに電気的に分離されている複数の第2導体部を形成する工程と、樹脂基材が除去された部分に複数の第2導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第1導体部を形成する工程と、を含み、第2導体部を形成する工程では、導電性接着材を介して電気的に接続するようにチップをボンディングするためのチップボンディング部とワイヤをボンディングするためのワイヤボンディング部とを形成し、チップボンディング部が互いに交差する方向の両方それぞれに複数配列されるように第2導体部のパターンを形成し、第1導体部を形成する工程では、チップボンディング部に接する第1導体部の面積が第1導体部に接するチップボンディング部のチップボンディングされる面積よりも大きくなるように、第1導体部を形成し、QFNタイプの電子部品の製造に用いられる配線基板を製造する配線基板の製造方法である。 Embodiment disclosed here is the process of removing a part of resin base material of a laminated structure provided with the resin base material and the conductor layer on a resin base material, and removing a part of conductor layer A step of forming a plurality of second conductor portions that are in contact with a part of the resin base material and electrically separated from each other; and a portion from which the resin base material has been removed contact each of the plurality of second conductor portions and seen containing a step of forming a first conductor portion of the plurality are electrically separated, and in the step of forming a second conductor portion, bonding the chip to be electrically connected via the conductive adhesive Forming a chip bonding portion for bonding and a wire bonding portion for bonding wires, and forming a pattern of the second conductor portion so that a plurality of chip bonding portions are arranged in both directions intersecting each other, In the step of forming one conductor part, the first conductor part is formed so that the area of the first conductor part in contact with the chip bonding part is larger than the area of the chip bonding part in contact with the first conductor part. , A method for manufacturing a wiring board for manufacturing a wiring board used for manufacturing a QFN type electronic component .
ここで開示された実施形態は、上記の配線基板と、第2層上のチップと、チップに電気的に接続されたワイヤと、チップと前記ワイヤとを封止する封止材と、を備え、チップは複数の第2導体部の一部に導電性接着材を介して電気的に接続するようにボンディングされており、ワイヤは、チップと複数の第2導体部の他の一部とを電気的に接続するQFNタイプの電子部品である。 An embodiment disclosed herein includes the above-described wiring board, a chip on the second layer, a wire electrically connected to the chip, and a sealing material that seals the chip and the wire. The chip is bonded so as to be electrically connected to a part of the plurality of second conductor parts via a conductive adhesive , and the wire is connected to the chip and the other part of the plurality of second conductor parts. It is a QFN type electronic component that is electrically connected.
ここで開示された実施形態は、上記の配線基板を準備する工程と、複数の第2導体部の一部に導電性接着材を介して電気的に接続するようにチップをボンディングする工程と、チップと複数の第2導体部の他の一部とをワイヤにより電気的に接続する工程と、チップとワイヤとを封止材により封止する工程とを含むQFNタイプの電子部品の製造方法である。 The embodiment disclosed herein includes a step of preparing the wiring board, a step of bonding a chip so as to be electrically connected to a part of the plurality of second conductor portions via a conductive adhesive , A method for manufacturing an electronic component of QFN type, comprising: a step of electrically connecting a chip and another part of the plurality of second conductor portions with a wire; and a step of sealing the chip and the wire with a sealing material. is there.
ここで開示された実施形態によれば、従来のQFNと比べて、容易に高品質の電子部品を製造することが可能となる。 According to the embodiment disclosed herein, it is possible to easily manufacture a high-quality electronic component as compared with the conventional QFN.
以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。 Hereinafter, embodiments will be described. In the drawings used to describe the embodiments, the same reference numerals represent the same or corresponding parts.
<配線基板>
図1に、実施形態の配線基板の模式的な断面図を示す。図1に示すように、実施形態の配線基板1は、第1層100と、第1層100の一方の面上の第2層200とを備えている。第1層100は、複数の第1導体部6と、複数の第1導体部6の間の樹脂部3とを備えている。隣り合う第1導体部6は、間隔を空けて配置されている。隣り合う第1導体部6の間の間隔に樹脂部3が配置されている。隣り合う第1導体部6は、絶縁性の樹脂部3によって互いに電気的に分離されている。
<Wiring board>
FIG. 1 is a schematic cross-sectional view of the wiring board of the embodiment. As shown in FIG. 1, the
第2層200は、複数の第2導体部4を備えており、隣り合う第2導体部4は開口部5を空けて配置されている。隣り合う第2導体部4の間の開口部5には部材が配置されておらず、第1層100の樹脂部3の一部が露出している。隣り合う第2導体部4は、開口部5によって、互いに電気的に分離されている。
The
複数の第2導体部4のそれぞれは、複数の第2導体部4のそれぞれと向かい合う第1導体部6と接して電気的に接続されている。また、複数の第2導体部4のそれぞれは、第2導体部4の第1層100側の面の一部において樹脂部3と接している。なお、以下では配線基板1をワイヤボンディング方式に適用する例を説明するが、配線基板1をフリップチップボンディング方式に適用することができる。
Each of the plurality of
<配線基板の製造方法>
以下、図2〜図5の模式的断面図を参照して、実施形態の配線基板1の製造方法の一例について説明する。まず、図2に示すように、絶縁性の樹脂基材300と、樹脂基材300の一面上に導体層400とを備えた積層構造体500を準備する。樹脂基材300としてはたとえばポリイミドを用いることができ、導体層400としてはたとえば銅を用いることができる。
<Manufacturing method of wiring board>
Hereinafter, an example of a method for manufacturing the
次に、図3に示すように、樹脂基材300の一部を除去することによって、開口7を形成する。ここで、図1に示す複数の第1導体部6が配置される領域に対応する部分に開口7が形成され、樹脂基材300が図1に示す樹脂部3となる。開口7には導体層400が露出する。樹脂基材300の一部の除去は、たとえばエッチング等によって行なうことができる。
Next, as shown in FIG. 3, the
次に、図4に示すように、導体層400の一部を除去することによって、開口部5を形成する。ここで、開口部5は、残される導体層400の一部が樹脂基材300の一部と接するように形成される。導体層400の除去されなかった部分が、図1に示す複数の第2導体部4となる。導体層400の一部の除去は、たとえばエッチング等によって行なうことができる。
Next, as shown in FIG. 4, the
次に、図4に示す開口7に露出している導体層400のそれぞれの表面上に第1導体部6を形成することによって、図1に示す実施形態の配線基板が製造される。第1導体部6は、たとえば、銅を導体層400上に電気めっきすること等によって形成することができる。
Next, by forming the
また、図5の模式的断面図に示すように、第2導体部4上に金属層8を形成してもよい。金属層8は、たとえばニッケルと金との積層体を第2導体部4上にめっきすること等により形成することができる。金属層8は、たとえば、ワイヤボンディングされるワイヤとの接続性の向上のために形成することができる。
Further, as shown in the schematic cross-sectional view of FIG. 5, a
また、図5に示すように、第1導体部6の裏面(第1導体部6の第2導体部4側とは反対側の面)に外部接続用の処理を施して保護膜18を形成してもよい。保護膜18は、たとえば、ニッケルと金との積層体若しくは錫をめっきすることにより、または第1導体部6の裏面を有機保護膜で被覆することにより形成することができる。保護膜18は、たとえば、第1導体部6の裏面に対する半田の濡れ性の向上、および/または第1導体部6の裏面の酸化の抑制のために形成することができる。
Further, as shown in FIG. 5, the back surface of the first conductor portion 6 (surface opposite to the
<電子部品>
図6に、実施形態の電子部品の模式的な断面図を示す。図6に示す実施形態のノンリードタイプの電子部品に用いられている実施形態の配線基板101の複数の第2導体部4は、チップ12をボンディングするためのチップボンディング部(図6の中央の第2導体部4)と、ワイヤ11をボンディングするためのワイヤボンディング部(図6の中央の第2導体部4以外の第2導体部4)とを備えている。なお、以下の説明では、1つの電子部品に1つのチップを搭載した構成について説明するが、1つの電子部品に複数のチップを搭載することもできる。
<Electronic parts>
FIG. 6 is a schematic cross-sectional view of the electronic component of the embodiment. A plurality of
すなわち、図6に示すように、実施形態の電子部品は、実施形態の配線基板101と、実施形態の配線基板101の複数の第2導体部4の一部(図6の中央の第2導体部4)に導電性の接着材13を介して電気的に接続されたチップ12と、チップ12の電極と複数の第2導体部4の他の一部(図6の中央の第2導体部4以外の第2導体部4)とを金属層8を介して電気的に接続するワイヤ11と、ワイヤ11およびチップ12を封止する絶縁性の封止材10と、を備えている。ワイヤ11およびチップ12としては、それぞれ、従来から公知のワイヤおよびチップを用いることができる。封止材10としては、たとえばエポキシ樹脂等を用いることができる。接着材13としては、たとえば導電性であれば銀ペースト等の導電性ペーストを用いることができる。
That is, as shown in FIG. 6, the electronic component of the embodiment includes the
また、第2導体部4のチップボンディング部とワイヤボンディング部との間には、切欠き9が設けられている。このように、チップボンディング部とワイヤボンディング部との間に切欠き9を設けることによって、接着材13を用いたチップ12のボンディング時にチップ12の外側に流出した接着材13を切欠き9で堰き止めることができ、切欠き9よりも外側への接着材13の流出を止めることができる。
Further, a
なお、切欠き9は、後述の図11の模式的平面図に示されるような平面視として、中央の第2導体部4を電気的に分離しない形状とすることができる。このような形状とすれば、図4を用いて説明した導体層400の一部除去により開口部5を形成するのと同じ工程で、切欠き9を形成することができる。また、図6に示す電子部品において、配線基板101に代えて、切欠き9を設けない図1または図5に示す配線基板1を用いて構成することもできる。
In addition, the
<電子部品の製造方法>
以下、図7〜図9の模式的断面図を参照して、実施形態の電子部品の製造方法の一例について説明する。まず、図6に示す配線基板101を準備する。図6に示す配線基板101は、ワイヤボンディング部となる第2導体部4上に金属層8を備えるとともに第1導体部6の裏面上に保護膜18を備え、第2導体部4のチップボンディング部とワイヤボンディング部との間に切欠き9を備えていること以外は、図1に示す実施形態の配線基板1と同様の構造を有している。
<Method for manufacturing electronic parts>
Hereinafter, an example of a method for manufacturing an electronic component of the embodiment will be described with reference to schematic cross-sectional views of FIGS. First, the
次に、図7に示すように、図6に示す実施形態の配線基板101のチップボンディング部となる第2導体部4の上に接着材13を介してチップ12をボンディングする。ここで、チップ12は、互いに向かい合う2つの切欠き9の間のチップボンディング部となる第2導体部4上にボンディングされる。
Next, as shown in FIG. 7, the
次に、図8に示すように、チップ12の電極と、ワイヤボンディング部となる第2導体部4上の金属層8とをワイヤ11を用いたワイヤボンディングにより電気的に接続する。
Next, as shown in FIG. 8, the electrode of the
その後、図9に示すように、チップ12とワイヤ11とを封止材10により封止することによって、図6に示す実施形態の電子部品を製造することができる。
Thereafter, as shown in FIG. 9, the
また、図6に示す実施形態の配線基板101の断面構造が、たとえば図10の模式的平面図に示すように、縦方向および横方向にそれぞれ複数連続して配置された実施形態の配線基板1001を用いて、図6に示す実施形態の電子部品を製造してもよい。図10に示す実施形態の配線基板1001においては、図10の破線で取り囲まれた四角形のそれぞれが図6に示す配線基板101と同一の構造を有しており、その構造が縦方向および横方向のそれぞれに繋がって繰り返している構造となっている。すなわち、図10の破線で取り囲まれた四角形の1つは、その他の四角形のそれぞれと、少なくとも第1導体部6および第2導体部4のパターンが同一となっており、そのパターンが縦方向および横方向のそれぞれにおいて繰り返されている。
Moreover, as shown in the schematic plan view of FIG. 10, for example, the
図10に示す配線基板1001を用いることによって、より効率的に図6に示す実施形態の電子部品を製造することができる。すなわち、図10に示す配線基板1001のチップボンディング部となる複数の第2導体部4のそれぞれの上にチップ12をボンディングし、チップ12とワイヤボンディング部となる第2導体部4とをワイヤ11を用いてワイヤボンディングした後に、複数のチップ12とワイヤ11とをまとめて封止材10によって封止する。その後、配線基板1001を封止材10とともに切断して個々の電子部品に個片化することによって、複数の電子部品を一度に製造することが可能になる。
By using the
図11に、図6に示す実施形態の電子部品の模式的な平面図を示す。また、図12に図11の破線111で取り囲まれた部分の配線基板の第1層の模式的な平面図を示す。図11に示される実施形態の電子部品の第2導体部4のチップボンディング部4aの設置箇所が図12の破線4aで取り囲まれた箇所に対応している。また、図11に示される実施形態の電子部品の第2導体部4のワイヤボンディング部4bの設置箇所が図12の破線4bで取り囲まれた箇所に対応している。なお、図12においては、説明の便宜のため、ワイヤボンディング部4bの設置箇所を1つのみ示している。
FIG. 11 is a schematic plan view of the electronic component of the embodiment shown in FIG. FIG. 12 is a schematic plan view of the first layer of the wiring board surrounded by a
図11および図12に示すように、実施形態の電子部品の第2導体部4のチップボンディング部4aおよびワイヤボンディング部4bは、それぞれ、配線基板の第1層の第1導体部6に接するとともに、樹脂部3にも接している。
As shown in FIGS. 11 and 12, the
<作用効果>
本実施形態においては、端子となる第1導体部6の部分(図12の外周に間隔を空けて配置された矩形状の第1導体部6)をたとえば樹脂基材300のエッチング等により微細に形成することができるため、従来のQFNよりも狭いピッチ(隣り合う端子間の間隔が0.4mm未満)で端子の形成が可能になる。これにより、本実施形態においては、従来のQFNよりも端子数を増加させることができ、多ピン化が可能となるため、ノンリードタイプの電子部品の微細化および高性能化が可能となる。
<Effect>
In the present embodiment, the portion of the
また、実施形態の配線基板に、図11に示すインナーリード51およびアウターリード52に相当する部分をパターニングにより設けることによって、ワイヤ11をアウターリード52にボンディングすることなく、チップ12により近いワイヤボンディング部4bにボンディングすればよい。これにより、ワイヤ11の長さを低減することができるため、ワイヤボンディングの信頼性を向上させることができ、ノンリードタイプの電子部品の高品質化につながる。
Further, by providing portions corresponding to the
また、たとえば図13の模式的断面図に示すように、チップボンディング部となる第2導体部4の直下が樹脂部3である場合には、チップ12の発熱を樹脂部3を通して外部に放出するのは非常に困難である。しかしながら、本実施形態においては、たとえば図6に示すように、チップボンディング部となる第2導体部4の直下に当該第2導体部4と接する第1導体部6が設けられている。したがって、本実施形態においては、チップ12の発熱をチップボンディング部となる第2導体部4およびその直下の第1導体部6を通して外部に容易に放出することができるため、この点も電子部品の高品質化につながる。
For example, as shown in the schematic cross-sectional view of FIG. 13, when the
また、たとえば図13〜図15に示すように、ワイヤボンディング部となる第2導体部4の直下が開口7である場合には、ワイヤ11のワイヤボンディング時にワイヤボンディング部となる第2導体部4がバウンスすることによりボンディング性が低下する。しかしながら、本実施形態においては、たとえば図16に示すように、ワイヤボンディング部となる第2導体部4の直下に当該第2導体部4と接する第1導体部6が設けられている。したがって、第2導体部4の直下の第1導体部6によって当該第2導体部4の強度を補強することができるため、ワイヤ11のワイヤボンディング時における当該第2導体部4のバウンスを抑制することによるボンディング性の低下を抑制することもできる。
Further, for example, as shown in FIGS. 13 to 15, when the
また、たとえば図13〜図15に示すように、ワイヤボンディング部となる第2導体部4の直下が開口7である場合には、ワイヤ11のワイヤボンディング時にワイヤボンディング部となる第2導体部4に加えられるダメージが大きくなる。しかしながら、本実施形態においては、たとえば図16に示すように、ワイヤボンディング部となる第2導体部4の直下に当該第2導体部4と接する第1導体部6が設けられている。したがって、第2導体部4の直下の第1導体部6によって当該第2導体部4の強度を補強することができるため、ワイヤ11のワイヤボンディング時における当該第2導体部4へのダメージを低減することができる。
Further, for example, as shown in FIGS. 13 to 15, when the
また、たとえば図13〜図15に示すように、ワイヤボンディング部となる第2導体部4の直下が開口7である場合には、電子部品の2次実装時に半田ボイドが生じて実装不良となることがある。また、第2導体部4の直下が開口7であるために、2次実装時に半田が開口7に逃げ込んでフィレットがうまく形成されず実装強度が低下することがある。しかしながら、本実施形態においては、たとえば図6に示すように、ワイヤボンディング部となる第2導体部4の直下に当該第2導体部4と接する第1導体部6が設けられていることから、これらの2次実装時の問題の発生を抑制することができる。
Further, for example, as shown in FIGS. 13 to 15, when the
図17(a1)〜(a3)に、従来のQFNにおけるフレームの製造方法を図解する模式的な断面図を示し、図17(b1)〜(b5)に本実施形態の配線基板の製造方法の一例を図解する模式的な断面図を示す。なお、フレームは、リードフレームとも呼ばれる。 17A1 to 17A3 are schematic cross-sectional views illustrating a method for manufacturing a frame in a conventional QFN, and FIGS. 17B1 to 17B5 illustrate a method for manufacturing a wiring board according to the present embodiment. 1 shows a schematic cross-sectional view illustrating an example. The frame is also called a lead frame.
従来のQFNにおいては、図17(a1)に示すフレーム40の一部に図17(a2)に示すように開口部5を設けた後に、図17(a3)に示すようにフレーム40の一部の表面に銀からなる金属層8が形成される。そのため、従来のQFNにおいては、フレーム40の表面が大気に露出することにより酸化し、フレーム40が短寿命になるという問題があった。一方、本実施形態においては、図17(b5)に示すように、第1導体部6の裏面を保護膜18で被覆することにより、従来のQFNと比較して、第1導体部6の酸化を有効に抑制することができる。なお、従来のQFNにおいて、図17(a2)に示すように開口部5を設ける際に、フレーム40の各構成要素が分離しないように、機械的に接続するための連結部がフレーム40に形成される。
In the conventional QFN, after the
また、従来のQFNにおいては、実施形態の配線基板よりも厚いフレーム40を加工する必要があり、微細な加工が困難であるため、端子数を増加させることができず、多ピン化の制約がある。一方、本実施形態においては、より薄い樹脂基材300および導体層400のそれぞれの加工によって端子を形成することができるため、より微細な加工が可能となり、従来のQFNよりも端子数を増加させることができる。なお、図17(b1)〜(b3)および(b5)はそれぞれ図2〜図5に対応し、図17(b4)は図1に対応するため、図17(b1)〜(b5)の説明は省略する。
Further, in the conventional QFN, it is necessary to process the
図18(a1)〜(a5)および図19(a6)〜(a8)に、従来のQFNの組立工程を図解する模式的な断面図を示し、図18(b1)、(b2)、(b4)および(b5)ならびに図19(b8)に、本実施形態の電子部品の製造方法の一例を図解する模式的な断面図を示す。 18 (a1) to (a5) and FIGS. 19 (a6) to (a8) are schematic cross-sectional views illustrating the assembly process of the conventional QFN, and FIGS. 18 (b1), (b2), and (b4). ) And (b5) and FIG. 19 (b8) are schematic cross-sectional views illustrating an example of the method of manufacturing the electronic component of this embodiment.
なお、図18(b1)、(b2)、(b4)および(b5)ならびに図19(b8)は、それぞれ、実施形態の電子部品の製造方法の一例の製造工程のうち、従来のQFNの組立工程の図18(a1)、(a2)、(a4)および(a5)ならびに図19(a8)に対応する工程を示している。 18 (b1), (b2), (b4) and (b5), and FIG. 19 (b8) show the assembly of the conventional QFN in the example of the manufacturing process of the electronic component manufacturing method according to the embodiment. The process corresponding to FIG. 18 (a1), (a2), (a4) and (a5) of process, and FIG. 19 (a8) is shown.
従来のQFNの組立工程においては、図18(a1)に示すようにチップ12を接着材13を介してフレーム40にチップボンディングした後に図18(a2)に示すようにワイヤ11をワイヤボンディングすることになる。しかしながら、従来のQFNの組立工程においては、端子の先端が他の部材に固定されていないため、ボンディング性が良好ではないという問題がある。一方、本実施形態においては、端子となる第2導体部4の一部は樹脂部3と接することになるため、ワイヤボンディングが安定し、ボンディング性が向上する。これにより、本実施形態においては、高品質のノンリードタイプの電子部品を製造することが可能になる。
In the conventional QFN assembling process, the
また、従来のQFNの組立工程においては、図18(a3)に示すように、QFN用アセンブリテープ41を使用する必要がある。一方、本実施形態においては、QFN用アセンブリテープ41を使用する必要がないため、工数を減少させることができるとともに、QFN用アセンブリテープ41の費用に相当する材料費を低減することができる。これにより、本実施形態においては、従来のQFNの組立工程と比べて、簡易な工程で、かつ低コストでノンリードタイプの電子部品を製造することが可能になる。
Further, in the conventional QFN assembly process, it is necessary to use a
また、従来のQFNの組立工程においては、図18(a4)に示すように封止材10による封止工程を行なった後に、図18(a5)に示す封止材10へのマーキング工程を行なうが、薄いQFN用アセンブリテープ41では図18(a4)に示す封止工程において封止樹脂が漏れるという問題があった。一方、本実施形態においては、実施形態の配線基板を備えているために、そのような問題は生じない。
Further, in the conventional QFN assembling process, after performing the sealing process with the sealing
また、従来のQFNの組立工程においては、図19(a6)に示されるようにQFN用アセンブリテープ41をフレーム40から剥離し、図19(a7)に示すようにフレーム40の裏面に錫からなる保護膜180を被覆する必要があった。一方、本実施形態においては、これらの工程を行なう必要がないため、工数を減少させることができる。
In the conventional QFN assembly process, the
また、従来のQFNの組立工程においては、図19(a8)に示すように、ダイシングを行なって個々の電子部品に個片化する工程が行なわれるが、ダイシングが行なわれるフレーム40の幅が広くなってしまうため、フレーム40を削りながら個片化する必要があった。その結果、フレーム40の切断部分にバリが生じてしまい、電子部品の品質不良につながることがあった。一方、本実施形態においては、第1導体部6および第2導体部4の微細な加工が可能であることから、切断部分の第1導体部6および第2導体部4の幅を狭くすることができる。その結果、個々の電子部品に個片化する際に第1導体部6および第2導体部4を削ることなく、加圧によって割ることができるため、バリの発生を低減することができる。その結果、本実施形態においては、従来のQFNの組立工程と比較して、高品質のノンリードタイプの電子部品の製造が可能となる。
Further, in the conventional QFN assembling process, as shown in FIG. 19 (a8), a process of dicing into individual electronic parts is performed, but the width of the
ここで説明を補足する。従来のQFNにおいては、上述したように、フレーム40の各構成要素が分離しないように、機械的に接続する連結部がフレーム40に設けられる。この連結部は、たとえば図10の破線で示される部分に相当する位置に形成されることになる。そして、電子部品の製造工程の作業中において各構成要素が分離しない程度の機械的強度が要求されるため、連結部の幅が比較的太い。この比較的幅が太い連結部を、たとえばダイシングブレードを用いたダイシングにより切削するため、バリが発生しやすい。また、ダイシングブレード等のダイシングに用いられる消耗品の寿命も短くなる。
Here, the explanation is supplemented. In the conventional QFN, as described above, the
一方、本実施形態においては、基本的には、機械的に接続するための連結部は不要である。また、図5を用いて説明した開口7に第1導体部を形成するのに電気めっきを用いる場合、図11のアウターリード52となる部分の導体層400の複数を電気的に接続するように、たとえば図10の各配線基板101の境界部分および外周部分(図10において破線で示された部分)に、導体層400による連結部を形成することができる。この場合、連結部の幅は、電気めっきできる程度に導通すればよいため、比較的狭くて構わない。したがって、この比較的幅が狭い連結部を、たとえばダイシングブレードを用いたダンシングにより切断しても、従来のQFNと比較して、バリが発生し難い。また、従来のQFNと比較して、ダイシングブレード等のダイシングに用いられる消耗品の寿命は長くなる。
On the other hand, in this embodiment, basically, a connecting portion for mechanical connection is not necessary. In the case of using electroplating to form a first
以上のように、本実施形態によれば、従来のQFNと比べて、端子数を増加させることができる。また、従来のQFNよりも簡易な工程で、低コストで、高品質の電子部品を製造することが可能となる。また、従来のQFNより容易に高品質の電子部品を製造することが可能となる。 As described above, according to the present embodiment, the number of terminals can be increased as compared with the conventional QFN. In addition, it is possible to manufacture high-quality electronic components at a low cost by a simpler process than the conventional QFN. Further, it becomes possible to manufacture high-quality electronic parts more easily than conventional QFN.
以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。 Although the embodiment has been described as described above, it is also planned from the beginning to appropriately combine the configurations of the above-described embodiments.
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,101,1001 配線基板、3 樹脂部、4 第2導体部、4a チップボンディング部、4b ワイヤボンディング部、5 開口部、6 第1導体部、7 開口、8 金属層、9 切欠き、10 封止材、11 ワイヤ、12 チップ、13 接着材、18 保護膜、40 フレーム、41 QFN用アセンブリテープ、51 インナーリード、52 アウターリード、100 第1層、111 破線、200 第2層、300 樹脂基材、400 導体層、500 積層構造体。 1, 101, 1001 Wiring board, 3 resin part, 4 second conductor part, 4a chip bonding part, 4b wire bonding part, 5 opening part, 6 first conductor part, 7 opening, 8 metal layer, 9 notch, 10 Sealing material, 11 wire, 12 chip, 13 adhesive, 18 protective film, 40 frame, 41 QFN assembly tape, 51 inner lead, 52 outer lead, 100 first layer, 111 broken line, 200 second layer, 300 resin Base material, 400 conductor layer, 500 laminated structure.
Claims (9)
前記第1層の一方の面上の第2層と、を備え、
前記第1層は、複数の第1導体部と、前記複数の第1導体部の間に配置されて前記複数の第1導体部を電気的に分離する樹脂部と、を備え、
前記第2層は、前記複数の第1導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第2導体部を備え、
前記複数の第2導体部は、それぞれ、前記第2導体部の前記第1層側の面の一部において、前記樹脂部と接しており、
前記第2導体部は、導電性接着材を介して電気的に接続するようにチップをボンディングするためのチップボンディング部と、ワイヤをボンディングするためのワイヤボンディング部とを備え、
前記チップボンディング部に接する前記第1導体部の面積は、該第1導体部に接する前記チップボンディング部のチップボンディングされる面積よりも大きく、
前記チップボンディング部が互いに交差する方向の両方それぞれに複数配列されるように、前記第1導体部および前記第2導体部のパターンが複数配列されており、QFNタイプの電子部品の製造に用いられる、配線基板。 The first layer;
A second layer on one side of the first layer,
The first layer includes a plurality of first conductor portions, and a resin portion that is disposed between the plurality of first conductor portions and electrically separates the plurality of first conductor portions,
The second layer includes a plurality of second conductor portions that are in contact with each of the plurality of first conductor portions and are electrically separated from each other,
Each of the plurality of second conductor portions is in contact with the resin portion in a part of the surface of the second conductor portion on the first layer side ,
The second conductor portion includes a chip bonding portion for bonding a chip so as to be electrically connected via a conductive adhesive, and a wire bonding portion for bonding a wire,
The area of the first conductor part in contact with the chip bonding part is larger than the area of chip bonding of the chip bonding part in contact with the first conductor part,
A plurality of patterns of the first conductor part and the second conductor part are arranged so that a plurality of the chip bonding parts are arranged in both directions intersecting each other, and used for manufacturing a QFN type electronic component. , Wiring board.
前記導体層の一部を除去することによって、前記樹脂基材の一部と接するとともに互いに電気的に分離されている複数の第2導体部を形成する工程と、
前記樹脂基材が除去された部分に、前記複数の第2導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第1導体部を形成する工程と、を含み、
前記第2導体部を形成する工程では、導電性接着材を介して電気的に接続するようにチップをボンディングするためのチップボンディング部とワイヤをボンディングするためのワイヤボンディング部とを形成し、前記チップボンディング部が互いに交差する方向の両方それぞれに複数配列されるように前記第2導体部のパターンを形成し、
前記第1導体部を形成する工程では、前記チップボンディング部に接する前記第1導体部の面積が該第1導体部に接する前記チップボンディング部のチップボンディングされる面積よりも大きくなるように、前記第1導体部を形成し、
QFNタイプの電子部品の製造に用いられる配線基板を製造する、配線基板の製造方法。 Removing a part of the resin substrate of a laminated structure including a resin substrate and a conductor layer on the resin substrate;
Removing a portion of the conductor layer to form a plurality of second conductor portions that are in contact with a portion of the resin substrate and are electrically separated from each other;
The resin base material is removed portion, seen including a step of forming a first conductor portion of the plurality are electrically isolated from each other with contact with each of the plurality of second conductor portion,
In the step of forming the second conductor portion, a chip bonding portion for bonding a chip and a wire bonding portion for bonding a wire are formed so as to be electrically connected via a conductive adhesive, Forming a pattern of the second conductor part so that a plurality of chip bonding parts are arranged in both directions intersecting each other;
In the step of forming the first conductor portion, the area of the first conductor portion in contact with the chip bonding portion is larger than the area of chip bonding of the chip bonding portion in contact with the first conductor portion. Forming a first conductor portion;
A method of manufacturing a wiring board, which manufactures a wiring board used for manufacturing a QFN type electronic component .
前記第2層上のチップと、
前記チップに電気的に接続されたワイヤと、
前記チップと前記ワイヤとを封止する封止材と、を備え、
前記チップは、前記複数の第2導体部の一部に導電性接着材を介して電気的に接続するようにボンディングされており、
前記ワイヤは、前記チップと前記複数の第2導体部の他の一部とを電気的に接続する、QFNタイプの電子部品。 The wiring board according to any one of claims 1 to 3 ,
A chip on the second layer;
A wire electrically connected to the chip;
A sealing material for sealing the chip and the wire,
The chip is bonded so as to be electrically connected to a part of the plurality of second conductor portions via a conductive adhesive ,
The wire is a QFN type electronic component that electrically connects the chip and another part of the plurality of second conductor portions.
前記複数の第2導体部の一部に導電性接着材を介して電気的に接続するようにチップをボンディングする工程と、
前記チップと前記複数の第2導体部の他の一部とをワイヤにより電気的に接続する工程と、
前記チップと前記ワイヤとを封止材により封止する工程と、を含む、QFNタイプの電子部品の製造方法。 Preparing the wiring board according to any one of claims 1 to 3 ,
Bonding a chip so as to be electrically connected to a part of the plurality of second conductor portions via a conductive adhesive ;
Electrically connecting the chip and another part of the plurality of second conductor portions by wires;
Sealing the chip and the wire with a sealing material. A method of manufacturing a QFN type electronic component.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016136037A JP6333894B2 (en) | 2016-07-08 | 2016-07-08 | Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method |
MYPI2019000001A MY192589A (en) | 2016-07-08 | 2017-04-04 | Wiring substrate, method for manufacturing wiring substrate, electronic component, and method for manufacturing electronic component |
PCT/JP2017/014101 WO2018008214A1 (en) | 2016-07-08 | 2017-04-04 | Wiring board, method for manufacturing wiring board, electronic component, and method for manufacturing electronic component |
KR1020187036756A KR102254999B1 (en) | 2016-07-08 | 2017-04-04 | A wiring board, a method for manufacturing a wiring board, an electronic component, and a method for manufacturing an electronic component |
CN201780042267.9A CN109478536A (en) | 2016-07-08 | 2017-04-04 | Circuit board, the manufacturing method of circuit board, the manufacturing method of electronic component and electronic component |
TW106111861A TWI650051B (en) | 2016-07-08 | 2017-04-10 | Wiring substrate, manufacturing method of wiring substrate, electronic component, and manufacturing method of electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016136037A JP6333894B2 (en) | 2016-07-08 | 2016-07-08 | Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018006702A JP2018006702A (en) | 2018-01-11 |
JP6333894B2 true JP6333894B2 (en) | 2018-05-30 |
Family
ID=60912065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016136037A Active JP6333894B2 (en) | 2016-07-08 | 2016-07-08 | Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP6333894B2 (en) |
KR (1) | KR102254999B1 (en) |
CN (1) | CN109478536A (en) |
MY (1) | MY192589A (en) |
TW (1) | TWI650051B (en) |
WO (1) | WO2018008214A1 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003303859A (en) * | 2002-04-10 | 2003-10-24 | Hitachi Cable Ltd | Tape carrier for semiconductor device and its manufacturing method |
US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
JP2005116909A (en) * | 2003-10-10 | 2005-04-28 | Hitachi Cable Ltd | Electronic device and wiring board used therefor |
JP2011029518A (en) * | 2009-07-28 | 2011-02-10 | Shindo Denshi Kogyo Kk | Flexible printed wiring board, semiconductor device, and method for manufacturing the same |
JP5848976B2 (en) * | 2012-01-25 | 2016-01-27 | 新光電気工業株式会社 | WIRING BOARD, LIGHT EMITTING DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
-
2016
- 2016-07-08 JP JP2016136037A patent/JP6333894B2/en active Active
-
2017
- 2017-04-04 CN CN201780042267.9A patent/CN109478536A/en active Pending
- 2017-04-04 MY MYPI2019000001A patent/MY192589A/en unknown
- 2017-04-04 KR KR1020187036756A patent/KR102254999B1/en active IP Right Grant
- 2017-04-04 WO PCT/JP2017/014101 patent/WO2018008214A1/en active Application Filing
- 2017-04-10 TW TW106111861A patent/TWI650051B/en active
Also Published As
Publication number | Publication date |
---|---|
CN109478536A (en) | 2019-03-15 |
JP2018006702A (en) | 2018-01-11 |
WO2018008214A1 (en) | 2018-01-11 |
KR20190025835A (en) | 2019-03-12 |
TW201804881A (en) | 2018-02-01 |
KR102254999B1 (en) | 2021-05-24 |
MY192589A (en) | 2022-08-29 |
TWI650051B (en) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5802695B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR101117848B1 (en) | A semiconductor device and a method for manufacturing the same | |
CN107170716B (en) | Semiconductor package and method for manufacturing semiconductor package | |
US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
JP5959386B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
KR102227588B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005057067A (en) | Semiconductor device and manufacturing method thereof | |
JP7089388B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
US9184116B2 (en) | Method of manufacturing resin-encapsulated semiconductor device, and lead frame | |
JP2008130701A (en) | Wiring substrate, semiconductor device using the substrate, and method of manufacturing the semiconductor device | |
US9972560B2 (en) | Lead frame and semiconductor device | |
US11251110B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
TW201539695A (en) | Semiconductor device and method of manufacturing the same | |
JP6927634B2 (en) | Substrate for mounting semiconductor elements and its manufacturing method | |
JP2006165411A (en) | Semiconductor device and manufacturing method thereof | |
WO2015015850A1 (en) | Module and method for manufacturing same | |
JP2019121698A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6333894B2 (en) | Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method | |
JP2956659B2 (en) | Semiconductor device and its lead frame | |
JP5104020B2 (en) | Mold package | |
CN112992843B (en) | Thin film flip chip packaging structure and manufacturing method thereof | |
JP7145414B2 (en) | Lead frame and its manufacturing method, and semiconductor device and its manufacturing method | |
JP6923299B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
WO2015129185A1 (en) | Resin-sealed semiconductor device, production method therefor, and mounting body therefor | |
CN107978584B (en) | Chip packaging structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6333894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |