JP2018006702A - Wiring board, manufacturing method of wiring board, electronic component, and manufacturing method of electronic component - Google Patents

Wiring board, manufacturing method of wiring board, electronic component, and manufacturing method of electronic component Download PDF

Info

Publication number
JP2018006702A
JP2018006702A JP2016136037A JP2016136037A JP2018006702A JP 2018006702 A JP2018006702 A JP 2018006702A JP 2016136037 A JP2016136037 A JP 2016136037A JP 2016136037 A JP2016136037 A JP 2016136037A JP 2018006702 A JP2018006702 A JP 2018006702A
Authority
JP
Japan
Prior art keywords
conductor
wiring board
chip
layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016136037A
Other languages
Japanese (ja)
Other versions
JP6333894B2 (en
Inventor
善夏 黄
Zenka Ko
善夏 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2016136037A priority Critical patent/JP6333894B2/en
Priority to CN201780042267.9A priority patent/CN109478536A/en
Priority to PCT/JP2017/014101 priority patent/WO2018008214A1/en
Priority to MYPI2019000001A priority patent/MY192589A/en
Priority to KR1020187036756A priority patent/KR102254999B1/en
Priority to TW106111861A priority patent/TWI650051B/en
Publication of JP2018006702A publication Critical patent/JP2018006702A/en
Application granted granted Critical
Publication of JP6333894B2 publication Critical patent/JP6333894B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily manufacture an electronic component which has higher quality than the conventional QFN.SOLUTION: A wiring board 1 comprises: a first layer 100; and a second layer 200 on one surface of the first layer 100. The first layer 100 comprises: a plurality of first conductive parts 6; and a resin part 3 that is arranged between the plurality of first conductive parts 6 and electrically separates the plurality of first conductive parts 6. The second layer 200 comprises a plurality of second conductive parts 4 that is connected to each of the plurality of first conductive parts 6 and is electrically separated. The plurality of second conductive parts 4 is contacted with the resin part 3 in one part of the surface of the first layer 100 side of the second conductive parts 4.SELECTED DRAWING: Figure 1

Description

本発明は、配線基板、配線基板の製造方法、電子部品、および電子部品の製造方法に関する。   The present invention relates to a wiring board, a method for manufacturing a wiring board, an electronic component, and a method for manufacturing an electronic component.

たとえば非特許文献１には、ＱＦＮ（Quad Flat Non-Leaded Package）用アセンブリテープを用いたＱＦＮの組立工程が開示されている。なお、ＱＦＮはリード端子が外側に延びるような構成ではないノンリードタイプの電子部品の一つである。ノンリードタイプの電子部品としては、ＱＦＮ以外に、ＳＯＮと呼ばれるものもある。   For example, Non-Patent Document 1 discloses a QFN assembling process using a QFN (Quad Flat Non-Leaded Package) assembly tape. Note that QFN is one of non-lead type electronic components whose lead terminals do not extend outward. In addition to QFN, non-lead type electronic components include what is called SON.

河合紀安、名児耶友宏、“ＱＦＮ用アセンブリテープ”、日立化成テクニカルレポート、日立化成工業株式会社、２００２年７月、Ｎｏ．３９、第１７〜２０頁Kiyasu Kawai, Tomohiro Nago, “Assembly Tape for QFN”, Hitachi Chemical Technical Report, Hitachi Chemical Co., Ltd., July 2002, No. 39, pp. 17-20

しかしながら、従来のＱＦＮよりも容易に高品質の電子部品を製造することも要望されている。   However, it is also desired to manufacture high quality electronic components more easily than conventional QFN.

ここで開示された実施形態は、第１層と、第１層の一方の面上の第２層と、を備え、第１層は、複数の第１導体部と、複数の第１導体部の間に配置されて複数の第１導体部を電気的に分離する樹脂部と、を備え、第２層は、複数の第１導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第２導体部を備え、複数の第２導体部は、それぞれ、第２導体部の第１層側の面の一部において、樹脂部と接している、配線基板である。   Embodiment disclosed here is provided with the 1st layer and the 2nd layer on one side of the 1st layer, and the 1st layer has a plurality of 1st conductor parts and a plurality of 1st conductor parts. A plurality of resin portions disposed between the first conductor portions and electrically separating the plurality of first conductor portions, wherein the second layer is in contact with each of the plurality of first conductor portions and electrically separated from each other. Each of the plurality of second conductor portions is a wiring board that is in contact with the resin portion at a part of the surface on the first layer side of the second conductor portion.

ここで開示された実施形態は、樹脂基材と樹脂基材上の導体層とを備えた積層構造体の樹脂基材の一部を除去する工程と、導体層の一部を除去することによって樹脂基材の一部と接するとともに互いに電気的に分離されている複数の第２導体部を形成する工程と、樹脂基材が除去された部分に複数の第２導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第１導体部を形成する工程と、を含む、配線基板の製造方法である。   Embodiment disclosed here is the process of removing a part of resin base material of a laminated structure provided with the resin base material and the conductor layer on a resin base material, and removing a part of conductor layer A step of forming a plurality of second conductor portions that are in contact with a part of the resin base material and electrically separated from each other; and a portion from which the resin base material has been removed contact each of the plurality of second conductor portions and Forming a plurality of first conductor portions that are electrically separated from each other.

ここで開示された実施形態は、上記の配線基板と、第２層上のチップと、チップに電気的に接続されたワイヤと、チップと前記ワイヤとを封止する封止材と、を備え、チップは複数の第２導体部の一部にボンディングされており、ワイヤは、チップと複数の第２導体部の他の一部とを電気的に接続する電子部品である。   An embodiment disclosed herein includes the above-described wiring board, a chip on the second layer, a wire electrically connected to the chip, and a sealing material that seals the chip and the wire. The chip is bonded to a part of the plurality of second conductor parts, and the wire is an electronic component that electrically connects the chip and the other part of the plurality of second conductor parts.

ここで開示された実施形態は、上記の配線基板を準備する工程と、複数の第２導体部の一部にチップをボンディングする工程と、チップと複数の第２導体部の他の一部とをワイヤにより電気的に接続する工程と、チップとワイヤとを封止材により封止する工程とを含む電子部品の製造方法である。   The embodiment disclosed herein includes a step of preparing the wiring board, a step of bonding a chip to a part of the plurality of second conductor portions, and another part of the chip and the plurality of second conductor portions. This is a method for manufacturing an electronic component, which includes a step of electrically connecting a chip and a wire with a sealing material.

ここで開示された実施形態によれば、従来のＱＦＮと比べて、容易に高品質の電子部品を製造することが可能となる。   According to the embodiment disclosed herein, it is possible to easily manufacture a high-quality electronic component as compared with the conventional QFN.

実施形態の配線基板の模式的な断面図である。It is a typical sectional view of a wiring board of an embodiment. 実施形態の配線基板の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the wiring board of embodiment. 実施形態の配線基板の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the wiring board of embodiment. 実施形態の配線基板の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the wiring board of embodiment. 実施形態の配線基板の変形例の模式的な断面図である。It is typical sectional drawing of the modification of the wiring board of embodiment. 実施形態の電子部品の模式的な断面図である。It is typical sectional drawing of the electronic component of embodiment. 実施形態の電子部品の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the electronic component of embodiment. 実施形態の電子部品の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the electronic component of embodiment. 実施形態の電子部品の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the electronic component of embodiment. 実施形態の配線基板の変形例の模式的な平面図である。It is a typical top view of the modification of the wiring board of an embodiment. 図６に示す実施形態の電子部品の模式的な平面図である。It is a typical top view of the electronic component of embodiment shown in FIG. 図６に示す実施形態の電子部品に用いられる配線基板の第１層の模式的な平面図である。It is a typical top view of the 1st layer of the wiring board used for the electronic component of embodiment shown in FIG. 実施形態の配線基板の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment. 実施形態の配線基板の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment. 実施形態の配線基板の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment. 実施形態の配線基板および電子部品の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment, and an electronic component. （ａ１）〜（ａ３）は従来のＱＦＮにおけるフレームの製造方法を図解する模式的な断面図であり、（ｂ１）〜（ｂ５）に本実施形態の配線基板の製造方法の一例を図解する模式的な断面図である。(A1)-(a3) is typical sectional drawing which illustrates the manufacturing method of the flame | frame in the conventional QFN, The schematic which illustrates an example of the manufacturing method of the wiring board of this embodiment to (b1)-(b5). FIG. （ａ１）〜（ａ５）は従来のＱＦＮの組立工程を図解する模式的な断面図であり、（ｂ１）、（ｂ２）、（ｂ４）および（ｂ５）は本実施形態の電子部品の製造方法の一例を図解する模式的な断面図である。(A1)-(a5) is typical sectional drawing which illustrates the assembly process of the conventional QFN, (b1), (b2), (b4) and (b5) are the manufacturing methods of the electronic component of this embodiment It is a typical sectional view illustrating an example. （ａ６）〜（ａ８）は従来のＱＦＮの組立工程を図解する模式的な断面図であり、（ｂ８）は本実施形態の電子部品の製造方法の一例を図解する模式的な断面図である。(A6)-(a8) is typical sectional drawing illustrating the assembly process of the conventional QFN, (b8) is typical sectional drawing illustrating an example of the manufacturing method of the electronic component of this embodiment. .

以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Hereinafter, embodiments will be described. In the drawings used to describe the embodiments, the same reference numerals represent the same or corresponding parts.

＜配線基板＞
図１に、実施形態の配線基板の模式的な断面図を示す。図１に示すように、実施形態の配線基板１は、第１層１００と、第１層１００の一方の面上の第２層２００とを備えている。第１層１００は、複数の第１導体部６と、複数の第１導体部６の間の樹脂部３とを備えている。隣り合う第１導体部６は、間隔を空けて配置されている。隣り合う第１導体部６の間の間隔に樹脂部３が配置されている。隣り合う第１導体部６は、絶縁性の樹脂部３によって互いに電気的に分離されている。 <Wiring board>
FIG. 1 is a schematic cross-sectional view of the wiring board of the embodiment. As shown in FIG. 1, the wiring board 1 of the embodiment includes a first layer 100 and a second layer 200 on one surface of the first layer 100. The first layer 100 includes a plurality of first conductor portions 6 and a resin portion 3 between the plurality of first conductor portions 6. Adjacent first conductor portions 6 are arranged with a space therebetween. Resin portions 3 are arranged at intervals between adjacent first conductor portions 6. The adjacent first conductor parts 6 are electrically separated from each other by the insulating resin part 3.

第２層２００は、複数の第２導体部４を備えており、隣り合う第２導体部４は開口部５を空けて配置されている。隣り合う第２導体部４の間の開口部５には部材が配置されておらず、第１層１００の樹脂部３の一部が露出している。隣り合う第２導体部４は、開口部５によって、互いに電気的に分離されている。   The second layer 200 includes a plurality of second conductor portions 4, and the adjacent second conductor portions 4 are arranged with an opening 5 therebetween. No member is disposed in the opening 5 between the adjacent second conductor portions 4, and a part of the resin portion 3 of the first layer 100 is exposed. The adjacent second conductor portions 4 are electrically separated from each other by the opening 5.

複数の第２導体部４のそれぞれは、複数の第２導体部４のそれぞれと向かい合う第１導体部６と接して電気的に接続されている。また、複数の第２導体部４のそれぞれは、第２導体部４の第１層１００側の面の一部において樹脂部３と接している。なお、以下では配線基板１をワイヤボンディング方式に適用する例を説明するが、配線基板１をフリップチップボンディング方式に適用することができる。   Each of the plurality of second conductor portions 4 is in contact with and electrically connected to the first conductor portion 6 that faces each of the plurality of second conductor portions 4. Further, each of the plurality of second conductor portions 4 is in contact with the resin portion 3 at a part of the surface of the second conductor portion 4 on the first layer 100 side. Hereinafter, an example in which the wiring substrate 1 is applied to the wire bonding method will be described, but the wiring substrate 1 can be applied to the flip chip bonding method.

＜配線基板の製造方法＞
以下、図２〜図５の模式的断面図を参照して、実施形態の配線基板１の製造方法の一例について説明する。まず、図２に示すように、絶縁性の樹脂基材３００と、樹脂基材３００の一面上に導体層４００とを備えた積層構造体５００を準備する。樹脂基材３００としてはたとえばポリイミドを用いることができ、導体層４００としてはたとえば銅を用いることができる。 <Manufacturing method of wiring board>
Hereinafter, an example of a method for manufacturing the wiring substrate 1 of the embodiment will be described with reference to the schematic cross-sectional views of FIGS. First, as shown in FIG. 2, a laminated structure 500 including an insulating resin base 300 and a conductor layer 400 on one surface of the resin base 300 is prepared. For example, polyimide can be used as the resin base material 300, and copper can be used as the conductor layer 400, for example.

次に、図３に示すように、樹脂基材３００の一部を除去することによって、開口７を形成する。ここで、図１に示す複数の第１導体部６が配置される領域に対応する部分に開口７が形成され、樹脂基材３００が図１に示す樹脂部３となる。開口７には導体層４００が露出する。樹脂基材３００の一部の除去は、たとえばエッチング等によって行なうことができる。   Next, as shown in FIG. 3, the opening 7 is formed by removing a part of the resin base material 300. Here, an opening 7 is formed in a portion corresponding to a region where the plurality of first conductor portions 6 shown in FIG. 1 are arranged, and the resin base 300 becomes the resin portion 3 shown in FIG. The conductor layer 400 is exposed in the opening 7. Part of the resin base material 300 can be removed by etching or the like, for example.

次に、図４に示すように、導体層４００の一部を除去することによって、開口部５を形成する。ここで、開口部５は、残される導体層４００の一部が樹脂基材３００の一部と接するように形成される。導体層４００の除去されなかった部分が、図１に示す複数の第２導体部４となる。導体層４００の一部の除去は、たとえばエッチング等によって行なうことができる。   Next, as shown in FIG. 4, the opening 5 is formed by removing a part of the conductor layer 400. Here, the opening 5 is formed so that a part of the remaining conductor layer 400 is in contact with a part of the resin base material 300. The portions of the conductor layer 400 that have not been removed become the plurality of second conductor portions 4 shown in FIG. Part of the conductor layer 400 can be removed, for example, by etching.

次に、図４に示す開口７に露出している導体層４００のそれぞれの表面上に第１導体部６を形成することによって、図１に示す実施形態の配線基板が製造される。第１導体部６は、たとえば、銅を導体層４００上に電気めっきすること等によって形成することができる。   Next, by forming the first conductor portion 6 on each surface of the conductor layer 400 exposed in the opening 7 shown in FIG. 4, the wiring board of the embodiment shown in FIG. 1 is manufactured. The first conductor portion 6 can be formed, for example, by electroplating copper on the conductor layer 400.

また、図５の模式的断面図に示すように、第２導体部４上に金属層８を形成してもよい。金属層８は、たとえばニッケルと金との積層体を第２導体部４上にめっきすること等により形成することができる。金属層８は、たとえば、ワイヤボンディングされるワイヤとの接続性の向上のために形成することができる。   Further, as shown in the schematic cross-sectional view of FIG. 5, a metal layer 8 may be formed on the second conductor portion 4. The metal layer 8 can be formed, for example, by plating a laminated body of nickel and gold on the second conductor portion 4. The metal layer 8 can be formed, for example, in order to improve connectivity with a wire to be wire bonded.

また、図５に示すように、第１導体部６の裏面（第１導体部６の第２導体部４側とは反対側の面）に外部接続用の処理を施して保護膜１８を形成してもよい。保護膜１８は、たとえば、ニッケルと金との積層体若しくは錫を第２導体部４上にめっきすることにより、または第１導体部６の裏面を有機保護膜で被覆することにより形成することができる。保護膜１８は、たとえば、第１導体部６の裏面に対する半田の濡れ性の向上、および／または第１導体部６の裏面の酸化の抑制のために形成することができる。   Further, as shown in FIG. 5, the back surface of the first conductor portion 6 (surface opposite to the second conductor portion 4 side of the first conductor portion 6) is subjected to processing for external connection to form a protective film 18. May be. The protective film 18 can be formed, for example, by plating a laminate of nickel and gold or tin on the second conductor part 4, or by covering the back surface of the first conductor part 6 with an organic protective film. it can. The protective film 18 can be formed, for example, in order to improve solder wettability with respect to the back surface of the first conductor portion 6 and / or to suppress oxidation of the back surface of the first conductor portion 6.

＜電子部品＞
図６に、実施形態の電子部品の模式的な断面図を示す。図６に示す実施形態のノンリードタイプの電子部品に用いられている実施形態の配線基板１０１の複数の第２導体部４は、チップ１２をボンディングするためのチップボンディング部（図６の中央の第２導体部４）と、ワイヤ１１をボンディングするためのワイヤボンディング部（図６の中央の第２導体部４以外の第２導体部４）とを備えている。なお、以下の説明では、１つの電子部品に１つのチップを搭載した構成について説明するが、１つの電子部品に複数のチップを搭載することもできる。 <Electronic parts>
FIG. 6 is a schematic cross-sectional view of the electronic component of the embodiment. A plurality of second conductor portions 4 of the wiring board 101 of the embodiment used in the non-lead type electronic component of the embodiment shown in FIG. 6 are chip bonding portions (the center of FIG. 6). 2nd conductor part 4) and the wire bonding part (2nd conductor parts 4 other than the 2nd conductor part 4 of the center of FIG. 6) for bonding the wire 11 are provided. In the following description, a configuration in which one chip is mounted on one electronic component will be described. However, a plurality of chips can be mounted on one electronic component.

すなわち、図６に示すように、実施形態の電子部品は、実施形態の配線基板１０１と、実施形態の配線基板１０１の複数の第２導体部４の一部（図６の中央の第２導体部４）に導電性または非導電性の接着材１３を介して電気的に接続されたチップ１２と、チップ１２の電極と複数の第２導体部４の他の一部（図６の中央の第２導体部４以外の第２導体部４）とを金属層８を介して電気的に接続するワイヤ１１と、ワイヤ１１およびチップ１２を封止する絶縁性の封止材１０と、を備えている。ワイヤ１１およびチップ１２としては、それぞれ、従来から公知のワイヤおよびチップを用いることができる。封止材１０としては、たとえばエポキシ樹脂等を用いることができる。接着材１３としては、たとえば導電性であれば銀ペースト等の導電性ペーストを用いることができる。   That is, as shown in FIG. 6, the electronic component of the embodiment includes the wiring substrate 101 of the embodiment and a part of the plurality of second conductor portions 4 of the wiring substrate 101 of the embodiment (the second conductor at the center of FIG. 6). Chip 4 electrically connected to part 4) via conductive or non-conductive adhesive 13, the electrode of chip 12 and another part of the plurality of second conductor parts 4 (in the center of FIG. 6) A wire 11 that electrically connects the second conductor portion 4) other than the second conductor portion 4) via the metal layer 8, and an insulating sealing material 10 that seals the wire 11 and the chip 12. ing. As the wire 11 and the chip 12, conventionally known wires and chips can be used, respectively. As the sealing material 10, an epoxy resin etc. can be used, for example. As the adhesive 13, for example, a conductive paste such as a silver paste can be used if it is conductive.

また、第２導体部４のチップボンディング部とワイヤボンディング部との間には、切欠き９が設けられている。このように、チップボンディング部とワイヤボンディング部との間に切欠き９を設けることによって、接着材１３を用いたチップ１２のボンディング時にチップ１２の外側に流出した接着材１３を切欠き９で堰き止めることができ、切欠き９よりも外側への接着材１３の流出を止めることができる。   Further, a notch 9 is provided between the chip bonding portion and the wire bonding portion of the second conductor portion 4. Thus, by providing the notch 9 between the chip bonding portion and the wire bonding portion, the adhesive 13 that has flowed out of the chip 12 during bonding of the chip 12 using the adhesive 13 is dammed by the notch 9. It is possible to stop, and the outflow of the adhesive 13 to the outside of the notch 9 can be stopped.

なお、切欠き９は、後述の図１１の模式的平面図に示されるような平面視として、中央の第２導体層４を電気的に分離しない形状とすることができる。このような形状とすれば、図４を用いて説明した導体層４００の一部除去により開口部５を形成するのと同じ工程で、切欠き９を形成することができる。また、図６に示す電子部品において、配線基板１０１に代えて、切欠き９を設けない図１または図５に示す配線基板１を用いて構成することもできる。   In addition, the notch 9 can be made into the shape which does not electrically isolate | separate the center 2nd conductor layer 4 by planar view as shown by the typical top view of below-mentioned FIG. With such a shape, the notch 9 can be formed in the same process as forming the opening 5 by removing a part of the conductor layer 400 described with reference to FIG. In addition, the electronic component shown in FIG. 6 may be configured using the wiring board 1 shown in FIG. 1 or FIG.

＜電子部品の製造方法＞
以下、図７〜図９の模式的断面図を参照して、実施形態の電子部品の製造方法の一例について説明する。まず、図６に示す配線基板１０１を準備する。図６に示す配線基板１０１は、ワイヤボンディング部となる第２導体部４上に金属層８を備えるとともに第１導体部６の裏面上に保護膜１８を備え、第２導体部４のチップボンディング部とワイヤボンディング部との間に切欠き９を備えていること以外は、図１に示す実施形態の配線基板１と同様の構造を有している。 <Method for manufacturing electronic parts>
Hereinafter, an example of a method for manufacturing an electronic component of the embodiment will be described with reference to schematic cross-sectional views of FIGS. First, the wiring board 101 shown in FIG. 6 is prepared. A wiring substrate 101 shown in FIG. 6 includes a metal layer 8 on the second conductor portion 4 to be a wire bonding portion, a protective film 18 on the back surface of the first conductor portion 6, and chip bonding of the second conductor portion 4. 1 has the same structure as that of the wiring substrate 1 of the embodiment shown in FIG. 1 except that a notch 9 is provided between the wire bonding portion and the wire bonding portion.

次に、図７に示すように、図６に示す実施形態の配線基板１０１のチップボンディング部となる第２導体部４の上に接着材１３を介してチップ１２をボンディングする。ここで、チップ１２は、互いに向かい合う２つの切欠き９の間のチップボンディング部となる第２導体部４上にボンディングされる。   Next, as shown in FIG. 7, the chip 12 is bonded via the adhesive 13 on the second conductor portion 4 that becomes the chip bonding portion of the wiring substrate 101 of the embodiment shown in FIG. 6. Here, the chip 12 is bonded onto the second conductor portion 4 which becomes a chip bonding portion between two notches 9 facing each other.

次に、図８に示すように、チップ１２の電極と、ワイヤボンディング部となる第２導体部４上の金属層８とをワイヤ１１を用いたワイヤボンディングにより電気的に接続する。   Next, as shown in FIG. 8, the electrode of the chip 12 and the metal layer 8 on the second conductor portion 4 serving as a wire bonding portion are electrically connected by wire bonding using a wire 11.

その後、図９に示すように、チップ１２とワイヤ１１とを封止材１０により封止することによって、図６に示す実施形態の電子部品を製造することができる。   Thereafter, as shown in FIG. 9, the chip 12 and the wire 11 are sealed with the sealing material 10, whereby the electronic component of the embodiment shown in FIG. 6 can be manufactured.

また、図６に示す実施形態の配線基板１０１の断面構造が、たとえば図１０の模式的平面図に示すように、縦方向および横方向にそれぞれ複数連続して配置された実施形態の配線基板１００１を用いて、図６に示す実施形態の電子部品を製造してもよい。図１０に示す実施形態の配線基板１００１においては、図１０の破線で取り囲まれた四角形のそれぞれが図６に示す配線基板１０１と同一の構造を有しており、その構造が縦方向および横方向のそれぞれに繋がって繰り返している構造となっている。すなわち、図１０の破線で取り囲まれた四角形の１つは、その他の四角形のそれぞれと、少なくとも第１導体部６および第２導体部４のパターンが同一となっており、そのパターンが縦方向および横方向のそれぞれにおいて繰り返されている。   Moreover, as shown in the schematic plan view of FIG. 10, for example, the wiring board 1001 of the embodiment in which the cross-sectional structure of the wiring board 101 of the embodiment shown in FIG. 6 may be used to manufacture the electronic component of the embodiment shown in FIG. In the wiring board 1001 of the embodiment shown in FIG. 10, each of the squares surrounded by the broken line in FIG. 10 has the same structure as the wiring board 101 shown in FIG. It has a structure that is connected to each of them and repeats. That is, one of the squares surrounded by the broken line in FIG. 10 has the same pattern of at least the first conductor portion 6 and the second conductor portion 4 as each other square, and the pattern is in the vertical direction and Repeated in each of the horizontal directions.

図１０に示す配線基板１００１を用いることによって、より効率的に図６に示す実施形態の電子部品を製造することができる。すなわち、図１０に示す配線基板１００１のチップボンディング部となる複数の第２導体部４のそれぞれの上にチップ１２をボンディングし、チップ１２とワイヤボンディング部となる第２導体部４とをワイヤ１１を用いてワイヤボンディングした後に、複数のチップ１２とワイヤ１１とをまとめて封止材１０によって封止する。その後、配線基板１００１を封止材１０とともに切断して個々の電子部品に個片化することによって、複数の電子部品を一度に製造することが可能になる。   By using the wiring substrate 1001 shown in FIG. 10, the electronic component of the embodiment shown in FIG. 6 can be manufactured more efficiently. That is, the chip 12 is bonded on each of the plurality of second conductor portions 4 that are chip bonding portions of the wiring substrate 1001 shown in FIG. 10, and the chip 12 and the second conductor portion 4 that is the wire bonding portion are connected to the wire 11. After the wire bonding using, a plurality of chips 12 and wires 11 are collectively sealed with a sealing material 10. Thereafter, the wiring substrate 1001 is cut together with the sealing material 10 and separated into individual electronic components, whereby a plurality of electronic components can be manufactured at a time.

図１１に、図６に示す実施形態の電子部品の模式的な平面図を示す。また、図１２に図１１の破線１１１で取り囲まれた部分の配線基板の第１層の模式的な平面図を示す。図１１に示される実施形態の電子部品の第２導電体４のチップボンディング部４ａの設置箇所が図１２の破線４ａで取り囲まれた箇所に対応している。また、図１１に示される実施形態の電子部品の第２導電体４のワイヤボンディング部４ｂの設置箇所が図１２の破線４ｂで取り囲まれた箇所に対応している。なお、図１２においては、説明の便宜のため、ワイヤボンディング部４ｂの設置箇所を１つのみ示している。   FIG. 11 is a schematic plan view of the electronic component of the embodiment shown in FIG. FIG. 12 is a schematic plan view of the first layer of the wiring board surrounded by a broken line 111 in FIG. The installation location of the chip bonding portion 4a of the second conductor 4 of the electronic component of the embodiment shown in FIG. 11 corresponds to the location surrounded by the broken line 4a in FIG. Moreover, the installation location of the wire bonding part 4b of the 2nd conductor 4 of the electronic component of embodiment shown by FIG. 11 respond | corresponds to the location enclosed with the broken line 4b of FIG. In FIG. 12, for convenience of explanation, only one installation location of the wire bonding portion 4b is shown.

図１１および図１２に示すように、実施形態の電子部品の第２導電体４のチップボンディング部４ａおよびワイヤボンディング部４ｂは、それぞれ、配線基板の第１層の第１導電体６に接するとともに、樹脂部３にも接している。   As shown in FIGS. 11 and 12, the chip bonding portion 4a and the wire bonding portion 4b of the second conductor 4 of the electronic component of the embodiment are in contact with the first conductor 6 of the first layer of the wiring board, respectively. The resin part 3 is also in contact.

＜作用効果＞
本実施形態においては、端子となる第１導体部６の部分（図１２の外周に間隔を空けて配置された矩形状の第１導体部６）をたとえば樹脂基材３００のエッチング等により微細に形成することができるため、従来のＱＦＮよりも狭いピッチ（隣り合う端子間の間隔が０．４ｍｍ未満）で端子の形成が可能になる。これにより、本実施形態においては、従来のＱＦＮよりも端子数を増加させることができ、多ピン化が可能となるため、ノンリードタイプの電子部品の微細化および高性能化が可能となる。 <Effect>
In the present embodiment, the portion of the first conductor portion 6 to be a terminal (the rectangular first conductor portion 6 arranged at an interval on the outer periphery of FIG. 12) is finely formed by etching the resin base material 300, for example. Since it can be formed, terminals can be formed at a pitch narrower than the conventional QFN (the interval between adjacent terminals is less than 0.4 mm). Thereby, in this embodiment, since the number of terminals can be increased as compared with the conventional QFN and the number of pins can be increased, it is possible to miniaturize and improve the performance of the non-lead type electronic component.

また、実施形態の配線基板に、図１１に示すインナーリード５１およびアウターリード５２に相当する部分をパターニングにより設けることによって、ワイヤ１１をアウターリード５２にボンディングすることなく、チップ１２により近いワイヤボンディング部４ｂにボンディングすればよい。これにより、ワイヤ１１の長さを低減することができるため、ワイヤボンディングの信頼性を向上させることができ、ノンリードタイプの電子部品の高品質化につながる。   Further, by providing portions corresponding to the inner lead 51 and the outer lead 52 shown in FIG. 11 on the wiring board of the embodiment by patterning, a wire bonding portion closer to the chip 12 without bonding the wire 11 to the outer lead 52. What is necessary is just to bond to 4b. Thereby, since the length of the wire 11 can be reduced, the reliability of wire bonding can be improved, leading to high quality of the non-lead type electronic component.

また、たとえば図１３の模式的断面図に示すように、チップボンディング部となる第２導電体４の直下が樹脂部３である場合には、チップ１２の発熱を樹脂部３を通して外部に放出するのは非常に困難である。しかしながら、本実施形態においては、たとえば図６に示すように、チップボンディング部となる第２導電体４の直下に当該第２導電体４と接する第１導電体６が設けられている。したがって、本実施形態においては、チップ１２の発熱をチップボンディング部となる第２導電体４およびその直下の第１導電体６を通して外部に容易に放出することができるため、この点も電子部品の高品質化につながる。   Further, for example, as shown in the schematic cross-sectional view of FIG. 13, when the resin portion 3 is directly below the second conductor 4 serving as the chip bonding portion, the heat generated by the chip 12 is released to the outside through the resin portion 3. It is very difficult. However, in the present embodiment, for example, as shown in FIG. 6, a first conductor 6 that is in contact with the second conductor 4 is provided immediately below the second conductor 4 that becomes a chip bonding portion. Therefore, in the present embodiment, the heat generated by the chip 12 can be easily released to the outside through the second conductor 4 serving as a chip bonding portion and the first conductor 6 immediately below the second conductor 4. This leads to higher quality.

また、たとえば図１３〜図１５に示すように、ワイヤボンディング部となる第２導電体４の直下が開口７である場合には、ワイヤ１１のワイヤボンディング時にワイヤボンディング部となる第２導電体４がバウンスすることによりボンディング性が低下する。しかしながら、本実施形態においては、たとえば図１６に示すように、ワイヤボンディング部となる第２導電体４の直下に当該第２導電体４と接する第１導電体６が設けられている。したがって、第２導電体４の直下の第１導電体６によって当該第２導電体４の強度を補強することができるため、ワイヤ１１のワイヤボンディング時における当該第２導電体４のバウンスを抑制することによるボンディング性の低下を抑制することもできる。   Further, for example, as shown in FIGS. 13 to 15, when the second conductor 4 serving as the wire bonding portion is directly below the opening 7, the second conductor 4 serving as the wire bonding portion during wire bonding of the wire 11. As a result of bounce, bonding properties are degraded. However, in the present embodiment, for example, as shown in FIG. 16, a first conductor 6 that is in contact with the second conductor 4 is provided immediately below the second conductor 4 to be a wire bonding portion. Therefore, since the strength of the second conductor 4 can be reinforced by the first conductor 6 directly below the second conductor 4, bounce of the second conductor 4 during wire bonding of the wire 11 is suppressed. It is also possible to suppress a decrease in bonding property due to the above.

また、たとえば図１３〜図１５に示すように、ワイヤボンディング部となる第２導電体４の直下が開口７である場合には、ワイヤ１１のワイヤボンディング時にワイヤボンディング部となる第２導電体４に加えられるダメージが大きくなる。しかしながら、本実施形態においては、たとえば図１６に示すように、ワイヤボンディング部となる第２導電体４の直下に当該第２導電体４と接する第１導電体６が設けられている。したがって、第２導電体４の直下の第１導電体６によって当該第２導電体４の強度を補強することができるため、ワイヤ１１のワイヤボンディング時における当該第２導電体４へのダメージを低減することができる。   Further, for example, as shown in FIGS. 13 to 15, when the second conductor 4 serving as the wire bonding portion is directly below the opening 7, the second conductor 4 serving as the wire bonding portion during wire bonding of the wire 11. Increases the damage dealt to. However, in the present embodiment, for example, as shown in FIG. 16, a first conductor 6 that is in contact with the second conductor 4 is provided immediately below the second conductor 4 to be a wire bonding portion. Accordingly, since the strength of the second conductor 4 can be reinforced by the first conductor 6 directly below the second conductor 4, damage to the second conductor 4 during wire bonding of the wire 11 is reduced. can do.

また、たとえば図１３〜図１５に示すように、ワイヤボンディング部となる第２導電体４の直下が開口７である場合には、電子部品の２次実装時に半田ボイドが生じて実装不良となることがある。また、第２導電体４の直下が開口７であるために、２次実装時に半田が開口７に逃げ込んでフィレットがうまく形成されず実装強度が低下することがある。しかしながら、本実施形態においては、たとえば図６に示すように、ワイヤボンディング部となる第２導電体４の直下に当該第２導電体４と接する第１導電体６が設けられていることから、これらの２次実装時の問題の発生を抑制することができる。   For example, as shown in FIGS. 13 to 15, when the opening 7 is directly under the second conductor 4 serving as the wire bonding portion, a solder void is generated during secondary mounting of the electronic component, resulting in mounting failure. Sometimes. In addition, since the opening 7 is directly under the second conductor 4, the solder escapes into the opening 7 during the secondary mounting, and the fillet is not formed well, and the mounting strength may be lowered. However, in the present embodiment, for example, as shown in FIG. 6, the first conductor 6 that is in contact with the second conductor 4 is provided immediately below the second conductor 4 serving as the wire bonding portion. Occurrence of problems during these secondary mountings can be suppressed.

図１７（ａ１）〜（ａ３）に、従来のＱＦＮにおけるフレームの製造方法を図解する模式的な断面図を示し、図１７（ｂ１）〜（ｂ５）に本実施形態の配線基板の製造方法の一例を図解する模式的な断面図を示す。なお、フレームは、リードフレームとも呼ばれる。   17A1 to 17A3 are schematic cross-sectional views illustrating a method for manufacturing a frame in a conventional QFN, and FIGS. 17B1 to 17B5 illustrate a method for manufacturing a wiring board according to the present embodiment. 1 shows a schematic cross-sectional view illustrating an example. The frame is also called a lead frame.

従来のＱＦＮにおいては、図１７（ａ１）に示すフレーム４０の一部に図１７（ａ２）に示すように開口部５を設けた後に、図１７（ａ３）に示すようにフレーム４０の一部の表面に銀からなる金属層８が形成される。そのため、従来のＱＦＮにおいては、フレーム４０の表面が大気に露出することにより酸化し、フレーム４０が短寿命になるという問題があった。一方、本実施形態においては、図１７（ｂ５）に示すように、第１導体６の裏面を保護膜１８で被覆することにより、従来のＱＦＮと比較して、第１導体６の酸化を有効に抑制することができる。なお、従来のＱＦＮにおいて、図１７（ａ２）に示すように開口部５を設ける際に、フレーム４０の各構成要素が分離しないように、機械的に接続するための連結部がフレーム４０に形成される。   In the conventional QFN, after the opening 5 is provided in a part of the frame 40 shown in FIG. 17 (a1) as shown in FIG. 17 (a2), a part of the frame 40 is shown in FIG. 17 (a3). A metal layer 8 made of silver is formed on the surface. Therefore, the conventional QFN has a problem that the surface of the frame 40 is oxidized by being exposed to the atmosphere and the frame 40 has a short life. On the other hand, in the present embodiment, as shown in FIG. 17 (b5), the back surface of the first conductor 6 is covered with the protective film 18, so that the oxidation of the first conductor 6 is more effective than the conventional QFN. Can be suppressed. In the conventional QFN, when the opening 5 is provided as shown in FIG. 17 (a2), a connecting portion for mechanical connection is formed in the frame 40 so that the constituent elements of the frame 40 are not separated. Is done.

また、従来のＱＦＮにおいては、実施形態の配線基板よりも厚いフレーム４０を加工する必要があり、微細な加工が困難であるため、端子数を増加させることができず、多ピン化の制約がある。一方、本実施形態においては、より薄い樹脂基材３００および導体層４００のそれぞれの加工によって端子を形成することができるため、より微細な加工が可能となり、従来のＱＦＮよりも端子数を増加させることができる。なお、図１７（ｂ１）〜（ｂ３）および（ｂ５）はそれぞれ図２〜図５に対応し、図１７（ｂ４）は図１に対応するため、図１７（ｂ１）〜（ｂ５）の説明は省略する。   Further, in the conventional QFN, it is necessary to process the frame 40 thicker than the wiring board of the embodiment, and since fine processing is difficult, the number of terminals cannot be increased, and there is a restriction on the number of pins. is there. On the other hand, in this embodiment, since the terminals can be formed by processing the thinner resin base material 300 and the conductor layer 400, finer processing is possible, and the number of terminals is increased as compared with the conventional QFN. be able to. 17 (b1) to (b3) and (b5) correspond to FIGS. 2 to 5 and FIG. 17 (b4) corresponds to FIG. Is omitted.

図１８（ａ１）〜（ａ５）および図１９（ａ６）〜（ａ８）に、従来のＱＦＮの組立工程を図解する模式的な断面図を示し、図１８（ｂ１）、（ｂ２）、（ｂ４）および（ｂ５）ならびに図１９（ｂ８）に、本実施形態の電子部品の製造方法の一例を図解する模式的な断面図を示す。   18 (a1) to (a5) and FIGS. 19 (a6) to (a8) are schematic cross-sectional views illustrating the assembly process of the conventional QFN, and FIGS. 18 (b1), (b2), and (b4). ) And (b5) and FIG. 19 (b8) are schematic cross-sectional views illustrating an example of the method of manufacturing the electronic component of this embodiment.

なお、図１８（ｂ１）、（ｂ２）、（ｂ４）および（ｂ５）ならびに図１９（ｂ８）は、それぞれ、実施形態の電子部品の製造方法の一例の製造工程のうち、従来のＱＦＮの組立工程の図１８（ａ１）、（ａ２）、（ａ４）および（ａ５）ならびに図１９（ａ８）に対応する工程を示している。   18 (b1), (b2), (b4) and (b5), and FIG. 19 (b8) show the assembly of the conventional QFN in the example of the manufacturing process of the electronic component manufacturing method according to the embodiment. The process corresponding to FIG. 18 (a1), (a2), (a4) and (a5) of process, and FIG. 19 (a8) is shown.

従来のＱＦＮの組立工程においては、図１８（ａ１）に示すようにチップ１２を接着材１３を介してフレーム４０にチップボンディングした後に図１８（ａ２）に示すようにワイヤ１１をワイヤボンディングすることになる。しかしながら、従来のＱＦＮの組立工程においては、端子の先端が他の部材に固定されていないため、ボンディング性が良好ではないという問題がある。一方、本実施形態においては、端子となる第２導電体４の一部は樹脂部３と接することになるため、ワイヤボンディングが安定し、ボンディング性が向上する。これにより、本実施形態においては、高品質のノンリードタイプの電子部品を製造することが可能になる。   In the conventional QFN assembling process, the chip 12 is chip-bonded to the frame 40 through the adhesive 13 as shown in FIG. 18 (a1), and then the wire 11 is wire-bonded as shown in FIG. 18 (a2). become. However, the conventional QFN assembling process has a problem that the bonding property is not good because the tip of the terminal is not fixed to another member. On the other hand, in the present embodiment, a part of the second conductor 4 serving as a terminal is in contact with the resin portion 3, so that wire bonding is stable and bonding properties are improved. Thereby, in this embodiment, it becomes possible to manufacture a high quality non-lead type electronic component.

また、従来のＱＦＮの組立工程においては、図１８（ａ３）に示すように、ＱＦＮ用アセンブリテープ４１を使用する必要がある。一方、本実施形態においては、ＱＦＮ用アセンブリテープ４１を使用する必要がないため、工数を減少させることができるとともに、ＱＦＮ用アセンブリテープ４１の費用に相当する材料費を低減することができる。これにより、本実施形態においては、従来のＱＦＮの組立工程と比べて、簡易な工程で、かつ低コストでノンリードタイプの電子部品を製造することが可能になる。   Further, in the conventional QFN assembly process, it is necessary to use a QFN assembly tape 41 as shown in FIG. On the other hand, in the present embodiment, since it is not necessary to use the QFN assembly tape 41, the number of steps can be reduced and the material cost corresponding to the cost of the QFN assembly tape 41 can be reduced. As a result, in the present embodiment, it is possible to manufacture a non-lead type electronic component in a simple process and at a low cost as compared with a conventional QFN assembly process.

また、従来のＱＦＮの組立工程においては、図１８（ａ４）に示すように封止材１０による封止工程を行なった後に、図１８（ａ５）に示す封止材１０へのマーキング工程を行なうが、薄いＱＦＮ用アセンブリテープ４１では図１８（ａ４）に示す封止工程において封止樹脂が漏れるという問題があった。一方、本実施形態においては、実施形態の配線基板を備えているために、そのような問題は生じない。   Further, in the conventional QFN assembling process, after performing the sealing process with the sealing material 10 as shown in FIG. 18 (a4), the marking process for the sealing material 10 as shown in FIG. 18 (a5) is performed. However, the thin QFN assembly tape 41 has a problem that the sealing resin leaks in the sealing step shown in FIG. On the other hand, in this embodiment, since the wiring board of the embodiment is provided, such a problem does not occur.

また、従来のＱＦＮの組立工程においては、図１９（ａ６）に示されるようにＱＦＮ用アセンブリテープ４１をフレーム４０から剥離し、図１９（ａ７）に示すようにフレーム４０の裏面に錫からなる保護膜１８０を被覆する必要があった。一方、本実施形態においては、これらの工程を行なう必要がないため、工数を減少させることができる。   In the conventional QFN assembly process, the QFN assembly tape 41 is peeled off from the frame 40 as shown in FIG. 19 (a6), and the back surface of the frame 40 is made of tin as shown in FIG. 19 (a7). It was necessary to coat the protective film 180. On the other hand, in this embodiment, since it is not necessary to perform these steps, man-hours can be reduced.

また、従来のＱＦＮの組立工程においては、図１９（ａ８）に示すように、ダイシングを行なって個々の電子部品に個片化する工程が行なわれるが、ダイシングが行なわれるフレーム４０の幅が広くなってしまうため、フレーム４０を削りながら個片化する必要があった。その結果、フレーム４０の切断部分にバリが生じてしまい、電子部品の品質不良につながることがあった。一方、本実施形態においては、第１導体部６および第２導体部４の微細な加工が可能であることから、切断部分の第１導体部６および第２導体部４の幅を狭くすることができる。その結果、個々の電子部品に個片化する際に第１導体部６および第２導体部４を削ることなく、加圧によって割ることができるため、バリの発生を低減することができる。その結果、本実施形態においては、従来のＱＦＮの組立工程と比較して、高品質のノンリードタイプの電子部品の製造が可能となる。   Further, in the conventional QFN assembling process, as shown in FIG. 19 (a8), a process of dicing into individual electronic parts is performed, but the width of the frame 40 where dicing is performed is wide. Therefore, it was necessary to divide the frame 40 into pieces while cutting it. As a result, burrs are generated at the cut portion of the frame 40, leading to poor quality of electronic components. On the other hand, in the present embodiment, since the first conductor portion 6 and the second conductor portion 4 can be finely processed, the width of the first conductor portion 6 and the second conductor portion 4 at the cut portion is reduced. Can do. As a result, since the first conductor portion 6 and the second conductor portion 4 can be broken by pressing without being cut into individual electronic components, the generation of burrs can be reduced. As a result, in the present embodiment, it is possible to manufacture a high-quality non-lead type electronic component as compared with a conventional QFN assembly process.

ここで説明を補足する。従来のＱＦＮにおいては、上述したように、フレーム４０の各構成要素が分離しないように、機械的に接続する連結部がフレーム４０に設けられる。この連結部は、たとえば図１０の破線で示される部分に相当する位置に形成されることになる。そして、電子部品の製造工程の作業中において各構成要素が分離しない程度の機械的強度が要求されるため、連結部の幅が比較的太い。この比較的幅が太い連結部を、たとえばダイシングブレードを用いたダイシングにより切削するため、バリが発生しやすい。また、ダイシングブレード等のダイシングに用いられる消耗品の寿命も短くなる。   Here, the explanation is supplemented. In the conventional QFN, as described above, the frame 40 is provided with a connecting portion that is mechanically connected so that the components of the frame 40 are not separated. For example, the connecting portion is formed at a position corresponding to a portion indicated by a broken line in FIG. And since the mechanical strength of the grade which does not isolate | separate each component during the operation | work of the manufacturing process of an electronic component is requested | required, the width | variety of a connection part is comparatively thick. Since this relatively wide connecting portion is cut by, for example, dicing using a dicing blade, burrs are likely to occur. In addition, the life of consumables used for dicing such as a dicing blade is shortened.

一方、本実施形態においては、基本的には、機械的に接続するための連結部は不要である。また、図５を用いて説明した開口７に第１導体部を形成するのに電気めっきを用いる場合、図１１のアウターリード５２となる部分の導電層４００の複数を電気的に接続するように、たとえば図１０の各配線基板１０１の境界部分および外周部分（図１０において破線で示された部分）に、導電層４００による連結部を形成することができる。この場合、連結部の幅は、電気めっきできる程度に導通すればよいため、比較的狭くて構わない。したがって、この比較的幅が狭い連結部を、たとえばダイシングブレードを用いたダンシングにより切断しても、従来のＱＦＮと比較して、バリが発生し難い。また、従来のＱＦＮと比較して、ダイシングブレード等のダイシングに用いられる消耗品の寿命は長くなる。   On the other hand, in this embodiment, basically, a connecting portion for mechanical connection is not necessary. Further, when electroplating is used to form the first conductor portion in the opening 7 described with reference to FIG. 5, a plurality of the conductive layers 400 of the portions that become the outer leads 52 in FIG. 11 are electrically connected. For example, a connecting portion by the conductive layer 400 can be formed at the boundary portion and the outer peripheral portion (portion shown by a broken line in FIG. 10) of each wiring board 101 in FIG. In this case, the width of the connecting portion only needs to be conductive to such an extent that electroplating is possible, and therefore may be relatively narrow. Therefore, even if this relatively narrow connecting portion is cut by, for example, dancing using a dicing blade, burrs are less likely to occur compared to the conventional QFN. In addition, the lifetime of consumables used for dicing such as a dicing blade is longer than that of a conventional QFN.

以上のように、本実施形態によれば、従来のＱＦＮと比べて、端子数を増加させることができる。また、従来のＱＦＮよりも簡易な工程で、低コストで、高品質の電子部品を製造することが可能となる。また、従来のＱＦＮより容易に高品質の電子部品を製造することが可能となる。   As described above, according to the present embodiment, the number of terminals can be increased as compared with the conventional QFN. In addition, it is possible to manufacture high-quality electronic components at a low cost by a simpler process than the conventional QFN. Further, it becomes possible to manufacture high-quality electronic parts more easily than conventional QFN.

以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。   Although the embodiment has been described as described above, it is also planned from the beginning to appropriately combine the configurations of the above-described embodiments.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１，１０１，１００１ 配線基板、３ 樹脂部、４ 第２導体部、４ａ チップボンディング部、４ｂ ワイヤボンディング部、５ 開口部、６ 第１導体部、７ 開口、８ 金属層、９ 切欠き、１０ 封止材、１１ ワイヤ、１２ チップ、１３ 接着材、１８ 保護膜、４０ フレーム、４１ ＱＦＮ用アセンブリテープ、５１ インナーリード、５２ アウターリード、１００ 第１層、１１１ 破線、２００ 第２層、３００ 樹脂基材、４００ 導体層、５００ 積層構造体。   1, 101, 1001 Wiring board, 3 resin part, 4 second conductor part, 4a chip bonding part, 4b wire bonding part, 5 opening part, 6 first conductor part, 7 opening, 8 metal layer, 9 notch, 10 Sealing material, 11 wire, 12 chip, 13 adhesive, 18 protective film, 40 frame, 41 QFN assembly tape, 51 inner lead, 52 outer lead, 100 first layer, 111 broken line, 200 second layer, 300 resin Base material, 400 conductor layer, 500 laminated structure.

ここで開示された実施形態は、第１層と、第１層の一方の面上の第２層と、を備え、第１層は、複数の第１導体部と、複数の第１導体部の間に配置されて複数の第１導体部を電気的に分離する樹脂部と、を備え、第２層は、複数の第１導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第２導体部を備え、複数の第２導体部は、それぞれ、第２導体部の第１層側の面の一部において、樹脂部と接しており、第２導体部は、導電性接着材を介して電気的に接続するようにチップをボンディングするためのチップボンディング部と、ワイヤをボンディングするためのワイヤボンディング部とを備え、チップボンディング部に接する第１導体部の面積は、第１導体部に接するチップボンディング部のチップボンディングされる面積よりも大きく、チップボンディング部が互いに交差する方向の両方それぞれに複数配列されるように、第１導体部および第２導体部のパターンが複数配列されており、ＱＦＮタイプの電子部品の製造に用いられる配線基板である。 Embodiment disclosed here is provided with the 1st layer and the 2nd layer on one side of the 1st layer, and the 1st layer has a plurality of 1st conductor parts and a plurality of 1st conductor parts. A plurality of resin portions disposed between the first conductor portions and electrically separating the plurality of first conductor portions, wherein the second layer is in contact with each of the plurality of first conductor portions and electrically separated from each other. The plurality of second conductor portions are in contact with the resin portion at a part of the surface of the second conductor portion on the first layer side, and the second conductor portion is electrically conductively bonded. A chip bonding portion for bonding the chip so as to be electrically connected through the material, and a wire bonding portion for bonding the wire, and the area of the first conductor portion in contact with the chip bonding portion is the first Chip bonding is performed at the chip bonding part in contact with the conductor part. A plurality of patterns of the first conductor part and the second conductor part are arranged so that a plurality of chip bonding parts are arranged in both directions intersecting each other, which is larger than the product, for the manufacture of QFN type electronic components. It is a wiring board used .

ここで開示された実施形態は、樹脂基材と樹脂基材上の導体層とを備えた積層構造体の樹脂基材の一部を除去する工程と、導体層の一部を除去することによって樹脂基材の一部と接するとともに互いに電気的に分離されている複数の第２導体部を形成する工程と、樹脂基材が除去された部分に複数の第２導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第１導体部を形成する工程と、を含み、第２導体部を形成する工程では、導電性接着材を介して電気的に接続するようにチップをボンディングするためのチップボンディング部とワイヤをボンディングするためのワイヤボンディング部とを形成し、チップボンディング部が互いに交差する方向の両方それぞれに複数配列されるように第２導体部のパターンを形成し、第１導体部を形成する工程では、チップボンディング部に接する第１導体部の面積が第１導体部に接するチップボンディング部のチップボンディングされる面積よりも大きくなるように、第１導体部を形成し、ＱＦＮタイプの電子部品の製造に用いられる配線基板を製造する配線基板の製造方法である。 Embodiment disclosed here is the process of removing a part of resin base material of a laminated structure provided with the resin base material and the conductor layer on a resin base material, and removing a part of conductor layer A step of forming a plurality of second conductor portions that are in contact with a part of the resin base material and electrically separated from each other; and a portion from which the resin base material has been removed contact each of the plurality of second conductor portions and seen containing a step of forming a first conductor portion of the plurality are electrically separated, and in the step of forming a second conductor portion, bonding the chip to be electrically connected via the conductive adhesive Forming a chip bonding portion for bonding and a wire bonding portion for bonding wires, and forming a pattern of the second conductor portion so that a plurality of chip bonding portions are arranged in both directions intersecting each other, In the step of forming one conductor part, the first conductor part is formed so that the area of the first conductor part in contact with the chip bonding part is larger than the area of the chip bonding part in contact with the first conductor part. , A method for manufacturing a wiring board for manufacturing a wiring board used for manufacturing a QFN type electronic component .

ここで開示された実施形態は、上記の配線基板と、第２層上のチップと、チップに電気的に接続されたワイヤと、チップと前記ワイヤとを封止する封止材と、を備え、チップは複数の第２導体部の一部に導電性接着材を介して電気的に接続するようにボンディングされており、ワイヤは、チップと複数の第２導体部の他の一部とを電気的に接続するＱＦＮタイプの電子部品である。 An embodiment disclosed herein includes the above-described wiring board, a chip on the second layer, a wire electrically connected to the chip, and a sealing material that seals the chip and the wire. The chip is bonded so as to be electrically connected to a part of the plurality of second conductor parts via a conductive adhesive , and the wire is connected to the chip and the other part of the plurality of second conductor parts. It is a QFN type electronic component that is electrically connected.

ここで開示された実施形態は、上記の配線基板を準備する工程と、複数の第２導体部の一部に導電性接着材を介して電気的に接続するようにチップをボンディングする工程と、チップと複数の第２導体部の他の一部とをワイヤにより電気的に接続する工程と、チップとワイヤとを封止材により封止する工程とを含むＱＦＮタイプの電子部品の製造方法である。 The embodiment disclosed herein includes a step of preparing the wiring board, a step of bonding a chip so as to be electrically connected to a part of the plurality of second conductor portions via a conductive adhesive , A method for manufacturing an electronic component of QFN type, comprising: a step of electrically connecting a chip and another part of the plurality of second conductor portions with a wire; and a step of sealing the chip and the wire with a sealing material. is there.

実施形態の配線基板の模式的な断面図である。It is a typical sectional view of a wiring board of an embodiment. 実施形態の配線基板の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the wiring board of embodiment. 実施形態の配線基板の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the wiring board of embodiment. 実施形態の配線基板の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the wiring board of embodiment. 実施形態の配線基板の変形例の模式的な断面図である。It is typical sectional drawing of the modification of the wiring board of embodiment. 実施形態の電子部品の模式的な断面図である。It is typical sectional drawing of the electronic component of embodiment. 実施形態の電子部品の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the electronic component of embodiment. 実施形態の電子部品の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the electronic component of embodiment. 実施形態の電子部品の製造方法の一例について図解する模式的な断面図である。It is typical sectional drawing illustrated about an example of the manufacturing method of the electronic component of embodiment. 実施形態の配線基板の変形例の模式的な平面図である。It is a typical top view of the modification of the wiring board of an embodiment. 図６に示す実施形態の電子部品の模式的な平面図である。It is a typical top view of the electronic component of embodiment shown in FIG. 図６に示す実施形態の電子部品に用いられる配線基板の第１層の模式的な平面図である。It is a typical top view of the 1st layer of the wiring board used for the electronic component of embodiment shown in FIG. 実施形態の配線基板の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment. 実施形態の配線基板の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment. 実施形態の配線基板の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment. 実施形態の配線基板および電子部品の作用効果を説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the effect of the wiring board of embodiment, and an electronic component. （ａ１）〜（ａ３）は従来のＱＦＮにおけるフレームの製造方法を図解する模式的な断面図であり、（ｂ１）〜（ｂ５）は本実施形態の配線基板の製造方法の一例を図解する模式的な断面図である。(A1)-(a3) is typical sectional drawing illustrating the manufacturing method of the flame | frame in the conventional QFN, (b1)-(b5) is a schematic illustrating an example of the manufacturing method of the wiring board of this embodiment. FIG. （ａ１）〜（ａ５）は従来のＱＦＮの組立工程を図解する模式的な断面図であり、（ｂ１）、（ｂ２）、（ｂ４）および（ｂ５）は本実施形態の電子部品の製造方法の一例を図解する模式的な断面図である。(A1)-(a5) is typical sectional drawing which illustrates the assembly process of the conventional QFN, (b1), (b2), (b4) and (b5) are the manufacturing methods of the electronic component of this embodiment It is a typical sectional view illustrating an example. （ａ６）〜（ａ８）は従来のＱＦＮの組立工程を図解する模式的な断面図であり、（ｂ８）は本実施形態の電子部品の製造方法の一例を図解する模式的な断面図である。(A6)-(a8) is typical sectional drawing illustrating the assembly process of the conventional QFN, (b8) is typical sectional drawing illustrating an example of the manufacturing method of the electronic component of this embodiment. .

また、図５に示すように、第１導体部６の裏面（第１導体部６の第２導体部４側とは反対側の面）に外部接続用の処理を施して保護膜１８を形成してもよい。保護膜１８は、たとえば、ニッケルと金との積層体若しくは錫をめっきすることにより、または第１導体部６の裏面を有機保護膜で被覆することにより形成することができる。保護膜１８は、たとえば、第１導体部６の裏面に対する半田の濡れ性の向上、および／または第１導体部６の裏面の酸化の抑制のために形成することができる。 Further, as shown in FIG. 5, the back surface of the first conductor portion 6 (surface opposite to the second conductor portion 4 side of the first conductor portion 6) is subjected to processing for external connection to form a protective film 18. May be. Protective film 18, for example, can be formed by coating by order Kkisuru laminate or tin of nickel and gold, or the back surface of the first conductor portion 6 with an organic protective film. The protective film 18 can be formed, for example, in order to improve solder wettability with respect to the back surface of the first conductor portion 6 and / or to suppress oxidation of the back surface of the first conductor portion 6.

すなわち、図６に示すように、実施形態の電子部品は、実施形態の配線基板１０１と、実施形態の配線基板１０１の複数の第２導体部４の一部（図６の中央の第２導体部４）に導電性の接着材１３を介して電気的に接続されたチップ１２と、チップ１２の電極と複数の第２導体部４の他の一部（図６の中央の第２導体部４以外の第２導体部４）とを金属層８を介して電気的に接続するワイヤ１１と、ワイヤ１１およびチップ１２を封止する絶縁性の封止材１０と、を備えている。ワイヤ１１およびチップ１２としては、それぞれ、従来から公知のワイヤおよびチップを用いることができる。封止材１０としては、たとえばエポキシ樹脂等を用いることができる。接着材１３としては、たとえば導電性であれば銀ペースト等の導電性ペーストを用いることができる。 That is, as shown in FIG. 6, the electronic component of the embodiment includes the wiring substrate 101 of the embodiment and a part of the plurality of second conductor portions 4 of the wiring substrate 101 of the embodiment (the second conductor at the center of FIG. 6). a chip 12 which is electrically connected through the bonding material 13 of the conductive property in part 4), another part of the second conductor portion 4 of the tip 12 electrodes and a plurality (second conductor portion of the center of FIG. 6 A wire 11 that electrically connects the second conductor portion 4) other than 4 via the metal layer 8, and an insulating sealing material 10 that seals the wire 11 and the chip 12. As the wire 11 and the chip 12, conventionally known wires and chips can be used, respectively. As the sealing material 10, an epoxy resin etc. can be used, for example. As the adhesive 13, for example, a conductive paste such as a silver paste can be used if it is conductive.

なお、切欠き９は、後述の図１１の模式的平面図に示されるような平面視として、中央の第２導体部４を電気的に分離しない形状とすることができる。このような形状とすれば、図４を用いて説明した導体層４００の一部除去により開口部５を形成するのと同じ工程で、切欠き９を形成することができる。また、図６に示す電子部品において、配線基板１０１に代えて、切欠き９を設けない図１または図５に示す配線基板１を用いて構成することもできる。 In addition, the notch 9 can be made into the shape which does not electrically isolate | separate the center 2nd conductor part 4 as planar view as shown by the typical top view of below-mentioned FIG. With such a shape, the notch 9 can be formed in the same process as forming the opening 5 by removing a part of the conductor layer 400 described with reference to FIG. In addition, the electronic component shown in FIG. 6 may be configured using the wiring board 1 shown in FIG. 1 or FIG. 5 in which the notch 9 is not provided in place of the wiring board 101.

図１１に、図６に示す実施形態の電子部品の模式的な平面図を示す。また、図１２に図１１の破線１１１で取り囲まれた部分の配線基板の第１層の模式的な平面図を示す。図１１に示される実施形態の電子部品の第２導体部４のチップボンディング部４ａの設置箇所が図１２の破線４ａで取り囲まれた箇所に対応している。また、図１１に示される実施形態の電子部品の第２導体部４のワイヤボンディング部４ｂの設置箇所が図１２の破線４ｂで取り囲まれた箇所に対応している。なお、図１２においては、説明の便宜のため、ワイヤボンディング部４ｂの設置箇所を１つのみ示している。 FIG. 11 is a schematic plan view of the electronic component of the embodiment shown in FIG. FIG. 12 is a schematic plan view of the first layer of the wiring board surrounded by a broken line 111 in FIG. The installation location of the chip bonding portion 4a of the second conductor portion 4 of the electronic component of the embodiment shown in FIG. 11 corresponds to the location surrounded by the broken line 4a in FIG. Moreover, the installation location of the wire bonding part 4b of the 2nd conductor part 4 of the electronic component of embodiment shown by FIG. 11 respond | corresponds to the location enclosed by the broken line 4b of FIG. In FIG. 12, for convenience of explanation, only one installation location of the wire bonding portion 4b is shown.

図１１および図１２に示すように、実施形態の電子部品の第２導体部４のチップボンディング部４ａおよびワイヤボンディング部４ｂは、それぞれ、配線基板の第１層の第１導体部６に接するとともに、樹脂部３にも接している。 As shown in FIGS. 11 and 12, the chip bonding portion 4a and the wire bonding portion 4b of the second conductor portion 4 of the electronic component of the embodiment are in contact with the first conductor portion 6 of the first layer of the wiring board, respectively. The resin part 3 is also in contact.

また、たとえば図１３の模式的断面図に示すように、チップボンディング部となる第２導体部４の直下が樹脂部３である場合には、チップ１２の発熱を樹脂部３を通して外部に放出するのは非常に困難である。しかしながら、本実施形態においては、たとえば図６に示すように、チップボンディング部となる第２導体部４の直下に当該第２導体部４と接する第１導体部６が設けられている。したがって、本実施形態においては、チップ１２の発熱をチップボンディング部となる第２導体部４およびその直下の第１導体部６を通して外部に容易に放出することができるため、この点も電子部品の高品質化につながる。 For example, as shown in the schematic cross-sectional view of FIG. 13, when the resin portion 3 is directly below the second conductor portion 4 serving as a chip bonding portion, the heat generated by the chip 12 is released to the outside through the resin portion 3. It is very difficult. However, in the present embodiment, for example, as shown in FIG. 6, the first conductor portion 6 which is in contact with the second conductor portion 4 immediately below the second conductor 4 serving as a chip bonding portion. Therefore, in the present embodiment, the heat generated by the chip 12 can be easily released to the outside through the second conductor part 4 serving as a chip bonding part and the first conductor part 6 immediately below the second conductor part 4. This leads to higher quality.

また、たとえば図１３〜図１５に示すように、ワイヤボンディング部となる第２導体部４の直下が開口７である場合には、ワイヤ１１のワイヤボンディング時にワイヤボンディング部となる第２導体部４がバウンスすることによりボンディング性が低下する。しかしながら、本実施形態においては、たとえば図１６に示すように、ワイヤボンディング部となる第２導体部４の直下に当該第２導体部４と接する第１導体部６が設けられている。したがって、第２導体部４の直下の第１導体部６によって当該第２導体部４の強度を補強することができるため、ワイヤ１１のワイヤボンディング時における当該第２導体部４のバウンスを抑制することによるボンディング性の低下を抑制することもできる。 Further, for example, as shown in FIGS. 13 to 15, when the opening 7 is directly below the second conductor portion 4 serving as the wire bonding portion, the second conductor portion 4 serving as the wire bonding portion during wire bonding of the wire 11. As a result of bounce, bonding properties are degraded. However, in the present embodiment, for example, as shown in FIG. 16, the first conductor portion 6 directly under the second conductor portion 4 serving as a wire bonding portion in contact with the second conductor portion 4 is provided. Accordingly, since the first conductor portion 6 directly under the second conductor portion 4 can reinforce the strength of the second conductor section 4 suppresses the bounce of the second conductor portion 4 at the time of wire bonding wires 11 It is also possible to suppress a decrease in bonding property due to the above.

また、たとえば図１３〜図１５に示すように、ワイヤボンディング部となる第２導体部４の直下が開口７である場合には、ワイヤ１１のワイヤボンディング時にワイヤボンディング部となる第２導体部４に加えられるダメージが大きくなる。しかしながら、本実施形態においては、たとえば図１６に示すように、ワイヤボンディング部となる第２導体部４の直下に当該第２導体部４と接する第１導体部６が設けられている。したがって、第２導体部４の直下の第１導体部６によって当該第２導体部４の強度を補強することができるため、ワイヤ１１のワイヤボンディング時における当該第２導体部４へのダメージを低減することができる。 Further, for example, as shown in FIGS. 13 to 15, when the opening 7 is directly below the second conductor portion 4 serving as the wire bonding portion, the second conductor portion 4 serving as the wire bonding portion during wire bonding of the wire 11. Increases the damage dealt to. However, in the present embodiment, for example, as shown in FIG. 16, the first conductor portion 6 directly under the second conductor portion 4 serving as a wire bonding portion in contact with the second conductor portion 4 is provided. Accordingly, since the first conductor portion 6 directly under the second conductor portion 4 can reinforce the strength of the second conductor portion 4, reduce the damage of the to the second conductor portion 4 at the time of wire bonding wires 11 can do.

また、たとえば図１３〜図１５に示すように、ワイヤボンディング部となる第２導体部４の直下が開口７である場合には、電子部品の２次実装時に半田ボイドが生じて実装不良となることがある。また、第２導体部４の直下が開口７であるために、２次実装時に半田が開口７に逃げ込んでフィレットがうまく形成されず実装強度が低下することがある。しかしながら、本実施形態においては、たとえば図６に示すように、ワイヤボンディング部となる第２導体部４の直下に当該第２導体部４と接する第１導体部６が設けられていることから、これらの２次実装時の問題の発生を抑制することができる。 Further, for example, as shown in FIGS. 13 to 15, when the opening 7 is directly below the second conductor portion 4 serving as the wire bonding portion, a solder void is generated during the secondary mounting of the electronic component, resulting in mounting failure. Sometimes. Further, since the opening 7 is directly under the second conductor portion 4, solder may escape into the opening 7 during the secondary mounting, and the fillet may not be formed well, and the mounting strength may be reduced. However, in the present embodiment, for example, as shown in FIG. 6, since the first conductor portion 6 directly under the second conductor portion 4 serving as a wire bonding portion in contact with the second conductor portion 4 is provided, Occurrence of problems during these secondary mountings can be suppressed.

従来のＱＦＮにおいては、図１７（ａ１）に示すフレーム４０の一部に図１７（ａ２）に示すように開口部５を設けた後に、図１７（ａ３）に示すようにフレーム４０の一部の表面に銀からなる金属層８が形成される。そのため、従来のＱＦＮにおいては、フレーム４０の表面が大気に露出することにより酸化し、フレーム４０が短寿命になるという問題があった。一方、本実施形態においては、図１７（ｂ５）に示すように、第１導体部６の裏面を保護膜１８で被覆することにより、従来のＱＦＮと比較して、第１導体部６の酸化を有効に抑制することができる。なお、従来のＱＦＮにおいて、図１７（ａ２）に示すように開口部５を設ける際に、フレーム４０の各構成要素が分離しないように、機械的に接続するための連結部がフレーム４０に形成される。 In the conventional QFN, after the opening 5 is provided in a part of the frame 40 shown in FIG. 17 (a1) as shown in FIG. 17 (a2), a part of the frame 40 is shown in FIG. 17 (a3). A metal layer 8 made of silver is formed on the surface. Therefore, the conventional QFN has a problem that the surface of the frame 40 is oxidized by being exposed to the atmosphere and the frame 40 has a short life. On the other hand, in this embodiment, as shown in FIG. 17 (b5), the back surface of the first conductor portion 6 is covered with a protective film 18, thereby oxidizing the first conductor portion 6 as compared with the conventional QFN. Can be effectively suppressed. In the conventional QFN, when the opening 5 is provided as shown in FIG. 17 (a2), a connecting portion for mechanical connection is formed in the frame 40 so that the constituent elements of the frame 40 are not separated. Is done.

従来のＱＦＮの組立工程においては、図１８（ａ１）に示すようにチップ１２を接着材１３を介してフレーム４０にチップボンディングした後に図１８（ａ２）に示すようにワイヤ１１をワイヤボンディングすることになる。しかしながら、従来のＱＦＮの組立工程においては、端子の先端が他の部材に固定されていないため、ボンディング性が良好ではないという問題がある。一方、本実施形態においては、端子となる第２導体部４の一部は樹脂部３と接することになるため、ワイヤボンディングが安定し、ボンディング性が向上する。これにより、本実施形態においては、高品質のノンリードタイプの電子部品を製造することが可能になる。 In the conventional QFN assembling process, the chip 12 is chip-bonded to the frame 40 through the adhesive 13 as shown in FIG. 18 (a1), and then the wire 11 is wire-bonded as shown in FIG. 18 (a2). become. However, the conventional QFN assembling process has a problem that the bonding property is not good because the tip of the terminal is not fixed to another member. On the other hand, in the present embodiment, since a part of the second conductor portion 4 serving as a terminal is in contact with the resin portion 3, wire bonding is stabilized and bonding properties are improved. Thereby, in this embodiment, it becomes possible to manufacture a high quality non-lead type electronic component.

一方、本実施形態においては、基本的には、機械的に接続するための連結部は不要である。また、図５を用いて説明した開口７に第１導体部を形成するのに電気めっきを用いる場合、図１１のアウターリード５２となる部分の導体層４００の複数を電気的に接続するように、たとえば図１０の各配線基板１０１の境界部分および外周部分（図１０において破線で示された部分）に、導体層４００による連結部を形成することができる。この場合、連結部の幅は、電気めっきできる程度に導通すればよいため、比較的狭くて構わない。したがって、この比較的幅が狭い連結部を、たとえばダイシングブレードを用いたダンシングにより切断しても、従来のＱＦＮと比較して、バリが発生し難い。また、従来のＱＦＮと比較して、ダイシングブレード等のダイシングに用いられる消耗品の寿命は長くなる。 On the other hand, in this embodiment, basically, a connecting portion for mechanical connection is not necessary. In the case of using electroplating to form a first conductor portion opening 7 described with reference to FIG. 5, so as to electrically connect the plurality of portions of the conductors layers 400 serving as the outer lead 52 of FIG. 11 to, for example, the boundary portion and the outer peripheral portion of the wiring board 101 of FIG. 10 (a portion indicated by a broken line in FIG. 10), it is possible to form the connecting portion by the guide layer 400. In this case, the width of the connecting portion only needs to be conductive to such an extent that electroplating is possible, and therefore may be relatively narrow. Therefore, even if this relatively narrow connecting portion is cut by, for example, dancing using a dicing blade, burrs are less likely to occur compared to the conventional QFN. In addition, the lifetime of consumables used for dicing such as a dicing blade is longer than that of a conventional QFN.

Claims (11)

第１層と、
前記第１層の一方の面上の第２層と、を備え、
前記第１層は、複数の第１導体部と、前記複数の第１導体部の間に配置されて前記複数の第１導体部を電気的に分離する樹脂部と、を備え、
前記第２層は、前記複数の第１導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第２導体部を備え、
前記複数の第２導体部は、それぞれ、前記第２導体部の前記第１層側の面の一部において、前記樹脂部と接している、配線基板。 The first layer;
A second layer on one side of the first layer,
The first layer includes a plurality of first conductor portions, and a resin portion that is disposed between the plurality of first conductor portions and electrically separates the plurality of first conductor portions,
The second layer includes a plurality of second conductor portions that are in contact with each of the plurality of first conductor portions and are electrically separated from each other,
Each of the plurality of second conductor portions is in contact with the resin portion at a part of the surface of the second conductor portion on the first layer side. 前記第２導体部は、チップをボンディングするためのチップボンディング部と、ワイヤをボンディングするためのワイヤボンディング部とを備えた、請求項１に記載の配線基板。   The wiring board according to claim 1, wherein the second conductor portion includes a chip bonding portion for bonding a chip and a wire bonding portion for bonding a wire. 前記ワイヤボンディング部上に金属層をさらに備えた、請求項２に記載の配線基板。   The wiring board according to claim 2, further comprising a metal layer on the wire bonding portion. 前記第１導体部の前記第２導体部側とは反対側の面上に保護膜をさらに備えた、請求項１〜請求項３のいずれか１項に記載の配線基板。   4. The wiring board according to claim 1, further comprising a protective film on a surface of the first conductor portion opposite to the second conductor portion side. 5. 前記第１導体部および前記第２導体部のパターンが複数配列されてなる、請求項１〜請求項４のいずれか１項に記載の配線基板。   The wiring board according to any one of claims 1 to 4, wherein a plurality of patterns of the first conductor part and the second conductor part are arranged. 樹脂基材と前記樹脂基材上の導体層とを備えた積層構造体の前記樹脂基材の一部を除去する工程と、
前記導体層の一部を除去することによって、前記樹脂基材の一部と接するとともに互いに電気的に分離されている複数の第２導体部を形成する工程と、
前記樹脂基材が除去された部分に、前記複数の第２導体部のそれぞれと接するとともに互いに電気的に分離されている複数の第１導体部を形成する工程と、を含む、配線基板の製造方法。 Removing a part of the resin substrate of a laminated structure including a resin substrate and a conductor layer on the resin substrate;
Removing a portion of the conductor layer to form a plurality of second conductor portions that are in contact with a portion of the resin substrate and are electrically separated from each other;
Forming a plurality of first conductor portions that are in contact with each of the plurality of second conductor portions and electrically separated from each other at a portion from which the resin base material has been removed. Method. 前記第２導体部上に金属層を形成する工程をさらに含む、請求項６に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 6, further comprising a step of forming a metal layer on the second conductor portion. 前記複数の第１導体部の少なくとも一部に外部接続用の処理を施す工程をさらに含む、請求項６または請求項７に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 6, further comprising a step of performing an external connection process on at least a part of the plurality of first conductor portions. 請求項１〜請求項５のいずれか１項に記載の配線基板と、
前記第２層上のチップと、
前記チップに電気的に接続されたワイヤと、
前記チップと前記ワイヤとを封止する封止材と、を備え、
前記チップは、前記複数の第２導体部の一部にボンディングされており、
前記ワイヤは、前記チップと前記複数の第２導体部の他の一部とを電気的に接続する、電子部品。 The wiring board according to any one of claims 1 to 5,
A chip on the second layer;
A wire electrically connected to the chip;
A sealing material for sealing the chip and the wire,
The chip is bonded to a part of the plurality of second conductor portions,
The wire is an electronic component that electrically connects the chip and another part of the plurality of second conductor portions. 請求項１〜請求項４のいずれか１項に記載の配線基板を準備する工程と、
前記複数の第２導体部の一部にチップをボンディングする工程と、
前記チップと前記複数の第２導体部の他の一部とをワイヤにより電気的に接続する工程と、
前記チップと前記ワイヤとを封止材により封止する工程と、を含む、電子部品の製造方法。 Preparing the wiring board according to any one of claims 1 to 4,
Bonding a chip to a part of the plurality of second conductor portions;
Electrically connecting the chip and another part of the plurality of second conductor portions by wires;
And a step of sealing the chip and the wire with a sealing material. 前記配線基板を切断して個片化する工程をさらに含む、請求項１０に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 10, further comprising a step of cutting the wiring substrate into pieces.
JP2016136037A 2016-07-08 2016-07-08 Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method Active JP6333894B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016136037A JP6333894B2 (en) 2016-07-08 2016-07-08 Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method
CN201780042267.9A CN109478536A (en) 2016-07-08 2017-04-04 Circuit board, the manufacturing method of circuit board, the manufacturing method of electronic component and electronic component
PCT/JP2017/014101 WO2018008214A1 (en) 2016-07-08 2017-04-04 Wiring board, method for manufacturing wiring board, electronic component, and method for manufacturing electronic component
MYPI2019000001A MY192589A (en) 2016-07-08 2017-04-04 Wiring substrate, method for manufacturing wiring substrate, electronic component, and method for manufacturing electronic component
KR1020187036756A KR102254999B1 (en) 2016-07-08 2017-04-04 A wiring board, a method for manufacturing a wiring board, an electronic component, and a method for manufacturing an electronic component
TW106111861A TWI650051B (en) 2016-07-08 2017-04-10 Wiring substrate, manufacturing method of wiring substrate, electronic component, and manufacturing method of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016136037A JP6333894B2 (en) 2016-07-08 2016-07-08 Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method

Publications (2)

Publication Number Publication Date
JP2018006702A true JP2018006702A (en) 2018-01-11
JP6333894B2 JP6333894B2 (en) 2018-05-30

Family

ID=60912065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016136037A Active JP6333894B2 (en) 2016-07-08 2016-07-08 Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method

Country Status (6)

Country Link
JP (1) JP6333894B2 (en)
KR (1) KR102254999B1 (en)
CN (1) CN109478536A (en)
MY (1) MY192589A (en)
TW (1) TWI650051B (en)
WO (1) WO2018008214A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303859A (en) * 2002-04-10 2003-10-24 Hitachi Cable Ltd Tape carrier for semiconductor device and its manufacturing method
JP2005116909A (en) * 2003-10-10 2005-04-28 Hitachi Cable Ltd Electronic device and wiring board used therefor
JP2011029518A (en) * 2009-07-28 2011-02-10 Shindo Denshi Kogyo Kk Flexible printed wiring board, semiconductor device, and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
JP5848976B2 (en) * 2012-01-25 2016-01-27 新光電気工業株式会社 WIRING BOARD, LIGHT EMITTING DEVICE, AND WIRING BOARD MANUFACTURING METHOD

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303859A (en) * 2002-04-10 2003-10-24 Hitachi Cable Ltd Tape carrier for semiconductor device and its manufacturing method
JP2005116909A (en) * 2003-10-10 2005-04-28 Hitachi Cable Ltd Electronic device and wiring board used therefor
JP2011029518A (en) * 2009-07-28 2011-02-10 Shindo Denshi Kogyo Kk Flexible printed wiring board, semiconductor device, and method for manufacturing the same

Also Published As

Publication number Publication date
KR20190025835A (en) 2019-03-12
JP6333894B2 (en) 2018-05-30
TW201804881A (en) 2018-02-01
MY192589A (en) 2022-08-29
TWI650051B (en) 2019-02-01
WO2018008214A1 (en) 2018-01-11
CN109478536A (en) 2019-03-15
KR102254999B1 (en) 2021-05-24

Similar Documents

Publication Publication Date Title
JP5802695B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101117848B1 (en) A semiconductor device and a method for manufacturing the same
CN107170716B (en) Semiconductor package and method for manufacturing semiconductor package
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP3436159B2 (en) Method for manufacturing resin-encapsulated semiconductor device
KR20150032493A (en) Semiconductor device and method of manufacturing the same
JP7089388B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2014067750A (en) Resin-encapsulated semiconductor device and method of manufacturing the same
US9679835B2 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
JP2008130701A (en) Wiring substrate, semiconductor device using the substrate, and method of manufacturing the semiconductor device
US9972560B2 (en) Lead frame and semiconductor device
TW201539695A (en) Semiconductor device and method of manufacturing the same
WO2017006633A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US11251110B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP3660663B2 (en) Chip package manufacturing method
JP6927634B2 (en) Substrate for mounting semiconductor elements and its manufacturing method
JP6333894B2 (en) Wiring board, wiring board manufacturing method, electronic component, and electronic component manufacturing method
JP2017188604A (en) Lead frame and semiconductor device, and manufacturing method of lead frame and semiconductor device
JPH1126648A (en) Semiconductor device and lead frame thereof
CN112992843B (en) Thin film flip chip packaging structure and manufacturing method thereof
JP2013254984A (en) Semiconductor device
JP7145414B2 (en) Lead frame and its manufacturing method, and semiconductor device and its manufacturing method
JP6923299B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180425

R150 Certificate of patent or registration of utility model

Ref document number: 6333894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250