JP6288777B2

JP6288777B2 - 発振装置

Info

Publication number: JP6288777B2
Application number: JP2014223084A
Authority: JP
Inventors: 赤池　和男; 和男赤池; 古幡　司; 司古幡; 依田　友也; 友也依田
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2014-06-25
Filing date: 2014-10-31
Publication date: 2018-03-07
Anticipated expiration: 2034-10-31
Also published as: US20170133984A1; US10141887B2; JP2016027684A; CN106664060B; WO2015199068A1; CN106664060A

Description

本発明は、水晶振動子が置かれる雰囲気の温度制御を行うためのヒーターを備えた発振装置に関する。

高精度な発振出力を得るための発振装置として、例えば発振回路、水晶振動子、ヒーター及び温度検出器を槽内に備えたＯＣＸＯ（oven controlled crystal oscillator）が知られている。前記ヒーターは、例えばＯＣＸＯの電源電圧Ｖｃｃを入力するための入力端子に接続される。また、前記温度検出器は、前記槽内の温度を検出し、その検出値に応じた制御電圧を前記ヒーターに出力する。この制御電圧に基づいて、前記入力端子からヒーターに流れる電流が制御され、前記槽内が一定の温度に保たれるようにヒーター電力が制御される。それによって、水晶振動子からの出力周波数が安定する。つまり、前記槽は恒温槽として構成される。

前記ヒーターは例えばPNP型トランジスタまたはNPN型トランジスタを含み、前記制御電圧はこれらトランジスタのベースに印加される。PNP型トランジスタを用いる場合、前記電源電圧の入力端子はエミッタに接続され、NPN型トランジスタを用いる場合、前記電源電圧の入力端子はコレクタに接続される。実施の形態で説明するように、前記ヒーター電力は、これらのトランジスタに供給される電流×Ｖｃｃである。

ところで電源電圧Ｖｃｃは変動する場合がある。そのように電源電圧Ｖｃｃが変動すると、それに伴ってヒーター電力が変動し、前記恒温槽内の温度が変動する。結果として、前記発振周波数の安定性が低下してしまう。このヒーター電力の変動を防ぐために、前記入力端子とヒーターとの間にレギュレータを設け、ヒーターに印加する電圧を一定にすることも考えられるが、ヒーターには他の回路部品に比べて大きな電流を流す必要があるため、当該レギュレータにおける電圧降下による発熱が大きくなってしまう。そのため槽内の設定温度を比較的高い温度にした場合に、温度制御ができなくなってしまう。

特許文献１には、上記のヒーター及び温度検出器を備えた温度制御回路について記載され、当該温度制御回路は、前記ＯＣＸＯに適用することについて示されている。しかし、この特許文献１では、前記温度検出器をサーミスタにより構成しており、当該サーミスタの温度検出精度の限界により、ＯＣＸＯの周波数精度の向上が期待できない。

特開２００１−１１７６４５号公報

本発明はこのような事情の下になされたものであり、その目的は、水晶振動子が置かれる雰囲気を加熱するヒーターを備えた発振装置において、前記ヒーターの電源部の電圧変動による発振周波数の変動を抑えることができる技術を提供することである。

本発明の発振装置は、発振出力用の水晶振動子が置かれる雰囲気の温度を温度検出部により検出し、温度検出値に基づいてヒーターの温度を制御して前記温度を安定化させる発振装置において、
前記温度検出値に基づいて生成される制御信号の信号路に介挿されたバッファアンプと、
電源部と接地との間にコレクタ及びエミッタが位置するように設けられ、ベースが前記バッファアンプの出力端に接続されるトランジスタからなるヒーターと、
前記電源部の電圧変動による前記ヒーターに供給される電力の変動が抑制されるように、前記バッファアンプの利得を調整するために設けられ、前記電源部の電圧に対応する電圧と予め設定された電圧との差分を増幅して前記バッファアンプの利得調整端に入力する第１の差動アンプと、
を備えたことを特徴とする。

本発明の他の発振装置は、発振出力用の水晶振動子が置かれる雰囲気の温度を温度検出部により検出し、温度検出値に基づいてヒーターの温度を制御して前記温度を安定化させる発振装置において、
前記温度検出値と温度目標値との差分を取り出す加算部と、
正の電圧を供給する電源部に接続される発熱用抵抗と、当該発熱用抵抗を介して前記電源部にエミッタが接続され、コレクタが接地されたＰＮＰ型トランジスタと、からなるヒーターと、
予め設定した電圧を供給するための定電圧供給部と、
出力端が前記ＰＮＰ型トランジスタのベースに接続され、正の入力端に前記加算部により取り出された差分に対応する電圧が供給され、負の入力端に前記定電圧供給部から電圧が供給される差動アンプと、
前記発熱用抵抗と前記エミッタとの間と、前記定電圧供給部との間とに互いに直列に接続されて設けられる第１の分圧抵抗及び第２の分圧抵抗と、
前記加算部と前記差動アンプの正の入力端との間に介設される第３の分圧抵抗と、
前記電源部と前記発熱用抵抗との間と、前記差動アンプの正の入力端と前記第３の分圧抵抗との間とに接続される第４の分圧抵抗と、
を備え、
第１の分圧抵抗と第２の分圧抵抗との間と前記差動アンプの負の入力端とが接続されることを特徴とする。

本発明の発振装置によれば、温度検出値に基づいて生成された制御信号の信号路に介挿されたバッファアンプと、前記バッファアンプにベースが接続されるトランジスタからなるヒーターと、前記バッファアンプの利得を調整するために設けられ、前記電源電圧に対応する電圧と予め設定された電圧との差分を増幅して前記バッファアンプの利得調整端に入力する差動アンプと、を備える。このような構成により、トランジスタのエミッタまたはコレクタに接続される電源部の電圧変動を相殺するように当該トランジスタに電流を流すことができる。その結果として、発振周波数の変動を抑えることができる。

また、本発明の他の発振装置によれば、温度検出値と温度目標値との差分を取り出す加算部と、正の電圧を供給する電源部に接続される発熱用抵抗と、当該発熱用抵抗を介して前記電源部にエミッタが接続され、コレクタが接地されたＰＮＰ型トランジスタと、からなるヒーターと、予め設定した電圧を供給するための定電圧供給部と、出力端が前記ＰＮＰ型トランジスタのベースに接続された差動アンプと、を備える。このような構成により、前記電源部の電圧変動を相殺するように前記発熱用抵抗及びトランジスタに電流を流し、発振周波数の変動を抑えることができる。

本発明の第１の実施形態に係るＯＣＸＯのブロック図である。前記ＯＣＸＯに含まれる発熱制御回路の回路図である。本発明の第２の実施形態に係るＯＣＸＯのブロック図である。前記ＯＣＸＯに含まれる発熱制御回路の回路図である。信号が変化する様子を示す模式図である。前記第２の実施形態に含まれる発熱制御回路の変形例を示す回路図である。前記第２の実施形態のＯＣＸＯの変形例を示すブロック図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。第３の実施形態のＯＣＸＯを示すブロック図である。前記第３の実施形態に含まれる発熱制御回路を示すブロック図である。前記発熱制御回路の変形例を示すブロック図である。評価試験の結果を示すグラフ図である。評価試験の結果を示すグラフ図である。

（第１の実施形態）
図１は、本発明の実施形態に係るＯＣＸＯ１のブロック図である。ＯＣＸＯ１には、第１の水晶振動子１１、第２の水晶振動子１２と、これらの水晶振動子を発振させる第１の発振回路１１Ａ、第２の発振回路１２Ａとが含まれる。第１の発振回路１１Ａ、１２Ａは、例えばコルピッツ型の発振回路により構成される。第１の発振回路１１Ａ及び第２の発振回路１２Ａの後段側には、周波数差検出部１３、補正値演算部１４、加算部１５、ＰＬＬ回路部１６、ローパスフィルタ（ＬＰＦ）１７及び水晶電圧制御発振器（ＶＣＸＯ）１８が接続されている。これらの各回路は、恒温槽の中に設けられる。

前記ＰＬＬ回路部１６は、第１の発振回路１１Ａからの発振出力をクロック信号とし、デジタル値である周波数設定信号に基づいて生成されるパルス信号とＶＣＸＯ１８からの帰還パルスとの位相差に相当する信号をアナログ化し、そのアナログ信号を積分してローパスフィルタ１７に出力する。ＶＣＸＯ１８の出力がＯＣＸＯ１の発振出力である。

第１の発振回路１１Ａからの発振出力ｆ１と第２の発振回路１２Ａからの発振出力ｆ２との周波数差ΔＦに対応する値は、水晶振動子１１、１２が置かれている雰囲気の温度に対応し、温度検出値ということができる。なお、説明の便宜上ｆ１、ｆ２は、夫々第１の発振回路１１Ａ及び第２の発振回路１２Ａの発振周波数をも表しているものとする。周波数差検出部１３は、この例では、{（ｆ２−ｆ１）／ｆ１}−{（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ}の値を取り出しており、この値が温度に対して比例関係にある温度検出値に相当する。ｆ１ｒ及びｆ２ｒは、夫々基準温度例えば２５℃における第１の発振回路１１Ａの発振周波数及び第２の発振回路１２Ａの発振周波数である。

補正値演算部１４は、前記温度検出値と、予め作成した周波数補正値との関係と、に基づいて周波数補正値を算出する。前記周波数補正値は、第１の水晶振動子１１の温度が目標温度から変動した時に、その変動分、つまり前記クロック信号の温度変動分を補償するための値である。加算部１５には、この周波数補正値とメモリ１０に格納さえた設定値とが入力され、互いに加算されて、周波数設定信号が設定される。そして、この周波数設定信号が加算部１５からＰＬＬ回路部１６へ入力される。制御電圧Ｖｃを変更することで、加算部１５からＰＬＬ回路部１６に出力される周波数設定信号が変化する。それによってＯＣＸＯ１の発振出力周波数が変化する。

より詳しくは、ＰＬＬ回路部１６は、ＤＤＳ（Direct Digital Synthesizer）回路部、分周器及び位相比較部を備える。前記ＤＤＳ回路部から出力される鋸波に基づいて参照用クロックが形成され、ＶＣＸＯ１８の出力を分周した出力信号と前記参照用クロックとの位相を位相比較部にて比較し、比較結果がＬＰＦ１７に出力される。ＬＰＦ１７からの出力によりＶＣＸＯ１８の出力が制御される。前記ＤＤＳ回路部は、第１の発振回路１１Ａから出力される周波数信号を基準クロックとして用い、目的とする周波数の鋸波を出力するための制御電圧が入力されている。しかし前記基準クロックの周波数が温度特性をもっているため、この温度特性をキャンセルするために、前記ＤＤＳ回路部に入力される前記制御電圧は、前記加算部１５からの周波数補正値に対応する信号に加算されている。このようにＯＣＸＯ１はＴＣＸＯとしても構成されており、後述の発熱回路の作用と、この補正値演算部１４による周波数補正とによる二重の温度対応が行われた、高い精度で出力を安定させることができる装置として構成されている。

前記温度検出値と周波数補正値との関係は、メモリ１０に格納されている。例えば（ｆ２−ｆ２ｒ）／ｆ２ｒ＝ＯＳＣ２、（ｆ１−ｆ１ｒ）／ｆ１ｒ＝ＯＳＣ１とすると、水晶振動子の生産時に（ＯＳＣ２−ＯＳＣ１）と温度との関係を実測により取得し、この実測データから、温度に対する周波数変動分を相殺する補正周波数曲線を導き出し、最小二乗法により９次の多項近似式係数を導き出している。そして多項近似式係数を予め前記メモリ１０に記憶しておき、補正値演算部１４は、これら多項近似式係数を用いて補正値の演算処理を行っている。

さらに、周波数差検出部１３から前記温度検出値が加算部２１に出力され、加算部２１において、当該温度検出値と前記メモリ１０に格納された設定値（目標温度値）とが互いに加算される。この加算値である制御信号がループフィルタ２２に出力されて積分され、その積分値がＰＷＭ回路２３に出力される。

ＰＷＭ回路２３は、１４ビットのデジタル信号（−２^１３から＋２^１３までの２の補数）を一定時間のパルス信号で表現する変換を行う。例えば最小Ｈパルス幅が１０ｎｓｅｃの場合には、２^１４＊１０^−９＝１６．３８４ｍｓｅｃを一定時間とし、その間のパルス数デジタル信号を表現する。具体的には次のように表される。１４ビットのデジタル値がゼロのときには、１６．３８４ｍｓｅｃ間のＨパルス数は２^１３個である。１４ビットのデジタル値が−２^１３のときには、１６．３８４ｍｓｅｃ間のＨパルス数はゼロ個である。１４ビットのデジタル値が２^１３ −１のときには、１６．３８４ｍｓｅｃ間のＨパルス数は２^１４ −１個である。即ち、ＰＷＭ回路２３はデジタル値をアナログ値に変換する役割を有する。

ＰＷＭ回路２３の後段にはローパスフィルタ（ＬＰＦ）２４が設けられ、ＰＷＭ回路２３からの出力を平均化して当該出力であるパルス数に応じた直流電圧を後述の発熱制御回路３に出力する。概略的に言えば、前記ケースである恒温槽内の温度が設定温度より高い場合、設定温度より低い場合において夫々、前記{（ｆ２−ｆ１）／ｆ１}−{（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ}に基づいて、前記恒温槽内の温度と設定温度との偏差を補償するための電圧Ｖ１を出力できるように、周波数差検出部１３と発熱制御回路３との間には演算回路が設けられていることになる。

発振回路１１Ａ、１２Ａ、周波数差検出部１３、補正値演算部１４、加算部１５、ＰＬＬ回路部１６、ＬＰＦ１７、加算部２１、ループフィルタ２２、及びＰＷＭ回路２３は、集積回路２５に含まれる。図中２６は、ＯＣＸＯ１の電源電圧Ｖｃｃが入力される端子であり、ＯＣＸＯ１の外部から３．３Ｖの電圧が印加される。また、電源部を構成する前記入力端子２６と、前記集積回路２５との間のラインには電圧を安定化させる定電圧供給部であるレギュレータ２７が設けられている。このレギュレータ２７により、集積回路２５を構成する上記の各回路には３Ｖの電源電圧が供給される。そのためＬＰＦ２４から発熱制御回路３に出力される電圧Ｖ１は、電源電圧Ｖｃｃの変動によって変動しない。レギュレータ２７の出力は、発熱制御回路３にも供給される。

集積回路２５、水晶振動子１１、１２、ＬＰＦ１７、２４、ＶＣＸＯ１８、発熱制御回路３は、ケース内に格納され、発熱制御回路３のトランジスタの発熱によって当該ケース内が一定の温度になるように制御される。つまり、前記ケースは恒温槽として構成され、水晶振動子１１、１２の周囲温度が一定になるように制御され、水晶振動子１１、１２から安定した発振出力が取り出せるように構成されている。

続いて、発熱制御回路３について図２のブロック図を参照して説明する。発熱制御回路３は、差動増幅器３１及びＰＮＰ型トランジスタ３２を備えており、ＬＰＦ２４から出力されたアナログ電圧が制御信号の信号路をなす信号路４１を介して当該差動増幅器３１の＋側の入力端子に入力される。信号路４１には第３の分圧抵抗である抵抗Ｒ３が介設されている。差動増幅器３１の出力端は、ＰＮＰ型トランジスタ３２のベースに接続され、制御電圧を印加する。前記ＰＮＰ型トランジスタ３２のコレクタは接地されている。電源電圧入力端子２６は信号路４２を介して前記ＰＮＰトランジスタ３２のエミッタに接続されており、信号路４２には発熱用抵抗ＲＬが介挿されている。前記ＰＮＰ型トランジスタ３２及び発熱用抵抗ＲＬにより、ヒーターが構成される。

電源電圧入力端子２６と発熱用抵抗ＲＬとの間と、抵抗Ｒ３と差動増幅器３１の＋側の入力端子とを接続する信号路４３が設けられており、信号路４３には第４の分圧抵抗である抵抗Ｒ４が介挿されている。また、定電圧供給部２７と、信号路４２において発熱用抵抗ＲＬとＰＮＰトランジスタ３２のエミッタとの間とを接続する信号路４４が設けられ、この信号路４４に第１の分圧抵抗である抵抗Ｒ１、第２の分圧抵抗である抵抗Ｒ２が直列に設けられている。

前記差動増幅器３１及び各抵抗Ｒ１〜Ｒ４は、制御電圧供給回路４を構成する。この制御電圧供給回路４は、電源電圧Ｖｃｃの変動によるトランジスタ３２に供給される電力と発熱用抵抗ＲＬに供給される電力との合計であるヒーター電力Ｐの変動が補償されるように、当該トランジスタ３２に制御電圧を供給するための電圧変動抑制部をなす。ヒーター電力Ｐ＝Ｖｃｃ×Ｉであり、このＩは発熱用抵抗ＲＬ及びトランジスタ３２のエミッタに各々供給される電流である。図２中、ＬＰＦ２４から発熱制御回路３に供給される電圧をＶ１として示している。このＶ１が一定であるときに、前記電源電圧Ｖｃｃが変動しても前記ヒーター電力Ｐの変動が補償され、当該ヒーター電力Ｐが一定の値になるように発熱制御回路３が構成される。

上記のヒーター電力Ｐについて補足して説明しておくと、ヒーター電力Ｐは、発熱用抵抗ＲＬに供給される電圧×発熱用抵抗ＲＬに供給される電流Ｉ（＝発熱用抵抗ＲＬに供給される電力）＋トランジスタ３２に供給される電圧×トランジスタ３２に供給される電流Ｉ（＝トランジスタ３２に供給される電力）である。ただし、後述の評価試験で示すように、トランジスタ３２に供給される電力に対して、発熱用抵抗ＲＬに供給される電力は非常に小さい。

続いて、発熱制御回路３の作用を説明する。前記ＬＰＦ２４からの出力電圧Ｖ１が例えば１Ｖで一定であるものとして、ここでは２Ｖに設定されている電源電圧Ｖｃｃが、２．２Ｖに変動する例を説明する。また、ヒーター電力Ｐは１Ｗに制御されるものとする。説明の便宜上、図２中トランジスタ３２のエミッタに供給される電圧について、電源電圧Ｖｃｃが２Ｖであるときの電圧をＶ０、電源電圧Ｖｃｃが２．２Ｖであるときの電圧をＶ０′として説明する。また、差動増幅器３１の＋側に入力される電圧をＶＡ、−側に入力される電圧をＶＢとする。

Ｖｃｃが２Ｖのとき、Ｐ＝Ｖｃｃ×Ｉ（式１とする）であることから、ヒーター電力Ｐを１Ｗにするために、Ｉ＝１／２＝０．５Ａである。また、Ｉ＝（Ｖｃｃ−Ｖ０）／ＲＬ（式２とする）であることから、Ｉ＝（２−Ｖ０）／ＲＬである。従って、０．５Ａ＝（２−Ｖ０）／ＲＬであり、この式を変形するとＶ０＝２−０．５ＲＬ（式３とする）となる。

Ｖｃｃが２．２Ｖのとき、式１よりＩ＝１／２．２≒０．４６Ａである。また式２より、Ｉ＝（２．２−Ｖ０′）／ＲＬである。従って、０．４６Ａ＝（２．２−Ｖ０′）／ＲＬであるため、Ｖ０′＝２．２−０．４６ＲＬ（式４とする）である。式３、式４より、Ｖｃｃが２Ｖから２．２Ｖに変動したとき、Ｖ０は、（２．２−０．４６ＲＬ）−（２−０．５ＲＬ）＝（０．２＋０．０４ＲＬ）Ｖだけ増加することが必要になる。
まとめると、Ｖｃｃが２Ｖから２．２Ｖに上昇すると、差動増幅器３１への入力電圧ＶＡ、ＶＢが共に上昇するが、ＶＡ、ＶＢの上昇率は互いに異なる。その結果ＶＡ、ＶＢの上昇によって、ＰＮＰトランジスタ３２のベース電位が低くなり、このためトランジスタ３２のエミッタ電圧Ｖ０が（０．２＋０．０４ＲＬ）Ｖだけ上昇するように各部品の回路定数が決められている。

Ｖｃｃが２．０Ｖから低下した場合については、この低下に対応するようにエミッタ電圧Ｖ０が低下し、それによってヒーター電力が１Ｗに維持される。
また、上記のようにＬＰＦ２４からの出力電圧Ｖｐは、水晶振動子１１、１２の周囲温度の検出値に対応しており、この出力電圧Ｖｐが差動増幅器３１に入力されるので、差動増幅器３１からの出力は、この温度検出値の変動によって変動する。このように温度検出値に応じた電圧と、電源電圧Ｖｃｃに応じた電圧とに基づいて、前記ヒーター電力Ｐが制御されることで、水晶振動子１１、１２の周囲温度が一定になるように制御される。

上記の周波数差検出部１３の出力であるＯＳＣ２−ＯＳＣ１と温度との相関度は極めて高い。ＯＣＸＯ１では、このＯＳＣ２−ＯＳＣ１からの出力と、電源電圧Ｖｃｃに対応する出力とを差動増幅器３１に入力し、この差動増幅器３１の出力をＰＮＰ型トランジスタ３２のベースに供給し、トランジスタ３２を流れる電流を制御して、それによってトランジスタ３２の発熱量を制御している。従って、前記トランジスタ３２の発熱量は水晶振動子１１、１２の周囲温度に精度高く対応し、また電源電圧の変動に応じて、その変動に起因する温度変化を補償するように制御される。従って、前記周囲温度が設定温度になるように精度高く制御し、ＯＣＸＯ１の発振出力を安定化することができる。

（第２の実施形態）
第２の実施形態に係るＯＣＸＯ５について、ＯＣＸＯ１との差異点を中心に説明する。このＯＣＸＯ５におけるＯＣＸＯ１に対する差異点としては、図３に示すようにＰＷＭ回路２３の後段に発熱制御回路５０を備えていることである。第１の実施形態でＰＷＭ回路２３の後段に設けられるＬＰＦ２４は、後述するように発熱制御回路５０に含まれるものとする。

図４は、発熱制御回路５０のブロック図である。この発熱制御回路５０は、第１の実施形態で説明した発熱制御回路３を含んでいる。この第２の実施形態の発熱制御回路３においても第１の実施形態と同様、電源電圧Ｖｃｃが上昇したことによって、差動増幅器３１の＋側の入力端子に印加される電圧及び−側の入力端子に印加される電圧が共に上昇するときに、前記−側の入力端子に印加される電圧の上昇率よりも、前記＋側の入力端子に印加される電圧の上昇率の方が大きくなるように、各抵抗Ｒの抵抗値が設定されている。

前記発熱制御回路３を構成する信号路４１の他端は、抵抗５１、抵抗５２、バッファアンプ５３の出力端、入力端をこの順に介してＰＷＭ回路２３に接続される。抵抗５１、５２間及び抵抗５１、Ｒａ間には、接地されたコンデンサ５４、５５が設けられている。これら抵抗５１、５２、コンデンサ５４、５５は、既述のＬＰＦ２４を構成する。

入力端子２６と信号路４１とを接続する信号路４４は分岐し、この分岐端は、抵抗６１を介して差動増幅器６２の−側の入力端子に接続されている。また、レギュレータ２７と差動増幅器６２の＋側の入力端子とを接続する信号路６３が設けられ、信号路６３には抵抗６４が介設されている。信号路６３において、抵抗６４と差動増幅器６２との間にはその一端が接地された抵抗６６の他端が接続されている。差動増幅器６２の出力端は、バッファアンプ５３の利得調整端（不図示）に電源電圧を供給できるように接続されている。差動増幅器６２の出力端とバッファアンプ５３との間に抵抗６７の一端が接続され、抵抗６７の他端は差動増幅器６２の−側の入力端子と抵抗６１との間に接続されている。差動増幅器６２及び抵抗６１、６４、６６、６７は、電源電圧入力端子２６からバッファアンプ５３へ電源電圧を供給するための電源電圧供給回路６０を構成する。

バッファアンプ５３は接地されており、当該バッファアンプ５３の入力側のインピーダンスが無限大、出力側のインピーダンスが０となるように構成され、ＬＰＦ２４からＰＭＷ回路２３への信号の逆流を防ぐ。図５の模式図に示すようにＰＷＭ回路２３からは、矩形波の電圧信号が出力される。バッファアンプ５３は、その矩形波を増幅してＬＰＦ２４に出力する。この増幅の利得は、前記電源電圧供給回路６０から当該バッファアンプ５３の利得調整端に供給される電源電圧の変動によって変動し、電源電圧が大きいほど利得が大きい。前記ＬＰＦ２４は、バッファアンプ５３からの出力を平均化し、当該出力のデューティー比と矩形波のレベルに応じた直流電圧を制御電圧供給回路４に出力する。

発熱制御回路３について、上記のヒーター電力Ｐ＝Ｖｃｃ×Ｉであるため、ヒーター電力Ｐと電源電圧Ｖｃｃとの対応は比例関係である。また、ＬＰＦ２４の出力電圧であるＶ１とヒーター電力Ｐとの関係も比例関係で表される。出力電圧Ｖ１は、ＰＷＭ回路２３の出力のデューティー比に対応するので、当該デューティー比とヒーター電力Ｐとについても比例関係で表され、当該比例関係は、Ｖｃｃが変動しても変動しない。ＰＷＭ回路２３からの出力が一定であるとして、電源電圧Ｖｃｃが所定値から例えば当該所定値の１０％分上昇し、それによってヒーター電力Ｐが所定値に対して当該所定値の１０％分上昇したら、その上昇した１０％分のヒーター電力を低下させる出力がバッファアンプ５３から得られるように、電源電圧供給回路６０からの出力電圧が制御され、当該ヒーター電力が一定になるように制御される。

この第２の実施形態の発熱制御回路５０の動作について説明する。電源電圧Ｖｃｃが所定の値から上昇すると、電源電圧供給回路６０の差動増幅器６２の−側の入力端子へ供給される電圧が上昇し、差動増幅器６２からバッファアンプ５３へ供給される電源電圧が低下する。それによって、バッファアンプ５３からの出力が低下し、前記ＬＰＦ２４からの出力電圧Ｖ１が低下する。この出力電圧Ｖ１の低下量は、電源電圧Ｖｃｃの上昇量に対応する。そして、出力電圧Ｖ１が低下した分、トランジスタ３２のベース電位が低くなり、このためトランジスタ３２のエミッタ電圧Ｖ０が上昇して、ヒーター電力Ｐの変動が補償される。それによって、ＯＣＸＯ５を構成する恒温槽内の温度が設定温度に保たれる。

電源電圧Ｖｃｃが所定の値から低下すると、電源電圧供給回路６０の差動増幅器６２の−側の入力端子へ供給される電圧が低下し、差動増幅器６２からバッファアンプ５３へ供給される電源電圧が上昇する。それによって、バッファアンプ５３からの出力が上昇し、前記ＬＰＦ２４からの出力電圧Ｖ１が上昇する。この出力電圧Ｖ１の上昇量は、電源電圧Ｖｃｃの低下量に対応する。そして、出力電圧Ｖ１が上昇した分、トランジスタ３２のベース電位が高くなり、このためトランジスタ３２のエミッタ電圧Ｖ０が低下して、ヒーター電力Ｐの変動が補償される。それによって、ＯＣＸＯ５を構成する恒温槽内の温度が設定温度に保たれる。

この第２の実施形態のＯＣＸＯ５は、このような発熱制御回路５０を備えることでＯＣＸＯ１と同様に入力端子２６に印加される電源電圧Ｖｃｃの変動によるヒーター電力の変動を抑えることができるので、恒温槽内の温度が設定温度になるように高い精度で制御し、発振周波数を高い精度で安定化させることができる。また、後述の実験で示すようにＯＣＸＯ５ではＯＣＸＯ１よりも広い槽内の温度範囲で、ヒーター電力を安定化させることができる。

第２の実施形態の発熱制御回路については、ＰＮＰ型トランジスタ３２の代わりにＮＰＮ型トランジスタ７１を備えるようにしてもよい。図６は、そのようにＮＰＮ型トランジスタ７１を備える発熱制御回路７２の一例を示しており、ＮＰＮ型トランジスタ７１のコレクタは発熱用抵抗ＲＬを介して電源電圧入力端子２６に接続され、ＮＰＮ型トランジスタ７１のエミッタは接地されている。また、その他の第２の実施形態の発熱制御回路５０との差異は、信号路４１つまりバッファアンプ５３、ループフィルタ２２が差動増幅器３１の−側の入力端子に接続され、入力端子２６に接続される信号路４２が差動増幅器３１の＋側の入力端子に接続されていることが挙げられる。

そして、この発熱制御回路７２においても、既述の発熱制御回路５０と同様の作用によって、電源電圧Ｖｃｃが変動したときにヒーター電力Ｐの変動が補償される。即ち、電源電圧Ｖｃｃが所定の値から変動することで、バッファアンプ５３からの出力、ＮＰＮ型トランジスタ７１のベース電位が変化し、トランジスタ７１のエミッタ電圧が変化して、ヒーター電力Ｐが一定になる。この例では、ヒーター電力Ｐ＝Ｖｃｃ×Ｉについての電流Ｉは、トランジスタ７１のエミッタに流れる電流である。

上記のようにＰＷＭ回路２３は、デジタル信号をアナログ信号に変換して出力する役割を有するが、そのようにデジタル−アナログ変換を行うことができる回路をＰＷＭ回路２３の代わりに設けることができる。図７には第２の実施形態のＯＣＸＯ５において、ＰＷＭ回路２３の代わりにデジタル−アナログコンバータ（ＤＡＣ）７３を設けた例を示している。このＤＡＣ７３には、上記のループフィルタ２２からの出力と、レファレンス信号としてアナログ−デジタルコンバータ（ＡＤＣ）７４によりデジタル値に変換された電源電圧供給回路６０からの信号が供給される。ＤＡＣ７３では、ループフィルタ２２からの出力と、前記レファレンス信号の電圧値と、予め設定されたゲインとが乗算され、この乗算値に対応する電圧がバッファアンプ５３に供給される。

評価試験１−１
本発明に関連して行われた評価試験について説明する。評価試験１−１として、第１の実施形態で説明したＯＣＸＯ１と略同様に構成されたＯＣＸＯ（試験用ＯＣＸＯと表記する）の発振出力周波数から得られる周波数偏差と、トランジスタ３２のコレクタから出力される電流の値とを測定する試験を行った。この試験用ＯＣＸＯは、ＬＰＦ２４の後段に制御電圧供給回路４を備えていないため、ＬＰＦ２４の出力電圧が当該制御電圧供給回路４で調整されずにトランジスタ３２に供給される。電源電圧Ｖｃｃは３．３Ｖ±２．５％の範囲で変動させて、前記測定を行った。

図８の上段のグラフは前記周波数偏差が変動する様子を示しており、下段のグラフは前記コレクタからの出力電流の値が変動する様子を示している。前記周波数偏差は（（基準の周波数−測定された周波数）／基準の周波数）であり、上段のグラフの縦軸がこの周波数偏差（単位：ｐｐｂ）、下段のグラフの縦軸が前記電流値（単位：ｍＡ）を夫々示している。各グラフの横軸は所定の時刻からの経過時間（単位：分）を示している。上段のグラフに示されるように周波数偏差のオーバーシュートが観察され、このオーバーシュートのピーク値は±３ｐｐｂとなっていた。

評価試験１−２
評価試験１−２として、試験用ＯＣＸＯの代わりに第１の実施形態で説明したＯＣＸＯ１を用いて、評価試験１−１と同様の条件で試験を行った。図９のグラフはこの評価試験１−２の結果を示しており、図８と同様に周波数偏差が変動する様子と、コレクタから出力される電流が変動する様子とを示している。グラフから明らかなように、評価試験１−２では周波数偏差のオーバーシュートが観察されず、周波数偏差の変動する範囲が、評価試験１−１における周波数偏差の変動する範囲よりも小さかった。つまり、制御電圧供給回路４を備えることでＯＣＸＯ１は、その出力周波数について高い安定性を有することが示された。

評価試験２
第１の実施形態で説明した発熱制御回路３について、入力端子２６へ供給する電源電圧Ｖｃｃを、３．３Ｖ±５％の範囲において縦軸に当該電源電圧、横軸に時間を夫々表したグラフでサイン波を描くように変動させる。そして、このように電源電圧Ｖｃｃを変動させながら、ＰＷＭ回路２３からＬＰＦ２４への出力が次第に上昇したものとして、トランジスタ３２のヒーター電力Ｐ（＝Ｖｃｃ×Ｉ）を測定した。

図１０のグラフは、この評価試験２の結果を示している。グラフの横軸は所定の時刻からの経過時間（単位：秒）を表している。縦軸は電圧（単位：Ｖ）及び電力（単位：Ｗ）を示している。グラフ中には、電源電圧Ｖｃｃが変化する様子を所定の期間のみ表示しているが、ヒーター電力Ｐ測定中において、表示した周期と同様の周期で変動させ続けている。ヒーター電力Ｐについては、グラフの線が密であるため、図示の便宜上、当該グラフの線を示す代わりに、変動した範囲についてドットを付した多角形として示している。この多角形の一部について矢印の先には、グラフの横軸のスケールの間隔をより大きく設定した場合における電力の変化の様子を示している。

この図１０のグラフに示すように、ＬＰＦ２４から出力される電圧Ｖ１の値によってヒーター電力Ｐが変動する幅が異なり、電圧Ｖ１が１．５Ｖ〜２．１Ｖの範囲では特に電力Ｐの変動の幅が小さく抑えられている。ＯＣＸＯ１において電圧Ｖ１は、水晶振動子１１、１２の周囲温度に応じて変化する。この実験結果から、ＯＣＸＯ１の恒温槽内の温度が所定の範囲内になるように設定された場合、ヒーター電力Ｐの変動が抑えられ、その結果としてＯＣＸＯ１からの出力周波数が安定化することが示された。

評価試験３
第１の実施形態で説明した発熱制御回路３について、入力端子２６へ供給する電源電圧Ｖｃｃを、縦軸に当該電源電圧、横軸に時間を夫々表したグラフでサイン波を描くように変動させながら、その値を次第に上昇させると共に、ＬＰＦ２４から発熱制御回路３に供給される出力電圧Ｖ１を次第に上昇させた。このときのトランジスタ３２のコレクタに供給される電圧（既述の電圧Ｖ０）、電流Ｉ、及びこれら電圧と電流とから算出される電力を求めた。また、発熱用抵抗ＲＬに供給される電圧、電流Ｉ、及びこれら電圧と電流とから算出される電力を求めた。これら電流、電圧の測定箇所について、図２中にポイントＳ、Ｔとして示している。

図１１、図１２のグラフは、この評価試験３の結果を示している。グラフの横軸は、前記ＬＰＦ２４からの出力電圧（単位：Ｖ）を示している。縦軸は、電圧（単位：Ｖ）、電流（単位：Ａ）、電力（単位：Ｗ）を夫々示している。図１１はトランジスタ３２に供給される電圧、電流及び電力を示し、図１２は発熱用抵抗ＲＬに供給される電圧、電流及び電力を示している。ただし、図１１においてトランジスタ３２に供給される電圧については、便宜上、（測定値−２）×０．２の値を示している。図１１、図１２については各グラフの波形が密であるため、電圧の波形、電流の波形、電力の波形が表示された領域を囲み、囲み内に斜線、水平線、ドットを各々付して示している。

図１３、図１４のグラフは、夫々図１１、図１２のグラフにおいて出力電圧が１．９０Ｖ〜２．１０Ｖにおける範囲内の上記の電圧、電流、電力の波形を拡大したものである。図１３、図１４のグラフ中、前記電圧、電流、電力を夫々実線、鎖線、点線で表示している。トランジスタ３２について図１３に示すように、電圧の波形と電流の波形とは同様の周期で変動しており、電圧が上昇すれば電流が下降し、逆に電圧が下降すれば電流が上昇している。つまり、トランジスタ３２の電力については、実施の形態で説明したように、その変動が抑えられることが示されている。図１４に示すように、発熱用抵抗ＲＬについては、電圧の波形と電流の波形とが同様の周期で変動し、電圧と電流とが共に上昇及び下降する。即ち、発熱用抵抗ＲＬに供給される電力については、トランジスタ３２に供給される電力と異なり、その値が一定になるように補償されない。ただし、図１３、図１４に示されるようにトランジスタ３２に供給される電力に対して、発熱用抵抗ＲＬに供給される電力は非常に小さいので、ヒーター電力Ｐが発熱用抵抗ＲＬの電力から受ける影響は小さい。

図１５のグラフは、図１１で示すトランジスタ３２に供給される電力＋図１２に示す発熱用抵抗ＲＬに供給される電力、即ちヒーター電力Ｐを示している。グラフの横軸は図１１、図１２と同様にＬＰＦ２４から供給される電圧Ｖ１を示し、縦軸は当該ヒーター電力Ｐを示す。前記電圧Ｖ１が１Ｖ〜２．５Ｖの範囲においては、評価試験２の結果と同様にヒーター電力Ｐの値の変動が小さく抑えられている。つまり、所定の温度範囲でヒーター電力Ｐの変動が抑えられており、本発明の効果が確認された。

評価試験４
第２の実施形態で説明したＯＣＸＯ５の発熱制御回路５０について、評価試験２と同様に電源電圧Ｖｃｃと、ＬＰＦ２４からの出力電圧Ｖ１（図４参照）とを変動させながらヒーター電力Ｐを測定した。図１６のグラフは、この評価試験４の結果を示している。この図１６のグラフにおいて、測定されたヒーター電力Ｐの単位については評価試験２の図１０のグラフと異なり、ｍＷとしている。電源電圧Ｖｃｃについてサイン波を描くように変動させているため、電圧Ｖ１についてはその影響を受けることにより評価試験２と異なり、グラフに示されるように波状に変動しながら次第に上昇している。そして測定中においてヒーター電力Ｐは一次直線を描くように、時間が経過するに従って低下している。即ち、電源電圧Ｖｃｃの変動による、ヒーター電力Ｐの変動の幅が極めて少ない。

ところで、この評価試験４、前記評価試験２共に、電圧Ｖ１を０Ｖ〜３Ｖ程度の範囲で変動させている。この電圧Ｖ１は水晶振動子１１、１２による温度検出値に対応しているので、評価試験２、４では略同じ大きさの温度範囲下で、ヒーター電力Ｐの変動を測定していることになる。そして、評価試験４の方が評価試験２により、電圧Ｖｃｃの変動に対してヒーター電力Ｐの変動が抑えられている。従って、第２の実施形態のＯＣＸＯ５は、第１の実施形態のＯＣＸＯ１に比べて、より広い温度範囲でヒーター電力Ｐの変動を抑えることができると言える。従ってＯＣＸＯ５は、恒温槽内の設定温度の自由度が高いという利点がある。

評価試験５
第２の実施形態で説明した発熱制御回路５０について、入力端子２６へ供給する電源電圧Ｖｃｃを、縦軸に当該電源電圧、横軸に時間を夫々表したグラフでサイン波を描くように変動させながら、ＬＰＦ２４からの出力電圧Ｖ１を時間と共に上昇させた。図１７はこの電源電圧Ｖｃｃについてのグラフであり、横軸に前記電圧Ｖ１（単位：Ｖ）、縦軸に前記電源電圧Ｖｃｃを夫々示している。図示の便宜上、波形を一部しか示していないが、前記電圧Ｖ１を０Ｖ〜２．７Ｖに変動させるまでの間、周期的に電源電圧Ｖｃｃを変動させた。このように電源電圧Ｖｃｃ及び電圧Ｖ１を変動させたときにおける、トランジスタ３２に供給される電力及び発熱用抵抗ＲＬに供給される電力を夫々測定した。

図１８、図１９は測定結果を示すグラフであり、実線、点線でトランジスタ３２、発熱用抵抗ＲＬに夫々供給される電力を夫々示している。グラフの横軸、縦軸は夫々入力電圧Ｖ１（単位：Ｖ）、電力（単位：Ｗ）を示している。図１９は、図１８のグラフに関して、入力電圧Ｖ１が０Ｖ〜０．５Ｖの範囲における各電力の波形を拡大して示したものである。この図１９のグラフに示すように、トランジスタ３２に供給される電力と発熱用抵抗ＲＬに供給される電力とは、同様の周期で変動している。そして、トランジスタ３２に供給される電力が上昇するときには発熱用抵抗ＲＬに供給される電力が下降し、逆にトランジスタ３２に供給される電力が下降するときには発熱用抵抗ＲＬに供給される電力が上昇するつまり、トランジスタ３２の電力の変動と、発熱用抵抗ＲＬの電力の変動とが互いに打ち消し合っている。

図２０のグラフは、図１８で示すトランジスタ３２に供給される電力＋発熱用抵抗ＲＬに供給される電力、即ちヒーター電力Ｐを示している。制御電圧が０Ｖ〜２．５Ｖの範囲においてヒーター電力Ｐの変動が抑えられ、ヒーター電力Ｐは制御電圧の上昇によって、略直線状に下降している。従って、第２の実施形態については、広い温度範囲でヒーター電力Ｐの変動が抑えられることが確認された。

（第３の実施形態）
第３の実施形態に係るＯＣＸＯ８について、図２１を参照しながら第２の実施形態のＯＣＸＯ５との差異点を中心に説明する。このＯＣＸＯ８は、ＤＳＰ（Digital Signal Processor）ブロック８１及び分周器８６を備えている。ＤＳＰブロック８１は、既述の周波数差検出部１３、補正値演算部１４、加算部１５及びＰＷＭ（Pulse with Modulation）回路２３に加えて、ＰＩ演算部８２及び１次補正部８３を含んでいる。また、ＯＣＸＯ８においては、図１で示したメモリ１０をレジスタ８４として示し、既述したＰＬＬ回路部１６とＶＣＸＯ１８とを１つのＰＬＬブロック８５として示している。ＰＬＬブロック８５の出力は、上記のＶＣＸＯ１８の出力であり、このＶＣＸＯ１８の出力が分周器８６により分周されて、当該ＯＣＸＯ８の出力となる。

前記ＤＳＰブロック８１、第１の発振回路１１Ａ、第２の発振回路１２Ａ、ＰＬＬブロック８５、レジスタ８４及び分周器８６が、一つのＬＳＩである集積回路２５内に形成されている。ただし、ＶＣＸＯ１８は水晶発振器であるため水晶振動子を含んでおり、この水晶振動子は集積回路２５の外部に設けられているが、図示を省略している。第１及び第２の実施形態と同様に、集積回路２５にはレギュレータ２７を介して電圧（VDD）が印加される。また、集積回路２５の外部には外部メモリ８７が設けられている。外部メモリ８７にはＯＣＸＯ８を動作させるための各パラメータが格納されており、例えばＯＣＸＯ８の電源投入時に前記レジスタ８４に当該パラメータが読み込まれ、当該パラメータがレジスタ８４から周波数差検出部１３やＰＷＭ回路２３などのＯＣＸＯ８の各部に出力されて、設定される。第１及び第２の実施形態のＯＣＸＯ１、５についても同様に、外部メモリ８７から読み込まれた各パラメータが各部に設定されるが、他の各図では外部メモリ８７の図示を省略している。

前記ＤＳＰブロック８１は、第１の発振回路１１Ａ、第２の発振回路１２Ａの後段側に設けられている。このＤＳＰブロック８１の動作について説明すると、周波数差検出部１３から出力される温度検出値ΔＦは、ＰＩ演算部８２及び補正値演算部１４に入力される。ＰＩ演算部８２は、前記温度検出値ΔＦを積分することにより演算値（ＰＩ演算値と記載する）を出力する。ＰＩ演算値は、ＰＷＭ回路２３と一次補正部８３とに入力される。一次補正部８３においてはＰＩ演算値に係数を乗算し、その乗算値に設定値を加算する。加算部１５においては、上述した一次補正部８３の出力値と補正値演算部１４において算出された周波数補正値とを加算する。

そして加算部１５からの出力信号が最終的に周波数設定信号となり、ＰＬＬブロック８２に含まれるＤＤＳ回路部に入力され、ＤＤＳ回路部からＰＬＬの参照用クロックが出力される。上記のＰＩ演算値は例えば温度の変化に比例して変動するので、一次補正部８３の出力は温度変化に対応する出力である。この一次補正部８３の出力に基づいて周波数設定信号を出力することで、温度変化による前記参照用のクロックの変動を、より確実に抑えることができる。

このＯＣＸＯ８には、第２の実施形態の発熱制御回路５０の代わりに発熱制御回路８０が設けられ、ＰＷＭ回路２３の出力は当該発熱制御回路８０に供給される。この発熱制御回路８０について、図２２を参照しながら図４に示す発熱制御回路５０との差異点を中心に説明する。発熱制御回路８０は、バッファアンプ５３、電源電圧供給回路８９、ＬＰＦ２４及び発熱回路９０を備えており、発熱制御回路５０と同様に、ＰＷＭ回路２３からの出力がバッファアンプ５３、ＬＰＦ２４をこの順に介して、発熱回路９０に入力される。バッファアンプ５３の利得は、第２の実施形態と同様に電源電圧供給回路８９の出力に基づいて制御される。

電源電圧供給回路８９は、図４に示した電源電圧供給回路６０と略同様に構成されている。差異点を中心に説明すると、電源電圧供給回路８９は、正の電圧であるVCCの入力端子２６とアースとの間に互いに直列に接続された抵抗９１、９２を備えている。そして、電源電圧VCCが供給されると共に接地された差動増幅器（第１の差動アンプ）６２の−側の入力端子に信号路４３の一端が接続され、この信号路４３の他端が抵抗６１を介して、抵抗９１と、９２との間に接続された構成となっている。

続いて発熱回路９０について説明すると、発熱回路９０は、ＮＰＮ型トランジスタ９３、ＰＮＰ型トランジスタ９４及び発熱用抵抗ＲＬにより構成されている。前記ＬＰＦ２４は、ＮＰＮ型トランジスタ９３のベースに接続され、ＮＰＮ型トランジスタ９３のコレクタは、ＰＮＰ型トランジスタ９４のベースに接続されている。ＮＰＮ型トランジスタ９３のエミッタと、ＰＮＰ型トランジスタ９４のコレクタとは互いに接続され、発熱用抵抗ＲＬを介して接地されている。つまり、ＮＰＮ型トランジスタ９３及びＰＮＰ型トランジスタ９４は、インバーテッドダーリントン接続されており、それによって発熱量を高くしている。ＰＮＰ型トランジスタ９４のエミッタには入力端子２６が接続されており、電源電圧VCCが印加される。ＰＷＭ回路２３からＮＰＮ型トランジスタ９４に至る信号路は、温度検出値に基づいて生成される制御信号の信号路に相当する。

電源電圧VCCが上昇すると、電源電圧供給回路８９における差動増幅器６２の−側の入力端子へ印加される電圧が上昇し、当該差動増幅器６２からの出力が低下する。それによって、バッファアンプ５３からＬＰＦ２４を介してＮＰＮ型トランジスタ９３のベースへ供給される制御電圧が低下する。制御電圧の低下により、ＮＰＮ型トランジスタ９３のコレクタ、ＰＮＰ型トランジスタ９４のエミッタ、発熱用抵抗ＲＬに夫々供給される電流が各々低下するので、ヒーター電力の上昇が抑えられる。ヒーター電力とは、この例ではＮＰＮ型トランジスタ９３のコレクタに供給される電流と当該コレクタに印加される電圧との積、ＰＮＰ型トランジスタ９４のエミッタに供給される電流と当該エミッタに印加される電圧との積、抵抗ＲＬに供給される電流と当該抵抗ＲＬに供給される電圧との積を互いに加算したものである。

電源電圧VCCが低下すると、差動増幅器６２の−側の入力端子へ印加される電圧が低下し、当該差動増幅器６２からの出力が上昇する。それによって、バッファアンプ５３からＬＰＦ２４を介してＮＰＮ型トランジスタ９３のベースへ供給される制御電圧が上昇する。制御電圧の上昇により、ＮＰＮ型トランジスタ９３のコレクタ、ＰＮＰ型トランジスタ９４のエミッタ、発熱用抵抗ＲＬに夫々供給される電流が各々上昇するので、ヒーター電力の低下が抑えられる。

このようにVCCの変動を補償するように、ＮＰＮ型トランジスタ９３、ＰＮＰ型トランジスタ９４、発熱用抵抗ＲＬに供給される電流が変化し、ＯＣＸＯ５と同様にヒーター電力の変動が抑えられ、一定に保たれる。つまり、VCCの変動によるＯＣＸＯ８を構成する恒温槽内の温度変化が抑えられる。さらに、既述したようにＤＳＰブロック８１にて温度変化に応じた周波数設定信号が生成されてＰＬＬブロック８５に出力され、その周波数設定信号に基づいてＰＬＬブロック８５に含まれるＤＤＳ回路部からＰＬＬの参照用クロックが生成される。従って、ＯＣＸＯ８においては、その出力変動がより確実に抑えられる。

ところで、バッファアンプ５３に接続されるトランジスタは、ＮＰＮ型であることには限られない。図２３には、発熱制御回路８０の変形例である発熱制御回路９５を示している。この発熱制御回路９５は発熱回路９０の代わりに発熱回路９６を備え、ＬＰＦ２４と発熱回路９６とが反転増幅回路９７を介して接続されている。電源電圧VCCが低下し、バッファアンプ５３からＬＰＦ２４への出力が増加すると、反転増幅回路９７から発熱回路９６への出力が低下するように構成されている。発熱回路９６は、発熱回路９０と異なりＮＰＮ型トランジスタ９３が設けられておらず、ＰＮＰ型トランジスタ９４及び発熱用抵抗ＲＬにより構成され、ＰＮＰ型トランジスタ９４のベースが反転増幅回路９７に接続されている。反転増幅回路９７からの出力が低いほど、ＰＮＰ型トランジスタ９４のエミッタ及び発熱用抵抗ＲＬへ、電源電圧VCCの入力端子２６から供給される電流が大きくなる。即ち、上記のように電源電圧VCCが低下した場合には、ＰＮＰ型トランジスタ９４のエミッタ、発熱用抵抗ＲＬへ供給される電流が増大して、ヒーター電力の変動が抑えられる。

（評価試験）
評価試験６
評価試験６−１として、図２２で説明した発熱制御回路８０についてＰＷＭ回路２３からの出力レベルを変化させて、ヒーター電力（単位：Ｗ）を測定した。電源電圧VCCは測定を行う度に変更し、各測定において夫々5Ｖ、4.75Ｖ、5.25Ｖに設定した。図２４は、この測定結果を示すグラフであり、グラフの横軸、縦軸はＰＷＭ回路２３の出力レベル、ヒーター電力を夫々示している。ＶＣＣが5Ｖ、4.75Ｖ、５.25Ｖの場合で、グラフの形状は略同一となった。つまり、この発熱制御回路８０では、電源電圧VCCの変化によるヒーター電力の変動が抑えられている。

評価試験６−２として、ＰＷＭ回路２３の出力が、バッファアンプ５３を介さずにＬＰＦ２４に供給され、当該ＬＰＦ２４から発熱回路９０に供給される構成の回路において、評価試験６−１と同様にＰＷＭ回路２３からの出力レベルを変化させて、ヒーター電力（単位：Ｗ）を測定した。電源電圧VCCは、評価試験６−１と同じように測定毎に変更した。図２５は、評価試験６−１と同様に評価試験６−２の結果を示すグラフである。電源電圧VCCごとにグラフの傾きが異なり、ＰＷＭ回路２３の出力レベルが大きくなるに従って、各電源電圧VCC間のヒーター電力の差が大きくなっている。評価試験６−１、６−２の結果から、バッファアンプ５３及び電源電圧供給回路８９を設けることが、ヒーター電力の変動を抑えるために有効であることが分かる。

１、５、８ＯＣＸＯ
１１、１２水晶振動子
１３周波数差検出部
２６電源電圧入力端子
３、３０発熱制御回路
３１差動増幅器
３２ＰＮＰ型トランジスタ
４制御電圧供給回路
６０、８９電源電圧供給回路
９０、９６発熱回路

Claims

発振出力用の水晶振動子が置かれる雰囲気の温度を温度検出部により検出し、温度検出値に基づいてヒーターの温度を制御して前記温度を安定化させる発振装置において、
前記温度検出値に基づいて生成される制御信号の信号路に介挿されたバッファアンプと、
電源部と接地との間にコレクタ及びエミッタが位置するように設けられ、ベースが前記バッファアンプの出力端に接続されるトランジスタからなるヒーターと、
前記電源部の電圧変動による前記ヒーターに供給される電力の変動が抑制されるように、前記バッファアンプの利得を調整するために設けられ、前記電源部の電圧に対応する電圧と予め設定された電圧との差分を増幅して前記バッファアンプの利得調整端に入力する第１の差動アンプと、
を備えたことを特徴とする発振装置。
前記ヒーターは、正の電圧を供給する前記電源部と前記接地との間に設けられる発熱用抵抗を含むことを特徴とする請求項１記載の発振装置。
前記バッファアンプの出力側に設けられ、前記電源部の電圧に対応する電圧と前記バッファアンプの出力側の電圧とが夫々正の入力端及び負の入力端の一方及び他方に入力されると共に、出力端が前記トランジスタのベースに接続される第２の差動アンプを含み、前記電源部の電圧変動を相殺するように前記トランジスタに電流が流れるように構成された電圧変動抑制部を備えることを特徴とする請求項１または２記載の発振装置。
前記ヒーターは、正の電圧を供給する前記電源部と前記接地との間に設けられる発熱用抵抗を含み、
前記トランジスタは、前記電源部に前記発熱用抵抗を介してエミッタが接続され、コレクタが接地されたＰＮＰ型トランジスタであり、
前記発熱用抵抗と前記エミッタとの間に、直列に接続された第１の分圧抵抗及び第２の分圧抵抗を介して予め設定した電圧を供給するための定電圧供給部が接続され、
前記バッファアンプの後段において制御信号の信号路に介挿されると共に、前記第２の差動アンプの正の入力端に接続される第３の分圧抵抗と、
前記電源部と前記発熱用抵抗との間と、前記第２の差動アンプの正の入力端と前記第３の分圧抵抗との間とに接続される第４の分圧抵抗と、
を備え、
第１の分圧抵抗と第２の分圧抵抗との間と前記第２の差動アンプの負の入力端とが接続されることを特徴とする請求項３記載の発振装置。
発振出力用の水晶振動子が置かれる雰囲気の温度を温度検出部により検出し、温度検出値に基づいてヒーターの温度を制御して前記温度を安定化させる発振装置において、
前記温度検出値と温度目標値との差分を取り出す加算部と、
正の電圧を供給する電源部に接続される発熱用抵抗と、当該発熱用抵抗を介して前記電源部にエミッタが接続され、コレクタが接地されたＰＮＰ型トランジスタと、からなるヒーターと、
予め設定した電圧を供給するための定電圧供給部と、
出力端が前記ＰＮＰ型トランジスタのベースに接続され、正の入力端に前記加算部により取り出された差分に対応する電圧が供給され、負の入力端に前記定電圧供給部から電圧が供給される差動アンプと、
前記発熱用抵抗と前記エミッタとの間と、前記定電圧供給部との間とに互いに直列に接続されて設けられる第１の分圧抵抗及び第２の分圧抵抗と、
前記加算部と前記差動アンプの正の入力端との間に介設される第３の分圧抵抗と、
前記電源部と前記発熱用抵抗との間と、前記差動アンプの正の入力端と前記第３の分圧抵抗との間とに接続される第４の分圧抵抗と、
を備え、
第１の分圧抵抗と第２の分圧抵抗との間と前記差動アンプの負の入力端とが接続されることを特徴とする発振装置。
前記温度検出部は、第１の水晶振動子及び第２の水晶振動子と、これら水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、これら発振回路の発振周波数の差分に相当する信号を温度検出値として取り出す周波数差検出部と、を備えたことを特徴とする請求項１ないし５のいずれか一つに記載の発振装置。
前記発振出力用の水晶振動子は、前記第１の水晶振動子であることを特徴とする請求項６記載の発振装置。