JP6273458B2 - モータ制御装置 - Google Patents

Description

本発明は、モータの巻線に流れる電流を制御することで、モータの回転を自在にコントロールするモータ制御装置において、モータ電流検出値の変動を抑えるものである。

ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によってモータを制御する方式では、マイクロプロセッサを用いたディジタル制御が広く行われている。モータを制御するためには、モータの巻線に流れる電流（以下、モータ電流）を検出する必要があり、ディジタル制御ではＰＷＭのスイッチングタイミングを生成するＰＷＭ周期毎にモータ電流を検出し、電流指令値と一致するようにＰＩ制御（比例＋積分制御）などを用いて制御が行われる。ＦＡサーボで使用される表面磁石構造の同期モータ（Ｓｕｒｆａｃｅ
Ｐｅｒｍａｎｅｎｔ Ｍａｇｎｅｔ Ｓｙｎｃｈｒｏｎｏｕｓ Ｍｏｔｏｒ）が出力するトルクはモータ電流と比例関係にあるので、モータ電流の値をＰＷＭ制御によって制御することで、モータから出力されるトルクを自在にコントロールすることができる。

図９は従来のモータ制御装置のブロック図であり、モータ電流の検出にはモータ制御装置の電力変換手段とモータ巻線との間に抵抗を設け、モータ電流が流れることで抵抗間に生じる電圧をＡＤ変換手段でディジタル変換することにより、モータ電流を検出することが一般的に行われている。また、最近では電力変換手段からのスイッチングノイズの影響を受けにくいという面からＡＤ変換手段にΔΣＡＤ変換器を用いることが提案されている（例えば、特許文献１）。

図１０は従来のモータ電流を検出するＡＤ変換手段のブロック構成図であり、ΔΣＡＤ変換器２０ａとＡＤ変換間引きフィルタ２１ａ、ラッチ回路４０ａで構成される。図１１は従来のモータ電流を検出する動作波形図である。ΔΣＡＤ変換器２０ａは高周波のＡＤ変換クロック３４毎に１ｂｉｔのモータ電流ディジタル信号３６を出力し、ＡＤ変換間引きフィルタ２１ａでノイズをカットしたフィルタ後のモータ電流検出値３３ａを生成する。図１０のＡＤ変換間引きフィルタ２１ａはｓｉｎｃ２フィルタと言われるもので、前段の第１の加算器１４ａ、第２の加算器１５ａと、後段の第１の減算器１６ａ、第２の減算器１７ａで構成され、後段の回路はＡＤ変換クロック３４の２のｎ乗分周（ｎは整数）された間引きクロック３５で動作する。間引きクロック３５はＰＷＭキャリア周期と同期したクロックを選定することにより、ＰＷＭキャリア周期の決まったタイミングでモータ電流を検出することができるので、ＰＷＭスイッチングの影響を受けることなく、安定したモータ電流を検出することができる。そしてフィルタ後のモータ電流検出値３３ａはＰＷＭ三角波の頂点と底点で出力されるＰＷＭ同期信号４３と同期したラッチタイミング信号３９によってモータ電流ラッチデータ４２ａを取り込み、モータを制御する。

特開平１０−１９１６７８号公報

しかしながら、ΔΣＡＤ変換器２０ａの分解能を上げるためには、ＡＤ変換クロック３４の周波数を高くし、間引きクロック３５の周波数を低くする（分周比を上げる）ことが必要であるが、間引きクロック３５とＰＷＭ周波数に合わせてＡＤ変換クロック３４の周波数を設定するには、ＰＷＭキャリア周波数を２のｎ乗倍にすると周波数が細かくなり、設定するのは困難である。また、間引きクロック３５に合わせてＰＷＭキャリア周波数の周期を変更することは、全体システムのタイミングが変わってしまうという問題がある。また、間引きクロック３５とＰＷＭキャリア周期が非同期の設定で使用すると、フィルタ後のモータ電流検出値３３ａの生成とＰＷＭ同期信号４３のタイミングにずれが生じ、フィルタ後のモータ電流検出値３３ａに変動成分が重畳するという問題がある。

本発明は上述従来の課題を解決するものであり、モータの巻線に流れる電流を制御することで、モータの回転を自在にコントロールするモータ制御装置において、モータ電流の検出とＰＷＭキャリア周期にタイミングを合わせることにより、モータ電流検出値の変動を抑えるものである。

本発明は、モータ線によってモータと接続されて、前記モータ線に流れる電流を検出して、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）三角波に基づいて前記モータの回転を制御するモータ制御装置である。本発明は、モータ電流検出手段と、ΔΣＡＤ変換器と、ＡＤ変換間引きフィルタと、ラッチ回路と、タイミング生成器と、マスク回路とを有する。

モータ電流検出手段は、モータ線に流れる電流をモータ電流アナログ信号に変換して出力する。ΔΣＡＤ変換器は、モータ電流アナログ信号をディジタル信号に変換して出力する。ＡＤ変換間引きフィルタは、ディジタル信号からモータ電流検出値を生成して出力する。ラッチ回路は、前記モータ電流検出値を取り込む。タイミング生成器は、ＰＷＭ同期信号と、クロック制御信号と、ラッチタイミング信号とを出力する。また、タイミング生成器は、ＡＤ変換クロックを生成する。マスク回路は、クロック制御信号に基づいてＡＤ変換クロックの出力と遮断とを切り替える。

ＰＷＭ同期信号は、ＰＷＭ三角波と同期して出力される。クロック制御信号は、ＰＷＭ同期信号を基準にして出力される。ラッチタイミング信号は、ラッチ回路に前記モータ電流検出値を取り込ませる。ＡＤ変換クロックは、ΔΣＡＤ変換器を動作させる。

そして、タイミング生成器は、ＡＤ変換間引きフィルタがモータ電流検出値を生成した後に、ＡＤ変換クロックを遮断させるクロック制御信号をＰＷＭ同期信号から一定時間遅延させてマスク回路に出力する。また、タイミング生成器は、ΔΣＡＤ変換器の動作が停止した後に、ラッチタイミング信号を出力する。

これにより本発明は、ΔΣＡＤ変換器を動作させるＡＤ変換クロックを容易に生成できる。これにより、本発明は、ΔΣＡＤ変換器によるモータ電流アナログ信号からディジタル信号への変換の遅延を抑制できる。そのため、本発明は、モータ制御の応答性を向上できる。

実施の形態１におけるモータ制御装置のブロック構成図 実施の形態１におけるＡＤ変換手段のブロック構成図 実施の形態１におけるディジタル信号制御手段のブロック構成図 実施の形態１におけるモータ電流を検出する動作波形図 実施の形態１におけるモータ制御装置のブロック構成図 実施の形態１におけるＡＤ変換手段のブロック構成図 実施の形態２におけるモータ電流を検出する動作波形図 実施の形態３におけるモータ電流を検出する動作波形図 従来のモータ制御装置のブロック構成図 従来のＡＤ変換手段のブロック構成図 従来のモータ電流を検出する動作波形図

（実施の形態１）
本発明によるモータ制御装置について、図１から図４を用いて説明する。

図１は実施の形態１におけるモータ制御装置のブロック構成図、図２はモータ電流を検出するＡＤ変換手段のブロック構成図、図３はモータを制御するディジタル制御手段のブロック構成図、図４はモータ電流を検出する動作波形図であり、以下に各動作について説明する。

図１において３はモータであり、効率や制御性の点からロータに磁石を配置した３相ブラシレスモータが広く利用されている。

９は磁極位置検出器であり、ロータの回転位置を検出するものであり、モータをＰＷＭによって制御する場合に磁石位置の検出を行い、磁極位置情報３７を出力する。

２は電力変換手段であり、後述するディジタル信号処理手段１からのＰＷＭ指令を受け、モータ３に電圧を印加するものであり、ＩＧＢＴとダイオードなどの電力素子で構成される。最近では電力素子を駆動するためのプリドライブ回路を内蔵したＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）により、一体成型されたものがよく用いられる。

１はディジタル信号処理手段であり、図３に示すように位置アンプ、速度アンプ、電流アンプ、ＰＷＭ発生回路４１で構成される。上位装置からのモータ回転指令３１と、磁極位置検出器９からの磁極位置情報３７から位置制御、速度制御および電流制御を行い、ＰＷＭ発生回路４１によってモータを駆動するためのＰＷＭ信号（Ｐ１〜Ｐ６）を出力する。ＰＷＭ信号は図４に示すようにアップダウンカウンタにより生成されるＰＷＭ三角波と電流制御で演算した電圧指令値とを比較することによって、ＰＷＭ指令信号（Ｐ１〜Ｐ６）を生成する。ＰＷＭ信号の生成タイミングは、後述するタイミング生成器７からのトリガ信号であるＰＷＭ同期信号４３のタイミング毎に更新する。電流制御は後述するモータ電流検出部５で検出したモータ電流ラッチデータ４２ａ、４２ｂを用いて行う。

７はタイミング生成器であり、モータ制御装置の各ブロックが動作するタイミング信号を生成し、ＰＷＭ同期信号４３、ＡＤ変換クロック３４、クロック制御信号３８、ラッチタイミング信号３９を出力する。ＰＷＭ同期信号４３は、ディジタル信号処理手段１で生成するＰＷＭ三角波の頂点と最下点のタイミングで出力するトリガ信号であり、図４に示すようにＰＷＭキャリア周期の１／２時間毎に同期する。ＡＤ変換クロック３４は後述するΔΣＡＤ変換器を動作させるためのクロックであり、数十ＭＨｚの周波数で動作させるのが一般的である。クロック制御信号３８は前述のＡＤ変換クロック３４の出力をマスクするものであり、図１に示すようにＡＤ変換クロック３４はマスク回路１０を介して接続し、クロック制御信号３８によって出力の有無を制御する。

図４の例では、クロック制御信号３８が“Ｈ”のときにマスク回路１０からＡＤ変換クロック３４から出力された信号をスルーしてマスク後のＡＤ変換クロック３４ａとして出力し、クロック制御信号３８が“Ｌ”のときにはマスク後のＡＤ変換クロック３４ａはマスク回路１０によって遮断されて“Ｌ”を出力する。ラッチタイミング信号３９は後述するＡＤ変換間引きフィルタでフィルタ処理したモータ電流値を取り込むタイミングを生成するものであり、電流制御のタイミングに合わせてモータ電流を取り込むため、図４のようにＰＷＭ同期信号４３と同期したタイミングで出力する。

４ａ、４ｂはモータ電流検出手段であり、モータ線８に流れるモータ電流を電圧に変換してモータ電流アナログ信号３２ａ、３２ｂを生成する。モータ電流検出手段４ａ、４ｂは小電流の場合は抵抗、大電流の場合はＣＴ（Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｅｒ）が用いられる。

５はモータ電流検出部であり、第１のＡＤ変換手段６ａ、第２のＡＤ変換手段６ｂで構成し、更に第１のＡＤ変換手段６ａは図２に示すようにΔΣＡＤ変換器２０ａとＡＤ変換間引きフィルタ２１ａとラッチ回路４０ａで構成される。第２のＡＤ変換手段６ｂも同様の構成である。

ΔΣＡＤ変換器２０ａはモータ電流アナログ信号３２ａを１ｂｉｔのディジタル信号に変換し、マスク後のＡＤ変換クロック３４ａ毎にＡＤ変換信号３６ａを出力する。

ＡＤ変換間引きフィルタ２１ａは図２の例では２次のフィルタ構成をしており、２つの加算器と２つの減算器とマスク後のＡＤ変換クロック３４ａの周波数を１／Ｎ倍（Ｎは２のｎ乗、ｎは整数）にする分周器で構成する。ＡＤ変換間引きフィルタ２１ａは、ΔΣＡＤ変換器２０ａから出力された１ｂｉｔのディジタル信号であるＡＤ変換信号３６ａをマスク後のＡＤ変換クロック３４ａ毎に第１の加算器１４ａで積分することで第１の加算データ２２ａを生成し、更に第１の加算データ２２ａを第２の加算器１５ａで積分することで第２の加算データ２３ａを生成する。第１の減算器１６ａと第２の減算器１７ａはＡＤ変換クロック３４を１／Ｎ倍に分周した間引きクロック３５毎に動作する。第１の減算器１６ａは今回の間引きクロック３５で入力した第２の加算データ２３ａと前回の間引きクロック３５で生成された第１の差分データ２４ａとの差分を演算し、新たな第１の差分データ２４ａを生成する。第２の減算器１７ａも同様に今回の間引きクロック３５で入力した第１の差分データ２４ａと前回の間引きクロック３５で生成されたフィルタ後のモータ電流検出値３３ａとの差分を演算し、新たなフィルタ後のモータ電流検出値３３ａを生成する。前述したようにＡＤ変換間引きフィルタ２１ａは２次のフィルタ構成であるので、間引きクロック３５の２回のクロック動作によって、フィルタ後のモータ電流検出値３３ａの真値を生成することができる。３次のフィルタ構成の場合は、加算器と減算器がそれぞれ３つずつとなる構成になり、間引きクロック３５の３回のクロック動作によって、フィルタ後のモータ電流検出値３３ａの真値を生成することができる。

ラッチ回路４０ａはタイミング生成器７からのラッチタイミング信号３９毎にＡＤ変換間引きフィルタ２１ａで生成されたフィルタ後のモータ電流検出値３３ａを取り込み、モータ電流ラッチデータ４２ａを生成する。上記説明は第１のＡＤ変換手段６ａを例にしたが、第２のＡＤ変換手段６ｂも同様に構成される。

以上が各ブロックの動作の説明であり、次に図４を用いて本発明の実施の形態１の動作について説明する。

モータ制御装置が動作状態になると、タイミング生成器７からＡＤ変換クロック３４と、ＰＷＭキャリア周期に同期したＰＷＭ同期信号４３を出力する。ＰＷＭ同期信号４３の
トリガによって、クロック制御信号３８を“Ｈ”として第１のＡＤ変換手段６ａおよび第２のＡＤ変換手段６ｂにマスク後のＡＤ変換クロック３４ａを与え、ＡＤ変換を動作させる。以下の動作は第１のＡＤ変換手段６ａについて説明するが、動作は第２のＡＤ変換手段６ｂについても同様である。

ΔΣＡＤ変換器２０ａにマスク後のＡＤ変換クロック３４ａを与えることにより、ΔΣＡＤ変換器２０ａは１ｂｉｔのＡＤ変換信号３６ａを出力し、ＡＤ変換間引きフィルタ２１ａの第１の加算器１４ａおよび第２の加算器１５ａでマスク後のＡＤ変換クロック３４ａが入力する毎にそれぞれに加算器で積分を行い、第２の加算データ２３ａを生成する。

間引きクロック３５は前述したようにマスク後のＡＤ変換クロックを１／Ｎ倍（Ｎは２のｎ乗、ｎは整数）した周波数に分周したクロックであり、図４では１／８倍とした例であり、マスク後のＡＤ変換クロック３４ａを８回のクロックを出力後に間引きクロック３５は１回のクロックを出力する。

第１の減算器１６ａは今回の間引きクロック３５で入力した第２の加算データ２３ａと前回の間引きクロック３５で生成された第１の差分データ２４ａとの差分を演算し、新たな第１の差分データ２４ａを生成する。第２の減算器１７ａも同様に今回の間引きクロック３５で入力した第１の差分データ２４ａと前回の間引きクロック３５で生成されたフィルタ後のモータ電流検出値３３ａとの差分を演算し、新たなフィルタ後のモータ電流検出値３３ａを生成する。

図２のＡＤ変換間引きフィルタ２１ａは２次フィルタの構成をしており、前述したようにマスク後のＡＤ変換クロック３４ａが２回のクロックを出力すれば、第１の減算器１６ａおよび１７ａによる演算でフィルタ後のモータ電流検出値３３ａの真値を得ることができる。従って、図４に示すように間引きクロック３５による動作を２回行った後、タイミング生成器７はクロック制御信号３８を“Ｌ”とし、マスク回路１０によってＡＤ変換クロック３４を遮断し、マスク後のＡＤ変換クロック３４ａを“Ｌ”として、ＡＤ変換間引きフィルタ２１ａの動作を停止させる。そしてＰＷＭ同期信号４３に同期してラッチタイミング信号３９のトリガが生成され、フィルタ後のモータ電流検出値３３ａをモータ電流ラッチデータ４２ａとして取り込んだ後、再びクロック制御信号３８は“Ｈ”となり、上記フィルタ処理の動作を繰り返し行う。

上記のフィルタ処理は第１のＡＤ変換手段６ａの説明であるが、第２のＡＤ変換手段６ｂの場合も同様な動作となる。

以上のような構成とすることにより、ＰＷＭキャリア周期と同期したタイミングでモータ電流を検出することができるので、モータ電流の検出遅延によるばらつきがなくなり、モータ制御の応答性を高めることができる。

また、上記ではＡＤ変換間引きフィルタ２１ａを２次フィルタと仮定しているが、３次フィルタの場合は間引きクロック３５の３つ目のクロックが入力された後、クロック制御信号３８を“Ｌ”とすることで同様の効果を得ることができる。

また、ＡＤ変換間引きフィルタ２１ａの次数をＭ、間引きクロック３５の分周クロック数をＮとした場合、ＰＷＭキャリア周期の１／２時間、つまりＰＷＭ同期信号４３が出力される信号間に、第１のＡＤ変換手段６ａと第２のＡＤ変換手段６ｂに入力するＡＤ変換クロック３４のクロック数をＭ×Ｎ個となるようにクロック制御信号３８をコントロールすれば容易に同様の効果を得ることができる。

また、図４の例ではモータ電流ラッチデータ４２ａを取得する間の動作で、クロック制御信号３８を“Ｈ”期間、“Ｌ”期間をそれぞれ連続した領域を占めているが、“Ｈ”区間の間に“Ｌ”が割り込むような構成としてもよい。

また、図５および図６に示すようにΔΣＡＤ変換器２０ａへ入力するＡＤ変換クロックは遮断させずに連続動作させて、ＡＤ変換間引きフィルタ２１ａへ入力するＡＤ変換クロックのみをマスク回路１０によって遮断するような構成としてもよい。

（実施の形態２）
本発明の実施の形態２について説明する。実施の形態１と異なるのはタイミング生成器７に遅延回路を設け、トリガタイミングを自在に遅延させることができるようにした点であり、以下に説明する。

図７に示すようにタイミング生成器７からのＰＷＭ同期信号４３を基準とし、クロック制御信号３８とラッチタイミング信号３９に遅延回路を設け、遅延時間の設定により自在にトリガタイミングを遅延できる構成とする。

クロック制御信号３８はＰＷＭ同期信号４３からｔ１後に“Ｈ”としてフィルタ処理をＯＮとして前述したようにフィルタ後のモータ電流検出値３３ａを生成する。ラッチタイミング信号３９はＰＷＭ同期信号４３からｔ２後にトリガを出力し、モータ電流を取り込む。

ディジタル信号処理手段１で行う電流制御によって生成されるＰＷＭ信号（Ｐ１〜Ｐ６）はＰＷＭ同期信号４３のタイミングで更新するので、電流制御に要する時間を確保できるようにラッチタイミング信号３９の遅延時間ｔ２を設定し、また、ラッチタイミング信号３９の直前でＡＤ変換間引きフィルタ２１ａの処理が完了するように遅延時間ｔ１を設定すれば、モータ電流の検出遅延を最小にすることが可能となる。

以上のような構成とすることにより、モータ電流の検出タイミングを自在に変えることができるので、ディジタル信号処理手段１で検出したモータ電流値を用いて演算を行う際に、モータ電流検出後から演算までの時間が短くなるようにｔ１、ｔ２を選定することで、モータ制御装置のシステムに最適となるタイミングに合わせて安定したモータ制御を行うことができる。

（実施の形態３）
実施の形態３について説明する。実施の形態２と異なるのはクロック制御信号３８によるクロック出力タイミングを設定したものであり、以下に説明する。

図８に示すようにタイミング生成器７からのＰＷＭ同期信号４３を基準とし、クロック制御信号３８とラッチタイミング信号３９に遅延回路を設ける。ＰＷＭ同期信号４３のトリガタイミングを基準に、クロック制御信号３８のクロック出力時間（“Ｈ”区間）の１／２時間早く“Ｈ”となるようにクロック制御信号３８の出力をコントロールする。

以上のような構成とすることにより、電力変換手段２のＰＷＭスイッチングのタイミング（図８の第１のＰＷＭ指令信号Ｐ１の立ち上がりおよび立下りタイミング）を外しやすくなるため、電力変換手段のスイッチングの影響を受けにくいタイミングで電流を検出することができるので、高精度でノイズに強いモータ電流の検出手段を構成することが可能となり、安定したモータ制御を行うことができる。

ΔΣＡＤ変換器からの出力信号を間引きフィルタによってモータ電流を得るモータ制御装置で、ＰＷＭ同期信号と間引きフィルタの動作開始タイミングを同期させ、間引きフィルタによるディジタルフィルタ処理によって、モータ電流を検出した後、ＡＤ変換クロックをマスクしてＡＤ変換を停止させるように動作させることで、ＰＷＭキャリア周期に同期したモータ電流を検出することができるので、モータ電流の検出遅延によるばらつきがなくなり、モータ制御の応答性を高めることができるため、モータ電流を検出してモータ制御を行う制御装置として特に有効である。

１ ディジタル信号処理手段
２ 電力変換手段
３ モータ
４ａ、４ｂ モータ電流検出手段
５ モータ電流検出部
５ａ モータ電流検出部
６ａ 第１のＡＤ変換手段
６ｂ 第２のＡＤ変換手段
６ｃ 第１のＡＤ変換手段
６ｄ 第２のＡＤ変換手段
７ タイミング生成器
８ モータ線
９ 磁極位置検出器
１０ マスク回路
１４ａ 第１の加算器
１５ａ 第２の加算器
１６ａ 第１の減算器
１７ａ 第２の減算器
１８ａ クロック分周器
２０ａ ΔΣＡＤ変換器
２１ａ ＡＤ変換間引きフィルタ
２２ａ 第１の加算データ
２３ａ 第２の加算データ
２４ａ 第１の差分データ
３１ モータ回転指令
３２ａ、３２ｂ モータ電流アナログ信号
３３ａ フィルタ後のモータ電流検出値
３４ ＡＤ変換クロック
３４ａ マスク後のＡＤ変換クロック
３５ 間引きクロック
３６ａ ＡＤ変換信号
３７ 磁極位置情報
３８ クロック制御信号
３９ ラッチタイミング信号
４０ａ ラッチ回路
４１ ＰＷＭ発生回路
４２ａ、４２ｂ モータ電流ラッチデータ
４３ ＰＷＭ同期信号

Claims (3)

1. モータ線によってモータと接続されて、前記モータ線に流れる電流を検出して、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）三角波に基づいて前記モータの回転を制御するモータ制御装置であって、
   前記モータ電流をモータ電流アナログ信号に変換して出力するモータ電流検出手段と、
   前記モータ電流アナログ信号をモータ電流ディジタル信号に変換して出力するΔΣＡＤ変換器と、
   前記モータ電流ディジタル信号からモータ電流検出値を生成して出力するＡＤ変換間引きフィルタと、
   前記モータ電流検出値を取り込むラッチ回路と、
   前記ＰＷＭ三角波と同期して出力されるＰＷＭ同期信号と、前記ＰＷＭ同期信号を基準にして出力されるクロック制御信号と、前記ラッチ回路に前記モータ電流検出値を取り込ませるラッチタイミング信号とを出力し、前記ΔΣＡＤ変換器を動作させるＡＤ変換クロックを生成するタイミング生成器と、
   前記クロック制御信号に基づいて前記ＡＤ変換クロックの出力と遮断とを切り替えるマスク回路と、
   を備え、
   前記タイミング生成器は、
   前記ＡＤ変換間引きフィルタが前記モータ電流検出値を生成した後に、前記ＡＤ変換クロックを遮断させる前記クロック制御信号を前記ＰＷＭ同期信号から一定時間遅延させて前記マスク回路に出力し、
   前記ΔΣＡＤ変換器の動作が停止した後に、前記ラッチタイミング信号を出力する、
   モータ制御装置。
2. 前記タイミング生成器は、前記ＰＷＭ三角波の周期の１／２時間内に出力する前記ＡＤ変換クロックのクロック数がＭ×Ｎ個（Ｍ：２以上の整数、Ｎ：間引きクロックの分周数）となるように前記クロック制御信号を出力する請求項１記載のモータ制御装置。
3. 前記タイミング生成器は、前記ＰＷＭ三角波の周期の１／２時間毎に前記ＰＷＭ同期信号を出力する請求項１記載のモータ制御装置。

Images