JP6261685B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6261685B2
JP6261685B2 JP2016161439A JP2016161439A JP6261685B2 JP 6261685 B2 JP6261685 B2 JP 6261685B2 JP 2016161439 A JP2016161439 A JP 2016161439A JP 2016161439 A JP2016161439 A JP 2016161439A JP 6261685 B2 JP6261685 B2 JP 6261685B2
Authority
JP
Japan
Prior art keywords
data
frame
video frame
memory
line data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016161439A
Other languages
English (en)
Other versions
JP2016224456A (ja
Inventor
田　炳　吉
炳 吉 田
炳 ソク 柳
炳 ソク 柳
濬 表 李
濬 表 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2016224456A publication Critical patent/JP2016224456A/ja
Application granted granted Critical
Publication of JP6261685B2 publication Critical patent/JP6261685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/327—Calibration thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N2013/40—Privacy aspects, i.e. devices showing different images to different viewers, the images not being viewpoints of the same scene
    • H04N2013/405—Privacy aspects, i.e. devices showing different images to different viewers, the images not being viewpoints of the same scene the images being stereoscopic or three dimensional

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、映像（ｉｍａｇｅ）データ処理方法、これを用いる映像表示方法、及びこれを実行する表示装置に関し、より詳細には、高周波数の映像データ処理方法、これを用いる映像表示方法、及びこれを実行する表示装置に関する。
一般的に、液晶表示装置は２次元平面映像を表示する。最近、ゲーム、映画などの分野で３次元立体映像に対する需要が増加していることから、液晶表示装置を用いて３次元立体映像を表示することがある。
一般的に、立体映像は人間の両目を通した両眼視差（ｂｉｎｏｃｕｌａｒ ｐａｒａｌｌａｘ)の原理を用いて表示される。例えば、人間の２つの目は一定程度離れているので、それぞれの目で異なる角度から観察した映像が脳に感知される。立体映像表示装置は、人間の両眼視差を利用する。
立体映像表示方式ではメガネ方式（ｓｔｅｒｅｏｓｃｏｐｉｃ）とオートステレオスコピック方式（ａｕｔｏ−ｓｔｅｒｅｏｓｃｏｐｉｃ）がある。メガネ方式は、両眼にそれぞれ青色と赤色の色メガネをかけるアナグリフ（ａｎａｇｌｙｐｈ）方式と、時間分割された左眼映像と右眼映像とを周期的に示し、この周期に同期させて左眼シャッターと右眼シャッターとを開閉するメガネをかけるシャッターメガネ（Ｓｈｕｔｔｅｒ Ｇｌａｓｓ）方式などがある。
一般的に、シャッターメガネ方式が適用された液晶表示装置は２４０Ｈｚ駆動をする。すなわち、液晶表示装置は、左眼映像フレーム及び右眼映像フレームを表示する。このように、２４０Ｈｚの映像フレームを処理するためには、高価なフレームレート制御器（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌｌｅｒ：ＦＲＣ）を用いなければならない。これは一般的な１２０Ｈｚの平面映像を表示する液晶表示装置と比較すると、費用上昇が発生する原因となる。
米国特許第７，１０６，３８０号明細書 米国特許出願公開第２００７／０１４６４７９号明細書 米国特許出願公開第２００７／０３０９８９０号明細書 米国特許出願公開第２０１０／００３３５５５号明細書
本発明の技術的課題は、このような点に鑑みてなされたものであって、コスト効率の良い方法でデータ処理方法を提供することにある。
本発明の他の目的はデータ処理方法を用いる映像表示方法を提供することにある。
本発明のまた他の目的は映像表示方法を実行する表示装置を提供することにある。
本発明の目的を実現するための一実施形態に係るデータ処理方法は、映像フレームデータを第１メモリに保存する。前記第１メモリを制御して、前記映像フレームデータが反復された高周波数の映像フレームデータを出力する。前記高周波数の映像フレームデータを以前のフレームのデータに基づいて補正する。
本発明の目的を実現するための他の実施形態に係るデータ処理方法は、以前のフレームの映像フレームデータに基づいて映像フレームデータを補正する。補正された映像フレームデータを第１メモリに保存する。前記第１メモリを制御して前記補正された映像フレームデータが反復された高周波数の映像フレームデータを出力する。
本発明の他の目的を実現するための一実施形態に係る映像表示方法は、左眼映像データ、または、右眼映像データをメモリに保存する。前記メモリを制御して前記左眼映像データ、または、右眼映像データを反復及び補正して、高周波数の第１左眼映像フレーム及び第２左眼映像フレーム、または、第１右眼映像フレーム及び第２右眼映像フレームを生成する。表示パネルに前記高周波数の映像フレームを表示する。
本発明のまた他の目的を実現するための一実施形態に係る表示装置は、表示パネル、データ処理部及びパネル駆動部を含む。前記表示パネルは映像を表示する。前記データ処理部はメモリに保存された映像フレームデータを反復及び補正して高周波数の映像フレームデータを生成する。前記パネル駆動部は前記高周波数の映像フレームデータに基づいて前記表示パネルに前記高周波数の映像フレームを表示する。
本実施形態に係る表示装置は、左眼映像フレームと右眼映像フレームとの間にブラック映像フレームを挿入するブラック挿入部をさらに含み、前記パネル駆動部は前記表示パネルに左眼映像フレーム、ブラック映像フレーム、右眼映像フレーム及びブラック映像フレームを表示する。
本実施形態に係るデータ処理部は、映像フレームデータを保存する第１メモリと、前記第１メモリとを制御して前記映像フレームデータが反復された高周波数の映像フレームデータを出力するフレーム反復部及び前記高周波数の映像フレームデータを以前のフレームのデータに基づいて補正するデータ補正部を含む。
本実施形態に係るデータ処理部は、以前のフレームの映像フレームデータに基づいて映像フレームデータを補正するデータ補正部と、補正された映像フレームデータとを保存する第１メモリ及び前記第１メモリを制御して前記補正された映像フレームデータが反復された高周波数の映像フレームデータを出力するフレーム反復部を含む。
本発明によると、受信された低周波数の映像フレームを、補正用メモリ、または、別のメモリを用いてそれぞれ反復させて生成する（ｒｅｐｅｔｉｔｉｖｅｌｙ ｇｅｎｅｒａｔｅｄ）ことによって、高周波数の映像フレームを生成することができる。
本発明の実施形態１に係る表示装置のブロック図である。 図１に示されたデータ処理部のブロック図である。 図２のデータ処理部の駆動方法を説明するためのフローチャートである。 図２に示されたデータ処理部の入出力データのタイミング図である。 図２に示されたデータ処理部の入出力データのタイミング図である。 本発明の実施形態２に係るデータ処理部のブロック図である。 図６に示されたデータ処理部の駆動方法を説明するためのフローチャートである。 図６に示されたデータ処理部の入出力データのタイミング図である。 図６に示されたデータ処理部の入出力データのタイミング図である。 本発明の実施形態３に係るデータ処理部のブロック図である。 図１０に示されたデータ処理部の駆動方法を説明するためのフローチャートである。 図１０に示されたデータ処理部の入出力データのタイミング図である。 図１０に示されたデータ処理部の入出力データのタイミング図である。 本発明の実施形態４に係るデータ処理部のブロック図である。 図１４に示されたデータ処理部の駆動方法を説明するあめのフローチャートである。 図１４に示されたデータ処理部の入出力データのタイミング図である。 図１４に示されたデータ処理部の入出力データのタイミング図である。 本発明の実施形態５に係るデータ処理部のブロック図である。 図１８に示されたデータ処理部の駆動方法を説明するためのフローチャートである。 図１８に示されたデータ処理部の入出力データのタイミング図である。 図１８に示されたデータ処理部の入出力データのタイミング図である。 本発明の実施形態６に係るデータ処理部のブロック図である。 図２２に示されたデータ処理部に係る表示パネルの駆動方法を説明するためのフローチャートである。 図２２に示されたデータ処理部の入出力データのタイミング図である。 図２２に示されたデータ処理部の入出力データのタイミング図である。 本発明の実子形態７に係る映像表示方法を説明するためのフローチャートである。 本発明の実施形態８に係る映像表示方法を説明するためのフローチャートである。 本発明の実施形態９に係る表示装置のブロック図である。 図２８に示された表示装置の映像表示方法を説明するためのフローチャートである。 本発明の実施形態１０に係る映像表示方法を説明するためのフローチャートである。
以下、図面を参照して本発明の表示装置の望ましい実施形態をより詳細に説明する。
実施形態１
図１は、本発明の実施形態１に係る表示装置のブロック図である。
図１を参照すると、表示装置は、データ処理部１００、パネル制御部４００、パネル駆動部５００、及び表示パネル７００を含む。
データ処理部１００は、第１周波数の映像フレームを受信し、映像フレームの周波数を反復（ｒｅｐｅａｔ）及び補正して第１周波数より高周波数である第２周波数の映像フレームを出力する。
映像フレームのデータの補正方式は、現在のフレームに受信された映像フレームのデータ（ｐｒｅｓｅｎｔ ｆｒａｍｅ ｄａｔａ）を、以前のフレームに受信された映像フレームのデータ（ｐｒｅｖｉｏｕｓ ｆｒａｍｅ ｄａｔａ）を用いて、オーバードライビング（ｏｖｅｒｄｒｉｖｉｎｇ）、または、アンダードライビング（ｕｎｄｅｒｄｒｉｖｉｎｇ）のためのデータに補正する。補正方式は、表示パネル７００の温度による画像ゆがみを最小化するためにＤＣＣ（Ｄｙｎａｍｉｃ Ｃａｐａｃｉｔａｎｃｅ Ｃｏｍｐｅｎｓａｔｉｏｎ：以下、ＤＣＣと称する。）技術を含む。ＤＣＣ技術は、液晶の応答速度を改善することができるものである。
第１周波数の映像フレームは、表示パネル７００にフレーム画面を第１周波数で表示するためのデータであり、高周波数の第２周波数の映像フレームは、フレーム画面を第２周波数で表示するためのデータである。以下、本発明の実施形態では第１周波数は１２０Ｈｚであり、高周波数の第２周波数は２４０Ｈｚであることを例として説明する。
パネル制御部４００は、パネル駆動部５００にタイミング信号及び映像フレームデータを供給する。
パネル駆動部５００は、データ駆動部５１０及びゲート駆動部５２０を含む。データ駆動部５１０は、パネル制御部４００から供給されたデジタル形態の映像フレームデータを、アナログ形態のデータ電圧に変換し、パネル制御部４００から供給されたデータタイミング信号に基づいて表示パネル７００に供給する。ゲート駆動部５２０は、パネル制御部４００から供給されたゲートタイミング信号に基づいてゲート信号を生成して表示パネル７００にゲート信号を供給する。
表示パネル７００は、複数のデータ配線、データ配線と交差する複数のゲート配線、及び複数の画素を含む。各画素はデータ配線とゲート配線及び画素電極に接続されたスイッチング素子を含む。データ配線のそれぞれにはデータ駆動部５１０から供給されたデータ電圧が印加され、ゲート配線のそれぞれにはゲート駆動部５２０から供給されたゲート信号が印加され、画素のそれぞれはデータ電圧に対応する映像を表示する。
図２は図１に示されたデータ処理部のブロック図である。図３は図２のデータ処理部の駆動方法を説明するためのフローチャートである。
図２及び図３を参照すると、データ処理部１００はメモリ１１０、メモリ制御部１２０、フレーム反復部１３０及びデータ補正部１７０を含む。
メモリ１１０は受信された１２０Ｈｚの映像フレームを保存する（ステップＳ１２１）。メモリ１１０は外部メモリであってもよい。例えば、エスディーラム（ＳＤＲＡＭ）であってもよい。
メモリ制御部１２０は、フレーム反復部（ｆｒａｍｅ ｒｅｐｅａｔｉｎｇ ｐａｒｔ）１３０及びデータ補正部１７０のデータ処理のために、メモリ１１０のデータ書き込みを制御し、メモリ１１０のデータ読み取りを制御する。
フレーム反復部１３０は、メモリ１１０を利用して１２０Ｈｚの映像フレームを反復（ｒｅｐｅａｔ）させて２４０Ｈｚの映像フレームを出力する（ステップＳ１２２）。
例えば、フレーム反復部１３０は、３次元モードでは１２０Ｈｚの左眼映像フレーム及び右眼映像フレームをそれぞれ反復させて、２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームを出力する。フレーム反復部１３０は、２次元モードでは１２０Ｈｚのオリジナル（ｏｒｉｇｉｎａｌ）映像フレーム及び補間（ｉｎｔｅｒｐｏｌａｔｉｏｎ）映像フレームをそれぞれ反復させて第１オリジナル映像フレーム、第２オリジナル映像フレーム、第１補間映像フレーム、及び第
２補間映像フレームを出力する。すなわち、フレーム反復部１３０は、１２０Ｈｚの映像フレームを反復させて２４０Ｈｚの映像フレームを出力する。
データ補正部１７０は、オーバードライビング補正データ及びアンダードライビング補正データがテーブル形態で保存されたルックアップテーブルを含む。データ補正部１７０は、フレーム反復部１３０から受信された現在のフレームのデータをメモリ１１０に保存された以前のフレームのデータを基準データとしてルックアップテーブルに保存された補正データを出力する（ステップＳ１２３）。補正データは、現在のフレームの補正データである。
例えば、データ補正部１７０は、３次元モードでは２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームのそれぞれを、メモリ１１０に保存された以前のフレームのデータを基準データとして、現在のフレームのデータを補正する。データ補正部１７０は、２次元モードでは、２４０Ｈｚの第１オリジナル映像フレーム、第２オリジナル映像フレーム、第１補間映像フレーム、及び第２補間映像フレームのそれぞれを、メモリ１１０に保存された以前のフレームのデータを基準データとして、現在のフレームのデータを補正する。
図４及び図５は、図２に示されたデータ処理部の入出力データのタイミング図である。図４及び図５の横軸（ｘ軸）は時間であり、縦軸（ｙ軸）は入出力データを示す。図５の横軸は図４の横軸から連続する時間を示す。
図２及び図４を参照し、映像フレームが１１２０水平ラインのデータを有するｎ番目の映像フレームｎ ＦＲＡＭＥが受信される場合を例として、データ処理部の動作を説明する。ここで、ｎは自然数である。
メモリ制御部１２０は、メモリ１１０の読み取り及び書き込みを制御してフレーム反復部１３０及びデータ補正部１７０にデータを供給する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータが入力される第１水平区間Ｈ１の間、メモリ制御部１２０は第１水平区間Ｈ１を五つのサブ区間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５に分けてメモリ１１０の読み取り及び書き込みを制御する。
メモリ制御部１２０は、第１サブ区間Ｔ１にはｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１を読み取り、フレーム反復部１３０及びデータ補正部１７０に供給する。
メモリ制御部１２０は、第２サブ区間Ｔ２にはｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの１番目のラインデータＬＤ１を読み取り、データ補正部１７０に供給する。
メモリ制御部１２０は、第３サブ区間Ｔ３にはｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの２番目のラインデータＬＤ２を読み取り、フレーム反復部１３０及びデータ補正部１７０に供給する。
メモリ制御部１２０は、第４サブ区間Ｔ４にはｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの２番目のラインデータＬＤ２を読み取り、データ補正部１７０に供給する。
メモリ制御部１２０は、第５サブ区間Ｔ５には、第１〜第４サブ区間Ｔ１ 〜 Ｔ４の間にバッファリングされたｎ番目の映像フレームｎ ＦＲＡＭＥの一番目のラインデータＬＤ１をメモリ１１０に記録する。
フレーム反復部１３０は、第１サブ区間Ｔ１及び第３サブ区間Ｔ３に読み取ったｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの一番目のラインデータＬＤ１と２番目のラインデータＬＤ２とを受信する。フレーム反復部１３０は第１水平区間Ｈ１の間、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１及び２番目のラインデータＬＤ２を出力する。
データ補正部１７０は、第２サブ区間Ｔ２に読み取ったｎ‐２番目の映像フレームｎ‐２ＦＲＡＭＥの１番目のラインデータＬＤ１を基準データとして、第１サブ区間Ｔ１に読み取ったｎ‐１番目フレームの１番目のラインデータＬＤ１を補正する。データ補正部１７０は、第４サブ区間Ｔ４に読み取ったｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの２番目のラインデータＬＤ２を基準データとして、第３サブ区間Ｔ３に読み取ったｎ‐１番目の映像フレームの２番目のラインデータＬＤ２を補正する。データ補正部１７０は、第１水平区間Ｈ１の間、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１及び２番目のラインデータＬＤ２を補正して出力する。
このような方式で、ｎ番目の映像フレームｎ ＦＲＡＭＥの２番目のラインデータＬＤ２が入力される第２水平区間Ｈ２に、データ補正部１７０はｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの３番目のラインデータＬＤ３及び４番目のラインデータＬＤ４を補正して出力する。
したがって、ｎ番目の映像フレームｎ ＦＲＡＭＥのうち中間に相当する５６０番目のラインデータが入力される第５６０水平区間に、データ補正部１７０は、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１１１９番目のラインデータ及び１１２０番目のラインデータを補正して出力する。すなわち、ｎ番目の映像フレームｎ ＦＲＡＭＥが入力される第ｎフレーム区間ｎ ＦＰの前半の１／２区間の間、データ処理部１００は、補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力する。
図５を参照すると、第ｎフレーム区間ｎ ＦＰの後半の１／２区間の間、データ処理部１００は、補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥをもう一度出力する。
これによって、データ処理部１００は、第ｎフレーム区間ｎ ＦＰの間、２つの補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力することができる。結果的にデータ処理部１００は１２０Ｈｚの映像フレームを２４０Ｈｚの映像フレームで出力する。
以下では実施形態１と同一な構成要素に対しては、同一な図面符号を使い、反復される詳細な説明は省略する。
実施形態２
図６は本発明の実施形態２に係るデータ処理部のブロック図である。図７は図２に示されたデータ処理部の駆動方法を説明するためのフローチャートである。
図６及び図７を参照すると、データ処理部１０１は、メモリ１１０、メモリ制御部１２０、フレーム反復部１３０、圧縮部１４０、及びデータ補正部１７１を含む。
メモリ１１０は、受信された１２０Ｈｚの映像フレームを保存する（ステップＳ１３１）。メモリ１１０は外部メモリであってもよい。例えば、エスディーラム（ＳＤＲＡＭ）であってもよい。
メモリ制御部１２０は、フレーム反復部１３０及びデータ補正部１７１のデータ処理のためにメモリ１１０のデータ書き込みを制御し、メモリ１１０のデータ読み取りを制御する。
フレーム反復部１３０は、メモリ１１０に保存されたデータを利用して受信された１２０Ｈｚの映像フレームを反復させて２４０Ｈｚの映像フレームを出力する（ステップＳ１３２）。
圧縮部１４０は、２４０Ｈｚの映像フレームを圧縮してメモリ１１０に保存する（ステップＳ１３３）。圧縮部１４０によって圧縮されたデータは、データ補正部１７１で基準データとして用いられる。このときの圧縮による微細なデータの損失は、データ補正部１７１のデータ処理結果に大きな影響を及ぼさない。一方、データの圧縮によってメモリ１１０のデータレート（ｄａｔａ ｒａｔｅ）を減少させることができる。例えば、圧縮部１４０が映像フレームのデータのビット数を約１／３に圧縮する場合、圧縮されていない実施形態1のデータレートよりもデータレートを約４／５減少させることができる。
データ補正部１７１は、補正データがテーブル形態で保存されたルックアップテーブルを含む。データ補正部１７１は、フレーム反復部１３０から受信された現在の映像フレームのデータを補正するために、メモリ１１０に保存された以前の映像フレームの圧縮データを受信する。データ補正部１７１は、圧縮データをオリジナルのビット数（ｏｒｉｇｉｎａｌ ｂｉｔｓ）を有するオリジナルデータに復元した後、復元されたデータを、現在のフレームのデータの基準データとして用いる。データ補正部１７１は、現在の映像フレームのデータを復元されたデータを基準として、ルックアップテーブルに保存されたオーバードライビングされたデータ、または、アンダードライビングされたデータに補正する（ステップＳ１３４）。
図８及び図９は、図６に示されたデータ処理部の入出力データのタイミング図である。図８及び図９の横軸（ｘ軸）は時間であり、縦軸（ｙ軸）は入出力データを示す。図９の横軸は図８の横軸に連続する時間を示す。
図６及び図８を参照すると、映像フレームが１１２０水平ラインのデータを有するｎ番目の映像フレームｎ ＦＲＡＭＥが受信される場合を例としてデータ処理部の動作を説明する。
メモリ制御部１２０は、メモリ１１０の読み取り及び書き込みを制御してフレーム反復部１３０及びデータ補正部１７０にデータを供給する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１が入力される第１水平区間Ｈ１の間、メモリ制御部１２０は、第１水平区間Ｈ１を六つのサブ区間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６に分けてメモリ１１０の読み取り及び書き込みを制御する。
メモリ制御部１２０は、第１サブ区間Ｔ１には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１を読み取ってフレーム反復部１３０及びデータ補正部１７１に供給する。
メモリ制御部１２０は、第２サブ区間Ｔ２には、ｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を読み取ってデータ補正部１７１に供給する。
メモリ制御部１２０は、第３サブ区間Ｔ３には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの２番目のラインデータＬＤ２を読み取って、フレーム反復部１３０及びデータ補正部１７１に供給する。
メモリ制御部１２０は、第４サブ区間Ｔ４には、ｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの圧縮された２番目のラインデータＬｄｄ２を読み取ってデータ補正部１７１に供給する。
メモリ制御部１２０は、第５サブ区間Ｔ５には、第１〜第４サブ区間Ｔ１ 〜 Ｔ４の間、ｎ番目の映像フレームｎ ＦＲＡＭＥのバッファリングされた１番目のラインデータＬＤ１をメモリ１１０に記録する。
メモリ制御部１２０は、第６サブ区間Ｔ６には、ｎ番目の映像フレームｎ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１をメモリ１１０に記録する。
フレーム反復部１３０は、第１サブ区間Ｔ１及び第３サブ区間Ｔ３に、読み取ったｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１と２番目のラインデータＬＤ２を受信する。フレーム反復部１３０は、第１水平区間Ｈ１の間、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１及び２番目のラインデータＬＤ２を出力する。
データ補正部１７１は、第２サブ区間Ｔ２に、読み取ったｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を、オリジナルデータに復元する。データ補正部１７１は、復元されたｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの１番目のラインデータを基準データとして、第１サブ区間Ｔ１に読み取ったｎ‐１番目フレームの１番目のラインデータＬＤ１を補正する。
データ補正部１７１は、第４サブ区間Ｔ４に読み取ったｎ‐２番目の映像フレームｎ‐２ＦＲＡＭＥの圧縮された２番目のラインデータＬｄｄ２を、オリジナルデータに復元する。データ補正部１７１は、復元されたｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの２番目のラインデータを基準データとして、第３サブ区間Ｔ３に読み取ったｎ‐１番目の映像フレームの２番目のラインデータＬＤ２を補正する。
第１、第３及び第５サブ区間のバンド幅と第２、第４及び第６区間のバンド幅は異なり、圧縮部１４０の圧縮比率に応じて適用される。
このような方式で、ｎ番目の映像フレームｎ ＦＲＡＭＥの２番目のラインデータＬＤ２が入力される第２水平区間Ｈ２に、データ補正部１７１は、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの３番目のラインデータＬＤ３及び４番目のラインデータＬＤ４を補正して出力する。
したがって、ｎ番目の映像フレームｎ ＦＲＡＭＥのうち中間に相当する５６０番目のラインデータが入力される第５６０水平区間に、データ補正部１７１は、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１１１９番目のラインデータ及び１１２０番目のラインデータを補正して出力する。すなわち、ｎ番目の映像フレームｎ ＦＲＡＭＥが入力される第ｎフレーム区間ｎ ＦＰの前半の１／２区間の間、データ処理部１０１は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力する。
図９を参照すると、第ｎフレーム区間ｎ ＦＰの後半の１／２区間の間、データ処理部１０１は、補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥをもう一度出力する。
これによって、データ処理部１０１は、第ｎフレーム区間ｎ ＦＰの間、２つの補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力することができる。結果的にデータ処理部１０１は１２０Ｈｚの映像フレームを２４０Ｈｚの映像フレームで出力する。
実施形態３
図１０は、本発明の実施形態３に係るデータ処理部のブロック図である。図１１は図１０に示されたデータ処理部の駆動方法を説明するためのフローチャートである。
図１０及び図１１を参照すると、データ処理部１０２は、第１メモリ１１１、メモリ制御部１２１、フレーム反復部１３０、第２メモリ１５０、圧縮／制御部１６０、及びデータ補正部１７１を含む。
第１メモリ１１１は、受信された１２０Ｈｚの映像フレームを保存する（ステップＳ１４１）。第１メモリ１１１は外部メモリであってもよい。例えば、エスディーラム（ＳＤＲＡＭ）であってもよい。
メモリ制御部１２１は、フレーム反復部１３０のデータ処理のために第１メモリ１１１のデータ書き込みを制御し、第１メモリ１１１のデータ読み取りを制御する。
フレーム反復部１３０は、第１メモリ１１１に保存されたデータを利用して１２０Ｈｚの映像フレームを反復させて２４０Ｈｚの映像フレームを出力する（ステップＳ１４２）。
第２メモリ１５０は、データ補正部１７１のデータ処理のために圧縮された２４０Ｈｚの映像フレームを保存する。第２メモリ１５０はｅＤＲＡＭであってもよい。
圧縮／制御部１６０は、フレーム反復部１３０から供給された２４０Ｈｚの映像フレームを圧縮して第２メモリ１５０に保存する（ステップＳ１４３）。圧縮／制御部１６０は、データ補正部１７１のデータ処理のために第２メモリ１５０のデータ書き込みを制御し、第２メモリ１５０のデータ読み取りを制御する。
データ補正部１７１は、補正データがテーブル形態で保存されたルックアップテーブルを含む。データ補正部１７１は、フレーム反復部１３０から受信された現在の映像フレームのデータを補正するために、第２メモリ１５０に保存された以前の映像フレームの圧縮データを受信する。データ補正部１７１は、圧縮データをオリジナルのビット数を有するオリジナルデータに復元した後、復元したデータを現在の映像フレームのデータの基準データとして用いる。データ補正部１７１は、受信された現在のフレームのデータを、復元されたデータを基準として、ルックアップテーブルに保存されたオーバードライビングされたデータ、または、アンダードライビングされたデータに補正する（ステップＳ１４４）。
本実施形態によると、データ補正部１７１のデータ処理のために別途の第２メモリ１５０を用いることによって、第１メモリ１１１はフレーム反復部１３０のデータ処理のためにだけ用いることができる。これによって、第１メモリ１１１のデータレートを減少させることができる。また、第２メモリ１５０に圧縮されたデータを保存することによって第２メモリ１５０のサイズを減らすことができる。
図１２及び図１３は、図１０に示されたデータ処理部の入出力データのタイミング図である。図１２及び図１３の横軸（ｘ軸）は時間であり、縦軸（ｙ軸）は入出力データを示す。図１３の横軸は図１２の横軸に連続する時間を示す。
図１０及び図１２を参照すると、映像フレームが１１２０水平ラインのデータを有するｎ番目の映像フレームｎ ＦＲＡＭＥが受信される場合を例としてデータ処理部の動作を説明する。
メモリ制御部１２１は、第１メモリ１１１の読み取り及び書き込みを制御してフレーム反復部１３０にデータを供給する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータが入力される第１水平区間Ｈ１の間、メモリ制御部１２１は、第１水平区間Ｈ１を三つのサブ区間Ｔ１１、Ｔ１２、Ｔ１３に分けて第１メモリ１１１の読み取り及び書き込みを制御する。
メモリ制御部１２１は、第１サブ区間Ｔ１１にはｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１を読み取ってフレーム反復部１３０に供給する。
メモリ制御部１２１は、第２サブ区間Ｔ１２にはｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの２番目のラインデータＬＤ２を読み取ってフレーム反復部１３０に供給する。
メモリ制御部１２１は、第３サブ区間Ｔ１３には、第１及び第２サブ区間Ｔ１１、Ｔ１２の間にバッファリングされたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１を第１メモリ１１１に記録する。
フレーム反復部１３０は、第１サブ区間Ｔ１１及び第２サブ区間Ｔ１２に読み取ったｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１と２番目のラインデータＬＤ２を受信する。フレーム反復部１３０は第１水平区間Ｈ１の間、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１及び２番目のラインデータＬＤ２を出力する。
一方、圧縮／制御部１６０は、フレーム反復部１３０から供給された映像フレームを圧縮する。以後、圧縮／制御部１６０は第２メモリ１５０に圧縮されたデータの書き込み及び第２メモリ１５０に保存された圧縮されたデータの読み取りを制御する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータが入力される第１水平区間Ｈ１の間、圧縮／制御部１６０は第１水平区間Ｈ１を四つのサブ区間Ｔ２１、Ｔ２２、Ｔ２３、Ｔ２４に分けて第２メモリ１５０の読み取り及び書き込み制御する。
圧縮／制御部１６０は第１サブ区間Ｔ２１には、ｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を読み取ってデータ補正部１７１に供給する。
圧縮／制御部１６０は第２サブ区間Ｔ２１には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を第２メモリ１５０に記録する。
圧縮／制御部１６０は第３サブ区間Ｔ２３には、ｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの圧縮された２番目のラインデータＬｄｄ２を読み取ってデータ補正部１７１に供給する。
圧縮／制御部１６０は第４サブ区間Ｔ２４には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの圧縮された２番目のラインデータＬｄｄ２を第２メモリ１５０に記録する。
データ補正部１７１は第１サブ区間Ｔ２１に読み取ったｎ‐２番目の映像フレームｎ‐２ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を、オリジナルデータに復元する。データ補正部１７１は、復元されたｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの１番目のラインデータを基準データとして、受信されたｎ‐１番目の映像フレームｎ‐１ＦＲＡＭＥの１番目のラインデータＬＤ１を補正する。
データ補正部１７１は、第３サブ区間Ｔ２３に読み取ったｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの圧縮された２番目のラインデータＬｄｄ２を、オリジナルデータに復元する。データ補正部１７１は、復元されたｎ‐２番目の映像フレームｎ‐２ ＦＲＡＭＥの２番目のラインデータを基準データとして、受信されたｎ‐１番目の映像フレームｎ‐２ ＦＲＡＭＥの２番目のラインデータＬＤ２を補正する。
このような方式で、ｎ番目の映像フレームｎ ＦＲＡＭＥの２番目のラインデータＬＤ２が入力される第２水平区間Ｈ２に、データ補正部１７１はｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの３番目のラインデータＬＤ３及び４番目のラインデータＬＤ４を補正して出力する。
したがって、ｎ番目の映像フレームｎ ＦＲＡＭＥのうち中間に相当する５６０番目のラインデータが入力される第５６０水平区間に、データ補正部１７１は、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１１１９番目のラインデータ及び１１２０番目のラインデータを補正して出力する。すなわち、ｎ番目の映像フレームｎ ＦＲＡＭＥが入力される第ｎフレーム区間ｎ ＦＰの前半の１／２区間の間、データ処理部１０２は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力する。
図１３を参照すると、第ｎフレーム区間ｎ ＦＰの後半の１／２区間の間、データ処理部１０２は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥをもう一度出力する。
これによって、データ処理部１０２は第ｎフレーム区間ｎ ＦＰの間、２つの補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力することができる。結果的にデータ処理部１０２は１２０Ｈｚの映像フレームを２４０Ｈｚの映像フレームで出力する。
実施形態４
図１４は本発明の実施形態４に係るデータ処理部のブロック図である。図１５は、図１４に示されたデータ処理部の駆動方法を説明するためのフローチャートである。
図１４及び図１５を参照すると、データ処理部２００は、メモリ２１０、メモリ制御部２２０、データ補正部２３０、及びフレーム反復部２７０を含む。
データ処理部２００は１２０Ｈｚの映像フレームを受信する。
メモリ２１０は、受信された映像フレーム及びデータ補正部２３０で補正された映像フレームを保存する。メモリ２１０は外部メモリであってもよい。例えば、エスディーラム（ＳＤＲＡＭ）であってもよい。
メモリ制御部２２０は、データ補正部２３０及びフレーム反復部２７０のデータ処理のために、メモリ２１０のデータ書き込みを制御し、メモリ２１０のデータ読み取りを制御する。
データ補正部２３０は、補正データがテーブル形態で保存されたルックアップテーブルを含む。データ補正部２３０は、現在のフレームに受信された映像フレームのデータを、メモリ２１０に保存された以前のフレームのデータを基準として、ルックアップテーブルに保存されたオーバードライビングされたデータ、または、アンダードライビングされたデータに補正する（ステップＳ１５１）。データ補正部２３０は、補正された映像フレームのデータをメモリ２１０に保存する（ステップＳ１５２）。
フレーム反復部２７０は、データ補正部２３０で補正された映像フレームデータを、メモリ２１０を用いて反復させて２４０Ｈｚの映像フレームで出力する（ステップＳ１５３）。
例えば、３次元モードでデータ補正部２３０は、１２０Ｈｚの左眼映像フレーム（または、右眼映像フレーム）を、メモリ２１０に保存された以前のフレームの右眼映像フレーム（または、左眼映像フレーム）を利用して補正する。データ補正部２３０は、補正された１２０Ｈｚの左眼映像フレーム及び右眼映像フレームを出力する。フレーム反復部２７０は、補正された１２０Ｈｚの左眼映像フレーム（または、右眼映像フレーム）を、メモリ２１０を利用して反復させる。フレーム反復部２７０は、補正された２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームを出力する。
一方、２次元モードでデータ補正部２３０は、１２０Ｈｚのオリジナル映像フレーム（または、補間映像フレーム）を、メモリ２１０に保存された以前のフレームの補間映像フレーム（または、オリジナル映像フレーム）を用いて補正する。データ補正部２３０は、補正された１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームを出力する。フレーム反復部２７０は、補正された１２０Ｈｚのオリジナル映像フレーム（または、補間映像フレーム）を、メモリ２１０を利用して反復させる。フレーム反復部２７０は、補正された２４０Ｈｚの第１オリジナル映像フレーム、第２オリジナル映像フレーム、第１補間映像フレーム、及び第２補間映像フレームを出力する。
図１６及び図１７は、図１４に図示されたデータ処理部の入出力データのタイミング図である。図１６及び図１７の横軸（ｘ軸）は時間であり、縦軸（ｙ軸）は入出力データを示す。図１７の横軸は図１６の横軸に連続する時間を示す。
図１４及び図１６を参照すると、映像フレームが１１２０水平ラインのデータを有するｎ番目の映像フレームｎ ＦＲＡＭＥが受信される場合を例としてデータ処理部の動作を説明する。
メモリ制御部２２０は、メモリ２１０の読み取り及び書き込みを制御してデータ補正部２３０及びフレーム反復部２７０にデータを供給する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１が入力される第１水平区間Ｈ１の間、メモリ制御部２２０は、第１水平区間Ｈ１を五つのサブ区間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５に分けてメモリ２１０の読み取り及び書き込みを制御する。
メモリ制御部２２０は、第１サブ区間Ｔ１にはｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータＬＤ１を読み取ってデータ補正部２３０に供給する。
メモリ制御部２２０は、第２サブ区間Ｔ２には補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１を読み取ってフレーム反復部２７０に供給する。
メモリ制御部２２０は、第３サブ区間Ｔ３には補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの２番目のラインデータｃＬＤ２を読み取ってフレーム反復部２７０に供給する。
メモリ制御部２２０は、第４サブ区間Ｔ３には第１〜第３サブ区間Ｔ１ 〜 Ｔ３の間、バッファリングされたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１をメモリ２１０に記録する。
メモリ制御部２２０は、第５サブ区間Ｔ５には補正されたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータｃＬＤ１をメモリ２１０に記録する。
データ補正部２３０は、第１サブ区間Ｔ１に読み取ったｎ‐１番目の映像フレームｎ‐１ＦＲＡＭＥの１番目のラインデータＬＤ１を基準データとして、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１を補正する。データ補正部２３０は、補正されたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータｃＬＤ１を、第５サブ区間Ｔ５にメモリ２１０に記録する。
フレーム反復部２７０は、第２サブ区間Ｔ２及び第３サブ区間Ｔ３に、読み取り補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１及び２番目のラインデータｃＬＤ２を受信する。フレーム反復部２７０は、第１水平区間Ｈ１の間、補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１及び２番目のラインデータｃＬＤ２を出力する。
このような方式で、ｎ番目の映像フレームｎ ＦＲＡＭＥの２番目のラインデータＬＤ２が入力される第２水平区間Ｈ２に、フレーム反復部２７０は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの３番目のラインデータｃＬＤ３及び４番目のラインデータｃＬＤ４を出力する。
したがって、ｎ番目の映像フレームｎ ＦＲＡＭＥのうち中間に相当する５６０番目のラインデータが入力される第５６０水平区間に、フレーム反復部２７０は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１１１９番目のラインデータ及び１１２０番目のラインデータを出力する。すなわち、ｎ番目の映像フレームｎ ＦＲＡＭＥが入力される第ｎフレーム区間ｎ ＦＰの前半の１／２区間の間、データ処理部２００は、補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力する。
図１７を参照すると、第ｎフレーム区間ｎ ＦＰの後半の1／2区間の間、データ処理部２００は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥをもう一度出力する。
これによって、第ｎフレーム区間ｎ ＦＰの間、２つの補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力することができる。結果的にデータ処理部２００は１２０Ｈｚの映像フレームを２４０Ｈｚの映像フレームで出力する。
実施形態５
図１８は本発明の実施形態５に係るデータ処理部のブロック図である。図１９は図１８に示されたデータ処理部の駆動方法を説明するためのフローチャートである。
図１８及び図１９を参照すると、データ処理部２０１はメモリ２１０、メモリ制御部２２０、圧縮部２４０、データ補正部２３１及びフレーム反復部２７０を含む。
データ処理部２０１は１２０Ｈｚの映像フレームを受信する。
メモリ２１０は、圧縮部２４０で圧縮された映像フレーム及びデータ補正部２３１で補正された映像フレームを保存する。 メモリ２１０は外部メモリであってもよい。例えば、エスディーラム（ＳＤＲＡＭ）であってもよい。
メモリ制御部２２０は、データ補正部２３１及びフレーム反復部２７０のデータ処理のために、メモリ２１０のデータ書き込みを制御し、メモリ２１０のデータ読み取りを制御する。
圧縮部２４０は、データ補正部２３１のデータ処理のために用いられる基準データである映像フレームのデータを圧縮し、圧縮されたデータをメモリ２１０に保存する（ステップＳ１６１）。このとき、圧縮による微細なデータの損失は、データ補正部２３１のデータ処理結果に大きな影響を及ぼさない。一方、データの圧縮によってメモリ２１０のデータレートを減少させることができる。
データ補正部２３１は、補正データがテーブル形態で保存されたルックアップテーブルを含み、圧縮されたデータをオリジナルのビット数を有するオリジナルデータに復元する。データ補正部２３１は、受信された現在の映像フレームのデータを補正するためにメモリ２１０に保存された以前の映像フレームの圧縮データを受信する。データ補正部２３１は圧縮データをオリジナルのビット数を有するオリジナルデータに復元した後、現在の映像フレームのデータの基準データとして用いる。データ補正部２３１は、現在の映像フレームのデータを、復元された以前の映像フレームのデータを基準データとして、ルックアップテーブルに保存されたオーバードライビングされたデータ、または、アンダードライビングされたデータに補正する（ステップＳ１６２）。
フレーム反復部２７０は、データ補正部２３１に補正された１２０Ｈｚの映像フレームを、メモリ２１０を利用して反復させて、２４０Ｈｚの映像フレームを生成して出力する(ステップＳ１６３).
図２０及び図２１は、図１８に示されたデータ処理部の入出力データのタイミング図である。図２０及び図２１の横軸（ｘ軸）は時間であり、縦軸（ｙ軸）は入出力データを示す。図２１の横軸は図２０の横軸に連続する時間を示す。
図１８及び図２０を参照すると、映像フレームが１１２０水平ラインのデータを有するｎ番目の映像フレームｎ ＦＲＡＭＥが受信される場合を例としてデータ処理部の動作を説明する。
メモリ制御部２２０は、メモリ２１０の読み取り及び書き込みを制御してデータ補正部２３１及びフレーム反復部２７０にデータを供給する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１が入力される第１水平区間Ｈ１の間、メモリ制御部２２０は第１水平区間Ｈ１を五つのサブ区間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５に分けてメモリ２１０の読み取り及び書き込みを制御する。
メモリ制御部２２０は、第１サブ区間Ｔ１には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を読み取ってデータ補正部２３１に供給する。
メモリ制御部２２０は、第２サブ区間Ｔ２には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの補正された１番目のラインデータｃＬＤ１を読み取ってフレーム反復部２７０に供給する。
メモリ制御部２２０は、第３サブ区間Ｔ３には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの補正された２番目のラインデータｃＬＤ２を読み取ってフレーム反復部２７０に供給する。
メモリ制御部２２０は、第４サブ区間Ｔ３には、ｎ番目の映像フレームｎ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１をメモリ２１０に記録する。
メモリ制御部２２０は、第５サブ区間Ｔ５には、ｎ番目の映像フレームｎ ＦＲＡＭＥの補正された１番目のラインデータｃＬＤ１をメモリ２１０に記録する。
データ補正部２３１は、第１サブ区間Ｔ１に読み取ったｎ‐１番目の映像フレームｎ‐１ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を、オリジナルデータに復元する。データ補正部２３１は、復元されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータを基準データとして、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１を補正する。データ補正部２３１は、補正されたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータｃＬＤ１を第５サブ区間Ｔ５にメモリ２１０に記録する。
フレーム反復部２７０は、第２サブ区間Ｔ２及び第３サブ区間Ｔ３に読み取って補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１及び２番目のラインデータｃＬＤ２を受信する。フレーム反復部２７０は第１水平区間Ｈ１に補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１及び２番目のラインデータｃＬＤ２を出力する。
このような方式で、ｎ番目の映像フレームｎ ＦＲＡＭＥの２番目のラインデータＬＤ２が入力される第２水平区間Ｈ２に、フレーム反復部２７０は、補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの３番目のラインデータｃＬＤ３及び４番目のラインデータｃＬＤ４を出力する。
したがって、ｎ番目の映像フレームｎ ＦＲＡＭＥのうち中間に相当する５６０番目のラインデータが入力される第５６０水平区間にフレーム反復部２７０は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１１１９番目のラインデータ及び１１２０番目のラインデータを出力する。すなわち、ｎ番目の映像フレームｎ ＦＲＡＭＥが入力される第ｎフレーム区間ｎ ＦＰの前半の１／２区間の間、データ処理部２０１は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力する。
図２１を参照すると、第ｎフレーム区間ｎ ＦＰの後半の１／２区間の間、データ処理部２０１は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥをもう一度出力する。
これによって、第ｎフレーム区間ｎ ＦＰの間、２つの補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力することができる。結果的にデータ処理部２０１は１２０Ｈｚの映像フレームを２４０Ｈｚの映像フレームとして出力する。
実施形態６
図２２は、本発明の実施形態６に係るデータ処理部のブロック図である。図２３は図２２に示されたデータ処理部の駆動方法を説明するためのフローチャートである。
図２２及び図２３を参照すると、データ処理部２０２は、第１メモリ２１１、圧縮／制御部２２１、データ補正部２３１、第２メモリ２５０、メモリ制御部２６０、及びフレーム反復部２７０を含む。
データ処理部２０２は１２０Ｈｚの映像フレームを受信する。
第１メモリ２１１は圧縮された映像フレームを保存する（ステップＳ１７１）。第１メモリ２１１はｅＤＲＡＭであってもよい。
圧縮／制御部２２１は受信された映像フレームを圧縮して第１メモリ２１１に保存する。圧縮／制御部２２１はデータ補正部２３１のデータ処理のために第１メモリ２１１のデータ書き込みを制御し、第１メモリ２１１のデータ読み取りを制御する。
データ補正部２３１は補正データがテーブル形態で保存されたルックアップテーブルを含み、圧縮されたデータをオリジナルのビット数を有するオリジナルデータに復元する。データ補正部２３１は受信された現在の映像フレームのデータを補正するために、第１メモリ２１１に保存された以前の映像フレームの圧縮データを受信する。データ補正部２３１は、圧縮データをオリジナルのビット数を有するオリジナルデータに復元した後、現在の映像フレームのデータの基準データとして用いる。データ補正部２３１は、現在の映像フレームのデータを復元された以前の映像フレームのデータを基準データとして、ルックアップテーブルに保存されるオーバードライビングされたデータ、または、アンダードライビングされたデータに補正する（ステップＳ１７２）。
第２メモリ２５０は、補正された映像フレームを保存する(ステップＳ１７３)。
メモリ制御部２６０は、フレーム反復部２７０のデータ処理のために第２メモリ２５０のデータ書き込みを制御し、第２メモリ２５０のデータ読み取りを制御する。
フレーム反復部２７０は、第２メモリ２５０に保存された補正された１２０Ｈｚの映像フレームを反復させて、２４０Ｈｚの映像フレームで出力する（ステップＳ１７４）。
図２４及び図２５は、図２２に示されたデータ処理部の入出力データのタイミング図である。図２４及び図２５の横軸（x軸）は時間であり、縦軸（y軸）は入出力データを示す。図２５の横軸は図２４の横軸に連続する時間を示す。
図２２及び図２４を参照すると、映像フレームが１１２０水平ラインのデータを有するｎ番目の映像フレームｎ ＦＲＡＭＥが受信される場合を例としてデータ処理部の動作を説
明する。
圧縮／制御部２２１は、第１メモリ２１１の読み取り及び書き込みを制御してデータ補正部２３１にデータを供給する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータが入力される第１水平区間Ｈ１の間、圧縮／制御部２２１は第１水平区間Ｈ１を二つのサブ区間Ｔ１１、Ｔ１２に分けて第１メモリ２１１の読み取り及び書き込みを制御する。
圧縮／制御部２２１は、第１サブ区間Ｔ１１には、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を読み取ってデータ補正部２３１に供給する。
圧縮／制御部２２１は、第２サブ区間Ｔ１２には、ｎ番目の映像フレームｎ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を第１メモリ２１１に記録する。
データ補正部２３１は、ｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの圧縮された１番目のラインデータＬｄｄ１を、オリジナルデータに復元する。データ補正部２３１は、復元されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータを基準データとして、現在のｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータＬＤ１を補正する。データ補正部２３１は、補正されたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータｃＬＤ１を出力する。
一方、メモリ制御部２６０は、第２メモリ２５０に補正された映像フレームのデータの書き込み及び第２メモリ２５０に保存された補正されたデータの読み取りを制御する。
例えば、ｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータが入力される第１水平区間Ｈ１の間、メモリ制御部２６０は第１水平区間Ｈ１を三つのサブ区間Ｔ２１、Ｔ２２、Ｔ２３に分けて第２メモリ２５０の読み取り及び書き込みを制御する。
メモリ制御部２６０は、第１サブ区間Ｔ２１には補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１を読み取ってフレーム反復部２７０に
供給する。
メモリ制御部２６０は、第２サブ区間Ｔ２１には補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの２番目のラインデータｃＬＤ２を読み取ってフレーム反復部２７０に供給する。
メモリ制御部２６０は、第３サブ区間Ｔ２３には補正されたｎ番目の映像フレームｎ ＦＲＡＭＥの１番目のラインデータｃＬＤ１を第２メモリ２５０に記録する。
フレーム反復部２７０は、第１サブ区間Ｔ２１及び第２サブ区間Ｔ２２に、読み取って補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１及び２番目のラインデータｃＬＤ２を受信する。フレーム反復部２７０は、第１水平区間Ｈ１に補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１番目のラインデータｃＬＤ１及び２番目のラインデータｃＬＤ２を出力する。
このような方式で、ｎ番目の映像フレームｎ ＦＲＡＭＥの２番目のラインデータＬＤ２が入力される第２水平区間Ｈ２に、フレーム反復部２７０は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの３番目のラインデータｃＬＤ３及び４番目のラインデータｃＬＤ４を出力する。
したがって、ｎ番目の映像フレームｎ ＦＲＡＭＥのうち中間に相当する５６０番目のラインデータが入力される第５６０水平区間に、フレーム反復部２７０は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥの１１１９番目のラインデータ及び１１２０番目のラインデータを出力する。すなわち、ｎ番目の映像フレームｎ ＦＲＡＭＥが入力される第ｎフレーム区間ｎ ＦＰの前半の１／２区間の間、データ処理部２０２は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力する。
図２５を参照すると、第ｎフレーム区間ｎ ＦＰの後半の１／２区間の間、データ処理部２０２は補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥをもう一度出力する。
これによって、第ｎフレーム区間ｎ ＦＰの間、２つの補正されたｎ‐１番目の映像フレームｎ‐１ ＦＲＡＭＥを出力することができる。結果的にデータ処理部２０２は１２０Ｈｚの映像フレームを２４０Ｈｚの映像フレームで出力する。
実施形態７
図２６は本発明の実施形態７に係る映像表示方法を説明するためのフローチャートである。
図１及び図２６を参照すると、データ処理部１００は、１２０Ｈｚの映像フレームを受信する（ステップＳ２１１）。データ処理部１００は映像フレームを反復及び補正して、２４０Ｈｚの補正された映像フレームを出力する（ステップＳ２１３）。データ処理部１００は、上述した実施形態１〜実施形態６によって多様に実現される。
例えば、３次元映像モードではデータ処理部１００は、１２０Ｈｚの左眼映像フレーム及び右眼映像フレームを反復及び補正して、２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームで出力する。２次元映像モードではデータ処理部１００は、動き検出及び補間技術（ｍｏｔｉｏｎ ｅｓｔｉｍａｔｉｏｎ ａｎｄ ｍｏｔｉｏｎ ｃｏｍｐｅｎｓａｔｉｏｎ：ＭＥＭＣ）により処理された１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームを受信し、１２０Ｈｚのオリジナル映像フレーム、及び補間映像フレームを反復及び補正して、２４０Ｈｚの第１オリジナル映像フレーム、第２オリジナル映像フレーム、第１補間映像フレーム、及び第２補間映像フレームを生成する。
パネル制御部４００及びパネル駆動部５００は、データ処理部１００から供給された２４０Ｈｚの映像フレームを表示パネル７００に表示する（ステップＳ２１５）。表示パネル７００は、２４０Ｈｚのフレーム周波数で映像フレームを表示する。
実施形態８
図２７は本発明の実施形態８に係る映像表示方法を説明するためのフローチャートである。
図１及び図２７を参照すると、データ処理部１００は、１２０Ｈｚの映像フレームを受信する（ステップＳ２２１）。３次元映像モードの場合、データ処理部１００は１２０Ｈｚの左眼映像フレーム及び右眼映像フレームを反復及び補正して、２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームで出力する（ステップＳ２２３）。パネル制御部４００及びパネル駆動部５００は、データ処理部１００から供給された２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームを表示パネル７００に表示する（ステップＳ２２５）。表示パネル７００は２４０Ｈｚのフレーム周波数で映像フレームを表示する。データ処理部１００は、上述した実施形態１〜実施形態６によって多様に具現される。
一方、２次元映像モードの場合、データ処理部１００は１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームを反復しない。すなわち、データ処理部１００は、１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームをオーバードライビング、または、アンダードライビングのためのデータに補正して出力する（ステップＳ２２７）。パネル制御部４００及びパネル駆動部５００はデータ処理部１００から供給された１２０Ｈｚの補正
されたオリジナル映像フレーム及び補間映像フレームを表示パネル７００に表示する（ステップＳ２２９）。表示パネル７００は１２０Ｈｚのフレーム周波数で映像フレームを表示する。
実施形態９
図２８は本発明の実施形態９に係る表示装置のブロック図である。
図２８を参照すると、表示装置はデータ処理部１００、ブラック挿入部３００、パネル制御部４００、パネル駆動部５００、及び表示パネル７００を含む。
データ処理部１００は受信された映像フレームを反復及び補正して複数の映像フレームで出力する。データ処理部１００は、上述した実施形態１〜実施形態６によって多様に具現される。
ブラック挿入部３００は、３次元映像モードで左眼映像フレームと右眼映像フレームの間にブラック映像フレームを挿入する。 例えば、ブラック挿入部３００は、２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームにブラック映像フレームを挿入して、２４０Ｈｚの第１左眼映像フレーム、第１ブラック映像フレーム、第１右眼映像フレーム、及び第２ブラック映像フレームを出力する。
パネル制御部４００はパネル駆動部５００にタイミング信号及び映像データを供給する。
パネル駆動部５００は、データ駆動部５１０及びゲート駆動部５２０を含む。データ駆動部５１０はパネル制御部４００から供給されたデジタル形態の映像データをアナログ形態のデータ電圧に変換し、パネル制御部４００から供給されたデータタイミング信号に基づいて表示パネル７００に供給する。ゲート駆動部５２０はパネル制御部４００から供給されたゲート タイミング信号に基づいて表示パネル７００にゲート信号を供給する。
表示パネル７００は、複数のデータ配線、データ配線と交差する複数のゲート配線、及び画素電極と電気的に接続されたスイッチング素子を含む複数の画素を含む。データ配線のそれぞれにはデータ駆動部５１０から供給されたデータ電圧が印加され、ゲート配線のそれぞれにはゲート駆動部５２０から供給されたゲート信号が印加され、画素のそれぞれはデータ電圧に対応する映像を表示する。
図２９は図２８に示された表示装置の映像表示方法を説明するためのフローチャートである。
図２８及び図２９を参照すると、データ処理部１００は１２０Ｈｚの映像フレームを受信する（ステップＳ２３１）。データ処理部１００は１２０Ｈｚの映像フレームを反復及び補正して２４０Ｈｚの映像フレームで出力する（ステップＳ２３３）。データ処理部１００は上述した実施形態１〜実施形態６によって多様に具現される。
例えば、３次元映像モードではデータ処理部１００は１２０Ｈｚの左眼映像フレーム及び右眼映像フレームを反復及び補正して２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームで出力する。２次元映像モードではデータ処理部１００はＭＥＭＣ技術で処理された１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームを受信し、１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームを反復及び補正して、２４０Ｈｚの第１オリジナル映像フレーム、第２オリジナル映像フレーム、第１補間映像フレーム、及び第２補間映像フレームを生成する。
３次元映像モードの場合、ブラック挿入部３００は、左眼映像フレームと右眼映像フレームとの間にブラック映像フレームを挿入して、第１左眼映像フレーム、第１ブラック映像フレーム、第１右眼映像フレーム、及び第２ブラック映像フレームを出力する（ステップＳ２３４）。２次元映像モードの場合、ブラック挿入部３００は、２４０Ｈｚの第１オリジナル映像フレーム、第２オリジナル映像フレーム、第１補間映像フレーム、及び第２補間映像フレームをバイパス（ｂｙｐａｓｓ）する。
パネル制御部４００及びパネル駆動部５００は、ブラック挿入部３００から供給された２４０Ｈｚの映像フレームを表示パネル７００に表示する（ステップＳ２３５）。表示パネル７００は２４０Ｈｚのフレーム周波数で映像フレームを表示する。
実施形態１０
図３０は本発明の実施形態１０に係る映像表示方法を説明するためのフローチャートである。
図２８及び図２９を参照すると、データ処理部１００は１２０Ｈｚの映像フレームを受信する（ステップＳ２４１）。
３次元映像モードの場合、データ処理部１００は、１２０Ｈｚの左眼映像フレーム及び右眼映像フレームを反復及び補正して、２４０Ｈｚの第１左眼映像フレーム、第２左眼映像フレーム、第１右眼映像フレーム、及び第２右眼映像フレームで出力する（ステップＳ２４３）。ブラック挿入部３００は、左眼映像フレームと右眼映像フレームとの間にブラック映像フレームを挿入して、第１左眼映像フレーム、第１ブラック映像フレーム、第１右眼映像フレーム、及び第２ブラック映像フレームを出力する（ステップＳ２４４）。パネル制御部４００及びパネル駆動部５００は、ブラック挿入部３００から供給された２４０Ｈｚの第１左眼映像フレーム、第１ブラック映像フレーム、第１右眼映像フレーム、及び第２ブラック映像フレームを表示パネル７００に表示する（ステップＳ２４５）。表示パネル７００は、２４０Ｈｚのフレーム周波数で映像フレームを表示する。
一方、２次元映像モードの場合、データ処理部１００は、１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームを反復させしない。すなわち、データ処理部１００は、１２０Ｈｚのオリジナル映像フレーム及び補間映像フレームをオーバードライビングまたは、アンダードライビングのためのデータに補正して出力する（ステップＳ２４７）。パネル制御部４００及びパネル駆動部５００は、データ処理部１００から供給される１２０Ｈｚの補正されたオリジナル映像フレーム及び補間映像フレームを表示パネル７００に表示する（ステップＳ２４９）。表示パネル７００は、１２０Ｈｚのフレーム周波数で映像フレームを表示する。
本発明の実施形態によると、映像フレームを、メモリを用いて反復させて高周波の映像フレームを生成することができる。また、メモリは、データ補正のために以前のフレームのデータを保存するメモリを用いることができる。したがって、高周波の映像フレームを生成するために用いられる高価のＦＲＣ（ｆｒａｍｅ ｒａｔｅ ｃｏｎｔｒｏｌｌｅｒ）を省略することができ、製造コストを節減できる。
以上、実施形態を参照して説明したが、当該技術分野の熟練した当業者は、下記の特許請求の範囲に記載された本発明の思想の範疇内において、本発明を多様に修正及び変更させる可能性があるものと理解され得る。
１００、１０１、１０２、２００、２０１、２０２データ処理部
１１０、２１０ メモリ
１２０ メモリ制御部
１３０、２７０ フレーム反復部
１７０、１７１、２３０、２３１ データ補正部
１４０、２４０ 圧縮部
１６０、２２１ 圧縮制御部
１５０、２１１ 第２メモリ
３００ ブラック挿入部
４００ パネル制御部
５００パネル駆動部
７００ 表示パネル

Claims (3)

  1. 映像を表示する表示パネルと、
    フレームの映像データを保存する第１メモリと、
    前記第１メモリを制御するメモリ制御部と、
    前記第１メモリに保存されたフレームのラインデータを高周波数で出力するフレーム反復部と、
    第２メモリと、
    前記フレーム反復部から出力されたフレームのラインデータを圧縮して前記第２メモリに保存する圧縮制御部と、
    前記第２メモリから出力されたフレームのラインデータを復元し、フレームのラインデータを補正するデータ補正部と、
    前記補正されたフレームのラインデータに基づいた映像を表示するパネル駆動部と、を有し、
    前記メモリ制御部は、
    ｎ番目フレームの１番目のラインデータが入力される水平区間に対応する第１メモリ制御区間の第１サブ区間の間、前記第１メモリで（ｎ−１）番目フレームの１番目のラインデータを出力し、前記第１メモリ制御区間の第２サブ区間の間、前記第１メモリで（ｎ−１）番目フレームの２番目のラインデータを出力し、前記第１メモリ制御区間の第３サブ区間の間、前記第１メモリにｎ番目フレームの１番目のラインデータを記録し、
    前記圧縮制御部は、
    前記水平区間に対応する第２メモリ制御区間の第１サブ区間の間、前記第２メモリで圧縮された（ｎ−２）番目フレームの１番目のラインデータを出力し、前記第２メモリ制御区間の第２サブ区間の間、前記第２メモリに圧縮された（ｎ−１）番目フレームの１番目のラインデータを記録し、前記第２メモリ制御区間の第３サブ区間の間、前記第２メモリで圧縮された（ｎ−２）番目フレームの２番目のラインデータを出力し、前記第２メモリ制御区間の第４サブ区間の間、前記第２メモリに圧縮された（ｎ−１）番目フレームの２番目のラインデータを記録し、
    前記データ補正部は、
    前記第２メモリから出力され第１サブ区間に読み取った（ｎ−２）番目フレームの１番目のラインデータを復元し、前記復元された（ｎ−２）番目フレームの１番目のラインデータを基準データにして前記第１メモリから出力された（ｎ−１）番目フレームの１番目のラインデータを補正して出力し、
    前記第２メモリから出力され第３サブ区間に読み取った（ｎ−２）番目フレームの２番目のラインデータを復元し、前記復元された（ｎ−２）番目フレームの２番目のラインデータを基準データにして前記第１メモリから出力された（ｎ−１）番目フレームの２番目のラインデータを補正して出力し、
    ｎ番目の映像フレームの２番目のラインデータが入力される第２水平区間に、ｎ−１番目の映像フレームｎ−１の３番目のラインデータ及び４番目のラインデータを補正して出力する
    ことを特徴とする表示装置。
  2. 前記パネル駆動部は、前記表示パネルに第１フレームの間第１左眼映像データを出力し、第２フレームの間前記第１左眼映像データが反復された第２左眼映像データを出力し、
    第３フレームの間第１右眼映像データを出力し、第４フレームの間前記第１右眼映像データが反復された第２右眼映像データを出力する
    ことを特徴とする請求項１に記載の表示装置。
  3. ブラック映像データを挿入するブラック挿入部をさらに含み、
    前記ブラック挿入部は左眼映像データと右眼映像データとの間に前記ブラック映像データを挿入し、
    前記パネル駆動部は前記表示パネルに第１フレームに左眼映像データを、第２フレームにブラック映像データを、第３フレームに右眼映像データを、第４フレームにブラック映像データを、順に出力する
    ことを特徴とする請求項１に記載の表示装置。
JP2016161439A 2010-09-17 2016-08-19 表示装置 Active JP6261685B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100091843A KR101742182B1 (ko) 2010-09-17 2010-09-17 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치
KR10-2010-0091843 2010-09-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011173313A Division JP2012063757A (ja) 2010-09-17 2011-08-08 映像データ処理方法、これを用いる映像表示方法、及びこれを実行する表示装置

Publications (2)

Publication Number Publication Date
JP2016224456A JP2016224456A (ja) 2016-12-28
JP6261685B2 true JP6261685B2 (ja) 2018-01-17

Family

ID=44123244

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011173313A Pending JP2012063757A (ja) 2010-09-17 2011-08-08 映像データ処理方法、これを用いる映像表示方法、及びこれを実行する表示装置
JP2016161439A Active JP6261685B2 (ja) 2010-09-17 2016-08-19 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011173313A Pending JP2012063757A (ja) 2010-09-17 2011-08-08 映像データ処理方法、これを用いる映像表示方法、及びこれを実行する表示装置

Country Status (5)

Country Link
US (1) US9363506B2 (ja)
EP (1) EP2432230A3 (ja)
JP (2) JP2012063757A (ja)
KR (1) KR101742182B1 (ja)
CN (1) CN102413341B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526502B2 (en) * 2007-09-10 2013-09-03 Entropic Communications, Inc. Method and apparatus for line based vertical motion estimation and compensation
KR101860083B1 (ko) 2011-06-29 2018-05-23 삼성디스플레이 주식회사 입체 영상 표시 장치 및 그 구동 방법
KR101921079B1 (ko) * 2012-02-14 2018-11-23 삼성디스플레이 주식회사 표시 장치
KR101939796B1 (ko) * 2012-09-12 2019-01-17 엘지디스플레이 주식회사 크로스토크 보상을 위한 입체영상 표시장치의 메모리 저감장치
KR102504592B1 (ko) * 2015-07-23 2023-03-02 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102192488B1 (ko) * 2015-11-25 2020-12-17 삼성전자주식회사 프레임 레이트 변환 장치 및 그 프레임 레이트 변환 방법
CN114501096A (zh) * 2020-10-27 2022-05-13 西安钛铂锶电子科技有限公司 图像显示方法、图像显示装置和图像显示系统
CN116110326A (zh) * 2021-11-09 2023-05-12 深圳市奥拓电子股份有限公司 一种时分复用的led显示驱动方法及其芯片

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470095B2 (ja) 2000-09-13 2003-11-25 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその駆動用回路装置
US7106380B2 (en) 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
JP2004240410A (ja) 2003-01-15 2004-08-26 Sharp Corp 液晶表示装置
JP3852934B2 (ja) * 2003-05-20 2006-12-06 株式会社バンダイナムコゲームス 画像処理システム、プログラム及び情報記憶媒体
US20050146495A1 (en) 2003-12-05 2005-07-07 Genesis Microchip Inc. LCD overdrive table triangular interpolation
JP4620974B2 (ja) * 2004-06-30 2011-01-26 富士通株式会社 表示パネル用制御装置及びそれを有する表示装置
CN100406963C (zh) 2004-08-17 2008-07-30 三菱电机株式会社 立体图像显示装置
KR20060017239A (ko) * 2004-08-20 2006-02-23 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4743837B2 (ja) 2005-01-13 2011-08-10 ルネサスエレクトロニクス株式会社 コントローラ・ドライバ及びそれを用いる液晶表示装置並びに液晶駆動方法
TWI279736B (en) 2005-03-11 2007-04-21 Himax Tech Ltd Integrated video control chipset
JP4290140B2 (ja) 2005-04-04 2009-07-01 キヤノン株式会社 表示装置及びその表示制御方法
JP5220268B2 (ja) 2005-05-11 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置
JP4887727B2 (ja) 2005-10-20 2012-02-29 ソニー株式会社 画像信号処理装置、カメラシステム、および画像信号処理方法
JP2008070561A (ja) 2006-09-13 2008-03-27 Canon Inc 表示装置及びその制御方法
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
KR100837410B1 (ko) 2006-11-30 2008-06-12 삼성전자주식회사 주관적인 무손실 이미지 데이터 압축 방법 및 장치
JP2008268672A (ja) 2007-04-23 2008-11-06 Hitachi Displays Ltd 表示装置
US20080284775A1 (en) 2007-05-17 2008-11-20 Yuhren Shen Liquid crystal display driving system and method for driving the same
JP5074820B2 (ja) 2007-05-22 2012-11-14 ルネサスエレクトロニクス株式会社 画像処理装置および画像処理方法
TWI378432B (en) * 2007-07-12 2012-12-01 Etron Technology Inc Driving system and method for liquid crystal display
JP5309488B2 (ja) * 2007-07-18 2013-10-09 セイコーエプソン株式会社 電気光学装置及び電子機器
CN101409051A (zh) 2007-10-09 2009-04-15 联咏科技股份有限公司 液晶显示器动态图像显示品质改善装置及其方法
JP2009109694A (ja) 2007-10-30 2009-05-21 Hitachi Displays Ltd 表示装置
JP5100312B2 (ja) 2007-10-31 2012-12-19 ルネサスエレクトロニクス株式会社 液晶表示装置及びｌｃｄドライバ
JP4792054B2 (ja) 2008-03-24 2011-10-12 株式会社東芝 立体映像表示装置、立体映像表示方法及び液晶ディスプレイ
JP4606502B2 (ja) * 2008-08-07 2011-01-05 三菱電機株式会社 画像表示装置および方法
KR101362771B1 (ko) * 2008-09-17 2014-02-14 삼성전자주식회사 입체 영상 표시 방법 및 장치
JP5276404B2 (ja) * 2008-10-03 2013-08-28 株式会社ジャパンディスプレイ 表示装置
JP2010145509A (ja) 2008-12-16 2010-07-01 Epson Imaging Devices Corp 液晶表示装置、その駆動方法および電子機器
KR20100076230A (ko) 2008-12-26 2010-07-06 삼성전자주식회사 액정표시장치 및 그 표시방법
JP4775464B2 (ja) 2009-03-13 2011-09-21 ソニー株式会社 画像表示装置、画像表示観察システム及び画像表示方法
JP5343714B2 (ja) 2009-06-05 2013-11-13 ソニー株式会社 映像処理装置、表示装置および表示システム

Also Published As

Publication number Publication date
US9363506B2 (en) 2016-06-07
EP2432230A2 (en) 2012-03-21
KR101742182B1 (ko) 2017-06-16
KR20120029789A (ko) 2012-03-27
US20120068999A1 (en) 2012-03-22
CN102413341A (zh) 2012-04-11
CN102413341B (zh) 2016-09-28
EP2432230A3 (en) 2014-10-08
JP2012063757A (ja) 2012-03-29
JP2016224456A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6261685B2 (ja) 表示装置
US9251728B2 (en) Method of driving a 3D display panel with enhanced left-eye image and right-eye image luminance difference and display apparatus for performing the method
JP5932316B2 (ja) 表示装置
KR20100130086A (ko) 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
JP4840519B2 (ja) 立体画像表示装置
KR20120076029A (ko) 3차원 영상 데이터 처리 방법 및 이를 수행하는 표시 장치
CN101882428B (zh) 影像处理系统及影像处理方法
CN102006489B (zh) 用于立体显示的帧频转换装置及方法
KR102196087B1 (ko) 구동 모듈의 동기화 방법 및 이를 수행하는 표시 장치
JP2011244217A5 (ja)
US9100637B2 (en) Image processing apparatus and control method thereof
KR101740390B1 (ko) 표시 패널의 구동 방법, 이를 수행하기 위한 표시 장치
JP5998982B2 (ja) 映像信号処理装置及び方法
US20170011701A1 (en) Display Apparatus and Three-Dimensional Image Display System
KR101921963B1 (ko) 표시장치 및 이의 구동방법
JP2017102190A (ja) 表示装置及びその制御方法
CN117119164A (zh) 视频的显示方法、显示装置、存储介质及电视
JP2013026871A (ja) 画像処理装置および方法、並びにプログラム
WO1998012879A1 (en) Image signal processor
KR101120557B1 (ko) 입체 영상 동기화 장치
JP2012015862A (ja) 映像出力装置
WO2005034510A1 (ja) 映像信号処理装置
US20120320166A1 (en) Image processing apparatus, image processing method, and program
WO2014013804A1 (ja) 画像処理装置及び画像処理方法、並びに画像表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250