JP6248352B2 - Organic EL display device and driving method - Google Patents

Organic EL display device and driving method Download PDF

Info

Publication number
JP6248352B2
JP6248352B2 JP2015558617A JP2015558617A JP6248352B2 JP 6248352 B2 JP6248352 B2 JP 6248352B2 JP 2015558617 A JP2015558617 A JP 2015558617A JP 2015558617 A JP2015558617 A JP 2015558617A JP 6248352 B2 JP6248352 B2 JP 6248352B2
Authority
JP
Japan
Prior art keywords
voltage
switch
light emitting
display
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015558617A
Other languages
English (en)
Other versions
JPWO2015111118A1 (ja
Inventor
潤 上山口
潤 上山口
高原 博司
博司 高原
Original Assignee
株式会社Joled
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014012480 priority Critical
Priority to JP2014012480 priority
Application filed by 株式会社Joled filed Critical 株式会社Joled
Priority to PCT/JP2014/006372 priority patent/WO2015111118A1/ja
Publication of JPWO2015111118A1 publication Critical patent/JPWO2015111118A1/ja
Application granted granted Critical
Publication of JP6248352B2 publication Critical patent/JP6248352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/204Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames being organized in consecutive sub-frame groups

Description

本発明は、有機EL表示装置および駆動方法に関し、特に電流駆動型の有機EL発光素子とそれを用いた有機EL表示装置の駆動方法に関する。   The present invention relates to an organic EL display device and a driving method, and more particularly to a current-driven organic EL light-emitting element and an organic EL display device driving method using the same.

有機EL表示装置に利用される有機ELパネルでは、画面輝度が高くなるほど、有機ELパネルに流れ込む電流が大きくなる。有機ELパネルに流れ込む電流が大きくなれば有機ELパネルが発熱し、有機EL素子(発光素子)の寿命が低下するため、オーバーロード制限が必要である。また、パネル冷却のために放熱機構が必要なため、パネルの薄型を実現できない。   In an organic EL panel used for an organic EL display device, the current flowing into the organic EL panel increases as the screen brightness increases. If the current flowing into the organic EL panel increases, the organic EL panel generates heat, and the life of the organic EL element (light emitting element) is reduced, so that overload limitation is necessary. Moreover, since a heat dissipation mechanism is required for cooling the panel, the panel cannot be thinned.

そこで、例えば特許文献1には、実際に画像が表示される前に、画素データから消費電力を直接検出する方法が開示されている。   Thus, for example, Patent Document 1 discloses a method of directly detecting power consumption from pixel data before an image is actually displayed.

特開2007−156045号公報JP 2007-156045 A

しかしながら、特許文献1に開示される方法では、実際に画像を表示する前に入力される画像データの階調を増減したり、表示中の画像において駆動電流を制御したりする必要がある。つまり、実際に画像を表示する前に入力される画像データの階調を増減する場合には、演算が煩雑になるため、画像表示するまでに時間を要するという問題がある。また、表示中の画像において駆動電流を制御する場合には、表示中の画像の輝度が変化するため、視聴者に違和感を生じさせてしまうなどの問題もある。   However, in the method disclosed in Patent Document 1, it is necessary to increase or decrease the gradation of image data input before actually displaying an image, or to control the drive current in an image being displayed. That is, when the gradation of the image data input before actually displaying the image is increased / decreased, the calculation becomes complicated, and there is a problem that it takes time until the image is displayed. In addition, when the drive current is controlled in an image being displayed, the luminance of the image being displayed changes, which causes a problem that the viewer feels uncomfortable.

本発明は、上述の問題に鑑みてなされたものであり、発光素子の寿命の低下を抑制することができる有機EL表示装置およびその駆動方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an organic EL display device and a driving method thereof that can suppress a decrease in lifetime of a light emitting element.

上記目的を達成するために、本発明の一態様に係る有機EL表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続される電源線に印加される所定電圧を調整する調整部とを備え、前記複数の表示画素の各々は、発光素子と、前記発光素子を発光させるために用いられる第1電圧を保持するための第1容量素子と、前記第1容量素子に保持された第1電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記第1容量素子が保持する第1電圧と異なる第2電圧であって前記第1容量素子が次に保持すべき電圧を保持するための第2容量素子と、を有し、前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第2電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整する。   In order to achieve the above object, an organic EL display device according to one embodiment of the present invention includes a plurality of display pixels arranged in a matrix and a predetermined voltage applied to power supply lines connected to the plurality of display pixels. And each of the plurality of display pixels includes a light emitting element, a first capacitive element for holding a first voltage used for causing the light emitting element to emit light, and the first capacitor. A driving transistor for causing the light emitting element to emit light by supplying a current corresponding to the first voltage held in the element to the light emitting element; and a second voltage different from the first voltage held by the first capacitor element. A second capacitive element for holding a voltage to be held next, and the power line is connected to a drain electrode of the driving transistor or a cathode of the light emitting element, and the adjustment Is a voltage applied to the power line when the current corresponding to the second voltage is supplied to the light emitting element in each of the plurality of display pixels is greater than or equal to a threshold value. Adjust to lower.

本発明の有機EL表示装置等によれば、発光素子の寿命の低下を抑制することができる。   According to the organic EL display device and the like of the present invention, it is possible to suppress a decrease in the lifetime of the light emitting element.

図1は、実施の形態1に係る有機EL表示装置の構成の一例を示すブロック図である。FIG. 1 is a block diagram showing an example of the configuration of the organic EL display device according to the first embodiment. 図2は、実施の形態1に係る有機ELパネルの構成の一例を示す図である。FIG. 2 is a diagram illustrating an example of the configuration of the organic EL panel according to the first embodiment. 図3は、実施の形態1に係る表示画素の回路構成の一例を示す図である。FIG. 3 is a diagram illustrating an example of a circuit configuration of the display pixel according to the first embodiment. 図4は、実施の形態1に係る調整部の構成の一例を示す図である。FIG. 4 is a diagram illustrating an example of the configuration of the adjustment unit according to the first embodiment. 図5は、実施の形態1に係る調整部の電圧調整方法の一例を示す図である。FIG. 5 is a diagram illustrating an example of a voltage adjustment method of the adjustment unit according to the first embodiment. 図6は、実施の形態1に係る調整部の電圧変更時の応答時間について示す図である。FIG. 6 is a diagram showing a response time when the voltage of the adjustment unit according to the first embodiment is changed. 図7は、実施の形態1に係る調整部と画素回路との関係を示す図である。FIG. 7 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the first embodiment. 図8は、実施の形態1に係る画素回路と電源線との関係を示す図である。FIG. 8 is a diagram illustrating a relationship between the pixel circuit and the power supply line according to the first embodiment. 図9Aは、図3に示す画素回路の動作の一例を示す図である。FIG. 9A is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図9Bは、図3に示す画素回路の動作の一例を示す図である。FIG. 9B is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3. 図9Cは、図3に示す画素回路の動作の一例を示す図である。FIG. 9C is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3. 図9Dは、図3に示す画素回路の動作の一例を示す図である。FIG. 9D is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3. 図9Eは、図3に示す画素回路の動作の一例を示す図である。FIG. 9E is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 3. 図10は、実施の形態2に係る表示画素の回路構成の一例を示す図である。FIG. 10 is a diagram illustrating an example of a circuit configuration of a display pixel according to the second embodiment. 図11は、実施の形態2に係る調整部と画素回路との関係を示す図である。FIG. 11 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the second embodiment. 図12Aは、図10に示す画素回路の動作の一例を示す図である。12A is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図12Bは、図10に示す画素回路の動作の一例を示す図である。12B is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図12Cは、図10に示す画素回路の動作の一例を示す図である。12C is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図12Dは、図10に示す画素回路の動作の一例を示す図である。12D is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図12Eは、図10に示す画素回路の動作の一例を示す図である。12E is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図12Fは、図10に示す画素回路の動作の一例を示す図である。FIG. 12F is a diagram illustrating an example of operation of the pixel circuit illustrated in FIG. 10. 図12Gは、図10に示す画素回路の動作の一例を示す図である。FIG. 12G is a diagram illustrating an example of the operation of the pixel circuit illustrated in FIG. 図12Hは、図10に示す画素回路の動作の一例を示す図である。12H is a diagram illustrating an example of operation of the pixel circuit illustrated in FIG. 図13は、変形例1に係る1フレームが複数のサブフィールドで構成される場合を概念的に示す図である。FIG. 13 is a diagram conceptually illustrating a case where one frame according to Modification 1 is configured with a plurality of subfields. 図14は、変形例1に係る複数のサブフィールドで構成されるフレームの一例を示す図である。FIG. 14 is a diagram illustrating an example of a frame including a plurality of subfields according to the first modification. 図15は、変形例2に係る複数のサブフィールドで構成されるフレームの一例を示す図である。FIG. 15 is a diagram illustrating an example of a frame including a plurality of subfields according to the second modification. 図16は、本開示の有機EL表示装置を内蔵した薄型フラットTVの外観図である。FIG. 16 is an external view of a thin flat TV incorporating the organic EL display device of the present disclosure.

本発明に係る有機EL表示装置の一態様は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続される電源線に印加される所定電圧を調整する調整部とを備え、前記複数の表示画素の各々は、発光素子と、前記発光素子を発光させるために用いられる第1電圧を保持するための第1容量素子と、前記第1容量素子に保持された第1電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記第1容量素子が保持する第1電圧と異なる第2電圧であって前記第1容量素子が次に保持すべき電圧を保持するための第2容量素子と、を有し、前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第2電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整する。   One aspect of the organic EL display device according to the present invention includes a plurality of display pixels arranged in a matrix and an adjustment unit that adjusts a predetermined voltage applied to a power supply line connected to the plurality of display pixels. Each of the plurality of display pixels includes a light emitting element, a first capacitor element for holding a first voltage used for causing the light emitting element to emit light, and a first voltage held in the first capacitor element. A driving transistor that causes the light emitting element to emit light by supplying a current corresponding to the light emitting element, and a second voltage that is different from the first voltage held by the first capacitive element, and the first capacitive element is A second capacitance element for holding a voltage to be held, the power line is connected to a drain electrode of the driving transistor or a cathode of the light emitting element, and the adjustment unit is configured to display the plurality of display pixels. So When the current corresponding to the second voltage is supplied to each light emitting element, the voltage applied to the power supply line is adjusted to be lower than the predetermined voltage when the total value of the currents is equal to or greater than a threshold value. .

この構成により、発光素子の寿命の低下を抑制することができる。具体的には、有機EL表示装置は調整部を備え、かつ、データ信号電圧の書き込みと映像の表示とを独立して行える。これにより、映像品質を低下させることなく、有機ELパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機EL素子68の寿命の低下を抑制することができる。   With this configuration, a reduction in the lifetime of the light emitting element can be suppressed. Specifically, the organic EL display device includes an adjustment unit, and can independently perform writing of a data signal voltage and display of an image. Thereby, since the overload restriction can be performed so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level without deteriorating the video quality, it is possible to suppress a decrease in the lifetime of the organic EL element 68. it can.

ここで、例えば、さらに、前記複数の表示画素の各々を制御する制御部を備え、前記制御部は、前記複数の表示画素それぞれにおいて、前記発光素子が発光される発光期間中の第1期間に、前記第2容量素子に前記第2電圧を保持させ、前記発光期間後の非発光期間において、前記第1容量素子が初期化される初期化期間後の第2期間に、前記第2容量素子が保持する前記第2電圧を前記第1容量素子にコピーすることで前記第1容量素子に第1電圧として保持させ、前記調整部は、前記第2電圧に応じた電流の総和値が閾値以上のとき、前記非発光期間中に、前記電源線に印加される電圧を前記所定電圧より低くなるように調整するとしてもよい。   Here, for example, a control unit that controls each of the plurality of display pixels is further provided, and the control unit includes a first period in a light emission period in which the light emitting element emits light in each of the plurality of display pixels. The second capacitor element is held in the second capacitor element during a second period after an initialization period in which the first capacitor element is initialized in a non-light emission period after the light emission period. The second voltage held by the first capacitance element is copied to the first capacitance element so that the first capacitance element holds the first voltage, and the adjustment unit has a total current value corresponding to the second voltage equal to or greater than a threshold value. At this time, the voltage applied to the power supply line during the non-light emitting period may be adjusted to be lower than the predetermined voltage.

また、例えば、前記有機EL表示装置は、映像信号の1フレーム期間を複数のサブフレーム期間に分割して映像を表示し、前記発光素子が発光される発光期間と、前記発光素子が次に発光される発光期間との間は、前記サブフレーム期間に対応するとしてもよい。   For example, the organic EL display device displays an image by dividing one frame period of a video signal into a plurality of subframe periods, and the light emitting element emits light, and the light emitting element emits light next. The period between the light emission periods may correspond to the subframe period.

また、例えば、前記調整部は、前記複数の表示画素それぞれにおける発光素子に前記第2電圧に応じた電流が供給された場合の前記第2電圧に応じた電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるよう、所定時間かけて線形変化させることにより調整するとしてもよい。   In addition, for example, when the current corresponding to the second voltage when the current corresponding to the second voltage is supplied to the light emitting elements in each of the plurality of display pixels, the adjustment unit is equal to or greater than a threshold value. The voltage applied to the power supply line may be adjusted by linearly changing over a predetermined time so as to be lower than the predetermined voltage.

また、例えば、前記駆動トランジスタがP型である場合、前記駆動トランジスタは、ドレイン電極が前記第1容量素子の第1電極と接続し、ゲート電極が前記第1容量素子の第2電極と接続し、ソース電極が前記発光素子のアノードと接続し、前記電源線は、前記発光素子のカソードに接続されるとしてもよい。   For example, when the driving transistor is P-type, the driving transistor has a drain electrode connected to the first electrode of the first capacitor element and a gate electrode connected to the second electrode of the first capacitor element. The source electrode may be connected to the anode of the light emitting element, and the power line may be connected to the cathode of the light emitting element.

また、例えば、前記複数の表示画素の各々は、さらに、データ信号電圧を供給するための信号線と前記第2容量素子の第1電極との導通および非導通を切り換える第1スイッチと、前記第2容量素子の前記第1電極と前記第1容量素子の前記第2電極との導通および非導通を切り換える第2スイッチと、参照電圧を供給するための参照電源線と前記第1容量素子の前記第2電極との導通および非導通を切り換える第3スイッチと、前記駆動トランジスタのソース電極と前記発光素子のアノードとの導通および非導通を切り換える第4スイッチとを備え、前記参照電源線は、前記第2容量素子の第2電極とも接続され、前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、および前記第4スイッチは、P型のトランジスタであるとしてもよい。   In addition, for example, each of the plurality of display pixels further includes a first switch that switches between conduction and non-conduction between a signal line for supplying a data signal voltage and the first electrode of the second capacitive element, and the first switch A second switch that switches between conduction and non-conduction between the first electrode of the two-capacitance element and the second electrode of the first capacitance element; a reference power supply line for supplying a reference voltage; and the first capacitance element A third switch that switches between conduction and non-conduction with the second electrode, and a fourth switch that switches between conduction and non-conduction between the source electrode of the drive transistor and the anode of the light emitting element, and the reference power supply line includes: The second electrode of the second capacitor is also connected, and the first switch, the second switch, the third switch, and the fourth switch may be P-type transistors. There.

また、例えば、前記駆動トランジスタがN型である場合、前記電源線は、前記駆動トランジスタのドレイン電極に接続され、前記駆動トランジスタは、ソース電極が前記第1容量素子の第1電極および前記発光素子のアノードと接続し、かつ、ゲート電極が前記第1容量素子の第2電極と接続するとしてもよい。   For example, when the driving transistor is N-type, the power supply line is connected to a drain electrode of the driving transistor, and the driving transistor has a source electrode connected to the first electrode of the first capacitor element and the light emitting element. The gate electrode may be connected to the second electrode of the first capacitor element.

また、例えば、前記複数の表示画素の各々は、さらに、データ信号電圧を供給するための信号線と前記第2容量素子の第1電極との導通および非導通を切り換える第1スイッチと、前記第2容量素子の前記第1電極と前記第1容量素子の前記第2電極との導通および非導通を切り換える第2スイッチと、参照電圧を供給するための参照電源線と前記第1容量素子の前記第2電極との導通および非導通を切り換える第3スイッチと、前記駆動トランジスタのドレイン電極と前記電源線との導通および非導通を切り換える第4スイッチとを備え、前記参照電源線は、前記第2容量素子の第2電極とも接続され、前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、および前記第4スイッチは、N型のトランジスタであるとしてもよい。   In addition, for example, each of the plurality of display pixels further includes a first switch that switches between conduction and non-conduction between a signal line for supplying a data signal voltage and the first electrode of the second capacitive element, and the first switch A second switch that switches between conduction and non-conduction between the first electrode of the two-capacitance element and the second electrode of the first capacitance element; a reference power supply line for supplying a reference voltage; and the first capacitance element A third switch that switches between conduction and non-conduction with the second electrode; and a fourth switch that switches between conduction and non-conduction between the drain electrode of the driving transistor and the power supply line, and the reference power supply line includes the second switch The first switch, the second switch, the third switch, and the fourth switch may be N-type transistors, and are also connected to the second electrode of the capacitor.

また、本発明に係る駆動方法の一態様は、マトリクス状に配置された複数の表示画素を備える有機EL表示装置の駆動方法であって、前記有機EL表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続され所定電圧が印加される電源線と、を備え、前記複数の表示画素の各々は、発光素子と、前記発光素子を発光させるために用いられる第1電圧を保持するための第1容量素子と、前記第1容量素子に保持された第1電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、前記第1容量素子が保持する第1電圧と異なる第2電圧であって前記第1容量素子が次に保持すべき電圧を保持するための第2容量素子と、を有し、前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、前記駆動方法は、前記複数の表示画素それぞれにおける発光素子に前記第2電圧に応じた電流が供給された場合の前記電流の総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるように調整し、前記駆動トランジスタに、前記第1容量素子に保持させた前記第2電圧に応じた電流を前記発光素子に供給させる。   An aspect of the driving method according to the present invention is a driving method of an organic EL display device including a plurality of display pixels arranged in a matrix, and the organic EL display device includes a plurality of organic EL display devices arranged in a matrix. Display pixels and a power supply line connected to the plurality of display pixels to which a predetermined voltage is applied, each of the plurality of display pixels being used for emitting a light emitting element and the light emitting element. A first capacitor for holding one voltage; a drive transistor for causing the light emitting element to emit light by supplying a current corresponding to the first voltage held in the first capacitor to the light emitting element; A second voltage element that is a second voltage different from the first voltage held by the one capacitor element and that holds the voltage that the first capacitor element should hold next, and the power supply line includes: Driving transistor Connected to the drain electrode or the cathode of the light emitting element, the driving method is such that a total value of the currents when a current corresponding to the second voltage is supplied to the light emitting elements in each of the plurality of display pixels is greater than or equal to a threshold value. When the voltage applied to the power supply line is adjusted to be lower than the predetermined voltage, the drive transistor is supplied with a current corresponding to the second voltage held in the first capacitor element to the light emitting element. Let

以下、本発明の一態様に係る有機EL表示装置およびその駆動方法について、図面を参照しながら具体的に説明する。   Hereinafter, an organic EL display device and a driving method thereof according to one embodiment of the present invention will be specifically described with reference to the drawings.

なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。   Note that each of the embodiments described below shows a specific example of the present invention. The numerical values, shapes, materials, constituent elements, arrangement positions and connection forms of the constituent elements, steps, order of steps, and the like shown in the following embodiments are merely examples, and are not intended to limit the present invention. In addition, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims indicating the highest concept are described as optional constituent elements. Also, the following figures are schematic diagrams and are not necessarily shown strictly.

(実施の形態1)
本実施の形態において、本開示の一態様に係る有機EL表示装置の発光素子として有機EL素子を用いる場合について説明する。
(Embodiment 1)
In this embodiment, the case where an organic EL element is used as a light-emitting element of an organic EL display device according to one embodiment of the present disclosure will be described.

1−1.有機EL表示装置の構成
図1は、実施の形態1に係る有機EL表示装置の構成の一例を示すブロック図である。
1-1. Configuration of Organic EL Display Device FIG. 1 is a block diagram showing an example of the configuration of the organic EL display device according to the first embodiment.

図1に示す有機EL表示装置1は、表示パネル制御回路2と、ゲートドライバIC(回路)3と、ソースドライバIC(回路)5と、有機EL表示パネル6と、調整部7とを備える。   An organic EL display device 1 shown in FIG. 1 includes a display panel control circuit 2, a gate driver IC (circuit) 3, a source driver IC (circuit) 5, an organic EL display panel 6, and an adjustment unit 7.

有機EL表示パネル6は、少なくとも、互いに平行に配置されたN(例えばN=1080)本のゲート信号線と、N本の点灯制御線、直交して配置されたM本のソース信号線を有する(図示せず)。さらに、有機EL表示パネル6は、ソース信号線とゲート信号線との各交点に、薄膜トランジスタおよび有機EL素子から構成される画素回路(図示せず)を有する。   The organic EL display panel 6 has at least N (for example, N = 1080) gate signal lines arranged in parallel to each other, N lighting control lines, and M source signal lines arranged orthogonally. (Not shown). Furthermore, the organic EL display panel 6 has a pixel circuit (not shown) composed of a thin film transistor and an organic EL element at each intersection of the source signal line and the gate signal line.

本実施の形態に係る有機EL表示パネル6では、赤(R)、緑(G)、青(B)の3原色からなるEL素子がマトリクス状に形成されている。   In the organic EL display panel 6 according to the present embodiment, EL elements composed of three primary colors of red (R), green (G), and blue (B) are formed in a matrix.

画素位置に対応して、赤(R)、緑(G)、青(B)からなるカラーフィルターを形成することができる。なお、カラーフィルターは、RGBに限定されものではない、シアン(C)、マゼンダ(M)、イエロー(Y)色の画素を形成してもよい。また、白(W)の画素を形成してもよい。つまり、表示画面にR、G、B、W画素をマトリックス状に配置する。   A color filter composed of red (R), green (G), and blue (B) can be formed corresponding to the pixel position. The color filter is not limited to RGB, and may form pixels of cyan (C), magenta (M), and yellow (Y). Alternatively, white (W) pixels may be formed. That is, R, G, B, and W pixels are arranged in a matrix on the display screen.

なお、R、G、Bの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各RGBの発光素子(有機EL素子68)に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、RGBの発光素子の劣化速度を同一にすることができる。劣化速度を同一にすれば、有機EL表示パネル6のホワイトバランスずれが発生しない。   Note that the pixel aperture ratios of R, G, and B may be varied. By varying the aperture ratio, it is possible to vary the density of current flowing through each RGB light emitting element (organic EL element 68). By making the current densities different, the degradation rates of the RGB light emitting elements can be made the same. If the deterioration rates are the same, the white balance deviation of the organic EL display panel 6 does not occur.

また、必要に応じて、白(W)の画素を形成する。つまり、画素は、R、G、B、Wから構成される。R、G、B、Wに構成することにより、高輝度化が可能となる。また、R、G、B、Gとする構成も例示される。   Further, white (W) pixels are formed as necessary. That is, the pixel is composed of R, G, B, and W. By using R, G, B, and W, high luminance can be achieved. In addition, configurations of R, G, B, and G are also exemplified.

有機EL表示パネル6のカラー化は、マスク蒸着により行うが、本実施の態様はこれに限定するものではない。たとえば、青色発光のEL層を形成し、発光する青色光を、R、G、Bの色変換層(CCM:カラーチェンジミディアムズ)でR、G、B光に変換してもよい。   Colorization of the organic EL display panel 6 is performed by mask vapor deposition, but this embodiment is not limited to this. For example, a blue light emitting EL layer may be formed, and the emitted blue light may be converted into R, G, B light by an R, G, B color conversion layer (CCM: Color Change Mediums).

なお、有機EL表示パネル6の光出射面には、円偏光板(円偏光フィルム)(図示せず)を配置することができる。偏光板と位相フィルムを一体したものは円偏光板(円偏光フィルム)と呼ばれる。   A circularly polarizing plate (circularly polarizing film) (not shown) can be disposed on the light exit surface of the organic EL display panel 6. What integrated the polarizing plate and the phase film is called a circularly polarizing plate (circularly polarizing film).

表示パネル制御回路2は、表示データ信号S1に基づいてソースドライバIC(回路)5を制御するための制御信号S2を生成し、生成した制御信号S2をソースドライバIC(回路)5へ出力する。また、表示パネル制御回路2は、表示データ信号S1に含まれる同期信号に基づいてゲートドライバIC(回路)3を制御するための制御信号S3を生成する。そして、表示パネル制御回路2は、生成した制御信号S3をゲートドライバIC(回路)3へ出力する。   The display panel control circuit 2 generates a control signal S2 for controlling the source driver IC (circuit) 5 based on the display data signal S1, and outputs the generated control signal S2 to the source driver IC (circuit) 5. The display panel control circuit 2 generates a control signal S3 for controlling the gate driver IC (circuit) 3 based on the synchronization signal included in the display data signal S1. Then, the display panel control circuit 2 outputs the generated control signal S3 to the gate driver IC (circuit) 3.

ここで、表示データ信号S1は、映像信号、垂直同期信号、および水平同期信号を含む表示データを示す信号である。映像信号は、フレームごとに階調情報である各画素値を指定する信号である。垂直同期信号は、画面に対する垂直方向の処理のタイミングについて同期を取るための信号であり、ここでは、フレームごとの処理タイミングの基準となる信号である。水平同期信号は、画面に対する水平方向の処理のタイミングについて同期を取るための信号である。   Here, the display data signal S1 is a signal indicating display data including a video signal, a vertical synchronization signal, and a horizontal synchronization signal. The video signal is a signal that designates each pixel value that is gradation information for each frame. The vertical synchronization signal is a signal for synchronizing the processing timing in the vertical direction with respect to the screen, and is a signal serving as a reference for processing timing for each frame. The horizontal synchronization signal is a signal for synchronizing the processing timing in the horizontal direction with respect to the screen.

また、制御信号S2は、映像信号および水平同期信号を含む。制御信号S3は、垂直同期信号および水平同期信号をそれぞれ含む。   The control signal S2 includes a video signal and a horizontal synchronization signal. The control signal S3 includes a vertical synchronization signal and a horizontal synchronization signal.

ゲートドライバIC(回路)3は、表示パネル制御回路2で生成された制御信号S3に基づいて、有機EL表示パネル6のゲート信号線を駆動する。   The gate driver IC (circuit) 3 drives the gate signal line of the organic EL display panel 6 based on the control signal S3 generated by the display panel control circuit 2.

ソースドライバIC(回路)5は、表示パネル制御回路2で生成された制御信号S2に基づいて、有機EL表示パネル6のソース信号線を駆動する。より具体的には、ソースドライバIC(回路)5は、映像信号および水平同期信号に基づいて、各画素回路にソース信号(データ信号電圧)を出力する。   The source driver IC (circuit) 5 drives the source signal line of the organic EL display panel 6 based on the control signal S2 generated by the display panel control circuit 2. More specifically, the source driver IC (circuit) 5 outputs a source signal (data signal voltage) to each pixel circuit based on the video signal and the horizontal synchronization signal.

調整部7は、表示パネル制御回路2を介して伝達された表示データ信号S1に基づいて、複数の表示画素に接続される電源線(ELカソード電源線)に印加される所定電圧を調整する。詳細は後述するため、ここでの説明を省略する。   The adjustment unit 7 adjusts a predetermined voltage applied to the power supply line (EL cathode power supply line) connected to the plurality of display pixels based on the display data signal S1 transmitted through the display panel control circuit 2. Since details will be described later, description thereof is omitted here.

なお、有機EL表示装置1は、例えば、図示しないが、CPU(Central Processing Unit)、制御プログラムを格納したROM(Read Only Memory)などの記憶媒体、RAM(Random Access Memory)などの作業用メモリ、および通信回路を有するとしてもよい。この場合、表示データ信号S1は、例えば、CPUが制御プログラムを実行することにより生成される。   The organic EL display device 1 includes, for example, a CPU (Central Processing Unit), a storage medium such as a ROM (Read Only Memory) storing a control program, a working memory such as a RAM (Random Access Memory), which are not shown in the figure. And a communication circuit. In this case, the display data signal S1 is generated, for example, when the CPU executes a control program.

図2は、実施の形態1に係る有機EL表示パネルの構成の一例を示す図である。図2には、有機EL表示パネル6とゲートドライバIC(回路)3とソースドライバIC(回路)5との位置および接続関係が示されている。   FIG. 2 is a diagram illustrating an example of the configuration of the organic EL display panel according to the first embodiment. FIG. 2 shows the positions and connection relationships of the organic EL display panel 6, the gate driver IC (circuit) 3, and the source driver IC (circuit) 5.

本実施の形態では、有機EL表示パネル6は、ゲートドライバIC(回路)30およびゲートドライバIC(回路)31が制御するゲート信号線84、ゲート信号線85ゲート信号線85、ゲート信号線86およびゲート信号線87が接続されている。   In the present embodiment, the organic EL display panel 6 includes a gate signal line 84, a gate signal line 85, a gate signal line 85, a gate signal line 86, and a gate driver IC (circuit) 30 and a gate driver IC (circuit) 31. A gate signal line 87 is connected.

また、有機EL表示パネル6は、ソースドライバIC(回路)5が制御するソース信号線88が接続されている。ゲート信号線84、ゲート信号線85、ゲート信号線86、ゲート信号線87、および、ソース信号線88については後述する。   The organic EL display panel 6 is connected to a source signal line 88 controlled by the source driver IC (circuit) 5. The gate signal line 84, the gate signal line 85, the gate signal line 86, the gate signal line 87, and the source signal line 88 will be described later.

なお、図2では、ゲートドライバIC(回路)3はゲートドライバIC(回路)30とゲートドライバIC(回路)31とで構成されており、有機EL表示パネル6の左右それぞれにゲートドライバIC(回路)30およびゲートドライバIC(回路)31が構成されているが、この構成は一例である。左右のうちどちらか一方のみゲートドライバIC(回路)3を備えるとしてもよい。   In FIG. 2, the gate driver IC (circuit) 3 includes a gate driver IC (circuit) 30 and a gate driver IC (circuit) 31, and gate driver ICs (circuits) are arranged on the left and right sides of the organic EL display panel 6. ) 30 and the gate driver IC (circuit) 31 are configured, but this configuration is an example. Only one of the left and right gate driver ICs (circuits) 3 may be provided.

なお、本実施の形態において、5は、ソースドライバICとして説明するが、半導体チップからなるソースドライバICに限定するものではない。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。また、低温ポリシリコン、高温ポリシリコン、TAOS技術などを用い、画素が形成されたガラス基板に直接にソースドライバ回路を形成したものであってもよい。   In the present embodiment, 5 is described as a source driver IC, but is not limited to a source driver IC made of a semiconductor chip. For example, a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified. Further, a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified. Alternatively, a source driver circuit may be formed directly on a glass substrate on which pixels are formed using low-temperature polysilicon, high-temperature polysilicon, TAOS technology, or the like.

また、30、31はゲートドライバICとして説明するが、半導体チップからなるソースドライバICに限定するものではない。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。また、低温ポリシリコン、高温ポリシリコン、TAOS技術などを用い、画素が形成されたガラス基板に直接にソースドライバ回路を形成したものであってもよい。   Further, although 30 and 31 are described as gate driver ICs, they are not limited to source driver ICs made of semiconductor chips. For example, a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified. Further, a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified. Alternatively, a source driver circuit may be formed directly on a glass substrate on which pixels are formed using low-temperature polysilicon, high-temperature polysilicon, TAOS technology, or the like.

1−2.表示画素の回路構成
図3は、実施の形態1に係る表示画素の回路構成の一例を示す図である。
1-2. Circuit Configuration of Display Pixel FIG. 3 is a diagram illustrating an example of a circuit configuration of the display pixel according to the first embodiment.

本実施の形態1に係る表示画素は、トランジスタ、コンデンサ、EL素子などで構成されている。駆動用トランジスタおよびスイッチ用トランジスタを含むトランジスタは、薄膜トランジスタ(TFT)として説明するが、これに限定するものではない。FET、MOS−FET、MOSトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、PLZT素子などでもよいことは言うまでもない。   The display pixel according to the first embodiment includes a transistor, a capacitor, an EL element, and the like. The transistor including the driving transistor and the switching transistor is described as a thin film transistor (TFT), but is not limited thereto. An FET, a MOS-FET, a MOS transistor, or a bipolar transistor may be used. These are also basically thin film transistors. In addition, it goes without saying that varistors, thyristors, ring diodes, photodiodes, phototransistors, PLZT elements may be used.

また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップを形成し、ガラス基板のボンディング実装した表示パネルが例示される。   The transistor is not limited to a thin film element, and may be a transistor formed on a silicon wafer. For example, a transistor formed of a silicon wafer, peeled off and transferred to a glass substrate is exemplified. Further, a display panel in which a transistor chip is formed using a silicon wafer and a glass substrate is mounted by bonding is exemplified.

なお、トランジスタは、n型、p型のトランジスタとも、LDD(Lightly Doped Drain)構造を採用することが好ましい。   Note that it is preferable that the transistors adopt an LDD (Lightly Doped Drain) structure for both n-type and p-type transistors.

また、トランジスタは、高温ポリシリコン(HTPS : High-temperature polycrystallinesilicon)、低温ポリシリコン(LTPS : Low-temperature poly silicon)、連続粒界シリコン(CGS : Continuous grain silicon)、透明アモルファス酸化物半導体(TAOS : Transparent Amorphous Oxide Semiconductors、IZO)、アモルファスシリコン(AS : amorphous silicon)、赤外線RTA(RTA : rapid thermal annealing)で形成したもののうち、いずれでもよい。   Transistors include high-temperature polysilicon (HTPS), low-temperature polysilicon (LTPS), continuous grain silicon (CGS), and transparent amorphous oxide semiconductor (TAOS). Any of transparent amorphous oxide semiconductors (IZO), amorphous silicon (AS), and infrared RTA (RTA: rapid thermal annealing) may be used.

図3では、表示画素を構成するすべてのトランジスタはp型で構成している。しかし、本開示は、画素のトランジスタをp型で構成することのみに限定するものではない。n型のみで構成してもよい。また、n型とp型の両方を用いて構成してもよい。   In FIG. 3, all the transistors constituting the display pixel are p-type. However, the present disclosure is not limited to only configuring the pixel transistor to be p-type. You may comprise only n-type. Moreover, you may comprise using both n-type and p-type.

スイッチ用トランジスタは、トランジスタに限定するものではなく、たとえば、p型のトランジスタとn型のトランジスタの両方を用いて構成したアナログスイッチであってもよい。   The switching transistor is not limited to a transistor, and may be, for example, an analog switch configured using both a p-type transistor and an n-type transistor.

トランジスタはトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減し、トップゲートのゲート電極パターンが、遮光層となり、EL素子から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。   The transistor preferably has a top gate structure. By using the top gate structure, the parasitic capacitance is reduced, the gate electrode pattern of the top gate becomes a light shielding layer, and the light emitted from the EL element is blocked by the light shielding layer, so that malfunction of the transistor and off-leakage current can be reduced. is there.

ゲート信号線またはソース信号線、もしくはゲート信号線とソース信号線の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のEL表示パネルを実現できるからである。   It is preferable to implement a process that can employ a copper wiring or a copper alloy wiring as a wiring material of the gate signal line or the source signal line, or both of the gate signal line and the source signal line. This is because the wiring resistance of the signal lines can be reduced and a larger EL display panel can be realized.

ゲートドライバIC(回路)が駆動(制御)するゲート信号線は、低インピーダンス化すること好ましい。したがって、前記ゲート信号線の構成あるいは構造に関しても同様である。   The gate signal line driven (controlled) by the gate driver IC (circuit) is preferably reduced in impedance. Therefore, the same applies to the configuration or structure of the gate signal line.

特に、低温ポリシリコン(LTPS : Low-temperature poly silicon)を採用することが好ましい。低温ポリシリコンは、トランジスタはトップゲート構造であり寄生容量が小さく、n型およびp型のトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ti-Cu-Tiの3層構造を採用することが好ましい。   In particular, it is preferable to employ low-temperature polysilicon (LTPS). In the low-temperature polysilicon, the transistor has a top gate structure and a small parasitic capacitance, so that n-type and p-type transistors can be manufactured, and a copper wiring or copper alloy wiring process can be used for the process. The copper wiring preferably employs a three-layer structure of Ti—Cu—Ti.

ゲート信号線またはソース信号線などの配線は、トランジスタが透明アモルファス酸化物半導体(TAOS : Transparent Amorphous Oxide Semiconductors)の場合には、モリブデン(Mo)-Cu-Moの3層構造を採用することが好ましい。   When the transistor is a transparent amorphous oxide semiconductor (TAOS), the wiring such as the gate signal line or the source signal line preferably employs a three-layer structure of molybdenum (Mo) -Cu-Mo. .

なお、コンデンサは、ソース信号線またはゲート信号線の少なくとも一方にオーバーラップするように(重なるように)形成または配置する。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。   Note that the capacitor is formed or arranged so as to overlap (overlap) at least one of the source signal line and the gate signal line. In this case, the degree of freedom in layout is improved, a wider space between elements can be secured, and the yield is improved.

ソース信号線、ゲート信号線に絶縁膜あるいはアクリル材料からなる絶縁膜(平坦化膜)を形成して絶縁し、絶縁膜上に画素電極を形成する。   An insulating film or an insulating film (planarizing film) made of an acrylic material is formed on the source signal line and the gate signal line for insulation, and a pixel electrode is formed on the insulating film.

図3に示す画素回路60は、有機EL表示パネル6が有する一画素であり、ソース信号線88を介して供給されたソース信号(映像信号電圧)により発光する機能を有する。   A pixel circuit 60 shown in FIG. 3 is a pixel included in the organic EL display panel 6 and has a function of emitting light by a source signal (video signal voltage) supplied via a source signal line 88.

画素回路60は、表示画素(発光画素)の一例であり、マトリクス状(行列状)に配置されている。画素回路60は、例えば図3に示すように、スイッチ61と、容量素子62と、スイッチ63と、スイッチ64と、容量素子65と、駆動トランジスタ66と、スイッチ67と、有機EL素子68とを備えている。また、画素回路60は、ELアノード電源線81(VTFT)、ELカソード電源線82(VEL)、参照電源線83(VREF)、ゲート信号線84、ゲート信号線85、ゲート信号線86、ゲート信号線87、および、ソース信号線88を備える。The pixel circuit 60 is an example of a display pixel (light emitting pixel), and is arranged in a matrix (matrix). For example, as illustrated in FIG. 3, the pixel circuit 60 includes a switch 61, a capacitive element 62, a switch 63, a switch 64, a capacitive element 65, a driving transistor 66, a switch 67, and an organic EL element 68. I have. The pixel circuit 60 includes an EL anode power line 81 (V TFT ), an EL cathode power line 82 (V EL ), a reference power line 83 (V REF ), a gate signal line 84, a gate signal line 85, and a gate signal line 86. A gate signal line 87 and a source signal line 88.

ここで、ソース信号線88は、データ信号電圧(ソース信号)を供給するための信号線(ソース信号線)の一例である。   Here, the source signal line 88 is an example of a signal line (source signal line) for supplying a data signal voltage (source signal).

ELアノード電源線81(VTFT)は、駆動トランジスタのドレイン電極に接続され、駆動トランジスタ66のドレイン電極の電位を決定するための高電圧側電源線であり、例えば6(v)である。The EL anode power line 81 (V TFT ) is connected to the drain electrode of the driving transistor and is a high voltage side power line for determining the potential of the drain electrode of the driving transistor 66, and is 6 (v), for example.

ELカソード電源線82(VEL)は、有機EL素子68のカソード(第2電極)に接続された低電圧側電源線である。The EL cathode power line 82 (V EL ) is a low voltage side power line connected to the cathode (second electrode) of the organic EL element 68.

参照電源線83(VREF)は、参照電圧を供給するための電源線の一例であり、参照電圧VREFを供給する。ここで、参照電源線83(VREF)が供給する参照電圧VREFとELアノード電源線81(VTFT)が供給するアノード電圧VTFTとの電位差は駆動トランジスタ66の閾値電圧(Vth)よりも大きな電圧、すなわち、閾値電圧Vth<(アノード電圧VTFT−参照電圧VREF)に設定される。なお、本実施の形態では、参照電圧VREFは例えば0Vである。The reference power supply line 83 (V REF ) is an example of a power supply line for supplying a reference voltage, and supplies the reference voltage V REF . Here, the potential difference between the reference power source line 83 (V REF) reference voltage V REF and the EL anode power supply line 81 (V TFT) supplied by the anode voltage V TFT supplies is than the threshold voltage of the driving transistor 66 (Vth) A large voltage, that is, a threshold voltage Vth <(anode voltage V TFT -reference voltage V REF ) is set. In the present embodiment, the reference voltage V REF is, for example, 0V.

有機EL素子68は、駆動トランジスタ66により供給された電流に応じて発光する発光素子の一例であり、行列状に配置される。有機EL素子68は、カソード(第2電極)が、ELカソード電源線82に接続され、アノード(第1電極)が、スイッチ67を介して駆動トランジスタ66のソース(ソース電極)に接続されている。ここで、ELカソード電源線82に供給されている電圧はVELであり、例えば−6(v)である。The organic EL element 68 is an example of a light emitting element that emits light according to the current supplied by the driving transistor 66, and is arranged in a matrix. The organic EL element 68 has a cathode (second electrode) connected to the EL cathode power supply line 82 and an anode (first electrode) connected to the source (source electrode) of the drive transistor 66 via the switch 67. . Here, the voltage supplied to the EL cathode power supply line 82 is V EL, for example -6 (v).

駆動トランジスタ66は、有機EL素子68への電流の供給を制御する電圧駆動の駆動素子であり、容量素子65に保持された電圧に応じた電流を有機EL素子68に供給することにより有機EL素子68を発光させる。より具体的には、駆動トランジスタ66は、図3に示すように、ドレイン電極が容量素子65の第1電極と導通し、ゲート電極が容量素子65の第2電極と導通し、ソース電極が有機EL素子68のアノードとスイッチ67を介して接続する。例えば、駆動トランジスタ66は、発光期間において、表示用の容量素子65に保持された電圧(データ信号電圧)に応じた電流を有機EL素子68に流すことにより、有機EL素子68を発光させる。より具体的には、駆動トランジスタ66は、ゲート電極に供給されたデータ信号電圧を、そのデータ信号電圧に対応した電流に変換し、変換された電流を有機EL素子68に供給することにより、有機EL素子68を発光させる。この発光タイミングは、スイッチ67により制御され、本実施の形態では、すべての画素回路60(有機EL表示パネル6が有するすべての画素)では一括にスイッチ67がオン状態(導通状態)に制御され、全画素の有機EL素子68が一括点灯される。すなわち、発光期間は全画面で同時に始まることになる。   The drive transistor 66 is a voltage-driven drive element that controls the supply of current to the organic EL element 68, and supplies the organic EL element 68 with a current corresponding to the voltage held in the capacitive element 65. 68 emits light. More specifically, as shown in FIG. 3, in the driving transistor 66, the drain electrode is electrically connected to the first electrode of the capacitor 65, the gate electrode is electrically connected to the second electrode of the capacitor 65, and the source electrode is organic. The anode of the EL element 68 is connected via the switch 67. For example, the drive transistor 66 causes the organic EL element 68 to emit light by causing a current corresponding to the voltage (data signal voltage) held in the display capacitive element 65 to flow through the organic EL element 68 during the light emission period. More specifically, the drive transistor 66 converts the data signal voltage supplied to the gate electrode into a current corresponding to the data signal voltage, and supplies the converted current to the organic EL element 68, thereby providing an organic signal. The EL element 68 is caused to emit light. This light emission timing is controlled by the switch 67. In this embodiment, in all the pixel circuits 60 (all the pixels included in the organic EL display panel 6), the switches 67 are collectively controlled to be in an on state (conductive state). The organic EL elements 68 of all the pixels are turned on collectively. That is, the light emission period starts simultaneously on all screens.

また、例えば、発光期間に続く非発光期間では、スイッチ67がオフ状態(非導通状態)に制御されることで駆動トランジスタ66は電流を有機EL素子68に流さない。つまり、駆動トランジスタ66は、非発光期間では、有機EL素子68を発光させない。   Further, for example, in the non-light emission period following the light emission period, the drive transistor 66 does not flow current to the organic EL element 68 because the switch 67 is controlled to be in an off state (non-conduction state). That is, the drive transistor 66 does not cause the organic EL element 68 to emit light during the non-light emission period.

本実施の形態では、駆動トランジスタ66を構成する薄膜トランジスタ(TFT)はP型であるとして説明する。   In this embodiment mode, description will be made on the assumption that the thin film transistor (TFT) constituting the driving transistor 66 is P-type.

なお、駆動トランジスタ66を構成する薄膜トランジスタ(TFT)はN型であってもP型であっても、両方の組み合わせえであってもよい。また、薄膜トランジスタのチャネル層は、アモルファスシリコン、微結晶シリコン、ポリシリコン、酸化物半導体および有機半導体などのうちのいずれかで形成されていてもよい。例えば、酸化物半導体は、インジウム(in)、ガリウム(Ga)および亜鉛(Zn)のうち、少なくとも1種を含む酸化物半導体材料を用いることができる。酸化物半導体は、オフ電流が少なく、アモルファス状態でも高い電子移動度を持ち、低温プロセスで形成可能であり、例えば、アモルファス酸化インジウムガリウム亜鉛(InGaZnO)を用いて形成できる。   Note that the thin film transistor (TFT) constituting the driving transistor 66 may be N-type, P-type, or a combination of both. The channel layer of the thin film transistor may be formed of any one of amorphous silicon, microcrystalline silicon, polysilicon, an oxide semiconductor, an organic semiconductor, and the like. For example, an oxide semiconductor material containing at least one of indium (in), gallium (Ga), and zinc (Zn) can be used for the oxide semiconductor. An oxide semiconductor has low off-state current, high electron mobility even in an amorphous state, and can be formed by a low-temperature process. For example, an oxide semiconductor can be formed using amorphous indium gallium zinc oxide (InGaZnO).

容量素子65は、有機EL素子68を発光させるために用いられる第1電圧を保持するための第1容量素子(表示用コンデンサ)の一例である。容量素子65は、駆動トランジスタ66の流す電流量を決める電圧を保持する。具体的には、容量素子65の第1電極(節点C側とは反対の電極)は、駆動トランジスタ66のドレイン電極(ELアノード電源線81側の電極)とELアノード電源線81との間に接続されている。容量素子65の第2電極(節点C側の電極)は、駆動トランジスタ66のゲート電極に接続されている。また、容量素子65の第2電極は、スイッチ63を介して容量素子62の第1電極(節点A側の電極)と接続されている。容量素子65の第2電極は、参照電圧VREFを供給する参照電源線83(VREF)とスイッチ64を介して接続されている。The capacitive element 65 is an example of a first capacitive element (display capacitor) for holding a first voltage used for causing the organic EL element 68 to emit light. The capacitive element 65 holds a voltage that determines the amount of current that the driving transistor 66 flows. Specifically, the first electrode (electrode opposite to the node C side) of the capacitive element 65 is between the drain electrode (electrode on the EL anode power supply line 81 side) of the drive transistor 66 and the EL anode power supply line 81. It is connected. A second electrode (electrode on the node C side) of the capacitive element 65 is connected to the gate electrode of the driving transistor 66. The second electrode of the capacitive element 65 is connected to the first electrode (electrode on the node A side) of the capacitive element 62 via the switch 63. A second electrode of the capacitive element 65 is connected to a reference power supply line 83 (V REF ) that supplies a reference voltage V REF via a switch 64.

本実施の形態では、容量素子65は、表示パネル制御回路2の制御により、有機EL素子68が発光する発光期間後の非発光期間において、容量素子65が初期化される初期化期間後の第2期間に、容量素子62が保持する第2電圧がコピーされ、第1電圧として保持する。   In the present embodiment, the capacitive element 65 is controlled by the display panel control circuit 2 in the non-light emitting period after the light emitting period in which the organic EL element 68 emits light, after the initialization period in which the capacitive element 65 is initialized. In the second period, the second voltage held by the capacitor 62 is copied and held as the first voltage.

容量素子62は、容量素子65が保持する第1電圧と異なる第2電圧であって容量素子65が次に保持すべき電圧を保持するための第2容量素子(書き込み用コンデンサ)の一例である。容量素子62は、容量素子65が次に保持すべき電圧を一時的に保持するメモリの役割を果たす。具体的には、容量素子62の第1電極(節点A側の電極)は、スイッチ61を介してソース信号線88と接続されている。容量素子62の第2電極(節点B側の電極)は、参照電圧VREFを供給する参照電源線83(VREF)とも接続されている。The capacitive element 62 is an example of a second capacitive element (write capacitor) that is a second voltage different from the first voltage held by the capacitive element 65 and that holds the voltage that the capacitive element 65 should hold next. . The capacitor 62 serves as a memory that temporarily holds a voltage that the capacitor 65 should hold next. Specifically, the first electrode (node A side electrode) of the capacitive element 62 is connected to the source signal line 88 through the switch 61. The second electrode (electrode on the node B side) of the capacitive element 62 is also connected to a reference power supply line 83 (V REF ) that supplies a reference voltage V REF .

本実施の形態では、容量素子62は、表示パネル制御回路2の制御により、有機EL素子68が発光する発光期間中の第1期間に、第2電圧が書き込まれて、第2電圧を保持する。   In the present embodiment, the capacitor 62 holds the second voltage by writing the second voltage in the first period during the light emission period in which the organic EL element 68 emits light under the control of the display panel control circuit 2. .

スイッチ61は、データ信号電圧を供給するためのソース信号線88(信号線)と容量素子62の第1電極との導通および非導通を切り換える第1スイッチの一例である。具体的には、スイッチ61は、ドレインおよびソースの一方の端子がソース信号線88に接続され、ドレインおよびソースの他方の端子が容量素子62の第1電極に接続され、ゲートがゲート信号線84に接続されているスイッチングトランジスタである。換言すると、スイッチ61は、ソース信号線88を介して供給された映像信号電圧(映像信号)に応じたデータ信号電圧(データ信号)を一時的に保持する容量素子62(書き込み用コンデンサ)に書き込むための機能を有する。   The switch 61 is an example of a first switch that switches between conduction and non-conduction between a source signal line 88 (signal line) for supplying a data signal voltage and the first electrode of the capacitive element 62. Specifically, in the switch 61, one terminal of the drain and the source is connected to the source signal line 88, the other terminal of the drain and the source is connected to the first electrode of the capacitor 62, and the gate is the gate signal line 84. Is a switching transistor connected to. In other words, the switch 61 writes the data signal voltage (data signal) corresponding to the video signal voltage (video signal) supplied via the source signal line 88 to the capacitive element 62 (write capacitor) that temporarily holds the data signal voltage. Has a function for.

スイッチ63は、容量素子62の第1電極と容量素子65の第2電極との導通および非導通を切り換える第2スイッチの一例である。具体的には、スイッチ63は、ドレインおよびソースの一方の端子が容量素子62の第1電極と接続され、スイッチ63のドレインおよびソースの他方の端子が容量素子65の第2電極に接続され、ゲートがゲート信号線85に接続されているスイッチングトランジスタである。換言すると、スイッチ63は、容量素子65に、容量素子62で保持されている第2電圧を与える(コピーする)機能を有する。   The switch 63 is an example of a second switch that switches between conduction and non-conduction between the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65. Specifically, in the switch 63, one terminal of the drain and the source is connected to the first electrode of the capacitor 62, and the other terminal of the drain and the source of the switch 63 is connected to the second electrode of the capacitor 65, This is a switching transistor whose gate is connected to the gate signal line 85. In other words, the switch 63 has a function of applying (copying) the second voltage held by the capacitor 62 to the capacitor 65.

スイッチ64は、参照電圧VREFを供給する参照電源線83(VREF)と容量素子65の第2電極との導通および非導通を切り換える第3スイッチの一例である。具体的には、スイッチ64は、ドレインおよびソースの一方の端子が参照電源線83(VREF)に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ66のゲート電極および容量素子65の第2電極に接続され、ゲートがゲート信号線86に接続されているスイッチングトランジスタである。換言すると、スイッチ64は、容量素子65の第2電極および駆動トランジスタ66のゲート電極に対して参照電圧(VREF)を与える機能を有する。The switch 64 is an example of a third switch that switches between conduction and non-conduction between the reference power supply line 83 (V REF ) that supplies the reference voltage V REF and the second electrode of the capacitive element 65. Specifically, in the switch 64, one terminal of the drain and the source is connected to the reference power supply line 83 (V REF ), and the other terminal of the drain and the source is the gate electrode of the driving transistor 66 and the second element of the capacitor 65. The switching transistor is connected to the electrode and the gate is connected to the gate signal line 86. In other words, the switch 64 has a function of supplying the reference voltage (V REF ) to the second electrode of the capacitor 65 and the gate electrode of the driving transistor 66.

スイッチ67は、駆動トランジスタ66のソース電極と有機EL素子68のアノードとの導通および非導通を切り換える第4スイッチの一例である。具体的には、スイッチ67は、ドレインおよびソースの一方の端子が駆動トランジスタ66のソース電極に接続され、ドレインおよびソースの他方の端子が有機EL素子68のアノードに接続され、ゲートがゲート信号線86に接続されているスイッチングトランジスタである。   The switch 67 is an example of a fourth switch that switches between conduction and non-conduction between the source electrode of the drive transistor 66 and the anode of the organic EL element 68. Specifically, the switch 67 has one of drain and source terminals connected to the source electrode of the drive transistor 66, the other drain and source terminal connected to the anode of the organic EL element 68, and a gate connected to the gate signal line. 86 is a switching transistor connected to 86.

図3に示しているように、本実施の形態における画素構成では、有機EL素子68に電流を供給している状態でも、映像信号電圧を画素に書き込むことができる。前フレーム期間に画素に書き込まれた映像信号に対応する電圧が、コンデンサ(容量素子65)で保持されており、駆動トランジスタ66は、容量素子65に保持された電圧に基づいて、有機EL素子68に電流を供給する。   As shown in FIG. 3, in the pixel configuration in the present embodiment, the video signal voltage can be written to the pixel even when a current is supplied to the organic EL element 68. A voltage corresponding to the video signal written to the pixel in the previous frame period is held by a capacitor (capacitor element 65), and the drive transistor 66 is based on the voltage held by the capacitor element 65. To supply current.

現フレーム期間では、画素行が、ゲートドライバIC(回路)により、順次選択され、ソースドライバICは、選択された画素(表示画素)に映像信号を印加する。画素では前記映像信号に対応する電圧が容量素子62に保持される。1フレームの各ブランキング期間では、容量素子62に保持された電圧が、容量素子65にコピーされる。この期間は、表示画面は、非表示状態に維持される。   In the current frame period, pixel rows are sequentially selected by a gate driver IC (circuit), and the source driver IC applies a video signal to the selected pixel (display pixel). In the pixel, a voltage corresponding to the video signal is held in the capacitive element 62. In each blanking period of one frame, the voltage held in the capacitive element 62 is copied to the capacitive element 65. During this period, the display screen is maintained in a non-display state.

次のフレームでは、容量素子65に保持されて電圧に基づいて、駆動トランジスタ66が有機EL素子68に電流を供給する。   In the next frame, the driving transistor 66 supplies current to the organic EL element 68 based on the voltage held in the capacitive element 65.

以上のように、本実施の形態における画素に、映像信号に基づく電圧を保持する容量素子65、容量素子62を具備することを特徴とする。   As described above, the pixel in this embodiment includes the capacitor 65 and the capacitor 62 that hold a voltage based on a video signal.

なお、以上の実施例では、映像信号に基づく電圧を保持する容量素子65、容量素子62を具備するとしたが、これに限定するものではない。たとえば、トランジスタなどで2つのメモリ回路を構成し、このメモリ回路に映像信号に基づく電圧を保持させてもよい。また、MOSトランジスタのゲート容量に、映像信号に基づく電圧を保持させてもよい。   In the above embodiment, the capacitive element 65 and the capacitive element 62 that hold a voltage based on the video signal are provided. However, the present invention is not limited to this. For example, two memory circuits may be constituted by transistors or the like, and the memory circuit may hold a voltage based on the video signal. Further, the voltage based on the video signal may be held in the gate capacitance of the MOS transistor.

以上の事項は、本明細書の他の実施例にも適用できることは言うまでもない。また、他の実施例と組み合わせることができることも言うまでもない。なお、本実施の形態では、画素回路60を構成するスイッチ61、スイッチ63、スイッチ64、およびスイッチ67はP型TFTとして説明を行うが、それに限らずN型TFTであってもよい。   It goes without saying that the above matters can be applied to other embodiments of the present specification. Moreover, it cannot be overemphasized that it can combine with another Example. In the present embodiment, the switch 61, the switch 63, the switch 64, and the switch 67 that constitute the pixel circuit 60 are described as P-type TFTs, but the present invention is not limited thereto, and may be N-type TFTs.

1−3.調整部の構成
次に、図1に示す調整部7について説明する。
1-3. Configuration of Adjustment Unit Next, the adjustment unit 7 illustrated in FIG. 1 will be described.

図4は、実施の形態1に係る調整部の構成の一例を示す図である。   FIG. 4 is a diagram illustrating an example of the configuration of the adjustment unit according to the first embodiment.

調整部7は、電流演算部71と、電圧算出部72と、電圧変更部73とを備え、複数の表示画素に接続されるELカソード電源線82に印加される所定電圧(カソード電圧VEL)を調整する。The adjustment unit 7 includes a current calculation unit 71, a voltage calculation unit 72, and a voltage change unit 73, and a predetermined voltage (cathode voltage V EL ) applied to the EL cathode power supply line 82 connected to the plurality of display pixels. Adjust.

電流演算部71は、表示データ信号S1に含まれる表示データ(映像データ)に基づくデータ信号電圧が有機EL表示パネル6に供給された場合に、有機EL表示パネル6に流れる電流値を演算する。   When the data signal voltage based on the display data (video data) included in the display data signal S <b> 1 is supplied to the organic EL display panel 6, the current calculation unit 71 calculates the current value flowing through the organic EL display panel 6.

より具体的には、電流演算部71は、第1電流値算出部711と、第2電流値算出部712と、第3電流値算出部713と、重み付け部714、重み付け部715、重み付け部716、加算部717とを備える。   More specifically, the current calculation unit 71 includes a first current value calculation unit 711, a second current value calculation unit 712, a third current value calculation unit 713, a weighting unit 714, a weighting unit 715, and a weighting unit 716. , And an adder 717.

第1電流値算出部711は、表示データ(映像データ)に含まれる赤のデータ(Rdata)の信号電圧である赤データ信号電圧が有機EL表示パネル6に供給された場合に、有機EL表示パネル6に流れる電流値(第1電流値)を算出する。同様に、第2電流値算出部712および第3電流値算出部713は、表示データ(映像データ)に含まれる緑のデータ(Gdata)および青のデータ(Bdata)の青データ信号電圧および緑データ信号電圧が有機EL表示パネル6に供給された場合に、有機EL表示パネル6に流れる電流値(第2電流値および第3電流値)を算出する。   When the red data signal voltage, which is the signal voltage of red data (Rdata) included in the display data (video data), is supplied to the organic EL display panel 6, the first current value calculation unit 711 is an organic EL display panel. 6 calculates a current value (first current value) flowing through the circuit 6. Similarly, the second current value calculation unit 712 and the third current value calculation unit 713 are configured to display the green data signal voltage and the green data of the green data (Gdata) and the blue data (Bdata) included in the display data (video data). When the signal voltage is supplied to the organic EL display panel 6, the current values (second current value and third current value) flowing through the organic EL display panel 6 are calculated.

重み付け部714は、第1電流値算出部711で算出された第1電流値を重み付けして加算部717に出力する。これは、有機EL素子68の色発光効率が材質などにより異なるからである。本実施の形態では、重み付け部714は、例えば2を重み付けすなわち第1電流値を2倍して、加算部717に出力する。同様にして、重み付け部715は第2電流値算出部712で算出された第2電流値を重み付けして加算部717に出力し、重み付け部716は第3電流値算出部713で算出された第3電流値を重み付けして加算部717に出力する。本実施の形態では、重み付け部715は例えば1を重み付け、重み付け部716は例えば5を重み付ける。   The weighting unit 714 weights the first current value calculated by the first current value calculation unit 711 and outputs it to the addition unit 717. This is because the color light emission efficiency of the organic EL element 68 varies depending on the material and the like. In the present embodiment, the weighting unit 714 weights, for example, 2, that is, doubles the first current value, and outputs the result to the adding unit 717. Similarly, the weighting unit 715 weights the second current value calculated by the second current value calculation unit 712 and outputs it to the addition unit 717, and the weighting unit 716 calculates the first current value calculated by the third current value calculation unit 713. The three current values are weighted and output to the adder 717. In the present embodiment, the weighting unit 715 weights 1 for example, and the weighting unit 716 weights 5 for example.

加算部717は、重み付け部714、重み付け部715および重み付け部716を加算した(総和をとった)総電流値を電圧算出部72に出力する。ここで、総電流値は、表示データ信号S1に含まれる表示データに基づくデータ信号電圧が有機EL表示パネル6に供給された場合に、有機EL表示パネル6に流れる電流値である。   The adding unit 717 outputs the total current value obtained by adding the weighting unit 714, the weighting unit 715, and the weighting unit 716 (taking the sum) to the voltage calculation unit 72. Here, the total current value is a current value that flows through the organic EL display panel 6 when a data signal voltage based on the display data included in the display data signal S <b> 1 is supplied to the organic EL display panel 6.

なお、本実施の形態において、電圧演算部72は、理解を容易にするため、総電流値を求めるとして説明するがこれに限定するものではない。有機EL表示パネル6の表示画面に流れる電流あるいは電力に、比例あるいは所定の相関を有するものであれば、いずれの値、大きさ、変化量などであってもよい。   In the present embodiment, the voltage calculation unit 72 is described as obtaining the total current value in order to facilitate understanding, but is not limited thereto. Any value, size, amount of change, etc. may be used as long as the current or power flowing through the display screen of the organic EL display panel 6 has a proportional or predetermined correlation.

カソード電圧VEL、アノード電圧VTFTが固定の場合は、表示データ(映像データ)を演算等することにより、電流値に相関する値が求められ、電流値に相関する値とカソード電圧VEL、アノード電圧VTFTなどと乗算することにより電力値に相関する値を求めることができる。カソード電圧VEL、アノード電圧VTFTなどが電圧変更部73などにより変化する場合は、変化したカソード電圧VEL、アノード電圧VTFTと乗算することにおり、電力に相当する値を求めることができる。When the cathode voltage V EL and the anode voltage V TFT are fixed, a value correlated with the current value is obtained by calculating display data (video data), and the value correlated with the current value and the cathode voltage V EL , A value correlated with the power value can be obtained by multiplying with the anode voltage V TFT or the like. When the cathode voltage V EL , the anode voltage V TFT, etc. are changed by the voltage changing unit 73 or the like, the cathode voltage V EL , the anode voltage V TFT is multiplied and the value corresponding to the power can be obtained. .

なお、表示画面を構成するすべての表示データ(映像データ)を演算して電流を求めることに限定するものではない。たとえば、表示画面において選定した任意の画素に対応する表示データ(映像データ)を演算して電流を求めてもよい。選定した任意の画素から比例倍することにより、表示画面に流れる総電流を推測することができる。この場合は、電流値を求める演算時間、演算数が削減できる。   Note that the present invention is not limited to calculating the current by calculating all the display data (video data) constituting the display screen. For example, the current may be obtained by calculating display data (video data) corresponding to an arbitrary pixel selected on the display screen. The total current flowing in the display screen can be estimated by multiplying proportionally from any selected pixel. In this case, the calculation time for calculating the current value and the number of calculations can be reduced.

また、所定以上の高い階調の表示データ(映像データ)を演算して電流を求めてもよい。また、所定以上の高い階調の表示データ(映像データ)の画素数から電流に相当する値を求めてもよい。電圧算出部72は、加算部717により出力された総電流値に基づき、ELカソード電源線82が印加する所定電圧から変更すべきかを判断し、変更すべき場合、ELカソード電源線82が印加すべき電圧を算出する。より具体的には、電圧算出部72は、加算部717により出力された総電流値が予め定めた閾値以上のとき、ELカソード電源線82に印加される所定電圧を変更すべきと判断し、所定電圧より高い電圧をELカソード電源線82が印加すべき電圧として算出する。   Further, the current may be obtained by calculating display data (video data) having a higher gradation than a predetermined level. Further, a value corresponding to the current may be obtained from the number of pixels of display data (video data) having a higher gradation than a predetermined level. Based on the total current value output from the adder 717, the voltage calculation unit 72 determines whether to change from a predetermined voltage applied by the EL cathode power supply line 82, and if so, applies the EL cathode power supply line 82. The power voltage is calculated. More specifically, the voltage calculation unit 72 determines that the predetermined voltage applied to the EL cathode power supply line 82 should be changed when the total current value output by the addition unit 717 is equal to or greater than a predetermined threshold value. A voltage higher than the predetermined voltage is calculated as a voltage to be applied to the EL cathode power supply line 82.

電圧変更部73は、電圧算出部72で算出された電圧値になるように、電圧(カソード電圧)を変更する。たとえば、有機EL表示パネル6に流れる電流が所定値範囲の場合(定常範囲の場合)に、ELカソード電源線82の電圧が、−6(v)であったとし、EL表示パネルに流れる電流が所定値以上となった場合、ELカソード電源線82の電圧を、−4(v)にする。ELカソード電源線82の電圧を−6(v)から−4(v)に変化させることにより、ELアノード電源線81とELカソード電源線82との電位差が小さくなり、EL表示パネルの使用電力を低減できる。ここで、図5は、実施の形態1に係る調整部の電圧調整方法の一例を示す図である。   The voltage changing unit 73 changes the voltage (cathode voltage) so that the voltage value calculated by the voltage calculating unit 72 is obtained. For example, when the current flowing through the organic EL display panel 6 is in a predetermined value range (in the steady range), the voltage of the EL cathode power supply line 82 is −6 (v), and the current flowing through the EL display panel is When the voltage exceeds the predetermined value, the voltage of the EL cathode power supply line 82 is set to −4 (v). By changing the voltage of the EL cathode power supply line 82 from −6 (v) to −4 (v), the potential difference between the EL anode power supply line 81 and the EL cathode power supply line 82 is reduced, and the power used by the EL display panel is reduced. Can be reduced. Here, FIG. 5 is a diagram illustrating an example of a voltage adjustment method of the adjustment unit according to the first embodiment.

図5において、横軸は、点灯率(%)である。点灯率は、一例として、映像信号等の階調データを加算処理して求める。   In FIG. 5, the horizontal axis represents the lighting rate (%). For example, the lighting rate is obtained by adding gradation data such as a video signal.

たとえば、階調データの最大値を255とする。10個の画素(表示画素)に印加する階調データが、すべて16であれば、総和は、16×10=160であり、点灯率は、160/(255×10)=0.0627(6.27%)である。10個の画素に印加する階調データが、すべて255であれば、総和は、255×10=2550であり、点灯率は、2550/(255×10)=1.0(100%)である。点灯率は、100%が最大値であり、0%が最低値である。ただし、点灯率は、赤(R)、緑(G)、青(B)などの各色の発光素子の発光効率で重みづけして求める必要がある。   For example, the maximum value of the gradation data is 255. If the gradation data applied to 10 pixels (display pixels) is all 16, the total is 16 × 10 = 160, and the lighting rate is 160 / (255 × 10) = 0.0627 (6 .27%). If all the gradation data applied to 10 pixels is 255, the sum is 255 × 10 = 2550, and the lighting rate is 2550 / (255 × 10) = 1.0 (100%). . The lighting rate has a maximum value of 100% and a minimum value of 0%. However, it is necessary to obtain the lighting rate by weighting with the light emission efficiency of each color light emitting element such as red (R), green (G), and blue (B).

有機EL表示パネル6の場合は、赤(R)、緑(G)、青(B)の各EL素子で発光効率が異なるため、R、G、Bに応じて階調データに重みづけ係数をかけて、表示画面の加算データを求める。R、G、B、W(白)の場合は、4色をそれぞれ発光効率に基づいて重みづけ処理を行う。   In the case of the organic EL display panel 6, since the luminous efficiency is different for each of the red (R), green (G), and blue (B) EL elements, a weighting coefficient is assigned to the gradation data according to R, G, and B. Then, the addition data of the display screen is obtained. In the case of R, G, B, and W (white), the four colors are weighted based on the light emission efficiency.

有機EL素子に流れる電流に対する発光効率を換算する必要がある。階調データがガンマ変換される場合は、階調データをガンマ変換係数と演算等を行い、有機EL素子に流れる電流を求める。求めた電流にそれぞれ発光色の発光効率に基づいて重みづけ処理を行う。たとえば、緑(G)の重みづけ係数が1で、赤(R)の発光効率が、緑(G)の1/2であれば、赤(R)の重みづけ係数は2である。また、青(B)の発光効率が、緑(G)の1/5であれば、青(B)の重みづけ係数は5である。   It is necessary to convert the luminous efficiency with respect to the current flowing through the organic EL element. When the gradation data is gamma-converted, the gradation data is calculated with a gamma conversion coefficient, and the current flowing through the organic EL element is obtained. A weighting process is performed on the obtained current based on the light emission efficiency of each emission color. For example, if the weighting coefficient of green (G) is 1 and the luminous efficiency of red (R) is 1/2 that of green (G), the weighting coefficient of red (R) is 2. Further, if the luminous efficiency of blue (B) is 1/5 of that of green (G), the weighting coefficient of blue (B) is 5.

点灯率0%とは、表示画面が黒表示であり、前画素が非点灯の状態である。したがって、理想的には表示画面の有機EL素子には電流は流れない。点灯率100%とは、表示画面が最高輝度(最高明るさ)の白表示である。つまり、表示画面の全画素が最大階調で表示している状態であり、表示画面に流れる電流が最大値である。   A lighting rate of 0% is a state in which the display screen is black and the previous pixel is not lit. Therefore, ideally, no current flows through the organic EL element on the display screen. A lighting rate of 100% is white display with the highest luminance (maximum brightness) on the display screen. That is, all the pixels on the display screen are displaying with the maximum gradation, and the current flowing through the display screen is the maximum value.

基本的には、有機EL素子は、有機EL素子に流れる電流Iと、有機EL素子の発光輝度Bとは比例の関係がある。したがって、階調データと階調データに基づく有機EL素子に流れる電流が比例の関係であれば、各発光色のEL素子に流れる電流に重みづけ係数を乗算することにより点灯率を算出することができる。点灯率は、表示画面に流れる電流をマトリクス状に配置された発光色の発光効率に基づいて重みづけ処理を行い取得する。   Basically, in the organic EL element, the current I flowing through the organic EL element and the light emission luminance B of the organic EL element have a proportional relationship. Accordingly, if the current flowing through the organic EL element based on the gradation data and the gradation data is in a proportional relationship, the lighting rate can be calculated by multiplying the current flowing through the EL element of each emission color by the weighting coefficient. it can. The lighting rate is obtained by weighting the current flowing through the display screen based on the light emission efficiency of the light emission colors arranged in a matrix.

ある画像表示状態の時の表示画面に流れる電流をIxとし、全表示画面が最高輝度(最高明るさ)の白表示状態の時に表示画面に流れる電流をImとした時、点灯率(%)=Ix/Im×100として表現できる。なお、カソード電圧、アノード電圧は一定値(固定値)としている。   When the current flowing through the display screen in a certain image display state is Ix, and the current flowing through the display screen is Im when the entire display screen is in the white display state with the highest luminance (maximum brightness), the lighting rate (%) = It can be expressed as Ix / Im × 100. The cathode voltage and anode voltage are set to constant values (fixed values).

なお、以上の実施例では、階調データから表示画面に流れる電流(あるいは電流に相関する値)を取得するとしたが、本実施例は、これに限定するものではない。たとえば、カソード配線あるいはアノード配線に流れる各RGB電流を電流計などで測定し、各RGB電流で重みづけ処理を行ってもよいことは言うまでもない。表示画面に流れる電流を測定し、測定した電流から点灯率を求めてもよい。また、ELカソード電源線82、ELアノード電源線81の途中にピックアップ抵抗を直列に配置し、前記ピックアップ抵抗の両端電圧を電圧計で測定することにより、表示画面に流れる電流値を得てもよい。   In the above embodiment, the current flowing through the display screen (or a value correlated with the current) is acquired from the gradation data, but the present embodiment is not limited to this. For example, it goes without saying that each RGB current flowing through the cathode wiring or anode wiring may be measured with an ammeter or the like and weighted with each RGB current. The current flowing through the display screen may be measured, and the lighting rate may be obtained from the measured current. Further, a current value flowing through the display screen may be obtained by arranging a pickup resistor in series between the EL cathode power supply line 82 and the EL anode power supply line 81 and measuring the voltage across the pickup resistance with a voltmeter. .

階調データ求められて電流データ、あるいは直接に電流を測定することにより求められた電流は、アノード電圧、カソード電圧を固定値とすれば、表示画面に流れる消費電流(消費電力)を求めることができる。消費電流とRGB等の映像信号をEL素子の効率に基づいて重みづけ演算した値とは、相関する。   The current data obtained by obtaining gradation data, or the current obtained by directly measuring the current, can be obtained as current consumption (power consumption) flowing through the display screen if the anode voltage and cathode voltage are fixed values. it can. The current consumption is correlated with the value obtained by weighting the image signal such as RGB based on the efficiency of the EL element.

表示領域に流れる消費電流(消費電力)を求める。なお、R、G、B、W(白)の場合は、4色をそれぞれ発光効率に基づいて重みづけ処理を行う。   The current consumption (power consumption) flowing in the display area is obtained. In the case of R, G, B, and W (white), the four colors are weighted based on the light emission efficiency.

また、点灯率は、全表示画面の階調データあるいは流れる電流から点灯率を求めるとしたが、これに限定するものではない。表示画面の一部分(たとえば、表示画面の1/4)での階調データの加算値あるいは電流から、全表示画面の階調データの加算値あるいは電流を推測あるいは求めて、点灯率を取得してもよい。また、点灯率は、1フレーム期間の階調データの加算値あるいは電流から求めることには限定されない。たとえば、複数のフレームでの階調データの加算値あるいは電流を平均あるいは移動積分し、点灯率を求めてもよいことは言うまでもない。   Further, the lighting rate is determined from the gradation data of the entire display screen or the flowing current, but is not limited to this. From the added value or current of gradation data in a part of the display screen (for example, 1/4 of the display screen), the added value or current of the gradation data of all display screens is estimated or obtained, and the lighting rate is obtained. Also good. Further, the lighting rate is not limited to being obtained from the addition value or current of gradation data in one frame period. For example, it goes without saying that the lighting rate may be obtained by averaging or moving and integrating the addition value or current of gradation data in a plurality of frames.

図5の実施例では、点灯率が、0%以上25%以下では、すべての実施例の線では、カソード電圧は−7(V)と一定値である。点灯率が25%以下と小さい場合は、カソード電圧を低く(アノード−カソード電圧の絶対値は大きい)しても、表示画面に流れる電流が小さく、パネル発熱が小さいため、電流制限を実施する必要がない。点灯率が高い場合は、表示画面に流れる電流がおおきくなるため、カソード電圧を高くする。   In the example of FIG. 5, when the lighting rate is 0% or more and 25% or less, the cathode voltage is a constant value of −7 (V) in the lines of all the examples. When the lighting rate is as low as 25% or less, even if the cathode voltage is low (the absolute value of the anode-cathode voltage is large), the current flowing through the display screen is small and the panel heat generation is small. There is no. When the lighting rate is high, the current flowing through the display screen becomes large, so the cathode voltage is increased.

つまり、調整部7は、複数の表示画素それぞれにおける有機EL素子68に第2電圧に応じた電流が供給された場合の第2電圧に応じた電流の総和値(または点灯率)が閾値以上のとき、ELカソード電源線82に印加される電圧を所定電圧(電圧VEL)より高くなるよう(アノード電圧とカソード電圧との電位差が小さくなるよう)、に変化させることにより調整する。より具体的には、電圧変更部73は、カソード電圧の変更を急峻にするのではなく、例えば図5に示すように一定の勾配を有する直線L1に沿うように変更させる。なお、電圧調整方法は、カソード電圧を直線L1に沿うように変更することに限らず、直線L1よりも緩い勾配を有する直線L2に沿うように変更するとしてもよい。また、線L3に示すように、一定の点灯率25%から電圧調整を行い、点灯率65%以上は一定電圧を維持するように変更してよい。That is, the adjustment unit 7 has a total current value (or lighting rate) corresponding to the second voltage that is equal to or greater than the threshold when the current corresponding to the second voltage is supplied to the organic EL element 68 in each of the plurality of display pixels. At this time, the voltage applied to the EL cathode power supply line 82 is adjusted by changing the voltage so as to be higher than a predetermined voltage (voltage V EL ) (so that the potential difference between the anode voltage and the cathode voltage is reduced). More specifically, the voltage changing unit 73 does not make the change in the cathode voltage steep, but changes the voltage so as to follow a straight line L1 having a certain gradient as shown in FIG. 5, for example. The voltage adjustment method is not limited to changing the cathode voltage along the straight line L1, but may be changed along the straight line L2 having a gentler slope than the straight line L1. Further, as shown by a line L3, the voltage may be adjusted from a constant lighting rate of 25%, and the lighting rate of 65% or more may be changed to maintain a constant voltage.

また、図6は、実施の形態1に係る調整部の電圧変更時の応答時間について示す図である。図6の縦軸は応答時間(msecオーダ)を示しており、横軸は、総電流値(あるいは点灯率)の変化量を示している。つまり、電圧変更部73は、カソード電圧の変更を直線L5に沿うように変曲点で急峻な変化をさせる場合に限らず、曲線L6に沿うような、滑らかな変化をさせるとしてもよい。   FIG. 6 is a diagram illustrating a response time when the voltage of the adjustment unit according to the first embodiment is changed. The vertical axis in FIG. 6 indicates the response time (msec order), and the horizontal axis indicates the amount of change in the total current value (or lighting rate). That is, the voltage changing unit 73 is not limited to the case where the cathode voltage is changed sharply at the inflection point so as to be along the straight line L5, and may be changed smoothly along the curve L6.

このように、調整部7は、複数の表示画素それぞれにおける有機EL素子68に第2電圧に応じた電流が供給された場合の第2電圧に応じた電流あるいは階調値の総和値(点灯率)が閾値以上のとき、ELカソード電源線82に印加される電圧を所定電圧より低くなるように調整する。   As described above, the adjustment unit 7 includes the current corresponding to the second voltage or the total value of the gradation values (lighting rate) when the current corresponding to the second voltage is supplied to the organic EL element 68 in each of the plurality of display pixels. ) Is equal to or greater than the threshold value, the voltage applied to the EL cathode power supply line 82 is adjusted to be lower than a predetermined voltage.

本実施の形態では、調整部7は、第2電圧に応じた電流あるいは階調値の総和値(点灯率)が閾値以上のとき、画素回路60の非発光期間中に、ELカソード電源線82に印加される電圧を所定電圧より低くなるように調整する。調整タイミングの詳細は後述するため、ここでの説明は省略する。   In the present embodiment, the adjustment unit 7 uses the EL cathode power supply line 82 during the non-light emitting period of the pixel circuit 60 when the total value (lighting rate) of the current or gradation value corresponding to the second voltage is equal to or greater than the threshold value. The voltage applied to is adjusted to be lower than a predetermined voltage. Since the details of the adjustment timing will be described later, a description thereof is omitted here.

これにより、調整部7は、有機EL表示パネル6に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機EL素子68の寿命の低下を抑制することができる。なぜなら、有機EL素子68は、駆動トランジスタ66により印加電圧(階調信号電圧)に応じた電流が流される。そして、有機EL表示パネル6を構成する表示画素(有機EL素子68)に流れる電流が大きいと、有機EL表示パネル6が発熱し、有機EL素子68の寿命が短くなる(劣化する)からである。   Thereby, since the adjustment part 7 can perform an overload restriction | limiting so that the panel electric power by the electric current which flows into the organic electroluminescent display panel 6 may not become more than fixed, it can suppress the lifetime reduction of the organic electroluminescent element 68. FIG. . This is because a current corresponding to the applied voltage (gradation signal voltage) flows through the organic EL element 68 by the driving transistor 66. And if the electric current which flows into the display pixel (organic EL element 68) which comprises the organic EL display panel 6 is large, the organic EL display panel 6 will generate | occur | produce heat, and the lifetime of the organic EL element 68 will become short (deteriorate). .

図7は、実施の形態1に係る調整部と画素回路との関係を示す図である。なお、図3および図4と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 7 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the first embodiment. 3 and 4 are denoted by the same reference numerals, and detailed description thereof is omitted.

調整部7(電圧変更部73)は、電圧算出部72で算出された電圧値になるように、画素回路60aのELカソード電源線82の電圧VEL(電圧源73aの電圧VEL)を変更する。Adjuster 7 (voltage changing unit 73), so that the voltage value calculated by the voltage calculation unit 72, changes the voltage V EL of the EL cathode power supply line 82 of the pixel circuits 60a (voltage V EL of the voltage source 73a) To do.

図8は、実施の形態1に係る画素回路と電源線との関係を示す図である。   FIG. 8 is a diagram illustrating a relationship between the pixel circuit and the power supply line according to the first embodiment.

画素回路60aは、図8に示すように、有機EL表示パネル6内でマトリクス状(行列状)に配置されている。そして、ELアノード電源線81とELカソード電源線82とは、図6に示すように、画素回路60aそれぞれではなく複数の画素回路60aの共通の電源線として設けられている。   As shown in FIG. 8, the pixel circuits 60 a are arranged in a matrix (matrix) in the organic EL display panel 6. As shown in FIG. 6, the EL anode power line 81 and the EL cathode power line 82 are provided as a common power line for the plurality of pixel circuits 60a, not for each of the pixel circuits 60a.

1−4.表示画素の動作
次に、図3に示す画素回路の駆動方法について図9A〜図9Eを用いながら説明を行う。
1-4. Operation of Display Pixel Next, a driving method of the pixel circuit shown in FIG. 3 will be described with reference to FIGS. 9A to 9E.

表示画素は、図3に示す画素回路60の構成を備えることより、輝度信号の書き込み処理と、有機EL素子の発光処理とを独立して行うことができる。具体的には、本実施の形態の表示画素すなわち図3に示す画素回路60は、書き込み処理、リセット処理、コピー処理、電圧調整処理、および、発光処理を実行することで駆動される。本実施の形態のおける駆動方法は、図3に示す画素回路60の構成により図9A〜図9Eに示す5つの処理を実施することで実現できる。   Since the display pixel has the configuration of the pixel circuit 60 illustrated in FIG. 3, the luminance signal writing process and the organic EL element light emission process can be performed independently. Specifically, the display pixel of the present embodiment, that is, the pixel circuit 60 shown in FIG. 3 is driven by executing a writing process, a reset process, a copy process, a voltage adjustment process, and a light emission process. The driving method according to the present embodiment can be realized by performing the five processes shown in FIGS. 9A to 9E with the configuration of the pixel circuit 60 shown in FIG.

図9A〜図9Eは、実施の形態1に係る画素回路の動作の一例を示す図である。図9A〜図9Eにはそれぞれ、書き込み処理、リセット処理、コピー処理、電圧調整処理、および、発光処理に対応する場面の動作が示されている。なお、図3と同様の要素には同一の符号を付しており、詳細な説明は省略する。   9A to 9E are diagrams illustrating an example of the operation of the pixel circuit according to Embodiment 1. FIG. 9A to 9E show scene operations corresponding to the write process, the reset process, the copy process, the voltage adjustment process, and the light emission process, respectively. Elements similar to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

(書込み処理)
図9Aは、書き込み処理の動作場面を示しており、有機EL素子68が発光している発光期間中の第1期間に実行される。つまり、図9Aに示すように、書き込み処理は、容量素子65の現在の映像信号電圧に応じて有機EL素子68が発光されている発光期間中の第1期間に、容量素子62に対し次の発光期間用の映像信号電圧(Vsig)の書き込みが行われる処理である。
(Write process)
FIG. 9A shows an operation scene of the writing process, which is executed in the first period during the light emission period in which the organic EL element 68 emits light. That is, as shown in FIG. 9A, the writing process is performed on the capacitor 62 in the first period during the light emission period in which the organic EL element 68 emits light according to the current video signal voltage of the capacitor 65. This is processing in which the video signal voltage (Vsig) for the light emission period is written.

本実施の形態では、まず、スイッチ63およびスイッチ64を非導通状態(オフ状態)、かつ、スイッチ67を導通状態(オン状態)に維持されており、駆動トランジスタ66、容量素子65に保持された電圧に応じた電流が有機EL素子68に供給され有機EL素子68が発光している(発光期間)。   In the present embodiment, first, the switch 63 and the switch 64 are kept in a non-conduction state (off state), and the switch 67 is kept in a conduction state (on state), and is held in the drive transistor 66 and the capacitor 65. A current corresponding to the voltage is supplied to the organic EL element 68 and the organic EL element 68 emits light (light emission period).

そして、この発光期間中の第1期間(書き込み期間)に、スイッチ61を導通状態(オン状態)にすることで、容量素子62に容量素子65が次に保持すべき電圧(映像信号電圧Vsig)を保持させる。つまり、本実施の形態では、表示パネル制御回路2により複数の画素回路60のそれぞれにおいて、有機EL素子68が発光される発光期間中(第1期間中)に、容量素子62に第2電圧(次の映像信号電圧)を書き込んで保持させる。以上の動作は、画面の上端の画素行から下端の画素行に順次実施される。つまりゲートドライバ回路3はシフト動作し、映像信号を印加する画素行位置を順次選択する動作を実施する。   Then, in the first period (writing period) during the light emission period, the switch 61 is turned on (on state), whereby the voltage that the capacitor 65 should hold next in the capacitor 62 (video signal voltage Vsig). Hold. In other words, in the present embodiment, the second voltage (voltage) is applied to the capacitor 62 during the light emission period (during the first period) in which the organic EL element 68 emits light in each of the plurality of pixel circuits 60 by the display panel control circuit 2. Next video signal voltage) is written and held. The above operations are sequentially performed from the uppermost pixel row to the lowermost pixel row of the screen. That is, the gate driver circuit 3 performs a shift operation, and performs an operation of sequentially selecting pixel row positions to which video signals are applied.

このように、本実施の形態に係る画素回路60では、容量素子65に保持された電圧(映像信号電圧)を有機EL素子68に発光させている発光期間中の第1期間に、次の発光期間で容量素子65に保持されているべき電圧(映像信号電圧)を先だって容量素子62に書き込んで保持させることができる。つまり、本実施の形態に係る画素回路60によれば、有機EL素子68が発光中であっても、次の映像信号電圧(映像データ)を画素回路60に書き込むことができる。したがって、表示画面の画像表示状態を保持したまま、次の画像表示を各画素に書き込むことができる。   As described above, in the pixel circuit 60 according to the present embodiment, the next light emission is performed in the first period during the light emission period in which the voltage (video signal voltage) held in the capacitor element 65 is caused to emit light to the organic EL element 68. A voltage (video signal voltage) that should be held in the capacitor 65 during the period can be written and held in the capacitor 62 in advance. That is, according to the pixel circuit 60 according to the present embodiment, the next video signal voltage (video data) can be written into the pixel circuit 60 even when the organic EL element 68 is emitting light. Therefore, the next image display can be written in each pixel while maintaining the image display state of the display screen.

(リセット処理)
図9Bは、リセット処理の動作場面を示しており、有機EL素子68の発光後の非発光期間中に実行される。非発光期間とは、ブランキング期間が例示される。つまり、図9Bに示すように、リセット処理は、有機EL素子68の発光を停止した状態で、容量素子65のリセットが行われる処理である。
(Reset processing)
FIG. 9B shows an operation scene of the reset process, which is executed during a non-light emission period after the organic EL element 68 emits light. The non-light emitting period is exemplified by a blanking period. That is, as shown in FIG. 9B, the reset process is a process in which the capacitor element 65 is reset in a state where the light emission of the organic EL element 68 is stopped.

本実施の形態では、スイッチ67が非導通状態(オフ状態)されている非発光期間中に、スイッチ61およびスイッチ63を非導通状態(オフ状態)に維持しつつ、スイッチ64を導通状態(オン状態)とすることで、容量素子65の一端に電圧VREFが入力される。これにより、容量素子65が初期化されるリセット処理が実行される。In the present embodiment, the switch 64 and the switch 63 are kept in the non-conduction state (off state) while the switch 67 is in the non-conduction state (off state), while the switch 64 is in the conduction state (on state). State), the voltage V REF is input to one end of the capacitor 65. Thereby, the reset process in which the capacitive element 65 is initialized is executed.

(コピー処理)
図9Cは、コピー処理の動作場面を示しており、有機EL素子68の発光が停止されている非発光期間中でリセット処理後の第2期間に実行される。つまり、図9Cに示すように、コピー処理は、非発光期間中でリセット処理後の第2期間に、容量素子62が保持されている次の映像信号電圧(Vsig)を容量素子65にコピーする処理である。
(Copy process)
FIG. 9C shows an operation scene of the copy process, and is executed in the second period after the reset process in the non-emission period in which the light emission of the organic EL element 68 is stopped. That is, as shown in FIG. 9C, in the copy process, the next video signal voltage (Vsig) held by the capacitor 62 is copied to the capacitor 65 in the second period after the reset process in the non-light emission period. It is processing.

本実施の形態では、スイッチ67が非導通状態(オフ状態)されている非発光期間中で、リセット処理が実行された後の第2期間に、スイッチ63を非導通状態(オフ状態)に維持しつつ、スイッチ64を非導通状態(オフ状態)とした後に、スイッチ63を導通状態(オン状態)とする。これにより、容量素子62の第1電極と容量素子65の第2電極とが接続され、容量素子62に保持されている次の映像信号電圧(Vsig)を容量素子65にコピーする(書き込む)ことができる。各画素の容量素子62に保持された映像信号電圧が容量素子65に一斉にコピーされる。次にフレームでは、容量素子65にコピーされた映像信号電圧で画像表示される。   In the present embodiment, the switch 63 is maintained in the non-conduction state (off state) during the second period after the reset process is performed during the non-light emission period in which the switch 67 is in the non-conduction state (off state). However, after the switch 64 is turned off (off state), the switch 63 is turned on (on state). Thereby, the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65 are connected, and the next video signal voltage (Vsig) held in the capacitive element 62 is copied (written) to the capacitive element 65. Can do. The video signal voltage held in the capacitive element 62 of each pixel is copied to the capacitive element 65 all at once. Next, in the frame, an image is displayed with the video signal voltage copied to the capacitive element 65.

(電圧調整処理)
図9Dは、調整部7により所定の電圧(カソード電圧)が調整される電圧調整処理の動作場面を示しており、有機EL素子68の発光が停止されている非発光期間に実行される。つまり、図9Dに示すように、電圧調整処理は、非発光期間中に、ELカソード電源線82のカソード電圧(電圧源73aの電圧VEL)を調整する処理である。
(Voltage adjustment processing)
FIG. 9D shows an operation scene of voltage adjustment processing in which a predetermined voltage (cathode voltage) is adjusted by the adjustment unit 7, and is executed in a non-light emission period in which the light emission of the organic EL element 68 is stopped. That is, as shown in FIG. 9D, the voltage adjustment process is a process of adjusting the cathode voltage of the EL cathode power supply line 82 (the voltage V EL of the voltage source 73a) during the non-emission period.

図9Dでは、電圧調整処理が、図9Cに示すコピー処理と並行して実行されている場面を示しているが、それに限らない。スイッチ67が非導通状態(オフ状態)である非発光期間中であればよい。   FIG. 9D shows a scene in which the voltage adjustment process is executed in parallel with the copy process shown in FIG. 9C, but is not limited thereto. The switch 67 may be in a non-light emitting period in which the switch 67 is in a non-conduction state (off state).

リセット処理、コピー処理、電圧調整処理動作は、一例としてブランキング期間に実施される。これらの動作期間は、ゲートドライバ回路のシフト動作は停止している。また、これらの動作は、表示画面の全画素に同時に実施される。   As an example, the reset process, the copy process, and the voltage adjustment process are performed during the blanking period. During these operation periods, the shift operation of the gate driver circuit is stopped. Further, these operations are performed simultaneously on all the pixels of the display screen.

ここで、調整部7は、サブフィールドまたは1フレームの表示データ信号S1から、有機EL表示パネル6に流れる電流を演算で求め、その結果から、アノード電圧を所定の電圧から低くなるように変更(調整)する。これにより、有機EL表示パネル6に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部7は、本実施の形態の画素回路60と組み合わされることにより映像の表示前である非発光期間中に、映像品質を低下させないで、オーバーロード制限であるアノード電圧の変更を行うことができる。   Here, the adjustment unit 7 obtains the current flowing through the organic EL display panel 6 by calculation from the display data signal S1 of the subfield or one frame, and changes the anode voltage from the result so as to be lower than the predetermined voltage ( adjust. As a result, overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. Further, the adjustment unit 7 is combined with the pixel circuit 60 of the present embodiment to change the anode voltage which is an overload limit without degrading the image quality during the non-light emission period before the image is displayed. be able to.

(発光処理)
図9Eは、発光処理の動作場面を示しており、有機EL素子68の発光が行われる。
(Light emission treatment)
FIG. 9E shows an operation scene of the light emission processing, and the organic EL element 68 emits light.

本実施の形態では、スイッチ61、スイッチ63およびスイッチ64を非導通状態(オフ状態)に維持しつつ、スイッチ67を導通状態(オン状態)にする。これにより、有機EL素子68を、容量素子65に保持された次の映像信号電圧(Vsig)に応じて発光させることができる。   In the present embodiment, the switch 67 is turned on (on state) while the switch 61, the switch 63, and the switch 64 are maintained in a non-conductive state (off state). Thereby, the organic EL element 68 can emit light according to the next video signal voltage (Vsig) held in the capacitive element 65.

以上のようにして、書き込み処理、リセット処理、コピー処理、電圧調整処理および発光処理を繰り返し実行することで、本実施の形態の複数の表示画素に、映像(例えば、動画)を表示させることができる。   As described above, by repeatedly executing the writing process, the reset process, the copy process, the voltage adjustment process, and the light emission process, an image (for example, a moving image) can be displayed on the plurality of display pixels of this embodiment. it can.

なお、発光処理において、有機EL表示パネル6に構成されるすべての表示画素について、同時にスイッチ67を非導通状態(オフ状態)から導通状態(オン状態)にすることで、フレーム表示の切り替えを全ての表示画素で同時に実行することができる。つまり、現在の映像信号電圧による表示と、次の映像信号電圧による表示とを混在させないで表示させることができる。   In addition, in the light emission process, all the display pixels configured in the organic EL display panel 6 are switched from the non-conductive state (off state) to the conductive state (on state) at the same time, thereby switching all the frame displays. The display pixels can be executed simultaneously. That is, the display based on the current video signal voltage and the display based on the next video signal voltage can be displayed without being mixed.

1−5.効果
以上、本実施の形態の有機EL表示装置1によれば、有機EL素子68の寿命の低下を抑制することができる。
1-5. Effect As described above, according to the organic EL display device 1 of the present embodiment, it is possible to suppress a decrease in the lifetime of the organic EL element 68.

具体的には、従来における有機EL表示装置では、有機ELパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うときには、映像の表示中に電源線の電圧を低下させる必要があり、表示ムラが発生したり、フリッカが発生したりするなど映像品質を低下させてしまうという問題があった。   Specifically, in the conventional organic EL display device, when the overload restriction is performed so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level, it is necessary to reduce the voltage of the power supply line during video display. In other words, there is a problem that display quality is deteriorated, such as display unevenness or flicker.

それに対して、本実施の形態における有機EL表示装置1は調整部7を備え、かつ、データ信号電圧の書き込みと映像の表示とを独立して行える。また、調整部7はカソード電圧などをブランキング期間に変更する。また、映像信号は容量素子62に順次コピーするが、容量素子65にはブランキング期間に容量素子62に保持された映像信号が一斉にコピーされる。これにより、映像品質を低下させることなく、また、カソード電圧などの変更時にフリッカの発生もなく、有機ELパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機EL素子68の寿命の低下を抑制することができる。   On the other hand, the organic EL display device 1 according to the present embodiment includes the adjustment unit 7 and can independently perform writing of the data signal voltage and display of the video. Further, the adjustment unit 7 changes the cathode voltage and the like to the blanking period. The video signals are sequentially copied to the capacitive element 62, but the video signals held in the capacitive element 62 are simultaneously copied to the capacitive element 65 during the blanking period. As a result, it is possible to limit overloading so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level without degrading the video quality and without occurrence of flicker when changing the cathode voltage or the like. Moreover, the lifetime reduction of the organic EL element 68 can be suppressed.

ここで、調整部7は、サブフィールドまたは1フレームの表示データ信号S1から、有機EL表示パネル6に流れる電流を演算で求め、その結果から、アノード電圧を所定の電圧から低くなるように変更する。これにより、有機EL表示パネル6に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部7は、映像の表示前である非発光期間中に、オーバーロード制限であるアノード電圧の変更を行えるので、映像品質を低下させないという効果を奏する。   Here, the adjustment unit 7 obtains the current flowing through the organic EL display panel 6 from the subfield or the display data signal S1 of one frame by calculation, and changes the anode voltage from the result to be lower than the predetermined voltage. . As a result, overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. In addition, since the adjustment unit 7 can change the anode voltage, which is an overload limit, during the non-light emission period before the display of the video, there is an effect that the video quality is not deteriorated.

さらに、本実施の形態の有機EL表示装置1によれば、オーバーロード制限を行うことができるので、有機EL表示パネル6の冷却のために放熱機構を必要とせず、有機EL表示パネル6の薄型化を実現できるという効果も奏する。   Furthermore, according to the organic EL display device 1 of the present embodiment, since overload restriction can be performed, a heat dissipation mechanism is not required for cooling the organic EL display panel 6, and the organic EL display panel 6 is thin. There is also an effect that can be realized.

(実施の形態2)
実施の形態1では、スイッチ61、スイッチ63、スイッチ64、駆動トランジスタ66、およびスイッチ67を構成する薄膜トランジスタはP型であるとして説明したが、それに限らずN型であってもよい。実施の形態2では、スイッチ61、スイッチ63、スイッチ64、駆動トランジスタ66、およびスイッチ67を構成する薄膜トランジスタがN型の場合について説明する。以下、実施の形態1と異なるところを中心に説明する。
(Embodiment 2)
In the first embodiment, the switch 61, the switch 63, the switch 64, the driving transistor 66, and the thin film transistor that configures the switch 67 are described as being P-type. In Embodiment 2, the case where the thin film transistors included in the switch 61, the switch 63, the switch 64, the driving transistor 66, and the switch 67 are N-type will be described. The following description will focus on the differences from the first embodiment.

2−1.表示画素の回路構成
図10は、実施の形態2に係る表示画素の回路構成の一例を示す図である。図3と同様の要素には同一の符号を付しており、詳細な説明は省略する。
2-1. Circuit Configuration of Display Pixel FIG. 10 is a diagram illustrating an example of a circuit configuration of the display pixel according to the second embodiment. Elements similar to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

図10に示す画素回路60Aは、有機EL表示パネル6が有する一画素であり、ソース信号線88を介して供給されたソース信号(データ信号電圧)により発光する機能を有する。   A pixel circuit 60 </ b> A illustrated in FIG. 10 is one pixel included in the organic EL display panel 6 and has a function of emitting light by a source signal (data signal voltage) supplied via a source signal line 88.

画素回路60Aは、表示画素(発光画素)の一例であり、マトリクス状(行列状)に配置されている。画素回路60Aは、例えば図10に示すように、スイッチ61aと、容量素子62と、スイッチ63aと、スイッチ64aと、容量素子65aと、駆動トランジスタ66aと、スイッチ67aと、有機EL素子68と、スイッチ611と、スイッチ612とを備えている。また、画素回路60は、ELアノード電源線81(VTFT)、ELカソード電源線82(VEL)、参照電源線83(VREF)、ゲート信号線84a、ゲート信号線85a、ゲート信号線86a、ゲート信号線87a、および、ソース信号線88に加えて、さらに、初期化電源線613(VINI)と、参照電源線614(VREF2)と、制御線616と、Init線617とを備える。The pixel circuit 60A is an example of a display pixel (light emitting pixel), and is arranged in a matrix (matrix). For example, as shown in FIG. 10, the pixel circuit 60A includes a switch 61a, a capacitive element 62, a switch 63a, a switch 64a, a capacitive element 65a, a drive transistor 66a, a switch 67a, an organic EL element 68, A switch 611 and a switch 612 are provided. The pixel circuit 60 includes an EL anode power line 81 (V TFT ), an EL cathode power line 82 (V EL ), a reference power line 83 (V REF ), a gate signal line 84 a, a gate signal line 85 a, and a gate signal line 86 a. In addition to the gate signal line 87a and the source signal line 88, an initialization power supply line 613 (V INI ), a reference power supply line 614 (V REF2 ), a control line 616, and an Init line 617 are further provided. .

初期化電源線613(VINI)は、駆動トランジスタ66aのソースゲート間の電圧すなわち容量素子65の電圧を初期化するための電圧VINI(初期化電圧VINIとも称す)を供給する電源線の一例である。参照電源線614(VREF2)は、参照電圧VREF2を供給するための電源線の一例である。The initialization power supply line 613 (V INI ) is a power supply line that supplies a voltage V INI (also referred to as an initialization voltage V INI ) for initializing a voltage between the source and gate of the driving transistor 66 a, that is, a voltage of the capacitor 65. It is an example. The reference power line 614 (V REF2 ) is an example of a power line for supplying the reference voltage V REF2 .

有機EL素子68は、駆動トランジスタ66aにより供給された電流に応じて発光する発光素子の一例であり、行列状に配置される。   The organic EL element 68 is an example of a light emitting element that emits light according to the current supplied by the driving transistor 66a, and is arranged in a matrix.

駆動トランジスタ66aは、有機EL素子68への電流の供給を制御する電圧駆動の駆動素子であり、容量素子65aに保持された電圧に応じた電流を有機EL素子68に供給することにより有機EL素子68を発光させる。本実施の形態では、駆動トランジスタ66aを構成する薄膜トランジスタ(TFT)はN型である。   The drive transistor 66a is a voltage-driven drive element that controls the supply of current to the organic EL element 68, and supplies the organic EL element 68 with a current corresponding to the voltage held in the capacitive element 65a. 68 emits light. In this embodiment mode, the thin film transistor (TFT) included in the driving transistor 66a is N-type.

容量素子65aは、有機EL素子68を発光させるために用いられる第1電圧を保持するための第1容量素子(表示用コンデンサ)の一例である。容量素子65aは、駆動トランジスタ66aの流す電流量を決める電圧を保持する。具体的には、容量素子65aの第1電極(節点D側とは反対の電極)は、駆動トランジスタ66aのソース電極(ELカソード電源線82側)と有機EL素子68のアノードとの間に接続されている。容量素子65aの第2電極(節点D側の電極)は、駆動トランジスタ66aのゲート電極に接続されている。また、容量素子65aの第2電極は、スイッチ611を介して初期化電源線613(VINI)とも接続される。The capacitive element 65a is an example of a first capacitive element (display capacitor) for holding a first voltage used for causing the organic EL element 68 to emit light. The capacitive element 65a holds a voltage that determines the amount of current that the drive transistor 66a flows. Specifically, the first electrode (electrode opposite to the node D side) of the capacitive element 65 a is connected between the source electrode (EL cathode power supply line 82 side) of the drive transistor 66 a and the anode of the organic EL element 68. Has been. The second electrode (electrode on the node D side) of the capacitive element 65a is connected to the gate electrode of the drive transistor 66a. The second electrode of the capacitor 65 a is also connected to the initialization power supply line 613 (V INI ) via the switch 611.

本実施の形態では、容量素子65aは、表示パネル制御回路2の制御により、有機EL素子68が発光する発光期間後の非発光期間において、容量素子65aが初期化される初期化期間後の第2期間に、容量素子62が保持する第2電圧がコピーされ、第1電圧として保持する。   In the present embodiment, the capacitive element 65a is controlled by the display panel control circuit 2 in the non-light emitting period after the light emitting period in which the organic EL element 68 emits light, after the initialization period in which the capacitive element 65a is initialized. In the second period, the second voltage held by the capacitor 62 is copied and held as the first voltage.

容量素子62は、容量素子65aが保持する第1電圧と異なる第2電圧であって容量素子65aが次に保持すべき電圧を保持するための第2容量素子(書き込み用コンデンサ)の一例である。容量素子62は、容量素子65aが次に保持すべき電圧を一時的に保持するメモリの役割を果たす。具体的には、容量素子62の第1電極(節点A側の電極)は、スイッチ61aを介してソース信号線88と接続されている。容量素子62の第2電極(節点B側の電極)は、参照電圧VREFを供給する参照電源線83(VREF)とも接続されている。The capacitive element 62 is an example of a second capacitive element (write capacitor) that is a second voltage different from the first voltage held by the capacitive element 65a and that holds the voltage that the capacitive element 65a should hold next. . The capacitor 62 serves as a memory that temporarily holds a voltage that the capacitor 65a should hold next. Specifically, the first electrode (electrode on the node A side) of the capacitive element 62 is connected to the source signal line 88 via the switch 61a. The second electrode (electrode on the node B side) of the capacitive element 62 is also connected to a reference power supply line 83 (V REF ) that supplies a reference voltage V REF .

本実施の形態では、容量素子62は、表示パネル制御回路2の制御により、有機EL素子68が発光する発光期間中の第1期間に、第2電圧が書き込まれて、第2電圧を保持する。   In the present embodiment, the capacitor 62 holds the second voltage by writing the second voltage in the first period during the light emission period in which the organic EL element 68 emits light under the control of the display panel control circuit 2. .

スイッチ61aは、データ信号電圧を供給するためのソース信号線88(信号線)と容量素子62の第1電極との導通および非導通を切り換える第1スイッチの一例である。   The switch 61 a is an example of a first switch that switches between conduction and non-conduction between the source signal line 88 (signal line) for supplying a data signal voltage and the first electrode of the capacitor 62.

スイッチ63aは、容量素子62の第1電極と容量素子65aの第2電極との導通および非導通を切り換える第2スイッチの一例である。   The switch 63a is an example of a second switch that switches between conduction and non-conduction between the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65a.

スイッチ64aは、参照電圧VREFを供給する参照電源線83(VREF)と容量素子65aの第2電極との導通および非導通を切り換える第3スイッチの一例である。The switch 64a is an example of a third switch that switches between conduction and non-conduction between the reference power supply line 83 (V REF ) that supplies the reference voltage V REF and the second electrode of the capacitive element 65a.

スイッチ67aは、駆動トランジスタ66aのドレイン電極とELアノード電源線81(VTFT)との導通および非導通を切り換える第4スイッチの一例である。The switch 67a is an example of a fourth switch that switches between conduction and non-conduction between the drain electrode of the drive transistor 66a and the EL anode power supply line 81 (V TFT ).

スイッチ611は、容量素子65aの第1電極および駆動トランジスタ66aのソース電極と初期化電源線613(VINI)との導通および非導通を切り換える。具体的には、スイッチ611は、ドレインおよびソースの一方の端子が初期化電源線613(VINI)に接続され、ドレインおよびソースの他方の端子が容量素子65aの第1電極および駆動トランジスタ66aのソース電極に接続され、ゲートがInit線617に接続されている。換言すると、スイッチ611は、容量素子65aの第2電極および駆動トランジスタ66aのソース電極に対して初期化電圧VINIを与える機能を有する。The switch 611 switches between conduction and non-conduction between the first electrode of the capacitor 65a and the source electrode of the drive transistor 66a and the initialization power supply line 613 (V INI ). Specifically, in the switch 611, one terminal of the drain and the source is connected to the initialization power supply line 613 (V INI ), and the other terminal of the drain and the source is the first electrode of the capacitor 65a and the driving transistor 66a. Connected to the source electrode, the gate is connected to the Init line 617. In other words, the switch 611 has a function of applying the initialization voltage V INI to the second electrode of the capacitor 65a and the source electrode of the driving transistor 66a.

スイッチ612は、参照電圧VREF2を供給する参照電源線614(VREF2)と駆動トランジスタ66aのゲート電極並びに容量素子65aの第2電極との導通および非導通を切り換える。具体的には、スイッチ612は、ドレインおよびソースの一方の端子が参照電源線614(VREF2)に接続され、ドレインおよびソースの他方の端子が駆動トランジスタ66aのゲート電極と容量素子65aの第2電極とに接続され、ゲートがゲート信号線87aに接続されている。換言すると、スイッチ612は、駆動トランジスタ66aのゲート電極および容量素子65aに参照電圧(VREF2)を与えることでリセットさせる機能を有する。The switch 612 switches between conduction and non-conduction between the reference power supply line 614 (V REF2 ) that supplies the reference voltage V REF2 and the gate electrode of the drive transistor 66a and the second electrode of the capacitor 65a. Specifically, in the switch 612, one terminal of the drain and the source is connected to the reference power supply line 614 (V REF2 ), and the other terminal of the drain and the source is the second electrode of the driving transistor 66a and the second capacitor element 65a. The gate is connected to the gate signal line 87a. In other words, the switch 612 has a function of resetting the gate electrode of the driving transistor 66a and the capacitor 65a by applying a reference voltage (V REF2 ).

2−2.調整部の構成
調整部7の構成は、実施の形態1の図4で示した構成と同様であるため、説明を省略し、実施の形態2に係る調整部7と画素回路60Aとの関係について説明する。
2-2. Configuration of Adjustment Unit Since the configuration of the adjustment unit 7 is the same as the configuration illustrated in FIG. 4 of the first embodiment, the description thereof is omitted, and the relationship between the adjustment unit 7 according to the second embodiment and the pixel circuit 60A. explain.

図11は、実施の形態2に係る調整部と画素回路との関係を示す図である。なお、図4および図10と同様の要素には同一の符号を付しており、詳細な説明は省略する。   FIG. 11 is a diagram illustrating a relationship between the adjustment unit and the pixel circuit according to the second embodiment. Elements similar to those in FIGS. 4 and 10 are denoted by the same reference numerals, and detailed description thereof is omitted.

すなわち、本実施の形態では、調整部7(電圧変更部73)は、電圧算出部72で算出された電圧値になるように、画素回路60bのELアノード電源線81の電圧VTFT(電圧源73bの電圧VTFT)を変更する。That is, in the present embodiment, the adjustment unit 7 (voltage change unit 73) causes the voltage V TFT (voltage source) of the EL anode power supply line 81 of the pixel circuit 60b to have the voltage value calculated by the voltage calculation unit 72. 73b (voltage VTFT ) is changed.

これにより、調整部7は、有機EL表示パネル6に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限(図5などを参照)を行うことができるので、有機EL素子68の寿命の低下を抑制することができる。   Accordingly, the adjustment unit 7 can perform overload limitation (see FIG. 5 and the like) so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. The decrease can be suppressed.

2−3.表示画素の動作
本実施の形態では、表示画素は、図10に示す画素回路60Aの構成を備えることより、輝度信号の書き込み処理と、有機EL素子の発光処理とを独立して行うことができる。具体的には、本実施の形態の表示画素すなわち図10に示す画素回路60Aは、書き込み処理、リセット処理、コピー処理、電圧調整処理、および、発光処理を実行することで駆動される。
2-3. Operation of Display Pixel In this embodiment, the display pixel has the configuration of the pixel circuit 60A illustrated in FIG. 10, and thus can perform luminance signal writing processing and organic EL element light emission processing independently. . Specifically, the display pixel of the present embodiment, that is, the pixel circuit 60A illustrated in FIG. 10 is driven by executing a writing process, a reset process, a copy process, a voltage adjustment process, and a light emission process.

図12A〜図12Hは、実施の形態1に係る画素回路の動作の一例を示す図である。図9A〜図9Eにはそれぞれ、第1書き込み処理、リセット処理、コピー処理(第2書き込み処理)、電圧調整処理、および、発光処理に対応する場面の動作が示されている。なお、図10と同様の要素には同一の符号を付しており、詳細な説明は省略する。   12A to 12H are diagrams illustrating an example of the operation of the pixel circuit according to Embodiment 1. FIG. 9A to 9E show scene operations corresponding to the first writing process, the reset process, the copy process (second writing process), the voltage adjustment process, and the light emission process, respectively. In addition, the same code | symbol is attached | subjected to the element similar to FIG. 10, and detailed description is abbreviate | omitted.

(書込み処理)
図12Aは、書き込み処理の動作場面を示しており、容量素子65aの現在の映像信号電圧に応じて有機EL素子68が発光されている発光期間中の第1期間に、容量素子62に対し次の発光期間用の映像信号電圧(Vsig)の書き込みが行われる書き込み処理の動作場面が示されている。
(Write process)
FIG. 12A shows an operation scene of the writing process. In the first period during the light emission period in which the organic EL element 68 emits light according to the current video signal voltage of the capacitive element 65a, the following is performed with respect to the capacitive element 62. The operation scene of the writing process in which the writing of the video signal voltage (Vsig) for the light emission period is shown.

図12Aに示すように、書き込み処理では、スイッチ61aおよびスイッチ67aが導通状態(オン状態)、スイッチ63a、スイッチ64a、スイッチ611およびスイッチ612が非導通状態(オフ状態)となっている。このように各スイッチを設定することで、有機EL素子68を現在の映像信号電圧に応じた発光をさせながら、容量素子62に次の映像信号電圧(Vsig)を書き込むことができる。以上の動作は、画面の上端の画素行から下端の画素行に順次実施される。つまりゲートドライバ回路3はシフト動作し、映像信号を印加する画素行位置を順次選択する動作を実施する。   As shown in FIG. 12A, in the writing process, the switch 61a and the switch 67a are in a conductive state (ON state), and the switch 63a, the switch 64a, the switch 611, and the switch 612 are in a non-conductive state (OFF state). By setting each switch in this way, the next video signal voltage (Vsig) can be written to the capacitive element 62 while causing the organic EL element 68 to emit light according to the current video signal voltage. The above operations are sequentially performed from the uppermost pixel row to the lowermost pixel row of the screen. That is, the gate driver circuit 3 performs a shift operation, and performs an operation of sequentially selecting pixel row positions to which video signals are applied.

このように、本実施の形態に係る画素回路60Aによれば、有機EL素子68が発光中であっても、次の映像信号電圧(映像データ)を画素回路60Aの容量素子62に書き込むことができる。   Thus, according to the pixel circuit 60A according to the present embodiment, even when the organic EL element 68 is emitting light, the next video signal voltage (video data) can be written to the capacitor element 62 of the pixel circuit 60A. it can.

(リセット処理)
図12B〜図12Eは、リセット処理の動作場面を示しており、有機EL素子68が発光後の非発光期間中に実行される。非発光期間とは、ブランキング期間が例示される。つまり、図12B〜図12Eに示すようにスイッチを切り替えることで、容量素子65aと駆動トランジスタ66aとのリセット処理が行われる。
(Reset processing)
12B to 12E show an operation scene of the reset process, and the organic EL element 68 is executed during a non-light emission period after light emission. The non-light emitting period is exemplified by a blanking period. That is, by switching the switches as shown in FIGS. 12B to 12E, reset processing of the capacitive element 65a and the drive transistor 66a is performed.

具体的には、まず図12Bに示すように、スイッチ61a、スイッチ63a、スイッチ64a、スイッチ67aを非導通状態(オフ状態)とし、スイッチ611およびスイッチ612を導通状態(オン状態)とする。これにより、節点Dの電位が参照電源線614の電圧VREF2に設定される。ここで、スイッチ611が導通状態であるから、節点Dの電位は初期化電源線613の電圧VINIに設定されている。すなわち、駆動トランジスタ66aは、参照電源線614の電圧VREF2及び初期化電源線613の電圧VINIが印加される。Specifically, as shown in FIG. 12B, first, the switch 61a, the switch 63a, the switch 64a, and the switch 67a are turned off (off state), and the switches 611 and 612 are turned on (on state). As a result, the potential of the node D is set to the voltage V REF2 of the reference power supply line 614. Here, since the switch 611 is conductive, the potential of the node D is set to the voltage V INI of the initialization power supply line 613. That is, the voltage V REF2 of the reference power supply line 614 and the voltage V INI of the initialization power supply line 613 are applied to the drive transistor 66a.

次に、図12Cに示すように、図12Bに示す状態から、スイッチ611を非導通状態(オフ状態)にする。すなわち、スイッチ61a、スイッチ63a、スイッチ64a、スイッチ67aを非導通状態(オフ状態)とし、スイッチ612を導通状態(オン状態)とした上程で、スイッチ611を非導通状態(オフ状態)にする。   Next, as shown in FIG. 12C, the switch 611 is turned off (off state) from the state shown in FIG. 12B. That is, when the switch 61a, the switch 63a, the switch 64a, and the switch 67a are turned off (off state) and the switch 612 is turned on (on state), the switch 611 is turned off (off state).

このように、スイッチ611を非導通とする期間を設けることにより、ELアノード電源線81と初期化電源線613との間に貫通電流が流れてしまうのを防止することができる。換言すると、図12Cの状態に設定する期間がなければスイッチ611とスイッチ67aとが同時に導通状態となり、スイッチ67a、駆動トランジスタ66a、および、スイッチ611を介して、ELアノード電源線81と初期化電源線613との間に貫通電流が流れてしまう可能性がある。そのため、図12Cに示す期間を設けることにより貫通電流が流れてしまうのを防止する。   In this manner, by providing a period during which the switch 611 is turned off, it is possible to prevent a through current from flowing between the EL anode power supply line 81 and the initialization power supply line 613. In other words, if there is no period to set in the state of FIG. 12C, the switch 611 and the switch 67a become conductive at the same time, and the EL anode power supply line 81 and the initialization power supply are connected via the switch 67a, the drive transistor 66a, and the switch 611. There is a possibility that a through current may flow between the line 613 and the line 613. Therefore, it is possible to prevent a through current from flowing by providing the period shown in FIG. 12C.

次に、図12Dに示すように、図12Cに示す状態から、スイッチ67aを導通状態(オン状態)にした後、スイッチ612を非導通状態(オフ状態)にする。これにより、駆動トランジスタ66aのゲート電極に参照電源線614の参照電圧(VREF2)を入力した状態で、スイッチ67aを導通状態(オン状態)にすることで、駆動トランジスタ66aの閾値補償動作を行うことができ、スイッチ612を非導通状態(オフ状態)とすることで閾値補償動作を終了させることができる。Next, as illustrated in FIG. 12D, after the switch 67a is turned on (on state) from the state illustrated in FIG. 12C, the switch 612 is turned off (off state). Thus, the threshold compensation operation of the drive transistor 66a is performed by turning on the switch 67a in a state where the reference voltage (V REF2 ) of the reference power supply line 614 is input to the gate electrode of the drive transistor 66a. The threshold compensation operation can be terminated by setting the switch 612 to a non-conduction state (off state).

次に、図12Eに示すように、図12Dに示す状態から、スイッチ67aを非導通状態(オフ状態)にし、その後、スイッチ64aを導通状態(オン状態)にする。容量素子62は、次の映像信号電圧(Vsig)が保持されている状態で、スイッチ64aが導通状態(オン状態)にされるので、容量素子65aの第2電極に参照電源線83の電圧VREFが入力される。これにより、容量素子65aがリセット(初期化)される。Next, as shown in FIG. 12E, from the state shown in FIG. 12D, the switch 67a is turned off (off state), and then the switch 64a is turned on (on state). Since the capacitive element 62 is in the conductive state (on state) while the next video signal voltage (Vsig) is being held, the voltage V of the reference power supply line 83 is connected to the second electrode of the capacitive element 65a. REF is input. Thereby, the capacitive element 65a is reset (initialized).

(コピー処理)
図12Fは、コピー処理の動作場面を示しており、非発光期間中でリセット処理後の第2期間に実行される。つまり、図12Fに示すように、コピー処理は、非発光期間中でリセット処理後の第2期間に、容量素子62が保持されている次の映像信号電圧(Vsig)を容量素子65aにコピーする処理である。
(Copy process)
FIG. 12F shows an operation scene of the copy process, and is executed in the second period after the reset process in the non-light emitting period. That is, as shown in FIG. 12F, the copy process copies the next video signal voltage (Vsig) held by the capacitive element 62 to the capacitive element 65a in the second period after the reset process in the non-light emitting period. It is processing.

本実施の形態では、スイッチ67aが非導通状態(オフ状態)されている非発光期間中で、リセット処理が実行された後の第2期間で、スイッチ61a、スイッチ63a、スイッチ67a、スイッチ611およびスイッチ612を非導通状態(オフ状態)に維持しつつ、スイッチ63aを導通状態(オン状態)とする。これにより、容量素子62の第1電極と容量素子65aの第2電極とが接続され、容量素子62に保持されている次の映像信号電圧(Vsig)を容量素子65aにコピーする(書き込む)ことができる。   In the present embodiment, the switch 61a, the switch 63a, the switch 67a, the switch 611, and the switch 611 are in the second period after the reset process is performed during the non-light emission period in which the switch 67a is in the non-conduction state (off state). While the switch 612 is maintained in the non-conduction state (off state), the switch 63a is in the conduction state (on state). Thus, the first electrode of the capacitive element 62 and the second electrode of the capacitive element 65a are connected, and the next video signal voltage (Vsig) held in the capacitive element 62 is copied (written) to the capacitive element 65a. Can do.

(電圧調整処理)
図12Gは、調整部7により所定の電圧(アノード電圧)が調整される電圧調整処理の動作場面を示している。つまり、図12Gに示すように、電圧調整処理は、非発光期間中に、ELアノード電源線81のアノード電圧(電圧源73bの電圧VTFT)を調整する処理である。
(Voltage adjustment processing)
FIG. 12G shows an operation scene of voltage adjustment processing in which a predetermined voltage (anode voltage) is adjusted by the adjustment unit 7. That is, as shown in FIG. 12G, the voltage adjustment process is a process of adjusting the anode voltage of the EL anode power supply line 81 (the voltage V TFT of the voltage source 73b) during the non-light emission period.

図12Gでは、電圧調整処理が、図12Fに示すコピー処理と並行して実行されている場面を示しているが、それに限らない。スイッチ67aが非導通状態(オフ状態)である非発光期間中であればよい。   FIG. 12G shows a scene in which the voltage adjustment process is executed in parallel with the copy process shown in FIG. 12F, but is not limited thereto. The switch 67a may be in a non-light emitting period in which the switch 67a is in a non-conductive state (off state).

ここで、調整部7は、サブフィールドまたは1フレームの表示データ信号S1から、有機EL表示パネル6に流れる電流を演算で求め、その結果から、アノード電圧を所定の電圧から低くなるように変更(調整)する。これにより、有機EL表示パネル6に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部7は、本実施の形態の画素回路60Aと組み合わされることにより映像の表示前である非発光期間中に、映像品質を低下させないで、オーバーロード制限であるカソード電圧の変更を行うことができる。   Here, the adjustment unit 7 obtains the current flowing through the organic EL display panel 6 by calculation from the display data signal S1 of the subfield or one frame, and changes the anode voltage from the result so as to be lower than the predetermined voltage ( adjust. As a result, overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. In addition, the adjustment unit 7 is combined with the pixel circuit 60A of the present embodiment to change the cathode voltage which is an overload limit without degrading the image quality during the non-light emission period before the image display. be able to.

リセット処理、コピー処理、電圧調整処理動作は、一例としてブランキング期間に実施される。これらの動作期間は、ゲートドライバ回路のシフト動作は停止している。また、これらの動作は、表示画面の全画素に同時に実施される。   As an example, the reset process, the copy process, and the voltage adjustment process are performed during the blanking period. During these operation periods, the shift operation of the gate driver circuit is stopped. Further, these operations are performed simultaneously on all the pixels of the display screen.

(発光処理)
図12Hは、発光処理の動作場面を示しており、有機EL素子68の発光が行われる。
(Light emission treatment)
FIG. 12H shows an operation scene of the light emission processing, and the organic EL element 68 emits light.

本実施の形態では、スイッチ67aのみを導通状態(オン状態)にする。これにより、有機EL素子68を、容量素子65aに保持された次の映像信号電圧(Vsig)に応じて発光させることができる。   In the present embodiment, only the switch 67a is turned on (on state). Thereby, the organic EL element 68 can be made to emit light according to the next video signal voltage (Vsig) held in the capacitive element 65a.

以上のようにして、書き込み処理、リセット処理、コピー処理、電圧調整処理および発光処理を繰り返し実行することで、本実施の形態の複数の表示画素に、映像(例えば、動画)を表示させることができる。   As described above, by repeatedly executing the writing process, the reset process, the copy process, the voltage adjustment process, and the light emission process, an image (for example, a moving image) can be displayed on the plurality of display pixels of this embodiment. it can.

なお、発光処理において、有機EL表示パネル6に構成されるすべての表示画素について、同時にスイッチ67を非導通状態(オフ状態)から導通状態(オン状態)にすることで、フレーム表示の切り替えを全ての表示画素で同時に実行することができる。つまり、現在の映像信号電圧による表示と、次の映像信号電圧による表示とを混在させないで表示させることができる。   In addition, in the light emission process, all the display pixels configured in the organic EL display panel 6 are switched from the non-conductive state (off state) to the conductive state (on state) at the same time, thereby switching all the frame displays. The display pixels can be executed simultaneously. That is, the display based on the current video signal voltage and the display based on the next video signal voltage can be displayed without being mixed.

2−4.効果
以上、本実施の形態の有機EL表示装置1によれば、有機EL素子68の寿命の低下を抑制することができる。
2-4. Effect As described above, according to the organic EL display device 1 of the present embodiment, it is possible to suppress a decrease in the lifetime of the organic EL element 68.

具体的には、本実施の形態における有機EL表示装置1は調整部7を備え、かつ、データ信号電圧の書き込みと映像の表示とを独立して行える。これにより、映像品質を低下させることなく、有機ELパネルに流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができるので、有機EL素子68の寿命の低下を抑制することができる。   Specifically, the organic EL display device 1 according to the present embodiment includes an adjustment unit 7 and can independently perform writing of a data signal voltage and display of an image. Thereby, since the overload restriction can be performed so that the panel power due to the current flowing into the organic EL panel does not exceed a certain level without deteriorating the video quality, it is possible to suppress a decrease in the lifetime of the organic EL element 68. it can.

ここで、調整部7は、サブフィールドまたは1フレームの表示データ信号S1から、有機EL表示パネル6に流れる電流を演算で求め、その結果から、カソード電圧を所定の電圧から低くなるように変更する。これにより、有機EL表示パネル6に流れ込む電流によるパネル電力が一定以上にならないようにオーバーロード制限を行うことができる。また、調整部7は、映像の表示前である非発光期間中に、オーバーロード制限であるアノード電圧の変更を行えるので、映像品質を低下させないという効果を奏する。   Here, the adjustment unit 7 calculates the current flowing through the organic EL display panel 6 from the display data signal S1 of the subfield or one frame by calculation, and changes the cathode voltage from the result so as to be lower than the predetermined voltage. . As a result, overload limitation can be performed so that the panel power due to the current flowing into the organic EL display panel 6 does not exceed a certain level. In addition, since the adjustment unit 7 can change the anode voltage, which is an overload limit, during the non-light emission period before the display of the video, there is an effect that the video quality is not deteriorated.

さらに、本実施の形態の有機EL表示装置1によれば、オーバーロード制限を行うことができるので、有機EL表示パネル6の冷却のために放熱機構を必要とせず、有機EL表示パネル6の薄型化を実現できるという効果も奏する。   Furthermore, according to the organic EL display device 1 of the present embodiment, since overload restriction can be performed, a heat dissipation mechanism is not required for cooling the organic EL display panel 6, and the organic EL display panel 6 is thin. There is also an effect that can be realized.

(変形例)
実施の形態1および2では、有機EL表示装置1は、映像信号を、1フレーム期間で一枚のフレームで表現するとして説明したが、それに限らない。有機EL表示装置1は、1フレーム期間を複数のサブフィールド期間(サブフレーム期間)に分割した複数のサブフィールドを用いて映像信号を表現するとしてもよい。換言すると、有機EL素子68が発光される発光期間(第1発光期間)と、有機EL素子68が次に発光される発光期間(第2発光期間)との間の期間は、1フレーム期間であってもよいし、サブフィールド期間(フレーム期間)であってもよい。
(Modification)
In the first and second embodiments, the organic EL display device 1 has been described as expressing a video signal with one frame in one frame period, but the present invention is not limited to this. The organic EL display device 1 may represent a video signal using a plurality of subfields obtained by dividing one frame period into a plurality of subfield periods (subframe periods). In other words, the period between the light emission period during which the organic EL element 68 emits light (first light emission period) and the light emission period during which the organic EL element 68 emits light next (second light emission period) is one frame period. There may be a subfield period (frame period).

図13は、変形例1に係る1フレームが複数のサブフィールドで構成される場合を概念的に示す図である。すなわち、本変形例では、1フレームが複数のサブフィールド(サブフレーム)を重畳して表現されるとしてもよい。1フレーム期間中に、各サブフレーム期間で表示画素全体を例えば輝度値に応じて点灯させることで、各サブフィールド期間の輝度が重畳されるので、1フレーム期間中の所望の輝度を得ることができる。なお、表示画素全体は、サブフィールド期間で輝度値に応じて点灯される場合に限られない。1フレーム期間の総輝度値を各サブフィールド期間に均等に配分するとしてもよいし、PDP(Plasma Display Panel)のフィールド駆動のように、1フレーム期間の総輝度値のうちの上位ビット〜下位ビットのそれぞれを配分するとしてもよい。つまり、各サブフィールド期間の輝度値が重畳されて1フレーム期間の総輝度値となれば配分方法は問わない。   FIG. 13 is a diagram conceptually illustrating a case where one frame according to Modification 1 is configured with a plurality of subfields. That is, in this modification, one frame may be expressed by superimposing a plurality of subfields (subframes). By illuminating the entire display pixel in each subframe period in accordance with the luminance value, for example, in one frame period, the luminance in each subfield period is superimposed, so that a desired luminance in one frame period can be obtained. it can. Note that the entire display pixel is not limited to being lit according to the luminance value in the subfield period. The total luminance value of one frame period may be equally distributed to each subfield period, or the upper bit to the lower bit of the total luminance value of one frame period as in the field driving of PDP (Plasma Display Panel). Each of these may be allocated. That is, the distribution method is not limited as long as the luminance values of each subfield period are superimposed to obtain the total luminance value of one frame period.

たとえば、1フレームの映像信号を、複数のサブフィールドに分解し、各サブフィールドは、輝度(明るさ)で区分することが例示される。映像データの上位ビット〜下位ビット等でサブフィールドに区分してもよいことは言うまでもない。たとえば、映像信号が8ビットの場合、8つのサブフィールドから1フレームを構成する。ソースドライバICは、各サブフィールドにおいて、ビットに重みづけを行った電圧値をソース信号線に出力する。この場合、各画素行の指標値は、ビット“1”の個数を求めることにより取得することができる。   For example, one frame of video signal is decomposed into a plurality of subfields, and each subfield is divided by luminance (brightness). Needless to say, the video data may be divided into subfields based on upper bits to lower bits. For example, when the video signal is 8 bits, one frame is composed of 8 subfields. The source driver IC outputs the voltage value weighted to the bit to the source signal line in each subfield. In this case, the index value of each pixel row can be obtained by obtaining the number of bits “1”.

図14は、変形例1に係る複数のサブフィールドで構成されるフレームの一例を示す図である。図14では、サブフィールド毎の表示画面が示されており、5枚のサブフィールドを構成する場合の例が示されている。   FIG. 14 is a diagram illustrating an example of a frame including a plurality of subfields according to the first modification. FIG. 14 shows a display screen for each subfield, and shows an example in which five subfields are configured.

具体的には、本開示の有機EL表示装置では、図3または図14に示す画素回路60または画素回路60Aを備えることで、輝度信号の書き込みと映像の表示とを独立して行えるので、サブフィールド毎に映像を表示する場合でも、1画面上に2つのサブフィールドの映像が混在して表示されることなく映像を表示することができる。つまり、1画面上にサブフィールドを表示中に、次の映像信号電圧を書き込み、保持させることができるので、次の映像を表示する場合には、一括に画面を切り替えて表示することができる。   Specifically, the organic EL display device according to the present disclosure includes the pixel circuit 60 or the pixel circuit 60A illustrated in FIG. 3 or FIG. 14 so that writing of a luminance signal and display of an image can be performed independently. Even when the video is displayed for each field, the video can be displayed without the video of the two subfields being mixedly displayed on one screen. That is, since the next video signal voltage can be written and held while displaying the subfield on one screen, when the next video is displayed, the screens can be switched and displayed collectively.

それにより、従来のように2つのサブフィールドがばらばらに混在して表示され映像品質が低下してしまうことがなくなり、映像品質を向上させることができるだけでなく、有機EL表示装置1の有機EL表示パネル6の発熱量を低減することできる。   As a result, the two subfields are mixedly displayed as in the conventional case and the video quality is not deteriorated, and the video quality can be improved and the organic EL display of the organic EL display device 1 can be improved. The amount of heat generated by the panel 6 can be reduced.

(変形例2)
なお、変形例1では、1フレームを複数のサブフレームで構成する場合について説明したが、それに限らない。図15に示すように各画素の階調(輝度)を複数のサブフィールド(サブフレーム)に分割して表現するとしてもよい。
(Modification 2)
In the first modification, the case where one frame is composed of a plurality of subframes has been described, but the present invention is not limited to this. As shown in FIG. 15, the gradation (luminance) of each pixel may be expressed by being divided into a plurality of subfields (subframes).

(他の実施の形態)
以上、有機EL表示装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれても良い。
(Other embodiments)
As described above, the organic EL display device has been described based on the embodiment, but the present disclosure is not limited to this embodiment. Unless it deviates from the gist of the present disclosure, various modifications conceived by those skilled in the art have been made in this embodiment, and forms constructed by combining components in different embodiments are also within the scope of one or more aspects. It may be included.

本発明は、有機EL表示装置およびその駆動方法に利用でき、特に、例えば図16に示されるようなテレビなどのFPD表示装置に利用することができる。   The present invention can be used for an organic EL display device and a driving method thereof, and in particular, can be used for an FPD display device such as a television as shown in FIG.

1 有機EL表示装置
2 表示パネル制御回路
3、30、31 ゲートドライバIC(回路)
5 ソースドライバIC(回路)
6 有機EL表示パネル
7 調整部
60、60A、60a、60b 画素回路
61、61a、63、63a、64、64a、67、67a、611、612 スイッチ
62、65、65a 容量素子
66、66a 駆動トランジスタ
68 有機EL素子
71 電流演算部
72 電圧算出部
73 電圧変更部
73a、73b 電圧源
81 ELアノード電源線
82 ELカソード電源線
83、614 参照電源線
84、84a、85、85a、86、86a、87、87a ゲート信号線
88 ソース信号線
613 初期化電源線
616 制御線
617 Init線
711 第1電流値算出部
712 第2電流値算出部
713 第3電流値算出部
714、715、716 重み付け部
717 加算部
DESCRIPTION OF SYMBOLS 1 Organic EL display device 2 Display panel control circuit 3, 30, 31 Gate driver IC (circuit)
5 Source driver IC (circuit)
6 Organic EL display panel 7 Adjustment unit 60, 60A, 60a, 60b Pixel circuit 61, 61a, 63, 63a, 64, 64a, 67, 67a, 611, 612 Switch 62, 65, 65a Capacitance element 66, 66a Drive transistor 68 Organic EL element 71 Current calculation unit 72 Voltage calculation unit 73 Voltage change unit 73a, 73b Voltage source 81 EL anode power line 82 EL cathode power line 83, 614 Reference power line 84, 84a, 85, 85a, 86, 86a, 87, 87a Gate signal line 88 Source signal line 613 Initialization power supply line 616 Control line 617 Init line 711 1st current value calculation part 712 2nd current value calculation part 713 3rd current value calculation part 714, 715, 716 Weighting part 717 Addition part

Claims (8)

  1. マトリクス状に配置された複数の表示画素と、
    前記複数の表示画素に接続される電源線に印加される所定電圧を調整する調整部と
    前記複数の表示画素の各々を制御する制御部とを備え、
    前記複数の表示画素の各々は、
    発光素子と、
    前記発光素子を発光させるために用いられる第1電圧を保持するための第1容量素子と、
    前記第1容量素子に保持された第1電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、
    前記第1容量素子が保持する第1電圧と異なる第2電圧であって前記第1容量素子が次に保持すべき電圧を保持するための第2容量素子と、を有し、
    前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、
    前記第2電圧は、信号線が前記複数の表示画素の各々に供給する映像信号のデータ信号電圧であり、
    前記制御部は、前記複数の表示画素それぞれにおいて、
    前記発光素子が発光される発光期間中の第1期間に、前記第2容量素子に前記第2電圧を保持させ、
    前記発光期間後の非発光期間において、前記第1容量素子が初期化される初期化期間後の第2期間に、前記第2容量素子が保持する前記第2電圧を前記第1容量素子にコピーすることで前記第1容量素子に第1電圧として保持させ、
    前記調整部は、
    前記信号線が供給する前記データ信号電圧に基づき、前記複数の表示画素それぞれにおける発光素子に前記第2電圧に応じた電流が供給され前記発光素子が発光される発光期間より前の前記第1期間から前記第2期間の間において当該電流が前記発光素子に供給されたとした場合の前記電流の総和値を演算し、当該総和値が閾値以上のとき、前記第2期間において前記電源線に印加される電圧を前記所定電圧より低くなるように調整する、
    有機EL表示装置。
    A plurality of display pixels arranged in a matrix;
    An adjustment unit for adjusting a predetermined voltage applied to a power supply line connected to the plurality of display pixels ;
    A control unit for controlling each of the plurality of display pixels ,
    Each of the plurality of display pixels is
    A light emitting element;
    A first capacitive element for holding a first voltage used for causing the light emitting element to emit light;
    A drive transistor for causing the light emitting element to emit light by supplying a current corresponding to a first voltage held in the first capacitor element to the light emitting element;
    A second capacitor for holding a second voltage different from the first voltage held by the first capacitor and for holding the voltage that the first capacitor should hold next;
    The power line is connected to a drain electrode of the driving transistor or a cathode of the light emitting element,
    The second voltage is a data signal voltage of a video signal that a signal line supplies to each of the plurality of display pixels,
    The control unit, in each of the plurality of display pixels,
    In the first period during the light emission period in which the light emitting element emits light, the second capacitor element is caused to hold the second voltage,
    In the non-light emitting period after the light emitting period, the second voltage held by the second capacitor element is copied to the first capacitor element in the second period after the initialization period in which the first capacitor element is initialized. In this way, the first capacitor element is held as the first voltage,
    The adjustment unit is
    Based on the data signal voltage supplied by the signal line, a current corresponding to the second voltage is supplied to the light emitting elements in each of the plurality of display pixels, and the first period before the light emitting period in which the light emitting elements emit light. in between the second period from calculates the sum of the current when the current was supplied to the light emitting element, when the total value is equal to or larger than the threshold, the power supply line in the second period Adjusting the applied voltage to be lower than the predetermined voltage;
    Organic EL display device.
  2. 前記有機EL表示装置は、映像信号の1フレーム期間を複数のサブフレーム期間に分割して映像を表示し、
    前記発光素子が発光される発光期間と、前記発光素子が次に発光される発光期間との間は、前記サブフレーム期間に対応する、
    請求項に記載の有機EL表示装置。
    The organic EL display device displays a video by dividing one frame period of a video signal into a plurality of subframe periods,
    The light emission period during which the light emitting element emits light and the light emission period during which the light emitting element emits light next correspond to the subframe period.
    The organic EL display device according to claim 1 .
  3. 前記調整部は、演算した前記総和値が閾値以上のとき、前記電源線に印加される電圧を前記所定電圧より低くなるよう、所定時間かけて線形変化させることにより調整する、
    請求項1または2に記載の有機EL表示装置。
    The adjustment unit adjusts the voltage applied to the power supply line by linearly changing over a predetermined time so that the voltage applied to the power supply line is lower than the predetermined voltage when the calculated total value is equal to or greater than a threshold value.
    The organic EL display device according to claim 1 or 2.
  4. 前記駆動トランジスタがP型である場合、
    前記駆動トランジスタは、ドレイン電極が前記第1容量素子の第1電極と接続し、ゲート電極が前記第1容量素子の第2電極と接続し、ソース電極が前記発光素子のアノードと接続し、
    前記電源線は、前記発光素子のカソードに接続される、
    請求項1〜のいずれか1項に記載の有機EL表示装置。
    When the driving transistor is P-type,
    The drive transistor has a drain electrode connected to the first electrode of the first capacitor element, a gate electrode connected to the second electrode of the first capacitor element, a source electrode connected to the anode of the light emitting element,
    The power line is connected to a cathode of the light emitting element;
    The organic EL display device according to any one of claims 1-3.
  5. 前記複数の表示画素の各々は、さらに、
    データ信号電圧を供給するための信号線と前記第2容量素子の第1電極との導通および非導通を切り換える第1スイッチと、
    前記第2容量素子の前記第1電極と前記第1容量素子の前記第2電極との導通および非導通を切り換える第2スイッチと、
    参照電圧を供給するための参照電源線と前記第1容量素子の前記第2電極との導通および非導通を切り換える第3スイッチと、
    前記駆動トランジスタのソース電極と前記発光素子のアノードとの導通および非導通を切り換える第4スイッチとを備え、
    前記参照電源線は、前記第2容量素子の第2電極とも接続され、
    前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、および前記第4スイッチは、P型のトランジスタである、
    請求項に記載の有機EL表示装置。
    Each of the plurality of display pixels further includes:
    A first switch that switches between conduction and non-conduction between a signal line for supplying a data signal voltage and the first electrode of the second capacitive element;
    A second switch that switches between conduction and non-conduction between the first electrode of the second capacitive element and the second electrode of the first capacitive element;
    A third switch for switching conduction and non-conduction between a reference power supply line for supplying a reference voltage and the second electrode of the first capacitive element;
    A fourth switch for switching between conduction and non-conduction between the source electrode of the drive transistor and the anode of the light emitting element;
    The reference power line is also connected to the second electrode of the second capacitor element,
    The first switch, the second switch, the third switch, and the fourth switch are P-type transistors,
    The organic EL display device according to claim 4 .
  6. 前記駆動トランジスタがN型である場合、
    前記電源線は、前記駆動トランジスタのドレイン電極に接続され、
    前記駆動トランジスタは、ソース電極が前記第1容量素子の第1電極および前記発光素子のアノードと接続し、かつ、ゲート電極が前記第1容量素子の第2電極と接続する、
    請求項1〜のいずれか1項に記載の有機EL表示装置。
    When the driving transistor is N-type,
    The power line is connected to a drain electrode of the driving transistor;
    The drive transistor has a source electrode connected to the first electrode of the first capacitor and the anode of the light emitting element, and a gate electrode connected to the second electrode of the first capacitor.
    The organic EL display device according to any one of claims 1-3.
  7. 前記複数の表示画素の各々は、さらに、
    データ信号電圧を供給するための信号線と前記第2容量素子の第1電極との導通および非導通を切り換える第1スイッチと、
    前記第2容量素子の前記第1電極と前記第1容量素子の前記第2電極との導通および非導通を切り換える第2スイッチと、
    参照電圧を供給するための参照電源線と前記第1容量素子の前記第2電極との導通および非導通を切り換える第3スイッチと、
    前記駆動トランジスタのドレイン電極と前記電源線との導通および非導通を切り換える第4スイッチとを備え、
    前記参照電源線は、前記第2容量素子の第2電極とも接続され、 前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、および前記第4スイッチは、N型のトランジスタである、
    請求項に記載の有機EL表示装置。
    Each of the plurality of display pixels further includes:
    A first switch that switches between conduction and non-conduction between a signal line for supplying a data signal voltage and the first electrode of the second capacitive element;
    A second switch that switches between conduction and non-conduction between the first electrode of the second capacitive element and the second electrode of the first capacitive element;
    A third switch for switching conduction and non-conduction between a reference power supply line for supplying a reference voltage and the second electrode of the first capacitive element;
    A fourth switch for switching between conduction and non-conduction between the drain electrode of the drive transistor and the power supply line;
    The reference power supply line is also connected to a second electrode of the second capacitive element, and the first switch, the second switch, the third switch, and the fourth switch are N-type transistors,
    The organic EL display device according to claim 6 .
  8. マトリクス状に配置された複数の表示画素を備える有機EL表示装置の駆動方法であって、
    前記有機EL表示装置は、マトリクス状に配置された複数の表示画素と、前記複数の表示画素に接続され所定電圧が印加される電源線と、を備え、
    前記複数の表示画素の各々は、
    発光素子と、
    前記発光素子を発光させるために用いられる第1電圧を保持するための第1容量素子と、
    前記第1容量素子に保持された第1電圧に応じた電流を前記発光素子に供給することにより前記発光素子を発光させる駆動トランジスタと、
    前記第1容量素子が保持する第1電圧と異なる第2電圧であって前記第1容量素子が次に保持すべき電圧を保持するための第2容量素子と、を有し、
    前記電源線は、前記駆動トランジスタのドレイン電極または前記発光素子のカソードに接続され、
    前記第2電圧は、信号線が前記複数の表示画素の各々に供給する映像信号のデータ信号電圧であり、
    前記駆動方法は、
    前記複数の表示画素それぞれにおいて、
    前記発光素子が発光される発光期間中の第1期間に、前記第2容量素子に前記第2電圧を保持させ、
    前記発光期間後の非発光期間において、前記第1容量素子が初期化される初期化期間後の第2期間に、前記第2容量素子が保持する前記第2電圧を前記第1容量素子にコピーすることで前記第1容量素子に第1電圧として保持させる制御ステップと、
    前記信号線が供給する前記データ信号電圧に基づき、前記複数の表示画素それぞれにおける発光素子に前記第2電圧に応じた電流が供給され前記発光素子が発光される発光期間より前の前記第1期間から前記第2期間の間において当該電流が前記発光素子に供給されたとした場合の前記電流の総和値を演算し、当該総和値が閾値以上のとき、前記第2期間において前記電源線に印加される電圧を前記所定電圧より低くなるように調整する調整ステップと
    前記駆動トランジスタに、前記第1容量素子に保持させた前記第2電圧に応じた電流を前記発光素子に供給させる供給ステップとを含む、
    有機EL表示装置の駆動方法。
    A method for driving an organic EL display device comprising a plurality of display pixels arranged in a matrix,
    The organic EL display device includes a plurality of display pixels arranged in a matrix, and a power line connected to the plurality of display pixels and applied with a predetermined voltage,
    Each of the plurality of display pixels is
    A light emitting element;
    A first capacitive element for holding a first voltage used for causing the light emitting element to emit light;
    A drive transistor for causing the light emitting element to emit light by supplying a current corresponding to a first voltage held in the first capacitor element to the light emitting element;
    A second capacitor for holding a second voltage different from the first voltage held by the first capacitor and for holding the voltage that the first capacitor should hold next;
    The power line is connected to a drain electrode of the driving transistor or a cathode of the light emitting element,
    The second voltage is a data signal voltage of a video signal that a signal line supplies to each of the plurality of display pixels,
    The driving method is:
    In each of the plurality of display pixels,
    In the first period during the light emission period in which the light emitting element emits light, the second capacitor element is caused to hold the second voltage,
    In the non-light emitting period after the light emitting period, the second voltage held by the second capacitor element is copied to the first capacitor element in the second period after the initialization period in which the first capacitor element is initialized. A control step of causing the first capacitive element to hold the first voltage,
    Based on the data signal voltage supplied by the signal line, a current corresponding to the second voltage is supplied to the light emitting elements in each of the plurality of display pixels, and the first period before the light emitting period in which the light emitting elements emit light. in between the second period from calculates the sum of the current when the current was supplied to the light emitting element, when the total value is equal to or larger than the threshold, the power supply line in the second period An adjustment step of adjusting the applied voltage to be lower than the predetermined voltage;
    Supplying the driving transistor to the light emitting element with a current corresponding to the second voltage held in the first capacitor element ;
    Driving method of organic EL display device.
JP2015558617A 2014-01-27 2014-12-22 Organic EL display device and driving method Active JP6248352B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014012480 2014-01-27
JP2014012480 2014-01-27
PCT/JP2014/006372 WO2015111118A1 (ja) 2014-01-27 2014-12-22 有機el表示装置および駆動方法

Publications (2)

Publication Number Publication Date
JPWO2015111118A1 JPWO2015111118A1 (ja) 2017-03-23
JP6248352B2 true JP6248352B2 (ja) 2017-12-20

Family

ID=53680955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015558617A Active JP6248352B2 (ja) 2014-01-27 2014-12-22 Organic EL display device and driving method

Country Status (3)

Country Link
US (1) US9928781B2 (ja)
JP (1) JP6248352B2 (ja)
WO (1) WO2015111118A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056040B2 (en) * 2014-01-09 2018-08-21 Joled Inc. Display apparatus and display method
KR20160123452A (ko) * 2015-04-15 2016-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR20170086761A (ko) * 2016-01-18 2017-07-27 삼성디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
JPWO2018164105A1 (ja) * 2017-03-06 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 駆動装置および表示装置
JP2019165130A (ja) * 2018-03-20 2019-09-26 株式会社ジャパンディスプレイ Photosensor circuit, photosensor device, and display device
US10810931B2 (en) * 2018-08-07 2020-10-20 The Goodyear Tire & Rubber Company Discrete LED display control

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150107A (ja) 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
JP3922090B2 (ja) * 2002-05-17 2007-05-30 株式会社日立製作所 表示装置及び表示制御方法
JP2004138830A (ja) * 2002-10-17 2004-05-13 Kodak Kk 有機el表示装置
JP2004252216A (ja) * 2003-02-20 2004-09-09 Hitachi Displays Ltd 自発光型表示装置とその駆動方法
JP4055679B2 (ja) 2003-08-25 2008-03-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007156045A (ja) 2005-12-05 2007-06-21 Sony Corp 自発光表示装置、消費電力検出装置及びプログラム
US20080048951A1 (en) * 2006-04-13 2008-02-28 Naugler Walter E Jr Method and apparatus for managing and uniformly maintaining pixel circuitry in a flat panel display
WO2009017156A1 (ja) 2007-07-30 2009-02-05 Kyocera Corporation 画像表示装置、画像表示装置の制御方法、画像表示装置の調整システム
CN101765874B (zh) 2008-05-28 2014-09-10 松下电器产业株式会社 显示装置、显示装置的制造方法及控制方法
WO2011077718A1 (ja) * 2009-12-24 2011-06-30 パナソニック株式会社 画像表示装置、画像表示回路および画像表示方法
WO2011104965A1 (ja) 2010-02-24 2011-09-01 シャープ株式会社 立体映像表示装置、立体映像表示システム、および立体映像表示装置の駆動方法
JP5832207B2 (ja) 2010-09-14 2015-12-16 株式会社半導体エネルギー研究所 Driving method of input / output device
WO2013076771A1 (ja) 2011-11-24 2013-05-30 パナソニック株式会社 表示装置の駆動方法
KR101970564B1 (ko) * 2012-11-30 2019-08-13 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 전류 제어 방법 및 장치

Also Published As

Publication number Publication date
WO2015111118A1 (ja) 2015-07-30
US20160343305A1 (en) 2016-11-24
US9928781B2 (en) 2018-03-27
JPWO2015111118A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6537692B2 (ja) 表示装置および携帯情報端末
US10573239B2 (en) Display apparatus
US10410583B2 (en) Display device, method of laying out light emitting elements, and electronic device
US10490576B2 (en) Display apparatus and electronic apparatus
JP2019105849A (ja) 表示装置
US10565929B2 (en) Organic light emitting display
JP6240144B2 (ja) 発光装置
KR101470688B1 (ko) 유기발광 표시장치 및 그의 열화보상방법
KR100592641B1 (ko) 화소 회로 및 그것을 채용한 유기 발광 표시 장치
US7129914B2 (en) Active matrix electroluminescent display device
US8736525B2 (en) Display device using capacitor coupled light emission control transistors for mobility correction
JP4203656B2 (ja) Display device and display panel driving method
JP4727029B2 (ja) El表示装置、電気器具及びel表示装置用の半導体素子基板
JP3938050B2 (ja) アクティブマトリクス型発光素子の駆動回路
JP6291692B2 (ja) アクティブマトリクス表示装置およびその駆動方法
KR100535286B1 (ko) 표시 장치 및 그 구동 방법
JP5366232B2 (ja) Display device
TW540251B (en) EL display device and method for driving the same
US7554514B2 (en) Electro-optical device and electronic apparatus
RU2470380C2 (ru) Устройство дисплея, способ обработки сигнала изображения и программа
US20130088416A1 (en) OLED Display Driver Circuits and Techniques
JP4932624B2 (ja) 有機電界発光表示装置
US8736521B2 (en) Display device and electronic apparatus have the same
JP4990538B2 (ja) 表示装置及びその駆動方法
US6870323B1 (en) Color display with white light emitting elements

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R150 Certificate of patent or registration of utility model

Ref document number: 6248352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250