JP6243214B2 - バイポーラトランジスタとその製造方法 - Google Patents
バイポーラトランジスタとその製造方法 Download PDFInfo
- Publication number
- JP6243214B2 JP6243214B2 JP2013259128A JP2013259128A JP6243214B2 JP 6243214 B2 JP6243214 B2 JP 6243214B2 JP 2013259128 A JP2013259128 A JP 2013259128A JP 2013259128 A JP2013259128 A JP 2013259128A JP 6243214 B2 JP6243214 B2 JP 6243214B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- silicon carbide
- epitaxial film
- type silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 132
- 229910052710 silicon Inorganic materials 0.000 claims description 132
- 239000010703 silicon Substances 0.000 claims description 132
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 120
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 79
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000002484 cyclic voltammetry Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000699 topical effect Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
本発明は、バイポーラトランジスタとその製造方法に係り、特に、シリコン／シリコンカーバイド・ヘテロ接合バイポーラトランジスタとその製造方法に関する。
シリコンカーバイド（炭化珪素、SiC）は、その禁制体幅がシリコンに比べて約３倍、絶縁破壊電界が約１０倍、熱伝導率が約３倍大きいため、種々の半導体装置の材料として期待されている。さらに、シリコンカーバイドは、熱酸化によりシリコン酸化膜を形成することが可能で、不純物ドーピングによるｎ型、ｐ型の導電型制御も可能なため、従来のシリコンデバイスで実現されている種々の構造を有するデバイスを作製できるという、他の化合物半導体材料と大きく異なる特徴を備えている。
このようなことから、シリコンカーバイドとシリコンの両方を組み合わせて、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置が提案され、研究及び開発がなされている、シリコンカーバイドとシリコンの間にヘテロ接合を有するシリコン／シリコンカーバイド・ヘテロ接合半導体装置として、例えば、高耐圧高速スイッチングｐｎダイオードや、ショットキーダイオード、バイポーラトランジスタ、及び高耐圧低オン抵抗の金属−酸化膜−半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）を含む種々の電界効果トランジスタ（ＦＥＴ）などがある。
シリコン／シリコンカーバイド・ヘテロ接合を備える半導体装置の性能を向上するためには、シリコン／シリコンカーバイド・ヘテロ接合界面を制御することが重要である。このため、シリコン／シリコンカーバイド・ヘテロ接合界面とこのようなシリコン／シリコンカーバイド・ヘテロ接合を備える半導体装置について、研究及び開発が行われている。
例えば、非特許文献１と非特許文献２では、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置について検討が行われている。
また、最近の研究としては、非特許文献３では、シリコンカーバイドとシリコン界面を備えるショットキーダイオードの特性について研究が行われている。
例えば、非特許文献１と非特許文献２では、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置について検討が行われている。
また、最近の研究としては、非特許文献３では、シリコンカーバイドとシリコン界面を備えるショットキーダイオードの特性について研究が行われている。
S. Yamagami etal., Material Science Forum Vols. 717-720(2012) pp 1005-1008
A. Perez-Tomas etal., Journal of Applied Physics 014505(2007)
J. Liang et al.,10th Topical Workshop on Heterostructure Microelectronics TWHM FinalProgram and Abstracts, 133-134(2013)
しかしながら、シリコンカーバイドとシリコンの間には大きな格子不整合が存在する。このため、シリコンカーバイドとシリコン界面に発生する結晶欠陥により、破壊電圧が低下したり、再結合電流や逆方向のリーク電流が増大するという半導体装置の性能を低下させる問題を生じていた。
本発明は、シリコンカーバイドとシリコン界面に発生する結晶欠陥により生じる半導体装置の性能の低下を抑制し、性能に優れたシリコン／シリコンカーバイド・ヘテロ接合バイポーラトランジスタとその製造方法を提供することを目的とする。
上記課題を解決するために、本発明のバイポーラトランジスタの製造方法は、第１導電型のシリコンカーバイド基板の第１の主面に第１導電型のシリコンカーバイド・エピタキシャル膜を形成したシリコンカーバイド・エピタキシャル基板の前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面と第１導電型のシリコン基板の第１の主面に第１導電型と極性の異なる第２導電型のシリコン・エピタキシャル膜を形成したシリコン・エピタキシャル基板の前記第２導電型のシリコン・エピタキシャル膜の表面を真空装置で対向して配置し、対向して配置される前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面と前記第２導電型のシリコン・エピタキシャル膜の表面にプラズマを照射して活性化し、対向して配置される前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面と前記第２導電型のシリコン・エピタキシャル膜の表面を接触させ、前記シリコンカーバイド・エピタキシャル基板と前記シリコン・エピタキシャル基板を加圧することにより前記シリコンカーバイド・エピタキシャル基板とシリコン・エピタキシャル基板を接合し、接合された前記シリコンカーバイド・エピタキシャル基板と前記シリコン・エピタキシャル基板をアニールすることにより、前記第１導電型のシリコンカーバイド・エピタキシャル膜と前記第２導電型のシリコン・エピタキシャル膜の間にヘテロ接合界面を形成する工程を含むことを特徴とする。
本発明のバイポーラトランジスタは、第１導電型のシリコンカーバイド基板と、前記第１導電型のシリコンカーバイド基板の第１の主面に形成された第１導電型のシリコンカーバイド・エピタキシャル膜と、第１導電型のシリコン基板の第１の主面に形成された第２導電型のシリコン・エピタキシャル膜であって、前記シリコンカーバイド・エピタキシャル膜の表面と共に前記シリコンカーバイド・エピタキシャル膜の表面と接合する該第２導電型のシリコン・エピタキシャル膜の表面にプラズマを照射して活性化した後に、該第２導電型のシリコン・エピタキシャル膜の表面が前記シリコンカーバイド・エピタキシャル膜の表面と加圧接合され、アニール処理をされた第１導電型と極性の異なる該第２導電型のシリコン・エピタキシャル膜と、前記第１導電型のシリコン基板から形成され、該第２導電型のシリコン・エピタキシャル膜の裏面に設置された第１導電型のシリコン層を備えることを特徴とする。
本発明のバイポーラトランジスタは、前記第１導電型のシリコンカーバイド基板と前記第１導電型のシリコンカーバイド・エピタキシャル膜を有するエミッタあるいはコレクタと、前記第２導電型のシリコン・エピタキシャル膜を有するベースと、第１導電型のシリコン層を有するコレクタあるいはエミッタとを備えることを特徴とする。
本発明のバイポーラトランジスタの製造方法において、シリコンカーバイド・エピタキシャル基板の第１導電型のシリコンカーバイド・エピタキシャル膜の表面とシリコン・エピタキシャル基板の第２導電型のシリコン・エピタキシャル膜の表面に、プラズマを照射し、プラズマを照射した後に、第１導電型のシリコンカーバイド・エピタキシャル膜の表面と第２導電型のシリコン・エピタキシャル膜の表面を室温で加圧接合して、アニールすることにより、シリコンカーバイドとシリコン界面に発生する結晶欠陥により性能が低下することのないバイポーラトランジスタを製造することが可能となる。
本発明のバイポーラトランジスタにおいて、第１導電型のシリコンカーバイド基板と第１導電型のシリコンカーバイド・エピタキシャル膜をエミッタとし、第２導電型のシリコン・エピタキシャル膜をベースとし、第１導電型のシリコン層をコレクタとする場合は、エミッタ効率を向上することが可能になる。
また、本発明のバイポーラトランジスタにおいて、第１導電型のシリコンカーバイド基板と第１導電型のシリコンカーバイド・エピタキシャル膜をコレクタとし、第２導電型のシリコン・エピタキシャル膜をベースとし、第１導電型のシリコン層をエミッタとする場合は、耐電圧性能を向上することが可能になる。
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態に係るシリコン／シリコンカーバイド・ヘテロ接合バイポーラトランジスタ１を示す図である。
第１の実施形態に係るバイポーラトランジスタ１は、第１導電型のシリコンカーバイド基板２と、第１導電型のシリコンカーバイド基板２の第１の主面に形成された第１導電型のシリコンカーバイド・エピタキシャル膜３と、第１導電型のシリコン基板５の第１の主面に形成され、シリコンカーバイド・エピタキシャル膜の第１の主面と加圧接合され、アニール処理をされた第２導電型のシリコン・エピタキシャル膜６と、当該第１導電型のシリコン基板５から形成された第１導電型のシリコン層８を有する。
第１の実施形態に係るバイポーラトランジスタ１は、第１導電型のシリコンカーバイド基板２と、第１導電型のシリコンカーバイド基板２の第１の主面に形成された第１導電型のシリコンカーバイド・エピタキシャル膜３と、第１導電型のシリコン基板５の第１の主面に形成され、シリコンカーバイド・エピタキシャル膜の第１の主面と加圧接合され、アニール処理をされた第２導電型のシリコン・エピタキシャル膜６と、当該第１導電型のシリコン基板５から形成された第１導電型のシリコン層８を有する。
すなわち、シリコンカーバイド・エピタキシャル基板４において、第１導電型のシリコンカーバイド基板２の第１の主面に、第１導電型にドーピングされた第１導電型のシリコンカーバイド・エピタキシャル膜３が形成される。また、シリコン基板５について、第１導電型のシリコン基板５の第１の主面に、第２導電型のシリコン・エピタキシャル膜６が形成される。第１の実施形態に係るバイポーラトランジスタ１を製造する過程において、第１導電型のシリコンカーバイド・エピタキシャル膜３の表面と第２導電型のシリコン・エピタキシャル膜６の表面が共にアルゴン・プラズマ照射により活性化された後に加圧接合される。そして、第１導電型のシリコン層８は、この加圧接合された第１導電型のシリコン基板５から形成される。なお、第１の実施形態に係るバイポーラトランジスタ１において、第１導電型のシリコンカーバイド・エピタキシャル膜３と第２導電型のシリコン層８の界面をアニールすることにより第１の実施形態に係るバイポーラトランジスタ１の所望の特性が実現される。
第１の実施形態に係るバイポーラトランジスタ１では、第１導電型のシリコンカーバイド基板２と第１導電型のシリコンカーバイド・エピタキシャル膜３によりエミッタ２３が構成され、第２導電型のシリコン・エピタキシャル膜６により、ベース２６が構成され、第１導電型のシリコン層８によりコレクタ２８が構成される。第１の実施形態に係るバイポーラトランジスタ１では、シリコンカーバイド基板２の第２の主面にエミッタ電極３２が形成され、シリコン・エピタキシャル膜の第２の主面にベース電極３４が形成され、シリコン層の第２の主面にコレクタ電極３６が形成される。第１の実施形態に係るバイポーラトランジスタは、エミッタ効率を向上するよう構成される。
第１の実施形態に係るバイポーラトランジスタの製造方法の詳細と所望の特性については以下に記載する。
第１の実施形態に係るバイポーラトランジスタの製造方法の詳細と所望の特性については以下に記載する。
以下、本発明の第１の実施形態に係るシリコン／シリコンカーバイド・ヘテロ接合バイポーラトランジスタの製造方法について、第１導電型がｎ型で第２導電型がｐ型の場合を例として説明する。
図２は、第１の実施形態に係るバイポーラトランジスタの製造方法の１例を示す図である。
ｎ＋型シリコンカーバイド基板２の結晶軸＜０００１＞を有する第１の主面に不純物濃度が１×１０１４〜１×１０１７ｃｍ−３のｎ−型シリコンカーバイド・エピタキシャル膜３を成長したシリコンカーバイド・エピタキシャル基板４を用意する。
また、ｎ＋型シリコン基板５を用意する。（図２（ａ））
図２は、第１の実施形態に係るバイポーラトランジスタの製造方法の１例を示す図である。
ｎ＋型シリコンカーバイド基板２の結晶軸＜０００１＞を有する第１の主面に不純物濃度が１×１０１４〜１×１０１７ｃｍ−３のｎ−型シリコンカーバイド・エピタキシャル膜３を成長したシリコンカーバイド・エピタキシャル基板４を用意する。
また、ｎ＋型シリコン基板５を用意する。（図２（ａ））
次に、シリコンカーバイド・エピタキシャル基板４を構成するｎ＋型シリコンカーバイド基板の第２の主面（裏面）に、ニッケル（Ｎｉ）を堆積して第１の電極１２を形成し、約１０００℃でアニールする。
また、ｎ＋型シリコン基板５の第１の主面に、ｐ型シリコン・エピタキシャル膜６を形成しシリコン・エピタキシャル基板７とする。（図２（ｂ））
上述のシリコンカーバイド・エピタキシャル基板４のｎ−型シリコンカーバイド・エピタキシャル膜３の表面とシリコン・エピタキシャル基板７のｐ型シリコン・エピタキシャル膜６の第１の主面を真空装置内に対向して配置する。そして、互いに対向するｎ−型シリコンカーバイド・エピタキシャル膜３の表面とｐ型シリコン・エピタキシャル膜６の第１の主面にアルゴン・プラズマを照射し、活性化させる。（図２（ｂ））
また、ｎ＋型シリコン基板５の第１の主面に、ｐ型シリコン・エピタキシャル膜６を形成しシリコン・エピタキシャル基板７とする。（図２（ｂ））
上述のシリコンカーバイド・エピタキシャル基板４のｎ−型シリコンカーバイド・エピタキシャル膜３の表面とシリコン・エピタキシャル基板７のｐ型シリコン・エピタキシャル膜６の第１の主面を真空装置内に対向して配置する。そして、互いに対向するｎ−型シリコンカーバイド・エピタキシャル膜３の表面とｐ型シリコン・エピタキシャル膜６の第１の主面にアルゴン・プラズマを照射し、活性化させる。（図２（ｂ））
ｎ−型シリコンカーバイド・エピタキシャル膜３の表面とｐ型シリコン・エピタキシャル膜６の第１の主面を室温で接触させて、シリコンカーバイド・エピタキシャル基板４とシリコン・エピタキシャル基板７に力を加えて、ｎ−型シリコンカーバイド・エピタキシャル膜３の表面とｐ型シリコン・エピタキシャル膜６の第１の主面を加圧接合する。なお、シリコンカーバイド・エピタキシャル基板４とシリコン・エピタキシャル基板７は、共に単結晶基板である。（図２（ｃ））
フォトリソグラフィーにより、ｎ＋型シリコン基板５の第２の主面をレジスト膜で部分的に被覆する。そして、ｎ＋型シリコン基板５のうちレジスト膜で被覆されていない領域をエッチングにより除去して、ｐ型シリコン・エピタキシャル膜６の第２の主面を部分的に露出させ、ｎ＋型シリコン基板５からｎ＋型シリコン層８を形成する。（図２（ｄ））
部分的に露出したｐ型シリコン・エピタキシャル膜６の第２の主面に第２の電極１４を形成し、ｎ＋型シリコン層８の第２の主面に第３の電極１６を形成する。（図２（ｅ））
第１の実施形態に係るバイポーラトランジスタでは、第１の電極１２は、エミッタ電極で、第２の電極１４は、ベース電極で、第３の電極１６は、コレクタ電極である。
第１の実施形態に係るバイポーラトランジスタでは、第１の電極１２は、エミッタ電極で、第２の電極１４は、ベース電極で、第３の電極１６は、コレクタ電極である。
シリコンカーバイド・エピタキシャル基板４のｎ−型シリコンカーバイド・エピタキシャル膜３の表面とシリコン・エピタキシャル基板７のｐ型シリコン・エピタキシャル膜６の表面を共にアルゴン・プラズマ照射して活性化した後に、ｎ−型シリコンカーバイド・エピタキシャル膜３の表面とｐ型シリコン・エピタキシャル膜６の表面を互いに加圧接合し、１０００℃で１分間アニールした。
そして、図６に示すように、ｎ型シリコンカーバイド・エピタキシャル膜３とｐ型シリコン層の間で１００ｋＨｚ室温の条件でＣ−Ｖ測定をして、拡散ポテンシャルＶｄの値１．０Ｖを得た。また、測定値から伝導帯の不連続値△Ｅｃとして、おおよそが測定値から△Ｅｃ＝０．０４ｅＶを得た。なお、同じ試料でアニールしない場合について、拡散ポテンシャルＶｄの値１．６Ｖ、伝導帯の不連続値△Ｅｃ＝０．０４ｅＶを得た。
このアニールした場合の測定結果を基に、第１の実施形態に係るバイポーラトランジスタのバンド図を描くと図３のようになる。
このアニールした場合の測定結果を基に、第１の実施形態に係るバイポーラトランジスタのバンド図を描くと図３のようになる。
実施形態に係るバイポーラトランジスタにおいて以下の効果が得られることが解る。
ベース・エミッタの価電子帯に大きな不連続が生じるので、ベースからエミッタへの少数キャリアの注入が阻止される。このため、エミッタ効率が向上する。
ベース・エミッタの価電子帯に大きな不連続が生じるので、ベースからエミッタへの少数キャリアの注入が阻止される。このため、エミッタ効率が向上する。
図４は、本発明の第２の実施形態に係るシリコン／シリコンカーバイド・ヘテロ接合バイポーラトランジスタ４１を示す図である。
第２の実施形態に係るバイポーラトランジスタ４１は、第１の実施形態に係るバイポーラトランジスタと同様に、第１導電型のシリコンカーバイド基板２と、第１導電型のシリコンカーバイド基板の第１の主面に形成された第１導電型の第１導電型のシリコンカーバイド・エピタキシャル膜３と、第１導電型のシリコン基板５の第１の主面に形成され、シリコンカーバイド・エピタキシャル膜の第１の主面と加圧接合され、アニール処理をされた第２導電型のシリコン・エピタキシャル膜６と、当該第１導電型のシリコン基板から形成されたシリコン層８を有する。
第２の実施形態に係るバイポーラトランジスタ４１は、第１の実施形態に係るバイポーラトランジスタと同様に、第１導電型のシリコンカーバイド基板２と、第１導電型のシリコンカーバイド基板の第１の主面に形成された第１導電型の第１導電型のシリコンカーバイド・エピタキシャル膜３と、第１導電型のシリコン基板５の第１の主面に形成され、シリコンカーバイド・エピタキシャル膜の第１の主面と加圧接合され、アニール処理をされた第２導電型のシリコン・エピタキシャル膜６と、当該第１導電型のシリコン基板から形成されたシリコン層８を有する。
第２の実施形態に係るバイポーラトランジスタ４１では、第１導電型のシリコンカーバイド基板２と第１導電型のシリコンカーバイド・エピタキシャル膜３によりコレクタ４３が構成され、第２導電型のシリコン・エピタキシャル膜６により、ベース４６が構成され、第１導電型のシリコン層８によりエミッタ４８が構成される。第２の実施形態に係るバイポーラトランジスタ１では、シリコンカーバイド基板２の第２の主面にコレクタ電極５２が形成され、シリコン・エピタキシャル膜の第２の主面にベース電極５４が形成され、シリコン層８の第２の主面にエミッタ電極５６が形成される。第２の実施形態に係るバイポーラトランジスタ４１は、耐電圧性能を向上するよう構成される。
第２の実施形態に係るバイポーラトランジスタの製造方法の詳細と所望の特性については以下に記載する。
第２の実施形態に係るバイポーラトランジスタの製造方法の詳細と所望の特性については以下に記載する。
第２の実施形態に係るバイポーラトランジスタは、第１の実施形態に係るバイポーラトランジスタと同様に、図２（ａ）〜（ｅ）に示す製造方法で作成される。したがって、第２の実施形態に係るバイポーラトランジスタにおいて、第１導電型のシリコンカーバイド・エピタキシャル膜と第２導電型のシリコン・エピタキシャル膜の界面も、第１の実施形態に係るバイポーラトランジスタと同様な製造方法で作成される。
但し、第２の実施形態に係るバイポーラトランジスタでは、第１の実施形態に係るバイポーラトランジスタと相違して、シリコンカーバイド基板の第２の主面にコレクタ電極が形成され、シリコン・エピタキシャル膜の第２の主面にベース電極が形成され、シリコン層の第２の主面にエミッタ電極が形成される。
上述のように、出願人は、ｎ型シリコンカーバイド層とｐ型シリコン層の間でＣ−Ｖ測定をして、図６に示すように、拡散ポテンシャルＶｄの値１．０Ｖを得た。この測定により得られた拡散ポテンシャルＶｄの値１．０Ｖを基に、第２の実施形態に係るバイポーラトランジスタのバンド図を描くと図５のようになる。
第２の実施形態に係るバイポーラトランジスタにおいて、コレクタがシリコンカーバイドにより作成されるので、ベース・コレクタ間の電圧は、コレクタを構成するシリコンカーバイドに印加される。シリコンカーバイドは禁制帯が大きいので、第２の実施形態に係るバイポーラトランジスタにおいて、高耐圧化が可能となる。
本発明の実施形態と各実施例において、シリコンカーバイド・エピタキシャル基板のｎ型シリコンカーバイド・エピタキシャル膜の表面とｐ型シリコン基板の第１の主面にアルゴン・プラズマを照射する場合について説明したが、アルゴン・プラズマの代わりにキセノン・プラズマを照射しても良い。
また、ｎ−型シリコンカーバイド・エピタキシャル膜３の表面と、ｐ型シリコン・エピタキシャル膜６の表面を互いに加圧接合した後のアニール温度は、６００〜１０００℃とすることもできる。
また、ｎ−型シリコンカーバイド・エピタキシャル膜３の表面と、ｐ型シリコン・エピタキシャル膜６の表面を互いに加圧接合した後のアニール温度は、６００〜１０００℃とすることもできる。
１：バイポーラトランジスタ
２：シリコンカーバイド基板
３：シリコンカーバイド・エピタキシャル膜
４：シリコンカーバイド・エピタキシャル基板
５：シリコン基板
６：シリコン・エピタキシャル膜
７：シリコン・エピタキシャル基板
８：シリコン層
１２：第１の電極
１４：第２の電極
１６：第３の電極
２３、４８：エミッタ
２６、４６：ベース
２８、４３：コレクタ
３２、５６：エミッタ電極
３４、５４：ベース電極
３６、５２：コレクタ電極
２：シリコンカーバイド基板
３：シリコンカーバイド・エピタキシャル膜
４：シリコンカーバイド・エピタキシャル基板
５：シリコン基板
６：シリコン・エピタキシャル膜
７：シリコン・エピタキシャル基板
８：シリコン層
１２：第１の電極
１４：第２の電極
１６：第３の電極
２３、４８：エミッタ
２６、４６：ベース
２８、４３：コレクタ
３２、５６：エミッタ電極
３４、５４：ベース電極
３６、５２：コレクタ電極
Claims (3)
- 第１導電型のシリコンカーバイド基板の第１の主面に第１導電型のシリコンカーバイド・エピタキシャル膜を形成したシリコンカーバイド・エピタキシャル基板の前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面と第１導電型のシリコン基板の第１の主面に第１導電型と極性の異なる第２導電型のシリコン・エピタキシャル膜を形成したシリコン・エピタキシャル基板の前記第２導電型のシリコン・エピタキシャル膜の表面を真空装置で対向して配置し、
対向して配置される前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面と前記第２導電型のシリコン・エピタキシャル膜の表面にプラズマを照射して活性化し、
対向して配置される前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面と前記第２導電型のシリコン・エピタキシャル膜の表面を接触させ、前記シリコンカーバイド・エピタキシャル基板と前記シリコン・エピタキシャル基板を加圧することにより前記シリコンカーバイド・エピタキシャル基板とシリコン・エピタキシャル基板を接合し、
接合された前記シリコンカーバイド・エピタキシャル基板と前記シリコン・エピタキシャル基板をアニールすることにより、
前記第１導電型のシリコンカーバイド・エピタキシャル膜と前記第２導電型のシリコン・エピタキシャル膜の間にヘテロ接合界面を形成する工程を含むことを特徴とするバイポーラトランジスタの製造方法。 - 第１導電型のシリコンカーバイド基板と、
前記第１導電型のシリコンカーバイド基板の第１の主面に形成された第１導電型のシリコンカーバイド・エピタキシャル膜と、
第１導電型のシリコン基板の第１の主面に形成された第２導電型のシリコン・エピタキシャル膜であって、前記シリコンカーバイド・エピタキシャル膜の表面と共に前記シリコンカーバイド・エピタキシャル膜の表面と接合する該第２導電型のシリコン・エピタキシャル膜の表面にプラズマを照射して活性化した後に、該第２導電型のシリコン・エピタキシャル膜の表面が前記シリコンカーバイド・エピタキシャル膜の表面と加圧接合され、アニール処理をされた第１導電型と極性の異なる該第２導電型のシリコン・エピタキシャル膜と、
前記第１導電型のシリコン基板から形成され、該第２導電型のシリコン・エピタキシャル膜の裏面に設置された第１導電型のシリコン層を備えることを特徴とするバイポーラトランジスタ。 - 前記第１導電型のシリコンカーバイド基板と前記第１導電型のシリコンカーバイド・エピタキシャル膜を有するエミッタあるいはコレクタと、
前記第２導電型のシリコン・エピタキシャル膜を有するベースと、
第１導電型のシリコン層を有するコレクタあるいはエミッタとを備えることを特徴とする請求項２記載のバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013259128A JP6243214B2 (ja) | 2013-12-16 | 2013-12-16 | バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013259128A JP6243214B2 (ja) | 2013-12-16 | 2013-12-16 | バイポーラトランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015115587A JP2015115587A (ja) | 2015-06-22 |
| JP6243214B2 true JP6243214B2 (ja) | 2017-12-06 |
Family
ID=53529088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013259128A Active JP6243214B2 (ja) | 2013-12-16 | 2013-12-16 | バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6243214B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116741634A (zh) * | 2023-06-20 | 2023-09-12 | 中国科学院上海微系统与信息技术研究所 | 双极型功率器件及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023931A (ja) * | 1988-06-20 | 1990-01-09 | Fujitsu Ltd | 半導体装置 |
| JPH02288235A (ja) * | 1989-04-27 | 1990-11-28 | Fujitsu Ltd | 半導設装置の製造方法 |
| JP2006179662A (ja) * | 2004-12-22 | 2006-07-06 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JP5438910B2 (ja) * | 2008-03-21 | 2014-03-12 | 信越化学工業株式会社 | 貼り合わせ基板の製造方法 |
| JP2013045925A (ja) * | 2011-08-25 | 2013-03-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
-
2013
- 2013-12-16 JP JP2013259128A patent/JP6243214B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015115587A (ja) | 2015-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017114113A1 (zh) | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 | |
| CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JP6855700B2 (ja) | 半導体装置およびその製造方法 | |
| US8378390B2 (en) | Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on top of a dielectric layer formed at a region between emitter contact and base contact | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP2011165902A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201351665A (zh) | 具有相反極性蕭基二極體場防護環之蕭基二極體 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| WO2012142781A1 (zh) | 隧穿电流放大晶体管 | |
| JP2022003711A (ja) | 半導体装置 | |
| JP2010258327A (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
| JP6048126B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5249532B2 (ja) | 炭化珪素バイポーラ型半導体装置 | |
| TW495831B (en) | Semiconductor device and its manufacturing method | |
| JP6243214B2 (ja) | バイポーラトランジスタとその製造方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| CN104576723B (zh) | 一种具有高开态电流的n型隧穿场效应晶体管 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| JP6250379B2 (ja) | シリコン／シリコンカーバイド半導体装置の製造方法 | |
| JP6305751B2 (ja) | ショットキーダイオードとその製造方法 | |
| JP6325743B2 (ja) | 半導体装置およびその製造方法、並びに電力変換装置 | |
| JP7276407B2 (ja) | 炭化珪素半導体装置 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103035748B (zh) | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6243214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |