JP6241201B2 - 電子デバイス及びその製造方法 - Google Patents
電子デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP6241201B2 JP6241201B2 JP2013224585A JP2013224585A JP6241201B2 JP 6241201 B2 JP6241201 B2 JP 6241201B2 JP 2013224585 A JP2013224585 A JP 2013224585A JP 2013224585 A JP2013224585 A JP 2013224585A JP 6241201 B2 JP6241201 B2 JP 6241201B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- hollow portion
- conductive material
- hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1〜図10は、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
基板として、例えばシリコン基板1を用意する。シリコン基板1は、例えば775μm程度の厚みとされている。
シリコン基板1の裏面をリソグラフィー及びドライエッチングにより所定深さまで加工する。これにより、シリコン基板1の裏面に非貫通の複数の孔1Aが形成される。孔1Aは、例えばその径が20μm〜100μm程度、ここでは50μm程度とされ、深さが基板の厚さ以下、例えば、700μm程度とされる。
詳細には、先ず、ALD法、スパッタ法等により、例えばTa,TaN等を15nm程度の厚みに堆積する。これにより、シリコン基板1の裏面1a及び孔1Aの底面1a1にには、バリアメタルである下地材料2が形成される。
次に、真空蒸着法等により、触媒材料を数nm、例えば、1nm程度の厚みに堆積する。触媒材料としては、Co,Ni,Fe等から選ばれた1種又は2種以上と、Ti,TiN,TiO2,V,Al等から選ばれた1種又は2種以上との混合材料を用いる。例えばCo/Ti又はFe/Alが選ばれる。これにより、シリコン基板1の裏面1a及び孔1Aの底面1a1には、下地材料2上に触媒材料3が形成される。
詳細には、プラズマCVD法や熱CVD法により、成長温度を基板材料の融点以下、例えば、800℃程度に設定し、電界の印加方向を基板表面に垂直な方向として、カーボンナノチューブ(CNT)の成長処理を実行する。これにより、シリコン基板1の裏面1a及び孔1Aの底面1a1に存する触媒材料2から起立するようにCNT4が形成される。CNT4は、裏面1a及び孔1Aの底面1a1からそれぞれ成長し、孔1Aを充填し孔1Aから突出する所定長さに形成される。
詳細には、CNT4の先端面を整えるべく、例えばCNT4の先端部分に化学機械研磨(CMP)を行う。これにより、裏面1aから成長したCNT4と、孔1Aの底面1a1から成長したCNT4とで、CNT4の裏面1aからの長さが略同一とされ、複数のCNT4より形成される先端面が平坦となる。
なお、この平坦化工程は行わない場合もある。
詳細には、CNT4を形成した後に、シリコン基板1の表面1bを、下地材料2が露出しない限度でグラインド等により研削する。これにより、シリコン基板1を適宜薄化する。なお、この基板薄化工程は省略する場合もある。
素子層5の形成工程について、図11及び図12を用いて説明する。なお、図11及び図12では、シリコン基板1の表層部分のみを示す。
詳細には、先ず、シリコン基板1の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造11を形成し、素子活性領域を確定する。
次に、素子活性領域に所定の導電型の不純物をイオン注入し、ウェル12を形成する。
詳細には、トランジスタ素子20aを覆うように、例えばシリコン酸化物を堆積し、層間絶縁膜19を形成する。層間絶縁膜19は、化学機械研磨(CMP)によりその表面を研磨する。
詳細には、層間絶縁膜19をリソグラフィー及びドライエッチングにより加工する。これにより、ソース/ドレイン領域18の表面の一部を露出するコンタクト孔19aが形成される。
詳細には、コンタクト孔19aを埋め込む厚みに、層間絶縁膜19上に導電材料、例えばタングステン(W)をCVD法等により堆積する。
WをCMPで表面研磨し、コンタクト孔19a内のみにWを残す。以上により、コンタクト孔19aをWで充填してなるコンタクトプラグ21が形成される。
詳細には、先ず、層間絶縁膜19上に配線材料、例えばアルミニウム(Al)合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングによりAl合金を加工する。以上により、層間絶縁膜19上に、コンタクトプラグ21と電気的に接続された配線22が形成される。
次に、層間絶縁膜23をリソグラフィー及びドライエッチングにより加工し、配線22の表面の一部を露出するビア孔23aを形成する。
次に、ビア孔23aを埋め込む厚みに、層間絶縁膜23上に導電材料、例えばタングステン(W)をCVD法等により堆積する。WをCMPで表面研磨し、ビア孔23a内のみにWを残す。以上により、ビア孔23aをWで充填してなるビアプラグ24が形成される。
しかる後、層間絶縁膜23の表面に、配線25と電気的に接続された、外部接続用の電極パッド26を形成する。
なお、上記の例では、素子層5の配線構造20bを2層の配線で形成したが、更に多層に配線を積層形成し、素子層を形成するようにしても良い。
詳細には、所定の配線層が積層形成されてなるパッケージ基板20を用意する。パッケージ基板20の表面に半導体チップ10の表面1bを対向させ、ハンダバンプ32により半導体チップ10の電極パッド26とパッケージ基板20の所定部位とを電気的に接続する。半導体チップ10とパッケージ基板20との間の空隙は、所定の絶縁性の樹脂33により封止される。
ヒートスプレッダ30は、図13に示すように、Cu等の高熱伝導材料からなる底を有しない筐体状部材であり、上面部分が中空部31とされている。中空部31には、その内側の主面に開口31aが形成されている。
以上により、本実施形態による半導体装置が形成される。この半導体装置は、パッケージ基板20の裏面にハンダバンプを配設し、例えば所定のマザーボード等に実装される。
ホットスポット41からの放熱によりCNT4が加熱され、CNT4で作動液34が蒸発して蒸発潜熱の吸収が起こる。蒸気は孔1A内を通ってヒートスプレッダ30の中空部31内へ移動し、比較的低温の中空部31の内壁で蒸気が凝縮し、蒸発潜熱が放出される。放出された蒸発潜熱は、TIM36を介して冷却ユニット37に排熱される。一方、凝縮した作動液34は、毛細管現象又は重力により比較的高温のCNT4に環流される。
前記電子部品と熱的に接続される放熱機構と
を含み、
前記放熱機構は、開口が形成され、内部に作動液が封入された中空部を有しており、
前記熱伝導材料は、その一部が前記開口から前記中空部内に進入し、前記作動液に浸漬していることを特徴とする電子デバイス。
前記熱伝導材料は、前記孔内を埋め込むことを特徴とする付記1又は2に記載の電子デバイス。
前記電子部品と放熱機構とを熱的に接続する工程と
を含み、
前記放熱機構は、開口が形成された中空部を有しており、
前記熱伝導材料の一部を前記開口から前記中空部内に進入させ、前記熱伝導材料が前記中空部内に注入された作動液に浸漬するように、前記電子部品を放熱機構に接続して封止することを特徴とする電子デバイスの製造方法。
前記熱伝導材料は、前記孔内を埋め込むことを特徴とする付記5又は6に記載の電子デバイスの製造方法。
1A 孔
1a 裏面
1a1 底面
1b 表面
2 下地材料
3 触媒材料
4 CNT
5 素子層
10 半導体チップ
11 素子分離構造
12 ウェル
13 ゲート絶縁膜
14 ゲート電極
15 キャップ膜
16 エクステンション領域
17 サイドウォール絶縁膜
18 ソース/ドレイン領域
19,23 層間絶縁膜
19a コンタクト孔
20 パッケージ基板
20a トランジスタ素子
20b 配線構造
21 コンタクトプラグ
22,25 配線
23a ビア孔
24 ビアプラグ
26 電極パッド26
30 ヒートスプレッダ
31 中空部
31a 開口
32 ハンダバンプ
33 樹脂
34 作動液
35 接着剤
36 TIM
37 冷却ユニット
41 ホットスポット
Claims (6)
- 裏面に孔が形成されており、前記裏面に前記孔内を埋め込む熱伝導材料が配設された電子部品と、
前記電子部品と熱的に接続される放熱機構と
を含み、
前記放熱機構は、開口が形成され、内部に作動液が封入された中空部を有しており、
前記熱伝導材料は、その一部が前記開口から前記中空部内に進入し、前記作動液に浸漬していることを特徴とする電子デバイス。 - 前記熱伝導材料は、炭素の線状構造体であることを特徴とする請求項1に記載の電子デバイス。
- 前記作動液は、水、フッ素系溶剤、及びアルコール類から選ばれた1種であることを特徴とする請求項1又は2に記載の電子デバイス。
- 電子部品の裏面に孔が形成されており、前記裏面に前記孔内を埋め込む熱伝導材料を配設する工程と、
前記電子部品と放熱機構とを熱的に接続する工程と
を含み、
前記放熱機構は、開口が形成された中空部を有しており、
前記熱伝導材料の一部を前記開口から前記中空部内に進入させ、前記熱伝導材料が前記中空部内に注入された作動液に浸漬するように、前記電子部品を放熱機構に接続して封止することを特徴とする電子デバイスの製造方法。 - 前記熱伝導材料は、炭素の線状構造体であることを特徴とする請求項4に記載の電子デバイスの製造方法。
- 前記作動液は、水、フッ素系溶剤、及びアルコール類から選ばれた1種であることを特徴とする請求項4又は5に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013224585A JP6241201B2 (ja) | 2013-10-29 | 2013-10-29 | 電子デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013224585A JP6241201B2 (ja) | 2013-10-29 | 2013-10-29 | 電子デバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015088560A JP2015088560A (ja) | 2015-05-07 |
JP6241201B2 true JP6241201B2 (ja) | 2017-12-06 |
Family
ID=53051056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013224585A Active JP6241201B2 (ja) | 2013-10-29 | 2013-10-29 | 電子デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6241201B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111834309B (zh) * | 2020-07-21 | 2021-10-01 | 西安科技大学 | 混合润湿性微纳复合强化换热结构及该结构的制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188324A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | 放熱基材、放熱基材の製造方法、及び放熱基材を含む半導体装置 |
US7316061B2 (en) * | 2003-02-03 | 2008-01-08 | Intel Corporation | Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface |
US7732918B2 (en) * | 2003-08-25 | 2010-06-08 | Nanoconduction, Inc. | Vapor chamber heat sink having a carbon nanotube fluid interface |
US7002247B2 (en) * | 2004-06-18 | 2006-02-21 | International Business Machines Corporation | Thermal interposer for thermal management of semiconductor devices |
US20060090885A1 (en) * | 2004-10-29 | 2006-05-04 | Stephen Montgomery | Thermally conductive channel between a semiconductor chip and an external thermal interface |
FR2904145B1 (fr) * | 2006-07-20 | 2008-10-17 | Commissariat Energie Atomique | Composant electronique a transfert de chaleur par ebullition et condensation et procede de fabrication |
US7506663B2 (en) * | 2006-07-20 | 2009-03-24 | Fleetguard, Inc. | Magnetic check valve |
JP2010192491A (ja) * | 2009-02-16 | 2010-09-02 | Mitsubishi Electric Corp | SiC半導体装置及びその製造方法 |
-
2013
- 2013-10-29 JP JP2013224585A patent/JP6241201B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015088560A (ja) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11289455B2 (en) | Backside contact to improve thermal dissipation away from semiconductor devices | |
JP4869546B2 (ja) | 半導体装置 | |
JP5975449B2 (ja) | シリコンを使用するチップレベル熱放散 | |
CN109427702A (zh) | 散热器件和方法 | |
US20090045487A1 (en) | Semiconductor chip, method of fabricating the same and stacked package having the same | |
TW201133730A (en) | Heat conduction for chip stacks and 3-D circuits | |
JP5355863B2 (ja) | 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス | |
US9099427B2 (en) | Thermal energy dissipation using backside thermoelectric devices | |
JP2011249430A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI636535B (zh) | 具有嵌埋式熱電裝置之玻璃中介層 | |
TW200807653A (en) | Semiconductor device with under-filled heat extractor | |
WO2012025025A1 (zh) | 一种soi场效应晶体管的散热结构 | |
US20230104555A1 (en) | Semiconductor apparatus and electronic device that includes semiconductor apparatus | |
JP6737009B2 (ja) | 半導体装置およびその製造方法 | |
JP3791459B2 (ja) | 半導体装置およびその製造方法 | |
JP6241201B2 (ja) | 電子デバイス及びその製造方法 | |
US7679183B2 (en) | Electronic cooling device and fabrication method thereof | |
US9991187B2 (en) | Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same | |
WO2011148444A1 (ja) | 半導体装置及びその製造方法 | |
JP2006120976A (ja) | 半導体装置およびその製造方法 | |
TW201304104A (zh) | 矽穿孔結構以及形成矽穿孔結構的方法 | |
WO2022188358A1 (zh) | 半导体结构及半导体结构的制作方法 | |
US20220293493A1 (en) | Semiconductor structure and manufacturing method thereof | |
JP6263866B2 (ja) | 半導体装置 | |
TWI447881B (zh) | 矽貫通電極結構及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6241201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |