JP6241201B2 - 電子デバイス及びその製造方法 - Google Patents

Description

本発明は、電子デバイス及びその製造方法に関する。

電子デバイス、例えば半導体デバイスにおいて、リーク電流を抑制し低消費電力化するために、半導体チップの動作温度を下げることは重要である。半導体チップの放熱技術としては、半導体チップとヒートシンクとの間の接続を改善したもの等がある（特許文献１，２を参照）。また、半導体チップの発熱体に熱伝導率の高い材料を直接接続して、放熱を行う構成等も案出されている（特許文献３を参照）。

特開２０１０−５０１７０号公報 特開２０１０−１１４１２０号公報 特開２００５−１０９１３３号公報

近時では、熱伝導性に優れているカーボンナノチューブ（ＣＮＴ）をサーマルＴＳＶ及びサーマルインターフェースマテリアル（ＴＩＭ）に適用し、排熱特性を向上させることが提案されている。ＣＮＴの熱伝導率は、実験的に数１０Ｗ/ｍＫ〜１０００Ｗ/ｍＫが得られており、従来のＴＩＭ材ハンダ（５０Ｗ/ｍＫ）やＳｉ基板（１６８Ｗ/ｍＫ）と比較して数倍から一桁の高い熱伝導性が期待できる。

ＣＮＴをサーマルＴＳＶとＴＩＭに適用する場合、半導体チップの発熱部分（ホットスポット）から放出された熱は、サーマルＴＳＶを通ってＴＩＭでヒートスプレッダに伝達し、冷却ユニットから排熱される。

ところがこの場合、ＣＮＴ自体の熱伝導率が高くても、サーマルＴＳＶとＴＩＭとの界面やＴＩＭとヒートスプレッダとの界面等の接触熱抵抗が大きいと、期待される程度の排熱効果が得られないという課題がある。

本発明は、上記の課題に鑑みてなされたものであり、電子部品に配設する熱伝導材料の優れた熱伝導性を可及的に発揮せしめることにより、当該熱伝導材料に期待される高い排熱効果を十分に得ることを可能とする電子デバイス及びその製造方法を提供することを目的とする。

本発明の電子デバイスは、裏面に孔が形成されており、前記裏面に前記孔内を埋め込む熱伝導材料が配設された電子部品と、前記電子部品と熱的に接続される放熱機構とを含み、前記放熱機構は、開口が形成され、内部に作動液が封入された中空部を有しており、前記熱伝導材料は、その一部が前記開口から前記中空部内に進入し、前記作動液に浸漬している。

本発明の電子デバイスの製造方法は、電子部品の裏面に孔が形成されており、前記裏面に前記孔内を埋め込む熱伝導材料を配設する工程と、前記電子部品と放熱機構とを熱的に接続する工程とを含み、前記放熱機構は、開口が形成された中空部を有しており、前記熱伝導材料の一部を前記開口から前記中空部内に進入させ、前記熱伝導材料が前記中空部内に注入された作動液に浸漬するように、前記電子部品を放熱機構に接続して封止する。

本発明によれば、電子部品に配設する熱伝導材料の優れた熱伝導性を可及的に発揮せしめることにより、当該熱伝導材料に期待される高い排熱効果を十分に得ることが可能となる。

本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図１に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図２に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図３に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図４に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図５に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図６に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図７に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図８に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 図９に引き続き、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 本実施形態による半導体装置の素子層の形成工程を工程順に示す概略断面図である。 図１１に引き続き、本実施形態による半導体装置の素子層の形成工程を工程順に示す概略断面図である。 本実施形態による半導体装置のヒートスプレッダを示す概略断面図である。 本実施形態による半導体装置における放熱メカニズムを説明するための概略断面図である。

以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。本実施形態では、電子デバイスとして、パッケージ基板上に半導体チップが実装されてなる半導体装置について、その製造方法と共に説明する。
図１〜図１０は、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。

先ず、図１に示すように、シリコン基板１の裏面１ａに複数の孔１Ａを形成する。
基板として、例えばシリコン基板１を用意する。シリコン基板１は、例えば７７５μｍ程度の厚みとされている。
シリコン基板１の裏面をリソグラフィー及びドライエッチングにより所定深さまで加工する。これにより、シリコン基板１の裏面に非貫通の複数の孔１Ａが形成される。孔１Ａは、例えばその径が２０μｍ〜１００μｍ程度、ここでは５０μｍ程度とされ、深さが基板の厚さ以下、例えば、７００μｍ程度とされる。

続いて、図２に示すように、シリコン基板１の裏面１ａ及び孔１Ａの底面１ａ₁に、下地材料２及び触媒材料３を順次形成する。
詳細には、先ず、ＡＬＤ法、スパッタ法等により、例えばＴａ，ＴａＮ等を１５ｎｍ程度の厚みに堆積する。これにより、シリコン基板１の裏面１ａ及び孔１Ａの底面１ａ₁にには、バリアメタルである下地材料２が形成される。
次に、真空蒸着法等により、触媒材料を数ｎｍ、例えば、１ｎｍ程度の厚みに堆積する。触媒材料としては、Ｃｏ，Ｎｉ，Ｆｅ等から選ばれた１種又は２種以上と、Ｔｉ，ＴｉＮ，ＴｉＯ₂，Ｖ，Ａｌ等から選ばれた１種又は２種以上との混合材料を用いる。例えばＣｏ／Ｔｉ又はＦｅ／Ａｌが選ばれる。これにより、シリコン基板１の裏面１ａ及び孔１Ａの底面１ａ₁には、下地材料２上に触媒材料３が形成される。

続いて、図３に示すように、シリコン基板１の裏面１ａ及び孔１Ａ内に、高熱伝導材料、例えば炭素の線状構造体であるＣＮＴ４を形成する。なお、ＣＮＴの代わりに例えばカーボンナノファイバーを形成することもできる。
詳細には、プラズマＣＶＤ法や熱ＣＶＤ法により、成長温度を基板材料の融点以下、例えば、８００℃程度に設定し、電界の印加方向を基板表面に垂直な方向として、カーボンナノチューブ（ＣＮＴ）の成長処理を実行する。これにより、シリコン基板１の裏面１ａ及び孔１Ａの底面１ａ₁に存する触媒材料２から起立するようにＣＮＴ４が形成される。ＣＮＴ４は、裏面１ａ及び孔１Ａの底面１ａ₁からそれぞれ成長し、孔１Ａを充填し孔１Ａから突出する所定長さに形成される。

続いて、図４に示すように、複数のＣＮＴ４により形成される先端面を平坦化する。
詳細には、ＣＮＴ４の先端面を整えるべく、例えばＣＮＴ４の先端部分に化学機械研磨（ＣＭＰ）を行う。これにより、裏面１ａから成長したＣＮＴ４と、孔１Ａの底面１ａ₁から成長したＣＮＴ４とで、ＣＮＴ４の裏面１ａからの長さが略同一とされ、複数のＣＮＴ４より形成される先端面が平坦となる。
なお、この平坦化工程は行わない場合もある。

続いて、図５に示すように、シリコン基板１を適宜薄化する。
詳細には、ＣＮＴ４を形成した後に、シリコン基板１の表面１ｂを、下地材料２が露出しない限度でグラインド等により研削する。これにより、シリコン基板１を適宜薄化する。なお、この基板薄化工程は省略する場合もある。

続いて、図６に示すように、シリコン基板１の表面１ｂ上に、機能素子として例えばＭＯＳ構造のトランジスタ素子及びその配線構造を備えた素子層５を形成する。なお、図６〜図１０では、図示の便宜上、素子層５の内部構造の図示は省略する。
素子層５の形成工程について、図１１及び図１２を用いて説明する。なお、図１１及び図１２では、シリコン基板１の表層部分のみを示す。

先ず、図１１（ａ）に示すように、トランジスタ素子２０ａを形成する。
詳細には、先ず、シリコン基板１の表層に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造１１を形成し、素子活性領域を確定する。
次に、素子活性領域に所定の導電型の不純物をイオン注入し、ウェル１２を形成する。

次に、素子活性領域に熱酸化等によりゲート絶縁膜１３を形成し、ゲート絶縁膜１３上にＣＶＤ法により多結晶シリコン膜及び膜厚例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜１３をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜１３上にゲート電極１４をパターン形成する。このとき同時に、ゲート電極１４上にはシリコン窒化膜からなるキャップ膜１５がパターン形成される。

次に、キャップ膜１５をマスクとして素子活性領域にウェル１２と逆導電型の不純物をイオン注入し、いわゆるエクステンション領域１６を形成する。

次に、全面に例えばシリコン酸化膜をＣＶＤ法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極１４及びキャップ膜１５の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜１７を形成する。

次に、キャップ膜１５及びサイドウォール絶縁膜１７をマスクとして素子活性領域にエクステンション領域１６と同じ導電型の不純物をイオン注入し、エクステンション領域１６と重畳されるソース／ドレイン領域１８を形成する。以上により、トランジスタ素子２０ａが形成される。

続いて、図１１（ｂ）に示すように、層間絶縁膜１９を形成する。
詳細には、トランジスタ素子２０ａを覆うように、例えばシリコン酸化物を堆積し、層間絶縁膜１９を形成する。層間絶縁膜１９は、化学機械研磨（ＣＭＰ）によりその表面を研磨する。

続いて、図１１（ｃ）に示すように、層間絶縁膜１９にコンタクト孔１９ａを形成する。
詳細には、層間絶縁膜１９をリソグラフィー及びドライエッチングにより加工する。これにより、ソース／ドレイン領域１８の表面の一部を露出するコンタクト孔１９ａが形成される。

続いて、図１２（ａ）に示すように、コンタクトプラグ２１を形成する。
詳細には、コンタクト孔１９ａを埋め込む厚みに、層間絶縁膜１９上に導電材料、例えばタングステン（Ｗ）をＣＶＤ法等により堆積する。
ＷをＣＭＰで表面研磨し、コンタクト孔１９ａ内のみにＷを残す。以上により、コンタクト孔１９ａをＷで充填してなるコンタクトプラグ２１が形成される。

続いて、図１２（ｂ）に示すように、配線構造２０ｂを形成する。
詳細には、先ず、層間絶縁膜１９上に配線材料、例えばアルミニウム（Ａｌ）合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングによりＡｌ合金を加工する。以上により、層間絶縁膜１９上に、コンタクトプラグ２１と電気的に接続された配線２２が形成される。

次に、層間絶縁膜１９上に配線２２を覆うように、例えばシリコン酸化物を堆積し、層間絶縁膜２３を形成する。
次に、層間絶縁膜２３をリソグラフィー及びドライエッチングにより加工し、配線２２の表面の一部を露出するビア孔２３ａを形成する。
次に、ビア孔２３ａを埋め込む厚みに、層間絶縁膜２３上に導電材料、例えばタングステン（Ｗ）をＣＶＤ法等により堆積する。ＷをＣＭＰで表面研磨し、ビア孔２３ａ内のみにＷを残す。以上により、ビア孔２３ａをＷで充填してなるビアプラグ２４が形成される。

次に、層間絶縁膜２３上に配線材料、例えばＡｌ合金をスパッタ法等により堆積し、リソグラフィー及びドライエッチングによりＡｌ合金を加工する。以上により、層間絶縁膜２３上に、ビアプラグ２４と電気的に接続された配線２５が形成される。
しかる後、層間絶縁膜２３の表面に、配線２５と電気的に接続された、外部接続用の電極パッド２６を形成する。

以上により、層間絶縁膜１９，２３内にトランジスタ素子２０ａ及び配線構造２０ｂを備え、表面に電極パッド２６を有する素子層５が形成される。
なお、上記の例では、素子層５の配線構造２０ｂを２層の配線で形成したが、更に多層に配線を積層形成し、素子層を形成するようにしても良い。

続いて、図７に示すように、ダイシングによりシリコン基板１を加工し、各半導体チップ１０を切り出す。

続いて、図８に示すように、半導体チップ１０をパッケージ基板２０に搭載する。
詳細には、所定の配線層が積層形成されてなるパッケージ基板２０を用意する。パッケージ基板２０の表面に半導体チップ１０の表面１ｂを対向させ、ハンダバンプ３２により半導体チップ１０の電極パッド２６とパッケージ基板２０の所定部位とを電気的に接続する。半導体チップ１０とパッケージ基板２０との間の空隙は、所定の絶縁性の樹脂３３により封止される。

続いて、図９に示すように、半導体チップ１０に放熱機構であるヒートスプレッダ３０を配設する。
ヒートスプレッダ３０は、図１３に示すように、Ｃｕ等の高熱伝導材料からなる底を有しない筐体状部材であり、上面部分が中空部３１とされている。中空部３１には、その内側の主面に開口３１ａが形成されている。

半導体チップ１０にヒートスプレッダ３０を配設する際には、所定の真空の環境中において、中空部３１内に作動液３４を注入する。作動液３４は、水、フッ素系溶剤、及びアルコール類から選ばれた１種が用いられる。ＣＮＴは疎水性であることから、フッ素系溶剤又はアルコール類を作動３４として用いることにより、ＣＮＴ４が作動液３４と優れた親和性をもって接触することになる。なお、水は熱容量が大きく、作動液３４として適しているが、水を作動液３４として用いる場合には、ＣＮＴ４との親和性を確保すべく、ＣＮＴ４の表面を親水性とするためにＣＮＴ４に所定の化学修飾（例えば、カルボキシル基（−ＣＯＯＨ）による化学修飾）を施すことが好適である。

次に、半導体チップ１０のＣＮＴ４の所定長さの先端部分を開口３１ａから中空部３１内に進入させ、ＣＮＴ４を作動液３４に浸漬させる。この状態で、所定の接着剤３５を用いて、半導体チップ１０を中空部３１に密封固定する。そして、ヒートスプレッダ３０の先端部をパッケージ基板２０の表面に接着固定する。

なお、中空部３１内に作動液３４を注入する工程に先立って、所定の真空の環境中において、先ず半導体チップ１０のＣＮＴ４の先端部分を開口３１ａから中空部３１内に進入させ、接着剤３５で半導体チップ１０を中空部３１に密封固定するようにしても良い。この場合、半導体チップ１０を中空部３１に密封固定した後に、中空部３１の所定部位から中空部３１内に作動液３４を注入し、当該所定部位を閉じる。

続いて、図１０に示すように、ＣｕやＩｎ等の金属材料等からなるＴＩＭ３６により、ヒートスプレッダ３０の中空部３１の上面を、空冷式又は水冷式等の所定の冷却ユニット３７と熱的に接続される。
以上により、本実施形態による半導体装置が形成される。この半導体装置は、パッケージ基板２０の裏面にハンダバンプを配設し、例えば所定のマザーボード等に実装される。

以下、本実施形態による半導体装置における放熱メカニズムについて、図１４を用いて説明する。図１４では、説明の便宜上、本実施形態による半導体装置のうち、半導体チップ１０及びヒートスプレッダ３０の中空部３１のみを示す。

この半導体装置では、半導体チップ１０のＣＮＴ４の先端部分が中空部３１内に進入し、作動液３４に浸漬している。作動液３４は、ＣＮＴ４と親和性に優れており、ＣＮＴ４に沿って半導体チップ１０の孔１Ａ内でＣＮＴ４の先端部分まで浸透する。

半導体装置では、半導体チップ１０の素子層５の所定部分が発熱部位（ホットスポット）４１となり、以下のような一連の相変化減少（ヒートパイプの原理）により排熱される。
ホットスポット４１からの放熱によりＣＮＴ４が加熱され、ＣＮＴ４で作動液３４が蒸発して蒸発潜熱の吸収が起こる。蒸気は孔１Ａ内を通ってヒートスプレッダ３０の中空部３１内へ移動し、比較的低温の中空部３１の内壁で蒸気が凝縮し、蒸発潜熱が放出される。放出された蒸発潜熱は、ＴＩＭ３６を介して冷却ユニット３７に排熱される。一方、凝縮した作動液３４は、毛細管現象又は重力により比較的高温のＣＮＴ４に環流される。

本実施形態では、半導体チップ１０におけるホットスポット４１とヒートスプレッダ３０の中空部３１との間に存する熱伝導部材が、ＣＮＴ間の界面を有しない連続したＣＮＴ４のみとされている。半導体チップ１０の孔１Ａの底部１ａ₁には極めて微量の薄い下地材料２及び触媒材料３が存するが、熱伝導に与える影響は殆どなく、無視し得るものである。即ちこの場合、実質的に熱抵抗を生じる界面は、ＣＮＴ４と半導体チップ１０の基板部分の１つのみとなり、高効率な排熱効果が得られる。

以上説明したように、本実施形態によれば、半導体チップ１０に配設する熱伝導材料であるＣＮＴ４の優れた熱伝導性を可及的に発揮せしめることにより、ＣＮＴ４に期待される高い排熱効果を十分に得ることが可能となる。

なお、本発明は、上記した半導体装置のみならず、例えば複数の半導体チップが平面実装されてなる、いわゆる２．５Ｄ積層チップ等にも適用することができる。この場合、ヒートスプレッダの中空部に、並列する複数の半導体チップが本実施形態と同様に配設されることになる。

電子デバイス及びその製造方法の諸態様を、付記として以下にまとめて記載する。

（付記１）裏面に熱伝導材料が配設された電子部品と、
前記電子部品と熱的に接続される放熱機構と
を含み、
前記放熱機構は、開口が形成され、内部に作動液が封入された中空部を有しており、
前記熱伝導材料は、その一部が前記開口から前記中空部内に進入し、前記作動液に浸漬していることを特徴とする電子デバイス。

（付記２）前記熱伝導材料は、炭素の線状構造体であることを特徴とする付記１に記載の電子デバイス。

（付記３）前記電子部品は、前記裏面に孔が形成されており、
前記熱伝導材料は、前記孔内を埋め込むことを特徴とする付記１又は２に記載の電子デバイス。

（付記４）前記作動液は、水、フッ素系溶剤、及びアルコール類から選ばれた１種であることを特徴とする付記１〜３のいずれか１項に記載の電子デバイス。

（付記５）電子部品の裏面に熱伝導材料を配設する工程と、
前記電子部品と放熱機構とを熱的に接続する工程と
を含み、
前記放熱機構は、開口が形成された中空部を有しており、
前記熱伝導材料の一部を前記開口から前記中空部内に進入させ、前記熱伝導材料が前記中空部内に注入された作動液に浸漬するように、前記電子部品を放熱機構に接続して封止することを特徴とする電子デバイスの製造方法。

（付記６）前記熱伝導材料は、炭素の線状構造体であることを特徴とする付記５に記載の電子デバイスの製造方法。

（付記７）前記電子部品は、前記裏面に孔が形成されており、
前記熱伝導材料は、前記孔内を埋め込むことを特徴とする付記５又は６に記載の電子デバイスの製造方法。

（付記８）前記作動液は、水、フッ素系溶剤、及びアルコール類から選ばれた１種であることを特徴とする付記５〜７のいずれか１項に記載の電子デバイスの製造方法。

１ シリコン基板
１Ａ 孔
１ａ 裏面
１ａ₁ 底面
１ｂ 表面
２ 下地材料
３ 触媒材料
４ ＣＮＴ
５ 素子層
１０ 半導体チップ
１１ 素子分離構造
１２ ウェル
１３ ゲート絶縁膜
１４ ゲート電極
１５ キャップ膜
１６ エクステンション領域
１７ サイドウォール絶縁膜
１８ ソース／ドレイン領域
１９，２３ 層間絶縁膜
１９ａ コンタクト孔
２０ パッケージ基板
２０ａ トランジスタ素子
２０ｂ 配線構造
２１ コンタクトプラグ
２２，２５ 配線
２３ａ ビア孔
２４ ビアプラグ
２６ 電極パッド２６
３０ ヒートスプレッダ
３１ 中空部
３１ａ 開口
３２ ハンダバンプ
３３ 樹脂
３４ 作動液
３５ 接着剤
３６ ＴＩＭ
３７ 冷却ユニット
４１ ホットスポット

Claims (6)

1. 裏面に孔が形成されており、前記裏面に前記孔内を埋め込む熱伝導材料が配設された電子部品と、
   前記電子部品と熱的に接続される放熱機構と
   を含み、
   前記放熱機構は、開口が形成され、内部に作動液が封入された中空部を有しており、
   前記熱伝導材料は、その一部が前記開口から前記中空部内に進入し、前記作動液に浸漬していることを特徴とする電子デバイス。
2. 前記熱伝導材料は、炭素の線状構造体であることを特徴とする請求項１に記載の電子デバイス。
3. 前記作動液は、水、フッ素系溶剤、及びアルコール類から選ばれた１種であることを特徴とする請求項１又は２に記載の電子デバイス。
4. 電子部品の裏面に孔が形成されており、前記裏面に前記孔内を埋め込む熱伝導材料を配設する工程と、
   前記電子部品と放熱機構とを熱的に接続する工程と
   を含み、
   前記放熱機構は、開口が形成された中空部を有しており、
   前記熱伝導材料の一部を前記開口から前記中空部内に進入させ、前記熱伝導材料が前記中空部内に注入された作動液に浸漬するように、前記電子部品を放熱機構に接続して封止することを特徴とする電子デバイスの製造方法。
5. 前記熱伝導材料は、炭素の線状構造体であることを特徴とする請求項４に記載の電子デバイスの製造方法。
6. 前記作動液は、水、フッ素系溶剤、及びアルコール類から選ばれた１種であることを特徴とする請求項４又は５に記載の電子デバイスの製造方法。

Images