JP6240791B2 - 双方向同期／制御ワード線を有するシリアル時分割多重バス - Google Patents

Description

関連出願の相互参照
本出願は、内容全体が参照により本明細書に組み込まれる、2014年3月27日に米国特許商標庁に出願された、米国非仮特許出願第14/227,235号の優先権および利益を主張する。

様々な特徴は、シリアル時分割多重(TDM)バスシステムに関し、具体的には、ワイヤレスコンピューティングデバイスとともに使用するためのオーディオTDMバスシステムに関する。

技術の進歩は、携帯電話、携帯情報端末、およびタブレットコンピュータなどの、より小さくより強力なモバイルコンピューティングデバイスまたはワイヤレスコンピューティングデバイスをもたらしてきた。携帯電話およびタブレットコンピュータは、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多くのワイヤレスデバイスは、デジタルスチールカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤなどの、内部に組み込まれた構成要素デバイスを含む。また、ワイヤレスデバイスは、ウェブブラウザアプリケーションまたは他のソフトウェアアプリケーションを提供するための実行可能な命令を処理することができる。

オーディオ処理に関する限り、ワイヤレスデバイスは、オーディオコーダ/デコーダ(CODEC)サブシステムおよび個別のオーディオ処理サブシステムを含むことができる。オーディオCODECサブシステムは、たとえば、1つまたは複数のCODEC、マイクロフォン(MIC)、ヘッドフォンインターフェース(HPH I/F)、および1つまたは複数のスピーカーを含む場合がある。オーディオCODECサブシステムは、ワイヤレスデバイスの他の構成要素に接続されるオーディオ処理サブシステムからオーディオデータを受け取る。シリアル低電力チップ間メディアバス(SLIMbus:Serial Low-power Inter-chip Media Bus)または他のシリアル時分割多重(TDM)バスシステムなどのバスが、オーディオCODECサブシステムとオーディオ処理サブシステムとの間に提供される場合がある。オーディオCODECサブシステムおよびオーディオ処理サブシステムは、互いに同期する必要があるステートマシンとみなされる場合がある。現在のデバイスでは、典型的には、パケットフレーミングなどを含む、対応するかなりのソフトウェアオーバーヘッドとともに、バスのすべてのクロックサイクルにおいて同期が行われる。

したがって、ワイヤレスデバイスとともに使用するための改善されたTDMバスシステムを提供する必要がある。

一態様では、シリアル時分割多重(TDM)バスに接続される第1のデバイスによって動作可能なシリアル時分割多重バスを制御するための方法は、バスの双方向伝送線に沿って制御信号をバスにさらに接続される第2のデバイスに伝送するステップと、制御信号が双方向伝送線に沿って第2のデバイスに伝送されるとき、第1のデバイスの位相カウントを追跡するステップと、第1のデバイスが双方向伝送線に沿って第2のデバイスから同期インジケータ信号を取得することを可能にするために位相カウントに基づいて制御信号の伝送を一時的に停止するステップと、伝送が第1のデバイスによって一時的に停止されている間に同期インジケータ信号が第2のデバイスから取得されたかどうかに基づいて第1および第2のデバイスの同期を確認するステップとを含む。

別の態様では、双方向伝送線を有するシリアル時分割多重(TDM)バスに結合される第1のデバイスの処理回路は、双方向伝送線に沿って制御信号を第2のデバイスに伝送することと、制御信号が双方向伝送線に沿って第2のデバイスに伝送されるとき、位相カウントを追跡することと、第1のデバイスが双方向伝送線に沿って第2のデバイスから同期インジケータ信号を取得することを可能にするために位相カウントに基づいて制御信号の伝送を一時的に停止することと、伝送が一時的に停止されている間に同期インジケータ信号が第2のデバイスから取得されたかどうかに基づいて第2のデバイスとの同期を確認することとを行うように構成される。

また別の態様では、デバイスは、バスの双方向伝送線に沿って制御信号をバスにさらに接続される第2のステートマシンに伝送するための手段と、制御信号が双方向伝送線に沿って第2のステートマシンに伝送されるとき、第1のステートマシンの位相カウントを追跡するための手段と、第1のデバイスが双方向伝送線に沿って第2のステートマシンから同期インジケータ信号を取得することを可能にするために位相カウントに基づいて制御信号の伝送を一時的に停止するための手段と、伝送が第1のステートマシンによって一時的に停止されている間に同期インジケータ信号が第2のステートマシンから取得されたかどうかに基づいて第1および第2のステートマシンの同期を確認するための手段とを含む。

さらにまた別の態様では、プロセッサ可読記憶媒体は、1つまたは複数の命令を有し、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたとき、シリアル時分割多重(TDM)バスの双方向伝送線に沿って制御信号を第1のデバイスから第2のデバイスに伝送することと、制御信号が双方向伝送線に沿って第2のデバイスに伝送されるとき、第1のデバイスの位相カウントを追跡することと、第1のデバイスが双方向伝送線に沿って第2のデバイスから同期インジケータ信号を取得することを可能にするために位相カウントに基づいて制御信号の伝送を一時的に停止することと、伝送が第1のデバイスによって一時的に停止されている間の第2のデバイスからの同期インジケータ信号の受信に基づいて第1および第2のデバイスの同期を確認することとを少なくとも1つの処理回路に行わせる。

例示的な例によるモバイル通信デバイスのコンピューティングプラットフォーム処理システムを示す図である。 ともに使用するための選択された構成要素とともに、オーディオ処理サブシステムおよびオーディオCODECサブシステムを含む、図1の例示的な処理システムのオーディオ処理モジュールを示す図である。 図2のオーディオ処理モジュールとともに使用するための例示的なシリアルTDMバスを示す図である。 図2のオーディオ処理モジュールとともに使用するためのシリアルTDMバス同期の概要を提供する図である。 図2のオーディオ処理モジュールの例示的な同期構成要素を示す図である。 図2のオーディオ処理モジュールとともに使用するための例示的なタイミング信号を示す図である。 図2のオーディオ処理モジュールとともに使用するための例示的な巡回冗長検査(CRC)デバイスを示す図である。 オーディオ処理モジュール内で使用するための、図7の例示的なCRC構成要素を示す図である。 図2のオーディオCODECサブシステム内で使用するための例示的なデシリアライザ構成要素およびデジタルアナログ(DAC)構成要素を示す図である。 図2のオーディオ処理サブシステム内で使用するための例示的なシリアライザ構成要素およびアナログデジタル(ADC)構成要素を示す図である。 ローカルノードがオーディオ処理サブシステムである場合がある、TDMバス同期に使用するための例示的なローカルノードステートマシンデバイスを示す図である。 図11のローカルノードステートマシンデバイスによって動作可能な手順を示す図である。 図11のローカルノードステートマシンデバイスによって動作可能な手順をさらに示す図である。 図11のローカルノードステートマシンデバイスによって動作可能な追加の手順を示す図である。 リモートノードがオーディオCODECサブシステムである場合がある、TDMバス同期に使用するための例示的なリモートノードステートマシンデバイスを示す図である。 図15のリモートノードステートマシンデバイスによって動作可能な手順を示す図である。 図1〜図16のシステムおよびデバイスの構成要素が組み込まれる場合がある、例示的な処理システムを示す図である。

以下の説明では、本開示の種々の態様を完全に理解してもらうために具体的な詳細が与えられる。しかしながら、それらの態様が、これらの具体的な詳細なしに実施できることは当業者には理解されよう。たとえば、態様を不必要に詳しく説明して曖昧にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を曖昧にしないように、周知の回路、構造、および技術は詳細には示されていない場合がある。

「例示的」という言葉は、本明細書では、「例、事例、または例示として機能する」ことを意味するために使用される。「例示的」として本明細書で説明した任意の実装形態または様態は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。

概説
いくつかの新規の特徴は、シリアルTDMバスとともに使用するためのデバイスおよび方法に関連する。新規の特徴は、オーディオ処理サブシステムおよびオーディオCODECサブシステムのステートマシンなどの、バスに接続される1つまたは複数のデバイスまたはステートマシンに使用される場合があるが、広範囲のシステム、装置、およびデバイスに適用可能であり、様々な目標を達成することができる。

一態様では、制御信号は、オーディオ処理サブシステム(すなわち、ローカルノード)のステートマシンからオーディオCODECサブシステム(すなわち、リモートノード)のステートマシンにTDMバスの双方向伝送線に沿って伝送される。本明細書では、双方向伝送線は、特に、その線がSYNC信号および制御ワード(CW)を伝送するために提供される例では、双方向SYNC/CW線と呼ばれる場合もある。ローカルノードは、制御信号がリモートノードに伝送されるとき、そのステートマシンの位相カウントを追跡する。リモートノードは、制御信号が受信されるとき、それ自体のステートマシンの位相カウントも追跡する。位相カウントは、たとえば、双方向伝送線を介して伝送中の制御信号のビットカウントであってもよい。ローカルノードによる制御信号の伝送は、リモートノードがローカルノードに再び同期インジケータ信号(たとえば、SYNC信号)を送信することを可能にするためにインターバル時間(たとえば、1クロックサイクル)の間、一時的に停止されるか、または中断される。これは、リモートノードのステートマシンのN個の位相カウントごとに1回行われる(ここで、Nは、たとえば120であってもよい)。

次いで、ローカルノードによる伝送が一時的に停止されるとき、ローカルノードは、インターバル中にSYNC信号の受信に基づいて同期を確認する。その際、伝送が一時的に停止されている間、インターバル中にSYNC信号がローカルノードによって受信される場合、ローカルノードは、バスが適切に同期している(すなわち、ローカルノードとリモートノードが同期している)ことを検出する。逆に、伝送が一時的に停止されている間、インターバル中にSYNC信号が受信されない場合、ローカルノードは、バスが同期していない(すなわち、2つのノードが同期していない)ことを検出する。このように、ローカルノードステートマシンとリモートノードステートマシンの両方が同じ位相カウントにある限り、ローカルノードが伝送を中断したとき、リモートノードは、インターバル時間中に同期インジケータ信号を伝送する。それによって、ローカルノードは、SYNC信号を受信し、バスが適切に同期していることを確認する。ローカルノードおよびリモートノードのステートマシンが同期しないでドリフトし同じ位相カウントでなくなった場合、ローカルノードが伝送を中断したとき、リモートノードは、インターバル時間中にSYNC信号を伝送しない。ローカルノードは、それによって、そのインターバル中にSYNC信号を受信せず、それによって、同期の欠如を検出する。そのような場合、ローカルノードは、バスを再同期させ、データを再伝送すべきことを示すために中断信号または他の適切な信号を生成する。このように、ローカルノードおよびリモートノードのステートマシンの位相に基づいて、バス同期が行われる。バスシステムは、ループの持続時間が所定の数のカウントに対応する遅延ロックループ(DLL)として効果的に動作する。

SYNC信号は、ローカルノードによる伝送が停止されたとき、インターバル時間中のローカルノードによる受信のために双方向伝送線を介してリモートノードによって確実に伝送することができる任意の適切な信号であってもよい。たとえば、SYNC信号は、単一パルスまたは所定のパルスシーケンスとすることができる。いくつかの例では、リモートノードは、その位相カウントを表すデジタル値を伝送する場合があるが、それは必要でない。本明細書で説明する様々な例では、SYNC信号が期待されるときのインターバル時間中のローカルノードによる信号の受信の欠如は、同期の欠如を示すものとみなされる。したがって、そのインターバル時間中に双方向伝送線上で検出可能な信号がローカルノードによって受信される限り、それによって、同期が確認される。

双方向伝送線上で伝送された制御ワードの伝送問題を検出するためにローカルノード内とリモートノード内の両方で、巡回冗長検査(CRC)が使用されてもよい。ローカルステートマシンとリモートステートマシンの位相が同期していない、かつ/またはCRCが失敗した場合、バスの再同期およびデータの再伝送をトリガするために中断信号を発出することができる。専用バスクロックを使用するのではなく、バスシステムのDLLを設定するために始動トレーニングサイクルまたはラーニングモードとともに、マスタシステムクロックが使用されてもよい。他の利点のうち、本明細書で説明する例示的なシリアルTDMバスシステムのうちの少なくともいくつかは、小さいまたは最小のピンカウント、小さいまたは最小のハードウェア(HW)、低レイテンシおよびジッタ、低電力消費量ならびにエラー許容力を提供する。「既製の(off-the-shelf)」バスではなく「専有の(proprietary)」バスの使用は、市場に出回っている製品の装着率を制御するのを助ける。いくつかの例では、バスは、バスの受信側に100個以下のゲートを使用しながら4.9MHz以上のビットレートを有する、.18μm(ミクロン)相補型金属酸化物半導体(CMOS)技術(または、より細いプラットフォーム)を用いて実装される。
本明細書で説明する様々な例示的な例では、高ビットレート(たとえば、4.9メガヘルツ(MHz))でデバイスのオーディオCODECサブシステムをデバイスのオーディオ処理サブシステムに接続するために低コストモバイルデバイス(タブレットコンピュータまたはスマートフォンなど)に使用するのに、シリアルTDMバスが提供される。いくつかの例では、バスは、6つのラインまたはレーン、すなわち、オーディオ処理サブシステムからCODECサブシステムへの2つの高帯域幅オーディオデータ伝送線、CODECサブシステムからオーディオ処理サブシステムへの2つの高帯域幅オーディオデータ受信線、低帯域幅双方向SYNC/制御ワード(CW)線、およびクロック(CLK)線を有する。双方向SYNC/CW線は双方向伝送線であり、すべての他の線は単方向である。データおよび制御信号の完全性は、データパケットフレーミングをほとんどまたはまったくせずにソフトウェアではなく主にハードウェアを介して監視される。これは、ステートマシン同期の欠如の検出を可能にするために、受信側(たとえば、オーディオCODEC)がその位相(またはビット)カウントのインジケータを伝送側(たとえば、オーディオ処理サブシステム)に周期的に送信する、バスの両側のステートマシン間の同相動作を確実にするために双方向SYNC/CW線を使用することによって部分的に達成される。すなわち、高帯域幅オーディオデータに関して、帯域外で同期が行われる。

例示的なハードウェア環境および手順
図1は、様々な新規の特徴が活用される場合がある一例による、モバイル通信デバイスのワイヤレスコンピューティングプラットフォーム処理システム100の例示的なアーキテクチャを示す。システム100は、Qualcomm Incorporatedによって製造されるSnapdragon(商標)プロセッサなどのシステムオンチップ(SoC)プロセッサの一部分に対応するか、またはそれを形成する場合があるメイン処理回路102を含む。この例では、処理回路102は、3G/4Gモデム104、WiFi構成要素106、グローバルポジショニングシステム(GPS)構成要素108、Bluetooth(登録商標)(BT)ワイヤレスサブシステム110、および接続プロセッサ112を含む。処理回路102は、相互接続部および外部メモリ記憶モジュール114を介して、この例では、セキュアデジタル(SD)カード、ユニバーサルシリアルバス(USB)スティックなどの、外部モジュールおよびデバイス120とともに使用するための周辺デバイス/インターフェース構成要素118を有する周辺/外部デバイスサブシステム116を含む、様々な他のシステム、サブシステム、モジュール、および構成要素に接続される。システム100は、温度補償型水晶発振器(TCXO)、位相ロックループ(PLL)、クロック発生器、バッテリー充電回路および電力マネージャ、ならびにバッテリーモニタおよびプラットフォームリソース/電力マネージャ(別個に図示されていない)を含む場合がある、電力/クロックモジュール122も含む。アプリケーション処理サブシステム130は、特定用途向け集積回路(ASIC)などの、キャッシュ131およびアプリケーションプロセッサ133を含んでもよい。アクティブデバイス/センサモジュール132は、アクティブデバイス、センサ、および低電力センサプラットフォームを含んでもよい。多重スペクトルマルチビュー画像信号プロセッサ(ISP:image signal processor)138は、ディスプレイの補正/最適化/拡張のために提供される。ISP138は、様々なマルチメディアプロセッサおよびアクセラレータを含む場合もある。メモリ記憶モジュール140は、オンチップメモリ記憶部142、アプリケーションデータムーバ144、およびグラフィックス処理ユニットによる汎用計算部(GPGPU:general-purpose computing on graphics processor unit)146を含む。ディスプレイモジュール148は、ディスプレイプロセッサコントローラならびにディスプレイドライバ/タッチスクリーンコントローラおよびパネル構成要素(別個に図示していない)を含んでもよい。セキュリティサブシステム154もまた提供される。

またさらに、1つまたは複数のマイクロフォン(MIC)、スピーカー(SPKR)、およびヘッドフォンインターフェース(HPH I/F)に接続を提供する、オーディオ処理サブシステム158およびオーディオCODECサブシステム160を含むオーディオ処理モジュールまたはシステム156が提供される。ヘッドフォン164は、これが別個の外部デバイスであるとき、点線で示される。シリアルTDMバス166は、オーディオ処理サブシステム158およびオーディオCODECサブシステム160を相互接続する。

オーディオ処理サブシステム158を含む、システム100の構成要素のうちのいくつかが、別個に図示されていない、移動局モデム(MSM)の一部分を形成することに留意されたい。オーディオCODECサブシステム160を含む、システム100の他の構成要素は、同様に別個に図示されていない、電力管理集積回路(PMIC)の一部分を形成する。性能またはコストの理由で、CODECサブシステム160は、それによって、オーディオ処理サブシステム158から分離しており、2つの構成要素を接続するためにバス166が提供される。様々なサブシステムまたはモジュールを相互接続するための様々な他の内部バス線または接続線がシステム100内に示されていることにも留意されたい。簡潔かつ明確のために、様々なサブシステムまたはモジュール中のまたはそれらの間の、これらの他の接続線またはバスは図示されていない。図1は、ワイヤレスコンピューティングプラットフォーム内に採用される場合がある構成要素もしくは下位構成要素のすべてを示すことを意図しているのではなく、例示的なハードウェア環境の選択された特徴だけを示すことを意図していることを理解されたい。

図2は、ほんのいくつかの選択された構成要素が示される、ワイヤレスコンピューティングプラットフォーム処理システム200の一例を示す。オーディオCODECサブシステム260およびオーディオ処理システム258は、シリアルTDMバス266によって再び相互接続される。図に示された他の構成要素は、ヘッドフォン264(再び点線で示される)、低電力センサプラットフォーム236、BTサブシステム210、セキュリティサブシステム254、および周辺デバイスサブシステム216を含む。この図は、デジタルマルチメディアヘッドフォンインターフェース270、周波数変調(FM)デジタルオーディオブロードキャスト(DAB)-デジタルハイブリッドブロードキャスト(DHB)サブシステム272、および、SLIMバス276と別個のNOCバス278とを相互接続するSLIMバスネットワークオンチップ(NOC)/ブリッジ274を含む、図1に示されていないいくつかの構成要素もまた示す。

シリアルTDMバス266は、低いまたは最小のピンカウントおよび低いまたは最小のHWを有するマルチチャネルリアルタイムオーディオインターフェースとして構成されてもよい。本明細書で説明する少なくともいくつかの例では、シリアルTDMオーディオインターフェースバス266は、2ビット/サンプルで4.8メガサンプル毎秒(MSPS)(たとえば、9.6メガビット毎秒(Mbps))のサンプリング周波数(FS)を有するDACトラフィックの4つのチャネル、5ビットの制御ワード、バックレギュレータ、および18ビットの4つのチャージポンプコントローラを提供するように構成される。シリアルTDMバス266はまた、4.8MSPSおよび2ビット/サンプル(たとえば、9.6Mbps)のFSを有するADCトラフィックの4つのチャネルを提供するように構成される。電力消費量は、リンクエラー検出/通知を含めて、アクティブ(約10mW)、スタンバイ(1mW未満)、および電源切断(約5μW)であってもよい。これらは、例示的な値にすぎない。

図3は、(MSMの一部分を形成する場合がある)オーディオ処理サブシステム358のローカルノード380と、(PMICの一部分を形成する場合がある)オーディオCODECサブシステム360のリモートノード382とを相互接続するシリアルTDMバス366の構成要素を示すオーディオ処理モジュール356の一例を示す。TDMバスの構成要素は、これらの構成要素を強調するために実線で示しているが、他の構成要素は、点線で示している。この特定の例では、TDMバス366は、単方向の「順方向」伝送線またはレーン384と386との対と、単方向の「逆方向」伝送線またはレーン388と390との対とを含む。双方向SYNC/CW線またはレーン392も、クロック(CLK)線394とともに提供される。TDMバスの6つの線の各々は、入力端子および出力端子においてアンプまたは他の適切なデバイスも含む。具体的には、TX0線384は、適切な端子を介して入力/出力(I/O)アンプ306および308に接続される。TX1線386は、適切な端子を介してアンプ310および312に接続される。RX0線388は、適切な端子を介してアンプ314および316に接続される。RX1線390は、適切な端子を介してアンプ318および320に接続される。双方向SYNC/CW線392は、制御ワードをローカルノードからリモートノードに伝送するために適切な端子を介してアンプ302および304に接続される。双方向SYNC/CW線は、SYNC信号をリモートノードからローカルノードに伝送するために同じ端子を介してアンプ322および324にも接続される。アンプ302は制御信号303を受信し、アンプ342は制御信号325を受信することに留意されたい。以下に説明するように、制御信号は、双方向SYNC/CW線392の「方向」を選択するか、または変更することを可能にする、方向(DIR)制御信号である。これは、以下でさらに詳細に説明する。図3の例では、クロックは、入力線398を介してシステムCLKソース396(たとえば、19.2MHz)入力から得られる。クロック信号は、(図示されていない接続線を介して)ローカルノード380に供給され、次いで、I/Oアンプ326および328に結合されるクロック(CLK)線394を介してリモートノード382に中継される。

一例では、TDMバス356は、(システムCLKソース396を介して)19.2MHzホストクロックを使用してシステム同期インターフェースを提供し、次の信号、すなわち、オーディオプロセッサデータをオーディオCODECサブシステム360のDAC(この特定の図には示さず)に配信するためのTX[1:0]、ADCデータをオーディオCODECサブシステムからオーディオ処理サブシステムに配信するためのRX[1:0]、ローカルノードおよびリモートノードのシリアライザ/デシリアライザ構成要素(同様にこの特定の図には示さず)を同期させるためのSYNC、オーディオ処理サブシステムからオーディオCODECサブシステムへの制御信号の配信のためのCW、およびインターフェースクロックを提供するためのCLKを採用する。この構成の場合、ローカルノード380(またはその一部分)は、オーディオ処理サブシステム358のステートマシンとみなされてもよい。リモートノード382(またはその一部分)は、オーディオCODECサブシステム360のステートマシンとみなされてもよい。

図4は、オーディオ処理サブシステムローカルノードによって実行される動作400が左側に示され、オーディオCODECサブシステムリモートノードによって実行される動作402が右側に示される、図1〜図3のシリアルTDMバスの同期の概要を提供する。ステップ404で開始すると、ローカルノードは、ローカルノードステートマシンの対応する位相カウントを追跡し、様々な別個の高データレート単方向データ線上でオーディオデータを伝送/受信しながら、上記の双方向SYNC/CW線に沿って制御信号(たとえば、制御ワード(CW))をリモートノードに伝送する。CW信号および対応するデータのリモートノードへの伝送は、破線406を介して示されている。同時に、ステップ408において、オーディオCODECサブシステムのリモートノードは、リモートノードの対応するステートマシン位相カウントを追跡し、別個の単方向データ線上でオーディオデータを受信/伝送しながら、双方向SYNC/CW線に沿ってCW制御信号を受信する。

ステップ410では、リモートノードは、同期を確認するために双方向線上で同期インジケータ(SYNC)信号をローカルノードに周期的に伝送する。たとえば、リモートノードは、120個のステップまたはビット(または任意の他の適切な数のステップNを使用する)ごとに1回SYNC信号を伝送する場合がある。同時に、ステップ414において、ローカルノードは、リモートノードからSYNC信号を受信するために双方向SYNC/CW線上で制御信号のその伝送を中断するか、または停止する。したがって、リモートノードが120個の位相カウントごとに同期インジケータ信号を送信するようにプログラムされる場合、ローカルノードは、同様に、120個の位相カウントごとに制御信号の伝送を中断するようにプログラムされる。ローカルステートマシンとリモートステートマシンが同期していると仮定すると、ローカルノードは、その制御信号伝送が中断される間にSYNC信号を受信し、それによって同期が確認される。他の場合、ローカルノードは、その制御信号伝送が中断される間にはSYNC信号を受信せず、それによって同期が確認されない。これは、同期インジケータが受信される場合、TDMバスが同期しており、他の場合、バスは同期していないものとみなされることを示す、ステップ416の方法によって示される。図4には示されていないが、バスが同期しているのを見出されると仮定すると、次いで、ローカルノードは、双方向SYNC/CW線を介してリモートノードへの制御信号の伝送を再開する。他の場合、バスを再同期させ、データを再伝送するためにバスが存在するシステムをトリガするために、エラー中断信号が生成される。

図5は、ローカルノード(たとえば、オーディオ処理サブシステム)558およびリモートノード(たとえば、オーディオCODECサブシステム)560の選択された構成要素、特に、同期を制御する際に使用するための、かつ初期ラーニングモードを提供するための構成要素を示す。図5の例では、アンプ502および504は、双方向SYNC/CW線のローカルノード端部に接続されるが、アンプ506および508は、双方向SYNC/CW線のリモートノード端部に接続される。この図は、クロック(CLK)線594、ならびに、その対応する伝送アンプ596および受信アンプ598もまた示す。クロック信号は、最初は入力線512に沿って受信され、19.2MHz信号であってもよい。クロック(CLK)信号は、ローカルノードの同期/タイミングデコーダ514と、リモートノードの対応する同期/タイミングデコーダ516とに供給される。ローカルノードの同期/タイミングデコーダ514は、ローカルノードのステートマシン位相をカウントし、または追跡する(ステートマシンは、同期/タイミングデコーダ514のハードウェアの様々な状態に対応する場合がある)。ローカルノードの同期/タイミングデコーダ516は、リモートノードのステートマシン位相をカウントし、または追跡する(ステートマシンは、同期/タイミングデコーダ516のハードウェアの様々な状態に対応する場合がある)。その際、CWデータが双方向SYNC/CW線592に沿ってローカルノードからリモートノードに伝送されるとき、同期/タイミングデコーダ514および同期/タイミングデコーダ516の状態が変化する。

リモートノードの位相カウントが所定の値(たとえば、120個のカウント)に達したとき、同期/タイミングデコーダ516は、方向(DIR)信号をSYNC/CW方向コントローラ524に送信し、SYNC/CW方向コントローラ524は、双方向SYNC/CW線592に沿ってSYNC信号528を伝送するためにアンプ506に適切な制御信号を転送する。SYNC信号は、REMOTE_SYNC信号522としてローカルノードのアンプ502によって受信され、REMOTE_SYNC信号522は、位相検出器530に供給される。同時に、ローカルノードの同期/タイミングデコーダ514は、その位相カウントを追跡し、ローカルノードの位相カウントが同じ所定の値に達したとき、同期/タイミングデコーダ514は、線534に沿って位相検出器にLOCAL_SYNC信号を送信する。位相検出器530がREMOTE_SYNC信号を受信する同じインターバル(たとえば、クロックサイクル)中に位相検出器530がLOCAL_SYNC信号を受信すると仮定すると、ローカルノードとリモートノードは、同期しているものとみなされる。ノードが同期しているかどうかを示すために、LOCKステータス信号532が出力される。LOCK信号は、ノードが同期していない場合にTDMバスをリセットする上位レベル構成要素(図5には示さず)にルーティングされる。

SYNC信号がリモートノードからローカルノードに送信されないインターバル中に、CW信号は、リモートノードの他の構成要素を処理するためにアンプ504および508を介して双方向SYNC/CW線592に沿って送信される。その際、アンプ504は、リモートノードのアンプ506が受信したDIR信号と同様であるが、その逆であるDIR信号505を(図示されていない制御構成要素から)受信する。すなわち、リモートノードがそのSYNC信号を伝送すべきであることをリモートノードのDIR信号が示すとき、ローカルノードのDIR信号は、CW信号が同時に伝送されないように、逆の状態になっている。またさらに、(ローカルノードおよびリモートノードの)同期/タイミングデコーダの両方が、図示されていない他の構成要素から、それぞれ、入力線538および540に沿って処理するための追加の信号を受信してもよいことに留意されたい。

図6は、図5の構成要素によって生成および処理される場合がある例示的な同期タイミング信号を示す。他の関連の信号を図に便利に示すことを可能にするために信号の先端が切断されていることを示す切断線を有するクロック信号600が示されている。双方向バス線の方向の反転を調整するためにリモートノードのN個(ここで、Nは、たとえば120であるか、または他の適切な所定のインターバル時間を使用する)のサイクルまたは位相カウントごとに少なくとも1つのクロックサイクルの間にON603に設定される、リモートノード方向(DIR)信号602が示されている。制御ワード信号604は、バス線の方向が切り替えられるクロックサイクル605中以外の任意の時間にローカルノードからリモートノードに伝送することができる。一例では、制御ワードのクロックサイクルは、CW0、CW1、CW3、およびCW4などであり、その場合、これらはクロックサイクル605に続いて反復される。クロックサイクル605中、1クロックサイクルの間に、上記のREMOTE_SYNC信号606がON607に設定される。同時に、ローカルノードとリモートノードが同期していると仮定すると、1クロックサイクルの間に、LOCAL_SYNC信号608もON609に設定される。REMOTEノードDIR信号もON603であるインターバル時間中にREMOTE_SYNC信号とLOCAL_SYNC信号の両方がONであると仮定すると、それによって、適切な同期または位相ロックが(ローカルノードの位相検出器によって)検出され、適切なロックが検出されたことを示すために611においてLOCKステータス検出時間信号610が設定される。他の場合、ロックステータスが非ロックを示し、バスがリセットされる必要がある。

図5に一時的に戻ると、初期ラーニングモードまたはトレーニングサイクル(わずか約50個のクロックサイクル続くことができる)の間に、ラーニングモード信号518が(図示されていない上位レベルコントローラから)ローカルノードとリモートノードの両方に適用される。ローカルノードでは、マルチプレクサ(MUX)520を制御するためにラーニングモード信号が適用され、マルチプレクサ(MUX)520も、内部線522を介して双方向SYNC/CW線592からREMOTE_SYNC信号を受信し、線534に沿ってLOCAL_SYNC信号を受信する。デコーダを選択的にリセットするために、MUXの出力が同期/タイミングデコーダ514のRESET入力に適用される。リモートノードでは、リモートノードアンプ506を制御するSYNC/CW方向制御構成要素524に、ラーニングモード信号が適用される。一例では、ラーニングモードが開始すると、リモートノードのSYNC/CW方向コントローラ524は、REMOTE_SYNC信号として信号を受信するローカルノードに双方向SYNC/CW線592に沿ってリモートノードの同期/タイミングデコーダ516によって生成される1つまたは複数のSYNC信号528を送信するためにアンプ506を制御する。MUX520の動作の効果は、REMOTE_SYNCとLOCAL_SYNCの両方がアクティブであるとき、最終的に、同期/タイミングデコーダ514をリセットさせることである。このように、同期/タイミングデコーダ514は、同期/タイミングデコーダ516と最初に同期するように「トレーニング」され、その際、ラーニングモードが完了する。その後、ノードが同期したままであることを確認するために、ローカルノードの位相検出器532がLOCAL_SYNC信号およびREMOTE_SYNC信号を監視し続ける間、TDMバスを介してデータが伝送され、制御ワードが送信される。したがって、シリアルTDMバスシステムのローカルノードおよびリモートノードは、データの伝送前にDLLを設定するためにトレーニングサイクルまたはラーニングモードを採用するDLLとして効果的に機能する。

図7は、ローカルノードによって伝送された制御ワードに関する考えられる問題を検出するためにローカルノードおよびリモートノードに組み込まれてもよいCRC計算器700を示す。CRC計算器700は、図示のように構成された、Dフリップフロップ(DFF)704とXORデバイス706とのセットとともに、入って来る制御ワード(CW)ビットストリーム線703に沿ったラッチ702を含む。線703に沿って受信された入力CWビットストリームは、DFFを介してルーティングされ、次いで、XORデバイス706を使用して、新しく入って来るビットストリームとの排他的論理和をとるためにフィードバック線708に沿って再びルーティングされる。これらの結果は、CWビットストリームにCRCを提供するラッチの出力710とともに、ラッチ702に保持される。

図8は、ローカルノード858およびリモートノード860内に組み込まれた例示的なCRC計算器800および802を示す。いくつかの特徴を強調するために、図8の構成要素のうちのいくつかは実線で示され、他は点線で示される。この例では、CWビットストリーム801は、双方向SYNC/CW線892に沿ってローカルノードからリモートノードに転送され、CWビットストリーム801は、アンプ825(または、他の適切な入力デバイス)を介して受信され、CRC計算器802(図7のように構成される場合がある)にルーティングされる。出力CRC値は、CRCマッチング検出器870に供給され、CRCマッチング検出器870は、CRC値がCWビットストリームのエラーを示すかどうかを判定する。CRCエラーが発生した場合、エラーフラグ872がONに設定され、エラーフラグ872は、バスの再同期およびデータの再伝送をトリガするために他の制御構成要素(図示せず)によって使用されてもよい。すでに説明したように、線892は双方向であり、その方向は、SYNC/CW方向コントローラ824によってリモートノード側で制御され、SYNC/CW方向コントローラ824は、線892に沿ってローカルノードにSYNC信号を伝送するためにアンプ(または他の適切なデバイス)827を制御する。SYNC信号は、他の構成要素(この図には示さず)によって処理するためにアンプ823によって受信される。

図8の例では、ローカルノードは、双方向SYNC/CW線892に接続される出力アンプ822を制御するSYNC/CW方向制御構成要素829も含む。またさらに、ローカルノードは、CRCチェックを行うためにシリアライザ810からCWビットストリーム801を受信する、それ自体のCRC計算器800を含む。CRC計算器800の出力は、シリアライザが任意のCRCエラーに対処することができるように、シリアライザ810に直接供給される。シリアライザ810も、他の構成要素から、RXデータ880とTXデータ882のパラレルセットと、クラスデータ884(たとえば、Class_H0、Class_H1)とを受信し、それらから、シリアライザがCWビットストリームを生成する。一例では、4つのRX_GAIN線は、RX_Gain0、RX_Gain1、RX_Gain2、およびRX_Gain3に相当し、4つのTX_GAIN線は、TX_Gain0、TX_Gain1、TX_Gain2、およびTX_Gain3に相当し、4つのクラス制御線は、Class_H0、Class_H1、Class_H2、およびClass_H3に相当する。リモートノードのデシリアライザ804は、ラッチ815内でラッチするために入って来るCWビットストリームをデシリアライズし、図示されるように、このラッチは、CRCマッチング検出器870の出力によって有効にされ、次いで、データは、図示されるように、様々なRX信号、TX信号、およびクラスデータ信号881、883、および885として出力される。図8に示す他の構成要素は、ローカルノードの同期/タイミングデコーダ814と、リモートノードのその対応する構成要素816とを含む。クロック信号898を提供するシステムクロックソース896もまた、両側のアンプ826および828を含むクロック(CLK)線894とともに示される。

図9は、ローカルノード(たとえば、オーディオ処理サブシステム)から受信したデジタルオーディオデータペイロードおよび制御信号をデシリアライズおよび処理するのに向けられたリモートノードの選択された構成要素982(たとえば、オーディオCODECサブシステム)を示す。入って来るデジタルデータは、データをデシリアライザ904および906に転送するRX物理(PHY)レイヤ構成要素902によって、単方向バス線RX0 988およびRX1 990に沿ってシリアル形式で受信される。同時に、制御信号は、同期/タイミングデコーダ908によって双方向SYNC/CW線992に沿って受信され、同期/タイミングデコーダ908は、制御信号を2つのデシリアライザと、制御ワード時間デマルチプレクサ(DEMUX)910とに転送する。デシリアライザ904および906からのデシリアライズされたデジタルデータは、4つのDAC(912、914、916、および918)のセットにルーティングされ、これらのDACは、外部ヘッドフォンなどのデバイスに(図示されていない出力線に沿って)ルーティングするためにデジタルデータをアナログ信号に変換する。DACはまた、図示されるように、制御入力として制御ワード信号の一部分を受信することに留意されたい。示すように、同様に制御ワード信号の一部分を受信する、BUCKレギュレータ/チャージポンプ構成要素912も示される。構成要素912は、たとえば、点線で示すように、他の構成要素に出力するために(図示されていない線に沿った)バスの電源から受け取った電圧を逓昇または逓降させるために採用されてもよい。

図10は、シリアライズされたデータとしてリモートノード(たとえば、オーディオCODECサブシステム)に伝送するために、入力アナログ信号をデジタルペイロードに変換するのに向けられたローカルノードの選択された構成要素1080(たとえば、オーディオ処理サブシステム)を示す。入って来るアナログデータは、シリアライザ1010および1012の対にルーティングするためにADC1002、1004、1006、および1008のセットを介して入力線(図示せず)から受信される。シリアライザは、同期/タイミングデコーダ1014の制御下で動作し、同期/タイミングデコーダ1014は、シリアライザに制御信号を提供し、双方向SYNC/CW線1092上での伝送のために制御ワードも提供する。シリアライズされたデータは、それぞれ、TX0線1084およびTX1線1086に沿ってリモートノードに伝送するためにシリアライザから伝送TX PHYレイヤ構成要素1016にルーティングされる。

例示的な装置、システム、および方法
図11は、シリアルTDMバス1102を介してリモートノードステートマシンデバイス1105に接続される例示的なローカルノードステートマシン装置またはデバイス1100を示す。バスは、少なくとも1つの双方向伝送線1192、1つまたは複数の単方向データ線1106、およびクロック線1194を有する。双方向伝送線1192は、比較的高い伝送レート/高い帯域幅の線である単方向線1106と比較して、比較的低い伝送レート/低い帯域幅の線である。ローカルノードステートマシンデバイス1100は、様々な機能または処理を制御または実行するように構成された処理回路1108を含む。この例では、処理回路1108は、双方向伝送線1192に沿ってリモートノードデバイス1105への制御信号の伝送を制御するように構成された制御信号伝送コントローラ1110を含む。位相カウント追跡コントローラ1112は、制御信号が双方向伝送線に沿ってリモートデバイスに伝送されるとき、位相カウントを追跡するように構成される。制御信号伝送停止/中断コントローラ1114は、双方向伝送線に沿ってリモートデバイスから同期インジケータ信号を受信するために位相カウントに基づいて制御信号の伝送を一時的に中断または停止するように構成される。同期確認コントローラ1116は、伝送が一時的に停止されている間、リモートデバイスからの同期インジケータ信号の受信に基づいてリモートデバイスとの同期を確認するように構成される。同期確認コントローラ1116は、伝送が一時的に停止されている間、同期インジケータ信号がローカルデバイスによって受信される場合、ローカルデバイスとリモートデバイスが同期していることを検出することと、伝送が一時的に停止されている間、同期インジケータ信号がローカルデバイスによって受信されない場合、ローカルデバイスとリモートデバイスが同期していないことを検出することとを行うようにさらに構成される。

またさらに、この例では、ローカルノード1100の処理回路1108は、同期確認コントローラ1116によって同期の欠如が検出されると、同期エラーインジケータを生成するか、またはそうでなければそれを発生させるように構成された同期エラーインジケータ構成要素1117を含む。データ伝送/受信コントローラ1118は、双方向伝送線1192に沿った制御信号の伝送と同時に、バスの単方向データ伝送線1106に沿ったリモートデバイスへのデータ信号の伝送を制御するように構成される。CRCコントローラ1120は、制御ワードにデータ伝送問題が存在するかどうかを検出するために、また、制御ワードにデータ伝送問題が検出されると、CRCエラーインジケータを生成するか、またはそうでなければそれを発生させるために、双方向伝送線を介して伝送すべき制御ワードに関するCRCを制御または実行するように構成される。システムクロック入力部1122は、クロック線1194に沿ってリモートノードデバイスに伝送される場合があるシステムクロック信号を取得するように構成される。(本明細書では、「取得すること」は、たとえば、生成すること、獲得すること、受け取ること、取り出すこと、または何らかの他の適切な対応する行動を実行することを幅広く包含する。)ラーニングモードコントローラ1124は、データ信号の伝送前にローカルノードをリモートノードと最初に同期させるために、すなわち、バスを介したデータの伝送前にローカルノードに関連するDLL構成要素を設定するために、トレーニングサイクルまたはラーニングモードを実行または制御するように構成される。

図12は、シリアルTDMバスとともに使用するために、図11の第1の(ローカルノード)デバイス、または他の適切に装備されたデバイスによって実行される場合がある方法または手順1200を示す。ステップ1202では、ローカルノード(第1の)デバイスは、バスの双方向伝送線に沿って、シリアルTDMバスにさらに接続されるリモートノード(第2の)デバイスに制御信号を伝送する。ステップ1204では、ローカルノード(第1の)デバイスは、制御信号が双方向伝送線に沿ってリモートノード(第2の)デバイスに伝送されるとき、ローカルノード(第1の)デバイスの位相カウントを追跡する。ステップ1206では、ローカルノード(第1の)デバイスは、双方向伝送線に沿ってローカルノード(第1の)デバイスがリモートノード(第2の)デバイスから同期インジケータ信号を受信または取得することを可能にするために、位相カウントに基づいて制御信号の伝送を一時的に停止する。ステップ1208では、ローカルノード(第1の)デバイスは、伝送がローカルノード(第1の)デバイスによって一時的に停止されている間、リモートノード(第2の)デバイスから同期インジケータ信号が取得されたかどうかに基づいてローカルノード(第1の)デバイスとリモートノード(第2の)デバイスの同期を確認する。

図13は、第1の(ローカルノード)デバイスがシリアルTDMバスに接続されるオーディオ処理サブシステム(または、他の適切に装備されたデバイス)である、システムによって実行される場合がある方法または手順1300を示す。この例では、第2の(リモートノード)デバイスは、オーディオCODECサブシステム(または、他の適切に装備されたデバイス)である。オーディオ処理サブシステムとオーディオCODECサブシステムの両方は、それぞれのステートマシンを含む。ステップ1302では、オーディオ処理サブシステムは、TDMバスの比較的低いレートの双方向SYNC/CW伝送線に沿って、オーディオ処理サブシステムステートマシンからオーディオCODECサブシステムステートマシンに制御ワード(CW)信号を伝送する。ステップ1304では、オーディオ処理サブシステムは、CW信号が伝送されるとき、オーディオ処理サブシステムステートマシンの位相カウント(たとえば、ビットカウント)を追跡する。ステップ1306では、オーディオ処理サブシステムは、双方向SYNC/CW線のレートよりも実質的に大きいレートでオーディオ処理サブシステムとオーディオCODECサブシステムとの間のTDMバスの単方向伝送線のセットに沿ってフレーミングされていないオーディオデータ信号を同時に伝送する。ステップ1308では、オーディオ処理サブシステムは、オーディオCODECステートマシンからオーディオ処理サブシステムが同期インジケータ信号(たとえば、SYNC)を受信することを可能にするために双方向SYNC/CW線上でのCW信号の伝送を周期的に(たとえば、120個のビットまたはステップごとに1回)停止または中断する。ステップ1310では、オーディオ処理サブシステムは、伝送が一時的に停止されている間、同期インジケータ信号(SYNC)信号がオーディオ処理サブシステムによって受信されるか、またはそうでなければ取得される場合、同期を確認し、次いで、CW信号の伝送を再開する。ステップ1312では、代わりに、オーディオ処理サブシステムは、伝送が一時的に停止される間、同期インジケータ信号(SYNC)信号がオーディオ処理サブシステムによって受信されない場合、同期の欠如を検出し、その場合、オーディオ処理サブシステムは、バスが再同期されデータが再伝送されるべきであることを示すためにエラーインジケータを生成するか、または発生させる。

図14は、シリアルTDMバスに接続されるオーディオ処理サブシステム(または、他の適切に装備されたデバイス)によって実行される場合がある追加の方法または手順1400を示す。ステップ1402では、オーディオ処理サブシステム(たとえば、ローカルノード)は、TDMバスを介して伝送するためにシステムクロック信号を受信または取得する。ステップ1404では、オーディオ処理サブシステムは、データの伝送前にローカルノードおよびリモートノードに関連するDLLを設定することによってローカルノードとリモートノードを最初に同期させるためにラーニングモード/トレーニングサイクルを実行または採用する。ステップ1406では、オーディオ処理サブシステムは、次いで、双方向SYNC/CW伝送線に沿ってリモートノードにCW信号を伝送し、同時に、リモートノードとの位相ロックループを維持している間に単方向線に沿ってオーディオデータ信号を伝送する。ステップ1408では、オーディオ処理サブシステムは、制御ワードにデータ伝送問題が存在するかどうかを検出するために制御ワードに関する巡回冗長検査(CRC)を同時に実行し、制御ワードにデータ伝送問題が検出されると、オーディオ処理サブシステムは、バスが再同期されデータが再伝送されるべきであることを示すCRCエラーインジケータを発生させるか、または生成する。

図15は、TDMバス1502を介してローカルノードステートマシンデバイス1500に接続される例示的なリモートノードステートマシン装置またはデバイス1505を示す。上記の例と同様に、バスは、少なくとも1つの双方向伝送線1592、1つまたは複数の単方向データ線1506、およびクロック線1594を有する。リモートノードステートマシンデバイス1505は、様々な機能または処理を制御または実行するように構成された処理回路1508を含む。この例では、処理回路1508は、双方向伝送線1592に沿ったローカルノードデバイス1500からの制御信号の受信(または、取得)を制御するように構成された制御信号受信コントローラ1510を含む。位相カウント追跡コントローラ1512は、制御信号が双方向伝送線上でリモートデバイスから受信されるとき、位相カウントを追跡するように構成される。同期インジケータ信号伝送コントローラ1514は、位相カウントに基づいて決定された時刻において双方向伝送線に沿ってリモートノードに同期インジケータ信号(SYNC)を伝送するように構成される。すでに説明したように、ローカルノードは、同期を確認するために、また、同期の欠如が検出された場合、再同期およびデータの再伝送をトリガするためにSYNC信号を使用する。

またさらに、この例では、リモートノード1505の処理回路1508は、双方向伝送線1592に沿った制御信号の受信と同時に、バスの単方向データ伝送線1506のうちの少なくともいくつかに沿ったリモートデバイスへのデータ信号の伝送を制御するように構成されたデータ伝送/受信コントローラ1518を含む。CRCコントローラ1520は、制御ワードにデータ伝送問題が存在するかどうかを検出するために、また、制御ワードにデータ伝送問題が検出されると、CRCエラーインジケータを生成するか、またはそうでなければそれを発生させるために、双方向伝送線を介して受信された制御ワードに関するCRCを制御または実行するように構成される。クロック線入力部1522は、クロック線1594を介してシステムクロック信号を受信するように構成される。ラーニングモードコントローラ1524は、データ信号の受信/伝送前にリモートノードをローカルノードと最初に同期させるために、トレーニングサイクルまたはラーニングモードを実行または制御するように構成される。

図16は、図15の第2の(リモートノード)デバイスまたはシリアルTDMバスとともに使用するための他の適切に装備されたデバイスによって実行される場合がある方法または手順1600を示す。ステップ1602では、リモートノード(第2の)デバイスは、バスにさらに接続されるローカルノード(第1の)デバイスからバスの双方向伝送線に沿って制御信号を受信する(またはそうでなければ、取得する)。ステップ1604では、リモートノード(第2の)デバイスは、制御信号が双方向伝送線に沿ってローカルノード(第1の)デバイスから受信されるとき、リモートノード(第2の)デバイスの位相カウントを追跡する。ステップ1606では、リモートノード(第2の)デバイスは、周期的にまたはオンデマンドで(または、デバイスプログラミングに従って)、双方向伝送線に沿ってローカルノード(第1の)デバイスに位相カウントを伝送する。ステップ1608では、リモートノード(第2の)デバイスは、バスが第1のデバイスによってリセットまたは再始動されなければ、ローカルノード(第1の)デバイスから双方向伝送線に沿って制御信号を受信するか、またはそうでなければ取得することを再開する。

図17は、図1〜図16の構成要素および方法を実装する場合がある全体的なシステムまたは装置1700を示す。本開示の様々な態様によれば、要素、要素の何らかの部分、または要素の何らかの組合せは、図1の全体的なプロセッサプラットフォームなどの1つまたは複数の処理回路1704を含む処理システム1714を用いて実装されてもよい。たとえば、装置1700を、モバイル通信システムのユーザ機器(UE)とすることができる。処理回路1704の例は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブル論理デバイス(PLD)、ステートマシン、ゲート論理、個別のハードウェア回路、および本開示の全体にわたって説明される様々な機能を実行するように構成された他の適切なハードウェアを含む。すなわち、処理回路1704は、装置1700に利用されるとき、上記で説明した処理、および、TDMバスを同期させるための処理などの、図4、図12〜図14、および/または図16に示した処理のうちの任意の1つまたは複数を実装するために使用されてもよい。具体的には、処理回路1704は、双方向伝送線に沿って制御信号を第2のデバイスに伝送することと、制御信号が双方向伝送線に沿って第2のデバイスに伝送されるとき、位相カウントを追跡することと、第1のデバイスが双方向伝送線に沿って第2のデバイスから同期インジケータ信号を受信するか、またはそうでなければ取得することを可能にするために位相カウントに基づいて制御信号の伝送を一時的に停止することと、伝送が一時的に停止されている間に同期インジケータ信号が第2のデバイスから取得されたかどうかに基づいて第2のデバイスとの同期を確認することとを行うように構成されてもよい。

この例では、処理システム1714は、上記のシリアルTDMバスから分離することができる、バス1702によって全体的に表される、バスアーキテクチャを用いて実装されてもよい。バス1702は、処理システム1714および全体的な設計制約の特定の用途に応じて任意の数の相互接続するバスおよびブリッジを含んでもよい。バス1702は、1つまたは複数の処理回路を含む様々な回路(全体的に処理回路1704によって表される)、メモリ記憶デバイス1705、および、プロセッサ可読媒体、またはコンピュータ可読媒体(全体的にプロセッサ可読媒体1706によって表される)をリンクする。バス1702は、タイミングソース、周辺機器、電圧レギュレータ、および電力管理回路などの種々の他の回路をリンクすることもできるが、これらの回路は当技術分野でよく知られており、したがって、これ以上は説明されない。バスインターフェース1708は、バス1702とトランシーバ1710との間のインターフェースを提供する。トランシーバ1710は、伝送媒体を介して様々な他の装置と通信するための手段を提供する。装置の性質に応じて、ユーザインターフェース1712(たとえば、キーパッド、ディスプレイ、スピーカー、マイクロフォン、ジョイスティック)を設ける場合もある。

プロセッサまたは処理回路1704は、バス1702の管理と、プロセッサ可読媒体1706上に記憶されたソフトウェアの実行を含む一般的な処理とを担う。ソフトウェアは、プロセッサ1704によって実行されるとき、処理システム1714に、任意の特定の装置について本明細書で説明した様々な機能を実行させる。プロセッサ可読媒体1706は、ソフトウェアを実行するとき、プロセッサ1704によって操作されるデータを記憶するために使用される場合もある。具体的には、プロセッサ可読記憶媒体1706は、1つまたは複数の命令を有する場合があり、前記1つまたは複数の命令は、処理回路1704によって実行されたとき、シリアルTDMバスの双方向伝送線に沿って制御信号を第1のデバイスから第2のデバイスに伝送することと、制御信号が双方向伝送線に沿って第2のデバイスに伝送されるとき、第1のデバイスの位相カウントを追跡することと、第1のデバイスが双方向伝送線に沿って第2のデバイスから同期インジケータ信号を受信することを可能にするために位相カウントに基づいて制御信号の伝送を一時的に停止することと、伝送が第1のデバイスによって一時的に停止されている間の第2のデバイスからの同期インジケータ信号の受信に基づいて第1および第2のデバイスの同期を確認することとを処理回路1704に行わせる。

処理システム内の1つまたは複数のプロセッサ1704は、ソフトウェアを実行する場合がある。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれるか、または他の名称で呼ばれるかどうかにかかわらず、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、手順、関数などを意味するように広く解釈されるべきである。プロセッサは、必要なタスクを実行する場合がある。コードセグメントは、手順、関数、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェアパッケージ、クラス、または命令、データ構造もしくはプログラムステートメントの任意の組合せを表す場合がある。コードセグメントは、情報、データ、引数、パラメータ、またはメモリ内容を渡すことおよび/または受け取ることによって、別のコードセグメントまたはハードウェア回路に結合されてもよい。情報、引数、パラメータ、データなどは、メモリ共有、メッセージパッシング、トークンパッシング、ネットワーク送信などを含む、任意の適切な手段を介して渡されてもよく、転送されてもよく、または送信されてもよい。

ソフトウェアは、コンピュータ可読媒体またはプロセッサ可読媒体1706上に存在してもよい。プロセッサ可読媒体1706は、非一時的プロセッサ可読媒体であってもよいことに留意されたい。非一時的プロセッサ可読媒体は、例として、磁気ストレージデバイス(たとえば、ハードディスク、フロッピーディスク、磁気ストリップ)、光ディスク(たとえば、コンパクトディスク(CD)またはデジタル多用途ディスク(DVD))、スマートカード、フラッシュメモリデバイス(たとえば、カード、スティック、またはキードライブ)、RAM、ROM、プログラマブルROM(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、レジスタ、リムーバブルディスク、ハードディスク、CD-ROM、ならびにコンピュータによってアクセスされ読み取られる場合があるソフトウェアおよび/または命令を記憶する任意の他の適切な媒体を含む。「機械可読媒体」、「コンピュータ可読媒体」、および/または「プロセッサ可読媒体」という用語は、ポータブルもしくは固定ストレージデバイス、光ストレージデバイス、ならびに、命令および/またはデータを記憶、格納または搬送することが可能な様々な他の媒体のような非一時的媒体を含んでもよいが、これらには限定されない。したがって、本明細書で説明される様々な方法は、「機械可読媒体」、「コンピュータ可読媒体」、および/または「プロセッサ可読媒体」に記憶され、1つもしくは複数のプロセッサ、機械および/またはデバイスによって実行される場合がある命令および/またはデータによって、完全にまたは部分的に実装されてもよい。プロセッサ可読媒体は、例として、搬送波、伝送線路、ならびに、コンピュータによってアクセスされ、読み取られる場合があるソフトウェアおよび/または命令を送信するための任意の他の適切な媒体を含む場合もある。プロセッサ可読媒体1706は、処理システム1714の中に、または処理システム1714の外に存在するか、または処理システム1714を含む複数のエンティティにわたって分散される場合がある。プロセッサ可読媒体1706は、コンピュータプログラム製品において具現化されてもよい。例として、コンピュータプログラム製品は、パッケージング材料中にプロセッサ可読媒体を含んでもよい。当業者は、特定の用途および全体的なシステムに課された設計制約全体に応じて、本開示に提示される上記の機能を実装する最良の方法を認識されよう。

図面に示す構成要素、ステップ、特徴および/または機能のうちの1つもしくは複数は、単一の構成要素、ステップ、特徴、もしくは機能に再構成および/または結合されてもよく、あるいは、いくつかの構成要素、ステップもしくは機能に組み込まれてもよい。本発明から逸脱することなく、さらなる要素、構成要素、ステップ、および/または機能が付加されてもよい。図に示す装置、デバイス、および/または構成要素は、図に記載した方法、特徴、またはステップのうちの1つまたは複数を実行するように構成されてもよい。また、本明細書で説明したアルゴリズムは、効率的にソフトウェアに実装されてもよく、かつ/またはハードウェアに組み込まれてもよい。

本明細書で開示する例に関して説明する様々な例示的な論理ブロック、モジュール、回路、要素、および/または構成要素は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理構成要素、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、または本明細書で説明する機能を実施するように設計されたそれらの任意の組合せで実装または実行されてもよい。汎用プロセッサはマイクロプロセッサであってもよいが、代替形態では、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサはまた、コンピューティング構成要素の組合せ、たとえば、DSPとマイクロプロセッサとの組合せ、いくつかのマイクロプロセッサ、DSPコアと連係した1つもしくは複数のマイクロプロセッサ、または他の任意のそのような構成として実装されてもよい。

したがって、本開示の一態様では、たとえば、図11および図15に示す処理回路は、図4、図12〜図14、および/または図16で説明したアルゴリズム、方法、および/またはステップを実行するように特別に設計かつ/または配線接続される専用プロセッサ(たとえば、ASIC)であってもよい。したがって、そのような専用プロセッサ(たとえば、ASIC)は、図4、図12〜図14、および/または図16で説明したアルゴリズム、方法、および/またはステップを実行するための手段の一例である場合がある。プロセッサ可読記憶媒体は、専用プロセッサ(たとえば、ASIC)によって実行されたときに、その専用プロセッサに本明細書において説明されるアルゴリズム、方法、および/またはステップを実行させる命令を記憶する場合がある。

また、本開示の態様は、フローチャート、流れ図、構造図またはブロック図として示される処理として本明細書で説明される場合があることに留意されたい。フローチャートでは動作を逐次処理として説明する場合があるが、動作の多くは、並列に実行するかまたは同時に実行することができる。さらに、動作の順序は入れ替えられてもよい。処理は、その動作が完了したときに終了する。処理は、方法、関数、手順、サブルーチン、サブプログラムなどに相当する場合がある。プロセスが関数に相当するとき、その終了は、呼出し関数または主関数への関数へ戻ることに相当する。

さらに、本明細書で開示する態様に関して説明する様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装される場合があることを当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップが、上記では概してそれらの機能に関して説明した。そのような機能性が、ハードウェアまたはソフトウェアのどちらとして実施されるのかは、具体的な適用例と、システム全体に課せられる設計制約とによって決まる。

本明細書において説明される本発明の種々の特徴は、本発明から逸脱することなく、異なるシステムにおいて実装することができる。本開示のこれまでの態様は例にすぎず、本発明を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することは意図していない。したがって、本教示は、他のタイプの装置に容易に適用されることが可能であり、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。

100 ワイヤレスコンピューティングプラットフォーム処理システム
102 メイン処理回路
104 3G/4Gモデム
106 WiFi構成要素
108 GPS構成要素
110 Bluetoothワイヤレスサブシステム
112 接続プロセッサ
114 相互接続部および外部メモリ記憶モジュール
116 周辺/外部デバイスサブシステム
118 周辺デバイス/インターフェース構成要素
120 外部モジュールおよびデバイス
122 電力/クロックモジュール
130 アプリケーション処理サブシステム
131 キャッシュ
132 アクティブデバイス/センサモジュール
133 アプリケーションプロセッサ
138 多重スペクトルマルチビュー画像信号プロセッサ
140 メモリ記憶モジュール
142 オンチップメモリ記憶部
144 アプリケーションデータムーバ
146 グラフィックス処理ユニットによる汎用計算部
148 ディスプレイモジュール
154 セキュリティサブシステム
156 オーディオ処理モジュールまたはシステム
158 オーディオ処理サブシステム
160 オーディオCODECサブシステム
164 ヘッドフォン
166 ディスプレイモジュール
200 ワイヤレスコンピューティングプラットフォーム処理システム
210 BTワイヤレスサブシステム
216 周辺デバイスサブシステム
230 アプリケーションプロセッササブシステム
236 低電力センサプラットフォーム
254 セキュリティサブシステム
258 オーディオ処理サブシステム
260 オーディオCODECサブシステム
264 ヘッドフォン
266 シリアルTDMバス
270 デジタルマルチメディアヘッドフォンインターフェース
272 FM DAB-DHBサブシステム
274 SLIMバス/NOCブリッジ
276 SLIMバス
278 NOCバス
302 アンプ
303 制御信号
304 アンプ
306 入力アンプ
308 出力アンプ
310 アンプ
312 アンプ
314 アンプ
316 アンプ
318 アンプ
320 アンプ
322 アンプ
324 アンプ
326 アンプ
328 アンプ
356 オーディオ処理モジュール、TDMバス
358 オーディオ処理サブシステム
360 オーディオCODECサブシステム
366 シリアルTDMバス
380 ローカルノード
382 リモートノード
396 システムクロックソース
398 入力線
502 アンプ
504 アンプ
505 DIR信号
506 アンプ
508 アンプ
512 入力線
514 同期/タイミングデコーダ
516 同期/タイミングデコーダ
518 ラーニングモード信号
520 マルチプレクサ
522 内部線
524 SYNC/CW方向コントローラ
528 SYNC信号
530 位相検出器
532 LOCKステータス信号
534 線
538 入力線
540 入力線
558 ローカルノード、オーディオ処理サブシステム
560 リモートノード、オーディオCODECサブシステム
594 クロック線
596 伝送アンプ
598 受信アンプ
600 クロック信号
602 リモートノード方向信号
603 ON
604 制御ワード信号
605 クロックサイクル
606 REMOTE_SYNC信号
607 ON
608 LOCAL_SYNC信号
609 ON
610 LOCKステータス検出時間信号
700 CRC計算器
702 ラッチ
703 制御ワード(CW)ビットストリーム線
704 Dフリップフロップ
706 XORデバイス
710 ラッチ出力
800 CRC計算器
801 CWビットストリーム
802 CRC計算器
804 デシリアライザ
810 シリアライザ
814 同期/タイミングデコーダ
815 ラッチ
816 同期/タイミングデコーダ
822 出力アンプ
823 アンプ
825 アンプ
826 アンプ
827 アンプ
828 アンプ
829 SYNC/CW方向制御構成要素
858 ローカルノード
860 リモートノード
870 CRCマッチング検出器
872 エラーフラグ
880 RXデータ
881 RX信号
882 TXデータ
883 TX信号
884 クラスデータ
885 クラスデータ信号
892 双方向SYNC/CW線
894 クロック線
898 クロック信号
902 RX物理(PHY)レイヤ構成要素
904 デシリアライザ
906 デシリアライザ
908 同期/タイミングデコーダ
910 制御ワード時間デマルチプレクサ
912 BUCKレギュレータ/チャージポンプ構成要素
912 DAC
914 DAC
916 DAC
918 DAC
988 単方向バス線
990 単方向バス線
992 双方向SYNC/CW線
1002 ADC
1004 ADC
1006 ADC
1008 ADC
1010 シリアライザ
1012 シリアライザ
1014 同期/タイミングデコーダ
1016 伝送TX PHYレイヤ構成要素
1080 オーディオ処理サブシステム
1084 TX0線
1086 TX1線
1092 双方向SYNC/CW線
1100 ローカルノードステートマシン装置またはデバイス
1102 シリアルTDMバス
1105 リモートノードステートマシンデバイス
1106 単方向データ線
1108 処理回路
1110 制御信号伝送コントローラ
1112 位相カウント追跡コントローラ
1114 制御信号伝送停止/中断コントローラ
1116 同期確認コントローラ
1117 同期エラーインジケータ構成要素
1118 データ伝送/受信コントローラ
1120 CRCコントローラ
1122 システムクロック入力部
1192 双方向伝送線
1194 クロック線
1500 ローカルノードステートマシンデバイス
1502 シリアルTDMバス
1505 リモートノードステートマシンデバイス
1506 単方向データ線
1508 処理回路
1510 制御信号受信コントローラ
1512 位相カウント追跡コントローラ
1514 同期インジケータ信号伝送コントローラ
1518 データ伝送/受信コントローラ
1520 CRCコントローラ
1522 クロック線入力部
1524 ラーニングモードコントローラ
1592 双方向伝送線
1594 クロック線
1700 装置
1702 バス
1704 処理回路
1705 メモリ記憶デバイス
1706 プロセッサ可読媒体
1708 バスインターフェース
1710 トランシーバ
1712 ユーザインターフェース
1714 処理システム

Claims (30)

1. シリアル時分割多重(TDM)バスに接続される第1のデバイスによって実行される前記バスを制御するための方法であって、
   前記バスの双方向伝送線に沿って前記バスにさらに接続される第2のデバイスに制御信号を伝送するステップと、
   前記制御信号が前記双方向伝送線に沿って前記第2のデバイスに伝送されるとき、前記第1のデバイスの位相カウントを追跡するステップと、
   前記双方向伝送線に沿って前記第1のデバイスが前記第2のデバイスから同期インジケータ信号を取得することを可能にするために前記位相カウントに基づいて前記制御信号の前記伝送を一時的に停止するステップと、
   伝送が前記第1のデバイスによって一時的に停止されている間、前記第2のデバイスから前記双方向伝送線を介して同期インジケータ信号が取得されたかどうかに基づいて前記第1のデバイスと前記第2のデバイスとの同期を確認するステップと
   を含む、方法。
2. 前記第1のデバイスと前記第2のデバイスとの同期を確認するステップが、
   伝送が一時的に停止されている間、同期インジケータ信号が前記第1のデバイスによって取得された場合、前記第1のデバイスと前記第2のデバイスとが同期していることを確認するステップと、
   伝送が一時的に停止されている間、同期インジケータ信号が前記第1のデバイスによって取得されない場合、前記第1のデバイスと前記第2のデバイスとが同期していないことを検出するステップと
   を含む、請求項1に記載の方法。
3. 同期の欠如が検出されると、同期エラーインジケータが生成される、請求項2に記載の方法。
4. 前記第1のデバイスの前記位相カウントが、前記第1のデバイスによって前記双方向伝送線に沿って前記第2のデバイスに伝送されるビットシーケンスに対応するビットカウントである、請求項1に記載の方法。
5. 前記第1のデバイスが同期インジケータ信号を取得することを可能にするために前記制御信号の前記伝送を一時的に停止するステップが、前記第1のデバイスの前記位相カウントに基づいて周期的に実行される、請求項1に記載の方法。
6. 前記第1のデバイスの前記位相カウントが所定の数に達したときに、前記制御信号の前記伝送を一時的に停止するステップが実行される、請求項5に記載の方法。
7. 前記双方向伝送線に沿って制御信号を伝送するステップが、制御ワードを伝送するステップを含む、請求項1に記載の方法。
8. 前記制御ワードにデータ伝送問題が存在するかどうかを検出するために前記制御ワードに関する巡回冗長検査(CRC)を実行するステップと、前記制御ワードにデータ伝送問題が検出されると、CRCエラーインジケータを生成するステップとをさらに含む、請求項7に記載の方法。
9. 前記双方向伝送線に沿った前記制御信号の前記伝送と同時に、前記バスの少なくとも1つの単方向データ伝送線に沿って前記第2のデバイスにデータを伝送するステップをさらに含む、請求項1に記載の方法。
10. データの伝送前に前記第1のデバイスを前記第2のデバイスに最初に同期させるためにラーニングモードトレーニングサイクルを実行するステップをさらに含む、請求項9に記載の方法。
11. 前記第1のデバイスがオーディオプロセッササブシステムを含み、前記第2のデバイスがコーダ−デコーダ(CODEC)サブシステムを含み、前記第2のデバイスに伝送される前記データが、フレーミングされていないシリアルオーディオデータを含む、請求項10に記載の方法。
12. 制御信号が前記双方向伝送線を介して伝送されるレートよりも実質的に大きいレートで前記少なくとも1つの単方向データ伝送線に沿ってデータが伝送される、請求項10に記載の方法。
13. 前記双方向伝送線に沿った前記制御信号の前記伝送と同時に、前記バスの少なくとも1つの単方向データ伝送線に沿って前記第2のデバイスからデータを取得するステップをさらに含む、請求項1に記載の方法。
14. 前記第1のデバイスがオーディオプロセッササブシステムを含み、前記第2のデバイスがCODECサブシステムを含み、前記第2のデバイスから取得される前記データが、フレーミングされていないシリアルオーディオデータを含む、請求項13に記載の方法。
15. 前記第1のデバイスがステートマシンを含み、前記第2のデバイスがステートマシンを含
    み、前記第1のデバイスの前記ステートマシンと前記第2のデバイスの前記ステートマシンとが同じ位相カウントの場合に、前記同期インジケータ信号が取得される、請求項1に記載の方法。
16. 双方向伝送線を有するシリアル時分割多重(TDM)バスに結合される第1のデバイスであって、前記第1のデバイスは、
    前記双方向伝送線に沿って制御信号を第2のデバイスに伝送することと、
    前記制御信号が前記双方向伝送線に沿って前記第2のデバイスに伝送されるとき、位相カウントを追跡することと、
    前記双方向伝送線に沿って前記第1のデバイスが前記第2のデバイスから同期インジケータ信号を取得することを可能にするために前記位相カウントに基づいて前記制御信号の前記伝送を一時的に停止することと、
    伝送が一時的に停止されている間、前記第2のデバイスから前記双方向伝送線を介して同期インジケータ信号が取得されたかどうかに基づいて前記第2のデバイスとの同期を確認することと
    を行うように構成される、処理回路
    を備える、第1のデバイス。
17. 前記処理回路が、同期の欠如が検出されると、同期エラーインジケータを生成するようにさらに構成される、請求項16に記載のデバイス。
18. 前記処理回路が、前記双方向伝送線に沿った前記制御信号の前記伝送と同時に、前記TDMバスの1つまたは複数の単方向データ伝送線に沿った前記第2のデバイスへのデータ信号の伝送を制御するようにさらに構成される、請求項16に記載のデバイス。
19. 前記処理回路が、データ信号の伝送前に前記第1のデバイスを前記第2のデバイスに最初に同期させるためにラーニングモードトレーニングサイクルを実行するようにさらに構成される、請求項18に記載のデバイス。
20. 前記処理回路が、前記双方向伝送線を介して伝送されるべき制御ワードにデータ伝送問題が存在するかどうかを検出するために前記制御ワードに関する巡回冗長検査(CRC)を実行するようにさらに構成される、請求項16に記載のデバイス。
21. 前記処理回路が、前記TDMバスの別個の単方向クロック線に沿って前記第2のデバイスに伝送するためのシステムクロック信号をシステムクロックソースから取得するようにさらに構成される、請求項16に記載のデバイス。
22. 前記処理回路が、ステートマシンとして動作するように構成され、前記第1のデバイスの前記ステートマシンと前記第2のデバイスの前記ステートマシンとが同じ位相カウントの場合に、前記同期インジケータ信号が取得される、請求項16に記載のデバイス。
23. 第1のデバイスであって、
    シリアル時分割多重(TDM)バスの双方向伝送線に沿って前記TDMバスにさらに接続される第2のデバイス内の第2のステートマシンに制御信号を伝送するための手段と、
    前記制御信号が前記双方向伝送線に沿って前記第2のステートマシンに伝送されるとき、前記第1のデバイス内の第1のステートマシンの位相カウントを追跡するための手段と、
    前記双方向伝送線に沿って前記第1のデバイスが前記第2のステートマシンから同期インジケータ信号を取得することを可能にするために前記位相カウントに基づいて前記制御信号の前記伝送を一時的に停止するための手段と、
    伝送が前記第1のデバイスによって一時的に停止されている間、前記第2のデバイスから前記双方向伝送線を介して同期インジケータ信号が取得されたかどうかに基づいて前記第1のデバイスと前記第2のデバイスとの同期を確認するための手段と
    を含み、
    前記第1のステートマシンと前記第2のステートマシンとが同じ位相カウントの場合に、前記同期インジケータ信号が取得される、第1のデバイス。
24. 前記第1のデバイスと前記第2のデバイスとの同期を確認するための前記手段が、
    伝送が一時的に停止されている間、同期インジケータ信号が前記第1のデバイスによって取得された場合、前記第1のデバイスと前記第2のデバイスとが同期していることを確認するための手段と、
    伝送が一時的に停止されている間、同期インジケータ信号が前記第1のデバイスによって取得されない場合、前記第1のデバイスと前記第2のデバイスとが同期していないことを検出するための手段と
    を含む、請求項23に記載の第1のデバイス。
25. 同期の欠如が検出されると、同期エラーインジケータを生成するための手段をさらに含む、請求項24に記載の第1のデバイス。
26. 前記双方向伝送線に沿った前記制御信号の前記伝送と同時に、前記TDMバスの1つまたは複数の単方向データ伝送線に沿った前記第2のデバイスへのデータ信号の伝送を制御するための手段をさらに含む、請求項23に記載の第1のデバイス。
27. 1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令は、少なくとも1つの処理回路によって実行されたとき、前記少なくとも1つの処理回路に、
    シリアル時分割多重(TDM)バスの双方向伝送線に沿って第1のデバイスから第2のデバイスに制御信号を伝送することと、
    前記制御信号が前記双方向伝送線に沿って前記第2のデバイスに伝送されるとき、前記第1のデバイスの位相カウントを追跡することと、
    前記双方向伝送線に沿って前記第1のデバイスが前記第2のデバイスから同期インジケータ信号を取得することを可能にするために前記位相カウントに基づいて前記制御信号の前記伝送を一時的に停止することと、
    伝送が前記第1のデバイスによって一時的に停止されている間、前記第2のデバイスからの前記双方向伝送線を介した同期インジケータ信号の受信に基づいて前記第1のデバイスと前記第2のデバイスとの同期を確認することと
    を行わせる、プロセッサ可読記憶媒体。
28. 前記プロセッサ可読記憶媒体が、1つまたは複数の命令をさらに含み、前記1つまたは複数の命令が、少なくとも1つの処理回路によって実行されたとき、前記少なくとも1つの処理回路に、
    伝送が一時的に停止されている間、同期インジケータ信号が前記第1のデバイスによって取得された場合、前記第1のデバイスと前記第2のデバイスとが同期していることを確認することと、
    伝送が一時的に停止されている間、同期インジケータ信号が前記第1のデバイスによって取得されない場合、前記第1のデバイスと前記第2のデバイスとが同期していないことを検出することと
    によって前記第1のデバイスと前記第2のデバイスとの同期を確認させる、請求項27に記載のプロセッサ可読記憶媒体。
29. 前記プロセッサ可読記憶媒体が、1つまたは複数の命令をさらに含み、前記1つまたは複数の命令が、少なくとも1つの処理回路によって実行されたとき、前記少なくとも1つの処理回路に、同期の欠如が検出されると、同期エラーインジケータを生成させる、請求項28に記載のプロセッサ可読記憶媒体。
30. 前記プロセッサ可読記憶媒体が、1つまたは複数の命令をさらに含み、前記1つまたは複数の命令が、少なくとも1つの処理回路によって実行されたとき、前記少なくとも1つの処理回路に、
    前記双方向伝送線に沿った前記制御信号の前記伝送と同時に、前記TDMバスの1つまたは複数の単方向データ伝送線に沿って前記第1のデバイスから前記第2のデバイスへのデータ信号の伝送を制御すること
    を行わせる、請求項27に記載のプロセッサ可読記憶媒体。

Images