JP6237523B2 - 過電流検出回路及び画像形成装置 - Google Patents

Description

本発明は、過電流検出回路及び画像形成装置に関する。

プリンター、複写機、複合機等の画像形成装置は、印刷用紙等の記録媒体に画像を形成する動作を行うために、記録媒体を搬送する搬送装置、感光体ドラムを露光して静電潜像を形成する露光装置、感光体ドラムに形成された静電潜像にトナーを供給してトナー像を形成する現像装置、トナー像を記録媒体上に転写する転写装置、転写後の感光体ドラムに残存する電荷を除去する除電装置、転写されたトナー像を記録媒体上に定着させる定着装置等を備えている。

このため、画像形成装置は、記録媒体を搬送するためのモーター、トナーを補給するためのモーター、感光体ドラムを回転駆動するためのモーター、定着装置を駆動するためのモーター等の各種モーターや、露光に用いる光を照射する露光ＬＥＤ、電荷を除去するための除電光を照射する除電ＬＥＤ等の各種ＬＥＤを備えている。

このような画像形成装置において、記録媒体の詰まり（紙詰まり：ジャム）に起因して画像形成動作が予期せず停止された場合等に、モーターやＬＥＤに過電流が流れる虞がある。その結果、モーターやＬＥＤの焼損や故障を招く虞がある。このため、画像形成装置は、従来からモーターやＬＥＤに流れる過電流を検出する過電流検出回路を備え、過電流を検出した場合に、モーターやＬＥＤの動作を停止する制御を行っている。

下記特許文献１乃至４には、ソレノイドやモーター等の負荷の状態を監視（検出）する技術が開示されている。具体的には、下記特許文献１には、ソレノイド負荷の両端の電位差を計測する差動増幅回路と、この差動増幅回路の出力電圧と基準電圧とを比較する比較器と、をソレノイド負荷毎に設けてソレノイド負荷の正常・異常を監視する技術が開示されている。

また、下記特許文献２には、ステッピングモーターのコイルの断線を示す信号と短絡を示す信号とを排他的論理和回路を用いてまとめ、コイルの断線と短絡とを１つのポートで検出可能にする技術が開示されている。下記特許文献３には、３相（Ｕ相、Ｖ相、Ｗ相）の合成電流を１本の過電流検出用抵抗によって検出し、マイコン内演算によって磁極位置を推定する技術が開示されている。下記特許文献４には、マイクロプロセッサーの１つのポートを通して複数箇所の温度情報を取り込む技術が開示されている。

ところで、過電流を検出するには、基本的には上述の特許文献１に開示された技術のように、過電流を検出する過電流検出回路を負荷毎に設け、各々の過電流検出回路の検出結果をコンピュータに取り込む必要がある。しかし、少なくとも十個程度、或いはそれ以上のモーターやＬＥＤ等の負荷を備える画像形成装置においては、過電流検出回路の検出結果を取り込むために必要となるポート数が多くなる。このため、画像形成装置の構成が複雑になるとともに高価になるという問題がある。

ここで、上述の特許文献２乃至４に開示された技術を用いれば、使用するポートの数を削減することができると考えられる。しかし、上述の特許文献２に開示された技術では、使用するポートの数を削減するために排他的論理回路が必要になる。このため、コストが上昇するという問題がある。また、上述の特許文献３及び４に開示された技術では、負荷の状態（駆動中か否か等）を意識する必要があるため、制御が複雑化するという問題がある。

これらの問題を回避するため、下記特許文献５には、複数の負荷の状態を意識することなく、簡易且つ安価に負荷に流れる過電流を検出可能な過電流検出回路が開示されている。具体的には、この過電流検出回路には、互いに同じ電源電圧が供給される複数の負荷の各々に対応して、負荷に過電流が流れたときにオン状態になる複数のスイッチ素子が設けられている。

更に、この過電流検出回路には、オン状態になったスイッチ素子を介して負荷に供給される電源電圧が印加され、当該印加された電源電圧を分圧して出力端に出力する抵抗分圧回路が設けられている。この抵抗分圧回路は、オン状態になったスイッチ素子の組み合わせに応じて互いに異なる電圧が出力端に現れるように電源電圧を分圧する。これにより、出力端に現れる電圧を参照するだけで、オン状態になったスイッチ素子の組み合わせ、つまり、過電流が流れた負荷を判定可能となっている。

特開平１０−３３８１２５号公報 特開平７−９９７９６号公報 特開２００７−１６６６９５号公報 特開２００３−２９４５４３号 特開２０１３−０７６８０９号

そこで、互いに異なる電源電圧が供給される複数の負荷に流れる過電流を検出する場合にも、上述の特許文献５に開示された過電流検出回路を採用するとする。しかし、この場合、複数の負荷に同時に過電流が流れると、オン状態になった複数のスイッチ素子を介して、それぞれ異なる電源電圧が抵抗分圧回路に印加される。これにより、高い電源電圧が供給される負荷に対応するスイッチ素子から、低い電源電圧が供給される負荷に対応するスイッチ素子に向けて電流が流れ込む虞がある。その結果、出力端に、オン状態になった複数のスイッチ素子の組み合わせに応じて想定していた電圧が適切に現れず、過電流が流れた負荷を適切に判定できない虞がある。

本発明は、上記事情に鑑みてなされたものであり、互いに異なる電源電圧が供給される複数の負荷に流れる過電流を、負荷の状態を意識することなく簡易且つ適切に検出することができる過電流検出回路、及び当該過電流検出回路を備える画像形成装置を提供することを目的とする。

本発明に係る過電流検出回路は、互いに異なる電源電圧が供給される複数の負荷に流れる過電流を検出する過電流検出回路において、前記複数の負荷の各々に対応して設けられ、対応する負荷に流れる過電流によってオン状態になる複数のスイッチ素子と、前記複数のスイッチ素子のうちのオン状態になったスイッチ素子を介して当該スイッチ素子に対応する負荷に供給される電源電圧が印加され、当該印加された電源電圧を用いて予め定められた一定レベルの検出用電圧を生成する定電圧生成回路と、前記定電圧生成回路によって生成された前記検出用電圧を分圧して出力端に出力する抵抗分圧回路であって、オン状態になったスイッチ素子の組み合わせに応じて互いに異なる電圧が前記出力端に現れるようにされた抵抗分圧回路とを備え、前記抵抗分圧回路は、一端が前記複数のスイッチ素子の各々に接続されるとともに他端が前記出力端に接続された複数の第１抵抗と、一端が前記出力端に接続されるとともに他端が接地された第２抵抗と、を備え、前記定電圧生成回路は、一端が前記複数のスイッチ素子の各々に接続されるとともに他端が接地されることで、前記抵抗分圧回路と並列に設けられていることを特徴とする。

この構成によれば、過電流が流れた負荷の組み合わせに応じて、つまり、オン状態になったスイッチ素子の組み合わせに応じて、異なる電源電圧が定電圧生成回路に印加されたとしても、定電圧生成回路によって一定レベルの検出用電圧が生成される。これにより、抵抗分圧回路は、定電圧生成回路によって生成された一定レベルの検出用電圧を、オン状態になったスイッチ素子の組み合わせに応じて互いに異なる電圧を出力端に出力するように適切に分圧することができる。その結果、出力端に出力された電圧を参照するだけで、互いに異なる電源電圧が供給される複数の負荷に流れる過電流を、負荷の状態を意識することなく簡易且つ適切に検出することができる。
この構成によれば、過電流が流れた負荷の組み合わせに応じて、つまり、オン状態になったスイッチ素子の組み合わせに応じて、異なる電源電圧が定電圧生成回路に印加されたとしても、定電圧生成回路が抵抗分圧回路と並列に接続されているので、オン状態になったスイッチ素子に接続された第１抵抗の一端には、一定レベルの検出用電圧が印加される。これにより、抵抗分圧回路は、オン状態のスイッチ素子の組み合わせに応じて異なる第１抵抗の組み合わせ及び第２抵抗の抵抗値によって定まる、オン状態のスイッチ素子の組み合わせに応じて異なる分圧比で、検出用電圧を適切に分圧することができる。その結果、抵抗分圧回路は、オン状態のスイッチ素子の組み合わせに応じて異なる電圧を適切に出力端に出力することができる。

また、前記定電圧生成回路は、前記複数のスイッチ素子の各々に対応して設けられ、スイッチ素子がオン状態のときに印加される電源電圧を用いて前記検出用電圧を生成する複数のツェナーダイオードを備えることが好ましい。

この構成によれば、スイッチ素子の数、つまり、負荷の数と同じ数のツェナーダイオードを用いて、簡易に且つ安価に定電圧生成回路を構成することができる。

または、前記検出用電圧は、前記複数の負荷に供給される電源電圧のうちの最小の電源電圧に定められ、前記定電圧生成回路は、前記複数のスイッチ素子のうちの前記最小の電源電圧が供給される負荷に対応する基準スイッチ素子を除くスイッチ素子の各々に対応して設けられ、スイッチ素子がオン状態のときに印加される電源電圧を用いて前記検出用電圧を生成する１以上のツェナーダイオードを備えることが好ましい。

この構成によれば、スイッチ素子の数よりも一つ少ない数、つまり、負荷の数よりも一つ少ない数のツェナーダイオードを用いて、より簡易に且つより安価に定電圧生成回路を構成することができる。

また、本発明に係る画像形成装置は、記録媒体上に画像を形成する画像形成装置において、前記過電流検出回路と、前記負荷の駆動を制御するとともに、前記過電流検出回路の前記出力端に現れる電圧を参照して過電流が流れた負荷を判定する制御部とを備えることを特徴とする。

この構成によれば、制御部は、過電流検出回路の出力端に現れる電圧を参照して、負荷の状態を意識することなく簡易に、過電流が流れた負荷を判定することができる。これにより、制御部は、過電流が流れた負荷を判定した場合に、当該負荷の駆動を停止させる等の制御を行うことができる。その結果、過電流が流れた影響で負荷が損傷する虞を抑制することができる。

また、前記制御部は、前記負荷の駆動を制御する駆動信号を出力する出力ポートと、前記過電流検出回路の前記出力端が接続される入力ポートとを備えることが好ましい。

この構成によれば、負荷の駆動を制御するとともに過電流が流れた負荷を判定可能な制御部を、負荷の駆動を制御する駆動信号を出力するために必要な出力ポートの数よりも１つだけ多い数のポートを備えるようにして、簡易且つ安価に構成することができる。

本発明によれば、互いに異なる電源電圧が供給される複数の負荷に流れる過電流を、負荷の状態を意識することなく簡易且つ適切に検出することができる過電流検出回路、及び当該過電流検出回路を備える画像形成装置を提供することができる。

本発明の画像形成装置の一実施形態に係る複合機の正面図である。 複合機の要部構成を示すブロック図である。 本発明の過電流検出回路の一実施形態に係る過電流検出回路の回路図である。 過電流検出回路の等価回路を示す回路図である。 抵抗分圧回路の等価回路を示す回路図である。

以下、本発明に係る実施形態を図面に基づいて説明する。尚、本実施形態では、画像形成装置として複合機を例に説明するが、これに限定する趣旨ではなく、画像形成装置は、例えば、複写機、プリンター、又はファクシミリ装置であってもよい。

図１は、本発明の画像形成装置の一実施形態に係る複合機の正面図である。図１に示すように、複合機１は、本体部１ａ、スキャナー部１ｂ、及び操作表示パネル１ｃを備え、コピー機能、プリント機能、ファクシミリ送信／受信機能を実行可能である。また、複合機１は、ネットワークを介して端末装置から送信されてきた原稿画像データの印刷、スキャナー部１ｂで読み取った原稿画像データの端末装置に向けた送信等も実行可能である。

図２は、複合機１の要部構成を示すブロック図である。図２に示すように、複合機１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１（制御部）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３、各種センサー群１４、用紙搬送部１５、画像読取部１６、データ格納部１７、画像形成部１８、通信Ｉ／Ｆ部１９、及び操作表示部２０を備えている。

ＣＰＵ１１は、ＲＯＭ１２に記憶されている制御プログラムに基づき、各種センサー群１４から出力される各種検出信号を参照しつつ、操作表示部２０から入力される操作指示又は通信Ｉ／Ｆ部１９を介して入力される端末装置等からの各種指示に応じて複合機１の動作を制御する。例えば、ＣＰＵ１１は、画像読取部１６による画像データの読み取り制御、或いは、データ格納部１７に記憶されている原稿画像データ、プリント画像データ、及びファクシミリ画像データ等の各種画像データのプリント制御や送信制御を行う。また、ＣＰＵ１１は、各種センサー群１４の一種である後述の過電流検出回路の検出結果を参照して、過電流が流れた部位の判定も行う。

ＲＯＭ１２は、ＣＰＵ１１で実行される制御プログラム及びその他のデータを記憶するＥＥＰＲＯＭ等の不揮発性メモリーである。ＲＡＭ１３は、ＣＰＵ１１が制御プログラムを実行して各種動作を行う際に、データの一時保存先となるワーキングエリアとして用いられる揮発性メモリーである。

各種センサー群１４は、用紙切れ検出センサー、用紙詰まり検出センサー、用紙位置検出センサー、温度センサー等の画像形成動作に必要な各種センサーを含む。各センサーは、検出した各種情報を検出信号としてＣＰＵ１１に出力する。尚、後述の過電流検出回路も各種センサー群１４に含まれる。

用紙搬送部１５は、搬送ローラーや、当該搬送ローラーの駆動用モーター等を備えている。用紙搬送部１５は、用紙トレイに収納されている印刷用紙（記録媒体）を画像形成部１８に搬送する。また、用紙搬送部１５は、画像形成部１８で画像形成処理が行われた印刷用紙を図示しない排紙トレイに搬送する。

画像読取部１６は、ＡＤＦ（自動原稿送り装置）及びＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）等を備えている。画像読取部１６は、ＡＤＦによって順次搬送される原稿の画像をＣＣＤに読み取らせ、原稿画像に基づく原稿画像データを出力する。尚、画像読取部１６から出力された原稿画像データはＣＰＵ１１を介してデータ格納部１７に記憶される。

データ格納部１７は、例えばハードディスクドライブによって構成されている。データ格納部１７には、ＣＰＵ１１の制御の下、各種データが記憶される。例えば、データ格納部１７には、原稿画像データ、通信Ｉ／Ｆ部１９が端末装置から受信するプリント画像データ、及び通信Ｉ／Ｆ部１９が公衆網から受信するファクシミリ画像データ等の各種データが記憶される。

画像形成部１８は、ＣＰＵ１１の制御の下、データ格納部１７に格納されている原稿画像データ、プリント画像データ、又はファクシミリ画像データを用いて画像形成処理を行う。具体的には、画像形成部１８は、画像形成処理において、感光体ドラム（図略）を回転させながら、感光体ドラムの周面を露光することにより、上記の各種画像データが示す画像の静電潜像を感光体ドラムの周面に形成する。そして、画像形成部１８は、トナーカートリッジ（図略）に収容されたトナーを当該形成された静電潜像に供給することにより、感光体ドラムの周面にトナー像を形成する。そして、画像形成部１８は、用紙搬送部１５によって搬送された印刷用紙にトナー像を転写し、転写された画像を定着ローラーによって印刷用紙に定着させる。その後、画像形成部１８は、除電用の光を感光体ドラムの周面に照射することにより、感光体ドラムの周面に残存した電荷を除去する。

画像形成部１８は、上記画像形成処理を行うために、感光体ドラムを回転駆動するためのモーター、トナーを供給するためのモーター、定着ローラーを駆動するためのモーター等の各種モーターや、露光に用いる光を照射する露光ＬＥＤ、電荷を除去するための除電光を照射する除電ＬＥＤ等の各種ＬＥＤを備えている。

通信Ｉ／Ｆ部１９は、クライアントコンピュータ（図略）や公衆網（図略）に接続され、クライアントコンピュータや公衆網との間で各種信号の送受信を行う。

操作表示部２０は、操作表示パネル１ｃとしてのタッチパネル２０ａ及び各種操作キーを備えている。操作表示部２０は、操作キーの操作内容をＣＰＵ１１に出力するとともに、ＣＰＵ１１の制御の下でタッチパネル２０ａへ種々の情報を表示する。操作表示部２０が備える各種操作キーは、例えばコピー機能切替キー、プリント機能切替キー、スキャン機能切替キー、ファクシミリ機能切替キー、スタートキー、ストップ／クリアキー、電源キー、テンキーが挙げられる。尚、コピー機能切替キー、プリント機能切替キー、スキャン機能切替キー、及びファクシミリ機能切替キーは、各機能をユーザーが使用する場合に、各機能の動作モードへ複合機１を切り替える為のキーである。また、タッチパネル２０ａに各種ボタンを表示することによって、以上の各種操作キー以外のソフトキーの利用も可能である。

〔過電流検出回路〕
図３は、本発明の過電流検出回路の一実施形態に係る過電流検出回路３０の回路図である。以下、過電流検出回路３０の詳細について説明する。

図３に示すように、過電流検出回路３０は、ＣＰＵ１１及び駆動回路Ｄ１、Ｄ２に接続されている。

ＣＰＵ１１には、負荷の駆動を制御する駆動信号を出力する複数の出力ポートＰ１１、Ｐ１２と、負荷に流れる過電流の検出に用いられる入力ポートＰ２１とが設けられている。本実施形態では、出力ポートＰ１１は、除電ＬＥＤ１８１（負荷）の駆動を制御する駆動信号が出力されるポートであるとする。また、出力ポートＰ１２は、ドラムモーター１８２（負荷）の駆動を制御する駆動信号が出力されるポートであるとする。

尚、除電ＬＥＤ１８１は、電荷を除去するための除電光を照射するＬＥＤであり、画像形成部１８に設けられている。ドラムモーター１８２は、感光体ドラムを回転駆動するためのモーターであり、画像形成部１８に設けられている。

出力ポートＰ１１には、駆動回路Ｄ１が接続され、出力ポートＰ１２には、駆動回路Ｄ２が接続されている。駆動回路Ｄ１は、出力ポートＰ１１から出力された駆動信号に応じて、除電ＬＥＤ１８１を駆動又は停止させる。駆動回路Ｄ２は、出力ポートＰ１２から出力された駆動信号に応じて、ドラムモーター１８２を駆動又は停止させる。

具体的には、駆動回路Ｄ１、Ｄ２には、それぞれ、ＮＰＮトランジスターＱ１、ＰＮＰトランジスターＱ２、ダイオードｄ、及び抵抗Ｒ１〜Ｒ７が設けられている。

駆動回路Ｄ１において、ＮＰＮトランジスターＱ１のベースは、抵抗Ｒ６を介して出力ポートＰ１１に接続されている。ＮＰＮトランジスターＱ１のエミッターは、接地されている。ＮＰＮトランジスターＱ１のコレクターは、抵抗Ｒ１を介してＰＮＰトランジスターＱ２のベースに接続されている。ＰＮＰトランジスターＱ２のエミッターは、除電ＬＥＤ１８１の駆動に用いる電源電圧ＶＳ１（例えば、２４Ｖ）の給電線（図略）に接続されている。ＰＮＰトランジスターＱ２のコレクターは、後述のＰＮＰトランジスター３１ａのエミッター及び抵抗Ｒ３に接続されている。

次に駆動回路Ｄ１の動作について説明する。例えば、出力ポートＰ１１から除電ＬＥＤ１８１の駆動を示すハイレベルの駆動信号が出力されたとする。この場合、ハイレベルの駆動信号がＮＰＮトランジスターＱ１のベースに入力されたことによって、ＮＰＮトランジスターＱ１のコレクターからエミッターに向けて電流が流れる。これにより、ＰＮＰトランジスターＱ２のベース電圧が下降し、ＰＮＰトランジスターＱ２のベース電圧がＰＮＰトランジスターＱ２のエミッター電圧よりも低くなると、ＰＮＰトランジスターＱ２のエミッターからコレクターに向けて電流が流れる。その結果、電源電圧ＶＳ１が抵抗Ｒ３、Ｒ５を介して除電ＬＥＤ１８１に供給され、除電ＬＥＤ１８１が駆動する。

一方、出力ポートＰ１１から除電ＬＥＤ１８１の停止を示すローレベルの駆動信号が出力されたとする。この場合、駆動回路Ｄ１では、ローレベルの駆動信号がＮＰＮトランジスターＱ１のベースに入力されたことによって、ＮＰＮトランジスターＱ１のコレクターからエミッタに向けて流れていた電流が遮断される。これにより、ＰＮＰトランジスターＱ２のベース電圧が復帰し、ＰＮＰトランジスターＱ２のエミッターからコレクターに向けて流れていた電流が遮断される。その結果、除電ＬＥＤ１８１への電源電圧ＶＳ１の供給が遮断され、除電ＬＥＤ１８１が停止する。

駆動回路Ｄ２においては、ＮＰＮトランジスターＱ１のベースは、抵抗Ｒ６を介して出力ポートＰ１２に接続されている。また、ＰＮＰトランジスターＱ２のエミッターは、ドラムモーター１８２の駆動に用いる電源電圧ＶＳ２（例えば、１２Ｖ）の給電線（図略）に接続されている。ＰＮＰトランジスターＱ２のコレクターは、後述のＰＮＰトランジスター３１ｂのエミッターに接続されている。その他は、駆動回路Ｄ１と同様の構成である。尚、電源電圧ＶＳ１と電源電圧ＶＳ２は、互いに電圧レベルが異なっている。

駆動回路Ｄ２の動作は、上述した駆動回路Ｄ１の動作と同様である。つまり、出力ポートＰ１２からドラムモーター１８２の駆動を示すハイレベルの駆動信号が出力された場合、駆動回路Ｄ２は、電源電圧ＶＳ２を抵抗Ｒ３、Ｒ５を介してドラムモーター１８２に供給し、ドラムモーター１８２を駆動させる。一方、出力ポートＰ１２からドラムモーター１８２の停止を示すローレベルの駆動信号が出力された場合、駆動回路Ｄ２は、ドラムモーター１８２への電源電圧ＶＳ２の供給を遮断し、ドラムモーター１８２を停止させる。

過電流検出回路３０は、ＰＮＰトランジスター３１ａ、３１ｂ（スイッチ素子）と、定電圧生成回路３３と、抵抗分圧回路３２と、を備え、除電ＬＥＤ１８１及びドラムモーター１８２に流れる過電流を検出する。過電流検出回路３０の出力端は、ＣＰＵ１１の入力ポートＰ２１に接続されている。

ＰＮＰトランジスター３１ａは、除電ＬＥＤ１８１に流れる過電流を検出するために設けられている。つまり、ＰＮＰトランジスター３１ａは、除電ＬＥＤ１８１に対応して設けられている。ＰＮＰトランジスター３１ａは、除電ＬＥＤ１８１に過電流が流れた場合に、エミッターからコレクターに電流が流れる状態（以下、オン状態と示す）になる。

具体的には、ＰＮＰトランジスター３１ａのエミッターは、駆動回路Ｄ１に設けられたトランジスターＱ２のコレクターに接続されている。ＰＮＰトランジスター３１ａのベースは、駆動回路Ｄ１に設けられた抵抗Ｒ３、Ｒ４を介してトランジスターＱ２のコレクターに接続されている。

つまり、除電ＬＥＤ１８１に過電流が流れた場合、駆動回路Ｄ１に設けられた抵抗Ｒ３、Ｒ４による電圧降下が大きくなり、ＰＮＰトランジスター３１ａのベース電圧が下降する。これにより、ＰＮＰトランジスター３１ａのベース電圧がＰＮＰトランジスター３１ａのエミッタ電圧よりも低くなると、ＰＮＰトランジスター３１ａのエミッターからコレクターに向けて電流が流れ、ＰＮＰトランジスター３１ａがオン状態になる。

ＰＮＰトランジスター３１ｂは、ドラムモーター１８２に流れる過電流を検出するために設けられている。つまり、ＰＮＰトランジスター３１ｂは、ドラムモーター１８２に対応して設けられている。ＰＮＰトランジスター３１ｂは、ドラムモーター１８２に過電流が流れた場合にオン状態になる。

具体的には、ＰＮＰトランジスター３１ｂのエミッターは、駆動回路Ｄ２に設けられたトランジスターＱ２のコレクターに接続されている。ＰＮＰトランジスター３１ｂのベースは、駆動回路Ｄ２に設けられた抵抗Ｒ３、Ｒ４を介してトランジスターＱ２のコレクターに接続されている。

つまり、ドラムモーター１８２に過電流が流れた場合、駆動回路Ｄ２に設けられた抵抗Ｒ３、Ｒ４による電圧降下が大きくなり、ＰＮＰトランジスター３１ｂのベース電圧が下降する。これにより、ＰＮＰトランジスター３１ｂのベース電圧がＰＮＰトランジスター３１ｂのエミッタ電圧よりも低くなると、ＰＮＰトランジスター３１ｂのエミッターからコレクターに向けて電流が流れ、ＰＮＰトランジスター３１ｂがオン状態になる。

図４は、過電流検出回路３０の等価回路を示す回路図である。図３及び図４に示すように、定電圧生成回路３３は、抵抗分圧回路３２と並列に接続されている。定電圧生成回路３３は、オン状態になったＰＮＰトランジスター３１ａ、３１ｂを介して印加される電源電圧ＶＳ１、ＶＳ２を用いて、一定レベルの検出用電圧を生成する。

具体的には、定電圧生成回路３３には、ＰＮＰトランジスター３１ａ、３１ｂの各々に対応する２つのツェナーダイオード３３ａ、３３ｂが設けられている。ツェナーダイオード３３ａのカソードは、ＰＮＰトランジスター３１ａに接続され、アノードは接地されている。同様に、ツェナーダイオード３３ｂのカソードは、ＰＮＰトランジスター３１ａに接続され、アノードは接地されている。ツェナーダイオード３３ａ、３３ｂのツェナー電圧ＶＳは、互いに同じ電圧レベルに設定されている。また、ツェナー電圧ＶＳは、電源電圧ＶＳ１、ＶＳ２のうちの最小の電源電圧ＶＳ２以下の電圧レベル（例えば１０Ｖ）に定められている。

次に定電圧生成回路３３の動作について説明する。例えば、除電ＬＥＤ１８１に過電流が流れ、ＰＮＰトランジスター３１ａがオン状態になったとする。この場合、ツェナー電圧ＶＳよりも大きい電源電圧ＶＳ１が、ツェナーダイオード３３ａに印加される。これにより、ツェナーダイオード３３ａに電流が流れ、ツェナーダイオード３３ａは、ＰＮＰトランジスター３１ａとの接続点にツェナー電圧ＶＳを印加する。その結果、ＰＮＰトランジスター３１ａがオン状態になった場合に分圧抵抗３２ａに印加される電圧が、ツェナー電圧ＶＳに抑制される。

これと同様に、ドラムモーター１８２に過電流が流れ、ＰＮＰトランジスター３１ｂがオン状態になったとする。この場合、ツェナー電圧ＶＳよりも大きい電源電圧ＶＳ２がツェナーダイオード３３ｂに印加される。これにより、ツェナーダイオード３３ｂに電流が流れ、ツェナーダイオード３３ｂは、ＰＮＰトランジスター３１ｂとの接続点にツェナー電圧ＶＳを印加する。その結果、ＰＮＰトランジスター３１ｂがオン状態になった場合に分圧抵抗３２ｂに印加される電圧が、ツェナー電圧ＶＳに抑制される。

このようにして、定電圧生成回路３３は、オン状態になったＰＮＰトランジスター３１ａ、３１ｂを介して印加される電源電圧ＶＳ１、ＶＳ２を用いて、ツェナー電圧ＶＳと同じ一定レベルの検出用電圧を生成する。また、当該生成された検出用電圧は、定電圧生成回路３３と並列に接続された抵抗分圧回路３２に印加される。

尚、検出用電圧はツェナー電圧ＶＳと同じ電圧レベルであるので、以下、検出用電圧を検出用電圧ＶＳと示す。また、ツェナーダイオード３３ａ、３３ｂに代えて、印加された電圧を検出用電圧ＶＳに抑制する他の定電圧素子を定電圧生成回路３３に備えてもよい。

抵抗分圧回路３２には、定電圧生成回路３３により生成された検出用電圧ＶＳが印加される。抵抗分圧回路３２は、当該印加された検出用電圧ＶＳを分圧して出力端３２ｄに出力する。抵抗分圧回路３２の出力端３２ｄは、過電流検出回路３０の出力端として、ＣＰＵ１１の入力ポートＰ２１に接続されている。

具体的には、抵抗分圧回路３２は、分圧抵抗３２ａ、３２ｂ（第１抵抗）と分圧抵抗３２ｃ（第２抵抗）とを備えている。分圧抵抗３２ａは、一端がＰＮＰトランジスター３１ａのコレクターに接続され、他端が接続点Ｘに接続されている。分圧抵抗３２ｂは、一端がＰＮＰトランジスター３１ｂのコレクターに接続され、他端が接続点Ｘに接続されている。分圧抵抗３２ｃは、一端が接続点Ｘに接続され、他端が接地されている。抵抗分圧回路３２の出力端３２ｄは、分圧抵抗３２ａ、３２ｂと分圧抵抗３２ｃとの接続点Ｘに接続されている。

分圧抵抗３２ａ〜３２ｃの抵抗値は、オン状態になったＰＮＰトランジスター３１ａ、３１ｂの組み合わせに応じて互いに異なる電圧が出力端３２ｄに現れるように設定されている。これは、除電ＬＥＤ１８１に過電流が流れたのか、ドラムモーター１８２に過電流が流れたのか、或いは除電ＬＥＤ１８１とドラムモーター１８２との双方に過電流が流れたのかを判別可能にするためである。図４では、分圧抵抗３２ａ、３２ｂ、３２ｃの抵抗値を、それぞれ、Ｒ１１、Ｒ１２、Ｒ２０と示している。

図５は、抵抗分圧回路３２の等価回路を示す回路図である。除電ＬＥＤ１８１のみに過電流が流れた場合、ＰＮＰトランジスター３１ａのみがオン状態になる。この場合、抵抗分圧回路３２は、図５（ａ）に示す等価回路で表される。この場合、出力端３２ｄに現れる電圧Ｖは、以下の式で表される。
Ｖ＝ＶＳ×Ｒ２０／（Ｒ２０＋Ｒ１１）

一方、ドラムモーター１８２のみに過電流が流れた場合、ＰＮＰトランジスター３１ｂのみがオン状態になる。この場合、抵抗分圧回路３２は、図５（ａ）に示す等価回路の分圧抵抗３２ａを分圧抵抗３２ｂに置き換えた等価回路で表される。この場合、出力端３２ｄに現れる電圧Ｖは、以下の式で表される。
Ｖ＝ＶＳ×Ｒ２０／（Ｒ２０＋Ｒ１２）

これに対し、除電ＬＥＤ１８１とドラムモーター１８２の双方に過電流が流れた場合、ＰＮＰトランジスター３１ａ、３１ｂの双方がオン状態になる。この場合、抵抗分圧回路３２は、図５（ｂ）に示す等価回路で表され、出力端３２ｄに現れる電圧Ｖは、以下の式で表される。
Ｖ＝ＶＳ×Ｒ２０／（Ｒ２０＋（Ｒ１１×Ｒ１２）／（Ｒ１１＋Ｒ１２））

このように、過電流検出回路３０の出力端である出力端３２ｄには、除電ＬＥＤ１８１に過電流が流れたのか、ドラムモーター１８２に過電流が流れたのか、或いは除電ＬＥＤ１８１とドラムモーター１８２との双方に過電流が流れたのかに応じて、互いに異なる電圧Ｖが現れる。

上記実施形態の構成によれば、過電流が流れた負荷（除電ＬＥＤ１８１、ドラムモーター１８２）の組み合わせに応じて、つまり、オン状態になったＰＮＰトランジスター３１ａ、３１ｂの組み合わせに応じて、異なる電源電圧が定電圧生成回路３３に印加されたとしても、定電圧生成回路３３によって一定レベルの検出用電圧ＶＳが生成される。また、定電圧生成回路３３が抵抗分圧回路３２と並列に接続されているので、オン状態になったＰＮＰトランジスター３１ａ、３１ｂに接続された分圧抵抗３２ａ、３２ｂの一端には、一定レベルの検出用電圧ＶＳが印加される。

これにより、抵抗分圧回路３２は、オン状態のＰＮＰトランジスター３１ａ、３１ｂの組み合わせに応じて異なる分圧抵抗３２ａ、３２ｂの組み合わせ及び分圧抵抗３２ｃの抵抗値（Ｒ１１、Ｒ１２の組み合わせ及びＲ２０）によって定まる、オン状態のＰＮＰトランジスター３１ａ、３１ｂの組み合わせに応じて異なる分圧比で、検出用電圧ＶＳを適切に分圧することができる。その結果、抵抗分圧回路３２は、オン状態のＰＮＰトランジスター３１ａ、３１ｂの組み合わせに応じて異なる電圧を適切に出力端３２ｄに出力することができる。つまり、抵抗分圧回路３２は、定電圧生成回路３３によって生成された一定レベルの検出用電圧ＶＳを、オン状態になったＰＮＰトランジスター３１ａ、３１ｂの組み合わせに応じて互いに異なる電圧を出力端３２ｄに出力するように適切に分圧することができる。

また、ＰＮＰトランジスター３１ａ、３１ｂの数、つまり、負荷の数と同じ数のツェナーダイオード３３ａ、３３ｂを用いて、簡易に且つ安価に定電圧生成回路３３を構成することができる。

また、ＣＰＵ１１は、過電流検出回路３０の出力端に現れる電圧を参照して、負荷の状態を意識することなく簡易に、過電流が流れた負荷を判定することができる。これにより、ＣＰＵ１１は、過電流が流れた負荷を判定した場合に、当該負荷の駆動を停止させる等の制御を行うことができる。その結果、過電流が流れた影響で負荷が損傷する虞を抑制することができる。

また、負荷の駆動を制御するとともに過電流が流れた負荷を判定可能なＣＰＵ１１を、負荷の駆動を制御する駆動信号を出力するために必要な出力ポートの数よりも１つだけ多い数のポートを備えるようにして、簡易且つ安価に構成することができる。

尚、図１乃至図５に示した構成等は、本発明に係る実施形態の例示に過ぎず、本発明を当該実施形態に限定する趣旨ではない。

例えば、ツェナーダイオード３３ｂを備えないように簡素化し、ツェナーダイオード３３ａのツェナー電圧を電源電圧ＶＳ２と同じ電圧レベルに設定してもよい。

つまり、複数のＰＮＰトランジスター３１ａ、３１ｂのうちの最小の電源電圧ＶＳ２が供給される負荷に対応するＰＮＰトランジスター３１ｂ（基準スイッチ素子）を除くＰＮＰトランジスター３１ａの各々に対応する、１以上のツェナーダイオード３３ａを定電圧生成回路３３に備えるようにしてもよい。これに合わせて、当該１以上のツェナーダイオード３３ａのツェナー電圧を、前記最小の電源電圧ＶＳ２と同じ電圧レベルに設定してもよい。即ち、当該１以上のツェナーダイオード３３ａが、それぞれ、トランジスターがオン状態のときに印加される電源電圧を用いて、前記最小の電源電圧ＶＳ２と同じ電圧レベルの検出用電圧ＶＳを生成するようにしてもよい。

この場合、ＰＮＰトランジスターの数よりも一つ少ない数、つまり、負荷の数よりも一つ少ない数のツェナーダイオードを用いて、より簡易に且つより安価に定電圧生成回路３３を構成することができる。

また、上記実施形態では、本発明に係る過電流検出回路を複合機１に適用した場合を例に挙げて説明したが、本発明に係る過電流検出回路は、複合機１に限らず、プリンター、複写機、ファクシミリ等の画像形成装置にも適用可能である。

１ 複合機（画像形成装置）
１１ ＣＰＵ（制御部）
３０ 過電流検出回路
３１ａ、３１ｂ ＰＮＰトランジスター（スイッチ素子）
３２ 抵抗分圧回路
３２ａ、３２ｂ 分圧抵抗（第１抵抗）
３２ｃ 分圧抵抗（第２抵抗）
３２ｄ 出力端
３３ 定電圧生成回路
３３ａ、３３ｂ ツェナーダイオード
１８１ 除電ＬＥＤ（負荷）
１８２ ドラムモーター（負荷）
Ｐ１１、Ｐ１２ 出力ポート
Ｐ２１ 入力ポート
ＶＳ 検出用電圧
ＶＳ１、ＶＳ２ 電源電圧

Claims (5)

1. 互いに異なる電源電圧が供給される複数の負荷に流れる過電流を検出する過電流検出回路において、
   前記複数の負荷の各々に対応して設けられ、対応する負荷に流れる過電流によってオン状態になる複数のスイッチ素子と、
   前記複数のスイッチ素子のうちのオン状態になったスイッチ素子を介して当該スイッチ素子に対応する負荷に供給される電源電圧が印加され、当該印加された電源電圧を用いて予め定められた一定レベルの検出用電圧を生成する定電圧生成回路と、
   前記定電圧生成回路によって生成された前記検出用電圧を分圧して出力端に出力する抵抗分圧回路であって、オン状態になったスイッチ素子の組み合わせに応じて互いに異なる電圧が前記出力端に現れるようにされた抵抗分圧回路と
   を備え、
   前記抵抗分圧回路は、一端が前記複数のスイッチ素子の各々に接続されるとともに他端が前記出力端に接続された複数の第１抵抗と、一端が前記出力端に接続されるとともに他端が接地された第２抵抗と、を備え、
   前記定電圧生成回路は、一端が前記複数のスイッチ素子の各々に接続されるとともに他端が接地されることで、前記抵抗分圧回路と並列に設けられている
   ことを特徴とする過電流検出回路。
2. 前記定電圧生成回路は、前記複数のスイッチ素子の各々に対応して設けられ、スイッチ素子がオン状態のときに印加される電源電圧を用いて前記検出用電圧を生成する複数のツェナーダイオードを備えることを特徴とする請求項１記載の過電流検出回路。
3. 前記検出用電圧は、前記複数の負荷に供給される電源電圧のうちの最小の電源電圧に定められ、
   前記定電圧生成回路は、前記複数のスイッチ素子のうちの前記最小の電源電圧が供給される負荷に対応する基準スイッチ素子を除くスイッチ素子の各々に対応して設けられ、スイッチ素子がオン状態のときに印加される電源電圧を用いて前記検出用電圧を生成する１以上のツェナーダイオードを備えることを特徴とする請求項１記載の過電流検出回路。
4. 記録媒体上に画像を形成する画像形成装置において、
   請求項１から請求項３の何れか一項に記載の過電流検出回路と、
   前記負荷の駆動を制御するとともに、前記過電流検出回路の前記出力端に現れる電圧を参照して過電流が流れた負荷を判定する制御部と
   を備えることを特徴とする画像形成装置。
5. 前記制御部は、前記負荷の駆動を制御する制御信号を出力する出力ポートと、前記過電流検出回路の前記出力端が接続される入力ポートとを備えることを特徴とする請求項４に記載の画像形成装置。

Images