JP6230189B2 - 合致アドレスおよびデータ線の制御を備えるマルチポートメモリ - Google Patents
合致アドレスおよびデータ線の制御を備えるマルチポートメモリ Download PDFInfo
- Publication number
- JP6230189B2 JP6230189B2 JP2013267676A JP2013267676A JP6230189B2 JP 6230189 B2 JP6230189 B2 JP 6230189B2 JP 2013267676 A JP2013267676 A JP 2013267676A JP 2013267676 A JP2013267676 A JP 2013267676A JP 6230189 B2 JP6230189 B2 JP 6230189B2
- Authority
- JP
- Japan
- Prior art keywords
- line pair
- read
- bit
- port
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title description 49
- 230000000295 complement effect Effects 0.000 claims description 64
- 230000004044 response Effects 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- 230000003068 static effect Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000000872 buffer Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Description
Claims (20)
- 第1のポートおよび第2のポートを有するマルチポート・スタティック・ランダム・アクセス・メモリ(SRAM)であって、
複数のワード線のうちの第1のワード線および第2のワード線と、
複数のビット線対のうちの第1のビット線対、第2のビット線対、第3のビット線対、および第4のビット線対と、
前記複数のワード線および前記複数のビット線対に結合されているビットセルのアレイであって、該ビットセルのアレイは、第1のビットセルを含み、該第1のビットセルは、第1のストレージラッチを有し、該第1のストレージラッチにアクセスするための前記第1のワード線および前記第1のビット線対に結合されており、かつ前記第1のストレージラッチにアクセスするための前記第2のワード線および前記第2のビット線対に結合されている、前記ビットセルのアレイと、
前記ビットセルのアレイにアクセスするための第1の複数の読み出し/書き込みデータ線対のうちの第1の読み出し/書き込みデータ線対、および、前記ビットセルのアレイにアクセスするための第2の複数の読み出し/書き込みデータ線対のうちの第2の読み出し/書き込みデータ線対であって、
該第1の読み出し/書き込みデータ線対は、第1のスイッチングロジックを介して前記第1のビット線対に結合され、
該第2の読み出し/書き込みデータ線対は、第2のスイッチングロジックを介して前記第1のビット線対に結合され、第3のスイッチングロジックを介して前記第2のビット線対に結合されている、前記第1の読み出し/書き込みデータ線対および第2の読み出し/書き込みデータ線対と、
第1のアクセスアドレスの行アドレスが第2のアクセスアドレスの行アドレスに合致するか否かに基づいて行合致指示子を提供する行合致検出器と、
前記第1のアクセスアドレスの列アドレスが前記第2のアクセスアドレスの列アドレスに合致するか否かに基づいて列合致指示子を提供する列合致検出器と
を備え、前記行合致指示子が合致を示し、前記列合致指示子が合致を示さないのに応答して、前記第2のスイッチングロジックは、前記第2のアクセスアドレスの前記列アドレスから生成される第1の復号信号に基づいて、前記第2の読み出し/書き込みデータ線対を前記第1のビット線対と選択的に接続し、前記第3のスイッチングロジックは、前記第2の読み出し/書き込みデータ線対を前記第2のビット線対から分離する、マルチポートSRAM。 - 前記行合致指示子が合致を示さないのに応答して、前記第3のスイッチングロジックは、前記第2のアクセスアドレスの前記列アドレスから生成される前記第1の復号信号に基づいて、前記第2の読み出し/書き込みデータ線対を前記第2のビット線対と選択的に接続する、請求項1に記載のマルチポートSRAM。
- 前記行合致指示子が合致を示さないのに応答して、前記第2のスイッチングロジックは、前記第2の読み出し/書き込みデータ線対を前記第1のビット線対から分離する、請求項2に記載のマルチポートSRAM。
- 前記第1のスイッチングロジックは、前記第1のアクセスアドレスの前記列アドレスから生成される第1の復号信号に基づいて、前記第1の読み出し/書き込みデータ線対を前記第1のビット線対と選択的に接続する、請求項3に記載のマルチポートSRAM。
- 前記ビットセルのアレイは、第2のビットセルを含み、該第2のビットセルは、第2のストレージラッチを有し、該第2のストレージラッチにアクセスするための前記第1のワード線および前記第3のビット線対に結合され、かつ前記第2のストレージラッチにアクセスするための前記第2のワード線および前記第4のビット線対に結合され、
前記第1の読み出し/書き込みデータ線対は、第4のスイッチングロジックを介して前記第3のビット線対に結合され、前記第2の読み出し/書き込みデータ線対は、第5のスイッチングロジックを介して前記第3のビット線対に結合され、かつ第6のスイッチングロジックを介して前記第4のビット線対に結合され、
前記第4のスイッチングロジックは、前記第1のアクセスアドレスの前記列アドレスから生成される第2の復号信号に基づいて、前記第1の読み出し/書き込みデータ線対を前記第3のビット線対と選択的に接続し、
前記行合致指示子が合致を示し、前記列合致指示子が合致を示さないのに応答して、前記第5のスイッチングロジックは、前記第2のアクセスアドレスの前記列アドレスから生成される第2の復号信号に基づいて、前記第2の読み出し/書き込みデータ線対を前記第3のビット線対と選択的に接続し、前記第6のスイッチングロジックは、前記第2の読み出し/書き込みデータ線対を前記第4のビット線対から分離する、請求項1に記載のマルチポートSRAM。 - 前記行合致指示子が合致を示さないのに応答して、前記第6のスイッチングロジックは、前記第2のアクセスアドレスの前記列アドレスから生成される前記第2の復号信号に基づいて、前記第2の読み出し/書き込みデータ線対を前記第4のビット線対と選択的に接続する、請求項5に記載のマルチポートSRAM。
- 前記行合致指示子が合致を示さないのに応答して、前記第5のスイッチングロジックは、前記第2の読み出し/書き込みデータ線対を前記第3のビット線対から分離する、請求項6に記載のマルチポートSRAM。
- 前記行合致指示子および前記列合致指示子の両方が合致を示しているのに応答して、前記第2の読み出し/書き込みデータ線対に結合されている読み出し/書き込み回路がディセーブルされる、請求項1に記載のマルチポートSRAM。
- 前記第1のワード線が、前記第1のアクセスアドレスに基づいてアクティブ化され、かつ前記行合致指示子および前記列合致指示子の両方が合致を示している場合、
前記第1の読み出し/書き込みデータ線対は、前記第1のアクセスアドレスの前記列アドレスから生成される第1の復号信号に基づいて、前記第1のビットセルに選択的にアクセスし、
前記第2のワード線はディセーブルされる、請求項1に記載のマルチポートSRAM。 - 前記第1のワード線が、前記第1のアクセスアドレスに基づいてアクティブ化され、
前記第1のアクセスアドレスの前記列アドレスから生成される前記第1の復号信号がアサートされており、かつ
前記行合致指示子および前記列合致指示子の両方が合致を示していることに応答して、
前記第1のアクセスアドレスおよび前記第2のアクセスアドレスが各々読み出しアクセスに対応する場合、前記第1の読み出し/書き込みデータ線対が、前記第1のビットセルから読み出しデータを提供し、該読み出しデータは、前記第1のポートおよび前記第2のポートの両方に提供されること、
前記第1のアクセスアドレスが書き込みアクセスに対応する場合、前記第1のポートが、前記第1の読み出し/書き込みデータ線対によって前記第1のビットセルに提供され、かつ読み出しデータとして前記第2のポートに提供される書き込みデータを受信すること、
前記第2のアクセスアドレスが書き込みアクセスに対応する場合、前記第1のポートが、前記第1の読み出し/書き込みデータ線対によって前記第1のビットセルに提供され、かつ読み出しデータとして前記第1のポートに提供される書き込みデータを受信すること
によってさらに特徴付けられる、請求項9に記載のマルチポートSRAM。 - 前記第1のワード線を含む、前記複数のワード線の第1のサブセットに結合されている第1の行復号回路であって、前記第1の行復号回路は、前記第1のアクセスアドレスに基づいて、前記第1のサブセットのワード線をアクティブ化する、前記第1の行復号回路と、
前記第2のワード線を含む、前記複数のワード線の第2のサブセットに結合されている第2の行復号回路であって、前記第1のサブセットと前記第2のサブセットとは相互排他的である、前記第2の行復号回路と
をさらに備える、請求項1に記載のマルチポートSRAM。 - 前記行合致指示子が合致を示さないとき、前記第2の行復号回路は、前記第2のアクセスアドレスに基づいて、前記第2のサブセットのワード線をアクティブ化し、
前記行合致指示子が合致を示すとき、前記第2の行復号回路がディセーブルされ、前記第2のワード線はディセーブルされる、請求項11に記載のマルチポートSRAM。 - 前記行合致指示子が合致を示さないとき、前記第1の複数の読み出し/書き込みデータ線対は、前記第1のアクセスアドレスに応答して、前記ビットセルのアレイの第1のセットのビットセルにアクセスし、前記第2の複数の読み出し/書き込みデータ線対は、前記第2のアクセスアドレスに応答して、前記第1のセットのビットセルと相互排他的な前記ビットセルのアレイの第2のセットのビットセルにアクセスする、請求項1に記載のマルチポートSRAM。
- 前記第1の複数の読み出し/書き込みデータ線対のアクセスは、前記第2の複数の読み出し/書き込みデータ線対のアクセスと同時に行われる、請求項13に記載のマルチポートSRAM。
- 複数のワード線、複数のビット線対、ならびに前記複数のワード線および前記複数のビット線対に結合されている複数のビットセルを有するマルチポート・スタティック・ランダム・アクセス・メモリ(SRAM)にアクセスするための方法であって、前記複数のビットセルの各々は、前記複数のビット線対の第1のビット線対および第2のビット線対ならびに前記複数のワード線の第1のワード線および第2のワード線に結合されており、該方法は、
第1のアクセスアドレスおよび第2のアクセスアドレスを前記マルチポートSRAMに提供すること、
前記第1のアクセスアドレスの行アドレスと前記第2のアクセスアドレスの行アドレスとの間の比較に基づいて行合致指示子を提供し、前記第1のアクセスアドレスの列アドレスと前記第2のアクセスアドレスの列アドレスとの間の比較に基づいて列合致指示子を提供すること、
前記行合致指示子が合致を示し、かつ前記列合致指示子が合致を示さない場合、
前記複数のビットセルの各ビットセルに対する前記第2のワード線を非アクティブ化すること、
前記第1のアクセスアドレスによって選択されている各ビットセルについて、前記第1のビット線対および前記第1のワード線を使用して前記第1のアクセスアドレスによって選択されている前記ビットセルにアクセスするために前記マルチポートSRAMの第1の読み出し/書き込みデータ線対を使用すること、
前記第2のアクセスアドレスによって選択されている各ビットセルについて、前記第1のビット線対および前記第1のワード線を使用して前記第2のアクセスアドレスによって選択されている前記ビットセルにアクセスするために前記マルチポートSRAMの第2の読み出し/書き込みデータ線対を使用すること、
前記第2の読み出し/書き込みデータ線対を、前記複数のビットセルの前記第2のビット線対から分離すること
を含む、方法。 - 前記行合致指示子が合致を示さない場合、前記方法は、
前記第1のアクセスアドレスによって選択されている各ビットセルについて、前記第1のビット線対および前記第1のワード線を使用して前記第1のアクセスアドレスによって選択されている前記ビットセルに対する読み出しまたは書き込みアクセスを実行するために前記第1の読み出し/書き込みデータ線対を使用すること、
前記第2のアクセスアドレスによって選択されている各ビットセルについて、前記第2のビット線対および前記第2のワード線を使用して前記第2のアクセスアドレスによって選択されている前記ビットセルに対する読み出しまたは書き込みアクセスを実行するために前記第2の読み出し/書き込みデータ線対を使用すること
を含む、請求項15に記載の方法。 - 前記行合致指示子および前記列合致指示子の両方が合致を示す場合に、前記方法は、
前記第1のアクセスアドレスおよび前記第2のアクセスアドレスが各々読み出しアクセスに対応する場合、前記第1の読み出し/書き込みデータ線対を使用して、前記第1のアクセスアドレスによって選択されている前記ビットセルからの読み出しデータにアクセスし、前記マルチポートSRAMの第1のポートおよび第2のポートの各々において前記読み出しデータを読み出しデータ出力として提供すること、
前記第1のアクセスアドレスが書き込みアクセスに対応する場合、前記第1のポートにおいて書き込みデータを受信し、前記受信された書き込みデータを前記第2のポートにおいて前記読み出しデータ出力として提供し、前記第1の読み出し/書き込みデータ線対を使用して、前記受信された書き込みデータを前記第1のアクセスアドレスによって選択されているビットセルに記憶すること、
前記第2のアクセスアドレスが書き込みアクセスに対応する場合、前記第1のポートにおいて書き込みデータを受信し、前記受信された書き込みデータを前記第1のポートにおいて前記読み出しデータ出力として提供し、前記第1の読み出し/書き込みデータ線対を使用して、前記受信された書き込みデータを前記第1のアクセスアドレスによって選択されているビットセルに記憶すること
を含む、請求項15に記載の方法。 - 第1のアクセスアドレスを受信するための第1のポート、および第2のアクセスアドレスを受信するための第2のポートを有するマルチポート・スタティック・ランダム・アクセス・メモリ(SRAM)であって、
前記第1のアクセスアドレスから導出される第1の行アドレスが前記第2のアクセスアドレスから導出される第2の行アドレスに合致するか否かに基づいて行合致指示子を提供する行合致検出器と、
前記第1のアクセスアドレスから導出される第1の列アドレスが前記第2のアクセスアドレスから導出される第2の列アドレスに合致するか否かに基づいて列合致指示子を提供する列合致検出器と、
第1のストレージラッチを有する第1のビットセルであって、該第1のストレージラッチにアクセスするための第1のワード線、第1の真ビット線、および第1の相補ビット線に結合されており、前記第1のストレージラッチにアクセスするための第2のワード線、第2の真ビット線、および第2の相補ビット線に結合されている、前記第1のビットセルと、
第2のストレージラッチを有する第2のビットセルであって、該第2のストレージラッチにアクセスするための前記第1のワード線、第3の真ビット線、および第3の相補ビット線に結合されており、前記第2のストレージラッチにアクセスするための前記第2のワード線、第4の真ビット線、および第4の相補ビット線に結合されている、前記第2のビットセルと、
第1のデータ線対であって、前記第1の真ビット線および前記第1の相補ビット線が、前記第1のアクセスアドレスから生成される第1の列復号信号に応答する第1のスイッチングロジックを介して該第1のデータ線対に結合されている、前記第1のデータ線対と、
第2のデータ線対であって、前記第1の真ビット線および前記第1の相補ビット線が、前記第2のアクセスアドレスから生成される第1の列復号信号、行合致指示子、および列合致指示子の第1の論理結合に応答する第2のスイッチングロジックを介して前記第1のデータ線対に結合され、前記第2の真ビット線および前記第2の相補ビット線が、前記第2のアクセスアドレスから生成される前記第1の列復号信号および前記行合致指示子の第2の論理結合に応答する第3のスイッチングロジックを介して該第2のデータ線対に結合されている、前記第2のデータ線対と
を備える、マルチポートSRAM。 - 前記第2のアクセスアドレスから生成される前記第1の列復号信号がアサートされ、前記行合致指示子が合致を示し、かつ前記列合致指示子が合致を示さない場合、前記第2のスイッチングロジックは、前記第1の真ビット線および前記第1の相補ビット線を前記第2のデータ線対に接続し、そうでない場合は前記第1の真ビット線および前記第1の相補ビット線を前記第2のデータ線対から分離し、
前記第2のアクセスアドレスから生成される前記第1の列復号信号がアサートされ、かつ前記行合致指示子が合致を示さない場合、前記第3のスイッチングロジックは、前記第2の真ビット線および前記第2の相補ビット線を前記第2のデータ線対に接続し、そうでない場合は前記第2の真ビット線および前記第2の相補ビット線を前記第2のデータ線対から分離する、請求項18に記載のマルチポートSRAM。 - 前記第1のスイッチングロジックは、前記第1のアクセスアドレスから生成される前記第1の列復号信号がアサートされるとき、前記第1の真ビット線および前記第1の相補ビット線を前記第1のデータ線対に接続し、前記第1のアクセスアドレスから生成される前記第1の列復号信号がアサートされないとき、前記第1の真ビット線および前記第1の相補ビット線を前記第1のデータ線対から分離する、請求項19に記載のマルチポートSRAM。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/740,862 US8867263B2 (en) | 2013-01-14 | 2013-01-14 | Multiport memory with matching address and data line control |
US13/740,862 | 2013-01-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014135111A JP2014135111A (ja) | 2014-07-24 |
JP6230189B2 true JP6230189B2 (ja) | 2017-11-15 |
Family
ID=49998062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013267676A Active JP6230189B2 (ja) | 2013-01-14 | 2013-12-25 | 合致アドレスおよびデータ線の制御を備えるマルチポートメモリ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8867263B2 (ja) |
EP (1) | EP2755208B1 (ja) |
JP (1) | JP6230189B2 (ja) |
KR (1) | KR20140092246A (ja) |
CN (1) | CN103928048B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI550607B (zh) * | 2014-07-24 | 2016-09-21 | 智原科技股份有限公司 | 運用於雙埠靜態記憶體的寫入擾動減輕電路 |
US9536596B2 (en) * | 2014-08-26 | 2017-01-03 | Qualcomm Incorporated | Three-port bit cell having increased width |
US9812189B2 (en) * | 2015-06-04 | 2017-11-07 | Intel Corporation | Read and write apparatus and method for a dual port memory |
JP6470160B2 (ja) * | 2015-10-23 | 2019-02-13 | ルネサスエレクトロニクス株式会社 | マルチポートメモリ、及び半導体装置 |
US10740174B2 (en) * | 2016-11-29 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory address protection circuit and method |
CN109151066B (zh) * | 2018-10-17 | 2021-03-23 | 重庆思柏高科技有限公司 | 物联网设备的通信方法及装置 |
US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US10964378B2 (en) * | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
CN113205846A (zh) * | 2021-05-13 | 2021-08-03 | 上海科技大学 | 适用于高速内容寻址和存内布尔逻辑计算的sram单元 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01178193A (ja) * | 1988-01-07 | 1989-07-14 | Toshiba Corp | 半導体記憶装置 |
JP2613257B2 (ja) * | 1988-05-24 | 1997-05-21 | 株式会社日立製作所 | 多ポートram |
US5335199A (en) * | 1991-03-19 | 1994-08-02 | Fujitsu Limited | Multiport memory |
JPH05266654A (ja) * | 1992-03-17 | 1993-10-15 | Mitsubishi Electric Corp | マルチポートメモリ装置 |
US5914906A (en) * | 1995-12-20 | 1999-06-22 | International Business Machines Corporation | Field programmable memory array |
JPH1021687A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | 半導体記憶装置 |
US6233659B1 (en) | 1998-03-05 | 2001-05-15 | Micron Technology, Inc. | Multi-port memory device with multiple modes of operation and improved expansion characteristics |
JPH11261017A (ja) * | 1998-03-16 | 1999-09-24 | Fujitsu Ltd | 半導体記憶装置 |
JP3226886B2 (ja) | 1999-01-29 | 2001-11-05 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置とその制御方法 |
US6816955B1 (en) | 2000-09-29 | 2004-11-09 | Cypress Semiconductor Corp. | Logic for providing arbitration for synchronous dual-port memory |
US6473357B1 (en) | 2000-09-29 | 2002-10-29 | Cypress Semiconductor Corporation | Bitline/dataline short scheme to improve fall-through timing in a multi-port memory |
JP2004110887A (ja) * | 2002-09-13 | 2004-04-08 | Nec Micro Systems Ltd | 半導体装置のデータ読出回路およびデータ読出方法 |
US6845059B1 (en) | 2003-06-26 | 2005-01-18 | International Business Machines Corporation | High performance gain cell architecture |
US7054217B2 (en) | 2003-09-12 | 2006-05-30 | Sanyo Electric Co. Ltd. | Semiconductor memory device |
US6873565B1 (en) | 2003-10-10 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Dual-ported read SRAM cell with improved soft error immunity |
JP4662532B2 (ja) * | 2004-06-03 | 2011-03-30 | パナソニック株式会社 | 半導体記憶装置 |
JP2006190402A (ja) | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | 半導体装置 |
US7206251B1 (en) | 2005-03-08 | 2007-04-17 | Altera Corporation | Dual port PLD embedded memory block to support read-before-write in one clock cycle |
US7533222B2 (en) | 2006-06-29 | 2009-05-12 | Mosys, Inc. | Dual-port SRAM memory using single-port memory cell |
JP2008165866A (ja) | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体記憶装置 |
KR101475346B1 (ko) | 2008-07-02 | 2014-12-23 | 삼성전자주식회사 | 비트라인 쌍의 디벨롭 레벨을 클립핑하는 디벨롭 레벨클리핑 회로, 이를 포함하는 컬럼 경로 회로 및 멀티 포트반도체 메모리 장치 |
TWI368914B (en) | 2008-07-21 | 2012-07-21 | Orise Technology Co Ltd | Memory repair circuit and repairable pseudo-static random access memory |
US7940599B2 (en) | 2009-03-16 | 2011-05-10 | Freescale Semiconductor, Inc. | Dual port memory device |
US8284593B2 (en) | 2010-04-14 | 2012-10-09 | Freescale Semiconductor, Inc. | Multi-port memory having a variable number of used write ports |
US8675418B2 (en) | 2010-08-31 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory write assist |
FR2976114A1 (fr) | 2011-06-01 | 2012-12-07 | St Microelectronics Sa | Memoire double port permettant une lecture-ecriture simultanee |
CN102446545B (zh) * | 2011-12-31 | 2014-04-16 | 上海交通大学 | 适用于低功耗芯片的静态随机访问存储器的设计方法 |
-
2013
- 2013-01-14 US US13/740,862 patent/US8867263B2/en active Active
- 2013-12-25 JP JP2013267676A patent/JP6230189B2/ja active Active
-
2014
- 2014-01-09 KR KR1020140002868A patent/KR20140092246A/ko not_active Application Discontinuation
- 2014-01-09 EP EP14150651.9A patent/EP2755208B1/en active Active
- 2014-01-14 CN CN201410016209.7A patent/CN103928048B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US8867263B2 (en) | 2014-10-21 |
CN103928048A (zh) | 2014-07-16 |
EP2755208A1 (en) | 2014-07-16 |
EP2755208B1 (en) | 2017-06-28 |
US20140198561A1 (en) | 2014-07-17 |
KR20140092246A (ko) | 2014-07-23 |
JP2014135111A (ja) | 2014-07-24 |
CN103928048B (zh) | 2018-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6230189B2 (ja) | 合致アドレスおよびデータ線の制御を備えるマルチポートメモリ | |
US7630272B2 (en) | Multiple port memory with prioritized world line driver and method thereof | |
US6222777B1 (en) | Output circuit for alternating multiple bit line per column memory architecture | |
US9613685B1 (en) | Burst mode read controllable SRAM | |
USRE46474E1 (en) | Multiple write during simultaneous memory access of a multi-port memory device | |
JP5114209B2 (ja) | セル安定性を改善したsram及びその方法 | |
CN101023237B (zh) | 具有数据保持锁存器的存储器设备及其操作方法 | |
US8432756B1 (en) | Collision prevention in a dual port memory | |
US20120124326A1 (en) | Translation Lookaside Buffer Structure Including a Data Array Sense Amplifier and Fast Compare Unit | |
US6876557B2 (en) | Unified SRAM cache system for an embedded DRAM system having a micro-cell architecture | |
US8032695B2 (en) | Multi-path accessible semiconductor memory device with prevention of pre-charge skip | |
US20160064070A1 (en) | Low power sram | |
US20100312957A1 (en) | Translation look-aside buffer with a tag memory and method therefor | |
JP2004288225A (ja) | Dram及びアクセス方法 | |
US9208856B2 (en) | Multiport memory with matching address control | |
JP6278554B2 (ja) | 合致アドレス制御を備えたマルチポートメモリ | |
US20060171190A1 (en) | Systems and methods for accessing memory cells | |
US8971145B2 (en) | Synchronous multiple port memory with asynchronous ports | |
CN116940984A (zh) | 支持冲突的高速多端口存储器 | |
US8848480B1 (en) | Synchronous multiple port memory with asynchronous ports | |
US20140078834A1 (en) | Semiconductor memory device and information processing apparatus | |
CN107025930B (zh) | 用于启用/停用sram中的突发模式读取的地址检测器 | |
US20120163102A1 (en) | Multi-port memory array | |
Johguchi et al. | A 0.6-Tbps, 16-port SRAM design with 2-stage-pipeline and multi-stage-sensing scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6230189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |