JP6225544B2 - 圧電素子の製造方法 - Google Patents

圧電素子の製造方法 Download PDF

Info

Publication number
JP6225544B2
JP6225544B2 JP2013158532A JP2013158532A JP6225544B2 JP 6225544 B2 JP6225544 B2 JP 6225544B2 JP 2013158532 A JP2013158532 A JP 2013158532A JP 2013158532 A JP2013158532 A JP 2013158532A JP 6225544 B2 JP6225544 B2 JP 6225544B2
Authority
JP
Japan
Prior art keywords
thin film
lower electrode
piezoelectric thin
piezoelectric
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013158532A
Other languages
English (en)
Other versions
JP2015032587A (ja
Inventor
規由起 松下
規由起 松下
弘幸 和戸
弘幸 和戸
石田 誠
誠 石田
大輔 赤井
大輔 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyohashi University of Technology NUC
Denso Corp
Original Assignee
Toyohashi University of Technology NUC
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyohashi University of Technology NUC, Denso Corp filed Critical Toyohashi University of Technology NUC
Priority to JP2013158532A priority Critical patent/JP6225544B2/ja
Priority to US14/327,890 priority patent/US9444032B2/en
Publication of JP2015032587A publication Critical patent/JP2015032587A/ja
Application granted granted Critical
Publication of JP6225544B2 publication Critical patent/JP6225544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0858Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by piezoelectric means
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/35Optical coupling means having switching means
    • G02B6/3564Mechanical details of the actuation mechanism associated with the moving element or mounting mechanism details
    • G02B6/3568Mechanical details of the actuation mechanism associated with the moving element or mounting mechanism details characterised by the actuating force
    • G02B6/3578Piezoelectric force
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • H10N30/878Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/29Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
    • G02F1/294Variable focal length devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)
  • Mechanical Optical Scanning Systems (AREA)

Description

本発明は、圧電素子の製造方法に関する。
従来から、MEMS(Micro Electro Mechanical System)と圧電素子を組み合わせることにより、各種センサ等の高機能化や微細化が実現されている。
例えば、特許文献1には、基板と、基板によって支持されたダイヤフラム構造の圧電薄膜と、圧電薄膜に電圧を印加して当該圧電薄膜の面形状を変形させるための薄膜電極と、を備える圧電薄膜デバイスが提案されている。この圧電薄膜デバイスにおける圧電薄膜上には平坦化用の多層膜が積層されている。さらに、この多層膜上に光を反射する反射膜層が形成されている。
このような圧電薄膜デバイスとしては、例えば、レーザー光を反射膜層で反射させ、画像をスクリーンに投影するMEMSスキャナがある。圧電薄膜デバイスにおける反射膜層は、レーザー光を反射するミラー部として機能する。反射膜層は、圧電薄膜の変形に伴って変形するので、ミラー部の焦点距離を制御することができる。このため、奥行きのある画像を描画することが可能となる。
スクリーンに投影される画像を高画質化するために、反射膜層の平坦性が求められている。反射膜層の平坦性は、反射膜層直下の層との界面の平坦性に依存する。そこで、特許文献1では、圧電薄膜と反射膜層の間に平坦化用の多層膜が形成されている。しかしながら、この多層膜はフォトレジストにより形成されるものであり、反射膜層との界面の結晶性を考慮したものではない。このため、圧電薄膜として十分な平坦性を得ることができない。換言すれば、圧電薄膜表面の算術平均粗さ(Raと示す)を十分小さくすることができない。
一方、非特許文献1には、結晶配向性を有する、圧電薄膜としてのPZT(チタン酸ジルコン酸鉛)膜について記載されている。この文献におけるPZT膜は、ゾルゲル法により成膜され、Al(001)/Si(001)の表面上に、面方位として(001)方位をもって成長することが記載されている。
特開2008−206333号公報
Daisuke Akai et al, Journal of Crystal Growth 259(2003), 90−94
しかしながら、非特許文献1に記載のようなゾルゲル法による成膜では、十分な結晶性を有するエピタキシャル膜を成膜することができない。具体的には、成膜された圧電薄膜の表面のうち、所定の方位を示す面、いわゆるドメイン、の占める面積を十分大きくすることができない。すなわち、粒界が多く、算術平均粗さRaの大きな表面となってしまう。
本発明は、上記問題点を鑑みてなされたものであり、より結晶性の高い圧電薄膜を備えた圧電素子の製造方法を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
上記目的を達成するために、本発明は、所定の面方位を一面に有する基板(10)を準備する基板準備工程と、一面上に、PVDもしくはCVDを用いて、下部電極(20)を成膜する下部電極成膜工程と、基板および下部電極を所定温度に保ちつつ、下部電極上に、PVDもしくはCVDを用いて、圧電体からなる圧電薄膜(30)を成膜する圧電薄膜成膜工程と、圧電薄膜を変形させるために、下部電極との間に電圧を印加するための上部電極(40)を圧電薄膜上に成膜する上部電極成膜工程と、を備え、基板準備工程は、Siの単結晶からなる基体(12)の(001)表面上に、γ−Al からなるバッファ層(14)を、PVDもしくはCVDにより成膜する工程を有し、圧電薄膜成膜工程において、所定温度として700℃以上を保ちつつ、圧電体としてPZTを主成分とする圧電薄膜を成膜することを特徴としている。
これによれば、圧電薄膜がPVDやCVDを用いて成膜されることにより、基板上にゾルゲル法を用いて成膜される従来の構成に較べて、結晶性の高いエピタキシャル膜として成長させることができる。したがって、圧電薄膜上に成膜される上部電極についても、算術平均粗さRaを小さくすることができる。
第1実施形態に係る圧電素子の概略構成を示す斜視図である。 基板準備工程を示す圧電素子の断面図である。 下部電極成膜工程を示す圧電素子の断面図である。 圧電薄膜成膜工程を示す圧電素子の断面図である。 PZTを主成分とする圧電薄膜の成膜温度に対する、圧電薄膜の算術平均粗さRaを示す図である。 上部電極成膜工程を示す圧電素子の断面図である。 第2実施形態に係る圧電素子の概略構成を示す断面図である。 第3実施形態に係る圧電素子の概略構成を示す断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
(第1実施形態)
最初に、図1を参照して、本実施形態に係る圧電素子の概略構成について説明する。
図1に示すように、圧電素子100は、例えば、MEMSスキャナに用いられる。この圧電素子100は、基板10と、下部電極20と、圧電薄膜30と、上部電極40と、を備えている。
MEMSスキャナでは、複数の圧電素子100が二次元的に配置される。そして、図示しないレーザー光源からの入射光が上部電極40により反射され、図示しないスクリーンに投影される。これにより、画像をスクリーンに表示することができる。
基板10は、シリコン(Si)の単結晶からなる基体12と、アルミナの低温相であるγ−Alからなるバッファ層14と、を有する。
基体12には、一般的に知られたシリコンウェハを用いることができる。本実施形態における基体12は、その一面12aの面方位が(001)とされた単結晶ウェハである。また、基体12は2つの軸体13を有する。2つの軸体13は、一面12aに沿う直線L上において、互いに反対方向に延びて形成されている。
基体12は、軸体13を回転軸とする向き、すなわち、図1における矢印Rの示す向きに回転可能になっている。基体12の回転方向の変位に対応して、後に詳述する上部電極40の向きが変位することにより、入射光の反射方向を変えることが可能になっている。
バッファ層14はγ−Alの単結晶からなる。バッファ層14は基体12の一面12aに積層されている。バッファ層14における下部電極20との界面14a(以下、一面14aという)は、面方位が(001)とされている。
下部電極20は、白金(Pt)の単結晶からなる。下部電極20はバッファ層14の一面14a上に積層されている。下部電極20は図示しない電源に電気的に接続され、後述する上部電極40との間に電圧が印加される。なお、下部電極20における圧電薄膜30との界面20a(以下、一面20aという)は、面方位が(001)とされている。
圧電薄膜30は、チタン酸ジルコン酸鉛(PZT)を主成分とする圧電体からなる。圧電薄膜30は下部電極20の一面20a上に積層されている。圧電薄膜30は、下部電極20と上部電極40とに電圧が印加されることによって変形し、その変形に応じて上部電極40の面形状が変化するようになっている。なお、圧電薄膜30における上部電極40との界面30a(以下、一面30aという)は、面方位が(001)とされている。
上部電極40は、アルミニウムからなる。上部電極40は圧電薄膜30の一面30a上に積層されている。上部電極40は図示しない電源に電気的に接続され、下部電極20との間に電圧が印加される。これに加えて、上部電極40は、図示しないレーザー光源からの入射光を反射するミラー部としても機能する。上部電極40における圧電薄膜30との界面と反対の一面40aが鏡面となっており、入射光を反射する。さらに、圧電薄膜30が、電圧印加による圧電効果に起因して変形すると、一面40aの面形状が変化して、ミラー部としての焦点距離を変化させることができるようになっている。
上記した構成の圧電素子100は、基体12における軸体13が図示しない駆動部に機械的に接続され、直線Lを回転軸として、図1に示すR方向に運動できるようになっている。すなわち、レーザー光源から照射された光の反射光の進行方向を変更可能になっている。これにより圧電素子100は、スキャナとして機能するようになっている。
次に、図2〜図6を参照して、本実施形態に係る圧電素子100の製造方法と、それに基づく作用効果について説明する。
先ず、基板準備工程を実施する。
基板準備工程は、基体12である単結晶Siを準備する工程と、基体12上にバッファ層14である単結晶のγ−Alを成膜する工程と、を有する。
一面12aの面方位が(001)であるシリコンウェハを準備する。そして、水素還元法などの一般的に知られた方法により自然酸化膜を除去する。これにより、基体12を準備する工程が完了する。なお、基板準備工程の実施環境におけるSi単結晶はダイヤモンド構造であり、Si(001)表面における、隣接するSi原子間距離は、その格子定数に等しく、略0.543nmである。
その後、バッファ層14を成膜する工程を実施する。図2に示すように、有機金属気相成長法(MOCVD)を用いて、基体12であるSiの(001)表面上、すなわち、基体12の一面12a上に、γ−Alを略50nm積層する。この工程では、バッファ層14の成膜を、基体12を略1000℃に維持しながら実施する。
この工程により、バッファ層14としてのγ−Alを、Si(001)表面に沿う面、すなわち、バッファ層14の一面14aの面方位が(001)となるようにエピタキシャル成長させることができる。
次いで、下部電極成膜工程を実施する。図3に示すように、基板10の一面、すなわち、バッファ層14の一面14a上に、下部電極20としてのPtを、スパッタ法を用いて略100nm積層する。この工程では、下地の膜を略500℃に維持しながら実施する。
この工程により、下部電極20としてのPtを、Si(001)表面に沿う面、すなわち、下部電極20の一面20aの面方位が(001)となるようにエピタキシャル成長させることができる。なお、このように成膜された下部電極20におけるPtは、格子定数が略0.392nmの面心立方格子構造を示す。
次いで、圧電薄膜成膜工程を実施する。図4に示すように、下部電極20の一面20a上に、圧電薄膜30としてのPZTを、スパッタ法を用いて略1000nm積層する。本実施形態におけるPZTの組成式は、例えば、Pb(Zr0.48Ti0.52)Oである。この工程では、下地の膜を略650℃に維持しながら実施する。なお、この工程で成膜された圧電薄膜30は、特許請求の範囲に記載の第1エピタキシャル膜と同一である。
この工程により、圧電薄膜30としてのPZTを、Si(001)表面に沿う面、すなわち、圧電薄膜30の一面30aの面方位が(001)となるようにエピタキシャル成長させることができる。換言すれば、圧電薄膜30としてのPZTは、ペロブスカイト構造であり、そのa軸長は略0.404nmである。したがって、下地である下部電極20の格子定数に近い原子間距離を有する(001)面を一面30aとするように成長させることができる。
圧電薄膜成膜工程における圧電薄膜30の成膜温度について、発明者による実験の結果を図5に示す。図5は、PZTを主成分とする圧電薄膜30の成膜温度に対する、圧電薄膜30の一面30aの算術平均粗さRaを示す図である。図5に示すように、算術平均粗さRaは成膜温度が高いほど小さくなる。すなわち、成膜温度が高いほど結晶性が高いことを示している。
図5に示す実験の結果によれば、成膜温度が650℃以上の場合に算術平均粗さRaが飽和する傾向にある。したがって、成膜温度は650℃以上が好ましい。また、成膜温度が650℃における測定点においては、Ra≒20nmである。これは入射した光の反射効率を十分確保できる値であり、反射効率の観点からも成膜温度は650℃以上が好ましい。
成膜温度が高すぎると、PZT結晶中の構成原子のうち、蒸気圧の高いPb原子が抜けてしまう虞があるが、スパッタ法のようなPVDや、CVDでエピタキシャル成膜されたPZTは結晶性が高く、多結晶としてのPZTに較べてPb原子が抜けにくい。
このように、圧電薄膜成膜工程における圧電薄膜30の成膜温度は、650℃以上とするとよい。
次いで、上部電極成膜工程を実施する。図6に示すように、圧電薄膜30の一面30a上に、上部電極40としてのAlを、スパッタ法を用いて略100nm積層する。上部電極40は、下地である圧電薄膜30の一面30aの結晶性の影響を受ける。すなわち、圧電薄膜30の結晶性が高ければ、上部電極40のSi(001)表面に沿う一面40aの結晶性も高くなる。本実施形態では、圧電薄膜30が、スパッタ法を用いて650℃で成膜されることにより、Ra≒20nmとすることができる。したがって、多結晶によって圧電薄膜を構成する場合(Ra>100nm)に較べて、上部電極40の結晶性を向上させることができる。なお、この工程では、下地の膜の温度を問わないが、下地の膜の温度を略25℃として上部電極40を成膜することにより、表面結晶性の高い上部電極40を得ることができる。
以上の工程を経て、圧電素子100を形成することができる。
この圧電素子100を利用したMEMSスキャナにあっては、上部電極40の一面40aの結晶性を従来よりも向上させることができる。このため、入射光が一面40aで散乱されにくい構成とすることができ、図示しないスクリーンに投影する画像をシャープにすることができる。また、入射光の散乱を抑制できることから、スクリーン上での光量低下を抑制することができる。
(第2実施形態)
本実施形態における圧電素子100は、図7に示すように、第1実施形態の構成に加えて、下部電極20と圧電薄膜30との間に中間層50を有する。
中間層50には、例えば、SrRuOあるいはLaNiOを採用することができる。Ptで構成された下部電極20の一面20a上に、直に酸化物であるPZTで構成された圧電薄膜30が成膜されると、PZT結晶中の酸素原子が下部電極20中に拡散し、圧電特性の劣化が生じる。一方、本実施形態のように、中間層50が形成されることにより、PZT結晶中から酸素原子が抜けることを抑制することができ、圧電特性をより持続させることができる。
なお、SrRuOおよびLaNiOは導電性酸化物であり、下部電極20と上部電極40との間の電圧印加による圧電薄膜30の変形を阻害しない。
また、中間層50は、中間層成膜工程により成膜する。中間層成膜工程は、下部電極成膜工程の後、圧電薄膜成膜工程の前に実施する。中間層成膜工程においては、例えばスパッタ法を用いて、SrRuOあるいはLaNiOを下部電極20の一面20a上に積層する。
(第3実施形態)
本実施形態における圧電素子100は、図8に示すように、圧電薄膜30として、第1エピタキシャル膜31と第2エピタキシャル膜32とを有する。第1エピタキシャル膜31は、第1実施形態における圧電薄膜成膜工程と同様に、スパッタ法を用いて成膜される。一方、第2エピタキシャル膜32は、ゾルゲル法を用いて第1エピタキシャル膜31上に成膜される。
スパッタ法により結晶性の高い状態で成膜された第1エピタキシャル膜31上においては、ゾルゲル法を用いても、従来に較べて、結晶性が高い状態でPZTをエピタキシャル成長させることができる。
なお、本実施形態における圧電薄膜成膜工程は、第1エピタキシャル膜成膜工程と第2エピタキシャル膜成膜工程とを有する。第1実施形態のように、スパッタ法のみ、すなわち、第1エピタキシャル膜成膜工程のみ、によって例えば2000nmの膜厚を確保する場合に対して、第1エピタキシャル膜成膜工程において、500nm程度成膜した後、ゾルゲル法を用いる第2エピタキシャル膜成膜工程において、1500nm成膜するようにすることにより、圧電薄膜成膜工程に要するコストを低減することができる。
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態では、下部電極20としてPtを用いる例を示したが、Irを用いても良い。また、導電性酸化物であるSrRuOまたはLaNiOを用いても良い。なお、これら導電性酸化物を下部電極20として採用する場合には、中間層50を形成する必要はない。
上記した各実施形態では、上部電極40としてAlを用いる例を示したが、そのほか、PtやIrを用いても良い。また、上記した各実施形態では、上部電極40をMEMSスキャナのミラー部と兼用する例を示したが、上部電極40とは別に、ミラー部に相当する薄膜を上部電極40上に成膜しても良い。
上記した各実施形態では、各薄膜の成膜において、PVDの一種であるスパッタ法を用いる例を示した。しかしながら、この例に限定されない。上記したスパッタ法のほか、パルスレーザー蒸着法(PLD)や分子線エピタキシー法(MBE)、有機金属気相成長法(MOCVD)、および、これらから派生するPVDおよびCVDに属する方法を採用することができる。
上記した各実施形態では、圧電薄膜30の主成分として、組成式Pb(ZrTi1−x)Oのうち、x=0.48のPZTを用いる例を示した。これは、ペロブスカイト構造におけるa軸長0.404nmが、下部電極20としてのPtの格子定数0.392nmに近いためである。しかしながら、x=0.48に限定されるものではなく、0.4≦x<1の範囲で任意に決めることができる。この範囲であれば、a軸長を0.388nm以上、0.405nm以下とすることができる。そして、この範囲であれば、圧電薄膜30を、下部電極20上にエピタキシャル成長しやすくできる。
また、上記した各実施形態では、基体12としてのSiの面方位が(001)である例を示したが、必ずしもSiである必要はないし、面方位も限定するものではない。また、バッファ層14についても、その成分をγ−Alに限定するものではない。さらに、圧電薄膜30についても、面方位を限定するものではないし、PZTに限定するものではない。
すなわち、バッファ層14としては、圧電薄膜30がPVDやCVDを用いてエピタキシャル成長可能な格子定数を有するような下部電極20を成膜できる材料であればよい。また、基体12としては、上記のようなバッファ層14を成膜できるような材料および面方位を有していればよい。
なお、上記した各実施形態では、図1に示すように、ミラー部としての上部電極40が矩形状である例を示したが、形状は任意である。例えば、円形状であってもよい。
10・・・基板,20・・・下部電極,30・・・圧電薄膜,40・・・上部電極

Claims (7)

  1. 所定の面方位を一面に有する基板(10)を準備する基板準備工程と、
    前記一面上に、PVDもしくはCVDを用いて、下部電極(20)を成膜する下部電極成膜工程と、
    前記基板および前記下部電極を所定温度に保ちつつ、前記下部電極上に、PVDもしくはCVDを用いて、圧電体からなる圧電薄膜(30)を成膜する圧電薄膜成膜工程と、
    前記圧電薄膜を変形させるために、前記下部電極との間に電圧を印加するための上部電極(40)を前記圧電薄膜上に成膜する上部電極成膜工程と、を備え、
    前記基板準備工程は、Siの単結晶からなる基体(12)の(001)表面上に、γ−Alからなるバッファ層(14)を、PVDもしくはCVDにより成膜する工程を有し、
    前記圧電薄膜成膜工程において、前記所定温度として700℃以上を保ちつつ、前記圧電体としてPZTを主成分とする前記圧電薄膜を成膜することを特徴とする圧電素子の製造方法。
  2. 前記下部電極成膜工程において、PtまたはIrを用いて前記下部電極を形成することを特徴とする請求項1に記載の圧電素子の製造方法。
  3. 前記下部電極成膜工程の後、前記圧電薄膜成膜工程の前に、前記下部電極と前記圧電薄膜との間に、SrRuOあるいはLaNiOから成る中間層(50)を成膜する中間層成膜工程を有することを特徴とする請求項2に記載の圧電素子の製造方法。
  4. 前記下部電極成膜工程において、SrRuOまたはLaNiOを用いて前記下部電極を形成することを特徴とする請求項1に記載の圧電素子の製造方法。
  5. 前記圧電体の主成分としてのPZTは、その組成式Pb(ZrxTi1−x)Oにおいて、0.4≦x<1であることを特徴とする請求項1〜4のいずれか1項に記載の圧電素子の製造方法。
  6. 前記上部電極成膜工程において、前記上部電極が入射光を反射するミラー部を兼用するように、金属膜を用いて前記上部電極を形成することを特徴とする請求項1〜5のいずれか1項に記載の圧電素子の製造方法。
  7. 前記圧電薄膜成膜工程は、前記圧電薄膜を成膜する工程として、
    PVDもしくはCVDを用いて第1エピタキシャル膜(31)を成膜する第1エピタキシャル膜成膜工程と、
    ゾルゲル法を用いて前記第1エピタキシャル膜上に第2エピタキシャル膜(32)を成膜する第2エピタキシャル膜成膜工程と、を備えることを特徴とする請求項1〜6のいずれか1項に記載の圧電素子の製造方法。
JP2013158532A 2013-07-31 2013-07-31 圧電素子の製造方法 Active JP6225544B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013158532A JP6225544B2 (ja) 2013-07-31 2013-07-31 圧電素子の製造方法
US14/327,890 US9444032B2 (en) 2013-07-31 2014-07-10 Piezoelectric element and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013158532A JP6225544B2 (ja) 2013-07-31 2013-07-31 圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015032587A JP2015032587A (ja) 2015-02-16
JP6225544B2 true JP6225544B2 (ja) 2017-11-08

Family

ID=52427419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013158532A Active JP6225544B2 (ja) 2013-07-31 2013-07-31 圧電素子の製造方法

Country Status (2)

Country Link
US (1) US9444032B2 (ja)
JP (1) JP6225544B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390508B2 (ja) * 2015-05-07 2018-09-19 株式会社デンソー 光走査装置
CN107924647A (zh) * 2015-08-07 2018-04-17 株式会社村田制作所 显示装置
US10864640B1 (en) 2017-12-26 2020-12-15 AGI Engineering, Inc. Articulating arm programmable tank cleaning nozzle
US11267024B2 (en) 2018-06-11 2022-03-08 AGI Engineering, Inc. Programmable tank cleaning nozzle
US11571723B1 (en) 2019-03-29 2023-02-07 AGI Engineering, Inc. Mechanical dry waste excavating end effector

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047316B2 (ja) * 1994-11-11 2000-05-29 富士ゼロックス株式会社 エピタキシャル強誘電体薄膜素子およびその作製方法
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
KR100645640B1 (ko) * 2003-11-03 2006-11-15 삼성전기주식회사 회절형 박막 압전 마이크로 미러 및 그 제조 방법
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
US8082640B2 (en) * 2004-08-31 2011-12-27 Canon Kabushiki Kaisha Method for manufacturing a ferroelectric member element structure
JP4290151B2 (ja) * 2004-08-31 2009-07-01 キヤノン株式会社 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法
JP4299214B2 (ja) * 2004-09-06 2009-07-22 Tdk株式会社 電子デバイスの製造方法、電子デバイス及び圧電デバイス
JP4240087B2 (ja) * 2006-08-09 2009-03-18 船井電機株式会社 形状可変ミラーの製造方法
JP2008206333A (ja) 2007-02-21 2008-09-04 Funai Electric Co Ltd 圧電薄膜デバイスおよび圧電薄膜デバイスの製造方法
JP5228188B2 (ja) * 2007-03-15 2013-07-03 国立大学法人豊橋技術科学大学 半導体基板上の積層構造
WO2008111274A1 (ja) * 2007-03-15 2008-09-18 National University Corporation Toyohashi University Of Technology 半導体基板上の積層構造
JP2008233405A (ja) 2007-03-19 2008-10-02 Yamagata Prefecture 可変曲率ミラーデバイス及びその製造方法
JP4299360B2 (ja) * 2007-08-21 2009-07-22 富士フイルム株式会社 圧電素子及びそれを用いた液体吐出装置
EP2306539A4 (en) * 2008-06-27 2013-06-12 Panasonic Corp PIEZOELECTRIC ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5314963B2 (ja) * 2008-08-12 2013-10-16 富士フイルム株式会社 積層体、圧電素子、および液体吐出装置
JP5592104B2 (ja) * 2009-02-17 2014-09-17 富士フイルム株式会社 圧電体膜並びにそれを備えた圧電素子及び液体吐出装置
JP2010238856A (ja) * 2009-03-31 2010-10-21 Tdk Corp 圧電体素子及びジャイロセンサ
JP2010247295A (ja) 2009-04-17 2010-11-04 Toshiba Corp 圧電mems素子及びその製造方法

Also Published As

Publication number Publication date
US20150036200A1 (en) 2015-02-05
US9444032B2 (en) 2016-09-13
JP2015032587A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
JP6225544B2 (ja) 圧電素子の製造方法
US10281716B2 (en) Mirror driving device and driving method thereof
KR20110036889A (ko) 압전체 소자와 그 제조 방법
JP5621922B2 (ja) 圧電素子およびその製造方法
US7759845B2 (en) Piezoelectric substance element, liquid discharge head utilizing the same and optical element
US20170199375A1 (en) Mirror driving device and driving method thereof
JP5190833B2 (ja) 圧電体素子、それを用いた液体吐出ヘッド、及び、光学素子
JP6464049B2 (ja) 積層構造体、圧電素子および圧電素子の製造方法
JP3755283B2 (ja) 圧電素子及びその製造方法、圧電素子を用いた振動センサ、圧電アクチュエータ、光スキャナ、歪みセンサ、圧電式振動ジャイロ
TWI813599B (zh) 膜構造體及其製造方法
TWI755445B (zh) 膜構造體及其製造方法
JP5328007B2 (ja) 圧電体素子及びその製造方法
JP2006295142A (ja) 圧電素子
JP6426061B2 (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JP2012169400A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
JP2016001662A (ja) 誘電体素子および圧電体素子
JP2009231615A (ja) 圧電素子の製造方法、圧電素子、電子機器
JP6499810B2 (ja) 圧電体膜及びそれを備えた圧電素子
JP2009054934A (ja) 圧電体素子
WO2023100266A1 (ja) 膜構造体、膜構造体の製造方法、及び膜構造体の製造装置
US11451211B2 (en) Gallium nitride structure, piezoelectric element, method of manufacturing piezoelectric element, and resonator using piezoelectric element
WO2022091497A1 (ja) 圧電素子およびmemsミラー
JP2006040999A (ja) 圧電薄膜素子
WO2023176756A1 (ja) 圧電体、積層構造体、電子デバイス、電子機器及びこれらの製造方法
WO2022172672A1 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6225544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250