JP6208886B2

JP6208886B2 - 配列基板及び液晶表示パネル

Info

Publication number: JP6208886B2
Application number: JP2016544694A
Authority: JP
Inventors: 許哲豪; 薛景峰; 党娟寧
Original assignee: Shenzhen China Star Optoelectronics Technology Co Ltd; TCL China Star Optoelectronics Technology Co Ltd
Current assignee: TCL China Star Optoelectronics Technology Co Ltd
Priority date: 2013-09-25
Filing date: 2013-10-23
Publication date: 2017-10-04
Anticipated expiration: 2033-10-23
Also published as: US9671662B2; GB2532657A; GB201603147D0; CN103472644B; RU2621891C1; GB2532657B; CN103472644A; KR101872626B1; JP2016533535A; WO2015043033A1; US20160246102A1; KR20160060714A

Description

本発明は、液晶表示技術に関し、特に、配列基板及び液晶表示パネルに関する。

ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ、垂直配向）方式の液晶表示パネルは、応答速度が速い・コントラストが高い等の長所を備えており、現在の液晶表示パネルの展開において主流となっている。しかし、異なる視野角において、液晶分子の配列指向性が同じではないため、液晶分子の有効屈折率も異なってくる。このため、光透過性の強さに変化が生じてしまう。具体的には、斜めの視野角において透光能力が低下して、斜め視野角方向と正面視野角方向で再現される色が一致せず、色の差が生じてしまう。このため、広視野角では、色の歪みが観察される。広視野角での色の歪みを改善するために、画素構造において、一個の画素をメイン画素エリアとサブ画素エリアに分けるとともに、各画素エリアを４個のｄｏｍａｉｎ（ドメインとは、液晶分子のベクトルが基本的に同等な微小領域）に分けることで、各画素を８個のｄｏｍａｉｎに分ける。更に、メイン画素エリアとサブ画素エリアの電圧が異なるように制御することにより、２個の画素エリアにおける液晶分子配列が異なるようにする。これにより、広視野角での色の歪みを改善して、ＬＣＳ（ＬｏｗＣｏｌｏｒＳｈｉｆｔ、色ズレ低減）の効果が得られる。

３ＤＦＰＲ（Ｆｉｌｍ−ｔｙｐｅＰａｔｔｅｒｎｅｄＲｅｔａｒｄｅｒ、偏光方式）の立体表示技術では、隣接する二行の画素は、それぞれ観視者の左眼と右眼に対応しており、それぞれ左眼に対応した左眼用画像と右眼に対応した右眼用画像を生成する。観視者は、左右の眼でそれぞれ対応する左眼用画像と右眼用画像を受け取った後、大脳で左右眼用の画像を合成することにより、立体表示の効果を感じる。左眼用画像と右眼用画像は、クロストークを生じやすいため、観視者に見える映像が二重になってしまうことがあり、視覚効果に影響を与えてしまう。両眼の画像信号におけるクロストークの発生を防ぐため、隣接する二行の画素の間に、ＢＭ（ＢｌａｃｋＭａｔｒｉｘ、ブラックマトリクス）が設けられて遮断する方法によって、クロストーク信号の発生を抑制して、両眼信号のクロストークを減少させる。しかし、この種の方法を用いると、２Ｄ表示モードにおける開口率の大幅な低下を招き、２Ｄ表示モードにおける表示輝度を低下させてしまう。

上述したＬＣＳの構造において、一個の画素をメイン画素エリアと副画素エリアに分ける技術手法は、２Ｄ表示モードにおける開口率と３Ｄ表示モードにおける両眼信号のクロストークの問題を同時に解決可能である。即ち、２Ｄ表示モードでは、メイン画素エリアと副画素エリアがいずれも２Ｄ画像を表示するように制御し、３Ｄ表示モードでは、メイン画素エリアが黒画面を表示してＢＭと等価の役割を果たすことで、両目信号のクロストークを減少させるとともに、副画素エリアによって３Ｄ画像を表示することが出来る。しかし、３Ｄ表示モードにおいて、メイン画素エリアが黒画面を表示しており、即ち３Ｄ表示モードでは一個の副画素エリアしか３Ｄ画像を表示していないため、ＬＣＳ効果が得られず、広視野角下でも依然として色の歪みが観察される。

図１と図２を参照する。上述の問題を解決するために、従来技術では、１個の画素を３個のサブ画素エリアＡ・Ｂ・Ｃに区切るとともに、各サブ画素エリアを４個のｄｏｍａｉｎに分ける。各画素は、２本のデータ線と２本の走査線が用いられて駆動する。２Ｄ表示モードでは、ＧａｔｅＮ＿１によって同時に薄膜トランジスタ１・２・３が導通するように制御されるとともに、ＤａｔａＮ＿１がサブ画素エリアＡに対応するデータ信号を入力し、ＤａｔａＮ＿２がサブ画素エリアＢとサブ画素エリアＣに対応するデータ信号を入力することで、３個のサブ画素エリアＡ・Ｂ・Ｃが２Ｄ画像を表示する。これにより、２Ｄ表示モードでの開口を向上させることが出来る。また、ＤａｔａＮ＿１とＤａｔａＮ＿２を通して、それぞれサブ画素エリアＡとサブ画素エリアＢ・サブ画素エリアＣに異なるデータ信号を入力することで、サブ画素エリアＡとサブ画素エリアＢ・サブ画素エリアＣの電圧が同じではなくなる。この後、ＧａｔｅＮ＿２によって薄膜トランジスタ４が導通するように制御されるとともに、電気容量Ｃ１の作用によってサブ画素エリアＢとサブ画素エリアＣの電圧が同じではなくなることで、３個のサブ画素エリアＡ・Ｂ・Ｃの電圧がそれぞれ同じではなくなる。これにより、２Ｄ表示モードでのＬＣＳ効果が得られる。３Ｄ表示モードでは、ＧａｔｅＮ＿１によって同時に薄膜トランジスタ１・２・３が導通するように制御されるとともに、ＤａｔａＮ＿１がサブ画素エリアＡに対応するデータ信号を入力することで、サブ画素エリアＡが黒画面を表示し、ＤａｔａＮ＿２がサブ画素エリアＢとサブ画素エリアＣに対応するデータ信号を入力することで、サブ画素エリアＢとサブ画素エリアＣが３Ｄ画像を表示する。これにより、隣接する二行の画素のうち、一行の画素中で左眼用画像を表示するサブ画素エリアＢ及びサブ画素エリアＣと、もう一行の画素中で右眼用画像を表示するサブ画素エリアＢ及びサブ画素エリアＣの間には、黒画面を表示するサブ画素エリアＡが設けられることになる。黒画面を表示するサブ画素エリアＡは、ＢＭと同等の効果を備えるため、３Ｄ両眼信号のクロストークを減らすことが出来る。この後、ＧａｔｅＮ＿２によって薄膜トランジスタ４が導通するように制御されるとともに、電気容量５の作用によってサブ画素エリアＢとサブ画素エリアＣの電圧が同じではなくなる。よって、３Ｄ表示モードでのＬＣＳ効果が得られる。

上述の技術手法によって、２Ｄ表示モードでの開口率と３Ｄ表示モードでの両眼信号のクロストークの問題を解決可能であると同時に、２Ｄ表示モードと３Ｄ表示モードでのＬＣＳ効果が得られる。然しながら、上述の技術手法において、各画素は駆動のために２本のデータ線が必要であるため、データ駆動器の個数も相対的に増加してしまい、コスト削減に不利である。

よって、本発明は、広視野角での色の差を減少させて、２Ｄ表示モードでの開口を向上させるとともに、３Ｄ両眼信号のクロストークを減少させ、且つ同時にデータ駆動器の個数を減らすことでコスト削減に有利な、配列基板及び液晶表示パネルを提供することを目的とする。

上述の目的を達成するため、本発明が提供する配列基板は、複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の行列状に配列した画素ユニットと、コモン電圧の入力に用いられるコモン電極とからなる。各画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線と対応するとともに、各画素ユニットは、第一画素電極・第二画素電極・第三画素電極と、それぞれ第一画素電極・第二画素電極・第三画素電極に作用する第一スイッチ・第二スイッチ・第三スイッチとからなり、且つ各画素ユニットには、更に第一制御回路と第二制御回路が設けられる。前記画素ユニットと対応するデータ線は、それぞれ第一スイッチ・第二スイッチ・第三スイッチを通して、第一画素電極・第二画素電極・第三画素電極と接続されることにより、データ信号を提供する。第一スイッチ・第二スイッチ・第三スイッチは、前記画素ユニットと対応する第一走査線が第一走査信号を入力した時に導通する。第一制御回路は、コモン電極と接続されるとともに、第一制御回路は、前記画素ユニットと対応する第二走査線が第二走査信号を入力した時、前記画素ユニットの第一画素電極に作用することで、第一画素電極とコモン電極の間における電圧差がゼロになり、これにより第一画素電極が黒画面に対応した画像表示の状態となる。第二制御回路は、コモン電極と接続されるとともに、第二制御回路は、前記画素ユニットと対応する第三走査線が第三走査信号を入力した時、前記画素ユニットの第二画素電極に作用することで、第二画素電極の電圧を変化させる。このうち、２Ｄ表示モードでは、第一画素電極・第二画素電極・第三画素電極は、前記画素ユニットと対応する第一走査線とデータ線の作用によって２Ｄ画面に対応した画像表示の状態となる。第一制御回路は、前記画素ユニットと対応する第二走査線が第四走査信号を入力した時、前記画素ユニットの第一画素電極が２Ｄ画面に対応した画像表示の状態となるように制御する。更にこの後、前記画素ユニットと対応する第三走査線が第三走査信号を入力することで、第二制御回路が前記画素ユニットの第二画素電極に作用するように制御される。第二画素電極の電圧は、第二制御回路の作用によって変化するため、前記画素ユニットの第二画素電極は、それぞれ第一画素電極と第三画素電極の間にゼロではない電圧差を備えるようになる。また、３Ｄ表示モードでは、前記画素ユニットと対応する第二走査線が第二走査信号を入力することで、第一制御回路が前記画素ユニットの第一画素電極に作用するように制御される。第二画素電極と第三画素電極は、前記画素ユニットと対応する第一走査線とデータ線の作用によって、３Ｄ画面に対応した画像表示の状態となる。第一画素電極は、第一制御回路の作用によって、黒画面に対応した画像表示の状態となる。更にこの後、前記画素ユニットと対応する第三走査線が第三走査信号を入力することで、第二制御回路が前記画素ユニットの第二画素電極に作用するように制御される。第二画素電極の電圧は、第二制御回路の作用によって変化するため、前記画素ユニットの第二画素電極と第三画素電極の間には、ゼロではない電圧差が備わるようになる。

このうち、第一制御回路は、第四スイッチからなり、第四スイッチは、制御端と第一端と第二端とからなる。第四スイッチの制御端は、前記画素ユニットと対応する第二走査線と接続され、第四スイッチの第一端は、前記画素ユニットの第一画素電極と接続され、第四スイッチの第二端は、コモン電極と接続される。前記画素ユニットと対応する第二走査線が第二走査信号を入力した時、第四スイッチが導通することで、前記画素ユニットの第一画素電極とコモン電極が電気的に接続される。第四スイッチは、導通時間内において第一画素電極とコモン電極の間における電圧差がゼロになるように制御する。

このうち、第二制御回路は、第五スイッチと、電気容量素子とからなる。第五スイッチは、制御端と第一端と第二端とからなるとともに、第五スイッチの制御端は、前記画素ユニットと対応する第三走査線と接続され、第五スイッチの第一端は、前記画素ユニットの第二画素電極と接続され、第五スイッチの第二端は、電気容量素子の一端と接続される。電気容量素子の他端は、コモン電極と接続される。前記画素ユニットと対応する第三走査線が第三走査信号を入力した時、第五スイッチが導通することで、前記画素ユニットの第二画素電極と電気容量素子が電気的に接続される。第二画素電極の電圧は、電気容量素子を通して変化する。

このうち、電気容量素子は、第一走査線を形成する金属と、データ線を形成する金属によってなる。

このうち、第二制御回路は、第六スイッチからなる。第六スイッチは、制御端と第一端と第二端とからなるとともに、第六スイッチの制御端は、前記画素ユニットと対応する第三走査線と接続され、第六スイッチの第一端は、前記画素ユニットの第二画素電極と接続され、第六スイッチの第二端は、コモン電極と接続される。前記画素ユニットと対応する第三走査線が第三走査信号を入力した時、第六スイッチが導通する。第六スイッチは、導通時間内において、第二画素電極の電圧を変化させる。

このうち、全ての第二走査線は、配列基板の周囲領域と電気的に接続される。

また、上述の問題を解決するために、本発明が提供するもう一つの配列基板は、複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の行列状に配列した画素ユニットと、コモン電圧の入力に用いられるコモン電極とからなる。各画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線と対応するとともに、各画素ユニットは、第一画素電極・第二画素電極・第三画素電極と、それぞれ第一画素電極・第二画素電極・第三画素電極に作用する第一スイッチ・第二スイッチ・第三スイッチとからなり、且つ各画素ユニットには、更に第一制御回路と第二制御回路が設けられる。前記画素ユニットと対応するデータ線は、それぞれ第一スイッチ・第二スイッチ・第三スイッチを通して、第一画素電極・第二画素電極・第三画素電極と接続されることにより、データ信号を提供する。第一スイッチ・第二スイッチ・第三スイッチは、前記画素ユニットと対応する第一走査線が第一走査信号を入力した時に導通する。第一制御回路は、前記画素ユニットと対応する第二走査線が第二走査信号を入力した時、前記画素ユニットの第一画素電極に作用し、これにより第一画素電極が黒画面に対応した画像表示の状態となる。第二制御回路は、前記画素ユニットと対応する第三走査線が第三走査信号を入力した時、前記画素ユニットの第二画素電極に作用することで、第二画素電極の電圧を変化させる。このうち、２Ｄ表示モードでは、第一画素電極・第二画素電極・第三画素電極は、前記画素ユニットと対応する第一走査線とデータ線の作用によって２Ｄ画面に対応した画像表示の状態となる。第一制御回路は、前記画素ユニットと対応する第二走査線が第四走査信号を入力した時、前記画素ユニットの第一画素電極が２Ｄ画面に対応した画像表示の状態となるように制御する。更にこの後、前記画素ユニットと対応する第三走査線が第三走査信号を入力することで、第二制御回路が前記画素ユニットの第二画素電極に作用するように制御される。第二画素電極の電圧は、第二制御回路の作用によって変化するため、前記画素ユニットの第二画素電極は、それぞれ第一画素電極と第三画素電極の間にゼロではない電圧差を備えるようになる。また、３Ｄ表示モードでは、前記画素ユニットと対応する第二走査線が第二走査信号を入力することで、第一制御回路が前記画素ユニットの第一画素電極に作用するように制御される。第二画素電極と第三画素電極は、前記画素ユニットと対応する第一走査線とデータ線の作用によって、３Ｄ画面に対応した画像表示の状態となる。第一画素電極は、第一制御回路の作用によって、黒画面に対応した画像表示の状態となる。更にこの後、前記画素ユニットと対応する第三走査線が第三走査信号を入力することで、第二制御回路が前記画素ユニットの第二画素電極に作用するように制御される。第二画素電極の電圧は、第二制御回路の作用によって変化するため、前記画素ユニットの第二画素電極と第三画素電極の間には、ゼロではない電圧差が備わるようになる。

このうち、第一制御回路は、コモン電極と接続されるとともに、第一制御回路は、前記画素ユニットと対応する第二走査線が第二走査信号を入力した時に、前記画素ユニットの第一画素電極とコモン電極の間における電圧差がゼロになるように制御する。これにより、第一画素電極が黒画面に対応した画像表示の状態となる。

このうち、第二制御回路は、コモン電極と接続されるとともに、第二制御回路は、前記画素ユニットと対応する第三走査線が第三走査信号を入力した時に、第二画素電極の電圧を変化させる。

また、上述の問題を解決するために、本発明が提供する液晶表示パネルは、複数個の第一走査駆動器と、少なくとも一つの第二走査駆動器と、複数個の第三走査駆動器と、複数個のデータ駆動器と、配列基板と、カラーフィルタ基板と、配列基板とカラーフィルタ基板の間に位置する液晶層とからなる。配列基板は、複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の行列状に配列した画素ユニットと、コモン電圧の入力に用いられるコモン電極とからなる。各画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線と対応する。各第一走査駆動器は、１本の第一走査線と接続されるとともに、第一走査線に対して第一走査信号を入力する。少なくとも一つの第二走査駆動器は、第二走査線と接続されるとともに、第二走査線に対して第二走査信号と第四走査信号を入力する。各第三走査駆動器は、１本の第三走査線と接続されるとともに、第三走査線に対して第三走査信号を入力する。各データ駆動器は、１本のデータ線と接続されるとともに、データ線に対してデータ信号を入力する。各画素ユニットは、第一画素電極・第二画素電極・第三画素電極と、それぞれ第一画素電極・第二画素電極・第三画素電極に作用する第一スイッチ・第二スイッチ・第三スイッチとからなり、且つ各画素ユニットには、更に第一制御回路と第二制御回路が設けられる。前記画素ユニットと対応するデータ線は、それぞれ第一スイッチ・第二スイッチ・第三スイッチを通して、第一画素電極・第二画素電極・第三画素電極と接続されることにより、データ信号を提供する。第一スイッチ・第二スイッチ・第三スイッチは、前記画素ユニットと対応する第一走査線が第一走査信号を入力した時に導通する。第一制御回路は、前記画素ユニットと対応する第二走査線が第二走査信号を入力した時、前記画素ユニットの第一画素電極に作用し、これにより第一画素電極が黒画面に対応した画像表示の状態となる。第二制御回路は、前記画素ユニットと対応する第三走査線が第三走査信号を入力した時、前記画素ユニットの第二画素電極に作用することで、第二画素電極の電圧を変化させる。このうち、２Ｄ表示モードでは、第一画素電極・第二画素電極・第三画素電極は、前記画素ユニットと対応する第一走査線とデータ線の作用によって２Ｄ画面に対応した画像表示の状態となる。第一制御回路は、前記画素ユニットと対応する第二走査線が第四走査信号を入力した時、前記画素ユニットの第一画素電極が２Ｄ画面に対応した画像表示の状態となるように制御する。更にこの後、前記画素ユニットと対応する第三走査線が第三走査信号を入力することで、第二制御回路が前記画素ユニットの第二画素電極に作用するように制御される。第二画素電極の電圧は、第二制御回路の作用によって変化するため、前記画素ユニットの第二画素電極は、それぞれ第一画素電極と第三画素電極の間にゼロではない電圧差を備えるようになる。また、３Ｄ表示モードでは、前記画素ユニットと対応する第二走査線が第二走査信号を入力することで、第一制御回路が前記画素ユニットの第一画素電極に作用するように制御される。第二画素電極と第三画素電極は、前記画素ユニットと対応する第一走査線とデータ線の作用によって、３Ｄ画面に対応した画像表示の状態となる。第一画素電極は、第一制御回路の作用によって、黒画面に対応した画像表示の状態となる。更にこの後、前記画素ユニットと対応する第三走査線が第三走査信号を入力することで、第二制御回路が前記画素ユニットの第二画素電極に作用するように制御される。第二画素電極の電圧は、第二制御回路の作用によって変化するため、前記画素ユニットの第二画素電極と第三画素電極の間には、ゼロではない電圧差が備わるようになる。

以上により、本発明は以下の有益な効果を備える。即ち、本発明の配列基板において、各画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線が用いられて駆動する。よって、従来技術に比べてデータ線の個数が減少するとともに、相対的にデータ駆動器の個数も減少するため、生産コスト削減に有利である。このほか、各画素ユニットには、第一制御回路と第二制御回路が設けられ、第一制御回路は、第二走査線が第二走査信号を入力した時に第一画素電極に作用し、これにより第一画素電極が黒画面に対応した画像表示の状態となり、第二制御回路は、第三走査線が第三走査信号を入力した時に第二画素電極に作用することで、第二画素電極の電圧を変化させる。２Ｄ表示モードにおいて、第二走査線が第一制御回路を制御するとともに、第一制御回路によって第一画素電極が２Ｄ画面に対応した画像表示の状態となるよう制御される。即ち、第一画素電極・第二画素電極・第三画素電極は、２Ｄ表示モードでは、いずれも２Ｄ画面に対応した画像表示の状態となる。よって、開口率が向上する。また、第三走査線が第二制御回路を制御することで、第二制御回路が第二画素電極に作用し、これにより第二画素電極がそれぞれ第一画素電極及び第三画素電極との間にゼロではない電圧差を備えるようになる。よって、２Ｄ表示モードでの広視野角の色の差を減らすことが出来る。３Ｄ表示モードにおいて、第二走査線によって制御された第一制御回路が第一画素電極に作用することで、第一画素電極が黒画面に対応した画像表示の状態となる。黒画面に対応した画像表示の状態の第一画素電極を通して、不正確な左眼用画像と右眼用画像を抑制することが出来る。よって、３Ｄ両眼信号のクロストークを減らすことが出来る。また、第三走査線が第二制御回路を制御することで、第二制御回路が第二画素電極に作用し、これにより第二画素電極が第三画素電極との間にゼロではない電圧差を備えるようになる。よって、３Ｄ表示モードでの広視野角の色の差を減らすことが出来る。

従来技術における配列基板の画素構造の概略図である。図１の画素構造における等価回路図である。本発明の実施例１の配列基板を示した概略図である。図３の実施例１の配列基板における画素ユニットを示した概略図である。図４の画素ユニットにおける等価回路図である。本発明の実施例２の配列基板における画素ユニットの等価回路図である。本発明の実施例３の液晶表示パネルを示した側面視図である。図７の実施例３の液晶表示パネルを示した俯瞰図である。尚、図中では液晶表示パネルにおける配列基板と駆動器のみを示している。

以下では、図と実施例を用いて、本発明について詳述する。

（実施例１）
図３〜図５を参照する。本発明の実施例１の配列基板は、複数本の第一走査線１１と、複数本の第二走査線１２と、複数本の第三走査線１３と、複数本のデータ線１４と、複数個の行列状に配列した画素ユニット１５とからなる。配列基板には、更にコモン電圧の入力に用いられるコモン電極１６が設けられる。各画素ユニット１５は、１本の第一走査線１１・１本の第二走査線１２・１本の第三走査線１３・データ線１４と対応する。

図５を参照する。このうち、各画素ユニット１５は、第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３と、それぞれ第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３に作用する第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３とからなる。第一スイッチＱ１の制御端・第二スイッチＱ２の制御端・第三スイッチＱ３の制御端は、いずれも画素ユニット１５と対応する第一走査線１１と電気的に接続されることで、第一走査信号を受け取る。また、第一スイッチＱ１の入力端・第二スイッチＱ２の入力端・第三スイッチＱ３の入力端は、いずれも画素ユニット１５と対応するデータ線１４と電気的に接続される。更にまた、第一スイッチＱ１の出力端は、第一画素電極Ｍ１と電気的に接続され、第二スイッチＱ２の出力端は、第二画素電極Ｍ２と電気的に接続され、第三スイッチＱ３の出力端は、第三画素電極Ｍ３と電気的に接続される。画素ユニット１５と対応する第一走査線１１が第一走査信号を入力した時、第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３が導通する。画素ユニット１５と対応するデータ線１４は、それぞれ第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３を通して、画素ユニット１５の第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３に対してデータ信号を提供し、これにより第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３を駆動する。本実施例において、第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３は、いずれも薄膜トランジスタであるとともに、制御端は薄膜トランジスタのゲートに相当し、入力端は薄膜トランジスタのソースに相当し、出力端は薄膜トランジスタのドレインに相当する。当然ながら、その他の実施例において、第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３は、バイポーラやダーリントン等であることも可能であり、ここでは限定しない。

このうち、全ての第二走査線１２は、配列基板の周囲領域（画素領域の外の領域）と電気的に接続される。当然ながら、その他の実施例において、全ての第二走査線１２は配列基板の内部領域（画素領域）と電気的に接続されるか、或は、全ての第二走査線１２は互いに独立して設けられることも可能であり、これについて具体的な限定はしない。

液晶表示技術において、液晶表示パネルが表示を行う原理は、配列基板中の画素電極とカラーフィルタ基板中のコモン電極の間に所定の電圧差が備わるようにすることで、画素電極が対応する画像を表示するというものである。配列基板中の画素電極とカラーフィルタ基板中のコモン電極の間における電圧差がゼロである時、画素電極は黒画面に対応する画像を表示する。また、カラーフィルタ基板中のコモン電極が印加するコモン電圧は、配列基板中のコモン電極が印加するコモン電圧と同等である。

本実施例において、画素ユニットには、更に第一制御回路１５１と第二制御回路１５２が設けられる。画素ユニット１５と対応する第二走査線１２は、第一制御回路１５１と電気的に接続されることで、第一制御回路１５１を制御する。第一制御回路１５１は、画素ユニット１５の第一画素電極Ｍ１及びコモン電極１６と接続される。更に、第一制御回路１５１は、画素ユニット１５と対応する第二走査線１２が第二走査信号を入力した時に、画素ユニット１５の第一画素電極Ｍ１に作用することで、第一画素電極Ｍ１とコモン電極１６の間における電圧差がゼロになるように制御する。これにより、第一画素電極が黒画面に対応した画像表示の状態となる。画素ユニット１５と対応する第三走査線１３は、第二制御回路１５２と接続されることで、第二制御回路１５２を制御する。第二制御回路１５２は、画素ユニット１５の第二画素電極Ｍ２及びコモン電極１６と接続されるとともに、第二制御回路１５２は、画素ユニット１５と対応する第三走査線が第三走査信号を入力した時に、画素ユニット１５の第二画素電極Ｍ２に作用することで、第二画素電極Ｍ２の電圧を変化させる。

具体的には、第一制御回路１５１は、第四スイッチＱ４からなり、第四スイッチＱ４は、制御端と第一端と第二端とからなる。このうち、第四スイッチＱ４の制御端は、画素ユニット１５と対応する第二走査線１２と電気的に接続され、第四スイッチＱ４の第一端は、画素ユニット１５の第一画素電極Ｍ１と電気的に接続され、第四スイッチＱ４の第二端は、コモン電極１６と電気的に接続される。画素ユニット１５と対応する第二走査線１２が第二走査信号を入力した時、第四スイッチＱ４は導通するとともに、第四スイッチＱ４は導通時間内において画素ユニット１５の第一画素電極Ｍ１とコモン電極１６の間における電圧差がゼロになるように制御する。これにより、第一画素電極Ｍ１が黒画面に対応した画像表示の状態となる。第二制御回路１５２は、第五スイッチＱ５と、電気容量素子Ｃ１とからなる。このうち、電気容量素子Ｃ１は、第一走査線１１を形成する金属と、データ線１４を形成する金属によってなる。第五スイッチＱ５は、制御端と第一端と第二端とからなる。第五スイッチＱ５の制御端は、画素ユニット１５と対応する第三走査線１３と電気的に接続され、第五スイッチＱ５の第一端は、画素ユニット１５の第二画素電極Ｍ２と電気的に接続され、第五スイッチＱ５の第二端と電気容量素子Ｃ１の一端は電気的に接続され、更に電気容量素子Ｃ１の他端は、コモン電極１６と電気的に接続される。第五スイッチＱ５が非導通の時、電気容量素子Ｃ１の電圧は、コモン電極１６の電圧と同等である。画素ユニット１５と対応する第三走査線１３が第三走査信号を入力した時、第五スイッチＱ５が導通し、これにより画素ユニット１５の第二画素電極Ｍ２と電気容量素子Ｃ１が電気的に接続されるとともに、第二画素電極Ｍ２の電圧が電気容量素子Ｃ１を通して変化する。本実施例の第四スイッチＱ４と第五スイッチＱ５は、いずれも薄膜トランジスタであり、第四スイッチＱ４の制御端と第五スイッチＱ５の制御端は、薄膜トランジスタのゲートに相当し、第四スイッチＱ４の第一端と第五スイッチＱ５の第一端は、薄膜トランジスタのソースに相当し、第四スイッチＱ４の第二端と第五スイッチＱ５の第二端は、薄膜トランジスタのドレインに相当する。

その他の実施例において、電気容量素子は、第一走査線１１を形成する金属と、導電性の透明電極によってなることも可能である。また、第四スイッチＱ４と第五スイッチＱ５は、バイポーラやダーリントン等のトランジスタであることも可能であり、ここでは制限しない。

本実施例の配列基板によって、２Ｄ表示モードと３Ｄ表示モードでの広視野角における色の差を減少させるとともに、２Ｄ表示モードでの開口率を向上させ、且つ３Ｄ両眼信号のクロストークを減少させることが出来る。

２Ｄ表示モードにおいて、コモン電極１６は、常に一定のコモン電圧を入力する。画素ユニット１５に対して走査を行う時、まず画素ユニット１５と対応する第一走査線１１に対して第一走査信号を入力することで、第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３が導通するように制御される。画素ユニット１５と対応するデータ線１４は、それぞれ第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３を通して、第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３にデータ信号を入力し、これにより、第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３が２Ｄ画面に対応した画像表示の状態となる。この表示モードにおいて、第二走査線１２がローレベル（−２〜−１２Ｖ）の第四走査線信号を入力することで、第四スイッチＱ４がオフになるように制御される。例えば、−６Ｖのローレベル走査信号を入力することで、第四スイッチＱ４が２Ｄ表示モードにおいてオフ状態を保つ。これにより、第一画素電極Ｍ１とコモン電極１６が非導通となることで、第一画素電極Ｍ１が２Ｄ画面に対応した画像表示の状態となる。即ち、２Ｄ表示モードにおいて、３個の画素電極Ｍ１・Ｍ２・Ｍ３は、いずれも２Ｄ画面に対応した画像表示の状態となる。よって、２Ｄ表示モードでの開口率を向上させることが出来る。

この時、第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３は、同等の電圧を備える。この後、画素ユニット１５と対応する第一走査線１１が第一走査信号の入力を停止することで、第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３がオフになるとともに、画素ユニット１５と対応する第三走査線１３が第三走査信号を入力することで、第五スイッチＱ５が導通するように制御され、これにより、第二画素電極Ｍ２と電気容量素子Ｃ１が電気的に接続される。このうち、第三走査信号と第一走査信号は、同等の走査信号であることが可能である。電気容量素子Ｃ１の電圧は、第五スイッチＱ５が導通する前はコモン電極１６の電圧と同等であるため、正極性（データ信号がコモン電圧よりも大きい）反転駆動期間において、第二画素電極Ｍ２の電圧は、電気容量素子Ｃ１の電圧よりも大きい。第五スイッチＱ５の導通時、第二画素電極Ｍ２の一部の電荷が電気容量素子Ｃ１中に移動することで、第二画素電極Ｍ２の電圧が低下し、これにより第二画素電極Ｍ２の電圧は、一つ前の時点でデータ線がデータ信号を入力した時の電圧ではなくなり、且つ第一画素電極Ｍ１・第三画素電極Ｍ３の電圧といずれも同等でなくなる。よって、第二画素電極Ｍ２は、第一画素電極Ｍ１及び第三画素電極Ｍ３との間に、それぞれゼロではない電圧差を備えるようになる。また、負極性（データ信号がコモン電圧よりも小さい）反転駆動期間において、第二画素電極Ｍ２の電圧は、電気容量素子Ｃ１の電圧よりも小さい。第五スイッチＱ５の導通時、電気容量素子Ｃ１の一部の電荷が第二画素電極Ｍ２中に移動することで、第二画素電極Ｍ２の電圧が上昇し、これにより第二画素電極Ｍ２の電圧は、一つ前の時点でデータ線がデータ信号を入力した時の電圧ではなくなり、且つ第一画素電極Ｍ１・第三画素電極Ｍ３の電圧といずれも同等でなくなる。よって、第二画素電極Ｍ２は、第一画素電極Ｍ１及び第三画素電極Ｍ３との間に、それぞれゼロではない電圧差を備えるようになる。以上により、正極性反転駆動か負極性反転駆動かを問わず、第五スイッチＱ５の導通時には、いずれも第二画素電極Ｍ２の電圧が電気容量素子Ｃ１を通して変化し、これにより第二画素電極Ｍ２の電圧は、ほかの２個の画素電極Ｍ１・Ｍ３の電圧と同等でなくなる。また、第二画素電極Ｍ２は、第一画素電極Ｍ１・第三画素電極Ｍ３の電圧とそれぞれ異なるため、第二画素電極Ｍ２と対応する液晶領域における液晶分子の捩れと、第一画素電極Ｍ１・第三画素電極Ｍ３とそれぞれ対応する液晶領域における液晶分子の捩れが同じではなくなる。よって、２Ｄ表示モードにおいて、広視野角での観視時に観察される色の差を減らして、色彩の歪みを減らすことが出来る。

３Ｄ表示モードにおいて、コモン電極１６は、常に一定のコモン電圧を入力する。画素ユニット１５と対応する第二走査線１２は、ハイレベル（０ｖ〜３３ｖ）の第二走査信号を入力することで、第四スイッチＱ４が導通するように制御する。例えば、１０Ｖのハイレベル走査信号を入力することで、第四スイッチＱ４が３Ｄ表示モードにおいて導通状態を保つ。画素ユニット１５と対応する第一走査線１１に対して第一走査信号を入力することで、第一〜第三スイッチＱ１・Ｑ２・Ｑ３が導通するように制御される。画素ユニット１５と対応するデータ線１４は、それぞれ３個のスイッチＱ１・Ｑ２・Ｑ３を通して、データ信号を第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３に入力する。

この時、第四スイッチＱ４は導通状態であり、これにより第一画素電極Ｍ１とコモン電極１６が電気的に接続される。また、正負極性反転の駆動方式であるため、第一画素電極Ｍ１とコモン電極１６が電気的に接続された時、両者の間に電荷移動が生じて、第一画素電極Ｍ１の電圧がコモン電極１６の電圧に近づく。具体的には、正極性反転時、第一画素電極Ｍ１の電圧はコモン電極１６のコモン電圧よりも大きいため、第一画素電極Ｍ１の一部の電荷がコモン電極１６中へ移動して、第一画素電極Ｍ１の電圧が低下するとともに、最終的にはコモン電極１６と同等の電圧まで低下する。よって、第二画素電極Ｍ１とコモン電極１６は、電荷均衡状態となる。コモン電極１６の電圧は、変化せずに保たれ、且つ第二画素電極Ｍ１から移動した電荷は、コモン電極１６を通して放出される。また、負極性反転時、第一画素電極Ｍ１の電圧は、コモン電極１６のコモン電圧よりも小さいため、コモン電極１６の一部の電荷が第一画素電極Ｍ１中へ移動して、第一画素電極Ｍ１の電圧が上昇するとともに、最終的にはコモン電極１６と同等の電圧まで上昇する。よって、第一画素電極Ｍ１とコモン電極１６は、電荷均衡状態となる。第四スイッチＱ４の導通時における電流通過能力を制御することを通して、第一画素電極Ｍ１とコモン電極１６の間における電荷移動速度を制御し、これにより第四スイッチＱ４の制御作用によって、第四スイッチＱ４の導通時間内に第一画素電極Ｍ１とコモン電極１６が電荷均衡となる。即ち、両者の電圧が同等になるため、第一画素電極Ｍ１とコモン電極１６の間における電圧差がゼロとなり、これにより第一画素電極Ｍ１が黒画面に対応した画像表示の状態となる。即ち、第一画素電極Ｍ１の電圧は、コモン電極１６のコモン電圧と同等の状態となる。以上により、画素ユニット１５と対応するデータ線１４がデータ信号を第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３に入力した時、第四スイッチＱ４の導通作用によって第一画素電極Ｍ１の電圧がコモン電極１６の電圧と同等になり、これにより第一画素電極Ｍ１は、黒画面に対応した画像表示の状態となり、且つ第二画素電極Ｍ２と第三画素電極Ｍ３は、３Ｄ画面に対応した画像表示の状態となる。

更にこの後、第一走査線１１が第一走査信号の入力を停止することで、第一スイッチＱ１・第二スイッチＱ２・第三スイッチＱ３がオフとなり、画素ユニット１５と対応する第三走査線１３が第三走査信号を入力することで、第五スイッチＱ５が導通するように制御され、これにより、第二画素電極Ｍ２と電気容量素子Ｃ１が電気的に接続される。第二画素電極Ｍ２の電圧は、電気容量素子Ｃ１を通して低下或は上昇することで変化を生じ、これにより第二画素電極Ｍ２と第三画素電極Ｍ３の電圧が同等ではなくなる。即ち、第二画素電極Ｍ２と第三画素電極Ｍ３の間に、ゼロではない電圧差が備わるようになる。以上により、３Ｄ表示モードにおいて、広視野角での観視時に観察される色の差を減らして、色彩の歪みを減らすことが出来る。尚、具体的な原理と動作過程については、上述の２Ｄ表示モードを参照することとし、ここで重複して述べることはしない。

このほか、本実施例において、第一画素電極Ｍ１・第二画素電極Ｍ２・第三画素電極Ｍ３は、列方向に沿って順に配列する。隣接する二行の画素ユニット１５は、それぞれ３Ｄ画面に対応した左眼用画像と右眼用画像を表示する。３Ｄ表示モードにおいて、第四スイッチＱ４の作用を通して、第一画素電極Ｍ１が黒画面に対応した画像表示の状態となる。前記黒画面に対応した画像表示の状態となった第一画素電極Ｍ１は、ブラックマトリクスと同等の効果を備えるため、隣接する二行の画素ユニット１５において、左眼用画像を表示している画素電極（一行の画素ユニットにおける第二画素電極と第三画素電極）と、右眼用画像を表示している画素電極（他行の画素ユニットにおける第二画素電極と第三画素電極）の間には、ブラックマトリクスが存在することになる。前記ブラックマトリクスを通して左眼用画像と右眼用画像のクロストーク信号を抑制することにより、３Ｄ表示モードでの両眼信号のクロストークを減らすことが出来る。

当然ながら、その他の実施形態において、３個の画素電極は、行方向に沿って配列することも可能である。この時、隣接する二列の画素ユニットは、それぞれ３Ｄ画面の左眼用画像に対応した表示の状態と、３Ｄ画面の右眼用画像に対応した表示の状態となる。黒画面に対応した画像表示の状態の第一画素電極を通して、３Ｄ表示モードでの両眼信号のクロストークを減らすことが出来る。

上述の方法に基づき、本実施例の配列基板は、第一制御回路１５１と第二制御回路１５２の作用によって、２Ｄ表示モードの開口率を向上させるとともに、３Ｄ表示モードでの両眼信号のクロストークを減らすことが出来る。同時に、二種の表示モードにおいて広視野角で観察される色の差を減らして、更なる広視野角化を可能にする。加えて、従来技術と比較して、本実施例は、１本のデータ線１４だけで対応する一個の画素ユニット１５を駆動させるため、データ線の使用量が減少し、これによりデータ駆動チップの個数も減らすことが出来る。例えば、従来技術でｎ個のデータ駆動チップによる駆動が必要とされる場合に、本発明の配列基板を用いれば、ｎ／２個のデータ駆動チップを使用するだけで済む。本実施例では、１本の第二走査線１２が加えられて、相対的に走査駆動チップの個数も増えているものの、走査駆動チップはデータ駆動チップに比べて安価であるため、効果的に生産コストを削減することが出来る。更に、本実施例の配列基板は、全ての第二走査線１２が配列基板の周囲領域と電気的に接続されているため、一個の走査駆動チップだけで第二走査線１２に対する走査を行うことが出来る。よって、更なるコスト削減が可能である。

このほか、その他の実施形態において、第一制御回路は、コモン電極と接続されず、定電圧出力の基準電圧源と接続されることも可能である。前記基準電圧源が出力する定電圧は、コモン電極のコモン電圧と同等である。この時、第四スイッチの第一端は、第一画素電極と接続され、第二端は前記基準電圧源と接続される。第二走査線によって第四スイッチが導通するように制御された時、第一画素電極と基準電圧源の間に電荷移動が生じ、これにより第一画素電極の電圧は基準電圧源の電圧と同等になる。よって、第一画素電極とコモン電極の間における電圧差がゼロになるため、第一画素電極が黒画面に対応した画像表示の状態となる。

その他の実施形態において、第一制御回路は、第二走査線が第二走査信号を入力した時に、第一画素電極のデータ信号が完全に放出されるように制御することも可能である。これにより、第一画素電極上には、表示に用いることが可能なデータ信号がなくなるため、第一画素電極は黒画面と対応した画像表示の状態となる。例えば、第一制御回路は、接地されるとともに、第一制御回路は、第二走査線が第二走査信号を入力した時に、第一画素電極とグランド端が接続されるようにする。これにより、第一画素電極がグランド端を通して放電することで、黒画面に対応した画像表示の状態となる。

このほか、第二制御回路は、被制御スイッチと、分圧抵抗とからなることも可能であり、第二画素電極は、被制御スイッチを通して分圧抵抗の一端と接続され、分圧抵抗の他端は、接地される。これにより、第三走査線によって被制御スイッチが導通するように制御された時、第二画素電極の電圧は、分圧抵抗を通して低下する。この方法によっても、第二画素電極の電圧を変化させることが出来る。

（実施例２）
図６を参照する。本発明の実施例２の配列基板において、第二制御回路２５２は、第六スイッチＱ６からなる。第六スイッチＱ６の制御端は、第三走査線２３と接続され、第六スイッチＱ６の第一端は、第二画素電極Ｍ２’と接続され、第六スイッチＱ６の第二端は、コモン電極２６と接続される。配列基板のその他の部分は、図５に示した構造の作用と同等であるため、ここで重複して述べることはしない。このうち、第六スイッチＱ６は、薄膜トランジスタであるとともに、制御端は薄膜トランジスタのゲートに相当し、第一端は薄膜トランジスタのソースに相当し、第二端は薄膜トランジスタのドレインに相当する。本実施例の第六スイッチＱ６も同様に、導通時間内において第二画素電極Ｍ２’の電圧を変化させることが出来る。

具体的には、第三走査線２３によって第六スイッチＱ６が導通するように制御された時、第二画素電極Ｍ２’とコモン電極２６が電気的に接続される。正負極性反転の駆動方式が用いられているため、第二画素電極Ｍ２’とコモン電極２６は電気的に接続された時に電荷移動を生じ、これにより第二画素電極Ｍ２’の電圧が変化する。第六スイッチＱ６の制御作用により、第六スイッチＱ６の導通時間内において、第二画素電極Ｍ２’とコモン電極２６の間は、電荷均衡状態にはならない。即ち、正極性反転駆動時、第二画素電極Ｍ２’の電圧は、低下しつつもコモン電極２６の電圧までは低下しないように制御されるとともに、負極性反転駆動時、第二画素電極Ｍ２’の電圧は、上昇しつつもコモン電極２６の電圧までは上昇しないように制御される。実際の使用時には、第六スイッチＱ６の導通時における電流通過能力を制御することで、第二画素電極Ｍ２’とコモン電極２６の間における電荷移動速度を制御し、これにより第二画素電極Ｍ２’とコモン電極２６の第六スイッチＱ６導通時間内における電圧差がゼロではなくなる。例えば、第六スイッチＱ６のチャネル横縦比（薄膜トランジスタの横と縦の長さの比）によって、第六スイッチＱ６の導通時における電流通過能力を制御することが出来る。チャネル横縦比が小さいほど、第六スイッチＱ６の電流通過能力も小さくなり、チャネル横縦比が大きいほど、第六スイッチＱ６の電流通過能力も大きくなる。実際の需要に応じて、適切なチャネル横縦比を選択する。或は、第三走査線２３が入力する走査信号の大きさを制御することで、第六スイッチＱ６の導通時における電流通過能力を制御することも可能であり、ここでは制限しない。

本実施例の第二制御回路２５２によっても、同様に第二画素電極Ｍ２’の電圧を変化させることが出来る。これにより、第二画素電極Ｍ２’と第一画素電極Ｍ１’・第三画素電極Ｍ３’の電圧が同等ではなくなるため、広視野角での色の差を減少させる効果が得られる。図５に示した実施例と比較すると、図５では、電気容量素子Ｃ１を通して第二画素電極Ｍ２の電圧を変化させるとともに、第五スイッチＱ５には一般的なトランジスタが用いられる構造であり、一方、本実施例では、第六スイッチＱ６のみを用いることで上述の目的を達成する。この時、第六スイッチＱ６には特別な構造が必要である。例えば、第六スイッチＱ６の導通時における電流通過能力を制御することで、第六スイッチＱ６導通時における第二画素電極Ｍ２’の電圧がコモン電極２６と同等の電圧まで変化しないように保証する。実際の状況に応じて、適切な第二制御回路を選択することが出来る。

このほか、その他の実施例において、第六スイッチは、バイポーラ或はダーリントン等であることも可能である。

（実施例３）
図７を参照する。本発明の実施例３における液晶表示パネルは、配列基板７０１と、カラーフィルタ基板７０２と、配列基板７０１とカラーフィルタ基板７０２の間に位置する液晶層７０３とからなる。このうち、配列基板７０１は、図３に示した配列基板である。このほか、本実施例の液晶表示パネルには、更に複数個の第一走査駆動器７０４と、一個の第二走査駆動器７０５と、複数個の第三走査駆動器７０６と、複数個のデータ駆動器７０７が設けられる。その他の実施例において、配列基板７０１は、上述した実施例の中のいずれかの配列基板であることが可能である。

図８を参照する。図８は、図７の液晶表示パネルの俯瞰図である。全ての第二走査線１２は、配列基板７０１の周囲領域と電気的に接続される。このうち、各第一走査駆動器７０４は、１本の第一走査線１１と接続されるとともに、第一走査線１１に対して第一走査信号を入力する。第二走査駆動器７０５は、全ての第二走査線１２と接続されるとともに、全ての第二走査線に対して第二走査信号と第四走査信号を入力する。各第三走査駆動器７０６は、１本の第三走査線１３と接続されるとともに、第三走査線１３に対して第三走査信号を入力する。各データ駆動器７０７は、１本のデータ線１４と接続されるとともに、データ線に対してデータ信号を入力する。第一走査駆動器７０４・第二走査駆動器７０５・第三走査駆動器７０６・データ駆動器７０７が共同で駆動することにより、液晶表示パネルが表示を行う。第一走査駆動器７０４・第二走査駆動器７０５・第三走査駆動器７０６には、走査駆動チップを用いることが可能である。当然ながら、個別素子からなる走査駆動回路を用いることも可能である。データ駆動器７０７には、データ駆動チップを用いることが可能である。当然ながら、同様に個別素子からなるデータ駆動回路を用いることも可能である。本実施例の液晶表示パネルは、従来技術と比較して、２Ｄ表示モードの開口率を向上するとともに、３Ｄ表示モードでの両眼信号のクロストークを減らすことが出来るだけでなく、同時に二種の表示モードにおいて広視野角で観察される色の差を減らして、更なる広視野角化を可能にし、且つデータ駆動器の個数を減らして、効果的にコスト削減することが出来る。

このほか、その他の実施例において、全ての第二走査線は、互いに独立して設けられることも可能である。この時、液晶表示パネルには、複数個の第二走査駆動器が設けられることも可能であり、各走査駆動器は１本の第二走査線と接続される。

以上は、本発明の実施例について述べたに過ぎず、これにより本発明の請求範囲を限定するものではない。本発明の明細書及び図の内容を利用してなされた同等の効果を持つ構造やフローについての変更、或は、その他の関連技術における直接的・間接的な運用は、いずれも本発明の特許保護の範囲内に含まれる。

（従来技術）
１薄膜トランジスタ
２薄膜トランジスタ
３薄膜トランジスタ
４薄膜トランジスタ
５電気容量
Ａサブ画素エリア
Ｂサブ画素エリア
Ｃサブ画素エリア
（本発明）
１１第一走査線
１２第二走査線
１３第三走査線
１４データ線
１５画素ユニット
１５１第一制御回路
１５２第二制御回路
１６コモン電極
２１第一走査線
２２第二走査線
２３第三走査線
２４データ線
２５画素ユニット
２５１第一制御回路
２５２第二制御回路
２６コモン電極
７０１配列基板
７０２カラーフィルタ基板
７０３液晶層
７０４第一走査駆動器
７０５第二走査駆動器
７０６第三走査駆動器
７０７データ駆動器
Ｃ１電気容量素子
Ｍ１第一画素電極
Ｍ２第二画素電極
Ｍ３第三画素電極
Ｍ１’ 第一画素電極
Ｍ２’ 第二画素電極
Ｍ３’ 第三画素電極
Ｑ１第一スイッチ
Ｑ２第二スイッチ
Ｑ３第三スイッチ
Ｑ４第四スイッチ
Ｑ５第五スイッチ
Ｑ６第六スイッチ
Ｑ１’ 第一スイッチ
Ｑ２’ 第二スイッチ
Ｑ３’ 第三スイッチ
Ｑ４’ 第四スイッチ

Claims

複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の行列状に配列した画素ユニットと、コモン電圧の入力に用いられるコモン電極とからなる、配列基板であって、
各前記画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線と対応するとともに、
各前記画素ユニットは、第一画素電極・第二画素電極・第三画素電極と、それぞれ前記第一画素電極・第二画素電極・第三画素電極に作用する第一スイッチ・第二スイッチ・第三スイッチとからなり、
更に、各前記画素ユニットには、第一制御回路と第二制御回路が設けられ、
前記画素ユニットと対応する前記データ線は、それぞれ前記第一スイッチ・第二スイッチ・第三スイッチを通して、前記第一画素電極・第二画素電極・第三画素電極と接続されることで、データ信号を提供し、
前記第一スイッチ・第二スイッチ・第三スイッチは、前記画素ユニットと対応する前記第一走査線が第一走査信号を入力した時に導通し、
前記第一制御回路は、前記コモン電極と接続されるとともに、
前記第一制御回路は、前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、前記画素ユニットの前記第一画素電極に作用し、
これにより、前記第一画素電極と前記コモン電極の間における電圧差がゼロになることで、前記第一画素電極が黒画面に対応した画像表示の状態となり、
前記第二制御回路は、前記コモン電極と接続されるとともに、
前記第二制御回路は、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記画素ユニットの前記第二画素電極に作用し、
これにより、前記第二画素電極の電圧が変化し、
更にこのうち、２Ｄ表示モードにおいて、
前記第一画素電極・第二画素電極・第三画素電極は、前記画素ユニットと対応する前記第一走査線と前記データ線の作用によって、２Ｄ画面に対応した画像表示の状態となり、
前記画素ユニットと対応する前記第二走査線が第四走査信号を入力した時、
前記第一制御回路によって、前記画素ユニットの前記第一画素電極は、２Ｄ画面に対応した画像表示の状態となるように制御され、
この後、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力することで、前記第二制御回路が前記画素ユニットの第二画素電極に作用するように制御され、
前記第二画素電極の電圧は、前記第二制御回路の作用によって変化し、
これにより、前記画素ユニットの前記第二画素電極は、それぞれ前記第一画素電極及び第三画素電極との間に、ゼロではない電圧差を備えるようになり、
更にこのうち、３Ｄ表示モードにおいて、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力することで、前記第一制御回路が前記画素ユニットの前記第一画素電極に作用するように制御され、
前記第二画素電極と第三画素電極は、前記画素ユニットと対応する前記第一走査線とデータ線の作用によって、３Ｄ画面に対応した画像表示の状態となり、
前記第一画素電極は、前記第一制御回路の作用によって、黒画面に対応した画像表示の状態となり、
この後、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力することで、前記第二制御回路が前記画素ユニットの前記第二画素電極に作用するように制御され、
前記第二画素電極の電圧は、前記第二制御回路の作用によって変化し、
これにより、前記画素ユニットの前記第二画素電極と第三画素電極の間には、ゼロではない電圧差が備わるようになり、
前記第一画素電極、前記第二画素電極および前記第三画素電極は、列方向に沿って前記第一画素電極、前記第二画素電極、前記第三画素電極の順に配列され、
前記第一走査線、前記第二走査線および前記第三走査線は、前記第一画素電極と前記第二画素電極との間に配線されている
ことを特徴とする配列基板。
請求項１に記載の配列基板において、
更に、前記第一制御回路は、第四スイッチからなり、前記第四スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第四スイッチの制御端は、前記画素ユニットと対応する前記第二走査線と接続され、
前記第四スイッチの第一端は、前記画素ユニットの第一画素電極と接続され、
前記第四スイッチの第二端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、前記第四スイッチが導通することで、前記画素ユニットの前記第一画素電極と前記コモン電極が電気的に接続され、
且つ前記第四スイッチの導通時間内において、前記第一画素電極と前記コモン電極の間における電圧差は、ゼロになるように制御される
ことを特徴とする配列基板。
請求項１に記載の配列基板において、
更に、前記第二制御回路は、第五スイッチと、電気容量素子とからなり、
前記第五スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第五スイッチの制御端は、前記画素ユニットと対応する前記第三走査線と接続され、
前記第五スイッチの第一端は、前記画素ユニットの前記第二画素電極と接続され、
前記第五スイッチの第二端は、前記電気容量素子の一端と接続され、
前記電気容量素子の他端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記第五スイッチが導通することで、前記画素ユニットの前記第二画素電極と前記電気容量素子が電気的に接続され、
これにより、第二画素電極の電圧は、前記電気容量素子を通して変化する
ことを特徴とする配列基板。
請求項３に記載の配列基板において、
更に、前記電気容量素子は、前記第一走査線を形成する金属と、前記データ線を形成する金属によってなる
ことを特徴とする配列基板。
請求項１に記載の配列基板において、
更に、前記第二制御回路は、第六スイッチからなり、
前記第六スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第六スイッチの制御端は、前記画素ユニットと対応する前記第三走査線と接続され、
前記第六スイッチの第一端は、前記画素ユニットの前記第二画素電極と接続され、
前記第六スイッチの第二端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記第六スイッチが導通するとともに、
前記第六スイッチの導通時間内において、前記第二画素電極の電圧は変化する
ことを特徴とする配列基板。
請求項１に記載の配列基板において、
更に、全ての前記第二走査線は、前記配列基板の周囲領域と電気的に接続される
ことを特徴とする配列基板。
複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の行列状に配列した画素ユニットと、コモン電圧の入力に用いられるコモン電極とからなる、配列基板であって、
各前記画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線と対応するとともに、
各前記画素ユニットは、第一画素電極・第二画素電極・第三画素電極と、それぞれ前記第一画素電極・第二画素電極・第三画素電極に作用する第一スイッチ・第二スイッチ・第三スイッチとからなり、
更に、各前記画素ユニットには、第一制御回路と第二制御回路が設けられ、
前記画素ユニットと対応する前記データ線は、それぞれ前記第一スイッチ・第二スイッチ・第三スイッチを通して、前記第一画素電極・第二画素電極・第三画素電極と接続されることで、データ信号を提供し、
前記第一スイッチ・第二スイッチ・第三スイッチは、前記画素ユニットと対応する前記第一走査線が第一走査信号を入力した時に導通し、
前記第一制御回路は、前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、前記画素ユニットの前記第一画素電極に作用し、
これにより、前記第一画素電極が黒画面に対応した画像表示の状態となり、
前記第二制御回路は、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記画素ユニットの前記第二画素電極に作用し、
これにより、前記第二画素電極の電圧が変化し、
更にこのうち、２Ｄ表示モードにおいて、
前記第一画素電極・第二画素電極・第三画素電極は、前記画素ユニットと対応する前記第一走査線と前記データ線の作用によって、２Ｄ画面に対応した画像表示の状態となり、
前記画素ユニットと対応する前記第二走査線が第四走査信号を入力した時、
前記第一制御回路によって、前記画素ユニットの前記第一画素電極は、２Ｄ画面に対応した画像表示の状態となるように制御され、
この後、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力することで、前記第二制御回路が前記画素ユニットの第二画素電極に作用するように制御され、
前記第二画素電極の電圧は、前記第二制御回路の作用によって変化し、
これにより、前記画素ユニットの前記第二画素電極は、それぞれ前記第一画素電極及び第三画素電極との間に、ゼロではない電圧差を備えるようになり、
更にこのうち、３Ｄ表示モードにおいて、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力することで、前記第一制御回路が前記画素ユニットの前記第一画素電極に作用するように制御され、
前記第二画素電極と第三画素電極は、前記画素ユニットと対応する前記第一走査線とデータ線の作用によって、３Ｄ画面に対応した画像表示の状態となり、
前記第一画素電極は、前記第一制御回路の作用によって、黒画面に対応した画像表示の状態となり、
この後、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力することで、前記第二制御回路が前記画素ユニットの前記第二画素電極に作用するように制御され、
前記第二画素電極の電圧は、前記第二制御回路の作用によって変化し、
これにより、前記画素ユニットの前記第二画素電極と第三画素電極の間には、ゼロではない電圧差が備わるようになり、
前記第一画素電極、前記第二画素電極および前記第三画素電極は、列方向に沿って前記第一画素電極、前記第二画素電極、前記第三画素電極の順に配列され、
前記第一走査線、前記第二走査線および前記第三走査線は、前記第一画素電極と前記第二画素電極との間に配線されている
ことを特徴とする配列基板。
請求項７に記載の配列基板において、
更に、前記第一制御回路は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、
前記第一制御回路によって、前記画素ユニットの前記第一画素電極と前記コモン電極の間における電圧差がゼロになるように制御され、
これにより、前記第一画素電極は、黒画面に対応した画像表示の状態となる
ことを特徴とする配列基板。
請求項８に記載の配列基板において、
更に、前記第一制御回路は、第四スイッチからなり、
前記第四スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第四スイッチの制御端は、前記画素ユニットと対応する前記第二走査線と接続され、
前記第四スイッチの第一端は、前記画素ユニットの第一画素電極と接続され、
前記第四スイッチの第二端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、前記第四スイッチが導通することで、前記画素ユニットの前記第一画素電極と前記コモン電極が電気的に接続され、
且つ前記第四スイッチの導通時間内において、前記第一画素電極と前記コモン電極の間における電圧差は、ゼロになるように制御される
ことを特徴とする配列基板。
請求項７に記載の配列基板において、
更に、前記第二制御回路は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、
前記第二制御回路によって、前記第二画素電極の電圧が変化する
ことを特徴とする配列基板。
請求項１０に記載の配列基板において、
更に、前記第二制御回路は、第五スイッチと、電気容量素子とからなり、
前記第五スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第五スイッチの制御端は、前記画素ユニットと対応する前記第三走査線と接続され、
前記第五スイッチの第一端は、前記画素ユニットの前記第二画素電極と接続され、
前記第五スイッチの第二端は、前記電気容量素子の一端と接続され、
前記電気容量素子の他端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記第五スイッチが導通することで、前記画素ユニットの前記第二画素電極と前記電気容量素子が電気的に接続され、
これにより、第二画素電極の電圧は、前記電気容量素子を通して変化する
ことを特徴とする配列基板。
請求項１１に記載の配列基板において、
更に、前記電気容量素子は、前記第一走査線を形成する金属と、前記データ線を形成する金属によってなる
ことを特徴とする配列基板。
請求項１０に記載の配列基板において、
更に、前記第二制御回路は、第六スイッチからなり、
前記第六スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第六スイッチの制御端は、前記画素ユニットと対応する前記第三走査線と接続され、
前記第六スイッチの第一端は、前記画素ユニットの前記第二画素電極と接続され、
前記第六スイッチの第二端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記第六スイッチが導通するとともに、
前記第六スイッチの導通時間内において、前記第二画素電極の電圧は変化する
ことを特徴とする配列基板。
請求項７に記載の配列基板において、
更に、全ての前記第二走査線は、前記配列基板の周囲領域と電気的に接続される
ことを特徴とする配列基板。
複数個の第一走査駆動器と、少なくとも一つの第二走査駆動器と、複数個の第三走査駆動器と、複数個のデータ駆動器と、配列基板と、カラーフィルタ基板と、前記配列基板とカラーフィルタ基板の間に位置する液晶層とからなる、液晶表示パネルであって、
前記配列基板は、複数本の第一走査線と、複数本の第二走査線と、複数本の第三走査線と、複数本のデータ線と、複数個の行列状に配列した画素ユニットと、コモン電圧の入力に用いられるコモン電極とからなるとともに、
各前記画素ユニットは、１本の第一走査線・１本の第二走査線・１本の第三走査線・１本のデータ線と対応し、
各前記第一走査駆動器は、１本の前記第一走査線と接続されるとともに、前記第一走査線に対して第一走査信号を入力し、
少なくとも一つの前記第二走査駆動器は、前記第二走査線と接続されるとともに、前記第二走査線に対して第二走査信号と第四走査信号を入力し、
各前記第三走査駆動器は、１本の前記第三走査線と接続されるとともに、前記第三走査線に対して第三走査信号を入力し、
各前記データ駆動器は、１本の前記データ線と接続されるとともに、前記データ線に対してデータ信号を入力し、
各前記画素ユニットは、第一画素電極・第二画素電極・第三画素電極と、それぞれ前記第一画素電極・第二画素電極・第三画素電極に作用する第一スイッチ・第二スイッチ・第三スイッチとからなり、
更に、各前記画素ユニットには、第一制御回路と第二制御回路が設けられ、
前記画素ユニットと対応する前記データ線は、それぞれ前記第一スイッチ・第二スイッチ・第三スイッチを通して、前記第一画素電極・第二画素電極・第三画素電極と接続されることで、データ信号を提供し、
前記第一スイッチ・第二スイッチ・第三スイッチは、前記画素ユニットと対応する前記第一走査線が第一走査信号を入力した時に導通し、
前記第一制御回路は、前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、前記画素ユニットの前記第一画素電極に作用し、
これにより、前記第一画素電極が黒画面に対応した画像表示の状態となり、
前記第二制御回路は、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記画素ユニットの前記第二画素電極に作用し、
これにより、前記第二画素電極の電圧が変化し、
更にこのうち、２Ｄ表示モードにおいて、
前記第一画素電極・第二画素電極・第三画素電極は、前記画素ユニットと対応する前記第一走査線と前記データ線の作用によって、２Ｄ画面に対応した画像表示の状態となり、
前記画素ユニットと対応する前記第二走査線が第四走査信号を入力した時、
前記第一制御回路によって、前記画素ユニットの前記第一画素電極は、２Ｄ画面に対応した画像表示の状態となるように制御され、
この後、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力することで、前記第二制御回路が前記画素ユニットの第二画素電極に作用するように制御され、
前記第二画素電極の電圧は、前記第二制御回路の作用によって変化し、
これにより、前記画素ユニットの前記第二画素電極は、それぞれ前記第一画素電極及び第三画素電極との間に、ゼロではない電圧差を備えるようになり、
更にこのうち、３Ｄ表示モードにおいて、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力することで、前記第一制御回路が前記画素ユニットの前記第一画素電極に作用するように制御され、
前記第二画素電極と第三画素電極は、前記画素ユニットと対応する前記第一走査線とデータ線の作用によって、３Ｄ画面に対応した画像表示の状態となり、
前記第一画素電極は、前記第一制御回路の作用によって、黒画面に対応した画像表示の状態となり、
この後、前記画素ユニットと対応する前記第三走査線が第三走査信号を入力することで、前記第二制御回路が前記画素ユニットの前記第二画素電極に作用するように制御され、
前記第二画素電極の電圧は、前記第二制御回路の作用によって変化し、
これにより、前記画素ユニットの前記第二画素電極と第三画素電極の間には、ゼロではない電圧差が備わるようになり、
前記第一画素電極、前記第二画素電極および前記第三画素電極は、列方向に沿って前記第一画素電極、前記第二画素電極、前記第三画素電極の順に配列され、
前記第一走査線、前記第二走査線および前記第三走査線は、前記第一画素電極と前記第二画素電極との間に配線されている
ことを特徴とする液晶表示パネル。
請求項１５に記載の液晶表示パネルにおいて、
更に、前記第一制御回路は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、
前記第一制御回路によって、前記画素ユニットの前記第一画素電極と前記コモン電極の間における電圧差がゼロになるように制御され、
これにより、前記第一画素電極は、黒画面に対応した画像表示の状態となる
ことを特徴とする液晶表示パネル。
請求項１６に記載の液晶表示パネルにおいて、
更に、前記第一制御回路は、第四スイッチからなり、
前記第四スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第四スイッチの制御端は、前記画素ユニットと対応する前記第二走査線と接続され、前記第四スイッチの第一端は、前記画素ユニットの第一画素電極と接続され、
前記第四スイッチの第二端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第二走査線が第二走査信号を入力した時、前記第四スイッチが導通することで、前記画素ユニットの前記第一画素電極と前記コモン電極が電気的に接続され、
且つ前記第四スイッチの導通時間内において、前記第一画素電極と前記コモン電極の間における電圧差は、ゼロになるように制御される
ことを特徴とする液晶表示パネル。
請求項１５に記載の液晶表示パネルにおいて、
更に、前記第二制御回路は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、
前記第二制御回路によって、前記第二画素電極の電圧が変化する
ことを特徴とする液晶表示パネル。
請求項１８に記載の液晶表示パネルにおいて、
更に、前記第二制御回路は、第五スイッチと、電気容量素子とからなり、
前記第五スイッチは、制御端と、第一端と、第二端とからなるとともに、
前記第五スイッチの制御端は、前記画素ユニットと対応する前記第三走査線と接続され、
前記第五スイッチの第一端は、前記画素ユニットの前記第二画素電極と接続され、
前記第五スイッチの第二端は、前記電気容量素子の一端と接続され、
前記電気容量素子の他端は、前記コモン電極と接続され、
前記画素ユニットと対応する前記第三走査線が第三走査信号を入力した時、前記第五スイッチが導通することで、前記画素ユニットの前記第二画素電極と前記電気容量素子が電気的に接続され、
これにより、第二画素電極の電圧は、前記電気容量素子を通して変化する
ことを特徴とする液晶表示パネル。
請求項１５に記載の液晶表示パネルにおいて、
更に、全ての前記第二走査線は、前記配列基板の周囲領域と電気的に接続される
ことを特徴とする液晶表示パネル。