JP6199683B2 - 多層プリント基板のパターン設計手法 - Google Patents
多層プリント基板のパターン設計手法 Download PDFInfo
- Publication number
- JP6199683B2 JP6199683B2 JP2013206022A JP2013206022A JP6199683B2 JP 6199683 B2 JP6199683 B2 JP 6199683B2 JP 2013206022 A JP2013206022 A JP 2013206022A JP 2013206022 A JP2013206022 A JP 2013206022A JP 6199683 B2 JP6199683 B2 JP 6199683B2
- Authority
- JP
- Japan
- Prior art keywords
- characteristic impedance
- printed circuit
- circuit board
- multilayer printed
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記受動素子から前記多層プリント基板への実装部分を除去して前記受動素子の特性インピーダンスの挙動をTDR測定することにより、前記受動素子での特性インピーダンスの変曲点を表す伝播遅延時間と該変曲点での特性インピーダンスとを特定し、
前記特定した各変曲点での伝播遅延時間と特性インピーダンスとに基づき、前記受動素子が実装される前記多層プリント基板の実装部位において所望のリターンロス特性を得るための特性インピーダンスの変曲点を表す伝播遅延時間と特性インピーダンスとを設計値として定め、
前記多層プリント基板の前記実装部位の特性インピーダンスが前記設計値となるように前記実装部位のパターンを設定する。
このため、高周波用コネクタおよび抵抗、インダクタ、コンデンサ等の受動素子が実装された状態の信号伝送線路において、伝送する信号の周波数帯域でのTDR見かけ上の特性インピーダンスを設計値に整合させることで、所望のリターンロス特性を満足させることができる。
(2)、(1)で加工した前記高周波用コネクタ(以下コネクタとする。)のTDR測定を行い、その挙動を把握する。TDR測定条件として、前記コネクタの先端は開放、短絡の2条件を必須とし、終端条件での測定を行う。前記TDR特性の挙動を回路シミュレータにて再現する。シミュレーションモデル回路は特性インピーダンスと伝播遅延時間からなる無損失モデルを使用する。
(3).(2)の回路先端に前記コネクタ実装部位を含むプリント基板の特性を同様の無損失モデル回路で仮定し、所望のリターンロス特性を得るために、前記コネクタ実装部位の特性インピーダンスを何Ωにするか、設計値を定める。
(4)、電磁界解析ソフトで前記コネクタ実装部位または前記コネクタ実装部位を含むプリント基板上の伝送線路を解析し、Sパラメータモデルを抽出する。
(5)、(3)の回路先端に(4)で抽出したSパラメータモデルを追加し、TDRおよびリターンロスを解析する。リターンロスが所望の値に満たない場合は、(4)、(5)を繰り返す。
上記の手法により得られたパターン設計仕様は所望のリターンロスを満足する仕様となる。
2.テスト基板
3.伝送線路
4.抵抗
5.ビア
6.くり抜き部分
7.TDR測定器
8.高周波用コネクタの電気モデル
9.シミュレーション回路
10.実装部位の電気モデル
Claims (2)
- 受動素子が接続される信号伝送線路を有する多層プリント基板のパターン設計手法であって、
前記受動素子から前記多層プリント基板への実装部分を除去して前記受動素子の特性インピーダンスの挙動をTDR測定することにより、前記受動素子での特性インピーダンスの変曲点を表す伝播遅延時間と該変曲点での特性インピーダンスとを特定し、
前記特定した各変曲点での伝播遅延時間と特性インピーダンスとに基づき、前記受動素子が実装される前記多層プリント基板の実装部位において所望のリターンロス特性を得るための特性インピーダンスの変曲点を表す伝播遅延時間と特性インピーダンスとを設計値として定め、
前記多層プリント基板の前記実装部位の特性インピーダンスが前記設計値となるように前記実装部位のパターンを設定する、ことを特徴とする多層プリント基板のパターン設計手法。 - 前記TDR測定で使用する信号波形の立上がり時間には、前記リターンロス特性の規格の周波数帯域よりも高い周波数を含む立上がり時間を設定する、ことを特徴とする請求項1に記載の多層プリント基板のパターン設計手法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013206022A JP6199683B2 (ja) | 2013-10-01 | 2013-10-01 | 多層プリント基板のパターン設計手法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013206022A JP6199683B2 (ja) | 2013-10-01 | 2013-10-01 | 多層プリント基板のパターン設計手法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015070241A JP2015070241A (ja) | 2015-04-13 |
JP2015070241A5 JP2015070241A5 (ja) | 2016-12-08 |
JP6199683B2 true JP6199683B2 (ja) | 2017-09-20 |
Family
ID=52836608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013206022A Active JP6199683B2 (ja) | 2013-10-01 | 2013-10-01 | 多層プリント基板のパターン設計手法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6199683B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10269277A (ja) * | 1997-03-21 | 1998-10-09 | Nippon Telegr & Teleph Corp <Ntt> | バス回路の設計方法および伝送特性解析回路 |
JPH11329635A (ja) * | 1998-05-13 | 1999-11-30 | Nec Corp | コネクタ |
JP3132495B2 (ja) * | 1999-01-19 | 2001-02-05 | 日本電気株式会社 | プリント配線基板及びその製造方法 |
JP4702029B2 (ja) * | 2005-12-13 | 2011-06-15 | 住友電気工業株式会社 | 同軸型光モジュールの製造方法 |
JP2009129649A (ja) * | 2007-11-21 | 2009-06-11 | Murata Mfg Co Ltd | 基板のコネクタ実装部構造 |
JP2012129350A (ja) * | 2010-12-15 | 2012-07-05 | Hitachi Ltd | 多層プリント基板 |
-
2013
- 2013-10-01 JP JP2013206022A patent/JP6199683B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015070241A (ja) | 2015-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267918B2 (ja) | ノイズ源を含むデバイスの評価方法 | |
US9568498B2 (en) | Concept for extracting a signal being exchanged between a device under test and an automatic test equipment | |
US10154581B2 (en) | Method for impedance compensation in printed circuit boards | |
De Paulis et al. | EBG-based common-mode stripline filters: Experimental investigation on interlayer crosstalk | |
CN105703847A (zh) | 一种印刷电路板及电子终端 | |
Huang et al. | De-embedding method to accurately measure high-frequency impedance of an O-shape spring contact | |
US9788415B2 (en) | Circuit board, electronic device, and method of manufacturing circuit board | |
Srivastava et al. | Design, simulation and fabrication of a microstrip bandpass filter | |
JP6199683B2 (ja) | 多層プリント基板のパターン設計手法 | |
JP6338830B2 (ja) | 複数の電気回路を含むデバイスの評価方法 | |
Vasa et al. | Demystifying Via Impedance Optimization for High Speed Channels | |
JP5240828B2 (ja) | 半導体パッケージ基板の設計方法 | |
CN114137332A (zh) | 信号测试装置、方法、计算机设备和存储介质 | |
Shu et al. | DC blocking capacitor design and optimization for high speed signalling | |
Hardock et al. | Using via stubs in periodic structures for microwave filter design | |
JP6283174B2 (ja) | 電気回路の評価方法 | |
Scharff et al. | Physical scaling effects of differential crosstalk in via arrays up to frequencies of 100 GHz | |
Spägele et al. | Radiated Emission of automotive communication bus systems caused by mode-conversion of common-mode chokes and in-line-connectors | |
JP4743208B2 (ja) | 電子部品の電気特性測定方法 | |
CN110361599B (zh) | 阻抗控制的方法 | |
Wu et al. | Investigation of crosstalk among vias | |
JP2015001435A (ja) | 電気回路の評価方法および電気回路 | |
Menicanin et al. | Parameters extraction of ferrite EMI suppressors for PCB applications using microstrip test fixture | |
TWI509259B (zh) | 傳導式電流探頭 | |
Junhui et al. | Analysis of System Level Signal Integrity for High Speed Interface Design Based on GTY Transceivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6199683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |