JP6283174B2 - 電気回路の評価方法 - Google Patents
電気回路の評価方法 Download PDFInfo
- Publication number
- JP6283174B2 JP6283174B2 JP2013125842A JP2013125842A JP6283174B2 JP 6283174 B2 JP6283174 B2 JP 6283174B2 JP 2013125842 A JP2013125842 A JP 2013125842A JP 2013125842 A JP2013125842 A JP 2013125842A JP 6283174 B2 JP6283174 B2 JP 6283174B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- electric circuit
- noise signal
- malfunction
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011156 evaluation Methods 0.000 title claims description 19
- 238000012360 testing method Methods 0.000 claims description 85
- 230000007257 malfunction Effects 0.000 claims description 79
- 239000004020 conductor Substances 0.000 claims description 35
- 230000010355 oscillation Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 238000004088 simulation Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 13
- 230000036039 immunity Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000005855 radiation Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
Description
図1は、DPIテストの第1構成例を示すブロック図である。DPIテストは、国際電気標準会議(IEC[international electrotechnical commission])で標準化された半導体集積回路用EMS[electromagnetic susceptibility]検証法の一つ(IEC62132−4)であり、被試験デバイス10(以下、DUT[device under test]10と呼ぶ)のほか、ノイズ源部20、検知部30、コントローラ40、バッテリ50、及び、電源フィルタ60などを用いて実施される。
図2は、DPIテスト結果(誤動作電力周波数特性)の一例を示す図である。なお、本図の横軸は高周波ノイズ信号の発振周波数[Hz]を示しており、縦軸は高周波ノイズ信号の注入電力[dBm]を示している。本図では、DPIテストの結果として高周波ノイズ信号の発振周波数毎にLSI11が誤動作を起こす限界の注入電力がプロットされている(図中の実線を参照)。すなわち、図中の実線は誤動作境界となるので、これより上側の領域(I)は誤動作領域となり、これより下側の領域(II)は正常動作領域となる。
図3は、Sパラメータ測定の一例を示す図である。Sパラメータとは、DUT10やLSI11の周波数特性を表すパラメータであり、回路網の電力通過特性や電力反射特性を示すものである。例えば、図3で例示したSパラメータ|S11|は、2端子対回路(4端子回路網)において、第1端子から信号を入力したときに同第1端子に反射する信号の割合(反射損失)を示している。2端子対回路では、第1端子の反射損失(|S11|)以外にも、第1端子から第2端子への挿入損失(|S21|)、第2端子から第1端子への挿入損失(|S12|)、及び、第2端子の反射損失(|S22|)が測定される。なお、LSI11については単体のSパラメータを測定すればよく、DUT10についてはLSI実装時のSパラメータを測定すればよい。
図4は、等価回路化の一例を示す図である。DUT10とLSI11のSパラメータから、LSI11とこれを搭載するPCBの等価回路化を行う。等価回路化に際しては、例えば、本図で示したように、LSI11を抵抗R、インダクタL、コンデンサCの直列回路とみなしたり、PCBを配線パターンのインダクタLと搭載部品(コンデンサCなど)で表したりすればよい。
図5は、AC解析の一例を示す図である。LSI11及びこれを搭載するPCBの等価回路に対してAC解析を行う。なお、交流電圧Vs[Vrms]を生成するAC信号源としては、50Ω系の交流電圧源を用いればよい。このとき、LSI11の所定部分に流れる端子電流I_LSI、及び、LSI11の所定点間に現れる端子電圧V_LSIは、それぞれ、次の(1a)式及び(1b)式で示すように、交流電圧Vsの関数として表すことができる。
V_LSI=fV(Vs) …(1b)
V_LSI=fV(Vs)=fv(√(Pi×200))=gV(Pi) …(3b)
図6は、誤動作電流周波数特性と誤動作電圧周波数特性の一例を示す図である。先出の(3a)式及び(3b)式にDPIテストの結果(LSI11が誤動作を起こす限界の注入電力Pi)を代入すると、高周波ノイズ信号の発振周波数毎に、LSI11が誤動作を起こす限界の端子電流I_LSIと端子電圧V_LSIが得られる。
図7は、図6で示した誤動作電流周波数特性及び誤動作電圧周波数特性(実線)と、到達電流周波数特性及び到達電圧周波数特性(破線)との比較例を示す図である。到達電流周波数特性とは、LSI11を含む測定対象回路ユニットまたはその模擬ユニットに対して所定のイミュニティテスト(詳細は後述)を行なったときにLSI11の所定部分に到達して流れる到達電流I_arrの周波数特性である。一方、到達電圧周波数特性とは、上記のイミュニティテストを行ったときにLSI11の所定点間に到達して現れる到達電圧V_arrの周波数特性である。
図8は、BCIテストの一構成例を示すブロック図である。BCIテストは、国際標準化機構(ISO[international organization for standardization])で標準化された車載電子機器向けの狭帯域電磁放射エネルギーによる電気的妨害のためのコンポーネント試験方法の一つ(製品用EMS規格:ISO11452−4)である。
図9は、DPIテストの第2構成例を示すブロック図である。第2構成例は、先の第1構成例と基本的に同一であるが、高周波ノイズ信号をDUT10の端子にグラウンド基準で入力するのではなく、高周波ノイズ信号をDUT10のグラウンド端子VEE自体に入力し、LSI11が誤動作を起こす電力の大きさの周波数特性(誤動作電力周波数特性)を求める点に特徴を有する。そこで、第1構成例と同様の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、第2構成例の特徴部分について重点的に説明する。
図11は、DPIテストの第3構成例を示すブロック図である。第3構成例も第2構成例と同様にして、高周波ノイズ信号をDUT10のグラウンド端子VEE自体に入力し、LSI11が誤動作を起こす電力の大きさの周波数特性(誤動作電力周波数特性)を求めるものである。第2構成例と同様の構成要素については、図9と同一の符号を付すことで重複した説明を割愛し、以下では、第3構成例の特徴部分について重点的に説明する。
図12は、DPIテストの第4構成例を示す模式図である。第4構成例は、先の第1構成例〜第3構成例と基本的に同一であるが、DUT10がシールド構造110の内部に配置されている点に特徴を有する。そこで、第1構成例〜第3構成例と同様の構成要素については、図1、図9、ないし、図11と同一の符号を付すことで重複した説明を割愛し、以下では、第4構成例の特徴部分について重点的に説明する。
図13は、高周波ノイズ信号のリターンパスを示す模式図である。なお、DUT10の内部における大破線矢印は、高周波ノイズ信号が注入される任意の端子(ここではグラウンド端子とする)から一番通りやすい経路を通じてDUT10を通過するノイズ伝搬経路を示している。また、DUT10からシールド構造110に向かう小破線矢印は、電波を介したノイズ伝搬経路を示している。また、シールド構造110に沿った実線矢印は、シールド構造110を経由してノイズ源部20に戻る伝導性妨害ノイズを示している。
図14は、DUT10と同軸ケーブル120との間に挿入されるアタッチメントの一構成例を示す模式図である。(A)欄では、同軸ケーブル120、アタッチメント130、及び、DUT10側に設けられたコネクタ140が互いに分離された状態で描写されている。(B)欄では、アタッチメント130を用いて同軸ケーブル120とコネクタ140とを接続した状態が描写されている。(C)欄では、アタッチメント130を用いることなく同軸ケーブル120とコネクタ140とを直接接続した状態が描写されている。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
11 対象電気回路(LSI)
20 ノイズ源部
21 シグナルジェネレータ
22 RFアンプ
23 双方向性結合器
24 進行波側パワーセンサ
25 反射波側パワーセンサ
26 パワーメータ
27 カップリングコンデンサ
28 50Ω伝送線路
30 検知部(オシレータなど)
31 高インピーダンス部品
40 コントローラ(パソコンなど)
50 バッテリ
60 電源フィルタ
61、62 電源インピーダンス安定回路網(LISN)
70 ワイヤーハーネス
80 インジェクショントランス
100 測定対象回路ユニット
110 シールド構造(シールドルーム、シールドボックスなど)
120 同軸ケーブル
121 外部導体
122 内部導体
130 アタッチメント
131 外部導体
132 内部導体
140 コネクタ
141 外部導体
142 内部導体
Claims (6)
- 対象電気回路をシールド構造内に配置するとともに、誤動作テスト用のノイズ信号を前記対象電気回路のグラウンドに入力し、前記シールド構造のグラウンドと前記対象電気回路に誤動作テスト用のノイズ信号を入力するノイズ源部のグラウンドとをショートさせるとともに、前記対象電気回路のグラウンドと前記ノイズ源部のグラウンドとは遮断されていることを特徴とする電気回路の評価方法。
- 前記シールド構造には前記ノイズ源部から前記対象電気回路への同軸ケーブルが貫通しており、前記同軸ケーブルの外部導体は前記シールド構造とショートするとともに前記対象電気回路とは遮断され、前記同軸ケーブルの内部導体は前記対象電気回路に接続されて前記ノイズ信号を入力することを特徴とする請求項1に記載の電気回路の評価方法。
- 前記同軸ケーブルの内部導体は、前記対象電気回路のグラウンドに接続されていることを特徴とする請求項2に記載の電気回路の評価方法。
- 前記ノイズ信号を入力したときに前記対象電気回路が誤動作を起こす限界の前記ノイズ信号の大きさを前記ノイズ信号の発振周波数毎に前記電気回路に注入される電力で表した誤動作電力周波数特性を求めることを特徴とする請求項1〜請求項3のいずれか一項に記載の電気回路の評価方法。
- 電気回路と;
前記電気回路をシールド構造内に配置し、前記シールド構造のグラウンドとショートするとともに前記電気回路のグラウンドとは遮断されるノイズ源部のグラウンドを基準に誤動作テスト用のノイズ信号を前記電気回路のグラウンドに入力したときに前記電気回路が誤動作を起こす限界の前記ノイズ信号の大きさを前記ノイズ信号の発振周波数毎に前記電気回路に注入される電力で表した誤動作電力周波数特性を示すデータをユーザに提供するデータ提供手段と;
からなるデバイスセット。 - 対象電気回路を配置するためのシールド構造と、前記シールド構造を貫通する同軸ケーブルと、前記同軸ケーブルにより誤動作テスト用のノイズ信号を前記対象電気回路のグラウンドに入力するノイズ源部とを有し、
前記対象電気回路のグラウンドと前記ノイズ源部のグラウンドとは遮断されており、
前記同軸ケーブルは、前記シールド構造とショートするとともに前記対象電気回路とは遮断される外部導体と、前記対象電気回路に接続して前記ノイズ信号を入力するための内部導体とを持つ、
ことを特徴とする電気回路の評価装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013125842A JP6283174B2 (ja) | 2013-06-14 | 2013-06-14 | 電気回路の評価方法 |
US14/301,536 US9417274B2 (en) | 2013-06-14 | 2014-06-11 | Electric circuit evaluation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013125842A JP6283174B2 (ja) | 2013-06-14 | 2013-06-14 | 電気回路の評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015001436A JP2015001436A (ja) | 2015-01-05 |
JP6283174B2 true JP6283174B2 (ja) | 2018-02-21 |
Family
ID=52018694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013125842A Active JP6283174B2 (ja) | 2013-06-14 | 2013-06-14 | 電気回路の評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9417274B2 (ja) |
JP (1) | JP6283174B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10361795B2 (en) * | 2016-07-27 | 2019-07-23 | Skyworks Solutions, Inc. | Apparatus and methods for testing patch antennas |
JP7075121B2 (ja) * | 2018-08-21 | 2022-05-25 | 地方独立行政法人東京都立産業技術研究センター | 電子製品の評価方法および評価装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0607481A1 (en) * | 1993-01-19 | 1994-07-27 | Electronic Development, Inc. | Apparatus and method for electromagnetical field susceptibility testing |
JP4066478B2 (ja) * | 1997-10-28 | 2008-03-26 | 松下電工株式会社 | 電子回路基板のコモンモード・インピーダンス測定方法及びその測定装置 |
JP4929797B2 (ja) * | 2006-04-05 | 2012-05-09 | 株式会社デンソー | 半導体評価装置 |
JP4775302B2 (ja) * | 2007-04-11 | 2011-09-21 | 株式会社デンソー | 半導体評価装置 |
JP2009210322A (ja) * | 2008-03-03 | 2009-09-17 | Denso Corp | 半導体評価装置 |
DE102008022373A1 (de) * | 2008-05-06 | 2009-11-12 | Endress + Hauser Flowtec Ag | Meßgerät sowie Verfahren zum Überwachen eines Meßgeräts |
US9244117B2 (en) * | 2013-03-15 | 2016-01-26 | Livewire Innovation, Inc. | Systems and methods for implementing S/SSTDR measurements |
-
2013
- 2013-06-14 JP JP2013125842A patent/JP6283174B2/ja active Active
-
2014
- 2014-06-11 US US14/301,536 patent/US9417274B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9417274B2 (en) | 2016-08-16 |
US20140368225A1 (en) | 2014-12-18 |
JP2015001436A (ja) | 2015-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267918B2 (ja) | ノイズ源を含むデバイスの評価方法 | |
JP6338830B2 (ja) | 複数の電気回路を含むデバイスの評価方法 | |
Reuter et al. | Impedance analysis of automotive high voltage networks for EMC measurements | |
WO2022244246A1 (ja) | Icのノイズ耐量検出装置、icのノイズ耐量検出方法、およびicの内部インピーダンス測定方法 | |
JP6283174B2 (ja) | 電気回路の評価方法 | |
CN108872682B (zh) | 一种基于微带线耦合电压测量装置及方法 | |
US10635778B2 (en) | Method for computer simulation and method for generating a transmission line model | |
zur Nieden et al. | Circuit models for ESD-generator-cable field coupling configurations based on measurement data | |
JP6541294B2 (ja) | 電気回路の評価方法および電気回路 | |
JP6510746B2 (ja) | 電気回路の評価方法 | |
US9400300B2 (en) | Electric circuit evaluation method | |
Nozadze et al. | Prediction of Worst-Case Radiation Immunity in Cable Harnesses | |
Kayano et al. | Radiated emission from a PCB with an attached cable resulting from a nonzero ground plane impedance | |
Richter et al. | Antenna factor determination of a shielded standard loop antenna | |
Funato et al. | Application of a magnetic near-field probe to the differentiation of defective connections | |
Endo et al. | Dimension Dependence of Transfer Characteristics of Tubular Wave Coupler and Improvement of Directivity | |
Aizpurua et al. | EMC Study of Automotive Wire Harness Configurations in a GTEM Cell | |
Castagnet et al. | Correlation Between Conducted Injection and Near-Field Scan Immunity in the L-Band | |
Růžek et al. | Influence of the probe position to disturbance measurement in the workbench Faraday cage | |
Agoris et al. | Sensitivity check for on-line VHF/UHF PD detection on Transmission cables | |
JP2023166924A (ja) | コンピュータシミュレーション方法 | |
Zouaoui et al. | Radiated immunity of the Gigabit Ethernet Switch embedded in an industrial programmable logic controller | |
Johns et al. | TLM Simulation of RF Emissions and Confirmation of Results through Testing | |
Reuter et al. | Characterization of automotive high voltage networks for EMI measurements | |
JP2012013582A (ja) | ノイズ測定用ケーブル及びノイズ測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170529 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6283174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |