JP6541294B2 - 電気回路の評価方法および電気回路 - Google Patents
電気回路の評価方法および電気回路 Download PDFInfo
- Publication number
- JP6541294B2 JP6541294B2 JP2013125838A JP2013125838A JP6541294B2 JP 6541294 B2 JP6541294 B2 JP 6541294B2 JP 2013125838 A JP2013125838 A JP 2013125838A JP 2013125838 A JP2013125838 A JP 2013125838A JP 6541294 B2 JP6541294 B2 JP 6541294B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- circuit
- electric circuit
- target
- malfunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/2612—Circuits therefor for testing bipolar transistors for measuring frequency response characteristics, e.g. cut-off frequency thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/2616—Circuits therefor for testing bipolar transistors for measuring noise
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
図1は、DPIテストの第1構成例を示すブロック図である。DPIテストは、国際電気標準会議(IEC[international electrotechnical commission])で標準化された半導体集積回路用EMS[electromagnetic susceptibility]検証法の一つ(IEC62132−4)であり、被試験デバイス10(以下、DUT[device under test]10と呼ぶ)のほか、ノイズ源部20、検知部30、コントローラ40、バッテリ50、及び、電源フィルタ60などを用いて実施される。
図2は、DPIテスト結果(誤動作電力周波数特性)の一例を示す図である。なお、本図の横軸は高周波ノイズ信号の発振周波数[Hz]を示しており、縦軸は高周波ノイズ信号の注入電力[dBm]を示している。本図では、DPIテストの結果として高周波ノイズ信号の発振周波数毎にLSI11が誤動作を起こす限界の注入電力がプロットされている(図中の実線を参照)。すなわち、図中の実線は誤動作境界となるので、これより上側の領域(I)は誤動作領域となり、これより下側の領域(II)は正常動作領域となる。
図3は、Sパラメータ測定の一例を示す図である。Sパラメータとは、DUT10やLSI11の周波数特性を表すパラメータであり、回路網の電力通過特性や電力反射特性を示すものである。例えば、図3で例示したSパラメータ|S11|は、2端子対回路(4端子回路網)において、第1端子から信号を入力したときに同第1端子に反射する信号の割合(反射損失)を示している。2端子対回路では、第1端子の反射損失(|S11|)以外にも、第1端子から第2端子への挿入損失(|S21|)、第2端子から第1端子への挿入損失(|S12|)、及び、第2端子の反射損失(|S22|)が測定される。なお、LSI11については単体のSパラメータを測定すればよく、DUT10についてはLSI実装時のSパラメータを測定すればよい。
図4は、等価回路化の一例を示す図である。DUT10とLSI11のSパラメータから、LSI11とこれを搭載するPCBの等価回路化を行う。等価回路化に際しては、例えば、本図で示したように、LSI11を抵抗R、インダクタL、コンデンサCの直列回路とみなしたり、PCBを配線パターンのインダクタLと搭載部品(コンデンサCなど)で表したりすればよい。
図5は、AC解析の一例を示す図である。LSI11及びこれを搭載するPCBの等価回路に対してAC解析を行う。なお、交流電圧Vs[Vrms]を生成するAC信号源としては、50Ω系の交流電圧源を用いればよい。このとき、LSI11の所定部分に流れる端子電流I_LSI、及び、LSI11の所定点間に現れる端子電圧V_LSIは、それぞれ、次の(1a)式及び(1b)式で示すように、交流電圧Vsの関数として表すことができる。
V_LSI=fV(Vs) …(1b)
V_LSI=fV(Vs)=fv(√(Pi×200))=gV(Pi) …(3b)
図6は、誤動作電流周波数特性と誤動作電圧周波数特性の一例を示す図である。先出の(3a)式及び(3b)式にDPIテストの結果(LSI11が誤動作を起こす限界の注入電力Pi)を代入すると、高周波ノイズ信号の発振周波数毎に、LSI11が誤動作を起こす限界の端子電流I_LSIと端子電圧V_LSIが得られる。
図7は、図6で示した誤動作電流周波数特性及び誤動作電圧周波数特性(実線)と、到達電流周波数特性及び到達電圧周波数特性(破線)との比較例を示す図である。到達電流周波数特性とは、LSI11を含む測定対象回路ユニットまたはその模擬ユニットに対して所定のイミュニティテスト(詳細は後述)を行なったときにLSI11の所定部分に到達して流れる到達電流I_arrの周波数特性である。一方、到達電圧周波数特性とは、上記のイミュニティテストを行ったときにLSI11の所定点間に到達して現れる到達電圧V_arrの周波数特性である。
図8は、BCIテストの一構成例を示すブロック図である。BCIテストは、国際標準化機構(ISO[international organization for standardization])で標準化された車載電子機器向けの狭帯域電磁放射エネルギーによる電気的妨害のためのコンポーネント試験方法の一つ(製品用EMS規格:ISO11452−4)である。
図9は、DPIテストの第2構成例を示すブロック図である。第2構成例は、先の第1構成例と基本的に同一であるが、高周波ノイズ信号をDUT10の端子にグラウンド基準で入力するのではなく、高周波ノイズ信号をDUT10のグラウンド端子VEE自体に入力し、LSI11が誤動作を起こす電力の大きさの周波数特性(誤動作電力周波数特性)を求める点に特徴を有する。そこで、第1構成例と同様の構成要素については、図1と同一の符号を付すことで重複した説明を割愛し、以下では、第2構成例の特徴部分について重点的に説明する。
図11は、DPIテストの第3構成例を示すブロック図である。第3構成例も第2構成例と同様にして、高周波ノイズ信号をDUT10のグラウンド端子VEE自体に入力し、LSI11が誤動作を起こす電力の大きさの周波数特性(誤動作電力周波数特性)を求めるものである。第2構成例と同様の構成要素については、図9と同一の符号を付すことで重複した説明を割愛し、以下では、第3構成例の特徴部分について重点的に説明する。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
11 対象電気回路(LSI)
20 ノイズ源部
21 シグナルジェネレータ
22 RFアンプ
23 双方向性結合器
24 進行波側パワーセンサ
25 反射波側パワーセンサ
26 パワーメータ
27 カップリングコンデンサ
28 50Ω伝送線路
30 検知部(オシレータなど)
31 高インピーダンス部品
40 コントローラ(パソコンなど)
50 バッテリ
60 電源フィルタ
61、62 電源インピーダンス安定回路網(LISN)
70 ワイヤーハーネス
80 インジェクショントランス
Claims (3)
- ノイズ源部から対象電気回路に誤動作テスト用のノイズ信号を入力し、前記対象電気回路が誤動作を起こす電力の大きさの周波数特性を求める電気回路の評価方法であって、
前記ノイズ信号は、前記対象電気回路のグラウンド端子に入力されており、
前記対象電気回路が誤動作を起こすかどうかを検知する検知部の検知基準グラウンドと前記対象電気回路のグラウンド端子との間が、高インピーダンスの抵抗器、コイル、または、フェライトビーズを介して接続されており、
前記対象電気回路のグラウンド端子は、さらに、電源インピーダンス安定回路網の一端にも接続されており、
前記電源インピーダンス安定回路網の他端は、前記対象電気回路に電源を供給する電源回路のグラウンドと接続されており、
前記検知部は、前記検知基準グラウンドのほかに、前記対象電気回路のグラウンド端子から直流的に遮断されたシステムグラウンドを備えており、
前記ノイズ源部のグラウンドは、前記システムグラウンドに接続されており、前記電源回路のグラウンドから遮断されているとともに、前記対象電気回路のグラウンド端子から直流的に遮断されていることを特徴とする電気回路の評価方法。 - ノイズ源部から対象電気回路に誤動作テスト用のノイズ信号を入力し、前記対象電気回路が誤動作を起こす電力の大きさの周波数特性を求める電気回路の評価方法であって、
前記ノイズ信号は、前記対象電気回路のグラウンド端子に入力されており、
前記対象電気回路が誤動作を起こすかどうかを検知する検知部が高入力インピーダンスの差動入力部を有し、前記差動入力部の一方に前記対象電気回路の検知対象部を、他方に前記対象電気回路のグラウンド端子をそれぞれ接続しており、
前記対象電気回路のグラウンド端子は、さらに、電源インピーダンス安定回路網の一端にも接続されており、
前記電源インピーダンス安定回路網の他端は、前記対象電気回路に電源を供給する電源回路のグラウンドであって前記検知部の検知基準グラウンドとは異なるグラウンドと接続されており、
前記検知部は、前記検知基準グラウンドのほかに、前記対象電気回路のグラウンド端子から直流的に遮断されたシステムグラウンドを備えており、
前記ノイズ源部のグラウンドは、前記システムグラウンドに接続されており、前記電源回路のグラウンドから遮断されているとともに、前記対象電気回路のグラウンド端子から直流的に遮断されていることを特徴とする電気回路の評価方法。 - 前記ノイズ源部、前記対象電気回路及び前記検知部を少なくとも用いて、前記対象電気回路が誤動作を起こす限界の前記ノイズ信号の大きさを前記対象電気回路に注入される電力で表した誤動作電力周波数特性を求めるDPIテストに加えて請求項1または2に記載の特徴を備える電気回路の評価方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013125838A JP6541294B2 (ja) | 2013-06-14 | 2013-06-14 | 電気回路の評価方法および電気回路 |
US14/301,509 US9470735B2 (en) | 2013-06-14 | 2014-06-11 | Electric circuit evaluation method and electric circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013125838A JP6541294B2 (ja) | 2013-06-14 | 2013-06-14 | 電気回路の評価方法および電気回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015001435A JP2015001435A (ja) | 2015-01-05 |
JP6541294B2 true JP6541294B2 (ja) | 2019-07-10 |
Family
ID=52018688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013125838A Active JP6541294B2 (ja) | 2013-06-14 | 2013-06-14 | 電気回路の評価方法および電気回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9470735B2 (ja) |
JP (1) | JP6541294B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112114218B (zh) * | 2020-09-22 | 2024-02-23 | 上海无线电设备研究所 | 一种用于hirf试验的高电平试验系统及试验和验证方法 |
EP3996224A3 (en) * | 2020-11-04 | 2022-08-17 | Abb Schweiz Ag | Nuisance trip decision management using data analytics in electrical protection system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4080642A (en) * | 1977-01-26 | 1978-03-21 | Stolarczyk Larry G | Power system safety monitor |
JPH046483A (ja) * | 1990-04-25 | 1992-01-10 | Mitsubishi Electric Corp | 通信機器のesd評価方法 |
JPH05126884A (ja) * | 1991-11-05 | 1993-05-21 | Murata Mfg Co Ltd | 静電センサ装置 |
JP3004263U (ja) * | 1994-05-16 | 1994-11-08 | 東京電子交易株式会社 | 静電破壊試験装置 |
JPH1194907A (ja) * | 1997-09-16 | 1999-04-09 | Denso Corp | 電子装置の自動検査装置 |
US6366766B1 (en) * | 2000-05-12 | 2002-04-02 | Tektronix, Inc. | Input protection circuit for a radio frequency |
JP2005020324A (ja) * | 2003-06-26 | 2005-01-20 | Canon Inc | 印刷システム |
JP4929797B2 (ja) | 2006-04-05 | 2012-05-09 | 株式会社デンソー | 半導体評価装置 |
US8023235B2 (en) * | 2006-10-31 | 2011-09-20 | Siemens Industry, Inc. | Multifunctional residential circuit breaker |
JP2008283122A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | ノイズ検出回路 |
JP2009210322A (ja) * | 2008-03-03 | 2009-09-17 | Denso Corp | 半導体評価装置 |
US8937797B2 (en) * | 2012-03-19 | 2015-01-20 | Allegro Microsystems, Llc | Method and apparatus to detect a broken wire condition in an integrated circuit |
JP2014240767A (ja) * | 2013-06-11 | 2014-12-25 | シャープ株式会社 | 地絡検出装置 |
-
2013
- 2013-06-14 JP JP2013125838A patent/JP6541294B2/ja active Active
-
2014
- 2014-06-11 US US14/301,509 patent/US9470735B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015001435A (ja) | 2015-01-05 |
US9470735B2 (en) | 2016-10-18 |
US20140368213A1 (en) | 2014-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6267918B2 (ja) | ノイズ源を含むデバイスの評価方法 | |
JP6912204B2 (ja) | コンピュータシミュレーション方法、伝送線路モデルの生成方法 | |
CN112394255A (zh) | 一种pcb板电磁辐射敏感度的测试方法 | |
WO2022244246A1 (ja) | Icのノイズ耐量検出装置、icのノイズ耐量検出方法、およびicの内部インピーダンス測定方法 | |
Reuter et al. | Impedance analysis of automotive high voltage networks for EMC measurements | |
JP6541294B2 (ja) | 電気回路の評価方法および電気回路 | |
JP6338830B2 (ja) | 複数の電気回路を含むデバイスの評価方法 | |
JP6510746B2 (ja) | 電気回路の評価方法 | |
JP6283174B2 (ja) | 電気回路の評価方法 | |
zur Nieden et al. | Circuit models for ESD-generator-cable field coupling configurations based on measurement data | |
JP6541293B2 (ja) | 電気回路の評価方法 | |
US10635778B2 (en) | Method for computer simulation and method for generating a transmission line model | |
Chang et al. | The direct RF power injection method up to 18 GHz for investigating IC's susceptibility | |
Lafon et al. | An industry-compliant immunity modeling technique for integrated circuits | |
Oguri et al. | Simulation method for automotive electronic equipment immunity testing | |
Gheonjian et al. | Modeling of BCI test setup applied to common rail pressure control system | |
Catrysse et al. | Expanding the frequeny range for DPI testing of IC's above 1 GHz: An alternative proposal | |
Zhang et al. | Voltage and Current Response Characteristics of PMU Device by PCI Simulation | |
Hubing | Component-Level Characterization for Vehicle-Level Electromagnetic Simulations | |
Zouaoui et al. | Impact of NFSI on the clock circuit of a Gigabit Ethernet Switch | |
Coenen et al. | Automotive RF immunity test set-up analysis: Why test results can't compare… | |
Agoris et al. | Sensitivity check for on-line VHF/UHF PD detection on Transmission cables | |
Zouaoui et al. | Radiated immunity of the Gigabit Ethernet Switch embedded in an industrial programmable logic controller | |
König | DPI With Integrated Current and Voltage Measurement. | |
Klezar | Bulk Current Injection (BCI): Road Vehicles-Component Test Methods for Electrical Disturbances from Narrow Band Radiated Electromagnetic Energy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170508 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180517 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180524 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20180727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190611 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6541294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |